TWI716890B - 半導體裝置及其製造方法 - Google Patents

Abstract

本揭露實施例提供一種半導體裝置。上述半導體裝置包含主動區和位於主動區之周圍的周邊區，周邊區包含密封結構區。上述半導體裝置包含基板以及位於基板上的晶種層。上述半導體裝置亦包含位於晶種層上並位於主動區和周邊區中的含氮化鎵之複合層。上述半導體裝置還包含設置在主動區中並位於含氮化鎵之複合層上的閘極電極、源極電極和汲極電極，且源極電極和汲極電極分別位於閘極電極相對兩側。上述半導體裝置更包含位於密封結構區中的密封結構，密封結構包括阻擋結構和位於阻擋結構上的密封件，阻擋結構對應主動區之周圍設置，且貫穿含氮化鎵之複合層和晶種層。

Description

半導體裝置及其製造方法

本揭露係有關於半導體裝置及其製造方法，且特別係有關於一種具有阻擋結構的半導體裝置及其製造方法。

近年來，半導體裝置在電腦、消費電子等領域中發展快速。目前，半導體裝置技術在金屬氧化物半導體場效電晶體的產品市場中已被廣泛接受，具有很高的市場佔有率。半導體裝置被用於各種電子應用中，例如高功率裝置、個人電腦、手機、數位相機及其他電子裝置。這些半導體裝置一般藉由在半導體基底上沉積絕緣層或介電層、導電層材料和半導體層材料，隨後藉由使用微影(photolithography)製程將各種材料層圖案化以製造而成。因此，在半導體基底上形成電路裝置和組件。

在這些裝置中，高電子遷移率電晶體(high-electron mobility transistors，HEMTs)具有例如高輸出功率和高崩潰電壓的優勢，因此它們被廣泛地使用於高功率的應用中。雖然現存的半導體裝置及其形成方法可以應付它們原先預定的用途，但目前它們在結構和製法各個技術方面上仍有需要克服的問題。

本揭露之一些實施例提供一種半導體裝置。半導體裝置包含主動區和位於主動區之周圍的周邊區，周邊區包含密封結構區。上述半導體裝置包含基板以及位於基板上的晶種層。上述半導體裝置亦包含位於晶種層上並位於主動區和周邊區中的含氮化鎵之複合層。上述半導體裝置還包含設置在主動區中並位於含氮化鎵之複合層上的閘極電極、源極電極和汲極電極，且源極電極和汲極電極分別位於閘極電極的相對兩側。上述半導體裝置更包含位於密封結構區中的一密封結構，密封結構包括阻擋結構和位於阻擋結構上的密封件，阻擋結構對應主動區之周圍設置且貫穿含氮化鎵之複合層和晶種層。

本揭露之一些實施例提供一種製造半導體裝置的方法。半導體裝置包含主動區和位於主動區之周圍的周邊區，周邊區包含密封結構區。上述製造方法包含提供一基板。上述製造方法亦包含在主動區和周邊區的基板上覆蓋晶種層。上述製造方法還包含在主動區和周邊區的晶種層上形成含氮化鎵之複合層。上述製造方法更包含在密封結構區中形成阻擋結構，阻擋結構對應主動區的周圍設置，且阻擋結構貫穿含氮化鎵之複合層和晶種層。上述製造方法亦包含在主動區的含氮化鎵之複合層上形成閘極電極、源極電極與汲極電極，且源極電極和汲極電極分別位於閘極電極的相對兩側。上述製造方法更包含在密封結構區的阻擋結構上方形成一密封件，密封件與阻擋結構形成一密封結構。

為讓本揭露實施例之特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下。

A_P:周邊區

A_A:主動區

A_S:密封結構區

L_S:切割道

W_A:密封結構區的寬度

W1:阻擋結構的寬度

102:基板

104:晶種層

106:緩衝層

108:通道層

110:障壁層

111:含氮化鎵之複合層

112:閘極電極

120:閘極結構

122:閘極金屬層

116:源極電極

118:汲極電極

114、115:介電層

201:溝槽

160、180:開口

20、30、40、50、60、70、80:阻擋結構

411、412:封閉環

511、611、711、811:第一阻擋部

512、612、712、812:第二阻擋部

613:第三阻擋部

121:含矽絕緣層

124:絕緣層

126V、128V、129V:導孔

126M、128M、129M:金屬部

R_C:密封件

S_D:密封結構

L1:第一長度

L2:第二長度

d1:第一間距

d2:第二間距

C_P:裂縫

第1圖是根據本揭露的一些實施例之半導體裝置的主動區、周邊區與密封結構區的示意圖。

第2圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。

第3A-3E圖是根據本揭露的一些實施例之形成半導體裝置的製程各階段的剖面示意圖。

第4圖是根據本揭露的一些實施例之半導體裝置的剖面示意圖。

第5圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。

第6圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。

第7圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。

第8圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。

第9圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。

以下揭露提供了許多的實施例或範例，用於實施所提供的半導體裝置之不同元件。各元件和其配置的具體範例描述如下，以簡化本發明實施例之說明。當然，這些僅僅是範例，並非用以限定本 發明實施例。舉例而言，敘述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接觸的實施例，也可能包含額外的元件形成在第一和第二元件之間，使得它們不直接接觸的實施例。此外，本發明實施例可能在不同的範例中重複參考數字及/或字母。如此重複是為了簡明和清楚，而非用以表示所討論的不同實施例之間的關係。

再者，在以下敘述中可使用空間上相關措辭，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他類似的用語，以簡化一元件或部件與其他元件或其他部件之間如圖所示之關係的陳述。此空間相關措辭除了包含圖式所描繪之方向，還包含裝置在使用或操作中的不同方位。裝置可以朝其他方向定位(旋轉90度或在其他方向)，且在此使用的空間相關描述可依此相應地解讀。

以下描述實施例的一些變化。在不同圖式和說明的實施例中，相似的元件符號被用來標明相似的元件。可以理解的是，在方法的前、中、後可以提供額外的步驟，且一些敘述的步驟可為了該方法的其他實施例被取代或刪除。

本揭露內容的實施例提供了半導體裝置及其製造方法。本揭露內容的實施例中，半導體裝置具有主動區與周邊區，周邊區包含切割道和設置有密封結構的密封結構區，密封結構區對應主動區的周圍且位於切割道和主動區之間。根據本揭露一些實施例，密封結構包括阻擋結構和位於阻擋結構上方的密封件。一些實施例中，半導體裝置包括含氮化鎵之複合層與晶種層形成於基板上方，實施例之阻擋結構至少貫穿含氮化鎵之複合層與晶種層。沿切割道L_S切割晶圓時，實施例之阻擋結構可有效阻擋在含氮化鎵之複合層與晶種層之間所產 生的裂縫進入主動區，充分地保護主動區的電子元件，進而提高電子元件的良率與品質。

第1圖是根據本揭露的一些實施例之半導體裝置的主動區、周邊區與密封結構區的示意圖。周邊區A_P位於主動區A_A的周圍。在一些實施例中，周邊區A_P包含密封結構區A_S和切割道L_S。如第1圖所示，密封結構區A_S位於切割道L_S與主動區A_A之間。密封結構區A_S中設置有密封結構。根據本揭露一些實施例，位於密封結構區A_S中的密封結構包括阻擋結構和位於阻擋結構上方的密封件。一些實施例中，密封結構區A_S的寬度W_A在1μm-10μm範圍之間。

第2圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。一些實施例中，密封結構區A_S中的阻擋結構20上方更設置有密封件(未顯示)，密封件和阻擋結構20係組成一密封結構。一些實施例中，密封件例如是密封環(seal ring)，其設置可防止水氣侵入主動區A_A的電子元件。一些實施例中，半導體裝置包括含氮化鎵之複合層，而阻擋結構20的設置可阻擋晶圓切割(die saw)時所產生的裂縫進入主動區A_A。一些實施例中，阻擋結構20的寬度W1在1μm-10μm範圍之間。

第3A-3E圖是根據本揭露的一些實施例之形成半導體裝置的製程各階段的剖面示意圖。第3A-3E圖例如是沿著第2圖之剖面線C-C所繪製的製程各階段的剖面示意圖。

首先如第3A圖所示，提供一基板102。在一些實施例中，基板102包含陶瓷材料。陶瓷材料包含金屬無機材料。在一些實施例中，基板102可包括矽(Si)、鍺(Ge)、碳化矽(SiC)、氮化鎵(GaN)、二氧化矽(SiO₂)、藍寶石(Sapphire)或前述之組合所形成。上述藍寶 石基板為氧化鋁及形成在其上方的氮化鎵組成。在一些實施例中，基板102可包括合金半導體，例如：SiGe、SiGeC、GaAsP或GaInP。在一些實施例中，基板102可為單晶基板、多層基板(multi-layer substrate)、梯度基板(gradient substrate)、其他適當基板或前述之組合。在一些實施例中，基板102亦可包括絕緣層上半導體(semiconductor on insulator，SOI)基板(例如：絕緣層上矽基板或絕緣層上鍺基板)，上述絕緣層上半導體基板可包括底板、設置於上述底板上之埋藏氧化層以及設置於上述埋藏氧化層上之半導體層。

在一些實施例中，在基板102上形成一晶種層104，且晶種層104對應半導體裝置的主動區A_A和周邊區A_P。一些實施例中，晶種層104可由矽(Si)或其他合適之材料所形成。一些實施例中，晶種層104的形成方法可包含選擇性磊晶成長(selective epitaxy growth,SEG)製程、化學氣相沉積法(chemical vapor deposition,CVD)製程(例如，氣相磊晶(vapor-phase epitaxy,VPE)製程、低壓化學氣相沉積(low pressure chemical vapor deposition,LPCVD)製程、超高真空化學氣相沉積(ultra-high vacuum chemical vapor deposition,UHV-CVD)製程)、分子束磊晶製程、沉積經摻雜的非晶半導體(例如，Si)之後固相磊晶再結晶(solid-phase epitaxial recrystallization,SPER)步驟、藉由直接轉貼晶種的方式或其他合適的製程。

在一些實施例中，在晶種層104上形成緩衝層106。如第3A圖所示，緩衝層106係設置在半導體裝置之主動區A_A和周邊區A_P中。緩衝層106可幫助減緩後續形成於緩衝層106上方的一通道層108的應變(strain)，且防止缺陷形成於上方的通道層108中。在一些實施例中，緩衝層106的材料是AlN、GaN、Al_xGa_1-xN(1<x<1)、前述之 組合或類似材料。一些實施例中，緩衝層106可由磊晶成長製程形成，例如金屬有機化學氣相沉積(MOCVD)、氫化物氣相磊晶法(HVPE)、分子束磊晶法(MBE)、前述之組合或類似方法。儘管在如第3A圖所示的實施例中，緩衝層106為單層結構，但在其他一些實施例中，緩衝層106也可以是多層結構。

接著，在緩衝層106上形成通道層108，且通道層108位於半導體裝置之主動區A_A和周邊區A_P中。在一些實施例中，通道層108包括未摻雜的III-V族半導體材料。舉例而言，通道層108可以是由未摻雜的氮化鎵(GaN)所形成，但本發明並非以此為限。在一些其他的實施例中，通道層108包括AlGaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他適當的III-V族材料或上述之組合。在一些實施例中，可使用分子束磊晶法(molecular-beam epitaxy，MBE)、有機金屬化學氣相沉積法(metal organic chemical vapor deposition，MOCVD)、氫化物氣相磊晶法(hydride vapor phase epitaxy，HVPE)、其他適當之方法或上述之組合來形成通道層108。

之後，在通道層108上形成障壁層110。障壁層110位於半導體裝置之主動區A_A和周邊區A_P中。在一些實施例中，障壁層110包括未摻雜的III-V族半導體材料。舉例而言，障壁層110是由未摻雜的氮化鎵鋁(Al_xGa_1-xN，其中0<x<1)所形成，但本發明並不以此為限。在一些其他的實施例中，障壁層110亦可包括GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他適當的III-V族材料或上述之組合。舉例而言，可使用分子束磊晶法、有機金屬化學氣相沉積法、氫化物氣相磊晶法、其他適當之方法或上述之組合形成障壁層110於通道層108之上。

在一些實施例中，通道層108與障壁層110包括相異的材料，以於通道層108與障壁層110之間形成一異質界面。藉由異質材料的能隙差(band gap)，可使二維電子氣(two-dimensional electron gas，2DEG)(未顯示)形成於此異質界面上。根據一些實施例所形成的半導體裝置，例如高電子遷移率電晶體(high-electron mobility transistor，HEMT)，可利用二維電子氣作為導電載子。

根據本揭露的一些實施例中，含氮化鎵之複合層111設置於半導體裝置之主動區A_A和周邊區A_P，且由緩衝層106、通道層108和障壁層110構成，如第3A圖所示。但含氮化鎵之複合層111亦可包含其他層膜，本揭露並不以此為限。一些其他的實施例中，在緩衝層106和通道層108之間可形成碳摻雜層(Carbon-doped layer)(未繪示於圖中)，以提升半導體裝置的崩潰電壓。

接著，根據一些實施例，如第3B圖所示，在位於主動區A_A的含氮化鎵之複合層111上形成閘極電極112。在一些實施例中，閘極電極112的材料可以是導電材料，例如Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi₂、前述之組合或類似材料，且閘極電極112可由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、濺鍍或類似製程形成。

之後，根據一些實施例，形成介電層114於含氮化鎵之複合層111上，介電層114順應性地(conformally)覆蓋閘極電極112，介電層114延伸至周邊區A_P。儘管在如第3B圖所示的實施例中，介電層114為單層結構，但在其他一些實施例中，介電層114也可以是多層結構。

此外，介電層114可由氧化矽、氮化矽、氮氧化矽或其 他合適的介電材料製成。再者，介電層114可藉由化學氣相沉積(CVD)製程、物理氣相沉積(PVD)製程、原子層沉積(ALD)製程、高密度電漿化學氣相沉積(HDPCVD)製程或前述之組合以形成。

之後，根據本揭露的一些實施例，對前述材料層進行圖案化步驟，以在主動區A_A的閘極電極112的相對兩側分別形成開口160、180，並且在周邊區A_P的密封結構區A_S中形成溝槽201。第3C圖係例示一些實施例的開口160、180和溝槽201在製作完成後的結構剖面示意圖。

一些實施例中，可利用蝕刻製程形成溝槽201和開口160、180。蝕刻製程例如乾式蝕刻製程，例如反應性離子蝕刻(reactive ion etch，RIE)、電子迴旋共振式(electron cyclotron resonance，ERC)蝕刻、感應耦合式電漿(inductively-coupled plasma，ICP)蝕刻或類似乾式蝕刻製程。

在一些實施例中，可使用包含蝕刻腔室的蝕刻設備提供蝕刻製程所使用之蝕刻劑的供氣系統、可施加偏壓功率至蝕刻腔室的偏壓功率產生源(bias power generator)、晶圓載台、可均勻地分散蝕刻劑的噴灑頭以及可在蝕刻製程中即時監控所希望移除的材料層之蝕刻訊號的蝕刻終點偵測器。進行蝕刻製程時，蝕刻劑在蝕刻腔室中受到偏壓電場的加速，且朝著晶圓載台的方向，對於介電層114和下方的含氮化鎵之複合層111的進行非等向性(anisotropic)蝕刻。

於一些實施例中，可通過不同圖案之遮罩層對介電層114和含氮化鎵之複合層111進行兩階段的蝕刻步驟。

於一些實施例中，可通過第一遮罩層(未顯示)進行第一蝕刻步驟，以在主動區A_A中形成開口160、180，並且在密封結構區 A_S中相應於溝槽201位置處形成深度與開口160、180基本上相同的凹陷(未顯示)。一些實施例中，開口160、180以及前述凹陷是延伸至障壁層110中並暴露出通道層108。開口160、180與前述凹陷的深度可依據應用之電子元件例如高電子遷移率電晶體的二維電子氣(2DEG)之載子濃度和載子遷移率而定。之後，可實施灰化製程，以移除第一遮罩層。

接著，通過第二遮罩層(未顯示)和第二蝕刻步驟，對相應於溝槽201處的凹陷繼續進行第二蝕刻步驟，形成溝槽201。一些實施例中，在密封結構區A_S中形成的溝槽201對應主動區A_A的周圍，且溝槽201貫穿介電層114、含氮化鎵之複合層111和晶種層104。一些實施例中，可使溝槽201向下延伸至基板102中以移除部分的基板102。之後，可實施灰化製程，以移除第二遮罩層，而完成如第3C圖所示之開口160、180以及溝槽201之製作。

接著，根據一些實施例，在閘極電極112之相對兩側的開口160、180中以及溝槽201中沉積適當材料，並搭配圖案化步驟，以分別形成如第3D圖所示之源極電極116、汲極電極118以及阻擋結構20。

在一些實施例中，可以沉積導電材料，例如Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi₂、前述之組合或類似材料，以形成源極電極116、汲極電極118和阻擋結構20。一些實施例中，源極電極116、汲極電極118和阻擋結構20可由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、電子束蒸鍍(electron beam evaporation)、濺鍍或類似製程形成。在一些實施例中，沉積形成源極汲極的材料層後， 更包含進行高溫熱製程例如快速熱退火(rapid thermal annealing)製程，以形成源極汲極歐姆接觸。

在一些實施例中，如第3D圖所示，源極電極116和汲極電極118位於通道層108上且與通道層108電性接觸。在一些實施例中，阻擋結構20貫穿介電層114、含氮化鎵之複合層111和晶種層104，並向下延伸至基板102內。

如前述示例說明，可於溝槽201和開口160、180中沉積相同的導電材料，並搭配圖案化製程，以同時形成如第3D圖所示之阻擋結構20、源極電極116和汲極電極118，但實施例並不僅限於此。在一些其他的實施例中，阻擋結構20可包括與源極電極116和汲極電極118不同的材料，例如阻擋結構20可用多晶矽或者氮化物、氧化物等絕緣材料形成，因此阻擋結構20與源極電極116/汲極電極118亦可利用不同道製程而形成。

一些實施例中，填入溝槽201中的材料(文中亦稱為阻擋材料)包括導體材料、半導體材料、絕緣材料、或前述之組合。一些實施例中，阻擋材料例如金屬、多晶矽、氮化物、氧化物、或前述之組合。包含金屬的阻擋材料例如是Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi₂、前述之組合或類似的導電材料。一些實施例中，阻擋材料可由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(physical vapor deposition，PVD)、電子束蒸鍍(electron beam evaporation)、濺鍍或類似製程以形成阻擋結構20。

之後，如第3E圖所示，根據一些實施例，在阻擋結構20、源極電極116和汲極電極118上形成絕緣層124，且絕緣層124順應性地覆蓋阻擋結構20、源極電極116和汲極電極118。絕緣層124延 伸至周邊區A_P。

接著，根據一些實施例，在絕緣層124中分別形成暴露出源極電極116、汲極電極118和阻擋結構20的孔洞(未顯示)。之後，沉積金屬材料於絕緣層124上方且金屬材料填滿孔洞，並搭配圖案化製程，以形成導孔(via)126V、128V和129V和在導洞上方的多個金屬部126M、128M和129M。

一些實施例中，如第3E圖所示，金屬部126M位於導孔(via)126V上方並與源極電極116電性連接，金屬部128M位於導孔128V上方並與汲極電極118電性連接。一些實施例中，金屬部129M位於導孔129V上方並與阻擋結構20電性連接。一些實施例中，形成導孔126V、128V、129V和金屬部126M、128M、129M的材料與形成方法可相似或相同於閘極電極的形成方法，在此便不重複敘述。

根據一些實施例，密封結構區A_S中的阻擋結構20上方設置有密封件R_C，密封件R_C和阻擋結構20係整合成一密封結構S_D。一些實施例中，密封件R_C包含金屬部129M以及導孔129V，如第3E圖所示。

一些實施例中，金屬部126M、128M和金屬部129M稱為第一金屬層。雖然在圖示中僅以第一金屬層和一層絕緣層124做示例，但後續製程中，更包括在第一金屬層上方形成多個介電層(未繪示於圖中)和多個金屬層(未繪示於圖中)交替地堆疊。例如，第一金屬層上方依序形成第一金屬層間介電質層(IMD-1)、第二金屬層、第二金屬層間介電質層(IMD-2)、第三金屬層等疊層。而各金屬層間介電質層中亦有導孔連接相鄰的金屬層。在一些實施例中，密封結構S_D的密封件R_C是包括位於阻擋結構20上方的各層金屬層的金屬部，以及在各 金屬層間介電層中延伸而連接上下金屬部的各導孔。

因此，在一些實施例中，設置在密封結構區A_S中的密封件R_C，係包括了各金屬層的金屬部和在各介電層中延伸的導孔。密封件R_C例如是密封環(seal ring)，可封閉式地圍繞主動區A_A。密封件R_C的設置可以防止晶圓切割(die saw)時造成的機械損傷，並且可將密封件R_C接地以屏蔽干擾訊號。再者，密封件R_C可防止水氣從切割斷面侵入主動區A_A，而影響電子元件的效能。

一些實施例中，阻擋結構20係與上方的密封件R_C連接。一些實施例中，阻擋結構20是由絕緣材料製得，密封件R_C與下方的阻擋結構20物理性地連接。一些實施例中，阻擋結構20是由導電材料例如金屬或多晶矽而製得，因此密封件R_C與下方的阻擋結構20電性連接。

一些實施例中，半導體裝置包括磊晶成長的複合層，例如含氮化鎵之複合層111。由於含氮化鎵之複合層111是自晶種層104開始磊晶地成長，含氮化鎵之複合層111與晶種層104之間的晶格匹配程度的差異大。因此進行晶圓切割時，容易在含氮化鎵之複合層111與晶種層104之間的接面處產生裂縫，如第3E圖所示在緩衝層106與晶種層104之間的裂縫C_P。根據一些實施例，阻擋結構20的設置可以有效地阻擋裂縫C_P進入主動區A_A。

再者，一些實施例中，阻擋結構20包括導電材料，阻擋結構20可接地，以屏蔽干擾訊號。再者，一些實施例中，阻擋結構20亦可防止水氣從含氮化鎵之複合層111的切割斷面侵入主動區A_A，而影響電子元件的效能。

另外，雖然在如上述例示的半導體裝置中，阻擋結構20 是在介電層114覆蓋閘極電極112之後才形成，但在一些其他的實施例中，亦可在磊晶形成障壁層110後即形成溝槽和填入阻擋材料，使所形成的阻擋結構貫穿含氮化鎵之複合層111和晶種層104。而後續形成源極電極116和汲極電極118時，再於阻擋結構上方同時形成導電部，以利後續製程中形成於阻擋結構20上方的密封件Rc可透過導電部連接阻擋結構20。

本發明的半導體裝置可應用於多種類型的半導體裝置。於一些實施例中，半導體裝置是空乏型(depletion mode，即normally-on)之高電子遷移率電晶體(HEMT)，如第3E圖所示。於一些實施例中，半導體裝置是增強型(enhanced mode，即normally-off)之高電子遷移率電晶體。

第4圖是根據本揭露的一些實施例之半導體裝置的剖面示意圖。第4圖所示的結構所執行的製程或使用的材料與第3E圖所示的結構至所實施的製程和使用的材料相同或相似，在此不再贅述。

與第3E圖所示的結構不同的是，第4圖所示的增強型HEMT的閘極電極包括閘極結構120和閘極金屬層122。

根據本揭露的一些實施例，在含氮化鎵之複合層111上形成閘極結構120。如第4圖所示，閘極結構120形成於障壁層110上。一些實施例中，閘極結構120可由P型摻雜之氮化鎵製成。一些其他的實施例中，閘極結構120可包含P型摻雜之氮化鋁鎵(AlGaN)、氮化鎵(GaN)、氮化鋁(AlN)、砷化鎵(GaAs)、磷化銦鎵(GaInP)、砷化鋁鎵(AlGaAs)、磷化銦(InP)、砷化銦鋁(InAlAs)、砷化銦鎵(InGaAs)、其他合適的III-V族材料或前述之組合。此外，閘極結構120的形成方法可包含前述之沉積或磊晶製程，以及離子植入(ion implantation) 或原位(in-situ)摻雜製程。

再者，一些實施例中，在障壁層110上更形成一含矽絕緣層121，含矽絕緣層121順應性地覆蓋閘極結構120。一些實施例中，含矽絕緣層121的材料例如是氧化矽、氮化矽、氮氧化矽、前述之組合或類似材料。一些實施例中，含矽絕緣層121可以是利用原子層沉積(ALD)、熱氧化製程或類似沉積製程形成的高品質薄膜。在障壁層110上形成高品質薄膜的含矽絕緣層121，可防止後續形成的源極電極116、汲極電極118和閘極電極122的漏電流。

一些實施例中，如第4圖所示，在介電層114上形成閘極金屬層122，且閘極金屬層122連接閘極結構120。一些實施例中，閘極金屬層122可由導電材料製成，例如鎳(Ni)、金(Au)、前述之組合或其他合適的材料。閘極金屬層122與閘極結構120之間形成蕭特基接觸(Schottky contact)。一些實施例中，閘極金屬層122可由原子層沉積(ALD)、化學氣相沉積(CVD)、物理氣相沉積(PVD)、濺鍍或類似製程形成。

一些實施例中，如第4圖所示，於介電層114上形成另一介電層115，介電層115順應性地覆蓋閘極金屬層122。一些實施例中，介電層115的製程和材料可相似或相同於介電層114的製程和材料，在此便不重複敘述。

之後，在主動區A_A中閘極金屬層122的相對兩側分別形成源極電極116和汲極電極118，在周邊區A_P的密封結構區A_S中形成阻擋結構30。一些實施例中，如第4圖所示，源極電極116和汲極電極118位於通道層108上且與通道層108電性接觸。一些實施例中，阻擋結構30貫穿介電層114和115、含氮化鎵之複合層111和晶種層104， 且延伸至基板102內。阻擋結構30、源極電極116和汲極電極118的製程和材料可參照前述內容，在此不重複敘述。

之後，於源極電極116、汲極電極118和阻擋結構30上繼續製作欲形成元件例如HEMT的相關器件。例如第4圖所示之導孔126V、128V、129V和金屬部126M、128M、129M。金屬部126M、128M和129M可視為第一金屬層，並繼續製作第一金屬層上方的其他金屬層以及金屬層間介電質層(未繪示)。根據一些實施例，在密封結構區A_S中於阻擋結構30上方形成密封件R_C。一些實施例中，透過阻擋結構30上方的一或多個導孔(包含導孔129V)與一或多個金屬部(包含金屬部129M)等結構連接，可於密封結構區A_S中形成密封件R_C。一些實施例中，密封件R_C和阻擋結構30可整合成一密封結構S_D’。此些相關器件所實施的製程、使用的材料和形成之結構，可參照上述內容，在此不再重複敘述。

第5圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。相較於如第2圖所例示之包括圍繞主動區A_A的單一封閉環以作為阻擋結構20，如第5圖所例示的阻擋結構40包括兩個封閉環411和412設置於密封結構區A_S中，封閉環411和412對應於主動區A_A的周圍設置。

實施例的阻擋結構並不限於如第2、5圖所例示之封閉式的態樣。一些實施例中，阻擋結構包括分布於密封結構區A_S中的複數個阻擋部，且排列成至少兩排對應於主動區A_A的周圍。

第6圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。根據一些實施例，密封結構區A_S中的阻擋結構50包括多個第一阻擋部511和多個第二阻擋部512。如第6圖所示，第一 阻擋部511鄰近主動區A_A，第二阻擋部512鄰近切割道L_S，且第二阻擋部512與第一阻擋部511錯位地設置。

根據一些實施例，第一阻擋部511相互分離，第二阻擋部512相互分離，且第二阻擋部512對應於第一阻擋部511之間的間隔處。如第6圖所示，俯視基板，第一阻擋部511第二阻擋部512具有長條形的上表面。一些實施例中，第一阻擋部511各具有第一長度L1且以第一間距d1相隔開來，第二阻擋部512各具有第二長度L2且以第二間距d2相隔開來。一些實施例中，鄰近切割道L_S的第二阻擋部512其各長度係大於鄰近主動區A_A的第一阻擋部511的間距，亦即第二長度L2大於第一間距d1，以良好地阻擋切割晶圓所產生的裂縫到達主動區A_A。

一些實施例中，同一排的阻擋部之間，例如第一阻擋部511或第二阻擋部512可具有相同或不同長度，第一阻擋部511或第二阻擋部512可以相同或不同的間距相隔開來。再者，一些實施例中，不同排的阻擋部可以具有相同或不同長度，例如第一長度L1可相等或不等於第二長度L2。不同排的阻擋部可以具有相同或不同的間距，例如第一間距d1可相等或不等於第二間距d2。因此，第6圖所繪製之阻擋部長度與間距僅為例示說明之用。

一些實施例中，俯視基板102，阻擋部包括長方形、方形、圓形、不規則形狀或前述形狀的組合。

第7圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。阻擋結構60包括分布於密封結構區A_S中的複數個阻擋部，且排列成三排對應於主動區A_A的周圍。如第7圖所示，俯視基板102，此些阻擋部具有方形的上表面。一些實施例中，密封結構 區A_S中的阻擋結構60包括多個第一阻擋部611、多個第二阻擋部612和多個第三阻擋部613。第一阻擋部611鄰近主動區A_A，第三阻擋部613鄰近切割道L_S。第一阻擋部611與第二阻擋部612錯位地設置，第二阻擋部612與第三阻擋部613錯位地設置，以阻擋切割晶圓時在含氮化鎵之複合層111與晶種層104之間所產生的裂縫C_P進入主動區A_A。

第8圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。阻擋結構70包括分布於密封結構區A_S中的複數個阻擋部。一些實施例中，阻擋結構70包括鄰近主動區A_A的第一阻擋部711和鄰近切割道L_S的多個第二阻擋部712，且第一阻擋部711與第二阻擋部712錯位地設置，以阻擋切割晶圓時在含氮化鎵之複合層111與晶種層104之間所產生的裂縫C_P進入主動區A_A。如第8圖所示，俯視基板102，此些阻擋部具有圓形的上表面。

第9圖是根據本揭露的一些實施例之半導體裝置的阻擋結構的上視示意圖。阻擋結構80包括分布於密封結構區A_S中的複數個阻擋部。一些實施例中，阻擋結構80包括鄰近主動區A_A的第一阻擋部811和鄰近切割道L_S的多個第二阻擋部812，且第一阻擋部811與第二阻擋部812錯位地設置。如第9圖所示，俯視基板102，此些阻擋部具有長方形的上表面。再者，不同排的阻擋部可包括相同或不同的材料。一些實施例中，第一阻擋部811包括第一導電材料，第二阻擋部812包括第二導電材料，第二導電材料不同於第一導電材料。一些實施例中，第一阻擋部811包括絕緣材料，第二阻擋部812包括導電材料。

綜合而言，本揭露一些實施例之半導體裝置具有主動區A_A與周邊區A_P，周邊區A_P包含密封結構區A_S和切割道L_S。密封結構區A_S中設置有密封結構，密封結構位於主動區A_A的周圍。根據本揭露 一些實施例，位於密封結構區A_S中的密封結構包括阻擋結構和位於阻擋結構上方的密封件。實施例之阻擋結構至少貫穿含氮化鎵之複合層111與晶種層104。沿切割道L_S切割晶圓時，上方的密封件可以防止晶圓切割時造成的機械損傷，實施例之阻擋結構可有效阻擋在含氮化鎵之複合層111與晶種層104之間所產生的裂縫C_P進入主動區A_A，充分地保護主動區A_A的電子元件，進而提高主動區A_A的電子元件的良率與品質。再者，一些實施例中，阻擋結構與上方的密封件連接，可防止水氣從切割斷面侵入主動區A_A，進而提升元件的電性表現與延長使用壽命。一些實施例中，阻擋結構包括導電材料，阻擋結構與上方的密封件電性連接並接地，可屏蔽外界對主動區A_A的電子元件可能產生的干擾訊號。

雖然本揭露的實施例及其優點已揭露如上，但應該瞭解的是，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。此外，本揭露之保護範圍並未侷限於說明書內所述特定實施例中的製程、機器、製造、物質組成、裝置、方法及步驟，任何所屬技術領域中具有通常知識者可從本揭露一些實施例之揭示內容中理解現行或未來所發展出的製程、機器、製造、物質組成、裝置、方法及步驟，只要可以在此處所述實施例中實施大抵相同功能或獲得大抵相同結果皆可根據本揭露一些實施例使用。因此，本揭露之保護範圍包括上述製程、機器、製造、物質組成、裝置、方法及步驟。另外，每一申請專利範圍構成個別的實施例，且本揭露之保護範圍也包括各個申請專利範圍及實施例的組合。

A_P:周邊區

A_A:主動區

A_S:密封結構區

L_S:切割道

102:基板

104:晶種層

106:緩衝層

108:通道層

110:障壁層

111:含氮化鎵之複合層

112:閘極電極

116:源極電極

118:汲極電極

114:介電層

20:阻擋結構

124:絕緣層

126V、128V、129V:導孔

126M、128M、129M:金屬部

R_C:密封件

S_D:密封結構

C_P:裂縫

Claims (23)

1. 一種半導體裝置，包含一主動區和位於該主動區之周圍的一周邊區，該半導體裝置包括：一基板；一晶種層，位於該基板上並位於該主動區和該周邊區中；一含氮化鎵之複合層，位於該晶種層上並位於該主動區和該周邊區中；一閘極電極，設置於該主動區中以及位於該含氮化鎵之複合層上；一源極電極和一汲極電極，設置於該主動區中以及位於該含氮化鎵之複合層上，該源極電極和該汲極電極分別位於該閘極電極的相對兩側；以及一密封結構，位於該周邊區的一密封結構區中，該密封結構包括一阻擋結構和位於該阻擋結構上的一密封件，該阻擋結構對應該主動區之該周圍設置，且該阻擋結構貫穿該含氮化鎵之複合層和該晶種層。
2. 如請求項1之半導體裝置，更包括位於該周邊區中之一切割道，其中位於該密封結構區中的該阻擋結構位於該切割道與該主動區之間。
3. 如請求項1之半導體裝置，其中該阻擋結構延伸至該基板內。
4. 如請求項1之半導體裝置，更包括一介電層位於該含氮化鎵之複合層上並覆蓋該閘極電極，其中位於該密封結構區中的該阻擋結構貫穿該介電層、該含氮化鎵之複合層和該晶種層。
5. 如請求項1之半導體裝置，其中該阻擋結構連接該密封件。
6. 如請求項1之半導體裝置，更包括：一絕緣層，位於該源極電極、該汲極電極和該阻擋結構的上方；一導孔，位於絕緣層中並位於該阻擋結構的上方；一金屬部，位於該絕緣層上方並與該導孔電性連接；其中，該密封件包含該金屬部以及該導孔。
7. 如請求項1之半導體裝置，其中該阻擋結構包括金屬、多晶矽、氮化物、氧化物、或前述之組合。
8. 如請求項1之半導體裝置，其中該阻擋結構包括導電材料，且該阻擋結構接地。
9. 如請求項1之半導體裝置，其中該阻擋結構包括圍繞該主動區的一封閉環。
10. 如請求項1之半導體裝置，其中阻擋結構包括複數個阻擋部，且該些阻擋部排列成至少兩排對應於該主動區的該周圍。
11. 如請求項10之半導體裝置，其中俯視該基板，該些阻擋部包括長方形、方形、圓形、不規則形狀或前述形狀的組合。
12. 如請求項1之半導體裝置，其中該阻擋結構包括：複數個第一阻擋部，鄰近該主動區的該周圍設置；以及複數個第二阻擋部，鄰近該些第一阻擋部並與該些第一阻擋部錯位地設置；其中該些第一阻擋部位於該些第二阻擋部與該主動區之間。
13. 如請求項12之半導體裝置，其中該些第二阻擋部之各長度係等於或大於相鄰兩該些第一阻擋部之間距。
14. 如請求項1之半導體裝置，其中該含氮化鎵之複合層包括一緩衝層、一通道層設置於該緩衝層上、以及一障壁層設置於該通 道層上。
15. 一種半導體裝置的製造方法，該半導體裝置包含一主動區和位於該主動區之周圍的一周邊區，該製造方法包括：提供一基板；在該主動區和該周邊區中的該基板上覆蓋一晶種層；在該主動區和該周邊區的該晶種層上形成一含氮化鎵之複合層；在該周邊區的一密封結構區中形成一阻擋結構，該阻擋結構對應該主動區之該周圍而形成，且該阻擋結構貫穿該含氮化鎵之複合層和該晶種層；在該主動區的該含氮化鎵之複合層上形成一閘極電極；在該主動區的該含氮化鎵之複合層上形成一源極電極和一汲極電極，該源極電極和該汲極電極位於該閘極電極的相對兩側；以及在該密封結構區的該阻擋結構上方形成一密封件，該密封件與該阻擋結構形成一密封結構。
16. 如請求項15之半導體裝置的製造方法，其中形成該阻擋結構包括：在該密封結構區中對應該主動區之該周圍形成一溝槽，該溝槽至少貫穿該含氮化鎵之複合層和該晶種層；以及沉積一阻擋材料於該溝槽中，以形成該阻擋結構。
17. 如請求項16之半導體裝置的製造方法，更包括延伸該溝槽至該基板內。
18. 如請求項15之半導體裝置的製造方法，包括形成該阻擋結構於一切割道與該主動區之間，該切割道位於該周邊區中。
19. 如請求項15之半導體裝置的製造方法，更包括： 形成一介電層於該含氮化鎵之複合層上並覆蓋該閘極電極，該介電層延伸至該周邊區；在該閘極電極的相對兩側分別形成開口；在該周邊區的該密封結構區中形成一溝槽，該溝槽對應該主動區之該周圍，且該溝槽貫穿該介電層、該含氮化鎵之複合層和該晶種層；以及沉積一導電材料於該溝槽與該些開口中，以形成該阻擋結構、該源極電極和該汲極電極。
20. 如請求項15之半導體裝置的製造方法，更包括：形成一絕緣層於該源極電極、該汲極電極和該阻擋結構上；形成一孔洞於該絕緣層中，該孔洞位於該阻擋結構的上方；沉積一金屬材料層於該絕緣層上，該金屬材料層填滿該孔洞形成導孔；以及圖案化該金屬材料層以在該導孔上形成一金屬部；其中，該密封件包含該導孔和該金屬部。
21. 如請求項15之半導體裝置的製造方法，其中形成該阻擋結構包括：形成圍繞於該主動區之該周圍的一封閉環。
22. 如請求項15之半導體裝置的製造方法，其中形成該阻擋結構包括：形成複數個阻擋部於該密封結構區中，該些阻擋部錯位排列地設置成至少兩排於對應該主動區之該周圍。
23. 如請求項15之半導體裝置的製造方法，其中形成該含氮化鎵之複合層包括： 形成一緩衝層；形成一通道層於該緩衝層上；以及形成一障壁層於該通道層上。

Images