CN112117328A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN112117328A
CN112117328A CN201910531674.7A CN201910531674A CN112117328A CN 112117328 A CN112117328 A CN 112117328A CN 201910531674 A CN201910531674 A CN 201910531674A CN 112117328 A CN112117328 A CN 112117328A
Authority
CN
China
Prior art keywords
layer
semiconductor device
barrier
active region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910531674.7A
Other languages
English (en)
Inventor
周钰杰
林信志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp filed Critical Vanguard International Semiconductor Corp
Priority to CN201910531674.7A priority Critical patent/CN112117328A/zh
Publication of CN112117328A publication Critical patent/CN112117328A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种半导体装置及其制造方法。上述半导体装置包含主动区和位于主动区的周围的周边区，周边区包含密封结构区。上述半导体装置包含基板以及位于基板上的晶种层。上述半导体装置亦包含位于晶种层上并位于主动区和周边区中的含氮化镓的复合层。上述半导体装置还包含设置在主动区中并位于含氮化镓的复合层上的栅极电极、源极电极和漏极电极，且源极电极和漏极电极分别位于栅极电极相对两侧。上述半导体装置还包含位于密封结构区中的密封结构，密封结构包括阻挡结构和位于阻挡结构上的密封件，阻挡结构对应主动区的周围设置，且贯穿含氮化镓的复合层和晶种层。本发明可以充分保护主动区的电子元件，进而提高电子元件的良品率与品质。

Description

半导体装置及其制造方法
技术领域
本发明是有关于半导体装置及其制造方法，且特别是有关于一种具有阻挡结构的半导体装置及其制造方法。
背景技术
近年来，半导体装置在电脑、消费电子等领域中发展快速。目前，半导体装置技术在金属氧化物半导体场效应晶体管的产品市场中已被广泛接受，具有很高的市场占有率。半导体装置被用于各种电子应用中，例如高功率装置、个人电脑、手机、数码相机及其他电子装置。这些半导体装置一般由在半导体衬底上沉积绝缘层或介电层、导电层材料和半导体层材料，随后使用光刻(photolithography)工艺将各种材料层图案化以制造而成。因此，在半导体衬底上形成电路装置和组件。
在这些装置中，高电子迁移率晶体管(high-electron mobility transistors，HEMTs)具有例如高输出功率和高击穿电压的优势，因此它们被广泛地使用于高功率的应用中。虽然现存的半导体装置及其形成方法可以应付它们原先预定的用途，但目前它们在结构和制法各个技术方面上仍有需要克服的问题。
发明内容
本发明的一些实施例提供一种半导体装置。半导体装置包含主动区和位于主动区的周围的周边区，周边区包含密封结构区。上述半导体装置包含基板以及位于基板上的晶种层。上述半导体装置亦包含位于晶种层上并位于主动区和周边区中的含氮化镓的复合层。上述半导体装置还包含设置在主动区中并位于含氮化镓的复合层上的栅极电极、源极电极和漏极电极，且源极电极和漏极电极分别位于栅极电极的相对两侧。上述半导体装置还包含位于密封结构区中的一密封结构，密封结构包括阻挡结构和位于阻挡结构上的密封件，阻挡结构对应主动区的周围设置且贯穿含氮化镓的复合层和晶种层。
本发明的一些实施例提供一种制造半导体装置的方法。半导体装置包含主动区和位于主动区的周围的周边区，周边区包含密封结构区。上述制造方法包含提供一基板。上述制造方法亦包含在主动区和周边区的基板上覆盖晶种层。上述制造方法还包含在主动区和周边区的晶种层上形成含氮化镓的复合层。上述制造方法还包含在密封结构区中形成阻挡结构，阻挡结构对应主动区的周围设置，且阻挡结构贯穿含氮化镓的复合层和晶种层。上述制造方法亦包含在主动区的含氮化镓的复合层上形成栅极电极、源极电极与漏极电极，且源极电极和漏极电极分别位于栅极电极的相对两侧。上述制造方法还包含在密封结构区的阻挡结构上方形成一密封件，密封件与阻挡结构形成一密封结构。
本发明的实施例中，半导体装置具有主动区与周边区，周边区包含切割道和设置有密封结构的密封结构区，密封结构区对应主动区的周围且位于切割道和主动区之间；密封结构包括阻挡结构和位于阻挡结构上方的密封件；半导体装置包括含氮化镓的复合层与晶种层形成于基板上方；阻挡结构至少贯穿含氮化镓的复合层与晶种层。沿切割道切割晶片时，阻挡结构可有效阻挡在含氮化镓的复合层与晶种层之间所产生的裂缝进入主动区，充分地保护主动区的电子元件，进而提高电子元件的良品率与品质；再者，阻挡结构与上方的密封件连接，可防止水气从切割断面侵入主动区，进而提升元件的电性表现与延长使用寿命；阻挡结构包括导电材料，阻挡结构与上方的密封件电连接并接地，可屏蔽外界对主动区的电子元件可能产生的干扰信号。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是根据本发明的一些实施例的半导体装置的主动区、周边区与密封结构区的示意图。
图2是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。
图3A到图3E是根据本发明的一些实施例的形成半导体装置的工艺各阶段的剖面示意图。
图4是根据本发明的一些实施例的半导体装置的剖面示意图。
图5是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。
图6是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。
图7是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。
图8是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。
图9是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。
AP～周边区；
AA～主动区；
AS～密封结构区；
LS～切割道；
WA～密封结构区的宽度；
W1～阻挡结构的宽度；
102～基板；
104～晶种层；
106～缓冲层；
108～沟道层；
110～障壁层；
111～含氮化镓的复合层；
112～栅极电极；
120～栅极结构；
122～栅极金属层；
116～源极电极；
118～漏极电极；
114、115～介电层；
201～沟槽；
160、180～开口；
20、30、40、50、60、70、80～阻挡结构；
411、412～封闭环；
511、611、711、811～第一阻挡部；
512、612、712、812～第二阻挡部；
613～第三阻挡部；
121～含硅绝缘层；
124～绝缘层；
126V、128V、129V～导孔；
126M、128M、129M～金属部；
RC～密封件；
SD～密封结构；
L1～第一长度；
L2～第二长度；
d1～第一间距；
d2～第二间距；
CP～裂缝。
具体实施方式
本发明提供了许多的实施例或范例，用于实施所提供的半导体装置的不同元件。各元件和其配置的具体范例描述如下，以简化本发明实施例的说明。当然，这些仅仅是范例，并非用以限定本发明实施例。举例而言，叙述中若提及第一元件形成在第二元件之上，可能包含第一和第二元件直接接触的实施例，也可能包含额外的元件形成在第一和第二元件之间，使得它们不直接接触的实施例。此外，本发明实施例可能在不同的范例中重复参考数字及/或字母。如此重复是为了简明和清楚，而非用以表示所讨论的不同实施例之间的关系。
再者，在以下叙述中可使用空间上相关措辞，例如「在……之下」、「在……下方」、「下方的」、「在……上方」、「上方的」和其他类似的用语，以简化一元件或部件与其他元件或其他部件之间如图所示的关系的陈述。此空间相关措辞除了包含图式所描绘的方向，还包含装置在使用或操作中的不同方位。装置可以朝其他方向定位(旋转90度或在其他方向)，且在此使用的空间相关描述可依此相应地解读。
以下描述实施例的一些变化。在不同图式和说明的实施例中，相似的元件符号被用来标明相似的元件。可以理解的是，在方法的前、中、后可以提供额外的步骤，且一些叙述的步骤可为了该方法的其他实施例被取代或删除。
本发明的实施例提供了半导体装置及其制造方法。本发明的实施例中，半导体装置具有主动区与周边区，周边区包含切割道和设置有密封结构的密封结构区，密封结构区对应主动区的周围且位于切割道和主动区之间。根据本发明一些实施例，密封结构包括阻挡结构和位于阻挡结构上方的密封件。一些实施例中，半导体装置包括含氮化镓的复合层与晶种层形成于基板上方，实施例的阻挡结构至少贯穿含氮化镓的复合层与晶种层。沿切割道LS切割晶片时，实施例的阻挡结构可有效阻挡在含氮化镓的复合层与晶种层之间所产生的裂缝进入主动区，充分地保护主动区的电子元件，进而提高电子元件的良率与品质。
图1是根据本发明的一些实施例的半导体装置的主动区、周边区与密封结构区的示意图。周边区AP位于主动区AA的周围。在一些实施例中，周边区AP包含密封结构区AS和切割道LS。如图1所示，密封结构区AS位于切割道LS与主动区AA之间。密封结构区AS中设置有密封结构。根据本发明一些实施例，位于密封结构区AS中的密封结构包括阻挡结构和位于阻挡结构上方的密封件。一些实施例中，密封结构区AS的宽度WA在1μm-10μm范围之间。
图2是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。一些实施例中，密封结构区AS中的阻挡结构20上方更设置有密封件(未显示)，密封件和阻挡结构20组成一密封结构。一些实施例中，密封件例如是密封环，其设置可防止水气侵入主动区AA的电子元件。一些实施例中，半导体装置包括含氮化镓的复合层，而阻挡结构20的设置可阻挡晶片切割时所产生的裂缝进入主动区AA。一些实施例中，阻挡结构20的宽度W1在1μm-10μm范围之间。
图3A到图3E是根据本发明的一些实施例的形成半导体装置的工艺各阶段的剖面示意图。图3A到图3E例如是沿着图2的剖面线C-C所绘制的工艺各阶段的剖面示意图。
首先如图3A所示，提供一基板102。在一些实施例中，基板102包含陶瓷材料。陶瓷材料包含金属无机材料。在一些实施例中，基板102可包括硅(Si)、锗(Ge)、碳化硅(SiC)、氮化镓(GaN)、二氧化硅(SiO2)、蓝宝石(Sapphire)或前述的组合所形成。上述蓝宝石基板由氧化铝及形成在其上方的氮化镓组成。在一些实施例中，基板102可包括合金半导体，例如:SiGe、SiGeC、GaAsP或GaInP。在一些实施例中，基板102可为单晶基板、多层基板(multi-layer substrate)、梯度基板(gradient substrate)、其他适当基板或前述的组合。在一些实施例中，基板102亦可包括绝缘层上半导体(semiconductor on insulator，SOI)基板(例如：绝缘层上硅基板或绝缘层上锗基板)，上述绝缘层上半导体基板可包括底板、设置于上述底板上的埋藏氧化层以及设置于上述埋藏氧化层上的半导体层。
在一些实施例中，在基板102上形成一晶种层104，且晶种层104对应半导体装置的主动区AA和周边区AP。一些实施例中，晶种层104可由硅(Si)或其他合适的材料所形成。一些实施例中，晶种层104的形成方法可包含选择性外延成长(selective epitaxy growth,SEG)工艺、化学汽相沉积法(chemical vapor deposition,CVD)工艺(例如，汽相外延(vapor-phase epitaxy,VPE)工艺、低压化学汽相沉积(low pressure chemical vapordeposition,LPCVD)工艺、超高真空化学汽相沉积(ultra-high vacuum chemical vapordeposition,UHV-CVD)工艺、分子束外延工艺、沉积经掺杂的非晶半导体(例如，Si)之后固相外延再结晶(solid-phase epitaxial recrystallization,SPER)步骤、直接转贴晶种的方式或其他合适的工艺。
在一些实施例中，在晶种层104上形成缓冲层106。如图3A所示，缓冲层106是设置在半导体装置的主动区AA和周边区AP中。缓冲层106可帮助减缓后续形成于缓冲层106上方的一通道层108的应变(strain)，且防止缺陷形成于上方的通道层108中。在一些实施例中，缓冲层106的材料是AlN、GaN、AlxGa1-xN(1<x<1)、前述的组合或类似材料。一些实施例中，缓冲层106可由外延成长工艺形成，例如金属有机化学汽相沉积(MOCVD)、氢化物汽相外延法(HVPE)、分子束外延法(MBE)、前述的组合或类似方法。尽管在如图3A所示的实施例中，缓冲层106为单层结构，但在其他一些实施例中，缓冲层106也可以是多层结构。
接着，在缓冲层106上形成通道层108，且通道层108位于半导体装置的主动区AA和周边区AP中。在一些实施例中，通道层108包括未掺杂的III-V族半导体材料。举例而言，通道层108可以是由未掺杂的氮化镓(GaN)所形成，但本发明并非以此为限。在一些其他的实施例中，通道层108包括AlGaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他适当的III-V族材料或上述的组合。在一些实施例中，可使用分子束外延法(molecular-beamepitaxy，MBE)、有机金属化学汽相沉积法(metalorganic chemical vapor deposition，MOCVD)、氢化物汽相外延法(hydride vapor phase epitaxy，HVPE)、其他适当的方法或上述的组合来形成通道层108。
之后，在通道层108上形成障壁层110。障壁层110位于半导体装置的主动区AA和周边区AP中。在一些实施例中，障壁层110包括未掺杂的III-V族半导体材料。举例而言，障壁层110是由未掺杂的氮化镓铝(AlxGa1-xN，其中0<x<1)所形成，但本发明并不以此为限。在一些其他的实施例中，障壁层110亦可包括GaN、AlN、GaAs、GaInP、AlGaAs、InP、InAlAs、InGaAs、其他适当的III-V族材料或上述的组合。举例而言，可使用分子束外延法、有机金属化学汽相沉积法、氢化物汽相外延法、其他适当的方法或上述的组合形成障壁层110于通道层108之上。
在一些实施例中，通道层108与障壁层110包括相异的材料，以于通道层108与障壁层110之间形成一异质界面。异质材料的能隙差(band gap)，可使二维电子气(two-dimensional electron gas，2DEG)(未显示)形成于此异质界面上。根据一些实施例所形成的半导体装置，例如高电子迁移率晶体管(high-electron mobility transistor，HEMT)，可利用二维电子气作为导电载流子。
根据本发明的一些实施例中，含氮化镓的复合层111设置于半导体装置的主动区AA和周边区AP，且由缓冲层106、通道层108和障壁层110构成，如图3A所示。但含氮化镓的复合层111亦可包含其他层膜，本发明并不以此为限。一些其他的实施例中，在缓冲层106和通道层108之间可形成碳掺杂层(Carbon-doped layer)(未绘示于图中)，以提升半导体装置的击穿电压。
接着，根据一些实施例，如图3B所示，在位于主动区AA的含氮化镓的复合层111上形成栅极电极112。在一些实施例中，栅极电极112的材料可以是导电材料，例如Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi2、前述的组合或类似材料，且栅极电极112可由原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、溅射或类似工艺形成。
之后，根据一些实施例，形成介电层114于含氮化镓的复合层111上，介电层114顺应性地(conformally)覆盖栅极电极112，介电层114延伸至周边区AP。尽管在如图3B所示的实施例中，介电层114为单层结构，但在其他一些实施例中，介电层114也可以是多层结构。
此外，介电层114可由氧化硅、氮化硅、氮氧化硅或其他合适的介电材料制成。再者，介电层114可由化学汽相沉积(CVD)工艺、物理汽相沉积(PVD)工艺、原子层沉积(ALD)工艺、高密度电浆化学汽相沉积(HDPCVD)工艺或前述的组合以形成。
之后，根据本发明的一些实施例，对前述材料层进行图案化步骤，以在主动区AA的栅极电极112的相对两侧分别形成开口160、180，并且在周边区AP的密封结构区AS中形成沟槽201。图3C是例示一些实施例的开口160、180和沟槽201在制作完成后的结构剖面示意图。
一些实施例中，可利用刻蚀工艺形成沟槽201和开口160、180。刻蚀工艺例如干式刻蚀工艺，例如反应性离子刻蚀(reactive ion etch，RIE)、电子回旋共振式(electroncyclotron resonance，ERC)刻蚀、感应耦合式电浆(inductively-coupled plasma，ICP)刻蚀或类似干式刻蚀工艺。
在一些实施例中，可使用包含刻蚀腔室的刻蚀设备提供刻蚀工艺所使用的刻蚀剂的供气系统、可施加偏压功率至刻蚀腔室的偏压功率产生源(bias power generator)、晶片载台、可均匀地分散刻蚀剂的喷洒头以及可在刻蚀工艺中即时监控所希望移除的材料层的刻蚀信号的刻蚀终点侦测器。进行刻蚀工艺时，刻蚀剂在刻蚀腔室中受到偏压电场的加速，且朝着晶体载台的方向，对于介电层114和下方的含氮化镓的复合层111的进行非等向性(anisotropic)刻蚀。
于一些实施例中，可通过不同图案的遮罩层对介电层114和含氮化镓的复合层111进行两阶段的刻蚀步骤。
于一些实施例中，可通过第一遮罩层(未显示)进行第一刻蚀步骤，以在主动区AA中形成开口160、180，并且在密封结构区AS中相应于沟槽201位置处形成深度与开口160、180基本上相同的凹陷(未显示)。一些实施例中，开口160、180以及前述凹陷是延伸至障壁层110中并暴露出通道层108。开口160、180与前述凹陷的深度可依据应用的电子元件例如高电子迁移率晶体管的二维电子气(2DEG)的载流子浓度和载流子迁移率而定。之后，可实施灰化工艺，以移除第一遮罩层。
接着，通过第二遮罩层(未显示)和第二刻蚀步骤，对相应于沟槽201处的凹陷继续进行第二刻蚀步骤，形成沟槽201。一些实施例中，在密封结构区AS中形成的沟槽201对应主动区AA的周围，且沟槽201贯穿介电层114、含氮化镓的复合层111和晶种层104。一些实施例中，可使沟槽201向下延伸至基板102中以移除部分的基板102。之后，可实施灰化工艺，以移除第二遮罩层，而完成如图3C所示的开口160、180以及沟槽201的制作。
接着，根据一些实施例，在栅极电极112的相对两侧的开口160、180中以及沟槽201中沉积适当材料，并搭配图案化步骤，以分别形成如图3D所示的源极电极116、漏极电极118以及阻挡结构20。
在一些实施例中，可以沉积导电材料，例如Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi2、前述的组合或类似材料，以形成源极电极116、漏极电极118和阻挡结构20。一些实施例中，源极电极116、漏极电极118和阻挡结构20可由原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(physical vapor deposition，PVD)、电子束蒸发(electr on beamevaporation)、溅射或类似工艺形成。在一些实施例中，沉积形成源极漏极的材料层后，还包含进行高温热工艺例如快速热退火(rapid thermal annealing)工艺，以形成源极漏极欧姆接触。
在一些实施例中，如图3D所示，源极电极116和漏极电极118位于沟道层108上且与沟道层108电接触。在一些实施例中，阻挡结构20贯穿介电层114、含氮化镓的复合层111和晶种层104，并向下延伸至基板102内。
如前述示例说明，可于沟槽201和开口160、180中沉积相同的导电材料，并搭配图案化工艺，以同时形成如图3D所示的阻挡结构20、源极电极116和漏极电极118，但实施例并不仅限于此。在一些其他的实施例中，阻挡结构20可包括与源极电极116和漏极电极118不同的材料，例如阻挡结构20可用多晶硅或者氮化物、氧化物等绝缘材料形成，因此阻挡结构20与源极电极116、漏极电极118亦可利用不同道工艺而形成。
一些实施例中，填入沟槽201中的材料(文中亦称为阻挡材料)包括导体材料、半导体材料、绝缘材料、或前述的组合。一些实施例中，阻挡材料例如金属、多晶硅、氮化物、氧化物、或前述的组合。包含金属的阻挡材料例如是Au、Ni、Pt、Pd、Ir、Ti、Cr、W、Al、Cu、TaN、TiN、WSi2、前述的组合或类似的导电材料。一些实施例中，阻挡材料可由原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(physical vapor deposition，PVD)、电子束蒸发(electronbeam evaporation)、溅射或类似工艺以形成阻挡结构20。
之后，如图3E所示，根据一些实施例，在阻挡结构20、源极电极116和漏极电极118上形成绝缘层124，且绝缘层124顺应性地覆盖阻挡结构20、源极电极116和漏极电极118。绝缘层124延伸至周边区AP。
接着，根据一些实施例，在绝缘层124中分别形成暴露出源极电极116、漏极电极118和阻挡结构20的孔洞(未显示)。之后，沉积金属材料于绝缘层124上方且金属材料填满孔洞，并搭配图案化工艺，以形成导孔(via)126V、128V和129V和在导洞上方的多个金属部126M、128M和129M。
一些实施例中，如图3E所示，金属部126M位于导孔(via)126V上方并与源极电极116电性连接，金属部128M位于导孔128V上方并与漏极电极118电性连接。一些实施例中，金属部129M位于导孔129V上方并与阻挡结构20电连接。一些实施例中，形成导孔126V、128V、129V和金属部126M、128M、129M的材料与形成方法可相似或相同于栅极电极的形成方法，在此便不重复叙述。
根据一些实施例，密封结构区AS中的阻挡结构20上方设置有密封件RC，密封件RC和阻挡结构20整合成一密封结构SD。一些实施例中，密封件RC包含金属部129M以及导孔129V，如图3E所示。
一些实施例中，金属部126M、128M和金属部129M称为第一金属层。虽然在图示中仅以第一金属层和一层绝缘层124做示例，但后续工艺中，更包括在第一金属层上方形成多个介电层(未绘示于图中)和多个金属层(未绘示于图中)交替地堆迭。例如，第一金属层上方依序形成第一金属层间介电质层(IMD-1)、第二金属层、第二金属层间介电质层(IMD-2)、第三金属层等迭层。而各金属层间介电质层中亦有导孔连接相邻的金属层。在一些实施例中，密封结构SD的密封件RC是包括位于阻挡结构20上方的各层金属层的金属部，以及在各金属层间介电层中延伸而连接上下金属部的各导孔。
因此，在一些实施例中，设置在密封结构区AS中的密封件RC，包括了各金属层的金属部和在各介电层中延伸的导孔。密封件RC例如是密封环(seal ring)，可封闭式地围绕主动区AA。密封件RC的设置可以防止晶片切割(die saw)时造成的机械损伤，并且可将密封件RC接地以屏蔽干扰信号。再者，密封件RC可防止水气从切割断面侵入主动区AA，而影响电子元件的效能。
一些实施例中，阻挡结构20与上方的密封件RC连接。一些实施例中，阻挡结构20是由绝缘材料制得，密封件RC与下方的阻挡结构20物理性地连接。一些实施例中，阻挡结构20是由导电材料例如金属或多晶硅而制得，因此密封件RC与下方的阻挡结构20电连接。
一些实施例中，半导体装置包括外延成长的复合层，例如含氮化镓的复合层111。由于氮化镓的复合层111是自晶种层104开始外延地成长，氮化镓的复合层111与晶种层104之间的晶格匹配程度的差异大。因此进行晶片切割时，容易在氮化镓的复合层111与晶种层104之间的接面处产生裂缝，如图3E所示在缓冲层106与晶种层104之间的裂缝CP。根据一些实施例，阻挡结构20的设置可以有效地阻挡裂缝CP进入主动区AA。
再者，一些实施例中，阻挡结构20包括导电材料，阻挡结构20可接地，以屏蔽干扰信号。再者，一些实施例中，阻挡结构20亦可防止水气从氮化镓的复合层110的切割断面侵入主动区AA，而影响电子元件的效能。
另外，虽然在如上述例示的半导体装置中，阻挡结构20是在介电层114覆盖栅极电极112之后才形成，但在一些其他的实施例中，亦可在外延形成障壁层110后即形成沟槽和填入阻挡材料，使所形成的阻挡结构贯穿含氮化镓的复合层111和晶种层104。而后续形成源极电极116和漏极电极118时，再于阻挡结构上方同时形成导电部，以利后续工艺中形成于阻挡结构上方的密封件可透过导电部连接阻挡结构20。
本发明的半导体装置可应用于多种类型的半导体装置。于一些实施例中，半导体装置是耗尽型(depletion mode，即normally-on)的高电子迁移率晶体管(HEMT)，如图3E所示。于一些实施例中，半导体装置是增强型(enhanced mode，即normally-off)的高电子迁移率晶体管。
图4是根据本发明的一些实施例的半导体装置的剖面示意图。图4所示的结构所执行的工艺或使用的材料与图3E所示的结构至所实施的工艺和使用的材料相同或相似，在此不再赘述。
与图3E所示的结构不同的是，图4所示的增强型HEMT的栅极电极包括栅极结构120和栅极金属层122。
根据本发明的一些实施例，在含氮化镓的复合层111上形成栅极结构120。如图4所示，栅极结构120形成于障壁层110上。一些实施例中，栅极结构120可由P型掺杂的氮化镓制成。一些其他的实施例中，栅极结构120可包含P型掺杂的氮化铝镓(AlGaN)、氮化镓(GaN)、氮化铝(AlN)、砷化镓(GaAs)、磷化铟镓(GaInP)、砷化铝镓(AlGaAs)、磷化铟(InP)、砷化铟铝(InAlAs)、深化铟镓(InGaAs)、其他合适的III-V族材料或前述的组合。此外，栅极结构120的形成方法可包含前述的沉积或外延工艺，以及离子注入(ion implantation)或原位(in-situ)掺杂工艺。
再者，一些实施例中，在障壁层110上更形成一含硅绝缘层121，含硅绝缘层121顺应性地覆盖栅极结构120。一些实施例中，含硅绝缘层121的材料例如是氧化硅、氮化硅、氮氧化硅、前述的组合或类似材料。一些实施例中，含硅绝缘层121可以是利用原子层沉积(ALD)、热氧化工艺或类似沉积工艺形成的高品质薄膜。在障壁层110上形成高品质薄膜的含硅绝缘层121，可防止后续形成的源极电极116、漏极电极118和栅极电极122的漏电流。
一些实施例中，如图4所示，在介电层114上形成栅极金属层122，且栅极金属层122连接栅极结构120。一些实施例中，栅极金属层122可由导电材料制成，例如镍(Ni)、金(Au)、前述的组合或其他合适的材料。栅极金属层122与栅极结构120之间形成萧特基接触(Schottky contact)。一些实施例中，栅极金属层122可由原子层沉积(ALD)、化学汽相沉积(CVD)、物理汽相沉积(PVD)、溅射或类似工艺形成。
一些实施例中，如图4所示，于介电层114上形成另一介电层115，介电层115顺应性地覆盖栅极金属层122。一些实施例中，介电层115的工艺和材料可相似或相同于介电层114的工艺和材料，在此便不重复叙述。
之后，在主动区AA中栅极极金属层122的相对两侧分别形成源极电极116和漏极电极118，在周边区AP的密封结构区AS中形成阻挡结构30。一些实施例中，如图4所示，源极电极116和漏极电极118位于沟道层108上且与沟道层108电接触。一些实施例中，阻挡结构30贯穿介电层114和115、含氮化镓的复合层111和晶种层104，且延伸至基板102内。阻挡结构30、源极电极116和漏极电极118的工艺和材料可参照前述内容，在此不重复叙述。
之后，于源极电极116、漏极电极118和阻挡结构30上继续制作欲形成元件例如HEMT的相关器件。例如图4所示的导孔126V、128V、129V和金属部126M、128M、129M。金属部126M、128M和129M可视为第一金属层，并继续制作第一金属层上方的其他金属层以及金属层间介电质层(未绘示)。根据一些实施例，在密封结构区AS中于阻挡结构30上方形成密封件RC。一些实施例中，透过阻挡结构30上方的一或多个导孔(包含导孔129V)与一或多个金属部(包含金属部129M)等结构连接，可于密封结构区AS中形成密封件RC。一些实施例中，密封件RC和阻挡结构30可整合成一密封结构SD。这些相关器件所实施的工艺、使用的材料和形成的结构，可参照上述内容，在此不再重复叙述。
图5是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。相较于如图2所例示的包括围绕主动区AA的单一封闭环以作为阻挡结构20，如图5所例示的阻挡结构40包括两个封闭环411和412设置于密封结构区AS中，封闭环411和412对应于主动区AA的周围设置。
实施例的阻挡结构并不限于如图2、图5所例示的封闭式的态样。一些实施例中，阻挡结构包括分布于密封结构区AS中的多个阻挡部，且排列成至少两排对应于主动区AA的周围。
图6是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。根据一些实施例，密封结构区AS中的阻挡结构50包括多个第一阻挡部511和多个第二阻挡部512。如图6所示，第一阻挡部511邻近主动区AA，第二阻挡部512邻近切割道LS，且第二阻挡部512与第一阻挡部511错位地设置。
根据一些实施例，第一阻挡部511相互分离，第二阻挡部512相互分离，且第二阻挡部512对应于第一阻挡部511之间的间隔处。如图6所示，俯视基板，第一阻挡部511第二阻挡部512具有长条形的上表面。一些实施例中，第一阻挡部511各具有第一长度L1且以第一间距d1相隔开来，第二阻挡部512各具有第二长度L2且以第二间距d2相隔开来。一些实施例中，邻近切割道LS的第二阻挡部512其各长度是大于邻近主动区AA的第一阻挡部511的间距，亦即第二长度L2大于第一间距d1，以良好地阻挡切割晶片所产生的裂缝到达主动区AA。
一些实施例中，同一排的阻挡部之间，例如第一阻挡部511或第二阻挡部512可具有相同或不同长度，第一阻挡部511或第二阻挡部512可以相同或不同的间距相隔开来。再者，一些实施例中，不同排的阻挡部可以具有相同或不同长度，例如第一长度L1可相等或不等于第二长度L2。不同排的阻挡部可以具有相同或不同的间距，例如第一间距d1可相等或不等于第二间距d2。因此，图6所绘制的阻挡部长度与间距仅为例示说明之用。
一些实施例中，俯视基板102，阻挡部包括长方形、方形、圆形、不规则形状或前述形状的组合。
图7是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。阻挡结构60包括分布于密封结构区AS中的多个阻挡部，且排列成三排对应于主动区AA的周围。如图7所示，俯视基板，这些阻挡部具有方形的上表面。一些实施例中，密封结构区AS中的阻挡结构60包括多个第一阻挡部611、多个第二阻挡部612和多个第三阻挡部613。第一阻挡部611邻近主动区AA，第三阻挡部613邻近切割道LS。第一阻挡部611与第二阻挡部612错位地设置，第二阻挡部612与第三阻挡部613错位地设置，以阻挡切割晶片时在含氮化镓的复合层与晶种层之间所产生的裂缝CP进入主动区AA。
图8是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。阻挡结构70包括分布于密封结构区AS中的多个阻挡部。一些实施例中，阻挡结构70包括邻近主动区AA的第一阻挡部711和邻近切割道LS的多个第二阻挡部712，且第一阻挡部711与第二阻挡部712错位地设置，以阻挡切割晶片时在含氮化镓的复合层与晶种层之间所产生的裂缝CP进入主动区AA。如图8所示，俯视基板，这些阻挡部具有圆形的上表面。
图9是根据本发明的一些实施例的半导体装置的阻挡结构的上视示意图。阻挡结构80包括分布于密封结构区AS中的多个阻挡部。一些实施例中，阻挡结构80包括邻近主动区AA的第一阻挡部811和邻近切割道LS的多个第二阻挡部812，且第一阻挡部811与第二阻挡部812错位地设置。如图9所示，俯视基板，此些阻挡部具有长方形的上表面。再者，不同排的阻挡部可包括相同或不同的材料。一些实施例中，第一阻挡部811包括第一导电材料，第二阻挡部812包括第二导电材料，第二导电材料不同于第一导电材料。一些实施例中，第一阻挡部811包括绝缘材料，第二阻挡部812包括导电材料。
综合而言，本发明一些实施例的半导体装置具有主动区AA与周边区AP，周边区AP包含密封结构区AS和切割道LS。密封结构区AS中设置有密封结构，密封结构位于主动区AA的周围。根据本发明一些实施例，位于密封结构区AS中的密封结构包括阻挡结构和位于阻挡结构上方的密封件。实施例的阻挡结构至少贯穿含氮化镓的复合层与晶种层。沿切割道LS切割晶片时，上方的密封件可以防止切割晶片时造成的机械损伤，实施例的阻挡结构可有效阻挡在含氮化镓的复合层111与晶种层104之间所产生的裂缝CP进入主动区AA，充分地保护主动区AA的电子元件，进而提高主动区AA的电子元件的良品率与品质。再者，一些实施例中，阻挡结构与上方的密封件连接，可防止水气从切割断面侵入主动区AA，进而提升元件的电表现与延长使用寿命。一些实施例中，阻挡结构包括导电材料，阻挡结构与上方的密封件电连接并接地，可屏蔽外界对主动区AA的电子元件可能产生的干扰信号。
虽然本发明的实施例及其优点已叙述如上，但应该了解的是，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何本领域技术人员可从本发明一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。

Claims (23)

1.一种半导体装置，其特征在于，包含主动区和位于该主动区的周围的周边区，该半导体装置包括：
一基板；
一晶种层，位于一基板上并位于该主动区和该周边区中；
一含氮化镓的复合层，位于该晶种层上并位于该主动区和该周边区中；
一栅极电极，设置于该主动区中以及位于该含氮化镓的复合层上；
一源极电极和一漏极电极，设置于该主动区中以及位于该含氮化镓的复合层上，该源极电极和该漏极电极分别位于该栅极电极的相对两侧；以及
一密封结构，位于该周边区的一密封结构区中，该密封结构包括一阻挡结构和位于该阻挡结构上的一密封件，该阻挡结构对应该主动区的该周围设置，且该阻挡结构贯穿该含氮化镓的复合层和该晶种层。
2.如权利要求1所述的半导体装置，其特征在于，还包括位于该周边区中的切割道，其中位于该密封结构区中的该阻挡结构位于该切割道与该主动区之间。
3.如权利要求1所述的半导体装置，其特征在于，该阻挡结构延伸至该基板内。
4.如权利要求1所述的半导体装置，其特征在于，还包括一介电层位于该含氮化镓的复合层上并覆盖该栅极电极，其中位于该密封结构区中的该阻挡结构贯穿该介电层、该含氮化镓的复合层和该晶种层。
5.如权利要求1所述的半导体装置，其特征在于，该阻挡结构连接该密封件。
6.如权利要求1所述的半导体装置，其特征在于，还包括：
一绝缘层，位于该源极电极、该漏极电极和该阻挡结构的上方；
一导孔，位于绝缘层中并位于该阻挡结构的上方；
一金属部，位于该绝缘层上方并与该导孔电连接；
其中，该密封件包含该金属部以及该导孔。
7.如权利要求1所述的半导体装置，其特征在于，该阻挡结构包括金属、多晶硅、氮化物、氧化物、或前述的组合。
8.如权利要求1所述的半导体装置，其特征在于，该阻挡结构包括导电材料，且该阻挡结构接地。
9.如权利要求1所述的半导体装置，其特征在于，该阻挡结构包括围绕该主动区的一封闭环。
10.如权利要求1所述的半导体装置，其特征在于，阻挡结构包括多个阻挡部，且多个阻挡部排列成至少两排对应于该主动区的该周围。
11.如权利要求10所述的半导体装置，其特征在于，俯视该基板，多个阻挡部包括长方形、方形、圆形、不规则形状或前述形状的组合。
12.如权利要求1所述的半导体装置，其特征在于，该阻挡结构包括：
多个第一阻挡部，邻近该主动区的该周围设置；以及
多个第二阻挡部，邻近多个第一阻挡部并与多个第一阻挡部错位地设置；
其中多个第一阻挡部位于多个第二阻挡部与该主动区之间。
13.如权利要求12所述的半导体装置，其特征在于，所述多个第二阻挡部中，每一个第二阻挡部的长度等于或大于相邻两个第一阻挡部的间距。
14.如权利要求1所述的半导体装置，其特征在于，该含氮化镓的复合层包括一缓冲层、一沟道层设置于该缓冲层上、以及一障壁层设置于该沟道层上。
15.一种半导体装置的制造方法，其特征在于，该半导体装置包含主动区和位于该主动区的周围的周边区，该制造方法包括：
提供一基板；
在该主动区和该周边区中的该基板上覆盖一晶种层；
在该主动区和该周边区的该晶种层上形成一含氮化镓的复合层；
在该周边区的一密封结构区中形成一阻挡结构，该阻挡结构对应该主动区的该周围而形成，且该阻挡结构贯穿该含氮化镓的复合层和该晶种层；
在该主动区的该含氮化镓的复合层上形成一栅极电极；
在该主动区的该含氮化镓的复合层上形成一源极电极和一漏极电极，该源极电极和该漏极电极位于该栅极电极的相对两侧；以及
在该密封结构区的该阻挡结构上方形成一密封件，该密封件与该阻挡结构形成一密封结构。
16.如权利要求15所述的半导体装置的制造方法，其特征在于，形成该阻挡结构包括：
在该密封结构区中对应该主动区的该周围形成一沟槽，该沟槽至少贯穿该含氮化镓的复合层和该晶种层；以及
沉积一阻挡材料于该沟槽中，以形成该阻挡结构。
17.如权利要求16所述的半导体装置的制造方法，其特征在于，还包括延伸该沟槽至该基板内。
18.如权利要求15所述的半导体装置的制造方法，其特征在于，包括形成该阻挡结构于切割道与该主动区之间，该切割道位于该周边区中。
19.如权利要求15所述的半导体装置的制造方法，其特征在于，还包括：
形成一介电层于该含氮化镓的复合层上并覆盖该栅极电极，该介电层延伸至该周边区；
在该栅极电极的相对两侧分别形成开口；
在该周边区的该密封结构区中形成一沟槽，该沟槽对应该主动区的该周围，且该沟槽贯穿该介电层、该含氮化镓的复合层和该晶种层；以及
沉积一导电材料于该沟槽与多个开口中，以形成该阻挡结构、该源极电极和该漏极电极。
20.如权利要求15所述的半导体装置的制造方法，其特征在于，还包括：
形成一绝缘层于该源极电极、该漏极电极和该阻挡结构上；
形成孔洞于该绝缘层中，该孔洞位于该阻挡结构的上方；
沉积一金属材料层于该绝缘层上，该金属材料填满该孔洞形成导孔；以及
图案化该金属材料层以在该导孔上形成金属部；
其中，该密封件包含该导孔和该金属部。
21.如权利要求15所述的半导体装置的制造方法，其特征在于，形成该阻挡结构包括：
形成围绕于该主动区的该周围的一封闭环。
22.如权利要求15所述的半导体装置的制造方法，其特征在于，形成该阻挡结构包括：
形成多个阻挡部于该密封结构区中，多个阻挡部错位排列地设置成至少两排于对应该主动区的该周围。
23.如权利要求15所述的半导体装置的制造方法，其特征在于，形成该含氮化镓的复合层包括：
形成一缓冲层；
形成一沟道层于该缓冲层上；以及
形成一障壁层于该沟道层上。
CN201910531674.7A 2019-06-19 2019-06-19 半导体装置及其制造方法 Pending CN112117328A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910531674.7A CN112117328A (zh) 2019-06-19 2019-06-19 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910531674.7A CN112117328A (zh) 2019-06-19 2019-06-19 半导体装置及其制造方法

Publications (1)

Publication Number Publication Date
CN112117328A true CN112117328A (zh) 2020-12-22

Family

ID=73796628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910531674.7A Pending CN112117328A (zh) 2019-06-19 2019-06-19 半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN112117328A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116469930A (zh) * 2023-06-14 2023-07-21 苏州睿新微系统技术有限公司 一种半导体芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105370A1 (en) * 2005-11-08 2007-05-10 Kinderknecht Daniel J Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring
US20100187671A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin Forming Seal Ring in an Integrated Circuit Die
US20100200947A1 (en) * 2009-02-06 2010-08-12 Cheng-Chou Hung Die seal ring
CN105047707A (zh) * 2014-04-30 2015-11-11 台湾积体电路制造股份有限公司 用于hemt器件的侧壁钝化
CN105529362A (zh) * 2014-09-30 2016-04-27 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
US9818858B1 (en) * 2016-08-09 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer active layer having a partial recess
TWI646591B (zh) * 2018-01-23 2019-01-01 世界先進積體電路股份有限公司 半導體結構及其製造方法
CN109524454A (zh) * 2017-09-18 2019-03-26 世界先进积体电路股份有限公司 增强型高电子迁移率晶体管及其形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070105370A1 (en) * 2005-11-08 2007-05-10 Kinderknecht Daniel J Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring
US20100187671A1 (en) * 2009-01-26 2010-07-29 Chuan-Yi Lin Forming Seal Ring in an Integrated Circuit Die
US20100200947A1 (en) * 2009-02-06 2010-08-12 Cheng-Chou Hung Die seal ring
CN105047707A (zh) * 2014-04-30 2015-11-11 台湾积体电路制造股份有限公司 用于hemt器件的侧壁钝化
CN105529362A (zh) * 2014-09-30 2016-04-27 世界先进积体电路股份有限公司 高压半导体装置及其制造方法
US9818858B1 (en) * 2016-08-09 2017-11-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-layer active layer having a partial recess
CN109524454A (zh) * 2017-09-18 2019-03-26 世界先进积体电路股份有限公司 增强型高电子迁移率晶体管及其形成方法
TWI646591B (zh) * 2018-01-23 2019-01-01 世界先進積體電路股份有限公司 半導體結構及其製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116469930A (zh) * 2023-06-14 2023-07-21 苏州睿新微系统技术有限公司 一种半导体芯片及其制备方法
CN116469930B (zh) * 2023-06-14 2023-09-08 苏州睿新微系统技术有限公司 一种半导体芯片及其制备方法

Similar Documents

Publication Publication Date Title
JP5503113B2 (ja) 半導体装置、ウエハ構造体および半導体装置の製造方法
CN111883588A (zh) 用于hemt器件的侧壁钝化
US10608102B2 (en) Semiconductor device having a drain electrode contacting an epi material inside a through-hole and method of manufacturing the same
KR20210074871A (ko) 반도체 장치 및 그 제조 방법
CN113939918A (zh) 半导体装置及其制造方法
US11088271B2 (en) High electron mobility transistor and method for fabricating the same
US20150021666A1 (en) Transistor having partially or wholly replaced substrate and method of making the same
US11189687B2 (en) Semiconductor devices and methods of manufacturing the same
TWI716890B (zh) 半導體裝置及其製造方法
CN110690275B (zh) 半导体装置及其制造方法
TWI775027B (zh) 半導體結構
US10903350B2 (en) Semiconductor devices and methods for forming the same
CN112117328A (zh) 半导体装置及其制造方法
US11152364B1 (en) Semiconductor structure and methods for manufacturing the same
US11211331B2 (en) Semiconductor structure having a via and methods of manufacturing the same
EP4213216A1 (en) High electron mobility transistor and methods for fabricating the same
TW202332051A (zh) 高電子遷移率電晶體及其製作方法
TWI747048B (zh) 半導體結構及其製造方法
CN111755330A (zh) 一种半导体结构及其制造方法
KR102248808B1 (ko) 반도체 소자 및 그의 제조 방법
CN112652660A (zh) 半导体结构及其制造方法
US9922936B1 (en) Semiconductor lithography alignment feature with epitaxy blocker
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
CN115440811B (zh) 半导体器件及其制造方法
TWI832676B (zh) 高電子遷移率電晶體之製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination