TW202042390A - 高電子遷移率電晶體裝置及其製造方法 - Google Patents

Abstract

一種高電子遷移率電晶體裝置，其包含半導體層、閘極電極、第一介電層、源極場板、第二介電層、源極電極、第三介電層以及汲極結構。閘極電極設置於半導體層上。第一介電層設置於閘極電極上且具有第一凹槽位於閘極電極的第一側，其中第一凹槽的底表面低於閘極電極的頂表面。源極場板設置於第一介電層上且從閘極電極的第二側延伸至第一凹槽內。第二介電層設置於源極場板上。源極電極設置於第二介電層上且與源極場板電性連接。第三介電層設置於源極電極上。汲極結構設置於閘極電極的第一側且穿過第三介電層，其中第一凹槽位於汲極結構和閘極結構之間。

Description

高電子遷移率電晶體裝置及其製造方法

本發明是關於半導體製造技術，特別是有關於高電子遷移率電晶體裝置及其製造方法。

高電子遷移率電晶體(high electron mobility transistor，HEMT)，又稱為異質結構場效電晶體(heterostructure field effect transistor，HFET)或調變摻雜場效電晶體(modulation-doped field effect transistor，MODFET)，為一種場效電晶體，其由具有不同能隙(energy gap)的半導體材料組成。在鄰近不同半導體材料之間的界面處會產生二維電子氣層。由於二維電子氣的高電子移動性，高電子遷移率電晶體裝置可以具有高崩潰電壓、高電子遷移率、低導通電阻與低輸入電容等優點，因而適合用於高功率元件上。

然而，這些高電子遷移率電晶體裝置雖大致符合需求，但仍無法在每個方面皆令人滿意。因此，需要進一步改良高電子遷移率電晶體裝置及其製造方法，以提升效能和可靠度。

根據本發明的一些實施例，提供高電子遷移率電晶體裝置。此高電子遷移率電晶體裝置包含閘極電極，設置於半導體層上；第一介電層，設置於閘極電極上且具有第一凹槽位於閘極電極的第一側，其中第一凹槽的底表面低於閘極電極的頂表面；源極場板，設置於第一介電層上且從閘極電極的第二側延伸至第一凹槽內；第二介電層，設置於源極場板上；源極電極，設置於第二介電層上且與源極場板電性連接；第三介電層，設置於源極電極上；以及汲極結構，設置於閘極電極的第一側且穿過第三介電層，其中第一凹槽位於汲極結構和閘極結構之間。

在一些實施例中，第一介電層的一部分位於第一凹槽和汲極結構之間，且源極場板不覆蓋所述部分。

在一些實施例中，第一凹槽的寬度大於所述部分的寬度。

在一些實施例中，第一凹槽的寬度小於所述部分的寬度。

在一些實施例中，源極電極延伸至所述部分正上方。

在一些實施例中，第二介電層具有第二凹槽，其中第二凹槽位於第一凹槽和汲極結構之間，且源極電極延伸至第二凹槽內。

在一些實施例中，第二凹槽的底表面不低於第一凹槽的底表面。

在一些實施例中，第二凹槽的底表面位於第一介電層內。

在一些實施例中，高電子遷移率電晶體裝置更包含源極接觸件，設置於第三介電層上且與源極電極電性連接。

在一些實施例中，源極接觸件延伸至第一凹槽正上方。

在一些實施例中，第三介電層具有第三凹槽，其中第三凹槽位於第一凹槽和汲極結構之間，且源極接觸件延伸至第三凹槽內。

在一些實施例中，第三凹槽的底表面不低於第一凹槽的底表面。

在一些實施例中，第三凹槽的底表面位於第一介電層內。

根據本揭露的一些實施例，提供高電子遷移率電晶體裝置的製造方法。此方法包含在半導體層上形成閘極電極；在閘極電極上形成第一介電層；對第一介電層進行第一圖案化製程，以在閘極電極的第一側形成第一凹槽，其中第一凹槽的底表面低於閘極電極的頂表面；對第一介電層進行第二圖案化製程，以在閘極電極的第一側形成第一通孔且在閘極電極的第二側形成第二通孔，其中第一凹槽位於第一通孔和閘極電極之間；在第一介電層上順應性地形成源極場板，其中源極場板延伸至第二通孔和第一凹槽內；在源極場板上形成第二介電層；在第二介電層上形成源極電極，其中源極電極與源極場板電性連接；在源極電極上形成第三介電層；以及在第一通孔內形成汲極結構。

在一些實施例中，第一介電層的一部分位於第一凹槽和汲極結構之間，且蝕刻源極場板以露出所述部分。

在一些實施例中，源極電極延伸至所述部分正上方。

在一些實施例中，此方法更包含對第二介電層進行第三圖案化製程，以在第一凹槽和汲極結構之間形成第二凹槽，其中源極電極延伸至第二凹槽內。

在一些實施例中，此方法更包含在第三介電層上形成源極接觸件，其中源極接觸件與源極電極電性連接。

在一些實施例中，源極接觸件延伸至第一凹槽正上方。

在一些實施例中，此方法更包含對第三介電層進行第四圖案化製程，以在第一凹槽和汲極結構之間形成第三凹槽，其中源極接觸件延伸至第三凹槽內。

以下概述一些實施例，以使得本發明所屬技術領域中具有通常知識者可以更容易理解本發明。然而，這些實施例只是範例，並非用於限制本發明。可以理解的是，本發明所屬技術領域中具有通常知識者可以根據需求，調整以下描述的實施例，例如改變製程順序及/或包含比在此描述的更多或更少步驟，並且這些調整並未超出本發明的範圍。

此外，可以在以下敘述的實施例的基礎上添加其他元件。舉例來說，「在第一元件上形成第二元件」的描述可能包含第一元件與第二元件直接接觸的實施例，也可能包含第一元件與第二元件之間具有其他元件，使得第一元件與第二元件不直接接觸的實施例，並且第一元件與第二元件的上下關係可能隨著裝置在不同方位操作或使用而改變。另外，本發明可能在不同的實施例中重複參考數字及/或字母，此重複是為了簡化和清楚，而非用以表示所討論的不同實施例之間的關係。

以下根據本發明的一些實施例，描述高電子遷移率電晶體裝置及其製造方法，且特別適用於氮化鎵高電子遷移率電晶體裝置。本發明在高電子遷移率電晶體裝置設置具有不同厚度的介電層，使得源極場板能夠屏蔽電場並改善電荷捕捉(charge trapping)的問題。

第1A～1E圖是根據一些實施例繪示在製造高電子遷移率電晶體裝置100的各個階段之剖面示意圖。在一些實施例中，如第1A圖所示，高電子遷移率電晶體裝置100包含基底102。可以使用任何適用於高電子遷移率電晶體裝置的基底材料。基底102可以是整塊的(bulk)半導體基底或包含由不同材料形成的複合基底，並且可以將基底102摻雜(例如使用p型或n型摻質)或不摻雜。在一些實施例中，基底102可以包含半導體基底、玻璃基底或陶瓷基底，例如矽基底、矽鍺基底、碳化矽、氮化鋁基底、藍寶石(Sapphire)基底、前述之組合或類似的材料。在一些實施例中，基底102可以包含絕緣體上覆半導體(semiconductor-on-insulator，SOI)基底，其係經由在絕緣層上設置半導體材料所形成。

在一些實施例中，在基底102上方形成緩衝層104，以緩解基底102與緩衝層104上的膜層之間的晶格差異，提升結晶品質。在一些實施例中，緩衝層104的材料可以包含III-V族化合物半導體材料，例如III族氮化物。舉例來說，緩衝層104的材料可以包含氮化鎵(GaN)、氮化鋁(AlN)、氮化鋁鎵(AlGaN)、氮化鋁銦(AlInN)、類似的材料或前述之組合。在一些實施例中，緩衝層104的形成可以包含沉積製程，例如化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合。

此外，雖然在第1A圖繪示的實施例中，緩衝層104直接形成於基底102上，但在另一些實施例中，可以在形成緩衝層104之前，在基底102上形成成核層(未繪示)，以進一步緩解緩衝層104和基底102之間的晶格差異，提升結晶品質。在一些實施例中，成核層的材料可以包含III-V族化合物半導體材料，例如III族氮化物。

然後，根據一些實施例，在緩衝層104上方形成通道層106。在一些實施例中，通道層106的材料可以包含一或多種III-V族化合物半導體材料，例如III族氮化物。在一些實施例中，通道層106的材料例如為GaN、AlGaN、InGaN、InAlGaN、類似的材料或前述之組合。此外，可以將通道層106摻雜或不摻雜。根據一些實施例，通道層106的形成可以包含沉積製程，例如化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合。

然後，根據一些實施例，在通道層106上方形成阻障層108，以在通道層106和阻障層108之間的界面產生二維電子氣。阻障層108的形成可以包含沉積製程，例如化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合。在一些實施例中，阻障層108的材料可以包含III-V族化合物半導體材料，例如III族氮化物。舉例來說，阻障層108可以包含AlN、AlGaN、AlInN、AlGaInN、類似的材料或前述之組合。阻障層108可以包含單層或多層結構，且阻障層108可以是摻雜或不摻雜的。為了簡化的目的，可以將基底102、緩衝層104、通道層106和阻障層108統稱為半導體層101。

然後，根據一些實施例，設置隔離結構110。在一些實施例中，在半導體層101上設置遮罩層(未繪示)，接著使用上述遮罩層作為蝕刻遮罩進行蝕刻製程，以將半導體層101蝕刻出溝槽。舉例而言，遮罩層可以包含光阻，例如正型光阻(positive photoresist)或負型光阻(negative photoresist)。在一些實施例中，遮罩層可以包含硬遮罩，且可由氧化矽(SiO₂ )、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)、氮碳化矽(SiCN)、類似的材料或前述之組合形成。遮罩層可以是單層或多層結構。遮罩層的形成可以包含沉積製程、光微影製程、其他適當之製程或前述之組合。在一些實施例中，沉積製程包含旋轉塗佈(spin-on coating)、化學氣相沉積、原子層沉積、類似的製程或前述之組合。舉例來說，光微影製程可以包含光阻塗佈(例如旋轉塗佈)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure baking，PEB)、顯影(developing)、清洗(rinsing)、乾燥(例如硬烘烤)、其他合適的製程或前述之組合。

在一些實施例中，上述蝕刻製程可以包含乾式蝕刻製程、濕式蝕刻製程或前述之組合。舉例來說，乾式蝕刻製程可以包含反應性離子蝕刻(reactive ion etch，RIE)、感應耦合式電漿(inductively-coupled plasma，ICP)蝕刻、中子束蝕刻(neutral beam etch，NBE)、電子迴旋共振式(electron cyclotron resonance，ERC)蝕刻、類似的蝕刻製程或前述之組合。舉例來說，濕式蝕刻製程可以使用例如氫氟酸(hydrofluoric acid，HF)、氫氧化銨(ammonium hydroxide，NH₄ OH)或任何合適的蝕刻劑。

然後，根據一些實施例，在溝槽中沉積絕緣材料以形成隔離結構110。在一些實施例中，絕緣材料的沉積可以包含金屬有機化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合。在一些實施例中，絕緣材料可以包含例如氧化矽之氧化物、例如氮化矽之氮化物、類似的材料或前述之組合。

然後，根據一些實施例，在阻障層108上方設置化合物半導體層112，以空乏閘極下方的二維電子氣，達成半導體裝置的常關(normally-off)狀態。在一些實施例中，藉由沉積製程在阻障層108上方形成化合物半導體層112的材料。舉例來說，沉積製程包含化學氣相沉積、原子層沉積、分子束磊晶、液相磊晶、類似的製程或前述之組合。在一些實施例中，化合物半導體層112的材料包含u型、n型或p型摻雜的氮化鎵，並且可以使用摻質進行摻雜。

然後，根據一些實施例，進行圖案化製程以根據預定設置閘極的位置調整化合物半導體層112的位置。在一些實施例中，圖案化製程包含在沉積的材料層上形成遮罩層(未繪示)，然後蝕刻沉積的材料層未被遮罩層覆蓋的部分，並且形成化合物半導體層112。遮罩層的材料、形成方式以及蝕刻製程的範例如前所述，故不再贅述。

然後，根據一些實施例，在阻障層108、隔離結構110和化合物半導體層112上順應性地形成介電層114。在一些實施例中，介電層114可以包含任何合適的介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、氧化鋁、氮化鋁、類似的材料或前述之組合。在一些實施例中，介電層114的形成包含沉積製程，例如化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程、類似的沉積製程或前述之組合。

然後，根據一些實施例，在介電層114上形成介電層116。在一些實施例中，介電層116的材料和形成方式可以選用如前所述介電層114的材料和形成方式。

然後，根據一些實施例，對介電層114和116進行圖案化製程，以將介電層114和116蝕刻出開口。圖案化製程的範例如前所述，故不再贅述。然後，根據一些實施例，在介電層116上和開口中形成閘極電極118。在一些實施例中，閘極電極118的材料包含導電材料，例如金屬、金屬矽化物、類似的材料或前述之組合。舉例來說，金屬可以是金(Au)、鎳(Ni)、鉑(Pt)、鈀(Pd)、銥(Ir)、鈦(Ti)、鉻(Cr)、鎢(W)、鋁(Al)、銅(Cu)、類似的材料、前述之合金或前述之組合。在一些實施例中，閘極電極118的形成可以包含物理氣相沉積、化學氣相沉積、原子層沉積、蒸鍍(evaporation)、濺鍍(sputtering)、類似的製程或前述之組合。

然後，根據一些實施例，對閘極電極118進行圖案化製程。圖案化製程的範例如前所述，故不再贅述。根據一些實施例，如第1A圖所示，在圖案化製程之後，閘極電極118的寬度大於化合物半導體層112的寬度。

然後，根據一些實施例，如第1B圖所示，在介電層116和閘極電極118上形成介電層120。在一些實施例中，介電層120可以包含任何合適的介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、氧化鋁、氮化鋁、類似的材料或前述之組合。在一些實施例中，介電層120的形成包含沉積製程，例如化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程、類似的沉積製程或前述之組合。然後，根據一些實施例，在沉積介電層120之後，對介電層120進行平坦化製程，例如化學機械研磨製程。

然後，根據一些實施例，對介電層120進行第一圖案化製程以在閘極電極118的第一側形成第一凹槽122，並且進行第二圖案化製程以分別在閘極電極118的第一側和第二側形成通孔126和通孔124，其中第一凹槽122位於通孔126和閘極電極118之間。圖案化製程的範例如前所述，故不再贅述。可以在第二圖案化製程之前、期間或之後進行第一圖案化製程，且可以在通孔124之前、期間或之後形成通孔126。

根據一些實施例，如第1B圖所示，在通孔126和第一凹槽122之間具有介電層120的第一部分119，且在通孔124和第一凹槽122之間具有介電層120的第二部分121。根據一些實施例，如第1B圖所示，第一凹槽122的寬度大於介電層120的第一部分119的寬度。在另一些實施例中，可以調整第一凹槽122的位置及/或形狀，使得第一凹槽122的寬度小於或大致上等於介電層120的第一部分119的寬度。根據一些實施例，如第1B圖所示，第一凹槽122的底表面低於閘極電極118的頂表面。

然後，根據一些實施例，如第1C圖所示，在介電層120上設置源極場板127和導電層128。在一些實施例中，藉由沉積製程在介電層120上形成導電材料，並蝕刻位於介電層120的第一部分119上的導電材料，以露出介電層120的第一部分119，並形成源極場板127和導電層128。導電材料、沉積製程和蝕刻製程的範例如前所述，故不再贅述。在一些實施例中，源極場板127不覆蓋介電層120的第一部分119可以降低源極場板127和導電層128之間短路的風險。

在關閉狀態時，高電子遷移率電晶體裝置可能會產生漏電流，而漏電流在流經界面時可能會被界面捕捉(trap)。根據一些實施例，如第1C圖所示，源極場板127從閘極電極118的第二側延伸至第一凹槽122內，使得源極場板127包覆介電層120的第二部分121，以減少界面漏電流造成的電荷累積，並且可以阻擋來自汲極電極的電場對閘極電極118造成的影響，改善高電子遷移率電晶體裝置100的效能。

然後，根據一些實施例，如第1C圖所示，在源極場板127和導電層128上形成介電層130。在一些實施例中，介電層130的形成方式包含沉積製程和平坦化製程，且介電層130的材料和形成方式可以選用如前所述介電層120的材料和形成方式。然後，根據一些實施例，對介電層130進行圖案化製程以再次形成通孔124和通孔126，其分別露出源極場板127和導電層128。圖案化製程的範例如前所述，故不再贅述。

然後，根據一些實施例，如第1D圖所示，在介電層130上設置源極電極132和汲極電極134。在一些實施例中，藉由沉積製程在介電層130上形成導電材料，並對導電材料進行圖案化製程以形成源極電極132和汲極電極134。在一些實施例中，源極電極132和汲極電極134分別經由通孔124和通孔126與源極場板127和導電層128電性連接。導電材料、沉積製程和圖案化製程的範例如前所述，故不再贅述。

然後，根據一些實施例，在源極電極132和汲極電極134上形成介電層136。在一些實施例中，介電層136的形成方式包含沉積製程和平坦化製程，且介電層136的材料和形成方式可以選用如前所述介電層120的材料和形成方式。然後，根據一些實施例，對介電層136進行圖案化製程以再次形成通孔124和通孔126，其分別露出源極電極132和汲極電極134。圖案化製程的範例如前所述，故不再贅述。

然後，根據一些實施例，如第1E圖所示，在介電層136上設置源極接觸件138和汲極接觸件140。在一些實施例中，藉由沉積製程在介電層130上形成導電材料，並對導電材料進行圖案化製程以形成源極接觸件138和汲極接觸件140。在一些實施例中，源極接觸件138和汲極接觸件140分別經由通孔124和通孔126(第1D圖)與源極電極132和汲極電極134電性連接。導電材料、沉積製程和圖案化製程的範例如前所述，故不再贅述。為了簡化的目的，可以將源極場板127、源極電極132和源極接觸件138統稱為源極結構141，並且可以將導電層128、汲極電極134和汲極接觸件140統稱為汲極結構143。

在一些實施例中，如第1E圖所示，在第一凹槽122內的源極場板127的底表面與阻障層108的頂表面之間具有距離D1，且介電層136的頂表面鄰近汲極接觸件140的部分與阻障層108的頂表面之間具有距離D2，其中距離D2大於距離D1。較小的距離D1可以使源極場板127能夠阻擋來自汲極結構143的電場對閘極電極118造成的影響且吸取因界面漏電流造成的電荷累積，並且較大的距離D2可以使汲極接觸件140的頂部遠離閘極電極118，以降低來自汲極接觸件140的頂部的電場對閘極電極118造成的影響，進而改善高電子遷移率電晶體裝置100的效能和可靠度。

然後，根據一些實施例，在源極接觸件138和汲極接觸件140上形成保護層142以阻擋水氣。在一些實施例中，保護層142可以包含任何合適的介電材料，例如氧化矽、氮化矽、氮氧化矽、低介電常數介電材料、氧化鋁、氮化鋁、類似的材料或前述之組合。在一些實施例中，保護層142的形成包含沉積製程，例如化學氣相沉積製程、原子層沉積製程、旋轉塗佈製程、類似的沉積製程或前述之組合。然後，根據一些實施例，對保護層142進行圖案化製程以形成開口144和開口146，其分別露出源極接觸件138和汲極接觸件140。

在上述實施例中，本發明藉由圖案化製程和平坦化製程形成介電層120、介電層130和介電層136，使得形成於介電層120上的源極場板127可以包覆閘極電極118，並且使得形成於介電層136上的汲極接觸件140的頂部遠離閘極電極118，以阻擋並降低來自汲極結構143的電場對閘極電極118造成的影響，且延伸的源極場板127還可以改善電荷捕捉的問題，改善高電子遷移率電晶體裝置100的效能。

第2、3和4圖是根據一些實施例繪示高電子遷移率電晶體裝置200、300和400的剖面示意圖。相似地，第2～4圖所示實施例的製作步驟大致與第1A～1E圖相同，為簡化起見，以下將以相同符號描述相同元件，並且這些元件的材料和形成方法如前所述，故不再贅述。相較於第1A～1E圖的實施例而言，以下的實施例將調整源極電極132及/或源極接觸件138的位置，以進一步屏蔽電場並改善電荷捕捉的問題。

在一些實施例中，如第2圖所示，源極電極132從閘極電極118的第二側延伸至閘極電極118的第一側。可以調整源極電極132的位置，使源極電極132延伸至第一凹槽122正上方。在一些實施例中，源極電極132更可以延伸至介電層120的第一部分119正上方。

在一些實施例中，如第3圖所示，源極接觸件138從閘極電極118的第二側延伸至閘極電極118的第一側。可以調整源極接觸件138的位置，使源極接觸件138延伸至第一凹槽122正上方。在一些實施例中，源極接觸件138更可以延伸至介電層120的第一部分119正上方。此外，可以根據源極接觸件138的位置調整保護層142的位置以覆蓋源極接觸件138。

在一些實施例中，如第4圖所示，源極電極132和源極接觸件138從閘極電極118的第二側延伸至閘極電極118的第一側。可以調整源極電極132和源極接觸件138的位置，使源極電極132和源極接觸件138延伸至第一凹槽122正上方。在一些實施例中，源極電極132和源極接觸件138更可以延伸至介電層120的第一部分119正上方。如前所述，可以根據源極接觸件138的位置調整保護層142的位置以覆蓋源極接觸件138。

此外，在第1A～1E、2和3圖的實施例中，第一凹槽122的寬度大於介電層120的第一部分119的寬度，但本發明不限於此。在一些實施例中，如第4圖所示，第一凹槽122的寬度小於介電層120的第一部分119的寬度。在另一些實施例中，第一凹槽122的寬度大致上等於介電層120的第一部分119的寬度。

在上述實施例中，本發明藉由使源極電極132及/或源極接觸件138向汲極結構143延伸，以阻擋來自汲極結構143的電場對閘極電極118造成的影響，且延伸的源極電極132及/或源極接觸件138可以改善電荷捕捉的問題，進一步改善高電子遷移率電晶體裝置200、300和400的效能和可靠度。

第5圖是根據一些實施例繪示高電子遷移率電晶體裝置500的剖面示意圖。相似地，第5圖所示實施例的製作步驟大致與第1A～1E圖相同，差異在於設置第二凹槽148，並使源極電極132延伸至第二凹槽148內。為簡化起見，以下將以相同符號描述相同元件，並且這些元件的材料和形成方法如前所述，故不再贅述。

在一些實施例中，接續第1C圖的步驟，在形成介電層130之後，對介電層130進行圖案化製程以形成第二凹槽148，其中第二凹槽148位於第一凹槽122和汲極結構143之間。圖案化製程的範例如前所述，故不再贅述。然後，根據一些實施例，如第5圖所示，在圖案化的介電層130上形成源極電極132和汲極電極134，其中源極電極132延伸至第二凹槽148內且不覆蓋介電層130位於第二凹槽148和汲極電極134之間的部分。

可以調整圖案化製程以改變第二凹槽148的深度。在一些實施例中，如第5圖所示，第二凹槽148的底表面不低於第一凹槽122的底表面。在一些實施例中，第二凹槽148的底表面位於介電層120的第一部分119內。

第6圖是根據一些實施例繪示高電子遷移率電晶體裝置600的剖面示意圖。相似地，第6圖所示實施例的製作步驟大致與第1A～1E圖相同，差異在於設置第三凹槽150，並使源極接觸件138延伸至第三凹槽150內。為簡化起見，以下將以相同符號描述相同元件，並且這些元件的材料和形成方法如前所述，故不再贅述。

在一些實施例中，接續第1D圖的步驟，在形成介電層136之後，對介電層136進行圖案化製程以形成第三凹槽150，其中第三凹槽150位於第一凹槽122和汲極結構143之間。圖案化製程的範例如前所述，故不再贅述。然後，根據一些實施例，如第6圖所示，在圖案化的介電層136上形成源極接觸件138和汲極接觸件140，其中源極接觸件138延伸至第三凹槽150內且不覆蓋介電層136位於第三凹槽150和汲極接觸件140之間的部分。

可以調整圖案化製程以改變第三凹槽150的深度。在一些實施例中，如第6圖所示，第三凹槽150的底表面不低於第一凹槽122的底表面。在一些實施例中，第三凹槽150的底表面位於介電層120的第一部分119內。如前所述，可以根據源極接觸件138的位置調整保護層142的位置以覆蓋源極接觸件138。

第7圖是根據一些實施例繪示高電子遷移率電晶體裝置700的剖面示意圖。相似地，第7圖所示實施例的製作步驟大致與第1A～1E圖相同，差異在於源極電極132延伸至第二凹槽148內且源極接觸件138延伸至第三凹槽150內。為簡化起見，以下將以相同符號描述相同元件，並且這些元件的材料和形成方法如前所述，故不再贅述。

在一些實施例中，接續第1C圖的步驟，在形成介電層130之後，對介電層130進行圖案化製程以形成第二凹槽148，其中第二凹槽148位於第一凹槽122和汲極結構143之間。圖案化製程的範例如前所述，故不再贅述。然後，根據一些實施例，在圖案化的介電層130上形成源極電極132和汲極電極134，其中源極電極132延伸至第二凹槽148內且不覆蓋介電層130位於第二凹槽148和汲極電極134之間的部分。

然後，根據一些實施例，在源極電極132和汲極電極134上形成介電層136，並且對介電層136進行圖案化製程以形成第三凹槽150，其中第三凹槽150位於第二凹槽148和汲極結構143之間。圖案化製程的範例如前所述，故不再贅述。然後，根據一些實施例，在圖案化的介電層136上形成源極接觸件138和汲極接觸件140，其中源極接觸件138延伸至第三凹槽150內且不覆蓋介電層136位於第三凹槽150和汲極接觸件140之間的部分。

可以調整圖案化製程以改變第二凹槽148和第三凹槽150的深度。在一些實施例中，如第7圖所示，第二凹槽148的底表面不低於第一凹槽122的底表面，且第三凹槽150的底表面不低於第二凹槽148的底表面。在一些實施例中，第二凹槽148的底表面和第三凹槽150的底表面位於介電層120的第一部分119內。如前所述，可以根據源極接觸件138的位置調整保護層142的位置以覆蓋源極接觸件138。

在第5、6和7圖的實施例中，本發明使源極電極132及/或源極接觸件138包覆閘極電極118，以進一步屏蔽電場並改善電荷捕捉的問題，改善高電子遷移率電晶體裝置500、600和700的效能和可靠度。

綜上所述，本發明藉由圖案化製程和平坦化製程形成不同厚度的介電層，其中源極場板下方的介電層較薄，而鄰近汲極結構頂部的介電層較厚。薄的介電層可以使源極場板屏蔽電場並改善電荷捕捉的問題，厚的介電層可以使汲極結構的頂部遠離閘極電極，以減少來自汲極結構的電場對閘極電極造成的影響，進而改善高電子遷移率電晶體裝置的效能和可靠度。

此外，在一些實施例中，將源極電極及/或源極接觸件往汲極結構延伸，以阻擋來自汲極結構的電場對閘極電極造成的影響，且延伸的源極電極及/或源極接觸件亦能改善電荷捕捉的問題，進一步改善高電子遷移率電晶體裝置的效能和可靠度。

另外，在一些實施例中，使源極電極及/或源極接觸件包覆閘極電極，以阻擋來自汲極結構的電場對閘極電極造成的影響，且延伸的源極電極及/或源極接觸件亦能改善電荷捕捉的問題，進一步改善高電子遷移率電晶體裝置的效能和可靠度。

雖然本發明實施例已以多個實施例描述如上，但這些實施例並非用於限定本發明實施例。本發明所屬技術領域中具有通常知識者應可理解，他們能以本發明實施例為基礎，做各式各樣的改變、取代和替換，以達到與在此描述的多個實施例相同的目的及/或優點。本發明所屬技術領域中具有通常知識者也可理解，此類修改或設計並未悖離本發明實施例的精神和範圍。因此，本發明之保護範圍當視後附的申請專利範圍所界定者為準。

100、200、300、400、500、600、700:高電子遷移率電晶體裝置；101:半導體層；102:基底；104:緩衝層；106:通道層；108:阻障層；110:隔離結構；112:化合物半導體層；114、116、120、130、136:介電層；118:閘極電極；119:第一部分；121:第二部分；122:第一凹槽；124、126:通孔；127:源極場板；128:導電層；132:源極電極；134:汲極電極；138:源極接觸件；140:汲極接觸件；141:源極結構；142:保護層；143:汲極結構；144、146:開口；148:第二凹槽；150:第三凹槽；D1、D2:距離。

以下將配合所附圖式詳述本發明之實施例。應注意的是，依據產業上的標準做法，各種特徵並未按照比例繪製且僅用以說明例示。事實上，可能任意地放大或縮小元件的尺寸，以清楚地表現出本發明的特徵。 第1A～1E圖是根據一些實施例繪示在製造高電子遷移率電晶體裝置的各個階段之剖面示意圖。 第2圖是根據一些實施例繪示高電子遷移率電晶體裝置的剖面示意圖。 第3圖是根據一些實施例繪示高電子遷移率電晶體裝置的剖面示意圖。 第4圖是根據一些實施例繪示高電子遷移率電晶體裝置的剖面示意圖。 第5圖是根據一些實施例繪示高電子遷移率電晶體裝置的剖面示意圖。 第6圖是根據一些實施例繪示高電子遷移率電晶體裝置的剖面示意圖。 第7圖是根據一些實施例繪示高電子遷移率電晶體裝置的剖面示意圖。

100:高電子遷移率電晶體裝置

101:半導體層

102:基底

104:緩衝層

106:通道層

108:阻障層

110:隔離結構

112:化合物半導體層

114、116、120、130、136:介電層

118:閘極電極

119:第一部分

121:第二部分

122:第一凹槽

127:源極場板

128:導電層

132:源極電極

134:汲極電極

138:源極接觸件

140:汲極接觸件

141:源極結構

142:保護層

143:汲極結構

144、146:開口

D1、D2:距離

Claims (20)

1. 一種高電子遷移率電晶體裝置，包括： 一閘極電極，設置於一半導體層上； 一第一介電層，設置於該閘極電極上且具有一第一凹槽位於該閘極電極的一第一側，其中該第一凹槽的一底表面低於該閘極電極的一頂表面； 一源極場板，設置於該第一介電層上且從該閘極電極的一第二側延伸至該第一凹槽內； 一第二介電層，設置於該源極場板上； 一源極電極，設置於該第二介電層上且與該源極場板電性連接； 一第三介電層，設置於該源極電極上；以及 一汲極結構，設置於該閘極電極的該第一側且穿過該第三介電層，其中該第一凹槽位於該汲極結構和該閘極結構之間。
2. 如申請專利範圍第1項所述之高電子遷移率電晶體裝置，其中該第一介電層的一部分位於該第一凹槽和該汲極結構之間，且該源極場板不覆蓋該部分。
3. 如申請專利範圍第2項所述之高電子遷移率電晶體裝置，其中該第一凹槽的寬度大於該部分的寬度。
4. 如申請專利範圍第2項所述之高電子遷移率電晶體裝置，其中該第一凹槽的寬度小於該部分的寬度。
5. 如申請專利範圍第2項所述之高電子遷移率電晶體裝置，其中該源極電極延伸至該部分正上方。
6. 如申請專利範圍第1項所述之高電子遷移率電晶體裝置，其中該第二介電層具有一第二凹槽，其中該第二凹槽位於該第一凹槽和該汲極結構之間，且該源極電極延伸至該第二凹槽內。
7. 如申請專利範圍第6項所述之高電子遷移率電晶體裝置，其中該第二凹槽的一底表面不低於該第一凹槽的該底表面。
8. 如申請專利範圍第7項所述之高電子遷移率電晶體裝置，其中該第二凹槽的該底表面位於該第一介電層內。
9. 如申請專利範圍第1項所述之高電子遷移率電晶體裝置，更包括一源極接觸件，設置於該第三介電層上且與該源極電極電性連接。
10. 如申請專利範圍第9項所述之高電子遷移率電晶體裝置，其中該源極接觸件延伸至該第一凹槽正上方。
11. 如申請專利範圍第9項所述之高電子遷移率電晶體裝置，其中該第三介電層具有一第三凹槽，其中該第三凹槽位於該第一凹槽和該汲極結構之間，且該源極接觸件延伸至該第三凹槽內。
12. 如申請專利範圍第11項所述之高電子遷移率電晶體裝置，其中該第三凹槽的一底表面不低於該第一凹槽的該底表面。
13. 如申請專利範圍第12項所述之高電子遷移率電晶體裝置，其中該第三凹槽的該底表面位於該第一介電層內。
14. 一種高電子遷移率電晶體裝置的製造方法，包括： 在一半導體層上形成一閘極電極； 在該閘極電極上形成一第一介電層； 對該第一介電層進行一第一圖案化製程，以在該閘極電極的一第一側形成一第一凹槽，其中該第一凹槽的一底表面低於該閘極電極的一頂表面； 對該第一介電層進行一第二圖案化製程，以在該閘極電極的該第一側形成一第一通孔且在該閘極電極的一第二側形成一第二通孔，其中該第一凹槽位於該第一通孔和該閘極電極之間； 在該第一介電層上順應性地形成一源極場板，其中該源極場板延伸至該第二通孔和該第一凹槽內； 在該源極場板上形成一第二介電層； 在該第二介電層上形成一源極電極，其中該源極電極與該源極場板電性連接； 在該源極電極上形成一第三介電層；以及 在該第一通孔內形成一汲極結構。
15. 如申請專利範圍第14項所述之高電子遷移率電晶體裝置的製造方法，其中該第一介電層的一部分位於該第一凹槽和該汲極結構之間，且蝕刻該源極場板以露出該部分。
16. 如申請專利範圍第15項所述之高電子遷移率電晶體裝置的製造方法，其中該源極電極延伸至該部分正上方。
17. 如申請專利範圍第14項所述之高電子遷移率電晶體裝置的製造方法，更包括對該第二介電層進行一第三圖案化製程，以在該第一凹槽和該汲極結構之間形成一第二凹槽，其中該源極電極延伸至該第二凹槽內。
18. 如申請專利範圍第14項所述之高電子遷移率電晶體裝置的製造方法，更包括在該第三介電層上形成一源極接觸件，其中該源極接觸件與該源極電極電性連接。
19. 如申請專利範圍第18項所述之高電子遷移率電晶體裝置的製造方法，其中該源極接觸件延伸至該第一凹槽正上方。
20. 如申請專利範圍第18項所述之高電子遷移率電晶體裝置的製造方法，更包括對該第三介電層進行一第四圖案化製程，以在該第一凹槽和該汲極結構之間形成一第三凹槽，其中該源極接觸件延伸至該第三凹槽內。

Images