JPWO2017051530A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2017051530A1
JPWO2017051530A1 JP2017541427A JP2017541427A JPWO2017051530A1 JP WO2017051530 A1 JPWO2017051530 A1 JP WO2017051530A1 JP 2017541427 A JP2017541427 A JP 2017541427A JP 2017541427 A JP2017541427 A JP 2017541427A JP WO2017051530 A1 JPWO2017051530 A1 JP WO2017051530A1
Authority
JP
Japan
Prior art keywords
film
semiconductor device
metal
gan layer
type gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017541427A
Other languages
English (en)
Other versions
JP6631853B2 (ja
Inventor
原田　剛史
剛史 原田
孝二 宇高
孝二 宇高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JPWO2017051530A1 publication Critical patent/JPWO2017051530A1/ja
Application granted granted Critical
Publication of JP6631853B2 publication Critical patent/JP6631853B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体装置（１００）は、基板（１０１）と、基板（１０１）上に形成された、ｐ型不純物を含むＧａＮからなるｐ型ＧａＮ層（１０６）と、ｐ型ＧａＮ層（１０６）の表面に形成されたＴｉ膜（１１６）とを有し、Ｔｉ膜（１１６）は、Ｔｉ膜（１１６ａ）と、Ｔｉ膜（１１６ａ）よりも化学的活性度が低い窒素含有Ｔｉ膜（１１６ｂ）とを含み、平面視で窒素含有Ｔｉ膜（１１６ｂ）はＴｉ膜（１１６ａ）の外周を連続して囲んでいる。

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
パワースイッチング用の半導体装置では、電力損失の低減のために低オン抵抗の実現が必要である。加えて、安全性の観点からゼロバイアス時に電流を遮断するノーマリーオフ特性を有することが強く望まれる。
ＧａＮを用いた半導体装置の低オン抵抗化とノーマリーオフ化を実現する技術としては、例えば、ｐ型ＧａＮ層をゲートとして用い、さらにｐ型ＧａＮ層の下部にゲートリセスを形成する例が報告されている（特許文献１参照）。特許文献１に示す構造によると、ゲートの下部のチャンネルにおける２次元電子ガスを消失させることができるため、ノーマリーオフ特性を有する低オン抵抗の半導体装置が実現できる。
一方で、ｐ型ＧａＮ層は電気的に高抵抗であることから、高速スイッチングのためには、ｐ型ＧａＮ層とゲート電極を積層させることにより、ゲートを全体として低抵抗化することが不可欠である。このとき、ゲート電極自身が低抵抗であることに加え、ｐ型ＧａＮ層とゲート電極とのコンタクトが低抵抗であることが求められる。
ｐ型ＧａＮ層に対するコンタクトの形成に関しては、例えば、Ｔｉを材料とするゲート電極を、ｐ型ＧａＮ層の表面に形成する方法がある。Ｔｉを材料とするゲート電極を形成することにより、ｐ型ＧａＮ層に含まれる水素がＴｉに吸蔵され、界面近傍のアクセプタイオン濃度を向上させる。これにより、ｐ型ＧａＮ層とゲート電極とのコンタクトが低抵抗である半導体装置を得ることができる。
特開２００９−２００３９５号公報
しかしながら、上述した技術では、半導体装置のゲートリーク電流が増大するという課題が生じている。
そこで、本発明は、上述した問題に鑑み、ノーマリーオフ特性および高速スイッチング特性を実現しつつ、ゲートリーク電流を抑制することができる半導体装置および半導体装置の製造方法を提供することを目的としている。
上述した課題を解決するために、本発明の一態様にかかる半導体装置は、基板と、前記基板上に形成された、ｐ型不純物を含むＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）からなるｐ型半導体層と、前記ｐ型半導体層の上面に接触したオーミック電極と、を有し、前記オーミック電極は、化学的活性度が高い第１の金属と、前記第１の金属よりも化学的活性度が低い第２の金属と、を含み、平面視で前記第２の金属は前記第１の金属の外周を連続して囲んでいる。
この構成によれば、ゲートリセスの末端の直上に抵抗の高い接合（コンタクト抵抗率の高い実質的なオーミック接合もしくはショットキー接合）が形成される。すなわち、ｐ型半導体層に対して抵抗の異なる２種類のコンタクトを形成することができる。これにより、欠陥が半導体装置に含まれていたとしても、ｐ型半導体層とオーミック電極との界面における電圧降下に起因して欠陥に印加される電圧を低く抑えることができる。よって、半導体装置におけるゲートリーク電流を低く抑えることができる。
また、第２の金属が、化学的に不活性であり、かつ、緻密で他の物質を通しにいので、第２の金属の内側に位置する第１の金属の変質を起こりにくくすることができる。これにより、過酷な環境（高温または多湿など）の下でも長期に渡って高い耐性を示す半導体装置を提供することができる。また、半導体装置において、電流経路を確保することができる。
また、前記第１の金属の標準生成ギブスエネルギー値は、前記第２の金属の標準生成ギブスエネルギー値より大きくてもよい。
また、前記第１の金属の水素吸蔵能力は、前記第２の金属の水素吸蔵能力より高くてもよい。
また、前記ｐ型半導体層は、前記第１の金属に接する第１活性化領域と、前記第２の金属に接する第２活性化領域と、を有し、前記第１活性化領域のアクセプタイオン濃度は、前記第２活性化領域のアクセプタイオン濃度よりも高くてもよい。
この構成によれば、ｐ型半導体層と第１の金属との界面では、ｐ型半導体層に含まれる水素が第１の金属に吸蔵されるために、周囲よりアクセプタイオン濃度の高い第１活性化領域が形成される。つまり、ゲートリセスの末端の直上に抵抗の高い接合が形成される。これにより、第１活性化領域では空乏層の幅が極めて小さくなるので、ｐ型半導体層と第１の金属の界面をオーミック特性とすることができる。
また、前記基板上に、表面に段差を有する第１の半導体層が形成され、前記ｐ型半導体層は、前記段差上に形成され、前記第２活性化領域は、前記段差の末端の直上に形成されていてもよい。
この構成によれば、段差の下部の領域において２次元電子ガスは発生しないので、ノーマリーオフ特性を有する半導体装置を提供することができる。また、半導体装置の閾値電圧を制御するとともに、ゲートリークを抑制することができる。
また、前記第１の金属と前記ｐ型半導体層とのコンタクト抵抗率は、前記第２の金属と前記ｐ型半導体層とのコンタクト抵抗率よりも低くてもよい。
この構成によれば、コンタクト抵抗値の異なる２種類のコンタクトが形成されるので、欠陥が半導体装置に含まれていたとしても、ｐ型半導体層と第１の金属との界面における電圧降下に起因して欠陥に印加される電圧を低く抑えることができる。これにより、ゲートリーク電流を低く抑えることができる。
また、前記第２の金属は、前記ｐ型半導体層に対してショットキー接合していてもよい。
この構成によれば、半導体装置において高速スイッチングを実現することができる。
また、前記ｐ型半導体層と前記オーミック電極は、平面視で同一の形状に加工されていてもよい。
この構成によれば、ｐ型半導体層とオーミック電極との電極間容量を低減することができる。
また、前記第１の金属は、Ｔｉからなり、前記第２の金属は、ＴｉＮからなっていてもよい。
また、前記第１の金属は、Ｔｉ、ＰｄまたはＮｉからなり、前記第２の金属は、水素含有Ｔｉ、水素含有Ｐｄまたは水素含有Ｎｉからなっていてもよい。
この構成によれば、ｐ型半導体層に含まれる水素を吸蔵し、周囲よりアクセプタイオン濃度の高い第１活性化領域を形成することができる。
また、前記第２の金属に含まれる水素または窒素の濃度は、前記第２の金属の端面から内部にかけて連続的に減少していてもよい。
また、前記第１の金属の上面に、第３の金属が形成され、前記第１の金属の上面及び側面は、露出部が無いように前記第２の金属または前記第３の金属によって覆われていてもよい。
この構成によれば、半導体装置においてゲート抵抗を低減することができる。また、半導体装置を製造する際の工程および半導体を使用する環境などからオーミック電極を保護することができる。
また、前記第３の金属は、Ｔｉ化合物、ＷまたはＷ化合物のいずれかからなっていてもよい。
この構成によれば、オーミック電極を保護する金属層を形成することができる。
本発明によれば、ノーマリーオフ特性および高速スイッチング特性を実現しつつ、ゲートリーク電流を抑制することができる半導体装置および半導体装置の製造方法を提供することができる。
図１は、第１の実施形態における半導体装置の構成を示す断面図である。 図２は、第１の実施形態における半導体装置の構成を示す断面図である。 図３は、第１の実施形態におけるｐ型ＧａＮ層とＴｉ膜の界面のＩ−Ｖ特性を示すグラフである。 図４は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図５は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図６は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図７は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図８は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図９は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図１０は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図１１は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図１２は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図１３は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図１４は、第１の実施形態における半導体装置の製造方法を示す断面図である。 図１５は、第２の実施形態における半導体装置の構成を示す断面図である。 図１６は、第２の実施形態における半導体装置の構成を示す断面図である。 図１７は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図１８は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図１９は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図２０は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図２１は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図２２は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図２３は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図２４は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図２５は、第２の実施形態における半導体装置の製造方法を示す断面図である。 図２６は、第３の実施形態における半導体装置の構成を示す断面図である。 図２７は、第３の実施形態における半導体装置の構成を示す断面図である。 図２８は、従来技術における半導体装置の構成を示す断面図である。 図２９は、従来技術における半導体装置の構成を示す断面図である。
（本発明の基礎となった知見）
以下、本発明の実施形態について説明する前に、本発明の基礎となった知見について説明する。図２８および図２９は、従来技術における半導体装置の構成を示す断面図である。
上述した特許文献１の技術において、ｐ型ＧａＮ層に対するコンタクトの形成に関して、例えば、Ｔｉを材料とするゲート電極をｐ型ＧａＮ層の表面に形成する技術を組み合わせると、図２８に示すような半導体装置５００が得られる。この半導体装置５００は、Ｓｉからなる基板５０１上に、ＡｌＮおよびＡｌＧａＮの複数の積層構造からなるバッファ層５０２と、ＧａＮ層５０３と、ＡｌＧａＮ層５０４を備えている。ＡｌＧａＮ層５０４の表面には、所定の形状に加工されたゲートリセス５０５が設けられている。ＡｌＧａＮ層５０４およびゲートリセス５０５の表面には、所定の形状に加工されたｐ型ＧａＮ層５０６が設けられている。このような構造とすることにより、ゲートリセス５０５の下部以外の領域においては、ＧａＮ層５０３とＡｌＧａＮ層５０４のヘテロ界面に２次元電子ガス５０７が発生する。一方、ゲートリセス５０５の下部の領域においては、通常、２次元電子ガス５０７は発生しない。これは、半導体装置５００がノーマリーオフ特性を有することを意味する。
さらに、半導体装置５００は、ＡｌＧａＮ層５０４の表面およびｐ型ＧａＮ層５０６の表面にＳｉＮ膜５０８を備えている。ＳｉＮ膜５０８には、ＡｌＧａＮ層５０４に到達するソース開口５０９およびドレイン開口５１０が設けられ、これらの開口を覆うようにソース電極５１１及びドレイン電極５１２が設けられている。ソース電極５１１及びドレイン電極５１２は、ＧａＮ層５０３とＡｌＧａＮ層５０４のヘテロ界面に形成される２次元電子ガス５０７と電気的なコンタクトを形成している。
半導体装置５００は、ＳｉＮ膜５０８、ソース電極５１１およびドレイン電極５１２の表面にＳｉＮ膜５１３を備えている。ＳｉＮ膜５０８、ＳｉＮ膜５１３の上方には、ｐ型ＧａＮ層５０６に到達するゲート開口５１４が設けられており、このゲート開口５１４を覆うようにしてゲート電極５１５が設けられている。ゲート電極５１５は、ｐ型ＧａＮ層５０６に接するように形成されたＴｉ膜５１６で構成されている。ゲート電極５１５に適当な電圧を印加すると、ゲートリセス５０５の下部の領域に２次元電子ガス５０７を発生させることができる。これは、半導体装置５００をオン状態にすることを意味する。すなわち、ゲート電極に電圧を印加するかしないかにより、半導体装置５００をオン状態またはオフ状態に切り替えることができる。
しかしながら、発明者らは、図２８に示した半導体装置５００を試作して様々な評価を行った結果、半導体装置５００には、半導体装置５００のゲートリーク電流が突発的に増大するという課題があることを見出した。さらに、ゲートリーク電流が増大する原因を検討したところ、以下のようであることを解明した。
図２９は、図２８に示した半導体装置５００において、ゲートリセス５０５、ｐ型ＧａＮ層５０６およびゲート電極５１５の近傍を拡大して示したものである。図２９に示した通り、ゲートリセス５０５の直上のｐ型ＧａＮ層５０６には、高い頻度で欠陥５１７が含まれている。この欠陥５１７は、ゲートリセス５０５の表面にｐ型ＧａＮ層５０６を形成する際に、突発的に作りこまれてしまうものであると考えられる。
また、ｐ型ＧａＮ層５０６とＴｉ膜５１６の界面では、ｐ型ＧａＮ層５０６に含まれる水素がＴｉ膜５１６に吸蔵されるために、周囲よりアクセプタイオン濃度の高い活性化領域５１８が形成される。この活性化領域５１８では空乏層の幅が小さくなるため、ｐ型ＧａＮ層５０６とＴｉ膜５１６の界面は、オーミック特性を示すようになる。これにより、欠陥５１７が半導体装置５００に含まれている場合には、欠陥５１７およびｐ型ＧａＮ層５０６とＴｉ膜５１６の界面を介して大きな電流が流れ、ゲートリーク電流の増大として観察されるという課題があることが分かった。
以下、上述の課題を解決し、ノーマリーオフ特性および高速スイッチング特性を実現しつつゲートリーク電流を抑制することができる半導体装置および半導体装置の製造方法について、以下の実施形態を例として説明する。なお、以下で説明する実施形態は、いずれも一具体例を示すものである。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置位置および接続形態、ステップ、ステップの順序などは、一例であり、本発明を限定する主旨ではない。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。
（第１の実施形態）
以下、第１の実施形態について、図面を参照しながら説明する。
図１は、本実施形態における半導体装置１００の構成を示す断面図である。同図に示すように、半導体装置１００は、例えばＳｉからなる基板１０１上に、例えば厚さ２μｍのＡｌＮおよびＡｌＧａＮの複数の積層構造からなるバッファ層１０２と、厚さ２μｍのアンドープ（ｉ型）ＧａＮ層１０３と、厚さ８０ｎｍ、Ａｌ組成比１５％のｉ型ＡｌＧａＮ層１０４とを備えている。ここで、アンドープ（ｉ型）とは、エピタキシャル成長時に不純物が意図的にドーピングされていないことを意味する。また、ｉ型ＡｌＧａＮ層１０４は、本発明における半導体層に相当する。
半導体装置１００は、ｉ型ＡｌＧａＮ層１０４の表面に、所定の形状に加工された深さ６０ｎｍのゲートリセス１０５を備えている。また、半導体装置１００は、ｉ型ＡｌＧａＮ層１０４およびゲートリセス１０５の表面には、所定の形状に加工された厚さ２００ｎｍのｐ型ＧａＮ層１０６を備えている。ｐ型ＧａＮ層１０６には、５×１０１９ｃｍ−３程度のＭｇがドーピングされている。ただし、大部分のＭｇはＨとＭｇ−Ｈ錯体を形成して中性化しており、アクセプタイオンとして機能するのはその約１％の５×１０１７ｃｍ−３程度である。なお、ｐ型ＧａＮ層１０６は、本発明におけるｐ型半導体層であり、ＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）という構成を満たすものであればよい。つまり、Ｇａの一部をＡｌおよびＩｎに置き換えた構成であってもよい。
このような構造とすることにより、ゲートリセス１０５の下部以外の領域においては、ｉ型ＧａＮ層１０３とｉ型ＡｌＧａＮ層１０４のヘテロ界面に２次元電子ガス１０７が発生する。一方、ゲートリセス１０５の下部の領域においては、通常、２次元電子ガス１０７は発生しない。これは、半導体装置１００がノーマリーオフ特性を有することを意味する。
半導体装置１００は、ｉ型ＡｌＧａＮ層１０４の表面およびｐ型ＧａＮ層１０６の表面に、ＳｉＮ膜１０８を備えている。ＳｉＮ膜１０８は、膜中に５０％程度のＳｉを含有している。これは、化学量論比（４３％）よりも多い量である。ＳｉＮ膜１０８には、ｉ型ＡｌＧａＮ層１０４に到達するソース開口１０９およびドレイン開口１１０が設けられており、これらの開口を覆うようにして、ソース電極１１１およびドレイン電極１１２が設けられている。
ソース電極１１１およびドレイン電極１１２は、Ｔｉ膜とＡｌ膜を順に積層した構造となっており、ｉ型ＧａＮ層１０３とｉ型ＡｌＧａＮ層１０４のヘテロ界面に形成される２次元電子ガス１０７と電気的なコンタクトを形成している。
半導体装置１００は、ＳｉＮ膜１０８、ソース電極１１１およびドレイン電極１１２の表面に、ＳｉＮ膜１１３を備えている。ＳｉＮ膜１０８と同様、ＳｉＮ膜１１３も、膜中に５０％程度のＳｉを含有している。ＳｉＮ膜１０８およびＳｉＮ膜１１３には、ｐ型ＧａＮ層１０６に到達するゲート開口１１４が設けられている。このゲート開口１１４を覆うようにしてゲート電極１１５が設けられている。
ゲート電極１１５は、ゲート開口１１４の中央部でｐ型ＧａＮ層１０６に接するように形成されたＴｉ膜１１６ａと、ゲート開口１１４の周辺部でｐ型ＧａＮ層１０６に接するように形成された窒素含有Ｔｉ膜１１６ｂと、Ｔｉ膜１１６ａおよび窒素含有Ｔｉ膜１１６ｂの表面に形成されたＴｉＮ膜１１７とで構成されている。Ｔｉ膜１１６ａおよび窒素含有Ｔｉ膜１１６ｂは、ｐ型ＧａＮ層１０６に含まれる水素を吸蔵する。窒素含有Ｔｉ膜１１６ｂのほうがＴｉ膜１１６ａよりも水素吸蔵能力が低い。また、水素を吸蔵されたｐ型ＧａＮ層１０６は、アクセプタイオン濃度が上昇し活性化する。なお、Ｔｉ膜１１６ａおよび窒素含有Ｔｉ膜１１６ｂは、それぞれ本発明における第１の金属（第１水素吸蔵合金電極）および第２の金属（第２水素吸蔵合金電極）に相当する。なお、第２水素吸蔵合金電極は、窒素含有Ｔｉ膜に限らず、例えばＴｉＮ膜としてもよい。また、第１の金属と第２の金属とは、ｐ型ＧａＮ層１０６の上面に接触したオーミック電極を構成している。
ここで、ゲートリセス１０５の末端の直上に窒素含有Ｔｉ膜１１６ｂが位置するように、ゲート開口１１４および窒素含有Ｔｉ膜１１６ｂの幅が調節されている。Ｔｉ膜１１６ａおよび窒素含有Ｔｉ膜１１６ｂの厚さは共に２０ｎｍ、ＴｉＮ膜１１７の厚さは４０ｎｍである。ゲート電極１１５に適当な電圧を印加すると、ゲートリセス１０５の下部の領域に２次元電子ガス１０７を発生させることができる。これは、半導体装置１００をオン状態にすることを意味する。
このような構造とすることにより、ノーマリーオフ特性および高速スイッチングを実現しつつ、ゲートリーク電流を低レベルで抑制できる半導体装置１００が実現される。ここで、その理由を説明する。
図２は、本実施形態における半導体装置１００の断面図であり、図１に示した半導体装置１００において、ゲートリセス１０５、ｐ型ＧａＮ層１０６およびゲート電極１１５の近傍を拡大して示したものである。上述の通り、ゲートリセス１０５の直上のｐ型ＧａＮ層１０６には、高い頻度で欠陥１１８が含まれている。ここで、欠陥１１８とは、ｐ型ＧａＮ層１０６の内部に形成された空洞または原子密度の著しく低い領域である。欠陥１１８は、多くの場合、ゲートリセス１０５の端面を基点、ｐ型ＧａＮ層１０６の表面を終点とするような形状をしており、半導体基板１０１の主面に対して垂直方向に成長している。欠陥１１８の発生の原因は明らかではないが、ゲートリセスの端面の近傍では、他の箇所と比較して、原子レベルでの平坦性が悪いことが原因である可能性がある。
ｐ型ＧａＮ層１０６とＴｉ膜１１６ａとの界面では、ｐ型ＧａＮ層１０６に含まれる水素がＴｉ膜１１６ａに吸蔵されるために、周囲よりアクセプタイオン濃度の高い第１活性化領域１１９ａが形成される。この第１活性化領域１１９ａでは空乏層の幅が極めて小さくなるため、ｐ型ＧａＮ層１０６とＴｉ膜１１６ａの界面は、実質的にオーミック特性を示す。また、窒素含有Ｔｉ膜１１６ｂとｐ型ＧａＮ層１０６とのコンタクト抵抗率は、Ｔｉ膜１１６ａとｐ型ＧａＮ層１０６とのコンタクト抵抗率よりも高い。
図３は、実施形態におけるｐ型ＧａＮ層とＴｉ膜の界面のＩ−Ｖ特性を示すグラフである。実質的なオーミック特性とは、図３の曲線１に示すように、Ｉ−Ｖ特性は非線形であるが双方向性を有することを意味する。一般的に、このような特性のコンタクトはコンタクト抵抗率が低く、半導体装置１００の高速スイッチングに有利である。
一方、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１１６ｂの界面では、窒素含有Ｔｉ膜１１６ｂの水素吸蔵能力がＴｉ膜１１６ａに比べて低いため、第１活性化領域１１９ａよりアクセプタイオン濃度の低い第２活性化領域１１９ｂが形成される。この第２活性化領域１１９ｂでは、空乏層の幅が第１活性化領域１１９ａに比べて大きくなるため、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１１６ｂとの界面の電気特性は、ｐ型ＧａＮ層１０６とＴｉ膜１１６ａの電気特性に比べて変化する。
ここで、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１１６ｂとの界面の電気特性の変化の仕方は２つに大別される。窒素含有Ｔｉ膜１１６ｂに含まれる窒素の濃度が低い場合には、図３の曲線２に示すように、実質的なオーミック特性を保ちながら、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１１６ｂとの界面のコンタクト抵抗率は上昇する。このとき、Ｔｉ膜１１６ａおよび窒素含有Ｔｉ膜１１６ｂは、ｐ型ＧａＮ層１０６に対してオーミック接合している。一方、窒素含有Ｔｉ膜１１６ｂに含まれる窒素の濃度が高い場合には、図３の曲線３に示すように、Ｉ−Ｖ特性の双方向性が消失し、窒素含有Ｔｉ膜１１６ｂはショットキー接合に移行する。つまり、Ｔｉ膜１１６ａは、ｐ型ＧａＮ層１０６に対してオーミック接合しており、窒素含有Ｔｉ膜１１６ｂは、ｐ型ＧａＮ層１０６に対してショットキー接合している。
本実施形態の場合、上述のように、ゲートリセス１０５の末端の直上に窒素含有Ｔｉ膜１１６ｂが位置するように、ゲート開口１１４および窒素含有Ｔｉ膜１１６ｂの幅が調節されている。したがって、ゲートリセス１０５の末端の直上に第２活性化領域１１９ｂが形成されている。また、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１１６ｂの界面ではｐ型ＧａＮ層１０６とＴｉ膜１１６ａの界面に比べて抵抗の高い接合（コンタクト抵抗率の高い実質的なオーミック接合もしくはショットキー接合）が形成されている。従って、仮に、欠陥１１８が半導体装置１００に含まれていたとしても、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１１６ｂとの界面における電圧降下により欠陥１１８に印加される電圧を低く抑えることができる。これにより、従来の技術と比較して、ゲートリーク電流を低く抑えることができる。
以下、図４〜図１４を参照しながら、本実施形態における半導体装置１００の製造方法を説明する。図４〜図１４は、本実施形態における半導体装置１００の製造方法を示す断面図である。
まず、図４に示すように、Ｓｉからなる基板１０１上に、有機金属気相成長法（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用いて、厚さが２μｍであってＡｌＮおよびＡｌＧａＮの積層からなるバッファ層１０２と、厚さが２μｍのｉ型ＧａＮ層１０３と、厚さが８０ｎｍであってＡｌ組成比１５％のｉ型ＡｌＧａＮ層１０４を順次エピタキシャル成長する。この結果、ｉ型ＡｌＧａＮ層１０４とｉ型ＧａＮ層１０３のヘテロ界面には、２次元電子ガス１０７が発生する。
次に、図５に示すように、リソグラフィーおよびドライエッチングを順に適用することにより、ｉ型ＡｌＧａＮ層１０４の表面から窪んだ形状を有するゲートリセス１０５を形成する。ゲートリセス１０５の深さは、６０ｎｍに設定する。なお、このゲートリセス１０５は、半導体装置１００のしきい値電圧を調整するために形成するものである。要求されるしきい値電圧に応じて、ゲートリセス１０５の深さを調整したり、ゲートリセス１０５の形成を省略してもよい。
次に、図６に示すように、ｉ型ＡｌＧａＮ層１０４およびゲートリセス１０５の表面に、厚さ２００ｎｍのｐ型ＧａＮ層１０６を、ＭＯＣＶＤ法によりエピタキシャル成長する。ｐ型ＧａＮ層１０６のＭｇ濃度は５×１０１９ｃｍ−３に設定する。なお、この状態では、ＭｇはＨとＭｇ−Ｈ錯体を形成して中性化している。この後、例えば、Ｎ２雰囲気下で１０００℃、３０分の熱処理を行う。この結果、約１％のＭｇが活性化し、ｐ型ＧａＮ層１０６の内部に５×１０１７ｃｍ−３程度の濃度のアクセプタイオンが発生する。この結果として、ゲートリセス１０５の近傍のエネルギーレベルが引き上げられ、２次元電子ガス１０７が消失する。
次に、図７に示すように、リソグラフィーおよびドライエッチングを順に適用することにより、ｐ型ＧａＮ層１０６を所定の形状、例えば、平面視したときにゲートリセス１０５を覆う形状に加工する。なお、ドライエッチングの際には、塩素ガスに酸素ガスを添加することにより、ｐ型ＧａＮ層１０６よりもｉ型ＡｌＧａＮ層１０４のエッチング速度を小さく設定することが望ましい。
次に、図８に示すように、ｉ型ＡｌＧａＮ層１０４およびｐ型ＧａＮ層１０６の表面に、厚さ１００ｎｍのＳｉＮ膜１０８を、プラズマＣＶＤ法により堆積する。原料ガスにはＳｉＨ４とＮＨ３を用いる。この２つのガスの流量比を調整することで、ＳｉＮ膜１０８の中に含まれるＳｉの量を調整することができる。本実施形態では、ＳｉＮ膜１０８の中のＳｉの比率を５０％に設定している。
次に、図９に示すように、リソグラフィーおよびエッチングを順に適用することにより、ＳｉＮ膜１０８の内部の所定の領域に、ｉ型ＡｌＧａＮ層１０４に到達するソース開口１０９およびドレイン開口１１０を形成する。なお、エッチングの際には、ＳｉＮ膜１０８に対してエッチング速度が高く、ｉ型ＡｌＧａＮ層１０４に対してエッチング速度が低い方法を用いることが好ましい。
次に、図１０に示すように、Ｔｉ膜およびＡｌ膜を順に堆積した後、リソグラフィー法およびドライエッチング法を順に適用することにより、ソース開口１０９およびドレイン開口１１０を覆うようにして、ソース電極１１１およびドレイン電極１１２を形成する。ソース電極１１１はソース開口１０９を覆い、ドレイン電極１１２はドレイン開口１１０を覆う。
この後、Ｎ２雰囲気下で６００℃の熱処理を行うことにより、ソース電極１１１およびドレイン電極１１２を、ｉ型ＡｌＧａＮ層１０４とｉ型ＧａＮ層１０３のヘテロ界面に形成される２次元電子ガス１０７とオーミック接合させる。
次に、図１１に示すように、ＳｉＮ膜１０８、ソース電極１１１およびドレイン電極１１２の表面に、厚さ１００ｎｍのＳｉＮ膜１１３を、プラズマＣＶＤ法により堆積する。本実施形態では、ＳｉＮ膜１０８の場合と同様、ＳｉＮ膜１１３中のＳｉの比率を５０％に設定している。
次に、図１２に示すように、リソグラフィーおよびエッチングを順に実施することにより、ゲートリセス１０５を含みゲートリセス１０５よりも広い領域の上方に、ＳｉＮ膜１０８およびＳｉＮ膜１１３を貫通してｐ型ＧａＮ層１０６に到達するゲート開口１１４（図１参照）を形成する。
ここで、エッチングは、以下のように２段階で実施する。まず、ＣＦ４ガスを用いたドライエッチングによりＳｉＮ膜１１３の表面から１４０ｎｍ程度のエッチングを行い、続いて、ＨＦ水溶液を用いたウェットエッチングにより残りの６０ｎｍ程度のエッチングを行う。
次に、図１３に示すように、スパッタ法により、ゲート開口１１４に露出したｐ型ＧａＮ層１０６およびＳｉＮ膜１１３の表面に、厚さ２０ｎｍのＴｉ膜１１６および厚さ４０ｎｍのＴｉＮ膜１１７を順に堆積する。つまり、Ｔｉ膜１１６の表面には、ＴｉＮ膜１１７が形成されている構成となる。このとき、ゲート開口１１４の壁面となるＳｉＮ膜１０８およびＳｉＮ膜１１３の端面に堆積したＴｉ膜１１６（後の工程における窒素含有Ｔｉ膜１１６ｂ）は、ゲートリセス１０５の末端の直上に位置することとなる。その後、リソグラフィー法およびドライエッチング法を順に適用することにより、ｐ型ＧａＮ層１０６の上方以外の領域に形成されたＴｉ膜１１６およびＴｉＮ膜１１７を除去する。これにより、ゲート開口１１４を覆うようにしてゲート電極１１５を形成する。なお、ＴｉＮ膜１１７は、本発明における金属層に相当する。
最後に、Ｔｉ膜１１６の外周部を選択的に変質させるために、ＮＨ３雰囲気下で７００℃の熱処理を５分間行うことにより、Ｔｉ膜１１６の側壁から窒素を添加する。この結果、Ｔｉ膜１１６には、窒素を含有しないＴｉ膜１１６ａと、窒素を含有する窒素含有Ｔｉ膜１１６ｂの２つの部分が形成される。窒素を含有しないＴｉ膜１１６ａの外周部として、窒素を含有する窒素含有Ｔｉ膜１１６ｂが形成される。よって、ゲート電極１１５は、Ｔｉ膜１１６ａと、窒素含有Ｔｉ膜１１６ｂと、ＴｉＮ膜１１７とにより構成される。また、窒素含有Ｔｉ膜１１６ｂは、Ｔｉ膜１１６ａの外周を囲んでいる構成となる。以上の工程を経て、図１４に示した半導体装置１００が完成する。
ここで、Ｔｉ膜１１６ａと窒素含有Ｔｉ膜１１６ｂがＮ２雰囲気の下での熱処理により形成されていることから明らかなように、これらの部分は必ずしも明確な境界を有している訳ではない。多くの場合、窒素含有Ｔｉ膜１１６ｂの端面から、Ｔｉ膜１１６ａの内部にかけて、水素または窒素の濃度が連続的に減少しており、明確な境界を見出すことは困難である。ただし、本発明においては、窒素含有Ｔｉ膜１１６ｂの窒素の濃度が２０％以上であることが好ましいため、窒素の濃度が２０％となる点をＴｉ膜１１６ａと窒素含有Ｔｉ膜１１６ｂの境界とみなす。また、Ｎ２雰囲気の下での熱処理によりＴｉ膜１１６ａと窒素含有Ｔｉ膜１１６ｂの２つの部分が発生することは、例えば、半導体装置１００をへき開し、ＨＦ等の薬液に浸漬した後に、断面をＳＥＭ等で観察することにより容易に確認することができる。
以降、必要に応じて、半導体装置１００にパッシベーション膜、多層配線、ボンディングパッドを形成してもよい。
以上、本発明にかかる半導体装置１００および半導体装置１００の製造方法によれば、ゲートリセス１０５の末端の直上に抵抗の高い接合（コンタクト抵抗率の高い実質的なオーミック接合もしくはショットキー接合）が形成されている。従って、欠陥１１８が半導体装置１００に含まれていたとしても、ｐ型ＧａＮ層１０６とＴｉ膜１１６ａとの界面における電圧降下により欠陥１１８に印加される電圧を低く抑えることができる。よって、ゲートリーク電流を低く抑えることができる。
（第２の実施形態）
次に、第２の実施形態について、図面を参照しながら説明する。図１５は、本実施形態における半導体装置２００の構成を示す断面図である。図１５において、図１に示したものと同一の構成要素については、同一の符号を付与することにより説明を省略する。
本実施形態にかかる半導体装置２００が第１の実施形態にかかる半導体装置１００と異なっている点は、ゲート電極の構成である。すなわち、第１の実施形態においては、ゲート電極１１５は、ゲート開口１１４を介して、ｐ型ＧａＮ層１０６の、ゲートリセス１０５が形成された側と反対側の面の一部の領域と接している。一方、本実施形態においては、ゲート電極１２０は、ｐ型ＧａＮ層１０６の、ゲートリセス１０５が形成された側と反対側の面の全部の領域と接している。また、ｐ型ＧａＮ層１０６とゲート電極１２０は、同一の形状に加工されている。
ゲート電極１２０は、ｐ型ＧａＮ層１０６の中央部に接するように形成されたＴｉ膜１２１ａと、ｐ型ＧａＮ層１０６の周辺部に接するように、かつ、Ｔｉ膜１２１ａを取り囲むように形成された窒素含有Ｔｉ膜１２１ｂと、Ｔｉ膜１２１ａおよび窒素含有Ｔｉ膜１２１ｂの表面に形成されたＴｉＮ膜１２２とで構成されている。ここで、ゲートリセス１０５の末端の直上に窒素含有Ｔｉ膜１２１ｂが位置するように窒素含有Ｔｉ膜１２１ｂの幅が調節されている。Ｔｉ膜１２１ａおよび窒素含有Ｔｉ膜１２１ｂの厚さは共に２０ｎｍ、ＴｉＮ膜１２２の厚さは４０ｎｍである。
ｉ型ＡｌＧａＮ層１０４、ｐ型ＧａＮ層１０６およびゲート電極１２０の表面には、ＳｉＮ膜１０８を備えている。ＳｉＮ膜１０８には、ｉ型ＡｌＧａＮ層１０４に到達するソース開口１０９およびドレイン開口１１０が設けられており、これらの開口を覆うようにして、ソース電極１１１およびドレイン電極１１２が設けられている。
このような構造とすることにより、ノーマリーオフ特性および高速スイッチングを実現しつつ、ゲートリーク電流を低レベルで抑制できる半導体装置が実現される。ここで、その理由を説明する。
図１６は、図１５に示した半導体装置において、ゲートリセス１０５、ｐ型ＧａＮ層１０６およびゲート電極１２０の近傍を拡大して示したものである。上述の通り、ゲートリセス１０５の直上のｐ型ＧａＮ層１０６には、高い頻度で欠陥１１８が含まれている。
ｐ型ＧａＮ層１０６とＴｉ膜１２１ａの界面では、ｐ型ＧａＮ層１０６に含まれる水素がＴｉ膜１２１ａに吸蔵されるために、周囲よりアクセプタイオン濃度の高い第１活性化領域１２３ａが形成される。この活性化領域１２３ａでは空乏層の幅が小さくなるため、ｐ型ＧａＮ層１０６とＴｉ膜１２１ａの界面は、実質的にオーミック特性を示す。
一方、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１２１ｂの界面では、窒素含有Ｔｉ膜１２１ｂの水素吸蔵能力がＴｉ膜１２１ａに比べて低いため、第１活性化領域１２３ａよりアクセプタイオン濃度の低い第２活性化領域１２３ｂが形成される。この第２活性化領域１２３ｂでは空乏層の幅が第１活性化領域１２３ａに比べて大きくなるため、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１２１ｂの界面ではｐ型ＧａＮ層１０６とＴｉ膜１２１ａの界面に比べて抵抗の高い接合が形成されている。
本実施形態の場合、上述のように、ゲートリセス１０５の末端の直上に窒素含有Ｔｉ膜１２１ｂが位置するように、窒素含有Ｔｉ膜１２１ｂの幅が調節されている。従って、仮に、欠陥１１８が半導体装置に含まれていたとしても、ｐ型ＧａＮ層１０６と窒素含有Ｔｉ膜１２１ｂの界面における電圧降下により欠陥１１８に印加される電圧を低く抑えることができるため、従来の技術と比較して、ゲートリーク電流を低く抑えることができる。
以下、図１７〜２３を参照しながら、本実施形態における半導体装置２００の製造方法を説明する。
まず、第１の実施形態と同様に、図４〜図６で示した工程を経ることにより、図１７に示した構成を得る。
次に、図１８に示すように、ｐ型ＧａＮ層１０６の表面に、厚さ２０ｎｍのＴｉ膜１２１、厚さ４０ｎｍのＴｉＮ膜１２２および厚さ６０ｎｍのＳｉＯ２膜１２３を順に堆積する。
次に、図１９に示すように、リソグラフィーおよびドライエッチングを順に適用することにより、ＳｉＯ２膜１２３を所定の形状、例えば、平面視したときにゲートリセス１０５を覆う形状に加工する。
次に、図２０に示すように、ＳｉＯ２膜１２３をマスクとしてドライエッチングを適用することにより、ｐ型ＧａＮ層１０６、Ｔｉ膜１２１およびＴｉＮ膜１２２を所定の形状に加工する。これにより、平面視したときにｐ型ＧａＮ層１０６と同一の形状に加工されたＴｉ膜１２１およびＴｉＮ膜１２２が得られる。Ｔｉ膜１２１およびＴｉＮ膜１２２は、ゲート電極１２０を構成している。
次に、図２１に示すように、Ｎ２雰囲気の下で６００℃の熱処理を３分間実施することにより、Ｔｉ膜１２１の側壁から窒素を添加する。この結果、Ｔｉ膜１２１には、窒素を含有しないＴｉ膜１２１ａと、窒素を含有する窒素含有Ｔｉ膜１２１ｂとの２つの部分が形成される。ここで、第１の実施形態の場合と同様に、Ｔｉ膜１２１ａと窒素含有Ｔｉ膜１２１ｂとは必ずしも明確な境界を有している訳ではない。
なお、第２の実施形態にかかる半導体装置２００の製造方法では、第１の実施形態にかかる半導体装置１００の製造方法に比べてＴｉ膜の側壁から窒素を添加するための熱処理のサーマルバジェットを一般的に小さくできる。これは、第１の実施形態に比べて本実施形態にかかる半導体装置２００の製造方法では、必要とされる窒素含有Ｔｉ膜の幅が一般的に小さくなるためである。
次に、図２２に示すように、ＨＦを用いたウェットエッチングを適用することにより、ＳｉＯ２膜１２３を除去する。なお、窒素含有Ｔｉ膜１２１ｂは、窒素の添加の影響でＨＦに対するエッチングレートが大幅に低下しているため、ウェットエッチングの後も残存する。もし、図２１に示した工程で窒素の添加が行われないと、図２２に示した工程でＴｉ膜１２１が側壁に露出することになり、ＨＦを用いたウェットエッチングによりＴｉ膜１２１が全て溶解してしまうため、意図した通りに半導体装置２００を製造することができなくなる。
次に、図２３に示すように、ｉ型ＡｌＧａＮ層１０４の表面、ｐ型ＧａＮ層１０６およびゲート電極１２０の表面に、厚さ１００ｎｍのＳｉＮ膜１０８を、プラズマＣＶＤ法により堆積する。
次に、図２４に示すように、リソグラフィーおよびエッチングを順に適用することにより、ＳｉＮ膜１０８の内部の所定の領域に、ｉ型ＡｌＧａＮ層１０４に到達するソース開口１０９およびドレイン開口１１０を形成する。
次に、Ｔｉ膜およびＡｌ膜を順に堆積した後、リソグラフィー法およびドライエッチング法を順に適用することにより、ソース開口１０９およびドレイン開口１１０を覆うようにして、ソース電極１１１およびドレイン電極１１２を形成する。この後、Ｎ２雰囲気下で６００℃の熱処理を行うことにより、ソース電極１１１およびドレイン電極１１２を、ｉ型ＡｌＧａＮ層１０４とｉ型ＧａＮ層１０３のヘテロ界面に形成される２次元電子ガス１０７とオーミック接合させると、図２５に示した半導体装置２００が完成する。
以降、必要に応じて、パッシベーション膜、多層配線、ボンディングパッドを形成することもできる。
（第３の実施形態）
次に、第３の実施形態について、図面を参照しながら説明する。図２６および図２７は、本実施形態における半導体装置３００の構成を示す断面図である。図１５において、図１に示したものと同一の構成要素については、同一の符号を付与することにより説明を省略する。
本実施形態にかかる半導体装置３００が第１の実施形態にかかる半導体装置１００と異なっている点は、ｉ型ＡｌＧａＮ層１０４の表面にゲートリセス１０５を備えていない点である。
第２の実施形態にかかる半導体装置２００においては、ｐ型ＧａＮ層１０６の表面にＴｉ膜１２１が形成された後に、これらが同一の形状に加工される結果、ｐ型ＧａＮ層１０６の端面とＴｉ膜１２１の端面が接する構造となっている。このような場合、ゲートリセス１０５の形成を省略し、欠陥１１８が発生しない状況であったとしても、図２１に示したＮ２雰囲気の下で６００℃の熱処理を３分間実施する工程を行うことにより、Ｔｉ膜１２１の側壁から窒素を添加し、窒素含有Ｔｉ膜１２１ｂを形成するのが好ましい。
このような構造を有する半導体装置の例として、半導体装置３００を図２６および図２７に示す。図２６および図２７に示す半導体装置３００では、ゲートリセスが形成されていないため、ｉ型ＧａＮ層１０３とｉ型ＡｌＧａＮ層１０４のヘテロ界面に２次元電子ガス１０７が発生する。すなわち、ゲート電極１２０が形成される領域においても、２次元電子ガス１０７が発生する。
このような構造とすることにより、ゲートリーク電流を低レベルで抑制することができる。これは、欠陥１１８と同様に、ｐ型ＧａＮ層１０６の端面もゲートリークの経路となるためである。つまり、ｐ型ＧａＮ層１０６の端面に接して窒素含有Ｔｉ膜１２１ｂを形成することにより、ｐ型ＧａＮ層１０６の端面を介したゲートリークを抑制することが可能となる。
（その他の実施形態）
以上、本発明の一態様について上述の実施形態の例を説明したが、本発明はこれらの実施形態に限定されるものではない。
例えば、上述した実施形態では、ｐ型ＧａＮ層１０６の材料としてＭｇがドーピングされたＧａＮを用いているが、ｐ型不純物を含むＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）を代わりに用いることができる。
また、上述した実施形態では、ｐ型ＧａＮ層の表面にＴｉ膜が形成されている。このＴｉ膜の役割は、ｐ型ＧａＮ層に含まれる水素を吸蔵し、周囲よりアクセプタイオン濃度の高い活性化領域を形成することである。すなわち、この機能を有する膜であれば、代わりに使用することができる。そのような膜としては、例えば、Ｐｄ膜やＮｉ膜のような水素吸蔵合金などを挙げることができる。
また、上述した実施形態では、Ｔｉ膜に対して側壁から窒素を添加することにより、窒素含有Ｔｉ膜を形成する工程を有しているが、この工程の目的は、水素吸蔵能力の低い部分を意図的に形成することにある。すなわち、水素吸蔵合金の水素吸蔵能力を低くする工程を代わりに用いることができる。そのような工程としては、例えば、Ｈ２雰囲気の下での熱処理を挙げることができる。この場合、水素吸蔵合金としてＴｉ膜を用いると水素含有Ｔｉ膜が、Ｐｄ膜を用いると水素含有Ｐｄ膜が、Ｎｉ膜を用いると水素含有Ｎｉ膜が形成される。
上述した実施形態では、第１水素吸蔵合金電極の材料としてＴｉ、第２水素吸蔵合金電極の材料として窒素含有Ｔｉを用いているが、例えば、第１水素吸蔵合金電極は、Ｔｉで形成され、第２水素吸蔵合金電極は、窒素含有ＴｉまたはＴｉＮのいずれかからなる構成であってもよい。また、第１水素吸蔵合金電極は、Ｔｉ、ＰｄまたはＮｉでからなり、第２水素吸蔵合金電極は、水素含有Ｔｉ、水素含有Ｐｄまたは水素含有Ｎｉからなる構成であってもよい。
なお、上述した実施形態のように、Ｔｉ膜を堆積した後、その側壁に窒素を添加して、窒素含有Ｔｉ膜を形成する形態においては、製造された半導体装置が過酷な環境（高温または多湿など）の下でも長期に渡って高い耐性を示すという特徴がある。これは、窒素含有ＴｉＮ膜が、化学的に不活性である上に、緻密で他の物質を通しにくく、その内側に位置するＴｉ膜の変質が起こりにくくなるためである。この目的に対しては、窒素含有ＴｉＮ膜の窒素濃度を高めて窒化チタンを形成することが推奨される。例えば、窒素濃度を３３％に設定するとＴｉ２Ｎが、５０％に設定するとＴｉＮが得られる。
なお、上述した実施形態では、Ｔｉ膜の周囲を、Ｔｉよりも化学的に不活性な膜（窒素含有Ｔｉ膜やＴｉＮ膜など）なで囲むことが好ましいとしている。ここで、化学的な活性の指標としては、標準生成ギブスエネルギーなる量を使用することができる。これは、それぞれの物質に固有の量であり、以下のようにして求められる。
（１）対象の物質１ｍｏｌを、その構成元素の単体から合成する反応を考える。
（２）反応の始点と終点は、共に標準状態であると仮定する。
（３）下記の式により標準ギブスエネルギーを求める。
（標準生成ギブスエネルギー）＝
（生成物質の持つギブスエネルギー）−（構成元素の単体の持つギブスエネルギー）
一般的に、上記のようにして求めた標準ギブスエネルギーの値が低いほど物質が安定である。例えば、Ｔｉの標準生成ギブスエネルギーは０ｋＪ／ｍｏｌ、ＴｉＮの標準生成ギブスエネルギーは−３０９ｋＪ／ｍｏｌであり、Ｔｉの標準生成ギブスエネルギーに比べてＴｉＮの標準生成ギブスエネルギーの方が低い。従って、Ｔｉに比べてＴｉＮの方が安定、すなわち、化学的な活性が低いと言える。
また、上述した実施形態では、Ｔｉ膜および窒素含有Ｔｉ膜の表面に、金属層であるＴｉＮ膜が形成されている。このＴｉＮ膜の役割は、半導体装置を製造する際の工程や、半導体を使用する環境などから、Ｔｉ膜を保護することである。すなわち、この機能を有する膜であれば、代わりに使用することができる。そのような膜としては、例えば、ＴｉＳｉＮ膜のようなＴｉ化合物膜、Ｗ膜、ＷＳｉＮ膜のようなＷ化合物膜などを挙げることができる。
その他、本発明の趣旨を逸脱しない範囲で、様々な形態での実施が可能である。
本発明の半導体装置は、インバータおよび電源回路等に用いられるパワースイッチング素子として有用である。また、本発明の半導体装置の製造方法によれば、上述した半導体装置を製造することができる。
１００、２００、３００、５００ 半導体装置
１０１、５０１ 基板
１０２、５０２ バッファ層
１０３、５０３ ｉ型ＧａＮ層
１０４、５０４ ｉ型ＡｌＧａＮ層（半導体層）
１０５、５０５ ゲートリセス（段差）
１０６、５０６ ｐ型ＧａＮ層（ｐ型半導体層）
１０７、５０７ ２次元電子ガス
１０８、１１３、５０８、５１３ ＳｉＮ膜
１０９、５０９ ソース開口
１１０、５１０ ドレイン開口
１１１、５１１ ソース電極
１１２、５１２ ドレイン電極
１１４、５１４ ゲート開口
１１５、１２０、５１５ ゲート電極
１１６、１２１、５１６ Ｔｉ膜（水素吸蔵合金電極）
１１６ａ、１２１ａ Ｔｉ膜（第１水素吸蔵合金電極）
１１６ｂ、１２１ｂ 窒素含有Ｔｉ膜（第２水素吸蔵合金電極）
１１７、１２２ ＴｉＮ膜（金属層）
１１８、５１７ 欠陥
１１９ａ、１２３ａ 第１活性化領域
１１９ｂ、１２３ｂ 第２活性化領域
５１８ 活性化領域

Claims (13)

  1. 基板と、
    前記基板上に形成された、ｐ型不純物を含むＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（０≦ｘ＜１、０≦ｙ＜１）からなるｐ型半導体層と、
    前記ｐ型半導体層の上面に接触したオーミック電極と、を有し、
    前記オーミック電極は、
    化学的活性度が高い第１の金属と、
    前記第１の金属よりも化学的活性度が低い第２の金属と、を含み、
    平面視で前記第２の金属は前記第１の金属の外周を連続して囲んでいる
    半導体装置。
  2. 前記第１の金属の標準生成ギブスエネルギー値は、前記第２の金属の標準生成ギブスエネルギー値より大きい
    請求項１に記載の半導体装置。
  3. 前記第１の金属の水素吸蔵能力は、前記第２の金属の水素吸蔵能力より高い
    請求項１に記載の半導体装置。
  4. 前記ｐ型半導体層は、
    前記第１の金属に接する第１活性化領域と、
    前記第２の金属に接する第２活性化領域と、を有し、
    前記第１活性化領域のアクセプタイオン濃度は、前記第２活性化領域のアクセプタイオン濃度よりも高い
    請求項１に記載の半導体装置。
  5. 前記基板上に、表面に段差を有する第１の半導体層が形成され、
    前記ｐ型半導体層は、前記段差上に形成され、
    前記第２活性化領域は、前記段差の末端の直上に形成されている
    請求項４に記載の半導体装置。
  6. 前記第１の金属と前記ｐ型半導体層とのコンタクト抵抗率は、前記第２の金属と前記ｐ型半導体層とのコンタクト抵抗率よりも低い
    請求項１に記載の半導体装置。
  7. 前記第２の金属は、前記ｐ型半導体層に対してショットキー接合している
    請求項１に記載の半導体装置。
  8. 前記ｐ型半導体層と前記オーミック電極は、平面視で同一の形状に加工されている
    請求項１〜７のいずれか１項に記載の半導体装置。
  9. 前記第１の金属は、Ｔｉからなり、
    前記第２の金属は、ＴｉＮからなる
    請求項１〜７のいずれか１項に記載の半導体装置。
  10. 前記第１の金属は、Ｔｉ、ＰｄまたはＮｉからなり、
    前記第２の金属は、水素含有Ｔｉ、水素含有Ｐｄまたは水素含有Ｎｉからなる
    請求項１〜７のいずれか１項に記載の半導体装置。
  11. 前記第２の金属に含まれる水素または窒素の濃度は、前記第２の金属の端面から内部にかけて連続的に減少している
    請求項９または１０に記載の半導体装置。
  12. 前記第１の金属の上面に、第３の金属が形成され、
    前記第１の金属の上面及び側面は、露出部が無いように前記第２の金属または前記第３の金属によって覆われている
    請求項１〜７のいずれか１項に記載の半導体装置。
  13. 前記第３の金属は、Ｔｉ化合物、ＷまたはＷ化合物のいずれかからなる
    請求項１２に記載の半導体装置。
JP2017541427A 2015-09-25 2016-09-20 半導体装置 Active JP6631853B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015188307 2015-09-25
JP2015188307 2015-09-25
PCT/JP2016/004291 WO2017051530A1 (ja) 2015-09-25 2016-09-20 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017051530A1 true JPWO2017051530A1 (ja) 2018-07-12
JP6631853B2 JP6631853B2 (ja) 2020-01-15

Family

ID=58385896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017541427A Active JP6631853B2 (ja) 2015-09-25 2016-09-20 半導体装置

Country Status (3)

Country Link
US (1) US10607840B2 (ja)
JP (1) JP6631853B2 (ja)
WO (1) WO2017051530A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11114543B2 (en) * 2017-01-24 2021-09-07 Taiwan Semiconductor Manufacturing Co., Ltd. Group III-V device structure
JP7279587B2 (ja) * 2018-09-25 2023-05-23 豊田合成株式会社 半導体装置の製造方法
JP7175727B2 (ja) * 2018-11-30 2022-11-21 ローム株式会社 窒化物半導体装置
TWI680503B (zh) * 2018-12-26 2019-12-21 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構的製造方法
EP3686935A1 (en) * 2019-01-23 2020-07-29 IMEC vzw Enhancement-mode high electron mobility transistor
US11069679B2 (en) 2019-04-26 2021-07-20 International Business Machines Corporation Reducing gate resistance in stacked vertical transport field effect transistors
CN114981935A (zh) * 2020-01-24 2022-08-30 罗姆股份有限公司 氮化物半导体装置的制造方法及氮化物半导体装置
WO2021212268A1 (zh) * 2020-04-20 2021-10-28 华为技术有限公司 一种氮化镓器件及其驱动电路
KR20210131793A (ko) 2020-04-24 2021-11-03 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
EP4298673A1 (en) * 2021-03-17 2024-01-03 Huawei Technologies Co., Ltd. A field effect transistor device

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035403A1 (en) * 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
JP2008098434A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 窒化物半導体トランジスタ及びその製造方法
JP2012064900A (ja) * 2010-09-17 2012-03-29 Panasonic Corp 半導体装置
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2014146744A (ja) * 2013-01-30 2014-08-14 Renesas Electronics Corp 半導体装置
JP2014175341A (ja) * 2013-03-06 2014-09-22 Transphorm Japan Inc 半導体装置とその製造方法
JP2015502050A (ja) * 2011-11-22 2015-01-19 日本テキサス・インスツルメンツ株式会社 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ
US20150021667A1 (en) * 2013-02-22 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same
JP2015056413A (ja) * 2013-09-10 2015-03-23 パナソニック株式会社 窒化物半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200395A (ja) 2008-02-25 2009-09-03 Sanken Electric Co Ltd Ｈｆｅｔおよびその製造方法
US8093584B2 (en) * 2008-12-23 2012-01-10 Intel Corporation Self-aligned replacement metal gate process for QWFET devices
US8817524B2 (en) * 2011-07-29 2014-08-26 Intermolecular, Inc. Resistive random access memory cells having metal alloy current limiting layers
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association ＧａＮ系半導体装置
JP5949516B2 (ja) * 2012-12-14 2016-07-06 豊田合成株式会社 半導体装置の製造方法
US9070705B2 (en) * 2013-03-15 2015-06-30 Semiconductor Components Industries, Llc HEMT semiconductor device and a process of forming the same

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008035403A1 (en) * 2006-09-20 2008-03-27 Fujitsu Limited Field-effect transistor
JP2008098434A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 窒化物半導体トランジスタ及びその製造方法
JP2012523700A (ja) * 2009-04-08 2012-10-04 エフィシエント パワー コンヴァーション コーポレーション 逆拡散抑制構造
JP2012064900A (ja) * 2010-09-17 2012-03-29 Panasonic Corp 半導体装置
JP2015502050A (ja) * 2011-11-22 2015-01-19 日本テキサス・インスツルメンツ株式会社 逆分極キャップを備えたエンハンスメントモードｉｉｉ族‐ｎ高電子移動度トランジスタ
JP2014146744A (ja) * 2013-01-30 2014-08-14 Renesas Electronics Corp 半導体装置
US20150021667A1 (en) * 2013-02-22 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same
JP2014175341A (ja) * 2013-03-06 2014-09-22 Transphorm Japan Inc 半導体装置とその製造方法
JP2015056413A (ja) * 2013-09-10 2015-03-23 パナソニック株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
US20180218910A1 (en) 2018-08-02
WO2017051530A1 (ja) 2017-03-30
US10607840B2 (en) 2020-03-31
JP6631853B2 (ja) 2020-01-15

Similar Documents

Publication Publication Date Title
WO2017051530A1 (ja) 半導体装置
US8207574B2 (en) Semiconductor device and method for manufacturing the same
TWI525827B (zh) 半導體結構及其形成方法、化合物半導體結構
JP5401758B2 (ja) 半導体装置及びその製造方法
TWI478337B (zh) 高電子遷移率電晶體及其製造方法
JP5302553B2 (ja) 半導体装置とその製造方法
JP2013235873A (ja) 半導体装置およびその製造方法
US8759878B2 (en) Nitride semiconductor device and method for manufacturing same
JP5332113B2 (ja) 半導体装置及びその製造方法
JP2011044647A (ja) Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
JP5506036B2 (ja) 半導体トランジスタ
US20230275403A1 (en) Nitride-based semiconductor light-emitting element and manufacturing method thereof, and manufacturing method of nitride-based semiconductor crystal
JP2009212472A (ja) 窒化物半導体素子
JP2014045174A (ja) 窒化物半導体装置
JP2013168433A (ja) 窒化物半導体装置および窒化物半導体装置の製造方法
JP2011204804A (ja) 化合物半導体装置及びその製造方法
JP5217151B2 (ja) 電界効果トランジスタ及びその製造方法
JP5993632B2 (ja) ＧａＮ系半導体装置
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
JP6594272B2 (ja) 半導体装置及びその製造方法
JPWO2019009111A1 (ja) 半導体装置およびその製造方法
JP6016440B2 (ja) 窒化物半導体装置およびその製造方法
WO2016059889A1 (ja) 窒化物半導体装置
JP5983090B2 (ja) Ｉｉｉ 族窒化物系化合物半導体装置およびその製造方法
KR102113253B1 (ko) 질화물계 반도체 소자

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191127

R151 Written notification of patent or utility model registration

Ref document number: 6631853

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151