JP3023481B2 - 半導体膜に対する不純物の注入方法 - Google Patents
半導体膜に対する不純物の注入方法Info
- Publication number
- JP3023481B2 JP3023481B2 JP1313721A JP31372189A JP3023481B2 JP 3023481 B2 JP3023481 B2 JP 3023481B2 JP 1313721 A JP1313721 A JP 1313721A JP 31372189 A JP31372189 A JP 31372189A JP 3023481 B2 JP3023481 B2 JP 3023481B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- boron
- impurity
- semiconductor film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体素子の構成要素である半導体膜に対
する不純物の注入方法に関する。
する不純物の注入方法に関する。
従来から半導体膜に対して所望の電気的特性を付与す
る為に不純物の注入が行なわれてきた。不純物の注入方
法としてはイオンインプランテーションや不純物拡散が
行なわれている。
る為に不純物の注入が行なわれてきた。不純物の注入方
法としてはイオンインプランテーションや不純物拡散が
行なわれている。
しかしながら従来のイオンインプランテーションによ
る不純物注入においては、注入される不純物原子はその
注入後の分布が、イオンの加速エネルギーで決まる正規
分布を示す為、不純物原子が半導体薄膜を突抜け下部に
ある他の素子要素を汚染するという問題点があった。又
従来の拡散技術による不純物の導入は半導体膜の表面に
存在する酸化被膜を介して行なわれていた為、不純物濃
度と及び拡散深度を制御する事が困難であるという問題
点があった。
る不純物注入においては、注入される不純物原子はその
注入後の分布が、イオンの加速エネルギーで決まる正規
分布を示す為、不純物原子が半導体薄膜を突抜け下部に
ある他の素子要素を汚染するという問題点があった。又
従来の拡散技術による不純物の導入は半導体膜の表面に
存在する酸化被膜を介して行なわれていた為、不純物濃
度と及び拡散深度を制御する事が困難であるという問題
点があった。
本発明は上述した従来の注入方法の問題点に鑑み、半
導体膜に対して選択的に不純物を導入し且つ不純物濃度
分布を容易に制御する事のできる注入方法を提供する事
を目的とする。
導体膜に対して選択的に不純物を導入し且つ不純物濃度
分布を容易に制御する事のできる注入方法を提供する事
を目的とする。
上記目的を達成する為に、本発明にかかる半導体膜に
対する不純物の注入方法は、基本的に第１図に示す工程
から構成されている。第１図（Ａ）に示す工程において
は、基板１の表面に半導体膜２を形成する。半導体膜２
は例えばシリコンの単結晶半導体膜、多結晶半導体膜、
非晶質半導体膜等が選ばれる。図示する様に、半導体膜
２の表面は不可避的に酸化膜からなる不活性被覆３によ
って覆われている。
対する不純物の注入方法は、基本的に第１図に示す工程
から構成されている。第１図（Ａ）に示す工程において
は、基板１の表面に半導体膜２を形成する。半導体膜２
は例えばシリコンの単結晶半導体膜、多結晶半導体膜、
非晶質半導体膜等が選ばれる。図示する様に、半導体膜
２の表面は不可避的に酸化膜からなる不活性被覆３によ
って覆われている。
続いて第１図（Ｂ）に示す工程において、真空チャン
バ内で半導体膜２の表面に存在する不活性被覆３が除去
され、半導体膜２の活性面が露出される。この工程は例
えば基板１を加熱し真空状態に放置する事により行なわ
れる。合わせて還元性の気体例えば水素ガスを導入して
もよい。
バ内で半導体膜２の表面に存在する不活性被覆３が除去
され、半導体膜２の活性面が露出される。この工程は例
えば基板１を加熱し真空状態に放置する事により行なわ
れる。合わせて還元性の気体例えば水素ガスを導入して
もよい。
ひきつづき同じ真空チャンバ内で、第１図（Ｃ）に示
す工程が処理される。即ち、半導体膜２の活性面４に対
して不純物膜５を吸着形成する。この吸着処理は例えば
不純物成分ボロンを有する気体ジボランを基板加熱状態
で活性面に供給し且つ吸着させて行なわれる。不純物膜
５は不純物としてのボロン及びボロン化合物に富む膜で
ある。
す工程が処理される。即ち、半導体膜２の活性面４に対
して不純物膜５を吸着形成する。この吸着処理は例えば
不純物成分ボロンを有する気体ジボランを基板加熱状態
で活性面に供給し且つ吸着させて行なわれる。不純物膜
５は不純物としてのボロン及びボロン化合物に富む膜で
ある。
最後に第１図（Ｄ）に示す工程において、基板１が加
熱され不純物膜５に含まれる不純物ボロンは半導体膜２
の中に一様に拡散される。即ち第１図（Ｃ）に示す工程
により形成された不純物膜５の吸着層を不純物拡散源と
した固相拡散が行なわれる。同時に拡散された不純物の
活性化も行なわれる。
熱され不純物膜５に含まれる不純物ボロンは半導体膜２
の中に一様に拡散される。即ち第１図（Ｃ）に示す工程
により形成された不純物膜５の吸着層を不純物拡散源と
した固相拡散が行なわれる。同時に拡散された不純物の
活性化も行なわれる。
第２図は第１図に示す不純物注入方法を実施する為の
装置を示す。図示する様に、半導体膜の形成された基板
１は石英製の真空チャンバ12の内部中央付近に設置され
る。基板１の温度は赤外線ランプ加熱方式あるいは抵抗
加熱方式を用いた加熱系13により所定の温度に保たれ
る。チャンバ12の内部はターボ分子ポンプを主排気ポン
プとする複数のポンプから構成される高真空排気系14を
用いて高真空に排気できる。チャンバ12の内部の真空度
は圧力計15を用いて常時モニタされている。基板１の搬
送は、チャンバ12に対してゲートバルブ16aを介して接
続されたロード室17とチャンバ12との間で、ゲートバル
ブ16aを開いた状態で搬送機構18を用いて行なわれる。
なおロード室17は、基板１のロード室17への出入れ時と
搬送時を除いて、通常はゲートバルブ16bを開いた状態
でロード室排気系19により高真空に排気されている。チ
ャンバ12にはガス導入制御系20を介してガス供給源21が
接続されている。ガス供給源21は処理に必要な種々の原
料気体を貯蔵する複数のボンベを内蔵している。ガス供
給源21からチャンバ12へ導入されるガスの種類、導入圧
力、導入時間等はガス導入制御系20により制御されてい
る。
装置を示す。図示する様に、半導体膜の形成された基板
１は石英製の真空チャンバ12の内部中央付近に設置され
る。基板１の温度は赤外線ランプ加熱方式あるいは抵抗
加熱方式を用いた加熱系13により所定の温度に保たれ
る。チャンバ12の内部はターボ分子ポンプを主排気ポン
プとする複数のポンプから構成される高真空排気系14を
用いて高真空に排気できる。チャンバ12の内部の真空度
は圧力計15を用いて常時モニタされている。基板１の搬
送は、チャンバ12に対してゲートバルブ16aを介して接
続されたロード室17とチャンバ12との間で、ゲートバル
ブ16aを開いた状態で搬送機構18を用いて行なわれる。
なおロード室17は、基板１のロード室17への出入れ時と
搬送時を除いて、通常はゲートバルブ16bを開いた状態
でロード室排気系19により高真空に排気されている。チ
ャンバ12にはガス導入制御系20を介してガス供給源21が
接続されている。ガス供給源21は処理に必要な種々の原
料気体を貯蔵する複数のボンベを内蔵している。ガス供
給源21からチャンバ12へ導入されるガスの種類、導入圧
力、導入時間等はガス導入制御系20により制御されてい
る。
次に基板１に形成された半導体膜に対してＰ型の不純
物であるボロンを注入する方法について詳細に説明す
る。まず半導体膜の表面の清浄化即ち活性面の露出処理
が行なわれる。基板１はバックグランド圧力が１×10-4
Pa以下に設定された真空チャンバ22の中央部に設置さ
れ、基板温度を例えば850℃に保持する。この状態でガ
ス供給源21から水素ガスを、例えばチャンバ22の内部圧
力が1.3×2-2Paとなる様な条件で所定時間導入する。こ
れによって半導体膜の表面に形成されていた不活性被膜
即ち自然酸化膜が除去され、化学的に活性なシリコン表
面が露出する。なお清浄化処理は還元性のガスを用いな
くとも、単に基板１を高真空に保持して加熱する事によ
り行なう事も可能である。半導体膜表面の清浄化が完了
した後、水素ガスの導入を停止し基板温度を例えば800
℃に設定する。その設定温度に到達し安定した後、ボロ
ンを含む化合物ガスであるジボラン（B2H6）を窒素ガス
を用いて５％に希釈した原料ガスを、例えばチャンバ22
の圧力が1.3×10-2Paとなる様な条件で所定時間導入す
る。その結果ボロンあるいはボロンを含む化合物の吸着
層が半導体膜の活性面に形成される。この時基板１が加
熱されているので吸着層に含まれるボロンの一部は半導
体膜中へ拡散する。最後に基板１のアニールを行ないボ
ロンの半導体膜に対する拡散を進行させる。即ち吸着層
を形成した後、ジボランの導入を停止し真空中で基板１
の加熱を行ない第１図（Ｄ）に示す様に吸着層５を拡散
源とした半導体膜２の不純物拡散を行なう。同時に拡散
された不純物原子ボロンの活性化も行なわれる。本発明
によれば、ボロンの吸着量及びアニール条件（即ち加熱
温度と加熱時間）を制御する事によって、所望の不純物
濃度及び拡散深度を有する半導体膜を得る事ができる。
物であるボロンを注入する方法について詳細に説明す
る。まず半導体膜の表面の清浄化即ち活性面の露出処理
が行なわれる。基板１はバックグランド圧力が１×10-4
Pa以下に設定された真空チャンバ22の中央部に設置さ
れ、基板温度を例えば850℃に保持する。この状態でガ
ス供給源21から水素ガスを、例えばチャンバ22の内部圧
力が1.3×2-2Paとなる様な条件で所定時間導入する。こ
れによって半導体膜の表面に形成されていた不活性被膜
即ち自然酸化膜が除去され、化学的に活性なシリコン表
面が露出する。なお清浄化処理は還元性のガスを用いな
くとも、単に基板１を高真空に保持して加熱する事によ
り行なう事も可能である。半導体膜表面の清浄化が完了
した後、水素ガスの導入を停止し基板温度を例えば800
℃に設定する。その設定温度に到達し安定した後、ボロ
ンを含む化合物ガスであるジボラン（B2H6）を窒素ガス
を用いて５％に希釈した原料ガスを、例えばチャンバ22
の圧力が1.3×10-2Paとなる様な条件で所定時間導入す
る。その結果ボロンあるいはボロンを含む化合物の吸着
層が半導体膜の活性面に形成される。この時基板１が加
熱されているので吸着層に含まれるボロンの一部は半導
体膜中へ拡散する。最後に基板１のアニールを行ないボ
ロンの半導体膜に対する拡散を進行させる。即ち吸着層
を形成した後、ジボランの導入を停止し真空中で基板１
の加熱を行ない第１図（Ｄ）に示す様に吸着層５を拡散
源とした半導体膜２の不純物拡散を行なう。同時に拡散
された不純物原子ボロンの活性化も行なわれる。本発明
によれば、ボロンの吸着量及びアニール条件（即ち加熱
温度と加熱時間）を制御する事によって、所望の不純物
濃度及び拡散深度を有する半導体膜を得る事ができる。
第３図はこの様にして得られた半導体薄膜のシート抵
抗とジボランガスの導入量との関係を示すグラフであ
る。第３図から明らかな様に、ジボランガスの導入量を
適当に設定する事により、不純物の注入された半導体膜
のシート抵抗を制御する事ができる。
抗とジボランガスの導入量との関係を示すグラフであ
る。第３図から明らかな様に、ジボランガスの導入量を
適当に設定する事により、不純物の注入された半導体膜
のシート抵抗を制御する事ができる。
以上の説明から明らかな様に、この発明は化学的に活
性な半導体膜の表面に少なくとも半導体膜のドーパント
となる不純物元素を含んだ物質の吸着層を形成し、その
吸着層を不純物拡散源として半導体膜中への不純物注入
を行なう所にその原理的特徴を有している。発明者の詳
細な研究によれば、ある基板温度範囲において自然酸化
膜等の不活性被覆に対しては半導体膜の活性面に比べ
て、不純物吸着層が殆んど形成されない、あるいは少な
くとも１桁以上少ない量の吸着不純物しか残らない事が
判明している。特に、シリコン半導体膜の表面にボロン
を吸着させる場合には、活性面に対するボロン吸着層に
比べて不活性被覆に対するボロン吸着層が量的に少ない
だけでなく、吸着層形成後のアニール工程において、不
活性被覆上のボロン吸着層が活性面上のボロン吸着層に
比べて不安定であるという事が分かっている。
性な半導体膜の表面に少なくとも半導体膜のドーパント
となる不純物元素を含んだ物質の吸着層を形成し、その
吸着層を不純物拡散源として半導体膜中への不純物注入
を行なう所にその原理的特徴を有している。発明者の詳
細な研究によれば、ある基板温度範囲において自然酸化
膜等の不活性被覆に対しては半導体膜の活性面に比べ
て、不純物吸着層が殆んど形成されない、あるいは少な
くとも１桁以上少ない量の吸着不純物しか残らない事が
判明している。特に、シリコン半導体膜の表面にボロン
を吸着させる場合には、活性面に対するボロン吸着層に
比べて不活性被覆に対するボロン吸着層が量的に少ない
だけでなく、吸着層形成後のアニール工程において、不
活性被覆上のボロン吸着層が活性面上のボロン吸着層に
比べて不安定であるという事が分かっている。
本発明は、半導体膜に対してジボランを用いてボロン
を注入する場合に限られるものではない。これ以外に、
Ｐ型の不純物を導入する為に、トリメチルガリウム（TM
G）、三塩化ホウ素（BCl3）等に代表されるIII族元素の
化合物を用いる事ができる。又シリコン半導体膜に対し
てＮ型の不純物を注入する為に、例えばアルシン（As
H3）、三塩化リン（PCl3）、五塩化アンチモン（SbC
l5）、ホスフィン（PH3）等を用いる事ができる。
を注入する場合に限られるものではない。これ以外に、
Ｐ型の不純物を導入する為に、トリメチルガリウム（TM
G）、三塩化ホウ素（BCl3）等に代表されるIII族元素の
化合物を用いる事ができる。又シリコン半導体膜に対し
てＮ型の不純物を注入する為に、例えばアルシン（As
H3）、三塩化リン（PCl3）、五塩化アンチモン（SbC
l5）、ホスフィン（PH3）等を用いる事ができる。
又本発明のこれまでの研究により、半導体膜表面の清
浄化の為に基板温度は、バックグランド圧力及び雰囲気
ガスとの関連を含めて、800℃ないし1200℃に設定する
事が好ましく、又吸着層形成処理の為に基板温度は400
℃ないし950℃の範囲に説明する事が好ましく、アニー
ル処理の為には吸着層形成処理に用いた基板温度よりも
若干高めの基板温度を用いる事が好ましい。
浄化の為に基板温度は、バックグランド圧力及び雰囲気
ガスとの関連を含めて、800℃ないし1200℃に設定する
事が好ましく、又吸着層形成処理の為に基板温度は400
℃ないし950℃の範囲に説明する事が好ましく、アニー
ル処理の為には吸着層形成処理に用いた基板温度よりも
若干高めの基板温度を用いる事が好ましい。
さらに吸着層の形成は半導体膜の活性面に対して直接
に行なわれるだけでなく、下地処理としてエピタキシャ
ル成長により得られたシリコン単結晶膜を用いてもよ
い。あるいは吸着層の上にエピタキシャル成長によりシ
リコン単結晶膜を付加してもよい。さらに吸着層及びエ
ピタキシャル成長層を複数積層させてもよい。あるいは
吸着処理及びアニール処理を繰返し行なう事により所望
の不純物注入濃度を得る事もできる。
に行なわれるだけでなく、下地処理としてエピタキシャ
ル成長により得られたシリコン単結晶膜を用いてもよ
い。あるいは吸着層の上にエピタキシャル成長によりシ
リコン単結晶膜を付加してもよい。さらに吸着層及びエ
ピタキシャル成長層を複数積層させてもよい。あるいは
吸着処理及びアニール処理を繰返し行なう事により所望
の不純物注入濃度を得る事もできる。
以下添付する図面に従って本発明にかかる不純物注入
方法の好適な実施例を詳細に説明する。
方法の好適な実施例を詳細に説明する。
第４図は半導体装置の配線に用いられるシリコン多結
晶膜に対する不純物ボロンの注入の実施例である。第４
図（Ａ）に示す工程において、基板41が準備される。基
板41はその表面に絶縁ゲート電界効果トランジスタが形
成されている。トランジスタはソース領域42、ドレイン
領域43、これら領域の間に形成されたチャネル領域を覆
う様に配置されたゲート絶縁膜44及びその上に形成され
たゲート電極45から構成されている。さらにトランジス
タは層間絶縁膜46により覆われており、層間絶縁膜46に
はソース領域42、ドレイン領域43及びゲート電極45に対
して電気的接続を取る為のコンタクトホールが形成され
ている。
晶膜に対する不純物ボロンの注入の実施例である。第４
図（Ａ）に示す工程において、基板41が準備される。基
板41はその表面に絶縁ゲート電界効果トランジスタが形
成されている。トランジスタはソース領域42、ドレイン
領域43、これら領域の間に形成されたチャネル領域を覆
う様に配置されたゲート絶縁膜44及びその上に形成され
たゲート電極45から構成されている。さらにトランジス
タは層間絶縁膜46により覆われており、層間絶縁膜46に
はソース領域42、ドレイン領域43及びゲート電極45に対
して電気的接続を取る為のコンタクトホールが形成され
ている。
第４図（Ｂ）に示す工程において、基板41の全面に亘
ってシリコン多結晶膜47が形成される。このシリコン多
結晶膜47は後にパタニングされトランジスタの配線とし
て用いられる。シリコン多結晶膜47は基板41を600℃な
いし700℃に保持して化学気相成長法により堆積され
る。この堆積層は後に配線として用いられる為、その導
電率を増加させる必要がある。その為に不純物が注入さ
れる。
ってシリコン多結晶膜47が形成される。このシリコン多
結晶膜47は後にパタニングされトランジスタの配線とし
て用いられる。シリコン多結晶膜47は基板41を600℃な
いし700℃に保持して化学気相成長法により堆積され
る。この堆積層は後に配線として用いられる為、その導
電率を増加させる必要がある。その為に不純物が注入さ
れる。
第４図（Ｃ）に示す工程において、シリコン多結晶膜
47の表面に存在する自然酸化膜の除去が行なわれ活性面
が露出される。その後、活性面に対してジボランガスを
供給しボロン及びボロン化合物を含む不純物層48を吸着
させる。この吸着量は導入されるジボランガスの蒸気圧
及び導入時間を適当に設定する事により調整される。
47の表面に存在する自然酸化膜の除去が行なわれ活性面
が露出される。その後、活性面に対してジボランガスを
供給しボロン及びボロン化合物を含む不純物層48を吸着
させる。この吸着量は導入されるジボランガスの蒸気圧
及び導入時間を適当に設定する事により調整される。
最後に第４図（Ｄ）に示す工程において、基板41は加
熱処理を施され不純物層48に含まれるボロンは速かにシ
リコン多結晶膜47の内部に一様に拡散される。この結
果、シリコン多結晶膜47は所望の導電率を有する様にな
り、配線としてその機能を果たす事になる。
熱処理を施され不純物層48に含まれるボロンは速かにシ
リコン多結晶膜47の内部に一様に拡散される。この結
果、シリコン多結晶膜47は所望の導電率を有する様にな
り、配線としてその機能を果たす事になる。
第５図は本発明にかかる注入方法を膜抵抗素子の製造
に応用した例を示す。第５図（Ａ）に示す工程におい
て、基板51に準備される。基板51には一対の電極領域52
及び53が形成されている。又一対の電極領域52及び53の
間には絶縁膜54が形成されている。基板51はシリコンか
らなり、電極領域52及び53はP+型の不純物領域からな
り、絶縁膜54はシリコン酸化膜からなる。
に応用した例を示す。第５図（Ａ）に示す工程におい
て、基板51に準備される。基板51には一対の電極領域52
及び53が形成されている。又一対の電極領域52及び53の
間には絶縁膜54が形成されている。基板51はシリコンか
らなり、電極領域52及び53はP+型の不純物領域からな
り、絶縁膜54はシリコン酸化膜からなる。
第５図（Ｂ）に示す工程において、基板51の表面にシ
リコン半導体膜55が堆積され且つ所望の形状にパタニン
グされる。シリコン半導体膜55は多結晶シリコンあるい
は非晶質シリコンである。
リコン半導体膜55が堆積され且つ所望の形状にパタニン
グされる。シリコン半導体膜55は多結晶シリコンあるい
は非晶質シリコンである。
第５図（Ｃ）に示す工程において、シリコン半導体膜
55の表面の清浄化が行なわれ続いてジボランガスを用い
て不純物層56が吸着される。
55の表面の清浄化が行なわれ続いてジボランガスを用い
て不純物層56が吸着される。
最後に第５図（Ｄ）に示す工程において、基板51のア
ニールが行なわれ、不純物層56に含まれる不純物ボロン
は半導体膜55の内部に一様の拡散される。その結果所定
のパタンに形成された半導体膜55は所望の抵抗値を有す
る様になり、膜抵抗素子が得られる。
ニールが行なわれ、不純物層56に含まれる不純物ボロン
は半導体膜55の内部に一様の拡散される。その結果所定
のパタンに形成された半導体膜55は所望の抵抗値を有す
る様になり、膜抵抗素子が得られる。
第６図は本発明にかかる不純物の注入方法を同じく膜
抵抗素子の製造に応用した実施例を示す。最初に第６図
（Ａ）に示す様に、基板16が準備される。基板61は絶縁
物から構成されており、その上には所望の形状にパタニ
ングされたシリコン多結晶膜62が堆積されている。
抵抗素子の製造に応用した実施例を示す。最初に第６図
（Ａ）に示す様に、基板16が準備される。基板61は絶縁
物から構成されており、その上には所望の形状にパタニ
ングされたシリコン多結晶膜62が堆積されている。
続いて第６図（Ｂ）に示す工程において、シリコン多
結晶膜62の表面の清浄化が行なわれ活性面が露出され
る。その活性面に対してジボランガスを用いて不純物層
63を吸着する。
結晶膜62の表面の清浄化が行なわれ活性面が露出され
る。その活性面に対してジボランガスを用いて不純物層
63を吸着する。
第６図（Ｃ）に示す工程において、アニールが行なわ
れ不純物層63に含まれる不純物ボロンは半導体多結晶膜
62に一様に拡散される。
れ不純物層63に含まれる不純物ボロンは半導体多結晶膜
62に一様に拡散される。
最後に第６図（Ｄ）に示す様に、半導体膜62を絶縁膜
64で被覆し、一対のコンタクトホールを形成する。その
上に金属層65を蒸着し所定の形状にパタニングして膜抵
抗素子を得る。
64で被覆し、一対のコンタクトホールを形成する。その
上に金属層65を蒸着し所定の形状にパタニングして膜抵
抗素子を得る。
第５図及び第６図に示す様に本発明にかかる不純物の
注入方法に用いる事により、膜厚が例えば0.1μｍ以下
の極めて薄い半導体膜に対しても、効果的に且つ他の素
子部分への汚染を引起こす事なく不純物を注入する事が
できる。注入された不純物の濃度及び拡散深度は簡単に
制御する事ができる。
注入方法に用いる事により、膜厚が例えば0.1μｍ以下
の極めて薄い半導体膜に対しても、効果的に且つ他の素
子部分への汚染を引起こす事なく不純物を注入する事が
できる。注入された不純物の濃度及び拡散深度は簡単に
制御する事ができる。
第７図は本発明にかかる不純物注入方法を絶縁ゲート
電界効果型トランジスタのゲート電極の製造に応用した
実施例を示す工程図である。第７図（Ａ）に示す工程に
おいて、基板71が準備される。基板71はシリコン単結晶
からなり、その表面にはゲート絶縁膜72及びシリコン多
結晶膜73が順次形成されている。
電界効果型トランジスタのゲート電極の製造に応用した
実施例を示す工程図である。第７図（Ａ）に示す工程に
おいて、基板71が準備される。基板71はシリコン単結晶
からなり、その表面にはゲート絶縁膜72及びシリコン多
結晶膜73が順次形成されている。
第７図（Ｂ）に示す工程において、シリコン多結晶膜
73を表面に存在する自然酸化膜が除去され、その後ジボ
ランガスを用いて不純物層74を吸着させる。
73を表面に存在する自然酸化膜が除去され、その後ジボ
ランガスを用いて不純物層74を吸着させる。
第７図（Ｃ）に示す工程において、シリコン基板71を
アニールし不純物層74に含まれる不純物ボロンを多結晶
膜73に一様に拡散させる。その結果多結晶膜73はボロン
の導入量に従って、所望の抵抗値に設定される。
アニールし不純物層74に含まれる不純物ボロンを多結晶
膜73に一様に拡散させる。その結果多結晶膜73はボロン
の導入量に従って、所望の抵抗値に設定される。
最後に第７図（Ｄ）に示す工程において、不純物ボロ
ンが注入された多結晶膜73はパタニングされ、ゲート電
極が得られる。本発明にかかる注入方法を用いると、ボ
ロンの吸着及び拡散を800℃程度の低温で行なう事がで
き、トランジスタの製造工程上好ましい。
ンが注入された多結晶膜73はパタニングされ、ゲート電
極が得られる。本発明にかかる注入方法を用いると、ボ
ロンの吸着及び拡散を800℃程度の低温で行なう事がで
き、トランジスタの製造工程上好ましい。
第８図は同じく本発明にかかる不純物注入方法をゲー
ト電極の製造に応用した例を示す実施例である。第７図
に示す実施例においてはＰ型のゲート電極が製造された
が、第８図に示す実施例においてはＮ型のゲート電極が
製造される。第８図（Ａ）に示す工程において、シリコ
ン基板81が準備される。シリコン基板81の表面にはゲー
ト絶縁膜82及び多結晶シリコン膜83が順次形成されてい
る。
ト電極の製造に応用した例を示す実施例である。第７図
に示す実施例においてはＰ型のゲート電極が製造された
が、第８図に示す実施例においてはＮ型のゲート電極が
製造される。第８図（Ａ）に示す工程において、シリコ
ン基板81が準備される。シリコン基板81の表面にはゲー
ト絶縁膜82及び多結晶シリコン膜83が順次形成されてい
る。
第８図（Ｂ）に示す工程において、シリコン多結晶膜
83に対してＮ型の不純物の注入が行なわれる。このＮ型
の不純物のシリコン多結晶膜83に対する注入はイオンイ
ンプランテーションあるいは従来のプリデポ拡散を用い
てもよく、あるいは本発明にかかる注入方法を用いても
よい。Ｎ型不純物の高濃度注入により、シリコン多結晶
膜83はN+型の半導体膜となる。
83に対してＮ型の不純物の注入が行なわれる。このＮ型
の不純物のシリコン多結晶膜83に対する注入はイオンイ
ンプランテーションあるいは従来のプリデポ拡散を用い
てもよく、あるいは本発明にかかる注入方法を用いても
よい。Ｎ型不純物の高濃度注入により、シリコン多結晶
膜83はN+型の半導体膜となる。
第８図（Ｃ）に示す工程において、N+型の半導体膜83
の表面の清浄化が行なわれ、その後例えばジボランガス
を用いて不純物層84が吸着される。この吸着量はジボラ
ンガスの導入圧力及び導入時間を制御する事により極め
て正確に制御される。
の表面の清浄化が行なわれ、その後例えばジボランガス
を用いて不純物層84が吸着される。この吸着量はジボラ
ンガスの導入圧力及び導入時間を制御する事により極め
て正確に制御される。
第８図（Ｄ）に示す工程において、基板81の加熱処理
が施され、極めて薄い不純物層85に含まれる不純物ボロ
ンはその下にあるN+型の半導体膜83に対して極めて浅く
限定的に注入される。その結晶N+型の半導体膜83の表面
はN-型の多結晶シリコン被膜によって覆われる事にな
る。即ちN+型の半導体膜83に注入されたＮ型の不純物は
その表面において後に注入されたＰ型の不純物によって
中和されＮ型の不純物濃度は見掛上低下する事になるの
である。
が施され、極めて薄い不純物層85に含まれる不純物ボロ
ンはその下にあるN+型の半導体膜83に対して極めて浅く
限定的に注入される。その結晶N+型の半導体膜83の表面
はN-型の多結晶シリコン被膜によって覆われる事にな
る。即ちN+型の半導体膜83に注入されたＮ型の不純物は
その表面において後に注入されたＰ型の不純物によって
中和されＮ型の不純物濃度は見掛上低下する事になるの
である。
最後に第８図（Ｅ）に示す工程において、半導体膜83
は所定の形状にパタニングされＮ型のゲート電極とな
る。本実施例においては、N+型のゲート電極の上にN-型
の多結晶シリコン被膜が形成されている為に、ゲート電
極の自然酸化が実質的に抑制され、且つウォーターマー
ク等の発生を防止する事ができる。
は所定の形状にパタニングされＮ型のゲート電極とな
る。本実施例においては、N+型のゲート電極の上にN-型
の多結晶シリコン被膜が形成されている為に、ゲート電
極の自然酸化が実質的に抑制され、且つウォーターマー
ク等の発生を防止する事ができる。
以上説明した様に、本発明によれば半導体膜の清浄化
処理、不純物の吸着層形成処理、及びアニール処理の一
連の工程を行なう事により、半導体膜に対して不純物を
容易に注入する事ができるという効果がある。不純物の
拡散濃度及び拡散深度は基板加熱温度あるいは不純物の
原料となる気体の蒸気圧及び導入時間を選択する事によ
り極めて精度よく制御する事ができるという効果があ
る。さらに、従来のイオンインプランテーションによる
不純物注入の様に、半導体膜以外の部分を注入される不
純物により汚染する虞れがないという効果がある。
処理、不純物の吸着層形成処理、及びアニール処理の一
連の工程を行なう事により、半導体膜に対して不純物を
容易に注入する事ができるという効果がある。不純物の
拡散濃度及び拡散深度は基板加熱温度あるいは不純物の
原料となる気体の蒸気圧及び導入時間を選択する事によ
り極めて精度よく制御する事ができるという効果があ
る。さらに、従来のイオンインプランテーションによる
不純物注入の様に、半導体膜以外の部分を注入される不
純物により汚染する虞れがないという効果がある。
第１図は不純物注入方法を示す工程図、第２図は不純物
注入を行なう為の装置のブロック図、第３図は不純物の
注入された半導体膜のシート抵抗と不純物ガス導入量の
関係を示すグラフ、第４図は配線層の注入工程図、第５
図は抵抗膜の製造工程図、第６図は同じく抵抗膜の製造
工程図、第７図はゲート電極の製造工程図、及び第８図
もゲート電極の製造工程図である。 １……基板、２……半導体膜 ３……不活性被膜、４……活性面 ５……不純物膜
注入を行なう為の装置のブロック図、第３図は不純物の
注入された半導体膜のシート抵抗と不純物ガス導入量の
関係を示すグラフ、第４図は配線層の注入工程図、第５
図は抵抗膜の製造工程図、第６図は同じく抵抗膜の製造
工程図、第７図はゲート電極の製造工程図、及び第８図
もゲート電極の製造工程図である。 １……基板、２……半導体膜 ３……不活性被膜、４……活性面 ５……不純物膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−249332（ＪＰ，Ａ) 特開 平１−268118（ＪＰ，Ａ) 特開 昭63−58823（ＪＰ，Ａ) 特開 昭62−279625（ＪＰ，Ａ) 特開 昭60−138974（ＪＰ，Ａ) 特開 昭56−153729（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/22 - 21/24 H01L 21/205 H01L 29/78
Claims (7)
- 【請求項１】基板上に半導体膜を形成する第一工程と、 前記半導体膜の表面の不活性被膜を除去し半導体膜活性
面を露出する第二工程と、 前記半導体膜活性面に不純物ボロンを含む気体を基板加
熱下で供給することによりボロン元素あるいはボロン元
素を含む化合物を吸着してボロン不純物膜を形成する第
三工程と、 前記基板を加熱し前記ボロン不純物膜中のボロン元素を
前記半導体膜中に拡散し活性化する第四工程と、を有す
ることを特徴とする不純物の注入方法。 - 【請求項２】前記第二工程は、基板温度800℃以上1200
℃以下でバックグラウンド圧力１×10-4Pa以下で熱処理
することにより、不活性被膜を除去して半導体膜活性面
を露出する工程であることを特徴とする請求項１に記載
の不純物の注入方法。 - 【請求項３】前記第三工程は、前記基板の温度が400℃
以上950℃以下で行われることを特徴とする請求項１に
記載の不純物の注入方法。 - 【請求項４】前記第一工程が多結晶シリコン膜を形成す
る工程であるとともに、前記第四工程は半導体素子の形
成された基板上に配設された多結晶シリコン膜からなる
配線にボロンを一様に拡散する工程であることを特徴と
する請求項１に記載の不純物の注入方法。 - 【請求項５】前記第一工程が多結晶シリコン膜を形成す
る工程であるとともに、前記第四工程は基板を被覆する
絶縁膜上に形成された多結晶シリコン膜片に対してボロ
ンを拡散し膜抵抗素子片を形成する工程であることを特
徴とする請求項１に記載の不純物の注入方法。 - 【請求項６】前記第一工程が多結晶シリコン膜を形成す
る工程であるとともに、前記第四工程は半導体基板を被
覆するゲート絶縁膜上に形成された多結晶シリコン膜か
らなるゲート電極にボロンを一様に拡散する工程である
ことを特徴とする請求項１に記載の不純物の注入方法。 - 【請求項７】前記第一工程が多結晶シリコン膜を形成す
る工程であるとともに、前記第四工程は半導体基板を被
覆するゲート絶縁膜上に形成されたN+型多結晶シリコン
膜からなるゲート電極に対してボロンを浅く拡散して多
結晶シリコン被膜を形成する工程であることを特徴とす
る請求項１に記載の不純物の注入方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313721A JP3023481B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体膜に対する不純物の注入方法 |
| EP19900122647 EP0430166A3 (en) | 1989-12-01 | 1990-11-27 | Method of doping impurity into semiconductor films and patterned semiconductor strip |
| CA 2031251 CA2031251A1 (en) | 1989-12-01 | 1990-11-30 | Method of doping impurity into semiconductor films and patterned semiconductor strip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1313721A JP3023481B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体膜に対する不純物の注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173422A JPH03173422A (ja) | 1991-07-26 |
| JP3023481B2 true JP3023481B2 (ja) | 2000-03-21 |
Family
ID=18044717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1313721A Expired - Lifetime JP3023481B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体膜に対する不純物の注入方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3023481B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3237888B2 (ja) * | 1992-01-31 | 2001-12-10 | キヤノン株式会社 | 半導体基体及びその作製方法 |
-
1989
- 1989-12-01 JP JP1313721A patent/JP3023481B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173422A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5064775A (en) | Method of fabricating an improved polycrystalline silicon thin film transistor | |
| US5925574A (en) | Method of producing a bipolar transistor | |
| US5366922A (en) | Method for producing CMOS transistor | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JP2928930B2 (ja) | 不純物ドーピング装置 | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| US5256162A (en) | Apparatus for forming shallow electrical junctions | |
| JP3130906B2 (ja) | 半導体内壁に対する不純物の注入方法 | |
| JP3023481B2 (ja) | 半導体膜に対する不純物の注入方法 | |
| JP2920546B2 (ja) | 同極ゲートｍｉｓトランジスタの製造方法 | |
| JP3263058B2 (ja) | 半導体内壁に対する不純物の注入方法 | |
| JP2926344B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JP2934665B2 (ja) | 半導体装置の製造方法 | |
| JP3180122B2 (ja) | 不純物ドーピングの方法 | |
| JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 | |
| EP0430166A2 (en) | Method of doping impurity into semiconductor films and patterned semiconductor strip | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| JP2926419B2 (ja) | 半導体装置の製造方法 | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 | |
| JPH03178137A (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JPH03178127A (ja) | Ｓｏｉ基板の製造方法 | |
| EP0431616A2 (en) | Method of producing CMOS transistor | |
| JPH03178138A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |