JPH03178138A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の製造方法及び構造に関し、特に
半導体基板表面に堆積された半導体膜を素子領域として
利用する半導体装置の製造方法および構造に関する。

〔従来の技術〕

従来から、半導体基板の表面にエピタキシャル成長技術
を用いて堆積されたシリコン半導体膜に素子領域を利用
して半導体装置の構造及び製造方法が知られていた。こ
の種の半導体装置は素子領域を高密度に形成されること
ができるので、半導体装置の集積化を促進できる。また
不純物濃度が低い半導体膜上に接合容量の少ない素子を
形成するので素子の動作を高速化することができる。

この種の半導体装置は、基板の表面にまずウェル領域を
形成し、その上に第一のフィールド酸化膜を形成する構
造となっている。そして第１のフィールド上にシリコン
半導体膜を堆積し、このシリコン半導体膜を部分的に熱
酸化することにより第２のフィールド酸化膜を形成し残
された半導体膜で素子領域を規定している。

〔発明が解決しようとする課題〕

しかしながら、上述した従来の技術においては、第１の
フィールド酸化膜の形成に先立って半導体基板表面にあ
らかじめウェル領域を設けていたため余分の工程を必要
とし製造能率が悪いという問題点があった。また、素子
の分離を完全に行うために、ウェル領域はあらかじめ大
きめに形成されており専有面積が広くなっていた。また
、多大の処理時間を要していたという問題点があった。

〔課題を解決するための手段〕

上述した従来の問題点に鑑み、本発明は先に第一のフィ
ールド酸化膜を形成し、このフィールド酸化膜をマスク
として自己整合的にウェル領域を形成することができる
半導体装置の製造方法を提供することを目的とする。

また本発明は、半導体膜によって規定された素子領域の
直下のみに限定されたウェル領域を有する半導体装置の
構造を提供することを目的とする。

上記目的を達成するために、本発明にかかる半導体装置
の製造方法は、一方導電型の半導体基板表面において、
第一のフィールド酸化膜により囲まれた窓部を形成する
第一工程から始まる。続いて第二工程において、該窓部
を介して半導体基板中に不純物を注入し自己整合的に他
方導電型ウェル領域を形成する０次に第三工程において
、該窓部及び第一のフィールド酸化膜を覆うように半導
体膜を堆積する。第四工程において、半導体膜を選択的
に熱酸化して第二のフィールド酸化膜を形成し、窓部の
上及び窓部に連なる第一のフィールド酸化膜の縁部の上
に残された半導体膜により素子領域を設ける。この工程
により得られた素子領域は第一のフィールド酸化膜の縁
部の上にも及んでいるので基板表面を有効に活用してい
ることがわかる。最後に第五工程において、素子領域に
半導体素子例えば絶縁ゲート電界効果トランジスタを形
成する。

ところで上述の不純物注入の工程は、第二工程の窓部に
存在する半導体表面を活性化する工程と、活性化された
半導体表面に対して不純物成分例えばボロンを有する気
体ジボランを供給し不純物ボロンを含む吸着膜を形成す
る工程と、吸着膜を拡散源として不純物の限定的固相拡
散を行い一方導電型の半導体バルク中に他方導電型のウ
ェル領域を形成する工程とからなっている。

あるいは第二工程は、イオン注入により不純物を窓部を
介して限定的に注入する工程であってもよい。

上述した本発明の二番目の目的を達成するために、本発
明に係る半導体装置は、一方導電型半導体基板と、該半
導体基板上に形成され活性領域を囲む第一のフィールド
酸化膜と、活性領域及びこれに連なる第一のフィールド
酸化膜の縁部を囲むように形成され素子領域を規定する
第二のフィールド酸化膜とから構成されている。そして
素子領域に堆積された半導体膜と該半導体膜に形成され
た半導体素子と、半導体膜の下方で素子領域の内側にお
いて一方導電型半導体基板に形成された他方導電型ウェ
ル領域とを含んでいる。

〔作用〕

本発明によれば、半導体基板の表面に第１のフィールド
酸化膜を介して堆積された素子領域を有する半導体装置
において、先に第１のフィールド酸化膜を形成し、この
フィールド酸化膜をマスクとして自己整合的に基板バル
ク中にウェル領域を形成している。この結果、ウェル領
域の形成工程が極めて簡略化され製造能率が向上する。

また本発明によれば、半導体基板の表面に堆積された半
導体膜から成る素子領域の直下のみに限定してウェル領
域が配置している構造となっている。

〔実施例〕

以下本発明にかかる半導体装置の製造方法及び構造を詳
細に説明する。

第１Ｖ！Ｊは本発明を絶縁ゲート電界効果トランジスタ
の製造に応用した実施例を示す工程図である。

第１図（Ａ）に示す工程において、Ｐ型のシリコン半導
体基板ｌを準備する。続いて、シリコン半導体基板１の
表面を部分的に遮蔽膜で被覆する。この遮蔽膜はパッド
酸化膜にとシリコン窒化膜３の積層構造からなっている
。さらに、この遮蔽膜をマスクとしてイオン注入により
Ｐ型の不純物ボロンを基板１の表面に打ち込む、その結
果、基板ｌの表面に部分的にＰ型の不純物層４が形成さ
れる。

第１図（ＩＩ）に示す工程において、遮蔽膜２をマスク
として、基Ｆｉ１の表面の選択的に熱酸化を行い、第一
のフィールド酸化膜５を形成する。この選択的熱酸化は
雰囲気中の酸素を取り込む形で進行するため、第一のフ
ィールド酸化膜はＰ型不純物層４の上に盛り上がった形
で形成される。その結果、Ｐ型不純物層４は第一のフィ
ールド酸化膜５と基板１の界面に配置されることとなり
Ｐ士型のフィールドドープ層６を構成することとなる。

このフィールドドープ層６は第一のフィールド酸化膜５
と基板１の界面に存在する半導体層の反転状態における
闇値電圧を上昇させる機能を有し完全な素子分離をはか
っている。続いてマスクとして用いられた遮蔽膜は除去
され、第一のフィールド酸化膜５によって囲まれた窓部
７を形成する。

第１図（Ｃ）に示す工程において、この窓部７を介して
Ｎ型の不純物を基板１に導入しＮ型不純物１ｉ８を形成
する。このＮ型不純物層８の形成は、本実施例において
はヒ素あるいはリンをイオン注入法により基板ｌのバル
ク中に浅く打ち込んでいる。すなわち、第一のフィール
ド酸化膜５をマスクとして自己整合的にＮ型不純物層８
を形成しているのである。

第１図（Ｄ）に示す工程において、基板１を加熱しアニ
ール処理を行う、この加熱によりＮ型不純物層８に高濃
度に含まれていた不純物層内のヒ素は基板の下方に向か
って拡散しＮ型ウェル領域９を形成する６図示するよう
にＮ型ウェル領域９は従来のウェル領域に比べて極めて
限定された領域に形成されている。

第１図（Ｅ）に示す工程において、窓部７及び第一のフ
ィールド酸化膜を覆うように半導体膜１０を堆積する。

このシリコン半導体膜の堆積は例えば基板温度８００〜
１０００℃においてシランガス（ＳｊＨ＃）及び水素ガ
スを用いた減圧化学気相成長法により行われる。Ｎ型の
ウェル領域９の上に堆積されたシリコン半導体膜１０の
部分はＮ−型の単結晶シリコンからなり、第一のフィー
ルド酸化膜５の上の部分のシリコン半導体ｌＩ！１０は
多結晶シリコンからなる。続いて、該シリコン半導体膜
１０を選択的に熱酸化して第二のフィールド酸化膜１）
を形成する。

この選択的熱酸化は窓部７の上及び窓部７に連なる第一
のフィールド酸化膜５の縁部の上に存在するシリコン半
導体膜１０の部分を残して行われるので、残された半導
体膜１０の部分により素子領域が規定される０図示する
ように、素子領域は第一のフィールド酸化膜５の縁部の
上にも及んでおり、かつこの方法によれば、第１のフィ
ールド酸化膜５の膜厚は従来よりも薄くすることができ
、バーズビークの発生も抑制されるという特徴があるの
で、基板ｌの表面を有効に活用することができる。

第１図（Ｆ）に示す工程において、素子領域１２のほぼ
中央部にゲート絶縁膜１３及びゲート電極１４を重ねて
形成する。このとき、素子領域１２の周辺部に存在する
シリコン半導体膜１０の表面不活性膜１５によって被覆
されている。この不活性膜１５はシリコンの自然酸化膜
からなる。

第１図（Ｇ）に示す工程において、不活性膜１５が除去
され、シリコン半導体膜１０の活性面が露出する。この
活性化処理は基板１を真空状態において加熱し還元性の
ガスを導入することにより行う。

第１（Ｈ）に示す工程において、活性面に対して不純物
吸着膜１６を堆積する。この不純物吸着処理は不純物成
分例えばボロンを有するガス例えばジボランを基板１の
加熱状態において供給し、不純物ボロンを含む吸着膜を
堆積することにより行う。

最後に第１図（１）に示す工程において、基板１の加熱
処理すなわちアニールが行われ、不純物吸着膜１６を拡
散源とする固相拡散が行われシリコン半導体膜１０にソ
ース領域１７及びドレイン領域１日が形成される。ソー
ス領域１７及びドレイン領域１８は高濃度の不純物ボロ
ンを含むＰ゛型の領域となる。

この結果、素子領域１２にはＰチャネル絶縁ゲート電界
効果トランジスタが形成される０本実施例においては、
ソース領域及びドレイン領域の形成を不純物の吸着及び
拡散により実施するので、ゲート絶縁膜へのダメージが
なく、かつ従来のイオン注入を用いた場合に比べて浅い
接合を有し、またソース領域及びドレイン領域が絶縁膜
上に設けているために、ソース領域及びドレイン領域の
接合容量を小さくすることができる。この結果トランジ
スタの高速動作が可能となる。図示するように、素子領
域１２の直下にＮ型のＰウェル領域９が配置されており
、平面的にみると従来のウェル領域に比べてその専有面
積が著しく減少している。また深さ方向においても拡散
層が浅く、この結果、Ｎウェル領域９の形成に要する処
理時間を著しく短縮することができる。

第２図は本発明をＮ型の絶縁ゲート電界効果トランジス
タの製造に応用した第二の工程図である。

第２図（Ａ）に示す工程において、Ｎ型のシリコン基板
３１が準備される。基板３１の表面に、選択的に熱酸化
により第一のフィールド酸化膜３２を形成し、窓部３３
を残している。

第２図（Ｂ）に示す工程において、窓部３３に被覆され
ていた不活性膜を除去しシリコン基板３１の活性面を露
出させる。この活性面に対して、基板３１を加熱した状
態においてジボランガスを導入しボロンを含む不純物膜
３４を堆積させる。このボロン不純物膜３４は、シリコ
ン活性面に対してのみ選択的に吸着される性質があるの
で、第一のフィールド酸化膜３２の上に堆積されない。

第２図（Ｃ）に示す工程において、基板３１のアニール
を行い、不純物膜３４を拡散源とする固相拡散を行い半
導体基板３１のバルク中にＰ型のウェル領域３５を形成
する９本実施例においても、ウェル領域は第一のフィー
ルド酸化膜３２の形成のあとに行われ、かつ図示するよ
うに第一のフィールド酸化膜３２をマスクとして自己整
合的に形成される。Ｐ型のウェル領域３５の拡散深度は
不純物吸着膜に含まれるボロンの量を制御することによ
り調節可能である。ボロンの吸着量は基板温度、導入さ
れるジボランガスの蒸気圧及び導入時間を制御すること
により調節される。

第２図（Ｄ）に示す工程において、Ｐ型のウェル領域３
５及び第一のフィールド酸化膜３２を被覆するように連
続的にシリコン半導体膜３６を堆積する。

続いて、このシリコン半導体膜３６を部分的に熱酸化し
第二のフィールド酸化膜３７を形成する。この選択的熱
酸化はＰ型のウェル領域の上及びＰ型のウェル領域に連
なる第一のフィールド酸化膜３２の縁部の上に存在する
シリコン半導体１Ｉ１３６の部分を残して行われる。こ
の結果、残されたシリコン半導体膜３６の部分により素
子領域３８が規定される。

素子領域３８は第一のフィールド酸化膜３２の縁部の上
にも及んでいるので、基板３１の表面を有効活用するこ
とができる。

第２図（Ｅ）に示す工程において、素子領域３８の全面
にわたってゲート絶縁膜３９が形成される。このゲート
絶縁膜３９の上にゲート電極４０が堆積される。ゲート
電極４０は所定の形状にバターニングされており素子領
域３８の中央部に位置する。

最後に第２図（Ｆ）に示す工程において、Ｎ型の不純物
ヒ素の導入がシリコン半導体膜３６に対して行われ、Ｎ
０型のソース領域４１及びＮ４型のドレイン領域４２が
形成される。これにより、Ｎ型の絶縁ゲート電界効果ト
ランジスタが完成する。不純物ヒ素の導入はゲート電極
４０及び第二のフィールド酸化膜３７をマスクとして、
ゲート絶縁膜３９を介して行われる。

第２図に示す実施例においては、Ｐ型のウェル領域を形
成するために不純物ボロンの吸着及び活性化という新規
な技術を用いた。これに対して、第１図に示す実施例に
おいては、Ｎ型のウェル領域を形成するために不純物ヒ
素のイオン注入技術を用いている。いずれの方法におい
ても、本発明によればウェル領域を極めて限定した範囲
に形成することが可能である。

第３図は第１図に示す実施例において、Ｐ型のソース／
ドレイン領域を形成するために、あるいはまた第２図に
示す実施例において、Ｐ型のウェル領域を形成するため
に行われた一連の処理すなわち基板面の活性化、不純物
ボロンの吸着及び不純物ボロンの拡散を行うための製造
装置のブロック図である０図示するように、本装置は石
英性の真空チャンバ５２を有している。チャンバ５２は
第一のフィールド酸化膜がすでに形成されたシリコン基
板３１を搭載するためのものである。基板３１の温度は
加熱針５３を制御することにより、所定の温度に保つこ
とが可能である。チャンバ５２の内部は高真空排気系５
４を用いて排気可能となっている。チャンバ５２の内部
の真空度は圧力計５５により計測される。シリコン基板
３１の搬送は、チャンバ５２に対してゲートバルブ５６
ａを介して接続されたロード室５７とチャンバ５２との
間でゲートバルブ５６ａを開いた状態で搬送機１Ｉ５８
を用いて行われる。尚、ロード室５７は、シリコン基板
３１のロード室５７への出し入れ時と搬送時を除いて、
通常はゲートバルブ２６ｂを開いた状態でロード室排気
系５９に高真空に排気されている。チャンバ５２にはガ
ス導入制御系６０を介してガス供給源６１が接続されて
いる。ガス供給源６１は一連の処理に用いられる種々の
原料ガスを貯蔵する複数のガスボンベを備えている。ガ
ス供給源６１からチャンバ５２へ導入されるガスの種類
、導入量、導入時間等はガス導入制御系６０を用いて制
御される。

第３図に示す装置を用いて、シリコン基板３１にＰ型の
ウェル領域を形成する一連の処理を説明する。シリコン
基板３１はバンクグランド圧力が１×１０−’Ｐａ以下
に配置された真空チャンバ５２の中央部にセントされる
０次いで基板温度を加熱針５３を用いてたとえば８５０
℃に設定しガス供給源６１から水素ガスを、例えばチャ
ンバ内部の圧力がｌＸｌ０−”Ｐａになるような条件で
一定時間導入する。これによってシリコン基板３１の窓
部に形成されていた自然酸化膜が除去され、化学的に活
性なシリコン表面が露出する。基板表面の清浄化が完了
したのち、水素ガス導入を停止し基板温度をたとえば８
５０℃に設定する。この設定温度に到達し且つ安定した
のち、シリコン基板３１の露出した活性面にボロンを含
む化合物ガスであるジボランガスを供給源６１から供給
する。チャンバ５２の圧力がＩ　Ｘｌ０−”Ｐａとなる
ような条件で一定時間導入することにより、ボロンある
いはボロンを含む化合物の吸着膜が形成される。この吸
着膜は活性面に対して強固に固定されておりきわめて安
定である。最後に基板３１のアニールを行いボロンのシ
リコン基板に対するバルク拡散を進行させる。すなわち
、吸着膜を形成したのち、ジボランの導入を停止し真空
中で基板３１の加熱を行い、ボロン吸着膜を拡散源とし
た不純物拡散を行う、同時に拡散された不純物原子ボロ
ン活性化も行われる。この結果、シリコン基板バルク中
に限定的に形成された拡散領域からなるＰ型のウェル領
域が形成される。

〔発明の効果〕

以上説明したように、本発明によれば、シリコン基板の
表面に第一のフィールド酸化膜を形成しり後、この第一
のフィールド酸化膜をマスクとして自己整合的に不純物
を基板中に限定的に導入することによりウェル領域を形
成している。このため、従来に比べて、ウェル領域の形
成工程がきわめて簡単となり、半導体装置の量産性が著
しく向上するという効果がある。また本発明にかかる製
造方法によれば、ウェル領域の体積が従来に比し著しく
小さくなっているので、ウェル領域の形成に要する処理
時間が著しく短縮されるという効果もある。

【図面の簡単な説明】

第１図は１！ｌ縁ゲート電界効果トランジスタの製造方
法の第一の実施例を示す工程図、第２図は絶縁ゲート電
界効果トランジスタの製造方法の第二の実施例を示す工
程図、及び第３図は絶縁ゲート電界効果トランジスタの
製造に用いられる装置のブロック図である。 ・シリコン半導体基板 ・パッド酸化膜 ・シリコン窒化膜 ・Ｐ型不純物層 ・第一のフィールド酸化膜 ・フィールドドープ層 ・窓部 ・Ｎ型不純物層 ・Ｎ型ウェル領域 ・シリコン半導体膜 ・第二のフィールド酸化膜 ・素子領域 ・ゲート絶縁膜 ・ゲート電極 ・不活性膜 １６・・・不純物吸着膜 １７・・・ソース領域 １８・・・ドレイン領域

Claims (8)

【特許請求の範囲】
1. （１）一方導電型の半導体基板表面において第一のフィ
   ールド酸化膜により囲まれた窓部を形成する第一工程と
   、 該窓部を介して半導体基板中に不純物を注入し他方導電
   型ウェル領域を形成する第二工程と、該窓部及び第一の
   フィールド酸化膜を覆う様に半導体膜を形成する第三工
   程と、 半導体膜を選択的に熱酸化して第二のフィールド酸化膜
   を形成し、窓部の上及び窓部に連なる第一のフィールド
   酸化膜の縁部の上に残された半導体膜により素子領域を
   設ける第四工程と、 素子領域に半導体素子を形成する第五工程とからなる半
   導体装置の製造方法。
2. （２）第二工程は、窓部に存在する半導体表面を活性化
   する工程と、活性化された半導体表面に対して不純物成
   分を有する気体を供給し不純物を含む吸着膜を形成する
   工程と、吸着膜を拡散源として不純物の限定的固相拡散
   を行い一方導電型の半導体バルク中に他方導電型ウェル
   領域を形成する工程とからなる請求項１に記載の製造方
   法。
3. （３）吸着膜を形成する工程は、不純物成分ボロンを有
   する気体ジボランを供給し不純物ボロンを含む吸着膜を
   形成する工程である請求項２記載の製造方法。
4. （４）第二工程は、イオン注入により不純物を限定的に
   注入する工程である請求項１に記載の製造方法。
5. （５）第五工程は、素子領域に絶縁ゲート電界効果トラ
   ンジスタ素子を形成する工程である請求項１記載の製造
   方法。
6. （６）第五工程は、素子領域に存在する半導体膜の表面
   を活性化し、活性化された表面に対して不純物成分を有
   する気体を供給して不純物を含む吸着膜を堆積し、吸着
   膜を拡散源として固相拡散を行い半導体膜にソース領域
   及びドレイン領域を形成する工程を含む請求項５に記載
   の製造方法。
7. （７）吸着膜の堆積は、不純物成分ボロンを有する気体
   ジボランを供給して行う請求項６に記載の製造方法。
8. （８）一方導電型半導体基板と、該半導体基板上に形成
   された活性領域を囲む第一のフィールド酸化膜と、発生
   領域及びこれに連なる第一のフィールド酸化膜の縁部を
   囲む様に形成され素子領域を規定する第二のフィールド
   酸化膜と、素子領域に堆積された半導体膜と、該半導体
   膜に形成された半導体素子と、半導体膜の下方で素子領
   域の内側において一方導電型半導体基板に形成された他
   方導電型ウェル領域とから構成される半導体装置。