JPH03178137A - 絶縁ゲート電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は絶縁ゲート電界効果トランジスタの製造方法に
関し、特に基板の上に堆積された半導体層を素子領域と
する絶縁ゲート電界効果トランジスタの製造方法に関す
る。

〔従来の技術〕

近年、半導体素子の微細化及び高性能化を狙って、エピ
タキシャルシリコン成長技術を用いて堆積された半導体
膜中に絶縁ゲート電界効果トランジスタを形成するプロ
セスが提案されている。この種の半導体素子は、基板の
上に堆積された半導体膜を素子領域とし、その上にゲー
ト絶縁膜及びゲート電極を重ねて配置するとともに不純
物を半導体膜中に導入する事によりソース領域及びドレ
イン領域を形成している。又ソース領域及びドレイン領
域の間に規定されたチャネル領域のバンチスルー等を防
止する為に、半導体膜と基板の界面にチャネルストッパ
ー領域を介在させていた。

〔発明が肪決しようとする問題点〕

従来から半導体膜に対して不純物を導入する為にイオン
注入の技術が用いられてきた。しかしながらイオン注入
は不純物イオンを加速して半導体膜中に打込むものであ
り注入された不純物の濃度プロファイルは加速エネルギ
ーによって決まる分散を有する正規分布状の広がりを有
していた。この結果、得られたソース領域及びドレイン
領域の接合容量が大きい為また浅い接合を形成する事が
容易でない為、トランジスタ素子の高速化及び微細化を
図る上で障害となっていた。

又、チャネルストッパー領域を形成する為に、半導体膜
を堆積する前に基板表面に対してイオン注入法により不
純物を打込んでいた。しかしながらイオン注入を行なう
と、基板表面が荒れるという問題点があった。又前述し
た様に不純物イオンの加速エネルギーに従った正規分布
状の濃度分布が生じる為、基板表面近傍に対して高濃度
且つ極めて浅く不純物を注入し効果的なチャネルストッ
パー領域を形成する事が困難であるという問題点があっ
た。

〔問題点を解決する為の手段〕

上述した従来の技術の問題点に鑑み、本発明は新規な不
純物導入方法を採用する事により、ソース領域及びドレ
イン領域の接合が浅く且つ接合容量が小さい絶縁ゲート
電界効果トランジスタを製造する方法を提供する事を目
的とする。

又本発明は、新規な不純物導入方法を採用する事により
、有効なチャネルストッパー領域を有する絶縁ゲート電
界効果トランジスタを製造する方法を提供する事を目的
とする。

上述した第一の目的を達成する為に、本発明にかかる絶
縁ゲート電界効果トランジスタの製造方法は、第一導電
型半導体基板の表面に第一のフィールド酸化膜によって
囲まれた活性領域を形成する第一工程から始まる。続い
て第二工程において活性領域の上及び第一のフィールド
酸化膜の上に半導体層を堆積する。第三工程において、
活性領域の上及び活性領域に連なる第一のフィールド酸
化膜の縁部の上を除いて該半導体層を選択的に熱酸化し
第二のフィールド酸化膜を形成する。

この選択的熱酸化の施されなかった半導体層の部分は素
子領域を規定する。従って素子領域は平面的に見て活性
領域及び活性領域に連なる第一のフィールド酸化膜の縁
部を含んでいる。第四工程において、素子領域の一部分
にゲート絶縁膜及びゲート電極からなる積層を形成する
。

次に新規な不純物導入方法を用いて、半導体層中にソー
ス領域及びドレイン領域を形成する。即ち、まず第五工
程において、ゲート絶縁膜及びゲート電極からなる積層
に覆われていない素子領域に存在する半導体層の表面を
活性化する。活性化は例えば半導体層表面を被覆する自
然酸化膜を除去する事により行なわれる。第六工程にお
いて、活性化された表面に対して第二導電型の不純物成
分例えばボロンを有する気体ジボランを供給し第二導電
型の不純物ボロンを含む吸着膜を形成する。

続いて第七工程において、吸着膜を拡散源とする固相拡
散を行ない半導体層中に第二導電型のソース領域及びド
レイン領域を形成する。以上により、第一導電型の基板
上に配置された半導体層からなる素子領域に対して第二
導電型チャネルの絶縁ゲート電界効果トランジスタを形
成する事ができる。

上述した第二の目的を達成する為に、本発明にかかる絶
縁ゲート電界効果トランジスタの製造方法は、第一導電
型半導体基板の表面に第一のフィールド酸化膜によって
囲まれた活性領域を形成する第一工程から始まる。続い
て新規な不純物導入方法を用いて、活性領域に対して第
一導電型の不純物を吸着させ、後にチャネルストッパー
領域となる部分を形成している。即ち第二工程において
、活性領域を被覆する不活性被膜例えば自然酸化膜を除
去し半導体基板の活性面を露出する。

続いて第三工程において、該活性面に対して第一導電型
の不純物成分例えばボロンを有する気体ジボランを供給
し第一導電型の不純物を含む吸着膜を形成する。

次に第四工程において、吸着膜の上及び第一のフィール
ド酸化膜の上に半導体層を堆積し、半導体層及び半導体
基板の界面領域に、該吸着膜に起因する第一導電型の不
純物拡散層からなるチャネルストッパー領域を形成する
。第五工程において、活性領域の上及び活性領域に連な
る第一のフィールド酸化膜の縁部の上を除いて該半導体
層を選択的に熱酸化し、第二のフィールド酸化膜を形成
する。この結果、残された半導体層の部分からなる素子
領域が設けられる。第六工程において、素子領域にゲー
ト絶縁膜及びゲート電極を順次形成する。最後に第七工
程において、該ゲート電極をマスクとして素子領域に対
して第二導電型の不純物例えばヒ素を導入し第二導電型
のソース領域及びドレイン領域を形成する。この結果、
ゲート電極の下方でチャネルストッパー領域の上方にお
いて、ソース領域とドレイン領域を結ぶチャネル領域が
形成される。

〔作　　用〕

本発明の第一の側面によれば、半導体基板の上に堆積さ
れた半導体層を素子領域とし、半導体層の露出した活性
面に対して不純物を吸着し且つ拡散してソース領域及び
ドレイン領域を形成する。

吸着量及び拡散条件（加熱温度及び加熱時間）を制御す
る事により、拡散濃度プロファイルを浅く限定する事が
できるので、ソース領域及びドレイン領域の拡散層の接
合を浅くし、且つ接合容量を小さくする事ができる。こ
の結果、得られた絶縁ゲート電界効果トランジスタの高
速化が達成される。

本発明の第二の側面によれば、基板に対する半導体層の
堆積に先立って、基板の活性面に対して不純物の吸着及
び拡散を行ない、チャネルストッパー領域を形成してい
る。その後に、半導体層が堆積され素子領域が設けられ
る。この素子領域に対して不純物を導入する事によりチ
ャネル領域を形成する。この結果チャネル領域の下には
チャネルストッパー領域が存在するので、チャネル領域
のバンチスルーや短チヤネル効果を有効に防止する事が
できる。

〔実　施　例〕

以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は、絶縁ゲート電界効果トランジスタの製
造方法の第一の実施例を示す工程図である。この実施例
においてはＰチャネル絶縁ゲート電界効果トランジスタ
が製造される。第１図（Ａ）に示す工程において、Ｎ型
のシリコンからなる基板１が準備される。基板１の表面
には、所定のパタンに従って第一のフィールド酸化膜２
が形成されている。そして、基板１の表面には第一のフ
ィールド酸化膜２によって囲まれた活性領域３が規定さ
れている。活性領域３の上及び第一のフィールド酸化膜
２の上にはシリコン半導体層４が堆積される。このシリ
コン半導体層４の堆積はシランガス（Ｓ　ｉＨ４）と水
素ガス（Ｈ２）を用いた減圧エピタキシャル成長により
行なわれる。

この峙、基板温度は８００℃ないし１０００℃に保持さ
れる。この様にして堆積されたシリコン半導体層４の膜
厚は２０００Å以下に設定する事ができる。従来のイオ
〉・注入により、半導体層に対して不純物を注入する場
合には、その不純物の濃度プロファイルから半導体層の
厚みを２０００Å以上にする必要があった。これに対し
て、新規な不純物導入方法を用いた場合には、その拡散
濃度プロファイルを浅く限定する事ができるので、結果
的にシリコン半導体層の厚みを従来に比して小さくする
事ができるのである。さて、基板１の活性領域３に堆積
されたシリコン半導体層４の部分はＮ−型の単結晶とな
り、第一のフィールド酸化、１１４２の上に堆積された
シリコン半導体層の部分は多結晶シリコンとなる。

第１図（Ｂ）に示す工程において、活性領域３の上及び
活性領域３に連なる第一のフィールド酸化膜２の縁部の
上を除いて該シリコン半導体層４を選択的に熱酸化し第
二のフィールド酸化膜５を形成する。この結果、残され
た半導体層４の部分は素子領域６を規定する。図示する
様に、素子領域６は活性領域３を平面的に見て包含して
おり、基板１の表面を有効に利用している事がわかる。

この構造により、フィールド酸化膜２及び５の膜厚が薄
くてすみ、バーズビークの発生が抑制され、基板上にお
ける半導体素子の集積度を著しく向上する事が可能とな
る。又ソース／ドレインがフィールド酸化膜上に設けら
れ接合容量が減少する。

第１図（Ｃ）に示す工程において、素子領域６の表面に
ゲート絶縁膜８を形成する。ゲート絶縁膜８は半導体層
４の表面を湿式酸化して得られる。

又ゲート絶縁膜８の上にはゲート電極９が重ねて形成さ
れる。ゲート電極９は化学気相成長法により多結晶シリ
コンを堆積する事により形成される。

続いて、ゲート絶縁膜８とゲート電極９の積層構造を、
フォトリソグラフィ技術及びエツチング技術を用いて所
定の形状にパタニングする。この様にしてゲート絶縁膜
８及びゲート電極９が除かれた半導体層４の表面は直ち
に不活性被膜１０即ちシリコン半導体層の自然酸化膜に
よって覆われる。

第１図（Ｄ）に示す工程において、シリコン半導体層４
の表面を被覆していた不活性被膜１０が除去され、半導
体層の活性表面が露出する。この工程は、例えば基板１
を高真空中において還元性ガスの存在下で加熱する事に
より実施される。

第１図（Ｅ）に示す工程において、活性化された半導体
層４の表面に対してＰ型の不純物成分例えばボロンを有
する気体例えばジボランを供給しＰ型の不純物ボロンを
含む吸着膜１１を形成する。この不純物吸着処理は基板
を加熱して行なわれる。

又不純物吸着膜はシリコンの活性面に対してのみ選択的
に堆積し、第二のフィールド酸化膜５の上には殆んど吸
着されない。あるいは、あとの熱工程において不安定で
ある為アウトデイフュージョンする。

第１図（Ｐ）に示す工程において、基板１の加熱処理が
行なわれ、不純物吸着膜１１を拡散源とする不純物ボロ
ンの固相拡散が行なわれ、シリコン半導体層４にＰ　型
のソース領域１０１及びＰ　型のドレイン領域１０２が
形成される。かかる拡散処理によって得られたソース領
域１０１及びドレイン領域１０２は従来に比して小さな
接合容量を有している。基板１の加熱即ちアニールは例
えば窒素ガス雰囲気中において基板を９００℃に加熱し
て３０分間行なわれる。この様にして、素子領域６にＰ
チャネル絶縁ゲート電界トランジスタ素子が形成される
。

最後に第１図（Ｇ）に示す工程において、基板１に層間
絶縁膜１０３が被覆され、且つエツチングによりコンタ
クトホールが形成される。この層間絶縁膜１０３は例え
ば化学気相成長法によりＰＳＧを堆積する事により行な
われる。この層間絶縁膜１０３の上に配線膜１０４が形
成される。

本発明にかかる絶縁ゲート電界効果トランジスタの製造
方法の要部は、半導体層４の表面を活性化し不純物を吸
着して固相拡散を行ない接合容量の小さなソース領域及
びドレイン領域を形成する為の一連の処理にある。第２
図はかかる一連の処理を行なう為の製造装置のブロック
図である。図示する様に、この装置は石英製の真空チャ
ンバ１２を備えている。この真空チャンバ１２はその内
部中央付近に素子領域の形成された基板１を搭載する為
のものである。基板１の温度は赤外線ランプ加熱方式あ
るいは抵抗加熱方式を用いた加熱系１３により所定の温
度に保つ事が可能である。真空チャンバ１２の内部はタ
ーボ分子ポンプを主排気ポンプとする複数のポンプから
構成される高真空排気系１４を用いて高真空に排気でき
る。チャンバ１２の内部の真空度は圧力計１５を用いて
常時モニタされている。基板１の搬送は、チャンバ１２
に対してゲートバルブｌｅａを介して接続されたロード
室１７とチャンバ１２との間で、ゲートバルブｌｅａを
開いた状態で搬送機構１８を用いて行なわれる。なおロ
ード室１７は、基板１のロード室ｉ７への出入れ時と搬
送時を除いて、通常はゲートバルブ１６ｂを開いた状態
でロード室排気系１９により高真空に排気されている。

チャンバ１２にはガス導入制御系２０を介してガス供給
源２１が接続されている。ガス供給源２１は処理に必要
な種々の原料気体を貯蔵する複数のボンベを内蔵してい
る。ガス供給源２１からチャンバ１２へ導入されるガス
の種類、導入圧力、導入時間等はガス導入制御系２０に
より制御されている。

次に第２図に示す装置を用いて、基板１に堆積された半
導体層に対してＰ型の不純物であるボロンを注入する一
連の処理について詳細に説明する。まず半導体層の表面
の清浄化即ち活性面の露出処理が行なわれる。基板１は
バックグランド圧力がＩ　Ｘ　１ｏ−４Ｐａ以下に設定
された真空チャンバ１２の中央部に設置され、基板温度
を例えば８５０℃に保持する。この状態でガス供給源２
１から水素ガスを、例えばチャンバ１２の内部圧力がＩ
　Ｘ　ｌｏ’Ｐａとなる様な条件で所定時間導入する。

これによって半導体層の表面に形成されていた不活性被
膜即ち自然酸化膜が除去され、化学的に活性なシリコン
半導体層表面が露出する。なおこの清浄化処理は還元性
のガスを用いなくとも、単に基板１を高真空に保持して
加熱する事により行なう事も可能である。半導体層表面
の清浄化が完了した後、水素ガスの導入を停止し基板温
度を例えば８００℃に設定する。この設定温度に到達し
安定した後、基板１の表面にボロンを含む化合物ガスで
あるジボラン（Ｂ２Ｈ６）（窒素ガスにより５％に希釈
した原料ガス）を、例えばチャンバ１２の圧力が３×１
Ｏ−２Ｐａとなる様な条件で所定時間導入する。その結
果ボロンあるいはボロンを含む化合物の吸着膜が半導体
層活性面に形成される。最後に基板１のアニールを行な
い不純物ボロンの半導体層に対する拡散を行なう。即ち
吸着膜を堆積した後、ジボランの導入を停止し窒素雰囲
気中で基板１の加熱を行ない吸着膜を拡散源とした半導
体層に対する不純物拡散を行なう。−同時に拡散された
不純物原子ボロンの活性化も行なわれる。本発明によれ
ば、ボロンの吸着量及びアニール条件（即ち加熱温度と
加熱時間）を制御する事によって、所望の不純物濃度及
び拡散深度を有するソース領域及びドレイン領域を半導
体層に形成する事が可能となる。

以上の説明から明らかな様に、この発明は化学的に活性
な半導体層の表面に少なくとも半導体層のドーパントと
なる不純物元素を含んだ物質の吸着膜を形成し、その吸
着膜を不純物拡散源とじて半導体層中への不純物注入を
行ないソース領域及びドレイン領域を形成する所にその
原理的特徴を有している。

上述した実施例においては、半導体層中にＰ型の不純物
を拡散しＰチャネルトランジスタを製造する為に原料ガ
スとしてジボランを用いている。これ以外に、Ｐ型の不
純物を導入する為に、トリメチルガリウム（ＴＭＧ）や
三塩化ホウ素（ＢＣｊ）３）等に代表される■族元素の
化合物を用いる事も可能である。又シリコン半導体層中
にＮ型の不純物を注入してＮチャネルトランジスタを製
造する場合には、例えばアルシン（Ａ　ｓ　Ｈａ　）　
、三塩化リン（２０ｇ３）、五塩化アンチモン（ＳｂＣ
１５）、ホスフィン（ＰＨ３）等を用いる事ができる。

又発明者のこれまでの研究により、基板上に堆積された
半導体層表面の清浄化の為に、基板温度は、バックグラ
ンド圧力及び雰囲気ガスとの関連を含めて、８００℃な
いし１２００℃に設定する事が好ましく、又吸着膜形成
処理の為に基板温度は４００℃ないし９５０℃の範囲に
設定する事が好ましく、拡散あるいはアニール処理の為
には吸着膜形成処理に用いた基板温度と同程度かやや高
めの範囲を用いる事が好ましい。

第３図は絶縁ゲート電界効果トランジスタの製造方法の
第二の実施例を示す工程図である。この実施例において
は、Ｎチャネル絶縁ゲート電界効果トランジスタが製造
される。第３図（＾）に示す工程において、Ｐ型のシリ
コン基板３１が準備される。そして、Ｐ型のシリコン基
板３１の表面に第一のフィールド酸化膜３２によって囲
まれた活性領域３３を形成する。活性領域３３の表面は
自然酸化膜３４によって被覆されている。

第３図（Ｂ）に示す工程において、活性領域３３を被覆
する自然酸化膜３４即ち不活性被膜を除去しシリコン半
導体基板３１の活性面を露出する。

第３図（Ｃ）に示す工程において、該活性面に対してＰ
型の不純物成分例えばボロンを有する気体例えばジボラ
ンを供給しＰ型の不純物ボロンを含む吸着８８５を堆積
する。この堆積は基板３１を加熱して行なう。

第３図（Ｄ）に示す工程において、吸着膜３５の上及び
第一のフィールド酸化膜３２の上にシリコン半導体層３
６を堆積する。この結果、半導体層３６及びシリコン半
導体基板３１の界面領域に、該吸着膜３５に起因するＰ
型の不純物拡散層３Ｂからなるチャネルストッパー領域
３７が形成される。

第３図（Ｅ）に示す工程において、活性領域３３の上及
び活性領域３３に連なる第一のフィールド酸化膜３２の
縁部の上を除いて半導体層３Ｂを選択的に熱酸化し、第
二のフィールド酸化膜３８を形成する。

この結果、残された半導体層３６の部分からなる素子領
域３９が規定される。この時、第二のフィールド酸化膜
を形成する際基板３１が加熱されるので、チャネルスト
ッパー領域３７に含まれる不純物ボロンの上下方向にお
ける拡散が進行し、チャネルストッパー領域３７の幅が
拡大する。

第３図（Ｆ）に示す工程において、素子領域３９にゲー
ト絶縁１１１５４０及びゲート電極４１を順次形成する
。

ゲート電極４１はフォトリソグラフィ及びエツチングに
より所定のパタンに加工されている一方、ゲート絶縁１
１４０は素子領域３９に存在する半導体層３Ｂの全面を
被覆している。

最後に第３図（Ｇ）に示す工程において、ゲート電極４
Ｉをマスクとして素子領域３９に対してＮ型の不純物例
えばヒ素を導入しＮ型のソース領域４２及びドレイン領
域４３を形成する。不純物ヒ素の導入は、例えばゲート
絶縁膜４０を介して、イオン注入により行なわれる。こ
の結果、ゲート電極４１の下方でチャネルストッパー領
域３３の上方において、ソース領域４２とドレイン領域
４３を結ぶチャネル領域４４が形成される。こうして、
Ｎ型のソース領域４２及びＮ型のドレイン領域４３を有
するＮチャネル絶縁ゲート電界効果トランジスタが完成
する。図示する様に、チャネル領域４４の下方にはチャ
ネルストッパー領域３３が配置しており、チャネル領域
における空乏層の広がりを抑制しチャネル領域のパンチ
スルーや短チヤネル効果を有効に防止している。

〔発明の効果〕

上述した様に、本発明の第一の側面によれば、シリコン
基板の上に堆積されたシリコン半導体層を素子領域とし
て利用し、この半導体層に不純物を直接的に吸着させ拡
散を行なう事によりソース領域及びドレイン領域を形成
しているので、従来のイオン注入を用いた方法に比べ、
ソース領域及びドレイン領域の接合容量を小さくする事
が可能となる。又フィールド酸化膜の膜厚が薄くてすむ
事からバーズビークの発生が抑制される。従って絶縁ゲ
ート電界効果トランジスタの高速化及び微細化に効果が
ある。

又本発明の第二の側面によれば、シリコン基板１と素子
領域となるシリコン半導体層の界面に不純物を含む吸着
膜を直接的に堆積させチャネルストッパー領域を形成す
る様にしたので、チャネル領域のバンチスルーや短チヤ
ネル効果を有効に防止する事が可能となり、その分チャ
ネル幅を短縮でき半導体素子の微細化に効果がある。

【図面の簡単な説明】

第１図は絶縁ゲート電界効果トランジスタの製造方法の
一実施例を示す工程図、第２図は絶縁ゲート電界効果ト
ランジスタの製造に用いる装置のブロック図、及び第３
図は絶縁ゲート電界効果トランジスタの製造方法の他の
実施例を示す工程図である。 １・・・シリコン基板 ２・・・第一のフィールド酸化膜 ３・・・活性領域 ４・・・シリコン半導体層 ５・・・第二のフィールド酸化膜 ６・・・素子領域　　　　　　８・・・ゲート絶縁膜９
・・・ゲート電極　　　　　ｌＯ・・・不活性被膜１１
・・・不純物吸着膜 ３７・・・チャネルストッパー領域

Claims (1)

1. 【特許請求の範囲】 １、第一導電型半導体基板の表面に第一のフィールド酸
   化膜によって囲まれた活性領域を形成する第一工程と、 活性領域の上及び第一のフィールド酸化膜の上に半導体
   層を堆積する第二工程と、 活性領域の上及び活性領域に連なる第一の フィールド酸化膜縁部の上を除いて該半導体層を選択的
   に熱酸化し第二のフィールド酸化膜を形成する事により
   、残された半導体層の部分からなる素子領域を生成する
   第三工程と、 素子領域の一部分にゲート絶縁膜及びゲート電極からな
   る積層を形成する第四工程と、 該積層に覆われていない素子領域に存在する半導体層の
   表面を活性化する第五工程と、 活性化された表面に対して第二導電型の不純物成分を有
   する気体を供給し第二導電型の不純物成分元素又はその
   化合物を含む吸着膜を形成する第六工程と、 吸着膜を拡散源とする固相拡散を行ない半導体層中に第
   二導電型のソース領域及びドレイン領域を形成する第七
   工程とからなる絶縁ゲート電界効果トランジスタの製造
   方法。 ２、第六工程は、Ｎ型シリコン基板に堆積されたＮ＾−
   型半導体層の活性化面に対してＰ型不純物成分ボロンを
   有する気体ジボランを供給しＰ型の不純物ボロンを含む
   吸着膜を形成する工程である請求項１に記載のＰチャネ
   ル絶縁ゲート電界効果トランジスタの製造方法。 ３、第一導電型半導体基板の表面に第一のフィールド酸
   化膜によって囲まれた活性領域を形成する第一工程と、 活性領域を被覆する不活性被膜を除去し半導体基板の活
   性面を露出する第二工程と、 該活性面に対して第一導電型の不純物成分を有する気体
   を供給し第一導電型の不純物成分元素又はその化合物を
   含む吸着膜を形成する第三工程と、吸着膜の上及び第一
   のフィールド酸化膜の上に半導体層を堆積し、半導体層
   及び半導体基板の界面領域に、該吸着膜に起因する第一
   導電型の不純物拡散層からなるチャネルストッパー領域
   を形成する第四工程と、 活性領域の上及び活性領域に連なる第一の フィールド酸化膜縁部の上を除いて該半導体層を選択的
   に熱酸化し、第二のフィールド酸化膜を形成する事によ
   り、残された半導体層の部分からなる素子領域を生成す
   る第五工程と、 素子領域にゲート絶縁膜及びゲート電極を順次形成する
   第六工程と、 該ゲート電極をマスクとして素子領域に対して第二導電
   型の不純物を導入し第二導電型のソース領域及びドレイ
   ン領域を形成し、ゲート電極下方でチャネルストッパー
   領域の上方においてソース領域とドレイン領域を結ぶチ
   ャネル領域を規定する第七工程とからなる絶縁ゲート電
   界効果トランジスタの製造方法。 ４、第三工程は、Ｐ型シリコン基板の活性面に対してＰ
   型不純物成分ボロンを有する気体ジボランを供給しＰ型
   の不純物ボロンを含む吸着膜を形成する工程である請求
   項１に記載のＮチャネル絶縁ゲート電界効果トランジス
   タの製造方法。