JP3130906B2 - 半導体内壁に対する不純物の注入方法 - Google Patents
半導体内壁に対する不純物の注入方法Info
- Publication number
- JP3130906B2 JP3130906B2 JP01313722A JP31372289A JP3130906B2 JP 3130906 B2 JP3130906 B2 JP 3130906B2 JP 01313722 A JP01313722 A JP 01313722A JP 31372289 A JP31372289 A JP 31372289A JP 3130906 B2 JP3130906 B2 JP 3130906B2
- Authority
- JP
- Japan
- Prior art keywords
- wall
- impurity
- trench
- film
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 title claims description 91
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000000034 method Methods 0.000 title claims description 32
- 238000009792 diffusion process Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 43
- 238000001179 sorption measurement Methods 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 150000001875 compounds Chemical class 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 239000007790 solid phase Substances 0.000 claims 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 30
- 229910052796 boron Inorganic materials 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 27
- 229910052710 silicon Inorganic materials 0.000 description 27
- 239000010703 silicon Substances 0.000 description 27
- 239000007789 gas Substances 0.000 description 20
- 238000002513 implantation Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000004140 cleaning Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 1
- VMPVEPPRYRXYNP-UHFFFAOYSA-I antimony(5+);pentachloride Chemical compound Cl[Sb](Cl)(Cl)(Cl)Cl VMPVEPPRYRXYNP-UHFFFAOYSA-I 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- FAIAAWCVCHQXDN-UHFFFAOYSA-N phosphorus trichloride Chemical compound ClP(Cl)Cl FAIAAWCVCHQXDN-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N sulfuric acid Substances OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- -1 sulfuric acid peroxide Chemical class 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66166—Resistors with PN junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体の表面に設けられたトレンチ又は溝
の内壁に対して不純物を一様且つ連続的に注入する方法
に関する。
の内壁に対して不純物を一様且つ連続的に注入する方法
に関する。
従来から半導体装置の集積度を向上させる一環とし
て、半導体基板の表面にトレンチを設け、このトレンチ
に対して半導体抵抗素子や半導体容量素子を形成する技
術が知られている。あるいはこのトレンチを利用して素
子分離領域を形成する方法が知られている。これらの素
子あるいは分離領域を形成する為に、トレンチ内壁に対
して不純物を拡散する必要がある。従来においては、か
かる内壁に対する不純物の注入はイオンインプランテー
ションやいわゆるプリデポジションによって行なってい
た。
て、半導体基板の表面にトレンチを設け、このトレンチ
に対して半導体抵抗素子や半導体容量素子を形成する技
術が知られている。あるいはこのトレンチを利用して素
子分離領域を形成する方法が知られている。これらの素
子あるいは分離領域を形成する為に、トレンチ内壁に対
して不純物を拡散する必要がある。従来においては、か
かる内壁に対する不純物の注入はイオンインプランテー
ションやいわゆるプリデポジションによって行なってい
た。
しかしながらイオンインプランテーションの場合に
は、注入すべき不純物のイオンを加速して打込む為、必
然的に注入の方向性が生じる。従って、トレンチの内壁
全面に亘って不純物を一様の濃度且つ一様の深度で注入
する事ができないという問題点があった。又いわゆるプ
リデポジションを用いた場合には、トレンチ内壁の不活
性被膜を介して不純物の拡散が行なわれる為、拡散濃度
及び拡散深度を制御する事が困難であるという問題点が
あった。
は、注入すべき不純物のイオンを加速して打込む為、必
然的に注入の方向性が生じる。従って、トレンチの内壁
全面に亘って不純物を一様の濃度且つ一様の深度で注入
する事ができないという問題点があった。又いわゆるプ
リデポジションを用いた場合には、トレンチ内壁の不活
性被膜を介して不純物の拡散が行なわれる為、拡散濃度
及び拡散深度を制御する事が困難であるという問題点が
あった。
上述した従来の技術の問題点に鑑み、本発明はトレン
チの内壁に対して一様且つ連続的に不純物を注入する事
のできる方法を提供する事を目的とする。
チの内壁に対して一様且つ連続的に不純物を注入する事
のできる方法を提供する事を目的とする。
第１図は本発明にかかる不純物注入方法の概念を説明
する為の工程図である。第１図（Ａ）に示す工程におい
て、半導体基板１の表面に凹部２を設ける。凹部２は例
えばトレンチであり内壁３を有している。ここでいう内
壁３は凹部２の側壁及び底面壁を含む概念である。内壁
３は不可避的に不活性被膜４によって被覆されている。
する為の工程図である。第１図（Ａ）に示す工程におい
て、半導体基板１の表面に凹部２を設ける。凹部２は例
えばトレンチであり内壁３を有している。ここでいう内
壁３は凹部２の側壁及び底面壁を含む概念である。内壁
３は不可避的に不活性被膜４によって被覆されている。
第１図（Ｂ）に示す工程において、内壁３の表面に存
在する不活性被覆を除去し活性面を露出する。半導体基
板１がシリコンで構成されている場合には、この不活性
被覆４はシリコンの酸化膜である。凹部２あるいはトレ
ンチは通常反応性イオンエッチングにより形成される
が、反応性イオンエッチングの終了後、凹部２の内壁３
は速かに不活性被膜により覆われる。従って第１図
（Ｂ）に示す工程により、凹部２の内壁３の清浄化を行
ない活性面を露出させる必要がある。この清浄化処理は
半導体基板１を加熱状態に保持し高真空中に放置する事
により行なわれる。この時水素ガス等の還元性気体を導
入すれば清浄化が促進される。
在する不活性被覆を除去し活性面を露出する。半導体基
板１がシリコンで構成されている場合には、この不活性
被覆４はシリコンの酸化膜である。凹部２あるいはトレ
ンチは通常反応性イオンエッチングにより形成される
が、反応性イオンエッチングの終了後、凹部２の内壁３
は速かに不活性被膜により覆われる。従って第１図
（Ｂ）に示す工程により、凹部２の内壁３の清浄化を行
ない活性面を露出させる必要がある。この清浄化処理は
半導体基板１を加熱状態に保持し高真空中に放置する事
により行なわれる。この時水素ガス等の還元性気体を導
入すれば清浄化が促進される。
第１図（Ｃ）に示す工程において、内壁３の露出した
活性面に対して不純物成分例えばボロンを有する気体例
えばジボランを供給し不純物成分元素又は不純物成分の
化合物を吸着して不純物膜５を形成する。この不純物膜
５の吸着処理は高真空下においてジボランガスを所定の
蒸気圧で導入する事により行なわれる。不純物膜５は活
性面に対してのみ実質的に選択的に吸着される。
活性面に対して不純物成分例えばボロンを有する気体例
えばジボランを供給し不純物成分元素又は不純物成分の
化合物を吸着して不純物膜５を形成する。この不純物膜
５の吸着処理は高真空下においてジボランガスを所定の
蒸気圧で導入する事により行なわれる。不純物膜５は活
性面に対してのみ実質的に選択的に吸着される。
最後に第１図（Ｄ）に示す工程において、半導体基板
１を加熱し不純物膜５を構成する不純物例えばボロンを
内壁３の内部に向って拡散し活性化する。その結果、内
壁３に沿って不純物拡散層６が形成される。この不純物
拡散層６は吸着された不純物膜５の吸着量等を制御する
事により所望の導電率及び不純物拡散濃度を有する。そ
の結果、不純物拡散層６は抵抗体層、電極層、あるいは
電気的分離層として用いる事ができる。
１を加熱し不純物膜５を構成する不純物例えばボロンを
内壁３の内部に向って拡散し活性化する。その結果、内
壁３に沿って不純物拡散層６が形成される。この不純物
拡散層６は吸着された不純物膜５の吸着量等を制御する
事により所望の導電率及び不純物拡散濃度を有する。そ
の結果、不純物拡散層６は抵抗体層、電極層、あるいは
電気的分離層として用いる事ができる。
次に第２図及び第３図を参照して本発明の作用を詳細
に説明する。第２図は本発明にかかる不純物の注入方法
を実施する為の注入装置を示すブロック図である。図示
する様に、シリコン基板１は石英製のチャンバ12の内部
中央付近に設置される。シリコン基板１にはあらかじめ
トレンチが設けられており且つトレンチの内壁以外の部
分にはマスクが施されている。シリコン基板１の温度は
赤外線ランプ加熱方式あるいは抵抗加熱方式を用いた加
熱系13により制御されており、所定の温度に保つ事がで
きる。チャンバ12の内部はターボ分子ポンプを主排気ポ
ンプとする複数のポンプから構成される高真空排気系14
を用いて高真空に排気する事が可能である。又チャンバ
12の内部の真空度は圧力計15により常時モニタされてい
る。シリコン基板１の搬送は、チャンバ12に対してゲー
トバルブ16aを介して接続されたロード室17とチャンバ1
2との間で、ゲートバルブ16aを開いた状態で搬送機構18
を用いて行なわれる。なおロード室17は、シリコン基板
１のロード室17への出入れ時と搬送時を除いて、通常は
ゲートバルブ16bを開いた状態でロード室排気系19によ
り高真空に排気されている。チャンバ12にはガス導入制
御系20を介してガス供給源21が接続されている。ガス供
給源21は不純物の注入処理に必要な種々の原料気体を貯
蔵する複数のガスボンベを内蔵している。ガス供給源21
からチャンバ12へ導入されるガスの種類、導入量、導入
時間等はガス導入制御系20によりコントロールされてい
る。
に説明する。第２図は本発明にかかる不純物の注入方法
を実施する為の注入装置を示すブロック図である。図示
する様に、シリコン基板１は石英製のチャンバ12の内部
中央付近に設置される。シリコン基板１にはあらかじめ
トレンチが設けられており且つトレンチの内壁以外の部
分にはマスクが施されている。シリコン基板１の温度は
赤外線ランプ加熱方式あるいは抵抗加熱方式を用いた加
熱系13により制御されており、所定の温度に保つ事がで
きる。チャンバ12の内部はターボ分子ポンプを主排気ポ
ンプとする複数のポンプから構成される高真空排気系14
を用いて高真空に排気する事が可能である。又チャンバ
12の内部の真空度は圧力計15により常時モニタされてい
る。シリコン基板１の搬送は、チャンバ12に対してゲー
トバルブ16aを介して接続されたロード室17とチャンバ1
2との間で、ゲートバルブ16aを開いた状態で搬送機構18
を用いて行なわれる。なおロード室17は、シリコン基板
１のロード室17への出入れ時と搬送時を除いて、通常は
ゲートバルブ16bを開いた状態でロード室排気系19によ
り高真空に排気されている。チャンバ12にはガス導入制
御系20を介してガス供給源21が接続されている。ガス供
給源21は不純物の注入処理に必要な種々の原料気体を貯
蔵する複数のガスボンベを内蔵している。ガス供給源21
からチャンバ12へ導入されるガスの種類、導入量、導入
時間等はガス導入制御系20によりコントロールされてい
る。
次に第２図に示す注入装置を用いてシリコン基板１の
表面内に形成された内壁に不純物を注入する工程を、ボ
ロンをドープする場合を例にとって詳細に説明する。ま
ず、シリコン基板１に形成されたトレンチの内壁を清浄
化する処理を説明する。シリコン基板１はバックグラン
ド圧力が１×10-4Pa以下に保持された真空チャンバ12の
中央部にセットされる。そしてシリコン基板１を850℃
に保持し且つ水素ガスを、例えばチャンバ12の内部の圧
力が1.3×10-2Paになる様な条件で所定時間導入する。
これによりシリコン基板１の内壁に形成されている自然
酸化膜が除去され、化学的に活性なシリコン表面が露出
する。続いて、活性化された内壁に対してボロンあるい
はボロンを含む化合物の吸着層が形成される。即ち内壁
表面の清浄化が完了した後、水素ガスの導入を停止し、
基板温度を例えば800℃に設定する。その設定温度に到
達し安定した後、チャンバ12内にボロンを含む化合物ガ
スであるジボラン（B2H6）を窒素ガスを用いて５％に希
釈した原料ガスを、例えばチャンバ12の圧力が1.3×10
-2Paとなる様な条件で一定時間導入する。この結果、ボ
ロンあるいはボロンを含む化合物の吸着層がシリコン基
板１の活性化された内壁に吸着される。この時、ボロン
の吸着層あるいはボロンを含む化合物の吸着層の形成と
同時に、ジボラン導入時の基板温度及びジボラン導入圧
力で決まる一定の割合で、ボロンのバルク中への拡散も
部分的に進行していると思われる。続いて、シリコン基
板１の加熱処理即ちアニールが行なわれる。ボロン不純
物膜を内壁に吸着させた後、ジボランガスの導入を停止
し、真空中で所定時間加熱を行なう。この時の基板温度
は不純物吸着処理に用いられた基板温度より若干高めに
設定する事が好ましい。このアニールを行なう事により
ボロンの不純物膜を拡散源とした不純物拡散層が内壁に
沿って形成されると同時に、拡散された不純物原子の活
性化が行なわれる。本発明においては、ボロンの吸着量
及びアニール条件（基板加熱温度と加熱時間）を制御す
る事によって、所望の不純物濃度及び拡散深度を有する
不純物拡散層を得る事ができる。
表面内に形成された内壁に不純物を注入する工程を、ボ
ロンをドープする場合を例にとって詳細に説明する。ま
ず、シリコン基板１に形成されたトレンチの内壁を清浄
化する処理を説明する。シリコン基板１はバックグラン
ド圧力が１×10-4Pa以下に保持された真空チャンバ12の
中央部にセットされる。そしてシリコン基板１を850℃
に保持し且つ水素ガスを、例えばチャンバ12の内部の圧
力が1.3×10-2Paになる様な条件で所定時間導入する。
これによりシリコン基板１の内壁に形成されている自然
酸化膜が除去され、化学的に活性なシリコン表面が露出
する。続いて、活性化された内壁に対してボロンあるい
はボロンを含む化合物の吸着層が形成される。即ち内壁
表面の清浄化が完了した後、水素ガスの導入を停止し、
基板温度を例えば800℃に設定する。その設定温度に到
達し安定した後、チャンバ12内にボロンを含む化合物ガ
スであるジボラン（B2H6）を窒素ガスを用いて５％に希
釈した原料ガスを、例えばチャンバ12の圧力が1.3×10
-2Paとなる様な条件で一定時間導入する。この結果、ボ
ロンあるいはボロンを含む化合物の吸着層がシリコン基
板１の活性化された内壁に吸着される。この時、ボロン
の吸着層あるいはボロンを含む化合物の吸着層の形成と
同時に、ジボラン導入時の基板温度及びジボラン導入圧
力で決まる一定の割合で、ボロンのバルク中への拡散も
部分的に進行していると思われる。続いて、シリコン基
板１の加熱処理即ちアニールが行なわれる。ボロン不純
物膜を内壁に吸着させた後、ジボランガスの導入を停止
し、真空中で所定時間加熱を行なう。この時の基板温度
は不純物吸着処理に用いられた基板温度より若干高めに
設定する事が好ましい。このアニールを行なう事により
ボロンの不純物膜を拡散源とした不純物拡散層が内壁に
沿って形成されると同時に、拡散された不純物原子の活
性化が行なわれる。本発明においては、ボロンの吸着量
及びアニール条件（基板加熱温度と加熱時間）を制御す
る事によって、所望の不純物濃度及び拡散深度を有する
不純物拡散層を得る事ができる。
第３図は上述した工程においてジボラン導入圧力をパ
ラメータとした場合の、ドープされたボロンのピーク濃
度のジボラン導入時間依存特性図である。第３図に示す
様に、ジボラン導入圧力を大きくすればするほどボロン
の吸着量が増加し注入されるボロンのピーク濃度も従っ
て増加する。又ジボランガスの導入時間を長くすればす
るほど、吸着されるボロンの量が増し、従って注入され
るボロンのピーク濃度も増加する。この様に、ジボラン
の導入圧力及び導入時間を適当に設定する事により、不
純物拡散層のボロンピーク濃度を調整する事が可能であ
り、その結果ボロン拡散層は様々の用途に用いる事がで
きる。
ラメータとした場合の、ドープされたボロンのピーク濃
度のジボラン導入時間依存特性図である。第３図に示す
様に、ジボラン導入圧力を大きくすればするほどボロン
の吸着量が増加し注入されるボロンのピーク濃度も従っ
て増加する。又ジボランガスの導入時間を長くすればす
るほど、吸着されるボロンの量が増し、従って注入され
るボロンのピーク濃度も増加する。この様に、ジボラン
の導入圧力及び導入時間を適当に設定する事により、不
純物拡散層のボロンピーク濃度を調整する事が可能であ
り、その結果ボロン拡散層は様々の用途に用いる事がで
きる。
以上の説明から明らかな様に、この発明は化学的に活
性処理を施された半導体内壁に少なくとも半導体のドー
パントとなる不純物元素を含んだ物質の吸着層を形成
し、その吸着層を不純物拡散源として半導体の内壁中に
不純物ドーピングを行なう所にその原理的特徴を有して
いる。発明者の詳細な研究によれば、酸化膜で覆われた
不活性面に対しては活性面に比べて、吸着層が殆んど形
成されないかあるいは少なくとも１桁以上少ない量の吸
着不純物しか残らない事が判明している。特に、シリコ
ン表面にボロンを吸着させる場合には、あらかじめ自然
酸化膜等の不活性被覆を除去しておく事が重要であると
思われる。
性処理を施された半導体内壁に少なくとも半導体のドー
パントとなる不純物元素を含んだ物質の吸着層を形成
し、その吸着層を不純物拡散源として半導体の内壁中に
不純物ドーピングを行なう所にその原理的特徴を有して
いる。発明者の詳細な研究によれば、酸化膜で覆われた
不活性面に対しては活性面に比べて、吸着層が殆んど形
成されないかあるいは少なくとも１桁以上少ない量の吸
着不純物しか残らない事が判明している。特に、シリコ
ン表面にボロンを吸着させる場合には、あらかじめ自然
酸化膜等の不活性被覆を除去しておく事が重要であると
思われる。
シリコン半導体の内壁に対してＰ型の不純物を注入す
る場合には、ジボラン以外の原料気体例えばトリメチル
ガリウム（TMG）、三塩化ホウ素（BCl3）等に代表され
るIII族元素の化合物を用いる事ができる。同様にシリ
コン半導体の内壁に対してＮ型の不純物をドーピングす
る場合には、原料気体としてアルシン（AsH3）、三塩化
リン（PCl3）、五塩化アンチモン（SbCl5）、ホスフィ
ン（PH3）等を利用する事ができる。
る場合には、ジボラン以外の原料気体例えばトリメチル
ガリウム（TMG）、三塩化ホウ素（BCl3）等に代表され
るIII族元素の化合物を用いる事ができる。同様にシリ
コン半導体の内壁に対してＮ型の不純物をドーピングす
る場合には、原料気体としてアルシン（AsH3）、三塩化
リン（PCl3）、五塩化アンチモン（SbCl5）、ホスフィ
ン（PH3）等を利用する事ができる。
又半導体基板内壁の清浄化処理を行なう為には、基板
温度は、バックグランド圧力及び雰囲気ガスとの関連を
含めて、800℃ないし1200℃の範囲に設定する事が好ま
しく、吸着層形成処理においては基板温度を400℃ない
し950℃の範囲に設定する事が好ましい。
温度は、バックグランド圧力及び雰囲気ガスとの関連を
含めて、800℃ないし1200℃の範囲に設定する事が好ま
しく、吸着層形成処理においては基板温度を400℃ない
し950℃の範囲に設定する事が好ましい。
さらに、活性化された半導体基板の内壁に対して直接
不純物吸着膜を形成する他に、下地処理としてエピタキ
シャル成長されたシリコン膜を用いる事も可能である。
あるいは形成された不純物吸着膜の上にエピタキシャル
成長法によりシリコン単結晶膜を形成してもよい。さら
には、不純物吸着膜及びシリコン単結晶膜を互いに積層
させて不純物拡散層を形成してもよい。この様に、シリ
コン単結晶膜を介在させると不純物の活性化が促進され
るという特徴がある。さらに、不純物吸着膜及びシリコ
ン単結晶膜を積層させる事により、結果的に不純物拡散
層の層厚を自由に制御する事ができる。さらに、不純物
吸着膜の形成及び拡散を繰返す事により、所望の不純物
濃度及び拡散深度を有する不純物拡散層を得る事もでき
る。
不純物吸着膜を形成する他に、下地処理としてエピタキ
シャル成長されたシリコン膜を用いる事も可能である。
あるいは形成された不純物吸着膜の上にエピタキシャル
成長法によりシリコン単結晶膜を形成してもよい。さら
には、不純物吸着膜及びシリコン単結晶膜を互いに積層
させて不純物拡散層を形成してもよい。この様に、シリ
コン単結晶膜を介在させると不純物の活性化が促進され
るという特徴がある。さらに、不純物吸着膜及びシリコ
ン単結晶膜を積層させる事により、結果的に不純物拡散
層の層厚を自由に制御する事ができる。さらに、不純物
吸着膜の形成及び拡散を繰返す事により、所望の不純物
濃度及び拡散深度を有する不純物拡散層を得る事もでき
る。
以下図面に従って本発明の好適な実施例を詳細に説明
する。
する。
第４図は本発明にかかる不純物の注入方法をいわゆる
トレンチ抵抗素子の製造に応用した実施例を示す工程図
である。第４図（Ａ）に示す工程において、シリコンか
らなる半導体基板41の表面にトレンチ42を設け、内壁43
を形成する。トレンチ42の形成は例えば反応性イオンエ
ッチングにより行なわれる。
トレンチ抵抗素子の製造に応用した実施例を示す工程図
である。第４図（Ａ）に示す工程において、シリコンか
らなる半導体基板41の表面にトレンチ42を設け、内壁43
を形成する。トレンチ42の形成は例えば反応性イオンエ
ッチングにより行なわれる。
第４図（Ｂ）に示す工程において、不純物を注入する
領域以外の領域をマスクする為にトレンチ42の両側に沿
って絶縁膜44を形成する。絶縁膜44はシリコン酸化膜あ
るいはシリコン窒化膜を化学気相成長法により堆積する
事により形成される。
領域以外の領域をマスクする為にトレンチ42の両側に沿
って絶縁膜44を形成する。絶縁膜44はシリコン酸化膜あ
るいはシリコン窒化膜を化学気相成長法により堆積する
事により形成される。
第４図（Ｃ）に示す工程において、内壁43及びシリコ
ン基板41の露出された表面に対して清浄化処理を行な
い、不活性膜を除去して活性面を露出させる。続いてこ
の活性面に対してジボランガスを供給し、選択的にボロ
ンを含む不純物吸着膜45を形成する。この不純物吸着膜
45の形成は化学的に行なわれる為、内壁43に沿って一様
な厚みで堆積される。
ン基板41の露出された表面に対して清浄化処理を行な
い、不活性膜を除去して活性面を露出させる。続いてこ
の活性面に対してジボランガスを供給し、選択的にボロ
ンを含む不純物吸着膜45を形成する。この不純物吸着膜
45の形成は化学的に行なわれる為、内壁43に沿って一様
な厚みで堆積される。
第４図（Ｄ）に示す工程において、基板41の加熱処理
が施され吸着膜45を構成する不純物ボロンは内壁43に沿
って一様に拡散され、不純物拡散層46を形成する。この
不純物拡散層46はP+型であり、不純物ボロンの導入量を
制御する事により、所望の抵抗値を有している。加えて
不純物拡散層46は内壁43に沿って均一且つ連続的に形成
されている為極めて良好な抵抗体膜を提供している。
が施され吸着膜45を構成する不純物ボロンは内壁43に沿
って一様に拡散され、不純物拡散層46を形成する。この
不純物拡散層46はP+型であり、不純物ボロンの導入量を
制御する事により、所望の抵抗値を有している。加えて
不純物拡散層46は内壁43に沿って均一且つ連続的に形成
されている為極めて良好な抵抗体膜を提供している。
最後に第４図（Ｅ）に示す工程において、一対の電極
膜47が形成され、いわゆるトレンチ抵抗素子が製造され
る。本実施例によれば、トレンチ内に抵抗素子を設ける
事ができるので半導体装置の微細化が可能となる。トレ
ンチ内壁への抵抗体膜の形成を従来のデポジション技術
で行なうと、段切れあるいは膜厚不均一等の問題が生じ
実用上好ましくない。
膜47が形成され、いわゆるトレンチ抵抗素子が製造され
る。本実施例によれば、トレンチ内に抵抗素子を設ける
事ができるので半導体装置の微細化が可能となる。トレ
ンチ内壁への抵抗体膜の形成を従来のデポジション技術
で行なうと、段切れあるいは膜厚不均一等の問題が生じ
実用上好ましくない。
第５図は本発明にかかる不純物注入方法をトレンチ抵
抗素子の製造に応用した他の実施例を示す模式図であ
る。図示する様に、本実施例にかかるトレンチ抵抗素子
はシリコン半導体基板51の表面に形成された凹部52を有
している。この凹部52は上方に比べて下方の部分が拡大
しており、半導体基板51をより立体的に有効活用する事
が可能である。凹部52の内壁に沿ってボロンの不純物拡
散層53が形成されている。この凹部52の両側には絶縁膜
54を介して一対の電極膜55が形成されている。この一対
の電極膜55の各端部は不純物拡散層53に接合されてお
り、トレンチ抵抗素子を構成する。
抗素子の製造に応用した他の実施例を示す模式図であ
る。図示する様に、本実施例にかかるトレンチ抵抗素子
はシリコン半導体基板51の表面に形成された凹部52を有
している。この凹部52は上方に比べて下方の部分が拡大
しており、半導体基板51をより立体的に有効活用する事
が可能である。凹部52の内壁に沿ってボロンの不純物拡
散層53が形成されている。この凹部52の両側には絶縁膜
54を介して一対の電極膜55が形成されている。この一対
の電極膜55の各端部は不純物拡散層53に接合されてお
り、トレンチ抵抗素子を構成する。
第６図は本発明にかかる不純物の注入方法をいわゆる
トレンチ分離領域の形成に応用した実施例を示す工程図
である。第６図（Ａ）に示す工程において、シリコンか
らなる半導体基板61の表面に絶縁膜62を形成する。絶縁
膜62はシリコン酸化膜あるいはシリコン窒化膜から構成
されている。絶縁膜62の上にはレジスト膜63が塗布され
ている。レジスト膜63は所定のパタンに従ってエッチン
グされ、部分的に除去されている。この部分的に除去さ
れた部分には後に素子分離の為の領域が形成される。
トレンチ分離領域の形成に応用した実施例を示す工程図
である。第６図（Ａ）に示す工程において、シリコンか
らなる半導体基板61の表面に絶縁膜62を形成する。絶縁
膜62はシリコン酸化膜あるいはシリコン窒化膜から構成
されている。絶縁膜62の上にはレジスト膜63が塗布され
ている。レジスト膜63は所定のパタンに従ってエッチン
グされ、部分的に除去されている。この部分的に除去さ
れた部分には後に素子分離の為の領域が形成される。
第６図（Ｂ）に示す工程において、レジスト膜63を介
して反応性イオンエッチングが行なわれトレンチ64が形
成され、引き続き、硫酸過酸化水あるいは濃硝酸で処理
する事で、レジスト膜63も除去される。
して反応性イオンエッチングが行なわれトレンチ64が形
成され、引き続き、硫酸過酸化水あるいは濃硝酸で処理
する事で、レジスト膜63も除去される。
続いて第６図（Ｃ）に示す工程において、トレンチの
内壁に対してのみ選択的にボロンの不純物吸着膜が形成
される。この吸着膜65は前述した様に、ジボランガスを
基板61を加熱した状態で導入する事により行なわれる。
内壁に対してのみ選択的にボロンの不純物吸着膜が形成
される。この吸着膜65は前述した様に、ジボランガスを
基板61を加熱した状態で導入する事により行なわれる。
第６図（Ｄ）に示す工程において、基板61の加熱処理
が行なわれ、不純物吸着膜65に含まれるボロンはトレン
チの内壁に沿って半導体基板61に拡散され活性化され
る。その結果、高濃度のＰ型不純物拡散層66が形成され
る。この不純物拡散層66はトレンチを完全且つ一様に覆
う様に形成されている。
が行なわれ、不純物吸着膜65に含まれるボロンはトレン
チの内壁に沿って半導体基板61に拡散され活性化され
る。その結果、高濃度のＰ型不純物拡散層66が形成され
る。この不純物拡散層66はトレンチを完全且つ一様に覆
う様に形成されている。
最後に第６図（Ｅ）に示す工程において、トレンチ64
の内部に酸化膜67が充填される。この結果、いわゆるト
レンチ分離領域が形成されるのである。このトレンチ分
離領域は充填された酸化膜67と不純物拡散層66の２層構
造を有する。高濃度のＰ型不純物拡散層66が酸化膜67と
半導体基板61の間に介在している為、素子領域の分離が
完全に行なわれる。即ちこの不純物拡散層66は界面近傍
の半導体層の反転を防止する機能を有し、トレンチ分離
領域の閾値電圧を著しく高めるものである。
の内部に酸化膜67が充填される。この結果、いわゆるト
レンチ分離領域が形成されるのである。このトレンチ分
離領域は充填された酸化膜67と不純物拡散層66の２層構
造を有する。高濃度のＰ型不純物拡散層66が酸化膜67と
半導体基板61の間に介在している為、素子領域の分離が
完全に行なわれる。即ちこの不純物拡散層66は界面近傍
の半導体層の反転を防止する機能を有し、トレンチ分離
領域の閾値電圧を著しく高めるものである。
最後に第７図は本発明にかかる不純物の注入方法をい
わゆるトレンチ容量素子の製造に応用した実施例を示す
断面図である。図示する様に、トレンチ容量素子はＮ型
のシリコン半導体基板71に形成されている。基板71の表
面にはトレンチが設けられており、トレンチの内壁に沿
ってP+型の電極層72が形成されている。この電極層72は
本発明にかかる不純物の注入方法により形成されたもの
であり、ボロンを含むP+型の不純物拡散層である。この
電極層72に沿って誘電体層73が形成されている。誘電体
層73は例えば二酸化シリコンを化学気相成長させる事に
より堆積される。又誘電体層73に沿って他方の電極層74
が形成されている。この電極層74は例えばシリコン多結
晶膜を堆積し且つ高濃度に不純物を注入する事により形
成される。本実施例によれば、半導体基板の表面内部に
トレンチ容量素子を容易に形成する事ができ、半導体装
置の集積度を向上させる事ができる。
わゆるトレンチ容量素子の製造に応用した実施例を示す
断面図である。図示する様に、トレンチ容量素子はＮ型
のシリコン半導体基板71に形成されている。基板71の表
面にはトレンチが設けられており、トレンチの内壁に沿
ってP+型の電極層72が形成されている。この電極層72は
本発明にかかる不純物の注入方法により形成されたもの
であり、ボロンを含むP+型の不純物拡散層である。この
電極層72に沿って誘電体層73が形成されている。誘電体
層73は例えば二酸化シリコンを化学気相成長させる事に
より堆積される。又誘電体層73に沿って他方の電極層74
が形成されている。この電極層74は例えばシリコン多結
晶膜を堆積し且つ高濃度に不純物を注入する事により形
成される。本実施例によれば、半導体基板の表面内部に
トレンチ容量素子を容易に形成する事ができ、半導体装
置の集積度を向上させる事ができる。
上述した様に、本発明によれば、半導体基板の表面内
部に形成された内壁の清浄化処理、不純物吸着処理、及
び拡散処理の一連の工程により、内壁に沿って不純物拡
散層を均一且つ連続的に形成する事ができるという効果
がある。又、不純物拡散層に注入される不純物の濃度及
び拡散深度を容易に制御する事が可能であり、この様に
して得られた不純物拡散層は様々な用途に用いる事がで
きるという効果がある。
部に形成された内壁の清浄化処理、不純物吸着処理、及
び拡散処理の一連の工程により、内壁に沿って不純物拡
散層を均一且つ連続的に形成する事ができるという効果
がある。又、不純物拡散層に注入される不純物の濃度及
び拡散深度を容易に制御する事が可能であり、この様に
して得られた不純物拡散層は様々な用途に用いる事がで
きるという効果がある。
第１図は不純物注入方法の工程図、第２図は不純物注入
に用いる装置のブロック図、第３図は注入されたボロン
ピーク濃度のグラフ、第４図はトレンチ抵抗素子の製造
工程図、第５図はトレンチ抵抗素子の断面図、第６図は
トレンチ分離領域の形成工程図、及び第７図はトレンチ
容量素子の断面図である。 １……半導体基板、２……凹部 ３……内壁、４……不活性被膜 ５……不純物吸着膜、６……不純物拡散層
に用いる装置のブロック図、第３図は注入されたボロン
ピーク濃度のグラフ、第４図はトレンチ抵抗素子の製造
工程図、第５図はトレンチ抵抗素子の断面図、第６図は
トレンチ分離領域の形成工程図、及び第７図はトレンチ
容量素子の断面図である。 １……半導体基板、２……凹部 ３……内壁、４……不活性被膜 ５……不純物吸着膜、６……不純物拡散層
フロントページの続き (56)参考文献 特開 昭63−53920（ＪＰ，Ａ) 特開 昭64−74719（ＪＰ，Ａ) 特開 昭62−283624（ＪＰ，Ａ) 特開 昭63−164358（ＪＰ，Ａ) 特開 昭59−150466（ＪＰ，Ａ) 特開 平１−291423（ＪＰ，Ａ) 特開 昭63−249332（ＪＰ，Ａ) 特開 平１−186615（ＪＰ，Ａ) 特開 平１−206620（ＪＰ，Ａ) 特開 昭63−166220（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/22 H01L 21/225 H01L 21/822 H01L 27/04
Claims (2)
- 【請求項１】半導体基板の表面に凹部を設け内壁を形成
する第一工程と、 前記内壁の表面に存在する不活性被覆を除去して半導体
活性表面を露出する第二工程と、 前記半導体活性表面に半導体膜を形成する第三工程と、 前記半導体活性表面に不純物成分を有する気体を供給
し、前記半導体活性表面に前記不純物成分の元素あるい
は前記不純物成分の元素を含んだ化合物を吸着させるこ
とにより不純物吸着層を形成する第四工程と、 前記不純物吸着層を拡散源とした固相拡散を行い前記内
壁の表面に拡散領域を形成する第五工程と、を有するこ
とを特徴とする不純物の注入方法。 - 【請求項２】半導体基板の表面に凹部を設け内壁を形成
する第一工程と、 前記内壁の表面に存在する不活性被覆を除去して半導体
活性表面を露出する第二工程と、 前記半導体活性表面に不純物成分を有する気体を供給
し、前記半導体活性表面に前記不純物成分の元素あるい
は前記不純物成分の元素を含んだ化合物を吸着させるこ
とにより不純物吸着層を形成する第三工程と、 前記半導体活性表面に半導体膜を形成する第四工程と、 前記不純物吸着層を拡散源とした固相拡散を行い前記内
壁の表面に拡散領域を形成する第五工程と、を有するこ
とを特徴とする不純物の注入方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01313722A JP3130906B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体内壁に対する不純物の注入方法 |
| EP19900122650 EP0430168A3 (en) | 1989-12-01 | 1990-11-27 | Doping method of impurity into semiconductor trench wall |
| CA 2031252 CA2031252A1 (en) | 1989-12-01 | 1990-11-30 | Doping method of impurity into semicondutor trench wall |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01313722A JP3130906B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体内壁に対する不純物の注入方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000022871A Division JP3263058B2 (ja) | 1989-12-01 | 2000-01-31 | 半導体内壁に対する不純物の注入方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173420A JPH03173420A (ja) | 1991-07-26 |
| JP3130906B2 true JP3130906B2 (ja) | 2001-01-31 |
Family
ID=18044730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01313722A Expired - Lifetime JP3130906B2 (ja) | 1989-12-01 | 1989-12-01 | 半導体内壁に対する不純物の注入方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0430168A3 (ja) |
| JP (1) | JP3130906B2 (ja) |
| CA (1) | CA2031252A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0391932A (ja) * | 1989-09-04 | 1991-04-17 | Canon Inc | 半導体装置の製造方法 |
| US5324684A (en) * | 1992-02-25 | 1994-06-28 | Ag Processing Technologies, Inc. | Gas phase doping of semiconductor material in a cold-wall radiantly heated reactor under reduced pressure |
| DE59409300D1 (de) * | 1993-06-23 | 2000-05-31 | Siemens Ag | Verfahren zur Herstellung von einem Isolationsgraben in einem Substrat für Smart-Power-Technologien |
| DE4404757C2 (de) * | 1994-02-15 | 1998-08-20 | Siemens Ag | Verfahren zur Herstellung eines einem Graben benachbarten Diffusionsgebietes in einem Substrat |
| JP3528750B2 (ja) * | 2000-03-16 | 2004-05-24 | 株式会社デンソー | 半導体装置 |
| JP2004111776A (ja) | 2002-09-20 | 2004-04-08 | Matsushita Electric Ind Co Ltd | 不純物導入方法、装置および素子 |
| US7560761B2 (en) * | 2006-01-09 | 2009-07-14 | International Business Machines Corporation | Semiconductor structure including trench capacitor and trench resistor |
| US8507337B2 (en) | 2008-07-06 | 2013-08-13 | Imec | Method for doping semiconductor structures and the semiconductor device thereof |
| DE102009028240A1 (de) * | 2009-08-05 | 2011-02-10 | Robert Bosch Gmbh | Feldeffekttransistor mit integrierter TJBS-Diode |
| JP6564689B2 (ja) * | 2015-11-06 | 2019-08-21 | 東京エレクトロン株式会社 | 熱処理システム、熱処理方法、及び、プログラム |
| US11373871B2 (en) * | 2018-11-21 | 2022-06-28 | Applied Materials, Inc. | Methods and apparatus for integrated selective monolayer doping |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4791074A (en) * | 1986-08-29 | 1988-12-13 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor apparatus |
| JPS63239939A (ja) * | 1987-03-27 | 1988-10-05 | Toshiba Corp | 半導体基体内への不純物導入方法及び装置 |
| US4861729A (en) * | 1987-08-24 | 1989-08-29 | Matsushita Electric Industrial Co., Ltd. | Method of doping impurities into sidewall of trench by use of plasma source |
| JPH01125935A (ja) * | 1987-11-11 | 1989-05-18 | Seiko Instr & Electron Ltd | 半導体装置の製造方法 |
| JP3720547B2 (ja) * | 1997-09-22 | 2005-11-30 | 松下電器産業株式会社 | ガラス基板の製造方法 |
-
1989
- 1989-12-01 JP JP01313722A patent/JP3130906B2/ja not_active Expired - Lifetime
-
1990
- 1990-11-27 EP EP19900122650 patent/EP0430168A3/en not_active Withdrawn
- 1990-11-30 CA CA 2031252 patent/CA2031252A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| EP0430168A2 (en) | 1991-06-05 |
| CA2031252A1 (en) | 1991-06-02 |
| EP0430168A3 (en) | 1993-05-12 |
| JPH03173420A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100373853B1 (ko) | 반도체소자의 선택적 에피택시얼 성장 방법 | |
| US5366922A (en) | Method for producing CMOS transistor | |
| JP3130906B2 (ja) | 半導体内壁に対する不純物の注入方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JP2928930B2 (ja) | 不純物ドーピング装置 | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| JP2920546B2 (ja) | 同極ゲートｍｉｓトランジスタの製造方法 | |
| JP3263058B2 (ja) | 半導体内壁に対する不純物の注入方法 | |
| JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| JP3180122B2 (ja) | 不純物ドーピングの方法 | |
| JP2926344B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP3023481B2 (ja) | 半導体膜に対する不純物の注入方法 | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 | |
| JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 | |
| US5532185A (en) | Impurity doping method with adsorbed diffusion source | |
| JP2934665B2 (ja) | 半導体装置の製造方法 | |
| JP2926419B2 (ja) | 半導体装置の製造方法 | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| JPH03235326A (ja) | 半導体装置の製造方法 | |
| JP2001237248A (ja) | 半導体装置及びその製造方法 | |
| JPH03178127A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH03173429A (ja) | 半導体素子分離領域の形成方法 | |
| JPH04111309A (ja) | 半導体装置及びその製法 | |
| JPH04295099A (ja) | 不純物ドーピングの方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |