DE112013006468T5 - Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung - Google Patents

Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112013006468T5
DE112013006468T5 DE112013006468.5T DE112013006468T DE112013006468T5 DE 112013006468 T5 DE112013006468 T5 DE 112013006468T5 DE 112013006468 T DE112013006468 T DE 112013006468T DE 112013006468 T5 DE112013006468 T5 DE 112013006468T5
Authority
DE
Germany
Prior art keywords
silicon carbide
carbide substrate
semiconductor device
manufacturing
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112013006468.5T
Other languages
English (en)
Inventor
Hiroyuki Kitabayashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112013006468T5 publication Critical patent/DE112013006468T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Bei einem Siliziumkarbidsubstrat (11), das eine erste Hauptoberfläche (11a) und eine zweite Hauptoberfläche (11b) hat, die einander gegenüberliegen, wird Siliziumkarbid auf der Seite der zweiten Hauptoberfläche (11b) des Siliziumkarbidsubstrates (11) entfernt, während das Siliziumkarbidsubstrat (11) auf einer Basis (90) fixiert wird, die eine höhere Flexibilität als jene des Siliziumkarbidsubstrates (11) hat, wodurch eine Elektrode (14) auf der zweiten Hauptoberfläche (11b) ausgebildet wird. Die Basis (90) hat einen Oberflächenbereich, der kleiner oder gleich jenem der ersten Hauptoberfläche (11a) des Siliziumkarbidsubstrates (11) ist. Bei einem Schritt des Fixierens des Siliziumkarbidsubstrates (11) auf der Basis (90) wird die Basis (90) in einer Position angeordnet, in der die Basis (90) das Zentrum (11c) der ersten Hauptoberfläche (11a) derart bedeckt, dass die Basis (90) nicht außerhalb des Außenumfangs (11h) der ersten Hauptoberfläche (11a) liegt. Auf diese Weise kann der Kontaktwiderstand zwischen dem Siliziumkarbidsubstrat (11) und der Elektrode (14) verringert werden und ein Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung angegeben werden, das die Herstellung einer Siliziumkarbid-Halbleitervorrichtung auf einfache Art und Weise ermöglicht.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung und insbesondere auf ein Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung, das den Schritt des Fixierens eines Siliziumkarbidsubstrates an einem Basismaterial umfasst.
  • HINTERGRUND
  • In den vergangenen Jahren wurde Siliziumkarbid als ein Material verwendet, das eine Halbleitervorrichtung bildet, um eine hohe Durchschlagsspannung und einen geringen Verlust in der Halbleitervorrichtung zu erzielen. Siliziumkarbid ist ein Halbleiter mit einem großen Bandabstand, das einen größeren Bandabstand im Vergleich zu Silizium hat, das vielfach als ein Material verwendet wird, das eine herkömmliche Halbleitervorrichtung bildet. Somit kann die Verwendung von Siliziumkarbid als ein Material, das eine Halbleitervorrichtung bildet, eine hohe Durchschlagsspannung und eine Verringerung des Durchlasswiderstandes in der Halbleitervorrichtung erreichen. Darüber hinaus hat eine Halbleitervorrichtung, bei der Siliziumkarbid als Material verwendet wird, den Vorteil, dass eine Beeinträchtigung der Eigenschaft bei der Verwendung in einer Umgebung hoher Temperatur geringer ist als im Vergleich zu einer Halbleitervorrichtung, bei der Silizium als Material verwendet wird.
  • Bei dem Schritt des Ausbildens einer Elektrode in Bezug auf eine Siliziumkarbid-Halbleitervorrichtung gibt es einen Fall, bei dem eine Fläche eines Siliziumkarbidsubstrates an einem Trägersubstrat fixiert wird, um eine Elektrode auf der anderen Fläche auszubilden. Die japanischen Patentoffenlegungsschrift No. 2012-178603 (PTD 1) offenbart beispielsweise die Schritte des Anbringens einer Fläche eines Siliziumkarbidsubstrates an einer Trägerfläche, die aus Saphir oder dergleichen besteht, des Lösens des Trägersubstrates von dem Siliziumsubstrat nach dem Schleifen der anderen Fläche und des Ausbildens eines ohmschen Kontaktes auf der anderen Fläche. Darüber hinaus offenbart WO2012/035880 (PTD 2) die Schritte des Fixierens einer Fläche eines Siliziumkarbidsubstrates an einem Haftband und andererseits des Schleifens der anderen Fläche und anschließend des Ausbildens einer Rückseiten-Elektrode auf der anderen Fläche.
  • LITERATURVERZEICHNIS
  • PATENTDOKUMENT
    • PTD 1: Japanische Patentoffenlegungsschrift No. 2012-178603
    • PTD 2: WO2012/035880
  • ÜBERSICHT ÜBER DIE ERFINDUNG
  • TECHNISCHES PROBLEM
  • Gemäß dem Verfahren, das in der japanischen Patentoffenlegungsschrift No. 2012-178603 offenbart ist, wird das Siliziumkarbidsubstrat an dem Trägersubstrat mit Hilfe eines Haftmittels, wie etwa Wachs fixiert. Wenn das Siliziumsubstrat von dem Trägersubstrat gelöst wird, ist der Schritt des Schmelzens des Haftmittels, wie etwa Wachs, erforderlich. Somit ist der Herstellungsschritt kompliziert.
  • Wenn die Elektrode auf dem Siliziumsubstrat durch das Verfahren ausgebildet wird, das in WO 2012/035880 (PTD 2) beschrieben ist, wird darüber hinaus ein Kontaktwiderstand zwischen dem Siliziumkarbidsubstrat und der Elektrode groß.
  • Die vorliegende Erfindung wurde angesichts des oben beschriebenen Problems gemacht, und ihr Ziel besteht darin, ein Verfahren für die Herstellung einer Siliziumcarbid-Halbleitervorrichtung anzugeben, das einen Kontaktwiderstand zwischen einem Siliziumkarbidsubstrat und einer Elektrode verringern kann und eine Siliziumkarbid-Hableitervorrichtung auf eine einfache Art und Weise herstellen kann.
  • LÖSUNG DER PROBLEMS
  • Als Ergebnis der Durchführung einer sorgfältigen Untersuchung über die Ursache eines hohen Kontaktwiderstandes zwischen einem Siliziumkarbidsubstrat und einer Elektrode, wenn die Elektrode auf dem Siliziumkarbidsubstrat in einem Zustand ausgebildet wird, in dem das Siliziumkarbidsubstrat an einem Haftband fixiert ist, erhielt der Erfinder die folgenden Erkenntnisse und machte die vorliegende Erfindung.
  • Wenn ein Metallfilm auf einem Siliziumkarbidsubstrat beispielsweise durch Sputtern ausgebildet wird, während das Siliziumkarbidsubstrat auf einem Haftband fixiert ist, und wenn sich das Haftband, das das Siliziumkarbid fixiert, über einen Außenumfang des Siliziumkarbidsubstrates erstreckt, werden Verunreinigungen von dem sich erstreckenden Teil des Haftbandes erzeugt, wobei das Verunreinigungsgas den Metallfilm oxidiert, der auf dem Siliziumkarbidsubstrat ausgebildet wird. Es hat sich herausgestellt, dass, wenn die Elektrode anschließend durch Anlassen des Metallfilms ausgebildet wird, ein Kontaktwiderstand zwischen dem Siliziumkarbidsubstrat und der Elektrode zunimmt. Darüber hinaus hat sich nach der Analyse der Bestandteile des Verunreinigungsgases herausgestellt, dass der Hauptbestandteil des Verunreinigungsgases H2O (Dampf) war. Es wird davon ausgegangen, dass der Metallfilm durch die Reaktion des H2O (Dampfes) mit dem Metallfilm oxidiert wird.
  • Das Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst die folgenden Schritte. Ein Siliziumkarbidsubstrat, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche hat, die einander gegenüberliegen, wird an einem Basismaterial fixiert, das eine höhere Flexibilität hat als das Siliziumkarbidsubstrat. Siliziumkarbid auf einer Seite der zweiten Hauptoberfläche des Siliziumkarbidsubstrates wird in einem Zustand entfernt, in dem das Siliziumkarbidsubstrat an dem Basismaterial fixiert ist. Eine Elektrode wird auf der zweiten Hauptoberfläche des Siliziumkarbidsubstrates ausgebildet, von dem das Siliziumkarbidsubstrat in einem Zustand entfernt wird, in dem das Siliziumkarbidsubstrat an dem Basismaterial fixiert ist. Das Basismaterial hat eine Fläche, die kleiner oder gleich einer Fläche der ersten Hauptoberfläche des Siliziumkarbidsubstrates ist. Bei dem Schritt des Fixierens an einem Basismaterial wird das Basismaterial in einer Position angeordnet, in der es ein Zentrum der ersten Hauptoberfläche bedeckt, so dass sich das Basismaterial nicht über einen Außenumfang der ersten Hauptoberfläche hinaus erstreckt.
  • Gemäß dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung wird das Siliziumkarbidsubstrat an dem Basismaterial derart fixiert, dass sich das Basismaterial nicht über den Außenumfang der ersten Hauptoberfläche des Siliziumkarbidsubstrates hinaus erstreckt, und wird die Elektrode auf der zweiten Hauptoberfläche des Siliziumkarbidsubstrates in einem Zustand ausgebildet, in dem das Siliziumkarbidsubstrat an dem Basismaterial fixiert ist. Wenn die Elektrode ausgebildet wird, kann demzufolge die Erzeugung von Verunreinigungen, wie etwa Dampf, aus dem Basismaterial unterdrückt werden. Da ein Anstieg eines Kontaktwiderstandes zwischen dem Siliziumkarbidsubstrat und der Elektrode infolge Verunreinigungen, wie etwa Dampf, unterdrückt werden kann, kann demzufolge eine Siliziumkarbid-Halbleitervorrichtung hergestellt werden, die einen geringen Kontaktwiderstand zwischen einem Siliziumkarbidsubstrat und einer Elektrode hat.
  • Darüber hinaus wird gemäß dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung das Siliziumkarbidsubstrat an dem Basismaterial fixiert, das eine höhere Flexibilität als das Siliziumkarbidsubstrat hat. Daher kann das Basismaterial von dem Siliziumkarbidsubstrat entfernt werden, ohne dass das Siliziumkarbidsubstrat übermäßig belastet wird. Demzufolge kann eine Siliziumkarbid-Halbleitervorrichtung auf einfache Art und Weise ohne Verwendung eines Lösungsmittels oder dergleichen für das Entfernen eines Basismaterials hergestellt werden.
  • Vorzugsweise umfasst bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung die erste Hauptoberfläche einen Außenumfangsbereich, der ein Bereich innerhalb 1,5 mm von dem Außenumfang der ersten Hauptoberfläche zu dem Zentrum ist, und einen zentralen Bereich, der von dem Außenumfangsbereich umgeben ist. Das Basismaterial bedeckt den zentralen Bereich vollständig. Demzufolge kann der zentrale Bereich des Siliziumkarbidsubstrates vollständig durch das Basismaterial geschützt werden.
  • Vorzugsweise umfasst bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der Schritt des Entfernens von Siliziumkarbid den Schleifschritt. Demzufolge kann das Siliziumkarbidsubstrat wirkungsvoll eine gewünschte Dicke haben.
  • Vorzugsweise umfasst bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der Schritt des Entfernens von Siliziumkarbid weiterhin den Trockenätzschritt, der nach dem Schleifschritt angewendet wird. Bei dem Schritt des Trockenätzens wird eine durch den Vorgang beschädigte Schicht, die auf der zweiten Hauptoberfläche bei dem Schritt des Schleifens ausgebildet wird, entfernt. Demzufolge kann der Kontaktwiderstand zwischen dem Siliziumkarbidsubstrat und der Elektrode weiter verringert werden.
  • Vorzugsweise umfasst bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der Schritt des Entfernens von Siliziumkarbid weiterhin den Sputterätzschritt, der nach dem Trockenätzschritt ausgeführt wird. Demzufolge können Verunreinigungen entfernt werden, die an dem Siliziumkarbidsubstrat bei dem Schritt des Trockenätzens haften. Demzufolge kann ein Kontaktwiderstand zwischen dem Siliziumkarbidsubstrat und der Elektrode weiter verringert werden.
  • Vorzugsweise wird bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung das Siliziumkarbidsubstrat von dem Trockenätzschritt bis zu dem Schritt des Ausbildens einer Elektrode in einem Vakuum gehalten. Demzufolge kann die Oxidation der zweiten Hauptfläche des Siliziumkarbidsubstrates unterdrückt werden. Infolgedessen kann der Kontaktwiderstand zwischen dem Siliziumkarbidsubstrat und der Elektrode weiter verringert werden.
  • Vorzugsweise ist bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung die zweite Hauptoberfläche eine Siliziumoberfläche. Für den Fall, dass die zweite Hauptoberfläche eine Siliziumoberfläche ist, kann demzufolge der Kontaktwiderstand zwischen dem Siliziumkarbidsubstrat und der Elektrode verringert werden.
  • Vorzugsweise umfasst bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung das Basismaterial einen Basisabschnitt und einen Haftabschnitt, der mit dem Basisabschnitt verbunden ist. Bei dem Schritt des Fixierens an einem Basismaterial wird das Siliziumkarbidsubstrat an dem Basisabschnitt durch einen Haftabschnitt fixiert. Demzufolge wird das Siliziumkarbidsubstrat an dem Basismaterial auf einfache Art und Weise fixiert.
  • Vorzugsweise besteht bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der Basisabschnitt aus organischen Verbindungen. Demzufolge kann eine Flexibilität des Basismaterials verbessert werden.
  • Vorzugsweise hat bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der Haftabschnitt eine Eigenschaft, dass eine Haftung durch Erwärmen verringert wird. Demzufolge kann das Siliziumkarbidsubstrat von dem Basismaterial auf einfache Art und Weise entfernt werden.
  • Vorzugsweise hat bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung der Haftabschnitt eine Eigenschaft, dass eine Haftung durch Bestrahlung mit UV-Strahlen verringert wird. Demzufolge kann das Siliziumkarbidsubstrat von dem Basismaterial auf einfache Art und Weise entfernt werden.
  • VORTEILHAFTE EFFEKTE DER ERFINDUNG
  • Wie es aus der obigen Beschreibung hervorgeht, kann gemäß der vorliegenden Erfindung ein Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung angegeben werden, das einen Kontaktwiderstand zwischen einem Siliziumkarbidsubstrat und einer Elektrode verringern kann und die Siliziumkarbid-Halbleitervorrichtung auf einfache Art und Weise herstellt.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine schematische Querschnittsansicht, die schematisch eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung darstellt, die mit einem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird.
  • 2 ist eine schematische Perspektivansicht, die schematisch eine Konfiguration eines Siliziumkarbidsubstrates darstellt, das bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 3 ist eine schematische Aufsicht, die schematisch eine Konfiguration des Siliziumkarbidsubstrates darstellt, das bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 4 ist eine schematische Querschnittsansicht, die schematisch eine Konfiguration des Siliziumkarbidsubstrates darstellt, das bei dem Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • 5 ist ein Flussdiagramm, das schematisch das Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 6 ist ein Flussdiagramm, das schematisch das Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 ist eine schematische Querschnittsansicht, die schematisch den ersten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 8 ist eine schematische Querschnittsansicht, die schematisch den zweiten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 9 ist eine schematische Querschnittsansicht, die schematisch den dritten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 10 ist eine schematische Querschnittsansicht, die schematisch den vierten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 11 ist eine schematische Querschnittsansicht, die schematisch den fünften Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 12 ist eine schematische Querschnittsansicht, die schematisch den sechsten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 13 ist eine schematische Querschnittsansicht, die schematisch den siebten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 14 ist eine schematische Querschnittsansicht, die schematisch den achten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 15 ist eine schematische Querschnittsansicht, die schematisch den neunten Schritt des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 16 ist eine schematische Ansicht für die schematische Erläuterung des Verfahrens für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORM
  • Im folgenden wird die Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. In der folgenden Zeichnung sind gleichen oder ähnlichen Bauteilen dieselben Bezugszeichen zugeordnet, wobei eine Beschreibung derselben nicht wiederholt wird. Betrachtet man die kristallographische Bezeichnung in der Beschreibung, ist eine individuelle Ausrichtung mit [] und eine Gruppenausrichtung mit <> gekennzeichnet und eine individuelle Ebene mit () und eine Gruppenebene mit {} gekennzeichnet. Während darüber hinaus ein negativer Index durch Hinzufügen von ”–” (einem Strich) über der Zahl im Hinblick auf die Kristallographie zu kennzeichnen ist, wird ein negatives Vorzeichen in dieser Beschreibung vor der Zahl zugeordnet. Für die Bezeichnung von Winkeln wird ein System verwendet, das eine Gesamtausrichtung von Winkeln von 360 Grad hat.
  • Zunächst wird ein Beispiel einer Siliziumkarbid-Halbleitervorrichtung beschrieben, die mit dem Herstellungsverfahren gemäß einer Ausführungsform der vorliegenden Erfindung hergestellt wird. Zuerst wird eine Konfiguration eines MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistors) als eine Siliziumkarbid-Halbleitervorrichtung beschrieben.
  • Unter Bezugnahme auf 1 umfasst ein MOSFET 100 vorwiegend ein mittleres Siliziumkarbidsubstrat 10, eine obere Elementstruktur 80, eine Drain-Elektrode 14 und eine Rückseiten-Schutzelektrode 15.
  • Das mittlere Siliziumkarbidsubstrat 10 hat beispielsweise ein Basis-Siliziumkarbidsubstrat 11 und eine Epitaxialschicht 20. Das Basis-Siliziumkarbidsubstrat 11 ist ein Substrat, das beispielsweise aus Sechseckkristall-Siliziumkarbid des Polytyps 4H besteht, wobei ein Leitfähigkeitstyp, der Verunreinigungen, wie etwa Stickstoff umfasst, der n-Typ ist.
  • Das Basis-Siliziumkarbidsubstrat 11 hat eine erste Hauptoberfläche 11a und eine zweite Hauptoberfläche 11b, die einander gegenüberliegen. Vorzugsweise ist die erste Hauptoberfläche 11a eine C-(Kohlenstoff-)Oberfläche, mit anderen Worten eine (000-1)-Ebene, und die zweite Hauptoberfläche 11b eine Si-(Silizium-)Oberfläche, mit anderen Worten eine (0001)-Ebene. Die erste Hauptoberfläche 11a kann eine Oberfläche sein, die zu der C-Oberfläche um etwa 8° oder weniger versetzt ist, und die zweite Hauptoberfläche 11b kann eine Oberfläche sein, die zu der Si-Oberfläche um etwa 8° versetzt ist.
  • Die Epitaxialschicht 20 ist ein Epitaxialbereich, der auf der ersten Hauptoberfläche 11a des Basis-Siliziumkarbidsubstrates 11 vorgesehen ist und aus Siliziumkarbid besteht. Die Epitaxialschicht 20 hat einen Drift-Bereich 21, einen Körperbereich 22, einen Source-Bereich 23 und einen p+-Bereich 24. Der Drift-Bereich 21 ist ein Bereich, der einen Leitfähigkeitstyp des n-Typs hat, wobei die Verunreinigungskonzentration in dem Drift-Bereich 21 geringer ist als die Verunreinigungskonzentration das Basis-Siliziumkarbidsubstrates 11. Der Körperbereich 22 ist ein Bereich, der einen Leitfähigkeitstyp des p-Typs hat. Die Verunreinigungen, die in dem Körperbereich 22 enthalten sind, sind beispielsweise Al (Aluminium) und B (Bor), die in einer Konzentration von beispielsweise 1 × 1017 cm–3 enthalten sind, die geringer ist als die Konzentration der Verunreinigungen, die in dem Basis-Siliziumkarbidsubstrat 11 enthalten sind.
  • Der Source-Bereich 23 ist ein n-Typ-Bereich, der einen Leitfähigkeitstyp des n-Typs hat. Der Source-Bereich 23 ist im Inneren des Körperbereiches 22 derart ausgebildet, dass er die Hauptoberfläche 10a des mittleren Siliziumkarbidsubstrates 10 umfasst und von dem Körperbereich 22 umgeben ist. Der Source-Bereich 23 enthält Verunreinigungen, wie etwa P (Phosphor) in einer Konzentration von beispielsweise 1 × 1020 cm–3, die höher ist als die Konzentration von Verunreinigungen, die in dem Drift-Bereich 21 enthalten sind.
  • Der P+-Bereich 24 ist ein p-Typ-Bereich, der einen Leitfähigkeitstyp des p-Typs hat. Der P+-Bereich 24 ist in Kontakt mit dem Source-Bereich 23 und dem Körper-Bereich 22 ausgebildet. Der P+-Bereich 24 umfasst Verunreinigungen, wie etwa Al und B in einer Konzentration, die höher ist als die Konzentration der Verunreinigungen, die in dem Körperbereich 22 enthalten sind. Die Verunreinigungskonzentration von Al und B in dem p+. Bereich 24 ist beispielsweise 1 × 1020 cm–3.
  • Die obere Elementstruktur 80 umfasst hauptsächlich einen Gate-Oxidfilm 30, eine Gate-Elektrode 40, eine Source-Elektrode 50, einen Zwischenschicht-Isolierfilm 60 und eine Oberflächen-Schutzelektrode 70. Der Gate-Oxidfilm 30 ist auf einer Hauptfläche 10a des mittleren Siliziumkarbidsubstrates 10 derart ausgebildet, dass er mit der Hauptoberfläche 10a des mittleren Siliziumkarbidsubstrates 10 in Berührung kommt und sich von einer Oberseite eines Source-Bereiches 23 zu einer Oberseite des anderen Source-Bereiches 23 erstreckt. Der Gate-Oxidfilm ist in Kontakt mit dem Source-Bereich 23, dem Körperbereich 22 und dem Drift-Bereich 21 ausgebildet. Der Gate-Oxidfilm 30 besteht beispielsweise aus Siliziumdioxid.
  • Die Gate-Elektrode 40 ist in Kontakt mit dem Gate-Oxidfilm 30 derart angeordnet, dass sie sich von oberhalb eines Source-Bereiches 23 zu dem anderen Source-Bereich 23 erstreckt. Die Gate-Elektrode 40 ist über dem Source-Bereich 23, dem Körperbereich 22 und dem Drift-Bereich 21 durch den Gate-Oxidfilm 30 ausgebildet. Die Gate-Elektrode 40 besteht aus einem leitfähigen Körper, wie etwa Polysilizium und Al. Die Source-Elektrode 50 ist derart angeordnet, dass sie sich von oberhalb eines Paares von Source-Bereichen 23 über den p+-Bereich 24 in einer Richtung erstreckt, in der sie den Gate-Oxidfilm 30 verlässt und mit der Hauptoberfläche 10a der mittleren Siliziumkarbidsubstrates in Kontakt gelangt.
  • Der Zwischenschicht-Isolierfilm 60 ist in Kontakt mit der Gate-Elektrode 40 und dem Gate-Oxidflim 30 vorgesehen. Der Zwischenschicht-Isolierfilm 60 isoliert die Gate-Elektrode 40 und die Source-Elektrode 50 elektrisch. Die Oberflächen-Schutzelektrode 70 ist derart ausgebildet, dass sie mit der Source-Elektrode 50 in Kontakt ist, und besteht aus einem leitfähigen Körper, wie etwa Al. Die Oberflächen-Schutzelektrode 70 ist mit dem Source-Bereich 23 durch die Elektrode 50 elektrisch verbunden.
  • Die Drain-Elektrode 14 ist in Kontakt mit der anderen Hauptoberfläche ausgebildet, die eine Hauptoberfläche auf einer Seite ist, die der einen Hauptoberfläche gegenüberliegt, die eine Hauptoberfläche auf einer Seite ist, die über den Drift-Bereich 21 verfügt, der auf dieser in dem Basis-Siliziumkarbidsubstrat 11 ausgebildet ist. Diese Drain-Elektrode 14 kann aus einem anderen Material als NiSi (Nickelsilizium) bestehen, das mit dem Basis-Siliziumkarbidsubstrat 11 in ohmschen Kontakt stehen kann. Demzufolge ist die Drain-Elektrode 14 mit dem Basis-Siliziumkarbidsubstrat 11 elektrisch verbunden.
  • Die Rückseiten-Schutzelektrode 15 ist in Kontakt mit einer Hauptoberfläche der Drain-Elektrode 14 auf einer Seite ausgebildet, die dem Basis-Siliziumkarbidsubstrat 11 gegenüberliegt. Die Rückseiten-Schutzelektrode 15 hat einen geschichteten Aufbau, der beispielsweise aus einer Ti-Schicht, eine Pt-Schicht und einer Au-Schicht besteht.
  • Als nächstes wird das Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • Unter Bezugnahme auf 2 bis 4 wird zunächst ein Substratvorbereitungsschritt als Schritt (S10: 5) ausgeführt. Bei dem Substratvorbereitungsschritt wird ein Ingot (nicht dargestellt), der beispielsweise aus einem Siliziumkarbid-Einkristall des Polytyps 4H besteht, in Scheiben geschnitten, so dass ein Basis-Siliziumkarbidsubstrat 11, das aus Sechseckkristall-Siliziumkarbid des Polytyps 4H besteht und einen Leitfähigkeitstyp des n-Typs (erster Leitfähigkeitstyp) hat, vorbereitet wird.
  • Unter Bezugnahme auf 2 hat das Basis-Siliziumkarbidsubstrat 11 eine erste Hauptoberfläche 11a und eine zweite Hauptoberfläche 11b, die einander gegenüberliegen. Vorzugsweise ist die erste Hauptoberfläche 11a eine C-(Kohlenstoff-)Oberfläche, mit anderen Worten eine (000-1)-Ebene, und die zweite Hauptoberfläche 11b eine Si-(Silizium-)Oberfläche, mit anderen Worten eine (0001)-Ebene. Die erste Hauptoberfläche 11a kann eine Oberfläche sein, die zu der C-Oberfläche um etwa 8° oder weniger versetzt ist, und die zweite Hauptoberfläche 11b kann eine Oberfläche sein, die zu der Si-Oberfläche um etwa 8° oder weniger versetzt ist.
  • Unter Bezugnahme auf 3 umfasst die erste Hauptoberfläche 11a eines Basis-Siliziumkarbidsubstrates 11 einen Außenumfangsbereich 11d, der ein Bereich innerhalb eines Abstandes d (wie etwa d = 1,5 mm) von einem Außenumfang 11h der ersten Hauptoberfläche 11a ist, und einen zentralen Bereich 11e, der von dem Außenumfangsbereich 11d umgeben ist. Der Abstand d kann beispielsweise d = 1,0 mm oder d = 0,5 mm sein. Mit anderen Worten ist der Außenumfangsbereich 11d in Kontakt mit dem zentralen Bereich 11e an einer imaginären Grenzlinie 11f.
  • Unter Bezugnahme auf 4 ist der zentrale Bereich 11e ein Bereich, der ein Zentrum 11c der ersten Hauptoberfläche 11a umfasst. Wenn die erste Hauptoberfläche 11a beispielsweise ein Kreis ist, ist das Zentrum 11c der ersten Hauptoberfläche 11a ein Zentrum des Kreises. Hat die erste Hauptoberfläche 11a eine andere Form als einen Kreis, ist das Zentrum 11c der ersten Hauptoberfläche 11a ein Schnittpunkt zwischen einer Linie N, die durch den Schwerpunkt 11g des Basis-Siliziumkarbidsubstrates 11 verläuft und parallel zu einer Normallinie der ersten Hauptoberfläche 11a ist, und der ersten Hauptoberfläche 11a.
  • Als nächstes wird der Schritt der Ausbildung der Epitaxialschicht ausgeführt. Bei diesem Schritt wird die Epitaxialschicht 20, die beispielsweise aus Siliziumkarbid besteht und einen Leitfähigkeitstyp des n-Typs hat, durch epitaxiales Züchten auf der ersten Hauptoberfläche 11a des Basis-Siliziumkarbidsubstrates 11 ausgebildet.
  • Als nächstes wird als Schritt (S20: 5) der Schritt zum Ausbilden der Oberseitenelementstruktur ausgeführt. Bei dem Schritt zum Ausbilden der Oberseitenelementstruktur werden Schritt (S21: 6) bis Schritt (S27: 6), die im folgenden erläutert werden, ausgeführt, um eine obere Elementstruktur 80 auf dem Basis-Siliziumkarbidsubstrat 11 auszubilden.
  • Zunächst wird als Schritt (S21: 6) der Ionenimplantationsschritt ausgeführt. Bei diesem Schritt (S21: 6) wird unter Bezugnahme auf 7 beispielsweise ein Al-(Aluminium-)Ion zunächst in die Hauptoberfläche 10a des mittleren Siliziumkarbidsubstrates 10 implantiert, um den Körperbereich 22, der einen Leitfähigkeitstyp des p-Typs (zweiter Leitfähigkeitstyp) hat, in der Epitaxialschicht 20 auszubilden. Als nächstes wird beispielsweise ein P-(Phosphor-)Ion in dem Körperbereich 22 in einer Tiefe, die geringer ist als die Tiefe, in der das Al-Ion implantiert wird, implantiert, um den Source-Bereich 23 auszubilden, der einen Leitfähigkeitstyp des n-Typs hat. Anschließend wird das Al-Ion weiter in den Körperbereich 22 implantiert, um den p+-Bereich 24 auszubilden, der dieselbe Tiefe wie der Source-Bereich 23 hat, wobei er an den Source-Bereich 23 grenzt und einen Leitfähigkeitstyp des p-Typs hat. Darüber hinaus ist in der Epitaxialschicht 20 ein Bereich, in dem keiner des Körperbereiches 22, des Source-Bereiches 23 und des p+-Bereiches 24 ausgebildet ist, der Drift-Bereich 21.
  • Als nächstes wird als Schritt (S22: 6) der aktive Anlassschritt ausgeführt. Bei diesem Schritt (S22: 6) wird das mittlere Siliziumkarbidsubstrat 10 beispielsweise auf eine Temperatur von 1.700°C für 30 Minuten erwärmt, um die Verunreinigungen zu aktivieren, die bei Schritt (S21: 6) hervorgerufen wurden, wie es oben beschrieben ist. Demzufolge wird der gewünschte Träger in dem Bereich erzeugt, in dem die Verunreinigungen hervorgerufen werden.
  • Als nächstes wird als Schritt (S23: In 6) der Gate-Oxidfilm-Ausbildungsschritt ausgeführt. Bei diesem Schritt (S23: 6) wird unter Bezugnahme auf 8 das mittlere Siliziumkarbidsubstrat 10 in der Atmosphäre erwärmt, die beispielsweise Sauerstoff umfasst, um den Gate-Oxidfilm 30 auszubilden, der aus Siliziumdioxid besteht, um die Hauptoberfläche 10a abzudecken.
  • Als nächstes wird als Schritt (S24: 6) der Gate-Elektroden-Ausbildungsschritt ausgeführt. Bei diesem Schritt (S24: 6) wird unter Bezugnahme auf 8 die Gate-Elektrode 40, die mit dem Gate-Oxidfilm 30 in Kontakt kommt und aus Polysilizium besteht, das Verunreinigungen umfasst, beispielsweise durch ein LPCVD-Verfahren (Chemische Niederdruck Dampfabscheidung) ausgebildet.
  • Als nächstes wird als Schritt (S25: 6) der Zwischenschicht-Isolierfilm-Ausbildungsschritt ausgeführt. Bei diesem Schritt (S25: 6) wird der Zwischenschicht-Isolierfilm 60, der aus Siliziumdioxid besteht, beispielsweise durch P-(Plasma-)CVD ausgebildet, um den Gate-Oxidfilm 30 und die Gate-Elektrode 40 abzudecken.
  • Als nächste wird als Schritt (S26: 6) der Source-Elektroden-Ausbildungsschritt ausgeführt. Bei diesem Schritt (S26: 6) werden der Zwischenschicht-Isolierfilm 60 und der Gate-Oxidfilm 30 in dem Bereich entfernt, in dem die Source-Elektrode 50 ausgebildet werden sollte, wobei ein Bereich, in dem der Source-Bereich 23 und der p+-Bereich freiliegen, ausgebildet wird. Als nächstes wird unter Bezugnahme auf 9 eine Metallschicht, die beispielsweise NiSi (Nickelsilizium) oder TiAlSi (Titanaluminiumsilizium) umfasst, in dem oben beschriebenen Bereich beispielsweise durch Sputtern ausgebildet. Anschließend wird die oben beschriebene Metallschicht erwärmt, so dass wenigstens ein Teil der Metallschicht, die oben beschrieben ist, silizidiert wird und die Elektrode 50 ausgebildet wird.
  • Als nächstes wird als Schritt (S27: 6) der Oberflächen-Schutzelektroden-Ausbildungsschritt ausgeführt. Bei diesem Schritt (S27: 6) wird unter Bezugnahme auf 10 die Oberflächen-Schutzelektrode 70 ausgebildet, die mit der Source-Elektrode 50 in Kontakt ist. Insbesondere wird zunächst eine erste Elektrodenschicht (nicht dargestellt), die aus Ta, TaN, Ti, TiN oder TiW besteht, derart, dass sie mit der Source-Elektrode 50 in Kontakt kommt, beispielsweise durch Sputtern ausgebildet. Anschließend wird eine zweite Elektrodenschicht (nicht gezeigt), die aus Al, AlSi oder AlSiCu besteht, auf der ersten Elektrodenschicht ausgebildet. Auf diese Weise wird die Oberflächen-Schutzelektrode 70 ausgebildet, die eine Struktur hat, bei der die Elektrodenschichten schichtartig angeordnet sind. Darüber hinaus kann als die erste Elektrodenschicht jene ausgebildet werden, die eine Struktur hat, bei der eine Elektrodenschicht aus Ta und TaN schichtartig angeordnet sind.
  • Wie es oben erläutert wurde, wird ein mittleres Substrat, das eine obere Elementstruktur 80 hat, die auf diesem ausgebildet ist, die einen Gate-Oxidfilm 30, eine Gate-Elektrode 40, eine Source-Elektrode 50, einen Zwischenschicht-Isolierfilm 60 und eine Oberflächen-Schutzelektrode 70 hat, auf der Hauptoberfläche 10a des Siliziumkarbidsubstrates 10 vorbereitet.
  • Als nächstes wird als Schritt (S30: 5) der Basismaterial-Klebeschritt ausgeführt. Bei diesem Schritt (S30: 5) wird unter Bezugnahme auf 10 das Basis-Siliziumkarbidsubstrat 11 an dem Basismaterial 90 durch die obere Elementstruktur 12 fixiert. Das Basismaterial 90 hat eine größere Flexibilität als das Basis-Siliziumkarbidsubstrat 11, das an dem Basismaterial fixiert ist. Mit anderen Worten hat das Basismaterial 90 die Eigenschaft, dass es flexibler ist als das Basis-Siliziumkarbidsubstrat 11. Insbesondere ist das Basismaterial 90 ein Haftband, das beispielsweise aus organischen Verbindungen besteht. Darüber hinaus hat das Basismaterial 90 vorzugsweise eine höhere Flexibilität als das Basis-Siliziumkarbidsubstrat 11, das durch den Siliziumkarbid-Entfernschritt (Schleifschritt) geschliffen wird, der später beschrieben wird.
  • Das Haftband 90 umfasst beispielsweise einen Basisabschnitt 92 und einen Haftabschnitt 91, der mit dem Basisabschnitt 92 verbunden ist. Als Material für den Basisabschnitt 92 und den Haftabschnitt 91 können Materialien verwendet werden, die unterschiedliche Zusammensetzungen haben. Beispielsweise können organische Verbindungen, wie etwa Polyester, als Basisabschnitt 92 verwendet werden, und kann ein Acrylhaftmittel, das eine Hafteigenschaft hat, als Haftabschnitt 91 verwendet werden.
  • Vorzugsweise wird ein Material, das eine Haftung hat, die durch Bestrahlung von Energiestrahlen, wie etwa UV-Strahlen, vermindert ist, als Haftmittel-Haftabschnitt 91 verwendet. Als Material, das eine Haftung hat, die durch Bestrahlung von Energiestrahlen, wie etwa UV-Strahlen, vermindert ist, kann beispielsweise ein Harz enthalten sein, das durch UV-Strahlen aushärtet. Darüber hinaus kann als Haftabschnitt 91 ein Material verwendet werden, das eine Haftung hat, die durch Erwärmen vermindert ist. Als Material, dessen Haftung durch Erwärmen vermindert ist, kann ein durch Wärme aushärtendes Harz enthalten sein.
  • Bei der vorliegenden Ausführungsform ist das Basismaterial 90 in Kontakt mit der Oberflächen-Schutzelektrode 70 der oberen Elementstruktur 12 vorgesehen. Das Basismaterial 90 kann jedoch in Kontakt mit einer Isolierschicht, wie etwa dem Zwischenschicht-Isolierfilm 60 der oberen Elementstruktur 12 vorgesehen sein.
  • Bei der vorliegenden Ausführungsform ist das Haftband 90 als ein Beispiel des Basismaterials beschrieben. Das Basismaterial kann jedoch beispielsweise aus einem Material bestehen, bei dem die eine Oberfläche haftend ist und die andere Oberfläche nicht haftend ist. Darüber hinaus wird es bevorzugt, dass das Basismaterial 90 aus organischen Verbindungen besteht, die eine Flexibilität haben. Weiterhin wird es bevorzugt, dass das Basismaterial 90 von dem Basis-Siliziumkarbidsubstrat 11 ohne Verwendung eines Lösungsmittels gelöst werden kann.
  • Unter Bezugnahme auf 11 wird bei dem Schritt des Fixierens des Basis-Siliziumkarbidsubstrates 11 an dem Basismaterial 90 das Basismaterial 90 in einer Position angeordnet, in der es das Zentrum 11c der ersten Hauptoberfläche 11a bedeckt, so dass sich das Basismaterial 90 nicht über den Außenumfang 11h das Basis-Siliziumkarbidsubstrates 11 in einer Ansicht von einer Seite der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 hinaus erstreckt. Vorzugsweise wird das Basismaterial 90 derart ausgebildet, dass es vollständig den zentralen Bereich 11e des Basis-Siliziumkarbidsubstrates 11 bedeckt und teilweise den Außenumfangsbereich 11d an einer Position bedeckt, in der es der ersten Hauptoberfläche 11a des Basis-Siliziumkarbidsubstrates 11 gegenüberliegt. Mit anderen Worten kann ein Teil des Außenumfangsbereiches 11d freiliegen, ohne dass er mit dem Basismaterial 90 bedeckt ist. Das Basismaterial 90 hat eine Fläche, die kleiner oder gleich einer Fläche der ersten Hauptoberfläche 11a des Basis-Siliziumkarbidsubstrates 11 ist. Vorzugsweise hat das Basismaterial 90 eine Fläche kleiner oder gleich 50% der Fläche der ersten Hauptoberfläche 11a und stärker bevorzugt eine Fläche die größer oder gleich 90% der Fläche der ersten Hauptoberfläche 11a ist. Darüber hinaus wird es bevorzugt, dass das Basismaterial 90 derart angeordnet ist, dass es die Oberflächen-Schutzelektrode 70 vollständig bedeckt.
  • Insbesondere bedecken der Haftabschnitt 91 und der Basisabschnitt 92 des Basismaterials 90 vollständig den zentralen Bereich 11e des Basis-Siliziumkarbidsubstrates 11, wobei der Haftabschnitt 91 des Basismaterials 90 mit dem zentralen Bereich 11e des Basis-Siliziumkarbidsubstrates 11 durch die obere Elementstruktur 12 in Kontakt steht. Der Basisabschnitt 92 ist derart ausgebildet, dass er den Haftabschnitt 91 bedeckt. Die Fläche des Basisabschnittes 92 kann gleich der Fläche des Haftabschnittes 91 sein, oder kann größer als die Fläche des Haftabschnittes 91 sein. Es wird darauf hingewiesen, dass der Außenumfangsbereich 11d ein Bereich innerhalb eines Abstandes d (d = 1,5 mm) von dem Außenumfang 11h des Basis-Siliziumkarbidsubstrates 11 ist. Der Abstand kann 1,0 mm oder 0,5 mm betragen.
  • Als nächstes wird als Schritt (S40: 5) der Rückseiten-Schleifschritt ausgeführt. Bei diesem Schritt (S40: 5) wird in einem Zustand, in dem das Basis-Siliziumkarbidsubstrat 11 und die obere Elementstruktur 12 an dem Haftband 90 als dem Basismaterial fixiert sind, der Siliziumkarbidkristall auf einer Seite der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 entfernt. Insbesondere wird unter Bezugnahme auf 12 die zweite Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 gegen eine Schleiffläche einer Schleifvorrichtung, wie etwa einer Schleifmaschine (nicht gezeigt) gedrückt, so dass der Siliziumkarbidkristall auf einer Seite der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 geschliffen wird, wodurch das Basis-Siliziumkarbidsubstrat 11 derart ausgedünnt wird, dass es eine gewünschte Dicke hat. Es wird darauf hingewiesen, dass, nachdem das Basis-Siliziumkarbidsubstrat 11 geschliffen wurde, eine Affektschicht 13 mit einem ungeordneten Kristallzustand auf der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 ausgebildet wird.
  • Die Dicke des Basis-Siliziumkarbidsubstrates 11 vor dem Schritt des Schleifens der Rückseite ist beispielsweise etwa 400 μm, und die Dicke des Basis-Siliziumkarbidsubstrates 11 nach dem Schritt des Schleifens der Rückseite beträgt beispielsweise etwa 100 μm. Die Dicke des Haftbandes 90 ist beispielsweise größer oder gleich etwa 100 μm und kleiner oder gleich etwa 200 μm. Bei der vorliegenden Ausführungsform wird beschrieben, dass der Schritt des Entfernens von Siliziumkarbid auf einer Seite der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 durch Schleifen ausgeführt wird. Dies kann jedoch beispielsweise auch durch Polieren oder Trockenätzen ausgeführt werden.
  • Als nächstes wird als Schritt (S50: 5) der Entgasungsschritt ausgeführt. Insbesondere wird das Basis-Siliziumkarbidsubstrat 11, das an dem Haftband 90 durch die obere Elementstruktur 12 fixiert ist, auf 100°C oder mehr beispielsweise mit einer Heizeinrichtung erwärmt, so dass Verunreinigungen, wie etwa Dampf, entfernt werden können, die in dem Haftband 90 enthalten sind. Das Basis-Siliziumkarbidsubstrat 11, das an dem Haftband 90 fixiert ist, wird vorzugsweise auf 120°C oder mehr oder 200°C oder weniger erwärmt und stärker bevorzugt auf 140°C oder mehr und 180°C oder weniger gehalten.
  • Als nächstes wird bei Schritt (S60: 5) der Trockenätzschritt ausgeführt. Insbesondere wird unter Bezugnahme auf 12 die durch den Vorgang beschädigte Schicht 13, die aus Siliziumkarbid besteht und auf der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 ausgebildet ist, dessen Rückseite in Schritt (S40: 5) geschliffen wurde, durch Trockenätzen entfernt. Die durch den Vorgang beschädigte Schicht 13 kann von dem Basis-Siliziumkarbidsubstrat 11 durch reaktives Ionenätzen mit Hilfe von SF6 als reaktives Gas entfernt werden.
  • Als nächstes wird der Sputterätzschritt als Schritt (S70: 5) ausgeführt. Insbesondere wird das Basis-Siliziumkarbidsubstrat 11, das an dem Haftband 90 fixiert ist, beispielsweise in der Argonatmosphäre angeordnet und das Sputterätzen ausgeführt, so dass Rückstände infolge von SF6, das an der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 haftet, entfernt werden.
  • Als nächstes wird als Schritt (S80: 5) der Rückseitenelektroden-Ausbildungsschritt ausgeführt. Bei dem Rückseitenelektroden-Ausbildungsschritt wird eine Metallschicht auf der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 ausgebildet. Insbesondere wird in dem Zustand, in dem das Basis-Siliziumkarbidsubstrat 11 an dem Haftband 90 als das Basismaterial fixiert ist, eine Metallschicht, die beispielsweise aus NiSi besteht, auf der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 ausgebildet, von der der Siliziumkarbidkristall entfernt wurde. Die Metallschicht kann beispielsweise TiAlSi sein. Die Ausbildung der Metallschicht wird vorzugsweise durch das Sputterverfahren ausgeführt. Die Ausbildung der Metallschicht kann durch Dampfabscheidung ausgeführt werden.
  • Als nächstes wird als Schritt (S90: 5) der Anlassschritt ausgeführt. Die Metallschicht, die in Schritt (S80: 2) ausgebildet wird, wird erwärmt, so dass die Metallschicht zu der Drain-Elektrode 14 legiert wird. Insbesondere wird unter Bezugnahme auf 13 die Metallschicht beispielsweise mit Hilfe von Laserbestrahlung auf etwa 1.000°C erwärmt, so dass wenigstens ein Teil der Metallschicht zur Drain-Elektrode 14 silizidiert wird. Die Drain-Elektrode 14 ist in ohmscher Verbindung mit dem Basis-Siliziumkarbidsubstrat 11. Anschließend können das Entgasen, ähnlich zu Schritt (S50: 5), und der Sputterätzschritt, ähnlich zu Schritt (S70: 5), ausgeführt werden.
  • Als nächstes wird als Schritt (S100: 5) der Rückseiten-Schutzelektroden-Ausbildungsschritt ausgeführt. Bei diesem Schritt (S100: 5) wird unter Bezugnahme auf 14 in dem Zustand, in dem das Basis-Siliziumkarbidsubstrat 11 an dem Haftband 90 fixiert ist, die Rückseiten-Schutzelektrode 15 ausgebildet, die mit der Drain-Elektrode 14 in Kontakt ist. Die Rückseiten-Schutzelektrode 15 umfasst beispielsweise Ti-Atome, Pt-Atome und Au-Atome. Insbesondere wird zunächst eine erste Elektrodenschicht (nicht gezeigt), die aus Ti, TiN, TiW oder NiCr besteht, derart, dass sie mit der Drain-Elektrode 14 in Kontakt kommt, beispielsweise durch Sputtern ausgebildet. Als nächstes wird in ähnlicher Weise eine zweite Elektrodenschicht (nicht gezeigt), die aus Pt oder Ni besteht, auf der ersten Elektrodenschicht durch Sputtern ausgebildet. Anschließend wird in ähnlicher Weise eine dritte Elektrodenschicht (nicht gezeigt), die aus Au oder Ag besteht, auf der zweiten Elektrodenschicht durch Sputtern ausgebildet. Auf diese Weise wird die Rückseiten-Schutzelektrode 15, die einen geschichteten Aufbau der Elektrodenschichten hat, auf der Drain-Elektrode 14 ausgebildet.
  • Es wird darauf hingewiesen, dass von dem Trockenätzschritt bis zur Ausbildung der Rückseitenelektrode das Basis-Siliziumkarbidsubstrat 11, das an dem Haftband 90 fixiert ist, vorzugsweise in einem Vakuum gehalten wird. Hier ist das Vakuum die Atmosphäre, die einen Sauerstoffpartialdruck von kleiner oder gleich 1 × 10–4 Pa hat. Vorzugsweise ist das Vakuum die Atmosphäre, die einen Sauerstoffpartialdruck von kleiner oder gleich 1 × 10–5 Pa hat.
  • Insbesondere ist unter Bezugnahme auf 16 bei dem Trockenätzschritt das Basis-Siliziumkarbidsubstrat 11, das an dem Haftband 90 befestigt ist, in einer Kammer 31 für das Trockenätzen angeordnet, wobei sich die Kammer 31 in dem Vakuumzustand befindet. Das Basis-Siliziumkarbidsubstrat 11 wird durch eine Kammer 33 zu einer Kammer 32 zum Ausbilden einer Elektrodenfilmatmosphäre überführt, während es sich in dem Vakuumzustand befindet, ohne der Luft ausgesetzt zu sein. Anschließend wird in der Kammer 32 in dem Vakuum eine Metallschicht als Drain-Elektrode 14 auf der zweiten Hauptoberfläche 11b das Basis-Siliziumkarbidsubstrates 11 ausgebildet.
  • Als nächstes wird als Schritt (S110: 5) der Basismaterial-Ersetzungsschritt ausgeführt. Bei dem Basismaterial-Ersetzungsschritt wird unter Bezugnahme auf 15 das Haftband 90 als das Basismaterial entfernt, das mit der oberen Elementstruktur 12 in Kontakt war. Die Rückseiten-Schutzelektrode 15, die auf der Seite der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 ausgebildet ist, wird an eine neuen Haftband 90 fixiert. Die Fläche des neuen Haftbandes 90 kann größer sein als die erste Hauptoberfläche 11a und die zweite Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11, oder kann kleiner oder gleich der ersten Hauptoberfläche 11a und der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 sein. Wie es oben beschrieben ist, liegt die obere Elementstruktur 12 auf dem Basis-Siliziumkarbidsubstrat 11 frei und ist das Basis-Siliziumkarbidsubstrat 11 an dem Haftband 90 durch die Drain-Elektrode 14 und die Rückseiten-Schutzelektrode 15 fixiert.
  • Als nächstes wird der Würfelbildungsschritt ausgeführt. Bei dem Würfelbildungsschritt kann in dem Zustand, in dem die obere Elementstruktur 12 auf dem Basis-Siliziumkarbidsubstrat 11 freiliegt und das Basis-Siliziumkarbidsubstrat 11 an dem Haftband 90 durch die Drain-Elektrode 14 und die Rückseiten-Schutzelektrode 15 fixiert ist, eine Vielzahl von MOSFETs 100 durch Schneiden der oberen Elementstruktur 12, des Basis-Siliziumkarbidsubstrates 11, der Drain-Elektrode 14 und der Rückseiten-Schutzelektrode 15 in der Dickenrichtung des Basis-Siliziumkarbidsubstrates 11 gewonnen werden. Dieses Schneiden kann durch Laser-Dicing oder Laserritzen ausgeführt werden. Der MOSFET 100 als Siliziumkarbid-Halbleitervorrichtung wird durch die Ausführung der oben beschriebenen Schritte hergestellt.
  • Es wird darauf hingewiesen, dass ein MOSFET verwendet werden kann, der eine Konfiguration hat, bei dem der n-Typ und der p-Typ in der oben beschriebenen Ausführungsform ersetzt sind. Wenngleich darüber hinaus der ebene MOSFET als ein Beispiel einer Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung in der obigen Beschreibung erläutert ist, kann die Siliziumkarbid-Halbleitervorrichtung ein Graben-MOSFET oder ein IGBT (Isolierter bipolarer Gate-Transistor) sein.
  • Als nächstes werden die Effekte des Herstellungsverfahrens der vorliegenden Erfindung beschrieben.
  • Gemäß dem Verfahren für die Herstellung eines MOSFETs 100 der vorliegenden Ausführungsform wird ein Basis-Siliziumkarbidsubstrat 11 an einem Haftband 90 derart fixiert, dass sich das Haftband 90 nicht über die erste Hauptoberfläche 11a des Basis-Siliziumkarbidsubstrates 11 hinaus erstreckt, und wird eine Drain-Elektrode 14 auf der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 in einem Zustand ausgebildet, in dem das Basis-Siliziumkarbidsubstrat 11 an dem Haftband 90 fixiert ist. Wenn die Drain-Elektrode 14 ausgebildet wird, kann die Bildung von Verunreinigungen, wie etwa Dampf, aus dem Haftband 90 unterdrückt werden. Da der Anstieg des Kontaktwiderstandes zwischen dem Basis-Siliziumkarbidsubstrat 11 und der Drain-Elektrode 14 infolge der Verunreinigungen, wie etwa Dampf, unterdrückt werden kann, kann demzufolge ein MOSFET 100, der einen geringen Kontaktwiderstand zwischen dem Basis-Siliziumkarbidsubstrat 11 und der Drain-Elektrode 14 hat, hergestellt werden.
  • Gemäß dem Verfahren für die Herstellung eines MOSFETs 100 der vorliegenden Ausführungsform, wird darüber hinaus das Basis-Siliziumkarbidsubstrat 11 an dem Haftband 90 fixiert, das eine größere Flexibilität als das Basis-Siliziumkarbidsubstrat 11 hat. Daher kann das Haftband 90 von dem Basis-Siliziumkarbidsubstrat 11 entfernt werden, ohne dass das Basis-Siliziumkarbidsubstrat 11 übermäßig belastet wird. Demzufolge kann der MOSFET 100 auf einfache Art und Weise ohne Verwendung eines Lösungsmittels zum Entfernen des Haftbandes 90 hergestellt werden.
  • Gemäß dem MOSFET 100 der vorliegenden Erfindung besteht weiterhin eine erste Hauptoberfläche 11a aus einem Außenumfangsbereich 11d, der ein Bereich innerhalb 1,5 mm von dem Außenumfang 11h der ersten Hauptoberfläche 11a zu einem Zentrum 11c ist, wobei der zentrale Bereich 11e von dem Außenumfangsbereich 11d umgeben ist. Das Haftband 90 bedeckt vollständig den zentralen Bereich 11e. Demzufolge kann der zentrale Bereich 11e des Basis-Siliziumkarbidsubstrates 11 vollständig durch das Haftband 90 geschützt werden.
  • Weiterhin umfasst gemäß dem Verfahren für die Herstellung des MOSFETs 100 der vorliegenden Ausführungsform der Schritt des Entfernens des Siliziumkarbids den Schleifschritt. Demzufolge kann das Basis-Siliziumkarbidsubstrat 11 effektiv eine gewünschte Dicke haben.
  • Zudem umfasst gemäß dem Verfahren für die Herstellung eines MOSFETs 100 der vorliegenden Ausführungsform der Schritt des Entfernens des Siliziumkarbids weiterhin den Trockenätzschritt, der nach dem Schleifschritt ausgeführt wird. Bei dem Trockenätzschritt wird die durch den Vorgang beschädigte Schicht 13 entfernt, die auf der Hauptoberfläche 11b bei dem Schleifschritt ausgebildet wird. Demzufolge kann der Kontaktwiderstand zwischen dem Basis-Siliziumkarbidsubstrat 11 und der Drain-Elektrode 14 weiter verringert werden.
  • Zudem umfasst gemäß dem Verfahren für die Herstellung eines MOSFETs 100 der vorliegenden Ausführungsform der Schritt des Entfernens weiterhin den Sputterätzschritt, der nachdem Trockenätzschritt ausgeführt wird. Demzufolge können Verunreinigungen, die an dem Basis-Siliziumkarbidsubstrat 11 haften, bei dem Trockenätzschritt entfernt werden. Demzufolge kann der Kontaktwiderstand zwischen dem Basis-Siliziumkarbidsubstrat 11 und der Drain-Elektrode 14 weiter verringert werden.
  • Zudem wird gemäß dem Verfahren zum Herstellen des MOSFETs 100 der vorliegenden Ausführungsform das Basis-Siliziumkarbidsubstrat 11 in einem Vakuum von dem Trockenätzschritt bis zu dem Schritt des Ausbildens der Drain-Elektrode 14 gehalten. Demzufolge kann die Oxidation der zweiten Hauptfläche 11b des Basis-Siliziumkarbidsubstrates 11 unterdrückt werden. Infolgedessen kann der Kontaktwiderstand zwischen dem Basis-Siliziumkarbidsubstrat 11 und der Drain-Elektrode 14 weiter verringert werden.
  • Zudem ist gemäß dem Verfahren für die Herstellung des MOSFETs 100 der vorliegenden Ausführungsform die zweite Hauptoberfläche 11b eine Siliziumoberfläche. Für den Fall, bei dem die zweite Hauptfläche 11b eine Siliziumoberfläche ist, kann der Kontaktwiderstand zwischen dem Basis-Siliziumkarbidsubstrat 11 und der Drain-Elektrode 14 verringert werden. Darüber hinaus ist es schwierig, das CMP (Chemisch mechanisches Polieren) oder das Trockenpolieren an einer Siliziumoberfläche auszuführen. Daher wird es bevorzugt, dass der Schritt des Entfernens des Siliziumkarbids auf der Seite der zweiten Hauptoberfläche 11b des Basis-Siliziumkarbidsubstrates 11 durch Schleifen ausgeführt wird. Wenn das Siliziumkarbid auf der Seite der zweiten Hauptoberfläche 11b bei dem Schleifschritt entfernt wird, wird eine durch den Vorgang beschädigte Schicht 13 auf der zweiten Hauptoberfläche 11b ausgebildet. Für den Fall, dass die zweite Hauptoberfläche eine Siliziumfläche ist, ist somit der Trockenätzschritt zum Entfernen der durch den Vorgang beschädigten Schicht 13 erforderlich. Somit wird das Verfahren für die Herstellung des MOSFETs 100 gemäß der vorliegenden Ausführungsform, das den Schleifschritt und den Trockenätzschritt hat, in geeigneter Weise verwendet, wenn eine Drain-Elektrode auf einer Siliziumoberfläche ausgebildet wird.
  • Gemäß dem Verfahren für die Herstellung eines MOSFETs 100 der vorliegenden Ausführungsform umfasst das Haftband 90 den Basisabschnitt 92 und den Haftabschnitt 91, der mit dem Basisabschnitt 92 verbunden ist. Bei dem Schritt des Fixierens an dem Haftband 90 wird das Basis-Siliziumkarbidsubstrat 11 an dem Basisabschnitt 92 mit Hilfe des Haftabschnittes 91 fixiert. Demzufolge wird das Basis-Siliziumkarbidsubstrat 11 an dem Haftband 90 auf einfache Art und Weise fixiert.
  • Zudem besteht gemäß dem MOSFET 100 der vorliegenden Erfindung der Basisabschnitt 92 aus organischen Verbindungen. Demzufolge kann eine Flexibilität des Haftmittels verbessert werden.
  • Zudem hat gemäß dem Verfahren für die Herstellung des MOSFETs 100 der vorliegenden Ausführungsform der Haftabschnitt 91 eine Eigenschaft, dass die Haftung durch Erwärmung verringert wird. Demzufolge kann das Basis-Siliziumkarbidsubstrat 11 von dem Haftband 90 auf einfache Art und Weise entfernt werden.
  • Zudem hat gemäß dem Verfahren für die Herstellung des MOSFETs 100 der vorliegenden Ausführungsform der Haftabschnitt 91 eine Eigenschaft, dass die Haftung durch Bestrahlung mit UV-Strahlen verringert wird. Demzufolge kann das Basis-Siliziumkarbidsubstrat 11 von dem Haftband 90 auf einfache Art und Weise entfernt werden.
  • Es versteht sich, dass die Ausführungsformen und Beispiele, die hier offenbart sind, lediglich beispielhaft sind und nicht als Einschränkung verstanden werden sollten. Der Geltungsbereich der vorliegenden Erfindung ist nicht auf die obige Beschreibung beschränkt, sondern durch die Begriffe der beiliegenden Ansprüche, und soll beliebige Abänderungen innerhalb des Geltungsbereiches und der Bedeutung umfassen, die äquivalent zu den Begriffen der Ansprüche ist.
  • BEZUGSZEICHENLISTE
  • 10 mittleres Siliziumkarbidsubstrat; 10a Hauptoberfläche; 11 Basis-Siliziumkarbidsubstrat; 11a erste Hauptoberfläche; 11b zweite Hauptoberfläche; 12 obere Elementstruktur; 13 durch den Vorgang beschädigte Schicht; 14 Drain-Elektrode; 15 Rückseiten-Schutzelektrode; 20 Epitaxialschicht; 21 Driftbereich; 22 Körperbereich; 23 Source-Bereich; 24 p+-Bereich; 30 Gate-Oxidfilm; 70 Oberflächen-Schutzelektrode; 90 Haftband (Basismaterial); 100 MOSFET.

Claims (11)

  1. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung, umfassend folgende Schritte: Fixieren eines Siliziumkarbidsubstrates, das eine erste Hauptoberfläche und eine zweite Hauptoberfläche hat, die einander gegenüberliegen, an einem Basismaterial, das eine höhere Flexibilität als das Siliziumkarbidsubstrat hat; Entfernen des Siliziumkarbids auf einer Seite der zweiten Hauptoberfläche des Siliziumkarbidsubstrates in einem Zustand, in dem das Siliziumkarbidsubstrat an dem Basismaterial fixiert ist; und Ausbilden einer Elektrode auf der zweiten Hauptoberfläche des Siliziumkarbidsubstrates, von der das Siliziumkarbid entfernt ist, in einem Zustand, in dem das Siliziumkarbidsubstrat an dem Basismaterial fixiert ist, wobei das Basismaterial eine Fläche hat, die kleiner oder gleich einer Fläche der ersten Hauptoberfläche des Siliziumkarbidsubstrates ist, und bei dem Schritt des Fixierens an einem Basismaterial das Basismaterial in einer Position angeordnet wird, in der es ein Zentrum der ersten Hauptoberfläche bedeckt, so dass sich das Basismaterial nicht über einen Außenumfang der ersten Hauptoberfläche erstreckt.
  2. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, bei dem die erste Hauptoberfläche einen Außenumfangsbereich, der ein Bereich innerhalb 1,5 mm von dem Außenumfang der ersten Hauptoberfläche zu dem Zentrum ist, und einen zentralen Bereich umfasst, der von dem Außenumfangsbereich umgeben ist, und das Basismaterial den zentralen Bereich vollständig bedeckt.
  3. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1 oder 2, bei dem der Schritt des Entfernens des Siliziumkarbids den Schleifschritt umfasst.
  4. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 3, bei dem der Schritt des Entfernens des Siliziumkarbids weiterhin den Trockenätzschritt umfasst, der nach dem Schleifschritt ausgeführt wird, und bei dem Trockenätzvorgang eine durch den Vorgang beschädigte Schicht entfernt wird, die auf der zweiten Hauptoberfläche bei dem Schleifschritt ausgebildet wird.
  5. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4, bei dem der Schritt des Entfernens des Siliziumkarbids weiterhin den Sputterätzschritt umfasst, der nach dem Trockenätzschritt ausgeführt wird.
  6. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 4 oder 5, bei dem das Siliziumkarbidsubstrat in einem Vakuum von dem Trockenätzschritt bis zu dem Schritt des Ausbildens einer Elektrode gehalten wird.
  7. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, bei dem die zweite Hauptoberfläche eine Siliziumoberfläche ist.
  8. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei dem das Basismaterial einen Basisabschnitt und einen Haftabschnitt umfasst, der mit dem Basisabschnitt verbunden ist, und bei dem Schritt des Fixierens an einem Basismaterial das Siliziumkarbidsubstrat an dem Basisabschnitt durch den Haftabschnitt fixiert wird.
  9. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 8, bei dem der Basisabschnitt aus organischen Verbindungen besteht.
  10. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 8 oder 9, bei dem der Haftabschnitt eine Eigenschaft hat, dass eine Haftung durch Erwärmen verringert wird.
  11. Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung nach Anspruch 8 oder 9, bei dem der Haftabschnitt eine Eigenschaft hat, dass eine Haftung durch die Bestrahlung mit UV-Strahlen verringert wird.
DE112013006468.5T 2013-01-21 2013-12-06 Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung Withdrawn DE112013006468T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013008186A JP6131605B2 (ja) 2013-01-21 2013-01-21 炭化珪素半導体装置の製造方法
JP2013-008186 2013-01-21
PCT/JP2013/082788 WO2014112240A1 (ja) 2013-01-21 2013-12-06 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112013006468T5 true DE112013006468T5 (de) 2015-10-01

Family

ID=51209350

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013006468.5T Withdrawn DE112013006468T5 (de) 2013-01-21 2013-12-06 Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US9449823B2 (de)
JP (1) JP6131605B2 (de)
CN (1) CN104871288A (de)
DE (1) DE112013006468T5 (de)
WO (1) WO2014112240A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369893A (zh) * 2015-11-24 2018-08-03 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016171231A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置および半導体パッケージ
JP6616691B2 (ja) * 2016-01-18 2019-12-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6648574B2 (ja) * 2016-03-16 2020-02-14 富士電機株式会社 炭化珪素半導体装置の製造方法
WO2018070263A1 (ja) * 2016-10-13 2018-04-19 三菱電機株式会社 半導体装置の製造方法
JP2019012756A (ja) * 2017-06-29 2019-01-24 株式会社テンシックス 半導体素子基板の製造方法
JP6866809B2 (ja) * 2017-09-11 2021-04-28 住友電気工業株式会社 炭化珪素半導体ウエハおよび炭化珪素半導体装置
CN109752321B (zh) * 2019-01-29 2021-12-31 华侨大学 一种抛光碳化硅衬底变质层厚度和光学常数椭偏检测方法
WO2021120143A1 (zh) * 2019-12-20 2021-06-24 电子科技大学 一种柔性微波功率晶体管及其制备方法
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10337823A (ja) * 1997-04-11 1998-12-22 Lintec Corp 基材および該基材を用いた粘着テープ
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP2003297786A (ja) * 2002-04-03 2003-10-17 Hitachi Ltd 半導体装置の製造方法
JP2003347260A (ja) * 2002-05-22 2003-12-05 Tokyo Electron Ltd 処理装置及び基板処理方法
TWI288438B (en) * 2002-06-12 2007-10-11 Furukawa Electric Co Ltd Method for producing wafer and adhesive tape
JP4239974B2 (ja) 2002-06-25 2009-03-18 サンケン電気株式会社 半導体素子の製造方法およびリング状補強部材
JP2004335835A (ja) * 2003-05-09 2004-11-25 Matsushita Electric Ind Co Ltd 半導体製造装置
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
US7767563B2 (en) * 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
JP5007179B2 (ja) * 2007-08-29 2012-08-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5138325B2 (ja) * 2007-09-27 2013-02-06 株式会社ディスコ ウェーハの加工方法
JP5437626B2 (ja) 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
CN101226891B (zh) * 2008-02-01 2010-09-29 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
JP2011243651A (ja) 2010-05-14 2011-12-01 Sumitomo Electric Ind Ltd 半導体装置、貼り合せ基板およびそれらの製造方法
EP2618363A1 (de) * 2010-09-16 2013-07-24 Sumitomo Electric Industries, Ltd. Herstellungsverfahren für ein halbleiterbauelement
US9082881B1 (en) * 2010-10-04 2015-07-14 American Semiconductor, Inc. Semiconductor on polymer substrate
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
TW201324608A (zh) * 2011-12-05 2013-06-16 Nat Applied Res Laboratories 光阻層結構用於製作奈米尺度圖案的方法及其裝置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108369893A (zh) * 2015-11-24 2018-08-03 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法

Also Published As

Publication number Publication date
WO2014112240A1 (ja) 2014-07-24
US20150287597A1 (en) 2015-10-08
JP2014139972A (ja) 2014-07-31
CN104871288A (zh) 2015-08-26
US9449823B2 (en) 2016-09-20
JP6131605B2 (ja) 2017-05-24

Similar Documents

Publication Publication Date Title
DE112013006468T5 (de) Verfahren für die Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112009004744B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112014005614T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102013203528B4 (de) Siliziumcarbid-Halbleiter-Herstellungsverfahren
DE102010061295B4 (de) Halbleitervorrichtung mit metallischem Träger
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
DE102014115174B4 (de) Halbleitervorrichtung mit einer korrosionsbeständigen metallisierung und verfahren zu ihrer herstellung
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112013001927T5 (de) Herstellungsverfahren für eine Siliziumcarbid-Halbleitervorrichtung
DE112015002024B4 (de) Halbleitervorrichtung
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE112017002530T5 (de) Halbleitereinheit und verfahren zur herstellung derselben
DE112007000825T5 (de) Verfahren zum Bonden eines Halbleitersubstrates an ein Metallsubstrat
DE212020000619U1 (de) Halbleiterbauteil
DE102016125030A1 (de) Ausbilden einer Metallkontaktschicht auf Siliziumcarbid und Halbleitervorrichtung mit einer Metallkontaktstruktur
DE112019001691T5 (de) Halbleiterbauteil
DE102018132447A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112011102528T5 (de) Siliziumkarbid-Substrat, Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102019002710A1 (de) SOI-Substrat und verwandte Verfahren
DE102014206572B4 (de) Siliziumcarbidhalbleitervorrichtung und herstellungsverfahren für dieselbe
DE102019119289B4 (de) Träger, laminat und verfahren zum herstellen von halbleitervorrichtungen
DE112006001280B4 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE112014004395T5 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R005 Application deemed withdrawn due to failure to request examination