CN104871288A - 制造碳化硅半导体器件的方法 - Google Patents

制造碳化硅半导体器件的方法 Download PDF

Info

Publication number
CN104871288A
CN104871288A CN201380066987.0A CN201380066987A CN104871288A CN 104871288 A CN104871288 A CN 104871288A CN 201380066987 A CN201380066987 A CN 201380066987A CN 104871288 A CN104871288 A CN 104871288A
Authority
CN
China
Prior art keywords
silicon carbide
carbide substrates
semiconductor device
type surface
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380066987.0A
Other languages
English (en)
Inventor
北林弘之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN104871288A publication Critical patent/CN104871288A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

在具有彼此相反的第一主表面(11a)和第二主表面(11b)的碳化硅衬底(11)中，在碳化硅衬底(11)固定至具有比碳化硅衬底(11)更高柔性的基材(90)的情况下，去除碳化硅衬底(11)的第二主表面(11b)一侧上的碳化硅，且在第二主表面(11b)上形成电极(14)。基材(90)具有小于或等于碳化硅衬底(11)的第一主表面(11a)面积的面积。在将碳化硅衬底(11)固定至基材(90)的步骤中，基材(90)位于基材(90)覆盖第一主表面(11a)的中心(11c)的位置，使得基材(90)不延伸超过第一主表面(11a)的外周(11h)。因此，可降低碳化硅衬底(11)和电极(14)之间的接触电阻，并可提供制造碳化硅半导体器件的方法，其以简单方式制造碳化硅半导体器件。

Description

制造碳化硅半导体器件的方法
技术领域
本发明涉及一种制造碳化硅半导体器件的方法，且更特别地涉及包括将碳化硅衬底固定至基底材料的步骤的用于制造碳化硅半导体器件的方法。
背景技术
近年来，已经采用碳化硅作为构成半导体器件的材料以实现半导体器件的高击穿电压以及低损耗。与已经广泛用作构成常规半导体器件的材料的硅相比，碳化硅是一种具有更大带隙的宽带隙半导体。因此，采用碳化硅作为构成半导体器件的材料可实现半导体器件的高击穿电压和导通电阻的降低。而且，与采用硅作为材料的半导体器件相比，采用碳化硅作为材料的半导体器件具有在高温环境下使用时特性退化更小的优点。
对于碳化硅半导体器件的形成电极的步骤来说，存在碳化硅衬底的一个面固定至支撑衬底以在另一面上形成电极的情况。例如，日本专利公布No.2012-178603(PTD 1)公开了将碳化硅衬底的一个面附接至由蓝宝石等制成的载体衬底，在研磨另一面之后从碳化硅衬底分离载体衬底，并在另一面上形成欧姆接触的步骤。而且，WO2012/035880(PTD 2)公开了将碳化硅衬底的一个面固定至粘接带，另一方面研磨另一面，且此后在该另一面上形成背表面电极的步骤。
引证文献列表
专利文献
PTD 1：日本专利公布No.2012-178603
PTD 2：WO2012/035880
发明内容
技术问题
根据日本专利公布No.2012-178603中公开的方法，碳化硅衬底借助诸如蜡的粘合剂固定至载体衬底。当从载体衬底上分离碳化硅衬底时，需要熔化诸如蜡的粘合剂的步骤。因此，制造步骤复杂。
而且，当电极通过WO 2012/035880(PTD 2)中公开的方法形成在碳化硅衬底上时，碳化硅衬底和电极之间的接触电阻变大。
鉴于上述问题提出本发明，且其目的是提供一种制造碳化硅半导体器件的方法，其可降低碳化硅衬底和电极之间的接触电阻，以及以简单方式制造碳化硅半导体器件。
问题的解决手段
由于对电极在碳化硅衬底固定至粘接带的状态下形成在碳化硅衬底上时，在碳化硅衬底和电极之间高接触电阻的不断研究，发明人已经获得了如下知识并提出本发明。
当例如将碳化硅衬底固定在粘接带上的同时，通过溅射在碳化硅衬底上形成金属膜，且如果固定碳化硅衬底的粘接带延伸超过碳化硅衬底的外周时，由粘接带的延伸部产生杂质，且杂质气体氧化形成在碳化硅衬底的金属膜。已经发现如果随后通过退火金属膜而形成电极，则碳化硅衬底和电极之间的接触电阻会增大。而且，在分析杂质气体的成分之后，发现杂质气体的主要成分是H2O(蒸汽)。认为通过H2O(蒸汽)与金属膜的反应而氧化了金属膜。
根据本发明的制造碳化硅半导体器件的方法包括以下步骤。将具有彼此相反的第一主表面和第二主表面的碳化硅衬底固定至具有比碳化硅衬底更高柔性的基材。在碳化硅衬底固定至基材的状态下，去除碳化硅衬底的第二主表面一侧上的碳化硅。在碳化硅衬底固定至基材的状态下，在去除了碳化硅的碳化硅衬底的第二主表面上形成电极。基材具有小于或等于碳化硅衬底的第一主表面面积的面积。在固定至基材的步骤中，基材布置在覆盖第一主表面的中心的位置，使得基材不会延伸超过第一主表面的外周。
根据本发明的制造碳化硅半导体器件的方法，碳化硅衬底固定至基材，使得基材不会延伸超过碳化硅衬底的第一主表面的外周，且在碳化硅衬底固定至基材的状态下在碳化硅衬底的第二主表面上形成电极。因此，当形成电极时，可抑制来自于基材的诸如蒸汽的杂质的产生。因此，因为可抑制由于诸如蒸汽的杂质造成的碳化硅衬底和电极之间接触电阻的增大，因此可制造在碳化硅衬底和电极之间具有低接触电阻的碳化硅半导体器件。
而且，根据本发明的制造碳化硅半导体器件的方法，碳化硅衬底固定至具有比碳化硅衬底更高柔性的基材。因此，基材可在不对碳化硅衬底施加过度应力的情况下从碳化硅衬底上去除。因此可以在不采用用于基材的去除的溶剂等的情况下，以简单方式制造碳化硅半导体器件。
优选地，在制造碳化硅半导体器件的方法中，第一主表面包括外周区，其为从第一主表面的外周向中心在1.5mm内的区域，且中心区由外周区围绕。基材完全覆盖整个中心区。因此，碳化硅衬底的中心区可被基材完全保护。
优选地，在制造碳化硅半导体器件的方法中，去除碳化硅的步骤包括研磨步骤。因此碳化硅衬底可有效地具有所需厚度。
优选地，在制造碳化硅半导体器件的方法中，去除碳化硅的步骤还包括在研磨步骤之后执行的干蚀刻步骤。在干蚀刻步骤中，去除研磨步骤中形成在第二主表面上的工艺损伤层。因此可进一步降低碳化硅衬底和电极之间的接触电阻。
优选地，在制造碳化硅半导体器件的方法中，去除碳化硅的步骤还包括干蚀刻步骤之后执行的溅射蚀刻步骤。因此，可去除干蚀刻步骤中粘附至碳化硅衬底的杂质。因此，可进一步降低碳化硅衬底和电极之间的接触电阻。
优选地，在制造碳化硅半导体器件的方法中，碳化硅衬底从干蚀刻步骤直至形成电极的步骤都保持在真空中。因此，可抑制碳化硅衬底的第二主表面的氧化。因此，可进一步降低碳化硅衬底和电极之间的接触电阻。
优选地，在制造碳化硅半导体器件的方法中，第二主表面是硅表面。因此，在第二主表面是硅表面的情况下，可降低碳化硅衬底和电极之间的接触电阻。
优选地，在制造碳化硅半导体器件的方法中，基材包括基底部以及连接至基底部的粘合部。在固定至基材的步骤中，碳化硅衬底通过粘合部固定至基底部。因此，可以简单方式将碳化硅衬底固定至基材。
优选地，在制造碳化硅半导体器件的方法中，基底部由有机化合物制成。因此可提高基材的柔性。
优选地，在制造碳化硅半导体器件的方法中，粘合部具有通过加热而降低粘性的特性。因此，可以简单方式从基材上去除碳化硅衬底。
优选地，在制造碳化硅半导体器件的方法中，粘合部具有通过紫外线照射而降低粘性的特性。因此，可以简单方式从基材上去除碳化硅衬底。
发明的有益效果
如上所述显而易见的，根据本发明，可提供制造碳化硅半导体器件的方法，其能降低碳化硅衬底和电极之间的接触电阻并以简单方式制造碳化硅半导体器件。
附图说明
图1是示意性表示通过根据本发明一个实施例的制造碳化硅半导体器件的方法制造的碳化硅半导体器件的构造的截面示意图。
图2是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法中采用的碳化硅衬底的构造的透视示意图。
图3是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法中采用的碳化硅衬底的构造的平面示意图。
图4是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法中采用的碳化硅衬底的构造的截面示意图。
图5是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的流程图。
图6是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的流程图。
图7是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第一步骤的截面示意图。
图8是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第二步骤的截面示意图。
图9是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第三步骤的截面示意图。
图10是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第四步骤的截面示意图。
图11是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第五步骤的截面示意图。
图12是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第六步骤的截面示意图。
图13是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第七步骤的截面示意图。
图14是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第八步骤的截面示意图。
图15是示意性表示根据本发明一个实施例的制造碳化硅半导体器件的方法的第九步骤的截面示意图。
图16是用于根据本发明一个实施例的制造碳化硅半导体器件的方法的示意性说明的示意图。
具体实施方式
以下将参考附图说明本发明的实施例。在以下附图中，相同或相应的元件具有所指定的相同附图标记，并将不再赘述其说明。对于说明中的晶体学表述来说，单独的晶向由[]表示，且组晶向由<>表示，且单独的面由()，且组面由{}表示。而且，对于晶体学来说，虽然负指数应被表示为数字上添加的“-”(横杠)，但是在说明书中在数字前分配负号。对于角度表述来说，采用具有360度全定向角的系统。
首先，将说明通过根据本发明一个实施例的制造方法制造的碳化硅半导体器件的一个实例。首先将说明作为碳化硅半导体器件的MOSFET(金属氧化物半导体场效应晶体管)的构造。
参考图1，MOSFET 100主要包括中间碳化硅衬底10、上元件结构80、漏电极14以及背表面保护电极15。
中间碳化硅衬底10例如具有基底碳化硅衬底11以及外延层20。基底碳化硅衬底11是例如由多晶型4H的六方晶体碳化硅制成的衬底，且包括诸如氮的杂质的导电类型是n型。
基底碳化硅衬底11具有彼此相反的第一主表面11a和第二主表面11b。优选地，第一主表面11a是C(碳)表面，换言之，(000-1)面，且第二主表面11b是Si(硅)表面，换言之，(0001)面。第一主表面11a可以是从C表面偏离约8°或更小的表面，且第二主表面11b可以是从Si表面偏离约8°或更小的表面。
外延层20是设置在基底碳化硅衬底11的第一主表面11a上并由碳化硅制成的外延区。外延层20具有漂移区21、体区22、源极区23、以及p+区24。漂移区21是具有n型导电类型的区域，且漂移区21中的杂质浓度低于基底碳化硅衬底11的杂质浓度。体区22是具有p型导电类型的区域。体区22中包含的杂质例如是Al(铝)和B(硼)，其以例如为1×1017cm-3的浓度被包含，该浓度低于基底碳化硅衬底11中包含的杂质的浓度。
源极区23是具有n型导电类型的n型区。源极区23形成在体区22内部，以便包括中间碳化硅衬底10的主表面10a并被体区22围绕。源极区23以例如为1×1020cm-3的浓度包含诸如P(磷)的杂质，该浓度高于漂移区21中包含的杂质浓度。
p+区24是具有p型导电类型的p型区。p+区24形成为与源极区23和体区22接触。p+区24以高于体区22中包含的杂质的浓度的浓度包括诸如Al和B的杂质。p+区24中的Al和B的杂质浓度例如为1×1020cm-3。
上元件结构80主要包括栅极氧化物膜30、栅电极40、源电极50、层间绝缘膜60以及表面保护电极70。栅极氧化物膜30形成在中间碳化硅衬底10的主表面10a上以便与中间碳化硅衬底10的主表面10a接触，并从一个源极区23的上表面延伸至另一源极区23的上表面。栅极氧化物膜30形成为与源极区23、体区22以及漂移区21接触。栅极氧化物膜30例如由二氧化硅制成。
栅电极40布置为与栅极氧化物膜30接触以便从一个源极区23上延伸至另一源极区23。栅电极40通过栅极氧化物膜30形成在源极区23、体区22以及漂移区21上方。栅电极40由诸如多晶硅和Al的导电体制成。
源电极50布置为从一对源极区23上沿离开栅极氧化物膜30的方向延伸至p+区24上并与中间碳化硅衬底10的主表面10a接触。
层间绝缘膜60设置为与栅电极40和栅极氧化物膜30接触。层间绝缘膜60将栅电极40和源电极50电绝缘。表面保护电极70形成为与源电极50接触并由诸如Al的导电体制成。表面保护电极70通过源电极50电连接至源极区23。
漏电极14形成为与另一主表面接触，该另一主表面是基底碳化硅衬底11中与作为其上形成了漂移区21一侧上的主表面的一个主表面相反的主表面。这个漏电极14可由诸如与基底碳化硅衬底11欧姆接触的NiSi(硅化镍)的另一材料制成。因此，漏电极14电连接至基底碳化硅衬底11。
背表面保护电极15形成为与漏电极14的在与基底碳化硅衬底11相反的一侧上的主表面接触。背表面保护电极15具有例如由Ti层、Pt层以及Au层构成的层叠结构。
以下将说明根据本发明一个实施例的制造碳化硅半导体器件的方法。
参考图2至4，首先，作为步骤(S10：图5)，执行衬底制备步骤。在衬底制备步骤中，切割例如由多晶型4H的碳化硅单晶制成的晶锭(未示出)，因此制备由多晶型4H的六方晶体碳化硅制成并具有n型(第一导电类型)导电类型的基底碳化硅衬底11。
参考图2，基底碳化硅衬底11具有彼此相反的第一主表面11a和第二主表面11b。优选地，第一主表面11a是C(碳)表面，换言之，(000-1)面，且第二主表面11b是Si(硅)表面11b，换言之，(0001)面。第一主表面11a可以是从C表面偏离约8°或更小的表面，且第二主表面11b可以是从Si表面偏离约8°或更小的表面。
参考图3，基底碳化硅衬底11的第一主表面11a包括：外周区11d，其为距离第一主表面11a的外周11h距离d(例如，d＝l.5mm)内的区域；以及中心区11e，其由外周区11d围绕。距离d例如可以是d＝1.0mm或d＝0.5mm。换言之，外周区11d在虚边界线11f与中心区11e接触。
参考图4，中心区11e是包括第一主表面11a的中心11c的区域。例如，当第一主表面11a是圆形时，第一主表面11a的中心11c是圆形的中心。当第一主表面11a具有除圆形外的形状时，第一主表面11a的中心11c是穿过基底碳化硅衬底11的重心11g并平行于第一主表面11a的法线的线N与第一主表面11a之间的交点。
随后，执行外延层形成步骤。在本步骤中，例如由碳化硅制成并具有n型导电类型的外延层20通过在基底碳化硅衬底11的第一主表面11a上的外延生长而形成。
随后，作为步骤(S20：图5)，执行上表面元件结构形成步骤。在上表面元件结构形成步骤中，执行将在下文说明的步骤(S21：图6)至步骤(S27：图6)以在基底碳化硅衬底11上形成上元件结构80。
首先，作为步骤(S21：图6)，执行离子注入步骤。在本步骤(S21：图6)中，参考图7，例如首先将Al(铝)离子注入中间碳化硅衬底10的主表面10a中以在外延层20中形成具有p型(第二导电类型)导电类型的体区22。随后，例如，在小于Al离子注入深度的深度处，将P(磷)离子注入体区22中以形成具有n型导电类型的源极区23。随后，例如进一步将Al离子注入体区22以形成具有与源极区23相等深度，同时邻接源极区23并具有p型导电类型的p+区24。而且，在外延层20中，其中没有形成体区22、源极区23以及p+区24的区域是漂移区21。
随后，作为步骤(S22：图6)，执行活化退火步骤。在本步骤(S22：图6)中，例如在1700℃的温度下加热中间碳化硅衬底10三十分钟以活化上述步骤(S21：图6)中引入的杂质。因此，所需载流子在引入杂质的区域中产生。
随后，作为步骤(S23：图6)，执行栅极氧化物膜形成步骤。在本步骤(S23：图6)中，参考图8，在例如包括氧气的气氛下加热中间碳化硅衬底10以形成由二氧化硅制成的栅极氧化物膜30，以便覆盖主表面10a。
随后，作为步骤(S24：图6)，执行栅电极形成步骤。在本步骤(S24：图6)中，参考图8，例如通过LPCVD(低压化学气相沉积)方法形成与栅极氧化物膜30接触并由包含杂质的多晶硅制成的栅电极40。
随后，作为步骤(S25：图6)，执行层间绝缘膜形成步骤。在本步骤(S25：图6)中，例如通过P(等离子体)-CVD形成由二氧化硅制成的层间绝缘膜60，以便覆盖栅极氧化物膜30和栅电极40。
随后，作为步骤(S26：图6)，执行源电极形成步骤。在本步骤(S26：图6)中，在将要形成源电极50的区域中去除层间绝缘膜60和栅极氧化物膜30，且形成暴露源极区23和p+区24的区域。随后，参考图9，例如通过溅射在上述区域中形成例如包含NiSi(硅化镍)或TiAlSi(硅化钛铝)的金属层。随后，加热上述金属层，因此硅化了上述金属层的至少一部分，且形成源电极50。
随后，作为步骤(S27：图6)，执行表面保护电极形成步骤。在本步骤(S27：图6)中，参考图10，形成与源电极50接触的表面保护电极70。具体地，首先，例如通过溅射形成由Ta、TaN、Ti、TiN或TiW制成的第一电极层(未示出)以便与源电极50接触。随后，在第一电极层上形成由Al、AlSi或AlSiCu制成的第二电极层(未示出)。以这种方式，形成具有层叠电极层的结构的表面保护电极70。而且，对于第一电极层来说，可形成具有其中层叠由Ta和TaN制成的电极层的结构。
如上所述，在碳化硅衬底10的主表面10a上制备具有形成在其上的上元件结构80的中间衬底，上元件结构80包括栅极氧化物膜30、栅电极40、源电极50、层间绝缘膜60以及表面保护电极70。
随后，作为步骤(S30：图5)，执行基材粘贴步骤。在本步骤(S30：图5)中，参考图10，基底碳化硅衬底11通过上元件结构12固定在基材90上。基材90具有比固定至基材的基底碳化硅衬底11高的柔性。换言之，基材90具有比基底碳化硅衬底11更柔软的性质。具体地，基材90是例如由有机化合物构成的粘接带。而且，优选地，基材90具有比通过将在下文说明的碳化硅去除步骤(研磨步骤)研磨的基底碳化硅衬底11更高的柔性。
粘接带90例如包括基底部92和连接至基底部92的粘合部91。对于用于基底部92和粘合部91的材料来说，可采用具有各种构造的材料。例如，诸如聚酯的有机化合物可用作基底部92，且具有粘性的丙烯酸粘合剂可用作粘合部91。
优选地，具有通过诸如紫外线的能量射线的照射而降低粘性的材料用作粘合部91。对于通过诸如紫外线的能量射线的照射而降低粘性的材料来说，例如可包括紫外固化型树脂。而且，对于粘合部91来说，可采用通过加热降低粘性的材料。对于通过加热降低粘性的材料来说，可包括热固化树脂。
在本实施例中，基底材料90设置为与上元件结构12的表面保护电极70接触。但是，基底材料90可设置为与诸如上元件结构12的层间绝缘膜60的绝缘层接触的结构。
在本实施例中，粘接带90被描述为基材的一个实例。但是，基材例如可由一个表面具有粘性而另一表面不具有粘性材料构成。而且，优选基材90由具有柔性的有机化合物构成。而且，优选基材90可在不使用溶剂的情况下从基底碳化硅衬底11上分离。
参考图11，在将基底碳化硅衬底11固定至基材90的步骤中，基材90布置在覆盖第一主表面11a的中心11c的位置，使得从基底碳化硅衬底11的第二主表面11b一侧观察，基材90不会延伸超过基底碳化硅衬底11的外周11h。优选地，基材90形成为完全覆盖基底碳化硅衬底11的中心区11e且在面对基底碳化硅衬底11的第一主表面11a的位置处部分覆盖外周区11d。换言之，外周区11d的一部分可在没有被基材90覆盖的情况下暴露。基材90具有等于或小于基底碳化硅衬底11的第一主表面11a的面积的面积。优选地，基材90具有等于或小于第一主表面11a面积的50％的面积，更优选地，具有等于或大于第一主表面11a的面积的90％的面积。基材90的面积可等于第一主表面11a的面积。而且，优选基材90布置为完全覆盖表面保护电极70。
更具体地，基材90的粘合部91以及基底部92完全覆盖基底碳化硅衬底11的中心区11e，且基材90的粘合部91通过上元件结构12与基底碳化硅衬底11的中心区11e接触。基底部92形成为覆盖粘合部91。基底部92的面积可等于粘合部91的面积，或可大于粘合部91的面积。应当注意外周区11d是距离基底碳化硅衬底11的外周11h在距离d(d＝1.5mm)内的区域。距离d可以是1.0mm或0.5mm。
随后，作为步骤(S40：图5)，执行背表面研磨步骤。在本步骤(S40：图5)中，在基底碳化硅衬底11和上元件结构12固定至作为基材的粘接带90的情况下，去除基底碳化硅衬底11的第二主表面11b一侧上的碳化硅晶体。具体地，参考图12，将基底碳化硅衬底11的第二主表面11b推至诸如研磨机(未示出)的研磨装置的研磨表面，使得研磨基底碳化硅衬底11的第二主表面11b一侧上的碳化硅晶体，因此基底碳化硅衬底11被减薄至具有所需厚度。应当注意，在研磨基底碳化硅衬底11之后，具有混乱晶体状态的损伤层13形成在基底碳化硅衬底11的第二主表面11b上。
背表面研磨步骤之前的基底碳化硅衬底11的厚度例如约为400μm，且背表面研磨步骤之后的基底碳化硅衬底11的厚度例如约为100μm。粘接带90的厚度例如约大于或等于100μm且约小于或等于200μm。在本实施例中，希望通过研磨执行去除基底碳化硅衬底11的第二主表面11b一侧上的碳化硅的步骤。但是，其可例如通过抛光或干蚀刻执行。
随后，作为步骤(S50：图5)，执行脱气步骤。具体地，例如借助加热器将通过上元件结构12固定至粘接带90的基底碳化硅衬底11加热至100℃或更高，使得可去除粘接带90中包括的诸如蒸汽的杂质。优选将固定至粘接带90的基底碳化硅衬底11加热至120℃或更高且200℃或更低，更优选保持在140℃或更高且180℃或更低。
随后，作为步骤(S60：图5)，执行干蚀刻步骤。具体地，参考图12，通过干蚀刻去除具有步骤(S40：图5)中研磨的背表面的基底碳化硅衬底11的第二主表面11b上形成的由碳化硅制成的工艺损伤层13。通过采用SF6作为反应气体的反应离子蚀刻可从基底碳化硅衬底11去除工艺损伤层13。
随后，作为步骤(S70：图5)，执行溅射蚀刻步骤。具体地，例如，将固定至粘接带90的基底碳化硅衬底11布置在氩气气氛中，并执行溅射蚀刻，因此去除了由于粘附至基底碳化硅衬底11的第二主表面11b的SF6而产生的残留物。
随后，作为步骤(S80：图5)，执行背表面电极形成步骤。在背表面电极形成步骤中，金属层形成在基底碳化硅衬底11的第二主表面11b上。具体地，在基底碳化硅衬底11固定至作为基材的粘接带90的状态下，例如由NiSi制成的金属层形成在已经去除了碳化硅晶体的基底碳化硅衬底11的第二主表面11b上。金属层例如可以是TiAlSi。优选通过溅射方法执行金属层的形成。可通过气相沉积执行金属层的形成。
随后，作为步骤(S90：图5)，执行退火步骤。加热在步骤(S80：图5)中形成的金属层，因此金属层被合金为漏电极14。具体地，参考图13，例如采用激光照射将金属层加热至约1000℃，因此金属层的至少一部分硅化为漏电极14。漏电极14与基底碳化硅衬底11欧姆接合。此后可执行类似于步骤(S50：图5)的脱气以及类似于步骤(S70：图5)的溅射蚀刻步骤。
随后，作为步骤(S100：图5)，执行背表面保护电极形成步骤。在本步骤(S100：图5)中，参考图14，在基底碳化硅衬底11固定在粘接带90的状态下，形成与漏电极14接触的背表面保护电极15。背表面保护电极15例如包括Ti原子、Pt原子以及Au原子。具体地，首先，例如通过溅射形成由Ti、TiN、TiW或NiCr制成的第一电极层(未示出)以便与漏电极14接触。随后，类似地，由Pt或Ni制成的第二电极层(未示出)通过溅射形成在第一电极层上。随后，类似地，由Au或Ag制成的第三电极层(未示出)通过溅射形成在第二电极层上。以这种方式，具有电极层的层叠结构的背表面保护电极15形成在漏电极14上。
应当注意，从干蚀刻步骤至背表面电极的形成，固定至粘接带90的基底碳化硅衬底11优选保持在真空中。这里，真空是具有小于或等于1×10-4Pa的氧分压的气氛。优选地，真空是具有小于或等于1×10-5Pa的氧分压的气氛。
具体地，参考图16，在干蚀刻步骤中，固定至粘接带90的基底碳化硅衬底11布置在用于干蚀刻的腔31中，且腔31处于真空状态。基底碳化硅衬底11在处于真空状态而没有暴露至空气的同时，通过腔33转移至用于形成电极膜气氛的腔32。此后，在真空的腔32中，作为漏电极14的金属层形成在基底碳化硅衬底11的第二主表面11b处。
随后，作为步骤(S110：图5)，执行基材替换步骤。在基材替换步骤中，参考图15，去除已经与上元件结构12接触的作为基材的粘接带90。形成在基底碳化硅衬底11的第二主表面11b一侧上的背表面保护电极15固定至新的粘接带90。新的粘接带90的面积可大于基底碳化硅衬底11的第一主表面11a和第二主表面11b或可小于或等于基底碳化硅衬底11的第一主表面11a和第二主表面11b。如上所述，暴露基底碳化硅衬底11上的上元件结构12，且基底碳化硅衬底11通过漏电极14和背表面保护电极15固定至粘接带90。
随后，执行划片步骤。在划片步骤中，在暴露基底碳化硅衬底11上的上元件结构12，且基底碳化硅衬底11通过漏电极14和背表面保护电极15固定至粘接带90的状态下，可通过在基底碳化硅衬底11的厚度方向上切割上元件结构12、基底碳化硅衬底11、漏电极14以及背表面保护电极15获得多个MOSFET 100。通过激光切割或划片执行这种切割。通过上述步骤的执行制造作为碳化硅半导体器件的MOSFET 100。
应当注意可采用具有使上述实施例中n型和p型替换的构造的MOSFET。而且，虽然平面型MOSFET描述作为上述本发明的碳化硅半导体器件的一个实例，但是碳化硅半导体器件可以是沟槽型MOSFET或IGBT(绝缘栅双极晶体管)。
以下将说明本实施例的制造方法的效果。
根据本实施例的制造MOSFET 100的方法，基底碳化硅衬底11固定至粘接带90，使得粘接带90不延伸超过基底碳化硅衬底11的第一主表面11a，且漏电极14在基底碳化硅衬底11固定至粘接带90的状态下形成在基底碳化硅衬底11的第二主表面11b上。因此，当形成漏电极14时，可抑制从粘接带90产生诸如蒸汽的杂质。因此，因为可抑制由于诸如蒸汽的杂质造成的在基底碳化硅衬底11和漏电极14之间的接触电阻增大，因此可制造在基底碳化硅衬底11和漏电极14之间具有低接触电阻的MOSFET 100。
而且，根据本实施例的制造MOSFET 100的方法，基底碳化硅衬底11固定至具有比基底碳化硅衬底11更高柔性的粘接带90。因此，可在不对基底碳化硅衬底11施加过度应力的情况下从基底碳化硅衬底11去除粘接带90。因此，可在不采用用于去除粘接带90的溶剂的情况下以简单的方式制造MOSFET 100。
而且，根据本实施例的MOSFET 100，第一主表面11a由外周区11d和中心区11e构成，外周区11d为从第一主表面11a的外周11h至中心11c在1.5mm内的区域，且中心区11e由外周区11d围绕。粘接带90完全覆盖中心区11e。因此，基底碳化硅衬底11的中心区11e可被粘接带90完全保护。
而且，根据本实施例的制造MOSFET 100的方法，去除碳化硅的步骤包括研磨步骤。因此，基底碳化硅衬底11可有效地具有所需厚度。
此外，根据本实施例的制造MOSFET 100的方法，去除碳化硅的步骤还包括研磨步骤之后执行的干蚀刻步骤。在干蚀刻步骤中，去除在研磨步骤中形成在第二主表面11b上的工艺损伤层13。因此，可进一步降低基底碳化硅衬底11和漏电极14之间的接触电阻。
此外，根据本实施例的制造MOSFET 100的方法，去除碳化硅的步骤还包括干蚀刻步骤之后执行的溅射蚀刻步骤。因此，可去除在干蚀刻步骤中粘附至基底碳化硅衬底11的杂质。因此，可进一步降低在基底碳化硅衬底11和漏电极14之间的接触电阻。
此外，根据本实施例的制造MOSFET 100的方法，基底碳化硅衬底11从干蚀刻步骤至形成漏电极14的步骤都保持在真空中。因此，可抑制基底碳化硅衬底11的第二主表面11b的氧化。因此，可进一步降低在基底碳化硅衬底11和漏电极14之间的接触电阻。
此外，根据本实施例的制造MOSFET 100的方法，第二主表面11b是硅表面。因此，在第二主表面11b是硅表面的情况下，可降低基底碳化硅衬底11和漏电极14之间的接触电阻。而且对于硅表面来说，难以执行CMP(化学机械抛光)或干法抛光。因此，优选通过研磨执行去除基底碳化硅衬底11的第二主表面11b一侧上的碳化硅的步骤。当在研磨步骤中去除第二主表面11b一侧上的碳化硅时，工艺损伤层13形成在第二主表面11b上。因此，在第二主表面是硅表面的情况下，需要用于去除工艺损伤层13的干蚀刻步骤。因此，当漏电极形成在硅表面上时适于采用具有研磨步骤和干蚀刻步骤的根据本实施例的制造MOSFET 100的方法。
根据本实施例的制造MOSFET 100的方法，粘接带90包括基底部92和连接至基底部92的粘合部91。在固定至粘接带90的步骤中，基底碳化硅衬底11借助粘合部91固定至基底部92。因此可以简单方式将基底碳化硅衬底11固定至粘接带90。
而且，根据本发明的MOSFET 100，基底部92由有机化合物制成。因此，可提高粘接带的柔性。
此外，根据本实施例的制造MOSFET 100的方法，粘合部91具有通过加热降低粘性的特性。因此，可以简单方式从粘接带90上去除基底碳化硅衬底11。
此外，根据本实施例的制造MOSFET 100的方法，粘合部91具有通过紫外光照射降低粘性的特性。因此，可以简单方式从粘接带90上去除基底碳化硅衬底11。
应当理解，本文公开的实施例和实例仅为实例，且不作为限制。本发明的范围不限于上述说明书，而是由随附权利要求项限定，且旨在涵盖等效于权利要求项的范围和含义内的任何变型。
参考符号列表
10中间碳化硅衬底；10a主表面；11基底碳化硅衬底；11a第一主表面；11b第二主表面；12上元件结构；13工艺损伤层；14漏电极；15背表面保护电极；20外延层；21漂移层；22体区；23源极区；24p+区；30栅极氧化物膜；31至33腔；40栅电极；50源电极；60层间绝缘膜；70表面保护电极；90粘接带(基材)；100MOSFET。

Claims (11)

1.一种制造碳化硅半导体器件的方法，包括以下步骤：
将具有彼此相反的第一主表面和第二主表面的碳化硅衬底固定至具有比所述碳化硅衬底更高柔性的基材；
在所述碳化硅衬底被固定至所述基材的状态下，去除所述碳化硅衬底的所述第二主表面侧的碳化硅；以及
在所述碳化硅衬底被固定至所述基材的状态下，在去除了所述碳化硅的所述碳化硅衬底的所述第二主表面上形成电极，
所述基材具有小于或等于所述碳化硅衬底的所述第一主表面的面积的面积，并且
在固定至基材的所述步骤中，所述基材被布置在覆盖所述第一主表面的中心的位置处，使得所述基材不会延伸超过所述第一主表面的外周。
2.根据权利要求1所述的制造碳化硅半导体器件的方法，其中
所述第一主表面包括外周区和中心区，所述外周区是从所述第一主表面的所述外周向所述中心的1.5mm内的区域，并且所述中心区由所述外周区围绕，并且
所述基材完全覆盖所述中心区。
3.根据权利要求1或2所述的制造碳化硅半导体器件的方法，其中，去除碳化硅的所述步骤包括研磨步骤。
4.根据权利要求3所述的制造碳化硅半导体器件的方法，其中
去除碳化硅的所述步骤进一步包括在所述研磨步骤之后执行的干法蚀刻步骤，并且
在所述干法蚀刻步骤中，去除在所述研磨步骤中形成在所述第二主表面上的工艺损伤层。
5.根据权利要求4所述的制造碳化硅半导体器件的方法，其中，去除碳化硅的所述步骤进一步包括在所述干法蚀刻步骤之后执行的溅射蚀刻步骤。
6.根据权利要求4或5所述的制造碳化硅半导体器件的方法，其中，所述碳化硅衬底从所述干法蚀刻步骤直至形成电极的所述步骤都被保持在真空中。
7.根据权利要求1至6中的任一项所述的制造碳化硅半导体器件的方法，其中，所述第二主表面是硅表面。
8.根据权利要求1至7中的任一项所述的制造碳化硅半导体器件的方法，其中
所述基材包括基底部以及连接至所述基底部的粘合部，并且
在固定至基材的所述步骤中，所述碳化硅衬底通过所述粘合部被固定至所述基底部。
9.根据权利要求8所述的制造碳化硅半导体器件的方法，其中，所述基底部由有机化合物制成。
10.根据权利要求8或9所述的制造碳化硅半导体器件的方法，其中，所述粘合部具有粘性通过加热而降低的特性。
11.根据权利要求8或9所述的制造碳化硅半导体器件的方法，其中，所述粘合部具有粘性通过紫外线照射而降低的特性。
CN201380066987.0A 2013-01-21 2013-12-06 制造碳化硅半导体器件的方法 Pending CN104871288A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013008186A JP6131605B2 (ja) 2013-01-21 2013-01-21 炭化珪素半導体装置の製造方法
JP2013-008186 2013-01-21
PCT/JP2013/082788 WO2014112240A1 (ja) 2013-01-21 2013-12-06 炭化珪素半導体装置の製造方法

Publications (1)

Publication Number Publication Date
CN104871288A true CN104871288A (zh) 2015-08-26

Family

ID=51209350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380066987.0A Pending CN104871288A (zh) 2013-01-21 2013-12-06 制造碳化硅半导体器件的方法

Country Status (5)

Country Link
US (1) US9449823B2 (zh)
JP (1) JP6131605B2 (zh)
CN (1) CN104871288A (zh)
DE (1) DE112013006468T5 (zh)
WO (1) WO2014112240A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981511A (zh) * 2016-01-18 2017-07-25 瑞萨电子株式会社 半导体装置及其制造方法
CN109752321A (zh) * 2019-01-29 2019-05-14 华侨大学 一种抛光碳化硅衬底变质层厚度和光学常数椭偏检测方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016171231A (ja) * 2015-03-13 2016-09-23 株式会社東芝 半導体装置および半導体パッケージ
CN108369893B (zh) * 2015-11-24 2022-07-19 住友电气工业株式会社 碳化硅单晶衬底、碳化硅外延衬底及制造碳化硅半导体器件的方法
JP6648574B2 (ja) * 2016-03-16 2020-02-14 富士電機株式会社 炭化珪素半導体装置の製造方法
CN109791880A (zh) * 2016-10-13 2019-05-21 三菱电机株式会社 半导体装置的制造方法
JP2019012756A (ja) * 2017-06-29 2019-01-24 株式会社テンシックス 半導体素子基板の製造方法
JP6866809B2 (ja) * 2017-09-11 2021-04-28 住友電気工業株式会社 炭化珪素半導体ウエハおよび炭化珪素半導体装置
CN112154544B (zh) * 2019-12-20 2024-03-15 电子科技大学 一种柔性微波功率晶体管及其制备方法
FR3116151A1 (fr) * 2020-11-10 2022-05-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de formation d’une structure de piegeage d’un substrat utile

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208752A (zh) * 1997-04-11 1999-02-24 琳得科株式会社 基质材料及使用该材料的粘接带
JP2003297786A (ja) * 2002-04-03 2003-10-17 Hitachi Ltd 半導体装置の製造方法
CN1472773A (zh) * 2002-06-12 2004-02-04 古河电气工业株式会社 晶片的制造方法和粘接带
JP2004335835A (ja) * 2003-05-09 2004-11-25 Matsushita Electric Ind Co Ltd 半導体製造装置
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
JP2009054965A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法
CN101471349A (zh) * 2007-12-28 2009-07-01 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法
CN102687238A (zh) * 2010-09-16 2012-09-19 住友电气工业株式会社 用于制造半导体器件的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3768069B2 (ja) * 2000-05-16 2006-04-19 信越半導体株式会社 半導体ウエーハの薄型化方法
JP2003347260A (ja) * 2002-05-22 2003-12-05 Tokyo Electron Ltd 処理装置及び基板処理方法
JP4239974B2 (ja) 2002-06-25 2009-03-18 サンケン電気株式会社 半導体素子の製造方法およびリング状補強部材
EP2546865B1 (en) 2005-09-16 2023-12-06 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
US7767563B2 (en) * 2007-03-21 2010-08-03 Intel Corporation Method of forming a silicide layer on a thinned silicon wafer, and related semiconducting structure
JP5138325B2 (ja) * 2007-09-27 2013-02-06 株式会社ディスコ ウェーハの加工方法
US9082881B1 (en) * 2010-10-04 2015-07-14 American Semiconductor, Inc. Semiconductor on polymer substrate
TW201324608A (zh) * 2011-12-05 2013-06-16 Nat Applied Res Laboratories 光阻層結構用於製作奈米尺度圖案的方法及其裝置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1208752A (zh) * 1997-04-11 1999-02-24 琳得科株式会社 基质材料及使用该材料的粘接带
JP2003297786A (ja) * 2002-04-03 2003-10-17 Hitachi Ltd 半導体装置の製造方法
CN1472773A (zh) * 2002-06-12 2004-02-04 古河电气工业株式会社 晶片的制造方法和粘接带
JP2004335835A (ja) * 2003-05-09 2004-11-25 Matsushita Electric Ind Co Ltd 半導体製造装置
JP2009054965A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法
CN101471349A (zh) * 2007-12-28 2009-07-01 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
CN101226891A (zh) * 2008-02-01 2008-07-23 中国电子科技集团公司第五十五研究所 形成氮化镓器件和电路中接地通孔的方法
CN102668023A (zh) * 2010-05-14 2012-09-12 住友电气工业株式会社 半导体器件、组合衬底及其制造方法
CN102687238A (zh) * 2010-09-16 2012-09-19 住友电气工业株式会社 用于制造半导体器件的方法
WO2012049792A1 (ja) * 2010-10-15 2012-04-19 三菱電機株式会社 炭化珪素半導体素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106981511A (zh) * 2016-01-18 2017-07-25 瑞萨电子株式会社 半导体装置及其制造方法
CN109752321A (zh) * 2019-01-29 2019-05-14 华侨大学 一种抛光碳化硅衬底变质层厚度和光学常数椭偏检测方法
CN109752321B (zh) * 2019-01-29 2021-12-31 华侨大学 一种抛光碳化硅衬底变质层厚度和光学常数椭偏检测方法

Also Published As

Publication number Publication date
US20150287597A1 (en) 2015-10-08
US9449823B2 (en) 2016-09-20
JP6131605B2 (ja) 2017-05-24
JP2014139972A (ja) 2014-07-31
WO2014112240A1 (ja) 2014-07-24
DE112013006468T5 (de) 2015-10-01

Similar Documents

Publication Publication Date Title
CN104871288A (zh) 制造碳化硅半导体器件的方法
US7605022B2 (en) Methods of manufacturing a three-dimensional semiconductor device and semiconductor devices fabricated thereby
JP6221710B2 (ja) 半導体装置の製造方法
TWI459473B (zh) 具有（１１０）－向性矽之半導體裝置
JP5759293B2 (ja) 半導体装置の製造方法
WO2015040966A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2015025625A1 (ja) 炭化珪素半導体装置およびその製造方法
EP2787526B1 (en) Semiconductor device fabrication method
CN105164322A (zh) 碳化硅衬底，碳化硅半导体器件以及制造碳化硅衬底和碳化硅半导体器件的方法
CN103918081A (zh) 制造半导体器件的方法
JP6011066B2 (ja) 半導体装置の製造方法
JP6237489B2 (ja) 炭化珪素半導体装置の製造方法
JP2014022711A (ja) 化合物半導体
CA2787837A1 (en) Method of manufacturing semiconductor device
WO2013011759A1 (ja) 半導体装置の製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
WO2015045653A1 (ja) 炭化珪素半導体装置の製造方法
JP6107450B2 (ja) 炭化珪素半導体装置の製造方法
CN104103508A (zh) 半导体装置的制造方法以及半导体装置
JP2013118247A (ja) 炭化珪素半導体装置の製造方法
JP2013118246A (ja) 炭化珪素半導体装置の製造方法
KR20180038852A (ko) 에칭 가스를 이용한 실리콘 카바이드 기판의 에칭방법
JP2015115571A (ja) 炭化珪素半導体装置の製造方法
JP2016154181A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150826

WD01 Invention patent application deemed withdrawn after publication