CN101471349A - 半导体装置以及半导体装置的制造方法 - Google Patents

半导体装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN101471349A
CN101471349A CNA2008101897273A CN200810189727A CN101471349A CN 101471349 A CN101471349 A CN 101471349A CN A2008101897273 A CNA2008101897273 A CN A2008101897273A CN 200810189727 A CN200810189727 A CN 200810189727A CN 101471349 A CN101471349 A CN 101471349A
Authority
CN
China
Prior art keywords
support substrates
substrate
integrated circuit
crystal semiconductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101897273A
Other languages
English (en)
Other versions
CN101471349B (zh
Inventor
山崎舜平
高桥秀和
山田大干
门马洋平
安达广树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101471349A publication Critical patent/CN101471349A/zh
Application granted granted Critical
Publication of CN101471349B publication Critical patent/CN101471349B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的之一在于减少起因于外部压力的半导体集成电路的破损。此外，本发明还有一个目的是提高薄型化半导体集成电路的制造成品率。其方法如下：使用从单晶半导体衬底分离的单晶半导体层作为半导体集成电路所具有的半导体元件，然后以树脂层覆盖设置有半导体集成电路的被较薄地形成的衬底，在切断工序中在支撑衬底上形成用来切断半导体元件层的槽并在形成有槽的支撑衬底上设置树脂层，然后将树脂层以及支撑衬底在槽部进行切断以将其切割成多个半导体集成电路。

Description

半导体装置以及半导体装置的制造方法
技术领域
本发明涉及安装有半导体集成电路的半导体装置以及半导体装置的制造方法。
背景技术
作为具有矩阵型显示功能的半导体装置，现知的有无源矩阵型和有源矩阵型结构。在具有矩阵型显示功能的半导体装置中，一般需要设置有用于驱动像素矩阵的半导体集成电路。但是，因为矩阵的规模为大至数百行的大规模的缘故，需要使用用于将长方形的IC封装、半导体芯片等的集成电路的端子与衬底上的电布线连接的布线，所以相对于显示画面周围部分的面积变得不可忽视的大。
作为解决该问题的办法，公开有一种可以进一步减小周围部分面积的半导体集成电路的安装方法(例如，参照专利文献1至3。)。例如，在专利文献1中，公开了一种将半导体集成电路形成在与像素矩阵的一边几乎相同长度的细长的衬底(称为棒(stick)、或棒晶(stickcrystal)上，并将其与端子部相连接的方法。
[专利文献1]日本专利申请公开H7-14880号公报
[专利文献2]日本专利申请公开H8-250745号公报
[专利文献3]日本专利申请公开H8-264796号公报
但是，在半导体装置的制造工序中，当进行半导体集成电路的安装时，有施加有如压力等的外部压力的情况。有可能发生起因于该种外部压力的半导体集成电路的破损。
发明内容
鉴于上述问题，本发明的目的在于：减少起因于外部压力的半导体集成电路的破损；薄化设置有半导体集成电路的衬底；提高薄型化半导体集成电路的制造成品率；以及，降低薄型化半导体集成电路的制造成本。
在本发明中，将具有另行形成在支撑衬底上的半导体元件层的半导体集成电路用作驱动电路(driver)而安装在具有绝缘表面的衬底上。半导体集成电路与形成在具有绝缘表面的衬底上的像素部电连接而用作驱动电路。半导体集成电路所含有的半导体元件使用从单晶半导体衬底分离的单晶半导层。
在本发明中，通过对支撑衬底进行切断，可以将多个半导体集成电路以芯片(或细长的棒)状取出。在本发明中，作为切断方法，首先对支撑衬底的厚度进行减薄加工，由此缩短用于切断的工序时间以及减轻用于切断的如切割器等的加工用具的磨损。并且不是直接进行切断工序，而是首先在支撑衬底上形成用来切断半导体元件层的槽，并在形成有槽的支撑衬底上设置树脂层。然后，将树脂层以及支撑衬底在槽部进行切断，以将其切断(切割)成多个半导体集成电路。在本发明中，槽还指包括槽周围凹部区域的槽部。
通过将对树脂层以及支撑衬底进行切断的切断面的宽度窄于槽的宽度，可以使形成在槽中的树脂层残存在支撑衬底侧面上。由此，在半导体集成电路中，没有设置半导体元件层的面以及侧面的一部分成为被树脂层覆盖的结构。
因此，在本发明的半导体装置所包括的半导体集成电路中，支撑衬底的侧面具有台阶，且衬底的宽度尺寸与台阶相比其前端部分要小，所以也可以称为凸字形状。另外，在支撑衬底的截面上，侧面为阶梯状的梯形，并且该阶梯状的梯形其上部的厚度比下部的厚度要厚。根据槽的形状，梯形的上部变成朝向下部弯曲的形状，且树脂层接触的支撑衬底的侧面具有向下面扩展的曲面。另外，衬底的底面以及上面为四边形，且底面的面积比上面的面积大。
如上所述，由于本发明的半导体装置的形状复杂，所以容易辨别半导体装置的上下，还可以减少机械等的自动操作时的误识。
半导体集成电路可以通过COG(玻璃上芯片)方式、TAB(载带自动键合)方式安装到形成有像素部的具有绝缘表面的衬底上。
由于设置有半导体集成电路的被较薄地形成的衬底被树脂层覆盖，所以在工序上较易处理且不易发生破损等的问题。所以，可以高成品率地生产更薄型的具有高性能的半导体装置。
在本发明中，作为安装半导体集成电路作为驱动电路(driver)并具有显示功能的半导体装置，既可以是无源矩阵型也可以是有源矩阵型。还可以安装半导体集成电路作为存储元件的驱动电路，从而制造具有存储功能的半导体装置。
本发明之一的一种半导体装置，包括：设置有包括形成在支撑衬底上的单晶半导体层的半导体元件层的半导体集成电路，其中支撑衬底的与半导体元件层的形成面相反的面以及其侧面的一部分被树脂层覆盖。
本发明之一的一种半导体装置，包括：具有绝缘表面的衬底上的像素部；与像素部电连接并且安装在具有绝缘表面的衬底上的半导体集成电路，其中，半导体集成电路具有包括设置在支撑衬底上的单晶半导体层的半导体元件层，并且支撑衬底的与半导体元件层的形成面相反的面以及其侧面的一部分被树脂层覆盖。由于支撑衬底通过磨削、研磨工序减薄了厚度，所以可以使具有绝缘表面的衬底的厚度更薄。
本发明之一的一种半导体装置的制造方法，包括如下步骤：从单晶半导体衬底的一个面进行离子添加，以在离单晶半导体衬底的一个面有一定的深度中形成脆化层；在单晶半导体衬底的一个面上，或者在支撑衬底上形成绝缘层，在单晶半导体衬底与支撑衬底以夹着绝缘层的方式重合的状态下，使脆化层中产生裂缝，并进行使单晶半导体衬底沿着脆化层分离的热处理，从单晶半导体衬底将单晶半导体层形成在支撑衬底上；在支撑衬底上形成多个含有单晶半导体层的半导体元件层；将支撑衬底的厚度减薄；在支撑衬底的多个半导体元件层之间形成槽；在形成有槽的支撑衬底上形成树脂层；对支撑衬底的槽以及树脂层进行切断而形成多个半导体集成电路。并且，例如，将半导体集成电路安装在设置有像素部的具有绝缘表面的衬底(例如玻璃衬底)上。
当对形成有槽的支撑衬底以及树脂层进行切断时，可以从支撑衬底或树脂层一侧进行切断。当在支撑衬底上形成对准标记的情况，若从支撑衬底一侧使用如切割器等的切割工具进行切断，则可以提高切断位置的准确性。
根据本发明，可以高成品率地制造薄型且具有高性能的半导体装置。
另外，还可以提供即使薄型也较易处理且可靠性高的半导体装置。
附图说明
图1A至1F是说明本发明的半导体集成电路的制造方法的图；
图2是说明本发明的半导体装置的制造方法的图；
图3A至3C是说明本发明的半导体装置的图；
图4A至4D是说明本发明的半导体集成电路的制造方法的图；
图5A至5C是说明本发明的半导体集成电路的制造方法的图；
图6A至6E是说明本发明的半导体集成电路的制造方法的图；
图7A至7D是说明本发明的半导体集成电路的制造方法的图；
图8A和8B是说明本发明的半导体装置的图；
图9A和9B是说明本发明的半导体装置的图；
图10是表示应用本发明的电子设备的主要结构的框图；
图11A至11D是表示应用本发明的电子设备的图；
图12A至12D是说明本发明的半导体集成电路的制造方法的图；
图13A至13D是说明本发明的半导体集成电路的制造方法的图；
图14A至14C是说明本发明的半导体集成电路的制造方法的图；
图15A至15E是说明本发明的半导体集成电路的制造方法的图；
图16A至16D是说明本发明的半导体集成电路的制造方法的图；
图17A至17D是说明本发明的半导体集成电路的制造方法的图；
图18A至18E是说明本发明的半导体集成电路的制造方法的图。
具体实施方式
下面，关于本发明的实施方式将参照附图给予详细说明。但是，本发明不局限于下述说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是本发明的方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。注意，在以下说明的本发明的结构中，在不同附图中使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，参照图1A至图5C对以使其具有更为薄型化以及小型化为目的的半导体装置、以及高成品率地制造该半导体装置的方法进行详细说明。
在本实施方式中，将具有另行形成在支撑衬底上的半导体元件层的半导体集成电路用作驱动电路(driver)，而安装在具有绝缘表面的衬底上。半导体集成电路与形成在具有绝缘表面的衬底上的像素部电连接，并用作驱动电路。半导体集成电路所含有的半导体元件使用从单晶半导体衬底分离的单晶半导体层。
图1A示出具有设置在支撑衬底100上的单晶半导体层的半导体元件层101a、101b、101c。半导体元件层101a、101b、101c所含有的单晶半导体层是从单晶半导体衬底分离的单晶半导体层。
接下来，进行通过磨削、研磨处理减薄支撑衬底100的厚度的工序。在用来固定进行工序时的支撑衬底100的固定胶带103上，以面向半导体元件层101a、101b、101c的方式固定支撑衬底100，并对支撑衬底100进行加工，以作为厚度薄的支撑衬底102(参照图1B)。假设支撑衬底100是厚度为0.5mm的玻璃衬底时，优选将支撑衬底102薄型化为其一半的0.25mm至0.3mm左右。通过进行用来减薄支撑衬底的厚度的加工，可以缩短用来切断支撑衬底的工序时间，以及减少用于切断的如切割器等的加工用具的磨损。可以适当的组合磨削处理以及研磨处理而使用，在本实施方式中，首先使用磨削设备进行磨削，然后使用研磨设备进行研磨处理而使表面平坦。作为研磨处理，还可以进行化学机械研磨。
在本发明中，通过对支撑衬底进行切断，将多个半导体集成电路以芯片(或细长的棒)状取出。作为切断工序，不是直接进行，而是首先使用切割器104的切割刀片，在支撑衬底102上形成用来切断半导体元件层101a、101b、101c的槽106a、106b、106c、106d(参照图1C)。当在支撑衬底105中形成槽106a、106b、106c、106d时意图性地使支撑衬底105残留。将残留的支撑衬底105的厚度形成为30μm至50μm左右即可。
接下来，在形成有槽106a、106b、106c、106d的支撑衬底105上形成树脂层107(参照图1D)。将树脂层107的膜厚度形成为1μm至20μm即可。作为树脂层的材料，在形成树脂层之后的工序中(例如，安装半导体集成电路时)进行加热处理的情况下，使用可以承受其加热温度的树脂材料。
若形成用作吸收冲击材料的树脂层，则可以进一步使半导体集成电路赋予耐压性。例如，在本发明的设置有树脂层的半导体集成电路中，即使对其施加大约20N的压力也可以承受而不会发生破损。
作为树脂层，可以使用乙烯树脂、环氧树脂、酚醛树脂、酚醛清漆树脂、丙烯酸树脂、三聚氰胺树脂、氨酯树脂、硅氧烷树脂等的树脂材料。作为树脂层的制造方法，可以使用旋涂法等的涂敷法，另外还可以使用滴喷射法、印刷法、浸渍法、分散器法、刷涂法、喷涂法、流涂法等。
然后，将树脂层107以及支撑衬底105在槽106a、106b、106c、106d处进行切断以切断(切割)成多个半导体集成电路。在本实施方式中，将支撑衬底105以及树脂层107固定在固定胶带111上，从支撑衬底105一侧通过切割器108对槽106a、106b、106c、106d上残留的支撑衬底105以及树脂层107进行切断。通过切割器108，支撑衬底105以及树脂层107被切割成支撑衬底109a、109b、109c、树脂层110a、110b、110c(参照图1E)。在本实施方式中，使用切割胶带作为固定胶带103、111。
当对形成有槽的支撑衬底105以及树脂层107进行切断时，既可以从支撑衬底105一侧进行切断也可以从树脂层107一侧进行切断。当在支撑衬底105上形成对准标记的情况下，若从支撑衬底105一侧使用如切割器等的切割工具进行切断，则可以提高切断位置的准确性。
根据以上工序，可以形成半导体集成电路112a、112b、112c(参照图1F)。通过将对树脂层107以及支撑衬底105进行切断的切断面的宽度窄于槽的宽度，可以将形成在槽上的树脂层残存在支撑衬底侧面上。
在本实施方式中，切割器104以及切割器108的宽度是指决定处理区域(使用切割器加工的区域)的切割刀片的厚度。
由于可以通过切割器104的切割刀片的宽度a1对槽的宽度进行控制并通过切割器108的切割刀片的宽度a2对切断面的宽度进行控制，所以使切割器108的切割刀片的宽度a2小于切割器104的切割刀片的宽度a1即可。例如，在本实施方式中，将切割器104的切割刀片的宽度a1设定为0.16mm，将切割器108的切割刀片的宽度a2设定为0.1mm。
由此，在半导体集成电路112a、112b、112c中，没有设置半导体元件层101a、101b、101c的面以及侧面的一部分成为被树脂层110a、110b、110c覆盖的结构。
形成在支撑衬底上的槽的形状依据加工方法。在本实施方式中切割器104的略带有圆度的切割刀片的形状得到反映，槽106a、106b、106c、106d也在图1C的截面上成为带有圆度(具有曲度)的形状。当切割刀片的形状为矩形时，槽的形状也成为矩形，可以使切断后的半导体集成电路的支撑衬底的端部也成为具有矩形的形状。
图18A至18E示出使用矩形切割刀片进行加工的例子。图18A对应于图1B，在固定胶带103上对设置有半导体元件层101a、101b、101c的支撑衬底102进行磨削、研磨加工。
使用切割器124在支撑衬底102上形成用来切断半导体元件层101a、101b、101c的槽126a、126b、126c、126d(参照图18B)。由于切割器124使用矩形的切割刀片，所以支撑衬底125的槽126a、126b、126c、126d在截面图上为矩形。
接下来，在形成有槽126a、126b、126c、126d的支撑衬底125上形成树脂层127(参照图18C)。
然后，对树脂层127以及支撑衬底125在槽126a、126b、126c、126d处进行切断，而切断(切割)成多个半导体集成电路。在本实施方式中，将支撑衬底125以及树脂层127固定在固定胶带131上，使用切割器128从支撑衬底125一侧对残留在槽126a、126b、126c、126d上的支撑衬底125以及树脂层127进行切断。通过切割器128支撑衬底125以及树脂层127被切割而成为支撑衬底129a、129b、129c、129、树脂层130a、130b、130c(参照图18D)。
可以通过上述工序形成半导体集成电路132a、132b、132c(参照图18E)。由于半导体集成电路132a、132b、132c中的支撑衬底的形状反映矩形形状的槽126a、126b、126c、126d的形状，所以在截面图中成为侧面具有台阶的形状。
另外，由于与树脂层相比衬底的厚度较厚为了提高在衬底端部的覆盖性，优选将树脂层形成为厚。为了将树脂层形成为厚也可以采用叠层结构。还可以根据树脂层的结构、膜厚度、或者切断位置自由地改变(使其相异)形成的半导体集成电路的形状。图17A至17D示出层叠树脂层的例子。
图17A对应于图1D，在支撑衬底105的设置半导体元件层101a、101b、101c的相反的面上形成有树脂层107。然后，在树脂层107上进一步形成树脂层，形成树脂层113。在本实施方式中，层叠与树脂层107相同材料的树脂层(参照图17B)。与图1E相同地，使用切割器118对通过设置固定胶带111固定的树脂层113以及支撑衬底105进行切断，成为支撑衬底109a、109b、109c、树脂层114a、114b、114c(参照图17C)。由于通过上述工序形成的半导体集成电路115a、115b、115c比图1F树脂层形成得厚，所以在各半导体集成电路115a、115b、115c中，支撑衬底109a、109b、109c与树脂层114a、114b、114c的端部成为相一致的形状(参照图17D)。
当使用切割刀片的宽度窄的切割器进行切断时，可以在支撑衬底的槽的区域中将树脂较多地残留在形成的半导体集成电路中。若层叠用作吸收冲击材料的树脂层，则可以进一步使半导体集成电路赋予耐压性。
另外，由于在本发明中形成槽，并在槽上形成树脂层，所以可以在槽底面较厚地形成树脂层。再者由于在形成树脂层之后将树脂层和支撑衬底层叠而进行切割，所以从侧面来看树脂层的端部和支撑衬底的端部一致。由于在侧面上支撑衬底的与半导体元件层的形成面相反的一侧的端部没有露出，所以可以防止支撑衬底的端部的破损、缺口。另外，由于通过层叠将树脂层较厚地形成，可以在半导体集成电路的侧面上拉长支撑衬底的端部与树脂层的端部之间的距离，所以可以进一步减轻对支撑衬底端部的损伤。
半导体集成电路可以通过COG(玻璃上芯片)方式、TAB(载带自动键合)方式安装到形成有像素部的具有绝缘表面的衬底上。如本实施方式所示，由于在半导体集成电路中树脂层没有露出在半导体元件层一侧，所以还可以使其具有对当使用焊料、各向异性导电膜安装半导体集成电路时进行的加热处理的耐热性。
图2示出将形成在固定胶带111上的半导体集成电路112a以COG方式安装在形成有像素部156的具有绝缘表面的衬底155上的例子。
由于在半导体集成电路112a、112b、112c中较薄地形成的支撑衬底109a、109b、109c被树脂层110a、110b、110c覆盖，所以在工序上较易处理且不易发生破损等的问题。所以，可以高成品率地生产更薄型的具有高性能的半导体装置。
在半导体集成电路112a、112b、112c中，在半导体元件层表面上设置安装时用作进行电连接的端子的导电层。
例如，当使用丝网印刷法形成导电层时，可以通过选择性地印刷将粒径为几nm至几十μm的导电体粒子溶解或分散在有机树脂中的导电胶来设置。作为导电体粒子，可以使用银(Ag)、金(Au)、铜(Cu)、镍(Ni)、铂(Pt)、钯(Pd)、钽(Ta)、钼(Mo)和钛(Ti)等中的任何一种以上的金属粒子、卤化银的微粒子。此外，作为包含在导电膏中的有机树脂可以使用选自用作金属粒子的结合剂、溶剂、分散剂和覆盖剂的有机树脂中的一种或多种。典型为诸如环氧树脂和硅树脂等的有机树脂。此外，当形成导电层时，优选在挤出导电膏之后进行焙烧。另外，也可利用以焊料或无铅焊料为主要成分的微粒子。
另外，作为半导体集成电路和与设置在像素部上的元件电连接的布线的连接部分的结构，可以使衬底上的布线与设置在半导体集成电路的电极上的为导电突起物的凸块接触，并将衬底和半导体集成电路之间使用树脂固定。另外，还可以在衬底上的布线和半导体集成电路的电极端子之间设置分散导电粒子的树脂，使用该导电粒子进行半导体集成电路和衬底上的布线的连接，并使用分散导电粒子的有机树脂来进行粘合、固定。另外，可以使用光固化树脂或者热固化树脂或自然固化树脂等作为粘合用树脂。
在现有的半导体装置中，扫描用、信号用分别需要6个至10个的驱动IC。为此在半导体装置的周围有很多布线复杂地形成。但是，通过安装本实施方式所示的棒状的驱动，不但半导体装置的周围变得十分紧凑，设计上也变得洗练。
另外，由于可以使用相同的材料形成形成有像素部的具有绝缘表面的衬底和半导体集成电路的支撑衬底，所以可以防止起因于后面的热处理的热膨胀系数的差异导致的剥离等的缺陷。再者，现有的驱动IC不透明并在尺寸上有限制，若是使用透光玻璃衬底的半导体集成电路，实质上为透明(虽然电路部不透明，但是肉眼无法判断)，并可以较自由地设定其尺寸。
在本发明的半导体装置中，图3A至3C示出安装半导体集成电路的其他的实例。
如图3A所示，可以通过COG(玻璃上芯片)方式将为驱动IC的另行形成的半导体集成电路6013安装到形成像素部6012的衬底6011上。另外作为其他的安装方式，可以使用如图3B所示的TAB(载带自动键合)方式将半导体集成电路6023以与衬底6021上形成的像素部6022电连接的方式安装。在图3A至3C中，半导体集成电路6013、6023、6033a、分别与FPC(柔性印刷电路)6015、6025、6035连接。注意，虽然图3C中没有图示半导体集成电路6033a和6033b电连接。
由于本发明的半导体集成电路可以自由地选择形状、设置区域，所以既可以如图3A那样将短的多个半导体集成电路6013与衬底6011的一个边相邻地设置，也可以如图3C那样在衬底6031的两个边上一边一个地设置长的半导体集成电路6033a、6033b。
另外，还可以将周围驱动电路的一部分直接形成在衬底上。例如，将扫描线侧驱动电路形成在衬底上，并另行将信号线侧驱动电路用作半导体集成电路来安装。
半导体集成电路所具有的半导体元件使用从单晶半导体衬底分离的单晶半导体层。再者由于设置有半导体集成电路的被较薄地形成的衬底被树脂层覆盖，所以在工序上较易处理且不易发生破损等的问题。所以，可以高成品率地生产更薄型的具有高性能的半导体装置。
注意，对于另行形成的衬底的连接方法没有特别的限制，可以使用COG方法、引线键合方法、或TAB方法等。此外，若是能够电连接，则连接位置不局限于图3A至3C所示的位置。另外，也可以另行形成控制器、CPU、存储器等而连接。
此外，在本发明中使用的半导体集成电路不局限于仅具有移位寄存器和模拟开关的方式。除了移位寄存器和模拟开关之外，也可以具有其他电路如缓冲器、电平转移器、源极跟随器等。此外，不需要一定设置移位寄存器和模拟开关，例如既可以使用如译码器电路的能够选择信号线的其他电路代替移位寄存器，又可以使用锁存器等代替模拟开关。
在本发明中，作为安装半导体集成电路作为驱动电路(driver)并具有显示功能的半导体装置，既可以是无源矩阵型也可以是有源矩阵型。还可以安装半导体集成电路作为存储元件的驱动电路，从而制造具有存储功能的半导体装置。
另外，在本发明中可以使用非晶半导体、微晶半导体、多晶半导体等作为直接形成在设置像素部的衬底上的晶体管所具有的半导体层。
以下，使用图4A至4D及图5A至5C对将单晶半导体层从单晶半导体衬底设置在作为具有绝缘表面的衬底的支撑衬底上，以形成半导体集成电路所包括的半导体元件的方法进行说明。
图4A所示的单晶半导体衬底1108被清洗，从其表面将在电场加速了的离子添加到预定深度处，以形成脆化层1110。考虑到转置到支撑衬底上的单晶半导体层的厚度而进行离子的添加。通过考虑这种厚度来设定对单晶半导体衬底1108添加离子时的加速电压。在本发明中，将对单晶半导体衬底添加离子而形成为具有微小的空洞的脆弱化了的区域称为脆化层。
作为单晶半导体衬底1108可以使用市场上出售的单晶半导体衬底，例如，可以使用单晶硅衬底、单晶锗衬底、单晶硅锗衬底等的由第4族元素构成的单晶半导体衬底。另外，也可以使用镓砷或铟磷等的化合物半导体衬底。作为半导体衬底也可以使用多晶半导体衬底。当然，单晶半导体衬底不局限于圆形薄片，可以使用各种形状的单晶半导体衬底。例如，可以使用长方形、五角形、六角形等的多角形衬底。当然，也可以将市场上出售的圆形单晶半导体薄片用作单晶半导体衬底。圆形单晶半导体薄片包括硅或锗等的半导体薄片、镓砷或铟磷等的化合物半导体薄片等。单晶半导体薄片的代表例子为单晶硅薄片，可以使用直径为5英寸(125mm)、直径为6英寸(150mm)、直径为8英寸(200mm)、直径为12英寸(300mm)、直径为400mm、直径为450mm的圆形薄片。另外，长方形单晶半导体衬底可以通过切断市场上出售的圆形单晶半导体薄片来形成。当切断衬底时可以使用切割器或线锯等的切断装置、激光切断、等离子体切断、电子束切断、其他任意切断单元。另外，通过以使其截面成为长方形的方式将作为衬底还没有薄片化的半导体衬底制造用锭(ingot)加工成长方体，并使该长方体锭薄片化，也可以制造长方形单晶半导体衬底。另外，单晶半导体衬底的厚度没有特别限定，但是，在考虑到再利用单晶半导体衬底时，厚度大的单晶半导体衬底是优选的。这是因为若厚则可以从一个原料薄片形成更多的单晶半导体层的缘故。市场上流通的单晶硅薄片的厚度和尺寸按照SEMI规格，例如，直径为6英寸的薄片的厚度为625μm，直径为8英寸的薄片的厚度为725μm，直径为12英寸的薄片的厚度为775μm。注意，SEMI规格的薄片的厚度包括公差±25μm。当然，作为原料的单晶半导体衬底的厚度不局限于SEMI规格，当切锭时可以适当地调节其厚度。当然，当使用再利用的单晶半导体衬底1108时，其厚度比SEMI规格薄。在支撑衬底上获得的单晶半导体层可以通过选择作为母体的半导体衬底而决定。
另外，半导体衬底1108根据制造的半导体元件(本实施方式中的场效应晶体管)选择晶面取向即可。例如，可以使用作为晶面取向具有{100}面、{110}面等的单晶半导体衬底。
在本实施方式中采用如下离子添加剥离法，即，将氢离子、氦离子、或者氟离子添加到单晶半导体衬底的预定深度处，然后进行热处理来剥离表层的单晶半导体层。但是，也可以采用如下方法，即，在多孔硅上使单晶硅外延成长，然后通过水射流劈开多孔硅层来剥离。
将单晶硅衬底用作单晶半导体衬底108，使用稀氢氟酸对其表面进行处理，并且去除自然氧化膜及附着在表面的尘埃等杂质来对单晶半导体衬底1108表面进行清洗。
脆化层1110通过离子掺杂法(简称为ID法)或离子注入法(简称为II法)添加(引入)离子来形成即可。脆化层1110通过添加氢离子、氦离子、或者以氟离子为代表的卤素离子而形成。在作为卤素元素添加氟离子的情况下，使用BF3作为源气体即可。离子注入法是指对离子化了的气体进行质量分离并将它添加到半导体中的方法。
例如，可以利用离子注入法对离子化了的氢气体进行质量分离并只将H+(或H2 +)选择性地加速来添加。
离子掺杂法为如下方法，即不对离子化了的气体进行质量分离，在等离子体中生成多种离子种类，并将它们加速来掺杂到单晶半导体衬底中。例如，在使用包含H+、H2 +、H3 +离子的氢时，有代表性地说，H3+离子在被掺杂的离子中占50％以上。例如，一般为，H3 +离子占80％，其他离子(H+离子、H2 +离子)占20％。在此，只添加H3 +离子的离子种类的方法也视为离子掺杂法。
此外，也可以添加由一个或多个同一原子构成的质量不同的离子。例如，当添加氢离子时，优选在其中包含H+、H2 +、H3 +离子的同时提高H3 +离子的比率。当添加氢离子时，若在其中包含H+、H2 +、H3 +离子的同时提高H3 +离子的比率，则可以提高添加效率，而可以缩短添加时间。通过采用这种结构，可以容易进行剥离。
在下文中，对离子掺杂法和离子注入法进行详细说明。在用于离子掺杂法的离子掺杂装置(也称为ID装置)中，由于等离子体空间大，所以可以将大量离子添加到单晶半导体衬底中。另一方面，用于离子注入法的离子注入装置(也称为II装置)的特征在于对从等离子体取出的离子进行质量分离并只将特定离子种类注入到半导体衬底中，并且通常使用扫描点光束来进行处理。
作为等离子体产生方法，离子掺杂装置和离子注入装置都利用加热细丝而产生的热电子形成等离子体状态。然而，离子掺杂法和离子注入法的当所产生的氢离子(H+、H2 +、H3 +)被添加(注入)到半导体衬底中时的氢离子种类的比率大为不同。
从更多地注入H3 +的角度来看，与离子注入装置相比优选使用离子掺杂装置。
在对单晶硅衬底添加氢离子、卤素离子如氟离子的情况下，通过添加了的氟等清除(驱逐)硅晶格内的硅原子来有效地形成空白部分，使得脆化层中形成微小空洞。在此情况下，通过进行比较低温度的热处理发生形成在脆化层中的微小空洞的体积变化，并且沿着脆化层劈开，来可以形成薄的单晶半导体层。也可以在添加氟离子之后添加氢离子，以使空洞内包含氢。由于为从单晶半导体衬底剥离薄的单晶半导体层而形成的脆化层是通过利用形成在脆化层中的微小空洞的体积变化而劈开，所以如上那样优选有效地利用氟离子或氢离子的作用。
另外，也可以在单晶半导体衬底和接合到上述单晶半导体层的绝缘层之间形成保护层。保护层可以由选自氮化硅层、氧化硅层、氮氧化硅层、或氧氮化硅层中的单层或多个层的叠层结构形成。这些层可以在单晶半导体衬底中形成脆化层之前形成在单晶半导体衬底上。另外，也可以在单晶半导体衬底中形成脆化层之后形成在单晶半导体衬底上。
当形成脆化层时需要在高剂量条件下添加离子，有时单晶半导体衬底1108的表面会变得粗糙。因此，也可以在添加离子的表面利用氮化硅膜、氮氧化硅膜、或者氧化硅膜等设置对于离子添加的保护层，其厚度为50nm至200nm。
例如，在单晶半导体衬底1108上通过等离子体CVD法形成氧氮化硅膜(厚度为5nm至300nm，优选为30nm至150nm(例如50nm))和氮氧化硅膜(厚度为5nm至150nm，优选为10nm至100nm(例如50nm))的叠层作为保护层。作为一例，在单晶半导体衬底1108上以50nm的厚度形成氧氮化硅膜，并且在该氧氮化硅膜上以50nm的厚度形成氮氧化硅膜来层叠。氧氮化硅膜也可以是使用有机硅烷气体通过化学气相成长法制造的氧化硅膜。
此外，也可以对单晶半导体衬底1108进行脱脂清洗来去除其表面的氧化膜，然后进行热氧化。作为热氧化，虽然可以进行一般的干式氧化，但是优选在添加有卤素的氧化气氛中进行氧化。例如，在相对于氧包含0.5体积％至10体积％(优选为3体积％)的比率的HCl的气氛中，在700℃以上的温度下进行热处理。优选在950℃至1100℃的温度下进行热氧化。处理时间为0.1小时至6小时，优选为0.5小时至3.5小时。所形成的氧化膜的厚度为10nm至1000nm(优选为50nm至200nm)，例如为100nm。
作为包含卤素的物质，除了使用HCl以外，还可以使用选自HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的一种或多种。
通过在这样的温度范围内进行热处理，可以得到由卤素元素带来的吸杂效应。吸杂具有特别去除金属杂质的效应。换言之，通过氯的作用，金属等杂质变成挥发性氯化物且脱离到气相中而被去除。这对通过化学机械研磨(CMP)来处理其表面的单晶半导体衬底1108很有效。此外，氢起到补偿单晶半导体衬底1108和所形成的绝缘层的界面的缺陷来降低该界面的局域态密度的作用，以使单晶半导体衬底1108和绝缘层的界面惰性化，从而实现电特性的稳定化。
可以使通过所述热处理而形成的氧化膜中包含卤素。卤素元素通过以1×1017atoms/cm3至5×1020atoms/cm3的浓度包含在氧化膜中，可以使该氧化膜呈现捕获金属等杂质来防止单晶半导体衬底1108的污染的保护层的功能。
当形成脆化层1110时，根据淀积在单晶半导体衬底上的膜的厚度、从作为目的物的单晶半导体衬底分离而转置支撑衬底上的单晶半导体层的厚度、以及所添加的离子种类，可以调整加速电压和全部离子数量。
例如，可以通过离子掺杂法使用氢气体作为原料，以40kV的加速电压、2×1016ions/cm2的全部离子数量添加离子来形成脆化层。如果形成较厚的保护层，则在以同一条件添加离子来形成脆化层的情况下，作为从目的物的单晶半导体衬底分离而转置(转载)在支撑衬底上的单晶半导体层，可以形成较薄的单晶半导体层。例如，虽然根据离子种类(H+、H2 +、H3 +离子)的比率，但是在以上述条件形成脆化层并且作为保护层在单晶半导体衬底上层叠氧氮化硅膜(厚度为50nm)和氮氧化硅膜(厚度为50nm)的情况下，转置在支撑衬底上的单晶半导体层的厚度大约为120nm，而作为保护层在单晶半导体衬底上层叠氧氮化硅膜(厚度为100nm)和氮氧化硅膜(厚度为50nm)的情况下，转置在支撑衬底上的单晶半导体层的厚度大约为70nm。
在使用氦(He)或氢作为原料气体的情况下，以10kV至200kV的加速电压、1×1016ions/cm2至6×1016ions/cm2的剂量进行添加，可以形成脆化层。通过使用氦作为原料气体，即使不进行质量分离也可以以He+离子作为主要离子来进行添加。此外，通过使用氢作为原料气体，可以H3 +离子或H2 +离子作为主要离子来进行添加。离子种类还根据等离子体的生成方法、压力、原料气体供应量、加速电压而改变。
形成脆化层的例子如下所述，即，在单晶半导体衬底上层叠氧氮化硅膜(厚度为50nm)、氮氧化硅膜(厚度为50nm)、以及氧化硅膜(厚度为50nm)作为保护层，以40kV的加速电压、2×1016ions/cm2的剂量添加氢而在单晶半导体衬底中形成脆化层。然后，在作为保护层的最上层的上述氧化硅膜上作为具有接合面的绝缘层形成氧化硅膜(厚度为50nm)。形成脆化层的另一个例子如下所述，即，在单晶半导体衬底上层叠氧化硅膜(厚度为100nm)及氮氧化硅膜(厚度为50nm)作为保护层，以40kV的加速电压、2×1016ions/cm2的剂量添加氢而在单晶半导体衬底中形成脆化层。然后，在作为保护层的最上层的上述氮氧化硅膜上形成氧化硅膜(厚度为50nm)作为具有接合面的绝缘层。上述氧氮化硅膜及氮氧化硅膜通过等离子体CVD法形成即可，而上述氧化硅膜通过CVD法使用有机硅烷气体形成即可。
另外，还可以在支撑衬底和单晶半导体衬底之间形成绝缘层。绝缘层既可以在支撑衬底一侧或单晶半导体衬底一侧的任一方形成，又可以在双方形成。形成在形成接合的面上的绝缘层具有平滑面且形成亲水性的表面。可以使用氧化硅膜作为该绝缘层。作为氧化硅膜，使用有机硅烷气体通过化学气相成长法来制造的氧化硅膜是优选的。另外，也可以采用使用硅烷气体通过化学气相成长法来制造的氧化硅膜。
作为有机硅烷气体，可以使用含有硅的化合物，如正硅酸乙酯(TEOS：化学式为Si(OC2H5)4)、三甲基硅烷(TMS：化学式为(CH3)3SiH)、四甲基硅烷(化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。另外，在使用有机硅烷作为原料气体通过化学气相成长法形成氧化硅层的情况下，优选混合给予氧的气体。作为给予氧的气体，可以使用氧、一氧化二氮、二氧化氮等。另外，也可以混合氩、氦、氮或氢等惰性气体。
此外，作为形成在形成接合的面上的绝缘层，还可采用以甲硅烷、乙硅烷、或者丙硅烷等的硅烷作为原料气体通过化学气相成长法形成的氧化硅膜。在此情况下，也优选混合给予氧的气体或惰性气体等。另外，成为与单晶半导体层接合的绝缘层的氧化硅膜也可以包含氯。注意，在本说明书中，化学气相成长(CVD；Chemical Vapor Deposition)法在其范畴中包括等离子体CVD法、热CVD法、光CVD法。
另外，作为形成在形成接合的面上的绝缘层，也可以使用通过在氧化性气氛中进行热处理来形成的氧化硅、通过氧自由基的反应而成长的氧化硅、由氧化性药液形成的化学氧化物等。作为绝缘层，也可以使用包含硅氧烷(Si-O-Si)键的绝缘层。此外，也可以使上述有机硅烷气体与氧自由基或氮自由基起反应来形成绝缘层。
作为绝缘层，形成接合的面的表面优选算术平均粗度Ra不足0.8nm，方均根粗度Rms不足0.9nm，更优选的是，Ra为0.4nm以下，Rms为0.5nm以下，进一步优选的是，Ra为0.3nm以下，Rms为0.4nm以下。例如，Ra为0.27nm，Rms为0.34nm。在本说明书中，Ra是算术平均粗度，Rms是方均根粗度，测定范围是2μm2或10μm2。
也可以将支撑衬底与单晶半导体衬底接合时，通过在形成接合的面的一方或双方设置优选由以有机硅烷为原材料形成的氧化硅膜构成的绝缘层，可以形成坚固的接合。
在本实施方式中，如图4B所示在与支撑衬底形成接合的面上形成氧化硅膜作为绝缘层1104。作为氧化硅膜，使用有机硅烷气体通过化学气相成长法来制造的氧化硅膜是优选的。另外，也可以采用使用硅烷气体通过化学气相成长法来制造的氧化硅膜。在利用化学气相成长法的成膜中，使用例如350℃以下(具体实例是300℃)的成膜温度，该成膜温度是不从形成于单晶半导体衬底的脆化层1110发生脱气的温度。此外，在从单晶半导体衬底剥离单晶半导体层的热处理中，采用比成膜温度高的热处理温度。
在支撑衬底上也可以设置防止杂质元素的扩散的氮化硅膜或氮氧化硅膜作为阻挡层。而且，也可以组合使用氧氮化硅膜作为起到缓和应力的作用的绝缘膜。
图4C表示使设置在支撑衬底1101上的阻挡层1109与单晶半导体衬底1108的形成有绝缘层1104的面密接，使该两者接合的形态。对形成接合的面预先进行充分清洗。对设置在支撑衬底1101上的阻挡层1109与单晶半导体衬底1108的形成有绝缘层1104的面通过兆声清洗等进行清洗即可。此外，也可以在进行兆声清洗之后使用臭氧水清洗来去除有机物并提高表面的亲水性。
如果使支撑衬底1101上的阻挡层1109和绝缘层1104相对，并且从外部按住其一部分，则由于通过接合面之间的距离局部缩短而引起的范德华力的增大和氢键的影响，使得它们彼此吸引。而且，由于在邻接的区域中相对的支撑衬底1101上的阻挡层1109和绝缘层1104之间的距离也缩短，所以范德华力强烈作用的区域和氢键影响的区域扩展，藉此接合(也称为键合)发展到接合面整体。例如，按压力是100kPa至5000kPa左右即可。另外，也可以通过将支撑衬底和半导体衬底重叠地布置，而利用重叠的衬底的重量来使接合发展。
为了形成良好的接合，也可以预先使表面活化。例如，对形成接合的面照射原子束或离子束。利用原子束或离子束时，可以使用氩等惰性气体中性原子束或惰性气体离子束。另外，进行等离子体照射或自由基处理。通过这种表面处理，即使在200℃至400℃的温度下，也可以容易地形成异种材料之间的接合。
此外，为了提高支撑衬底和绝缘层之间的接合界面的接合强度，优选进行加热处理。例如，通过烘箱或炉等在70℃至350℃(例如，200℃、2小时)的温度条件下进行热处理。
在图4D中，在贴合支撑衬底1101和单晶半导体衬底1108之后，进行加热处理，以脆化层1110为劈开面从支撑衬底1101剥离单晶半导体衬底1108。例如，通过进行400℃至700℃的热处理，发生形成在脆化层1110中的微小空洞的体积变化，从而可以沿着脆化层1110劈开。因为绝缘层1104隔着阻挡层1109与支撑衬底1101接合，所以在支撑衬底1101上残存与单晶半导体衬底1108相同的结晶性的单晶半导体层1102。
400℃至700℃的温度区域的热处理既可在与上述为了提高接合强度的热处理相同的装置内连续地进行，又可在不同的装置内进行。例如，在炉中进行200℃、2小时的热处理，然后将该温度上升到600℃附近，该状态保持2小时，再使温度在400℃至室温的温度区域下降后从炉中取出。此外，当热处理时，也可以从室温上升温度。此外，也可以在炉中进行200℃、2小时的热处理，然后使用快热退火(RTA)装置在600℃至700℃的温度区域进行1分钟至30分钟(例如，在600℃的温度下进行7分钟，在650℃的温度下进行7分钟)的热处理。
通过400℃至700℃的温度区域的热处理，绝缘层和支撑衬底之间的接合从氢键转移为共价键，添加到脆化层中的元素析出，压力上升，可以从单晶半导体衬底剥离单晶半导体层。在进行热处理之后，支撑衬底和单晶半导体衬底处于一方负载于另一方的状态，因此不需要很大的力量就可以分开支撑衬底和单晶半导体衬底。例如，使用真空吸盘拿起上方的衬底，藉此可以容易地分离。此时，如果通过使用真空吸盘或机械吸盘固定下侧的衬底，则可以在不向水平方向错开的状态下分开支撑衬底和单晶半导体衬底双方。
虽然图4A至4D和图5A至5C示出单晶半导体衬底1108的尺寸小于支撑衬底1101的尺寸的例子，但是本发明不局限于此，既可以是单晶半导体衬底1108的尺寸和支撑衬底1101的尺寸彼此相同，又可以是单晶半导体衬底1108的尺寸大于支撑衬底1101的尺寸。
图5A至5C示出通过在支撑衬底侧设置绝缘层来形成单晶半导体层的工序。图5A示出将在电场加速了的离子添加到形成有氧化硅膜作为保护层1121的单晶半导体衬底1108的预定深度处，以形成脆化层1110的工序。离子的添加与图4A的情况相同。通过预先在单晶半导体衬底1108的表面上形成保护层1121，可以防止因离子添加而造成的表面受损及平坦性恶化。此外，保护层1121发挥对使用单晶半导体衬底1108形成的单晶半导体层1102的杂质扩散的防止效应。
图5B示出将形成有阻挡层1109及绝缘层1104的支撑衬底1101和单晶半导体衬底1108的形成有保护层1121的面密接来形成接合的工序。通过使支撑衬底1101上的绝缘层1104和单晶半导体衬底1108的保护层1121密接来形成接合。
然后，如图5C所示，剥离单晶半导体衬底1108。与图4D的情况同样地进行剥离单晶半导体层的热处理。如此可以获得图5C所示的半导体衬底，该半导体衬底具有在支撑衬底上隔着绝缘层具有单晶半导体层的本发明的SOI结构。
此外，从单晶半导体衬底分离，且转置到支撑衬底上的单晶半导体层有通过分离工序及离子注入工序发生结晶缺陷，而且其表面的平坦性被损坏并形成凹凸的情况。在使用单晶半导体层制造晶体管作为半导体元件的情况下，在这样具有凹凸的单晶半导体层的上表面形成厚度薄且绝缘耐压性高的栅极绝缘层是困难的。另外，当单晶半导体层具有结晶缺陷时，与栅极绝缘层的局部界面态密度提高等，导致对于晶体管的性能及可靠性的影响。
因此，优选对单晶半导体层照射电磁波如激光，而减少结晶缺陷。通过照射电磁波，可以使单晶半导体层的至少一部分的区域溶化，并且减少单晶半导体层中的结晶缺陷。另外，优选在照射电磁波之前用稀氢氟酸去除形成在单晶半导体层的表面上的氧化膜(自然氧化膜或化学氧化膜)。
电磁波能够将高能量供给给单晶半导体层即可，优选使用激光。
另外，也可以主要利用热传导的方法进行能量的供给，通过将具有高能量的粒子通过照射等碰撞到单晶半导体层来实现。作为提供具有高能量的粒子的热源，可以使用等离子体如常压等离子体、高压等离子体、热等离子体喷射、煤气灶等的火焰，或者作为其他热源可以使用电子束等。
电磁波的波长为被单晶半导体层吸收的波长。可以考虑电磁波的趋肤深度(skin depth)等而决定该波长。例如，电磁波波长可以为190nm至600nm。另外，可以考虑电磁波的波长、电磁波的趋肤深度、照射的单晶半导体层的厚度等而决定电磁波能量。
作为振荡激光的激光器，可以使用连续振荡激光器、准连续振荡激光器以及脉冲振荡激光器。为了实现部分熔化，而优选使用脉冲振荡激光器。例如可以举出KrF激光器等准分子激光器、Ar激光器、Kr激光器等气体激光器。另外，作为固体激光器，有YAG激光器、YVO4激光器、YLF激光器、YA1O3激光器、GdVO4激光器、KGW激光器、KYW激光器、变石激光器、Ti：蓝宝石激光器、Y2O3激光器等。虽然准分子激光器是脉冲振荡激光器，但是在YAG激光器等固体激光器中，也有可以用作连续振荡激光器、准连续振荡激光器、以及脉冲振荡激光器的激光器。另外，作为固体激光优选使用基波的第二高次谐波至第五高次谐波。另外，也可以使用GaN、GaAs、GaAlAs、InGaAsP等的半导体激光器。
此外，只要能够将电磁波的能量照射到单晶半导体层，也可以使用灯光。例如，可以使用从紫外线灯、黑光灯、卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或者高压汞灯射出的光。也可以使用利用上述灯光的闪光退火。由于适当使用卤素灯或氙灯等进行的闪光退火可通过在极短时间内的处理完成，所以可以抑制支撑衬底的温度上升。
还可以设置由挡板(shutter)、反射镜或半反射镜等反射体、柱面透镜或凸透镜等构成的光学系统，以便调节电磁波的形状或电磁波前进的路径。
作为电磁波照射方法，既可选择性地照射电磁波，又可将光(电磁波)在XY轴方向上扫描来照射。在此情况下，优选使用多角镜(po1ygonmirror)或检流计镜作为光学系统。
电磁波照射可以在大气气氛等包含氧的气氛中或氮气气氛等惰性气氛中进行。当在惰性气氛中照射电磁波时，在具有气密性的处理室内照射电磁波，并且控制该处理室内的气氛即可。在不使用处理室的情况下，通过对电磁波的被照射面喷射氮气体等惰性气体来可以形成氮气气氛。
再者，也可以对被供应电磁波照射等的高能量而结晶缺陷减少了的单晶半导体层表面进行研磨处理。由于研磨处理而可以提高单晶半导体层表面的平坦性。
作为研磨处理，可以使用化学机械研磨(Chemical MechanicalPolishing：CMP)法或喷液研磨法。在研磨处理之前清洗单晶半导体层表面来净化。当清洗时，使用兆声波清洗或二流体喷射清洗(two-f1uid jet cleaning)等即可，通过清洗去除单晶半导体层表面的尘埃等。此外，优选的是使用稀氢氟酸去除单晶半导体层表面上的自然氧化膜等，以使单晶半导体层露出。
另外，也可以在照射电磁波之前对单晶半导体层表面进行研磨处理(或者蚀刻处理)。
在本实施方式中，在使用单晶硅衬底作为单晶半导体衬底1108的情况下，作为单晶半导体层1102可以得到单晶硅层。此外，在本实施方式的半导体装置的制造方法中，由于可以采用700℃以下的处理温度，因此可以使用玻璃衬底作为支撑衬底1101。也就是说，与现有的薄膜晶体管同样，可以在玻璃衬底上形成，并且可以使用单晶硅层作为单晶半导体层。根据上述情况，可以在玻璃衬底等支撑衬底上制造具有高性能及高可靠性的晶体管，该晶体管能够高速工作、亚阈值低、场效应迁移度高、能够以低耗电压驱动等。
在本发明中，半导体装置指的是能够利用半导体特性来工作的装置。通过使用本发明，可以制造具有包括半导体元件(晶体管、存储器元件、二极管等)的电路的装置或具有处理器电路的芯片等半导体装置。
另外，作为本发明的半导体集成电路，除了驱动电路之外还可以包括CPU、缓冲电路、电源电路、放大电路、光电转换元件等而制造。此外，可以使用本发明的半导体集成电路来制造具备微处理器及能够以非接触的方式进行数据收发的运算功能的半导体装置。作为具有能够以非接触的方式进行数据收发的运算功能的半导体装置，例如可以将本发明的半导体集成电路用作具有谐振电容的谐振电路、整流电路、恒压电路、复位电路、振荡电路、解调电路、调制电路、接口、寄存器、存储器。
本发明可以用于作为具有显示功能的装置的半导体装置(也称为显示装置)。使用本发明的半导体装置包括：在电极之间夹着包含被称为电致发光(以下也称为“EL”)的呈现发光的有机物、无机物、或者有机物和无机物的混合物的层的发光元件与晶体管彼此连接的半导体装置(发光显示装置)；以及使用具有液晶材料的液晶元件(液晶显示元件)作为显示元件的半导体装置(液晶显示装置)等。在本说明书中，显示装置是指具有显示元件的装置，并且显示装置包括在衬底上形成有包含显示元件的多个像素和驱动上述像素的外围驱动电路的显示面板主体。另外，还可以包括安装有IC、电阻元件、电容元件、电感器、晶体管等的柔性印刷电路(FPC)或印刷线路板(PWB)。另外，也可以包括偏振片或相位差板等光学片。另外，也可以包括背光灯(也可以包括导光板、棱镜片、漫射片、反射片、或者光源(LED、冷阴极管等))。
另外，显示元件或半导体装置可以采用各种方式及各种元件。例如，可以使用EL元件(有机EL元件、无机EL元件或包含有机物及无机物的EL元件)、电子发射元件、液晶元件、电子墨水、光栅阀(GLV)、等离子体显示器(PDP)、数字微镜装置(DMD)、压电陶瓷显示器、以及碳纳米管等通过电磁作用改变对比度的显示介质。另外，使用EL元件的半导体装置包括EL显示器；使用电子发射元件的半导体装置包括场致发射显示器(FED)、SED方式平面显示器(SED；表面传导电子发射显示器)等；使用液晶元件的半导体装置包括液晶显示器(透射型液晶显示器、半透射型液晶显示器、以及反射型液晶显示器)；使用电子墨水的半导体装置包括电子纸张。
像这样，可以成品率好地制造薄型的具有高性能的半导体装置。
实施方式2
在本实施方式中示出在实施方式1中将单晶半导体层从单晶半导体衬底接合到支撑衬底上的工序的不同例子。因此，省略与实施方式1相同的部分或具有相同功能的部分的重复说明。
首先，对单晶衬底一侧的处理进行说明。在本实施方式中，对单晶半导体衬底进行脱脂清洗来除去其表面的氧化膜，然后进行热氧化。作为热氧化，优选在添加有卤素的氧化气氛中进行氧化。例如，相对于氧包含0.5体积％至10体积％(优选为3体积％)的比率的HCl的气氛中，并且在700℃以上的温度下进行热处理。优选在950℃至1100℃的温度下进行热处理。处理时间为0.1小时至6小时，优选为0.5小时至3.5小时。所形成的氧化膜的厚度为10nm至1000nm(优选为50nm至200nm)，例如为100nm厚。
作为包含卤素的物质，除了使用HCl以外，还可以使用选自HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2等中的一种或多种物质。
通过在这样的温度范围内进行热处理，可以得到由卤素元素带来的吸杂效应。吸杂具有特别去除金属杂质的效应。换言之，通过氯气的作用，金属等的杂质变成挥发性氯化物且脱离到气相中而被除去。对通过化学机械研磨(CMP)来处理其表面的单晶半导体衬底很有效。此外，氢起到补偿单晶半导体衬底和形成在支撑衬底上的绝缘层的界面的缺陷来降低该界面的局域态密度的作用，以使单晶半导体衬底和绝缘层的界面惰性化，从而实现电特性的稳定化。
可以使通过所述热处理而形成的氧化膜包含卤素。卤素元素通过以1×1017atoms/cm3至5×1020atoms/cm3的浓度包含在氧化膜中，可以使该氧化膜呈现捕获金属等杂质来防止单晶半导体衬底的污染的保护层的功能。
向单晶半导体衬底引入离子而形成脆化层。形成脆化层区域的深度可以根据引入的离子的加速能量和入射角而进行调节。加速能量可以根据加速电压等进行调节。
作为在引入离子时使用的气体，有氢气体、稀有气体等，但在本实施方式中优选使用氢气体。在通过离子掺杂法使用氢气体的情况下，生成的离子种为H+、H2 +、H3 +，但是优选引入H3 +最多。H3 +与H+、H2 +相比离子的引入效率更好，可以缩短引入时间。另外，在后面的工序中脆化层容易产生裂缝。
下面，对支撑衬底一侧的处理进行说明。首先对支撑衬底的表面进行清洗。作为清洗，可以使用盐酸和过氧化氢以及纯水的混合液(HPM)、硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、稀氢氟酸(DHF)等进行超声波清洗，在本实施方式中，使用盐酸和过氧化氢以及纯水的混合液进行超声波清洗。
接下来，通过等离子体处理对通过清洗去除了表面的尘埃等的杂质的支撑衬底进行平坦化处理。在本实施方式中，等离子体处理是在真空反应室内使用如氩(Ar)等的惰性气体，对为被处理物的支撑衬底施加偏压作为等离子体状态而进行。还可以与惰性气体一起引入氧(O2)气体、氮(N2)气体。
可以将支撑衬底用作阴极方向，使等离子体中的Ar的阳离子在阴极方向上加速而碰撞到支撑衬底。通过Ar的阳离子的碰撞到支撑衬底表面被溅射蚀刻，对支撑衬底的凸部进行蚀刻以使支撑衬底的表面平坦化。反应气体具有修复由于支撑衬底表面的溅射蚀刻而产生的缺陷的效果。
接下来，在支撑衬底上形成绝缘层。在本实施方式中，使用硅基的绝缘膜以外的为绝缘膜的以氧化铝为主要成分的氧化膜。以氧化铝为主要成分的氧化膜是指，当该氧化膜所含有的成分的总和为100重量％时，包含10重量％以上的氧化铝的氧化膜。另外，作为绝缘层，还可以应用以氧化铝为主要成分，含有氧化镁和氧化锶的一方或双方的膜。另外，还可以使用含有氮的氧化铝。
作为绝缘层，可以使用溅射法形成。作为用于溅射法的靶，可以使用例如，含有铝的金属或者氧化铝等的金属氧化物。注意，对应于形成膜适当地选择靶的材料即可。
在使用金属作为靶的情况下，通过边引入反应气体(例如，氧)边进行溅射(反应性溅射法)来形成绝缘层。作为金属，除了铝之外，还可以使用镁(Mg)、含有铝和镁的合金、含有铝和锶(Sr)的合金、含有铝和镁和锶的合金。在该情况下，可以使用直流(DC)电源或高频(RF)电源来进行溅射。
在使用金属氧化物作为靶的情况下，用过使用高频(RF)电源进行溅射(RF溅射法)来形成绝缘层。作为金属氧化物，除了氧化铝之外，还可以使用氧化镁、氧化锶、含有铝和镁的氧化物、含有铝和锶的氧化物、含有铝和镁和锶的氧化物。
另外，还可以使用偏压衍射法形成绝缘层。通过使用偏压溅射法可以进行膜的堆积和表面的平坦化的双方。
以铝为主要成分的氧化膜可以防止支撑衬底所含有的可动离子、水分等的杂质扩散到后面将形成在支撑衬底上的单晶半导体层中。
接下来，使单晶半导体衬底的表面和支撑衬底的表面相对，并将单晶半导体衬底和绝缘层键合。通过将单晶半导体衬底和形成在支撑衬底上的绝缘层的表面密接来形成接合。
注意，优选在键合单晶半导体衬底和支撑衬底之前对形成在支撑衬底上的绝缘层进行表面处理。
接下来，与实施方式1同样地，可以通过进行加热处理在脆化层发生分离(劈开)，在支撑衬底上隔着绝缘层形成单晶半导体层。
可以使用设置在支撑衬底上的单晶半导体层来形成半导体元件层。
接下来，对反复利用分离的单晶半导体衬底的工序(半导体衬底再生处理)进行说明。
首先，取出分离的单晶半导体衬底。由于塌边(edge roll-off)的影响，有可能发生在单晶半导体衬底的端部与支撑衬底不能充分地进行贴合的情况。其结果，有在端部单晶半导体衬底在脆化层不被分离，而绝缘层等残留的情况。
去除单晶半导体衬底的端部的残渣部分。可以通过进行湿蚀刻来去除残渣部分。具体而言，可以使用包含氟化氢酸和氟化铵和界面活性剂的混合溶液(例如，STELLA CHEMIFA CORPORATION制造，商品名LAL500)作为蚀刻剂进行湿蚀刻。
另外，还可以通过以TMAH(四甲基氢氧化铵，Tetra MethylAmmonium Hydroxide)为代表的有机碱性水溶液的湿蚀刻，来去除引入氢离子的脆化层。通过进行上述处理，单晶半导体衬底的端部的起因于残渣物的台阶得到缓和。
接下来，通过在卤素气氛中对单晶半导体衬底进行氧化来形成氧化膜，然后去除该氧化膜。可以使用氯化氢(HCl)作为卤素。由此可以得到由卤素元素带来的吸杂效应。吸杂具有特别除去金属杂质的效应。换言之，通过氯的作用，金属等杂质变成挥发性氯化物且脱离到气相中而被除去。
接下来，对单晶半导体衬底进行CMP处理作为研磨处理。其结果，可以去除在单晶半导体衬底的端部的台阶来使单晶半导体衬底的表面平坦。然后，将得到的单晶半导体衬底作为母体片进行再利用。
如本实施方式所示，可以通过单晶半导体衬底的再生处理工序反复利用单晶半导体衬底来实现低成本化。另外，由于通过使用本实施方式中所示的单晶半导体衬底的再生处理工序，即使是在反复利用单晶半导体衬底的情况下，也可以将单晶半导体衬底的表面充分的平坦化，所以可以提高单晶半导体衬底和支撑衬底的密接性从而减少贴合不良。
本实施方式可以与实施方式1适当地组合。
实施方式3
在本实施方式中示出在实施方式1中将单晶半导体层从单晶半导体衬底接合到支撑衬底上的工序的不同例子。因此，省略与实施方式1相同的部分或具有相同功能的部分的重复说明。
在本实施方式中，当从单晶半导体衬底转载单晶半导体层时，对单晶半导体衬底选择性地进行蚀刻，而在支撑衬底上转载其形状被加工了的多个单晶半导体层。因此，可以在支撑衬底上形成多个岛状单晶半导体层。由于先在单晶半导体衬底上加工形状并转载，所以不受单晶半导体衬底的尺寸或形状的限制。因而，可以更高效地将单晶半导体层转载到大型支撑衬底上。
而且，可以对形成在支撑衬底上的半导体层进行蚀刻，来加工半导体层的形状并进行校正，来精密地控制。由此，可以加工为半导体元件的单晶半导体层的形状，并且可以校正如下情况导致的单晶半导体层的形成位置的误差或形状不良，即由于形成抗蚀剂掩模时曝光的周围传播引起的图像错开，或由于转载工序中的贴合时的位置不一致等。
因此，可以在支撑衬底上高成品率地形成所希望的形状的多个单晶半导体层。因此，利用大面积衬底可以高处理量且高生产率地制造具有更精密且高性能的半导体元件及集成电路的半导体装置。
在图15A中示出在单晶半导体衬底1158上形成保护层1154和氮化硅膜1152的状态。氮化硅膜1152用作对单晶半导体衬底1158进行蚀刻的加工时的硬质掩模。氮化硅膜1152通过使用硅烷和氨的气相成长法而淀积来形成即可。
接着，添加离子在单晶半导体衬底1158的整个面上形成脆化层1150(参照图15B)。顾及转载到支撑衬底上的单晶半导体层的厚度进行离子的添加。顾及上述厚度决定添加离子时的加速电压，以使离子添加到单晶半导体衬底1158的深部。通过该处理在离单晶半导体衬底1158的表面有一定深度处形成脆化层1150。
顾及半导体元件的单晶半导体层的形状进行蚀刻加工。就是说，对单晶半导体衬底1158进行蚀刻加工，以便将半导体元件的单晶半导体层转载到支撑衬底上，并且使该部分残留为凸状部。
使用光抗蚀剂形成掩模1153。通过使用掩模1153蚀刻氮化硅膜1152及保护层1154，而形成保护层1162、以及氮化硅层1163(参照图15C)。
接着，氮化硅层1163作为硬质掩模对单晶半导体衬底1158进行蚀刻，而形成具有脆化层1165、单晶半导体层1166的单晶半导体衬底1158(参照图15D)。在本发明中，如图15D所示那样，将在脆化层上通过蚀刻加工被加工为凸状的单晶半导体衬底的一部分的半导体区域称为单晶半导体层1166。
顾及转载到支撑衬底上的单晶半导体层的厚度适当地设定蚀刻单晶半导体衬底1158的深度。可以根据添加氢离子的深度来设定该单晶半导体层的厚度。形成在单晶半导体衬底1158上的凹部的深度优选形成为深于脆化层。在该蚀刻的加工中，通过使凹部的深度比脆化层深，可以使脆化层只残留在要剥离的单晶半导体层的区域。
去除表面的氮化硅层1163(参照图15E)。然后，使单晶半导体衬底1158上的保护层1162的表面和支撑衬底1151接合(参照图16A)。
在支撑衬底1151的表面形成有阻挡层1159及绝缘层1157。为了防止钠离子等杂质从支撑衬底1151扩散且污染单晶半导体层，设置阻挡层1159。在不需要考虑从支撑衬底1151扩散而对单晶半导体层导致不良影响的杂质时，也可以省略阻挡层1159。另一方面，为了与保护层1162接合，设置绝缘层1157。
通过密接其表面被清洗了的单晶半导体衬底1158一侧的保护层1162和支撑衬底一侧的绝缘层1157而形成接合。可以在室温下进行该接合。该接合是原子级的接合，根据范德华力的作用，可以在室温下形成坚固的接合。因为单晶半导体衬底1158被蚀刻加工，所以形成单晶半导体层的凸状部与支撑衬底1151上的绝缘层1157接触。
在单晶半导体衬底1158和支撑衬底1151之间形成接合之后，通过进行加热处理，如图16B所示那样，可以从单晶半导体衬底1158剥离单晶半导体层1164，并且将它固定于支撑衬底1151上。单晶半导体层的剥离是通过在脆化层1165中形成的微小的空洞的体积变化而沿脆化层1165产生断裂面来进行的。然后，为了使接合更坚固，优选进行加热处理。通过上述步骤，在绝缘表面上形成单晶半导体层。图16B示出单晶半导体层1164被接合在支撑衬底1151上的状态。
在本实施方式中，由于先对单晶半导体层的形状进行加工并转载，所以不受单晶半导体衬底本身的尺寸或形状的限制。因此，可以在衬底上形成各种各样的形状的单晶半导体层。例如，根据蚀刻时使用的曝光装置的掩模、为了形成该掩模图形的曝光装置所具有的分档器、断开大型衬底来获得的半导体装置的面板尺寸或芯片尺寸，可以自由地形成单晶半导体层。
根据制造的半导体元件，在单晶半导体层1164上选择性地形成掩模1167(参照图16C)。
使用掩模1167对单晶半导体层1164进行蚀刻形成单晶半导体层1169。在本实施方式中，一起蚀刻单晶半导体层下方的保护层1162和单晶半导体层，作为保护层1168(参照图16D)。如此，通过在转载到支撑衬底上之后对形状进行加工，可以只使用高结晶性及平坦性高的单晶半导体层来制造半导体元件的单晶半导体层，并且可以校正单晶半导体层的在制造工序中产生的形成区域的误差或形状不良等。
通过使用设置在支撑衬底上的单晶半导体层1169制造晶体管等的半导体元件，可以高成品率地制造薄型的高性能的半导体衬底及半导体装置。
本实施方式可以与实施方式1或实施方式2适当地组合。
实施方式4
在本实施方式中示出在实施方式1中将单晶半导体层从单晶半导体衬底接合到支撑衬底的工序不同的实例。因此，省略与实施方式1相同部分或具有相同功能的部分的重复说明。
在本实施方式中，示出将单晶半导体层从单晶半导体衬底分离之后接合到支撑衬底的实例。
在实施方式3中参照图15A至5E所示那样，在单晶半导体衬底中形成脆化层并形成凸部。该蚀刻加工顾及半导体元件的单晶半导体层的形状而进行。也就是，以可以将半导体元件的单晶半导体层转载到支撑衬底的方式对单晶半导体衬底401进行蚀刻加工，使该部位残留成为凸状部。在图12A中，形成有单晶半导体衬底401、脆化层402、单晶半导体衬底的一部分的单晶半导体层408、绝缘膜404。在本实施方式中，氧化硅用作绝缘膜404。
接下来，通过进行热处理，在脆化层402中相邻的微孔互相结合而微孔的体积增大。其结果，在脆化层402处单晶半导体衬底401分离，并且单晶半导体层408与绝缘膜404一起从单晶半导体衬底401分离。热处理可以如在400℃至600℃的温度范围内进行即可。
注意，热处理可以通过利用高频率如微波等的介电加热而进行。利用上述介电加热的热处理可以通过在高频发生装置中生成的300MHz至3THz的高频率照射到单晶半导体衬底401而进行。具体而言，例如通过2.45GHz的微波以900W照射14分钟，可以使在脆化层中相邻的微孔互相结合，最终使半导体衬底401分离。
如图12B所示那样，通过将套爪405固定于形成在单晶半导体层408上的绝缘膜404，将单晶半导体层408从单晶半导体衬底401分离。即使在通过上述热处理的单晶半导体衬底401的分离不完全的情况下，利用套爪405施加力量，来使单晶半导体层408从单晶半导体衬底401完全分离，而获得单晶半导体层403。作为套爪405使用可以选择性地固定于单晶半导体层408中的一个的装置，如真空吸盘或机械吸盘等的吸盘、其前端附着粘合剂的微针等。在图12B中示出作为套爪405，使用真空吸盘的实例。
另外，作为附着于微针的粘合剂，可以使用环氧类粘合剂、陶瓷类粘合剂、硅酮类粘合剂、低温凝固剂等。作为低温凝固剂可以使用如MW-1(Eminent Supply Corporation制造)。MW-1的凝固点为17℃，在该温度以下(优选为10℃以下)具有粘合效应，在17℃以上(优选为25℃左右)没有粘合效应。
注意，也可以在使单晶半导体衬底401分离之前对单晶半导体衬底401进行氢化处理。例如，在氢气气分中进行350℃、两个小时左右的氢化处理。
接着，如图12C所示那样，以由于单晶半导体层403的分离暴露的面朝向支撑衬底410一侧的方式，使单晶半导体层403和支撑衬底410贴合。在本实施方式中，在支撑衬底410上形成绝缘膜411，通过绝缘膜411和单晶半导体层403接合，可以使单晶半导体层403和支撑衬底410贴合。在使单晶半导体层403和绝缘膜411接合之后，优选进行400℃至600℃的热处理，以便使该接合更坚固。
利用范德华力而形成接合，由此在室温下形成强固的接合。另外，由于可以在低温下进行上述接合，所以作为支撑衬底410可以使用各种衬底。例如，作为支撑衬底410，除了使用铝硅酸盐玻璃、钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底之外，还可以使用石英衬底等的衬底。
注意，还可以进一步在绝缘膜411和单晶半导体层403之间设置绝缘层。
注意，也可以在将单晶半导体层403贴合在支撑衬底410上之前或贴合之后，对由于单晶半导体层403的分离暴露的面施加利用激光束的照射的热退火。当在将单晶半导体层403贴合到支撑衬底410上之前施加热退火时，由于分离暴露的面被平坦化，可以进一步提高接合的强度。另外，当在将单晶半导体层403贴合到支撑衬底410上之后施加热退火时，单晶半导体层403的一部分溶解，可以进一步提高接合的强度。
另外，不是仅通过将单晶半导体层403接合在支撑衬底410上来进行贴合，还可以通过对单晶半导体层403施加10MHz至1THz左右的高频率的振动，而使单晶半导体层403和支撑衬底410之间发生摩擦热，因该热使单晶半导体层403部分地溶解，来将单晶半导体层403贴合在支撑衬底410上。
注意，在使用MW-1作为低温凝固剂的情况下，首先在低温凝固剂没有粘合效应的温度(例如25℃左右)下，将附着于微针的前端的低温凝固剂接触于绝缘膜404。接下来，通过将温度降低到低温凝固剂具有粘合效应的温度(例如5℃左右)，而使低温凝固剂凝固，来使微针和绝缘膜404固定。然后，在将从单晶半导体衬底401拉开的单晶半导体层403贴合到支撑衬底410上之后，再将低温凝固剂的温度提高到没有粘合效应的温度(例如25℃左右)，可以将微针从单晶半导体层403拉开。
去除单晶半导体层403上的绝缘膜404，在支撑衬底410及绝缘膜411上形成岛状单晶半导体层403(参照图12D)。也可以对单晶半导体层403进一步蚀刻而加工其形状。
如图12C所示那样，当将由于劈开而暴露的单晶半导体层的表面朝向支撑衬底一侧时平坦性更高的一侧的表面接触于栅极绝缘膜，因此可以使单晶半导体层和栅极绝缘膜之间的界面能级密度低且均匀。从而，可以省略使接触于栅极绝缘膜的单晶半导体层的表面平坦化的研磨，或者缩短研磨时间，可以提高生产率而抑制成本。
注意，可以以由于劈开而暴露的单晶半导体层的表面和栅极绝缘膜接触的方式，将单晶半导体层贴合到支撑衬底上。将参照图13A至图14C，说明该实例。
与图12A同样，在图13A中形成有单晶半导体衬底421、脆化层422、单晶半导体衬底的一部分的单晶半导体层428、绝缘膜424。在本实施方式中，氧化硅用作绝缘膜424。
接下来，如图13B所示那样，将单晶半导体衬底421固定于保持单元425。以单晶半导体层428朝向保持单元425一侧的方式进行单晶半导体衬底421的固定。作为保持单元425，可以使用大型的真空吸盘或机械吸盘，具体而言如多孔真空吸盘、非接触式真空吸盘等，这种吸盘可以耐受后面的热处理并且与多个单晶半导体层(在图13中单晶半导体层428)重叠地固定。在本实施方式中示出作为保持单元425使用真空吸盘的实例。
通过进行热处理，在脆化层422中，相邻的微孔互相结合而微孔的体积增大。结果，如图13C所示那样，在脆化层422中单晶半导体衬底421劈开，单晶半导体衬底421的一部分的单晶半导体层428成为单晶半导体层423，并且从单晶半导体衬底421与绝缘膜424一起分离。热处理在如400℃至600℃的温度范围内进行即可。
注意，热处理也可以通过利用高频率如微波等的介电加热而进行。
另外，也可以在使单晶半导体衬底421劈开之前，对单晶半导体衬底421进行氢化处理。
如图13D及14A所示那样，通过将套爪427固定于由于单晶半导体层423的劈开而暴露的面，将单晶半导体层423从保持单元425拉开。作为套爪427使用可以选择性地固定于单晶半导体层423的装置，如真空吸盘或机械吸盘等的吸盘、其前端附着粘合剂的微针等。在图13D及14A中示出作为套爪427，使用真空吸盘的实例。
注意，在本实施方式中示出套爪427固定于由于单晶半导体层423的劈开而暴露的面的实例，也可以形成绝缘膜等的保护膜，以便防止由于套爪427受伤。注意，在将单晶半导体层423贴合到支撑衬底430之后，去除上述保护膜。
另外，作为附着于微针的粘合剂，可以使用环氧类粘合剂、陶瓷类粘合剂、硅酮类粘合剂、低温凝固剂等。
接着，如图14B所示那样，以绝缘膜424朝向支撑衬底430一侧的方式，就是说以与由于劈开而暴露的面相反一侧的面朝向支撑衬底430一侧的方式，使单晶半导体层423和支撑衬底430贴合。在本实施方式中，在支撑衬底430上形成绝缘膜431，通过绝缘膜424和绝缘膜431接合，可以使单晶半导体层423和支撑衬底430贴合(参照图14C)。在使绝缘膜424和绝缘膜431接合之后，优选进行400℃至600℃的热处理，以便使该接合更坚固。
利用范德华力而形成接合，由此在室温下形成强固的接合。另外，由于可以在低温下进行上述接合，所以作为支撑衬底430可以使用各种衬底。
注意，单晶半导体衬底有时具有翘曲或弯曲，有时其端部稍微带有圆度。另外，当为了从单晶半导体衬底剥离单晶半导体层，照射氢或稀有气体，或者添加氢离子、稀有气体离子时，对于单晶半导体衬底的端部有时不能充分地进行上述气体或离子的添加。因此，从位于单晶半导体衬底的端部的部分难以使单晶半导体层剥离，在将单晶半导体衬底贴合在支撑衬底上然后使单晶半导体衬底劈开来形成单晶半导体层的情况下，单晶半导体层之间的间隔变为几mm至几cm。然而，在本实施方式中，在将单晶半导体衬底贴合在支撑衬底之前使单晶半导体衬底劈开来形成单晶半导体层。由此，当将单晶半导体衬底贴合在支撑衬底上时，可以将单晶半导体层之间的间隔控制为小约几十μm，从而可以越过单晶半导体层之间的间隙容易地制造半导体装置。
在本实施方式的半导体装置的制造方法中，利用多个单晶半导体衬底可以将多个单晶半导体层贴合到一个支撑衬底，因此可以高生产率地进行处理。另外，根据半导体元件所具有的极性适当地选择单晶半导体层的面方位，因此可以提高半导体元件的迁移率，而可以提供进一步高速工作的半导体装置。
另外，因为可以通过在单晶半导体衬底的多个部分进行劈开来形成多个单晶半导体层，并将该多个单晶半导体层贴合在支撑衬底上，因此，可以根据半导体装置中的半导体元件的极性及布置来选择贴合多个各单晶半导体层的位置。
本实施方式可以与实施方式1以及实施方式2适当地组合而实施。
实施方式5
在本实施方式中，参照图6A至6E及图7A至7D说明以高成品率地制造薄型的具有高性能的半导体元件的半导体集成电路为目的的半导体装置的制造方法，作为其一个例子说明CMOS(互补型金属氧化物半导体；Complementary Metal Oxide Semiconductor)的制造方法。另外，这里省略与实施方式1相同的部分或具有相同功能的部分的重复说明。
在图6A中，在支撑衬底1101上形成有阻挡层1109、绝缘层1104、保护层1121、以及单晶半导体层1102。单晶半导体层1102、阻挡层1109、绝缘层1104、以及保护层1121与图5C对应。虽然这里示出使用图6A所示的结构的半导体衬底的例子，但是也可以使用本说明书所示的其他结构的半导体衬底。另外，也可以将阻挡层1109、绝缘层1104、保护层1121称为设置在支撑衬底1101和单晶半导体层1102之间的缓冲层，并且缓冲层不局限于上述结构。
也可以根据分离了的单晶半导体衬底的导电型(衬底所包含的给予一导电型的杂质元素)，对单晶半导体层1102以与n沟道型场效应晶体管及p沟道型场效应晶体管的形成区域对应的方式添加硼、铝、镓等给予p型的杂质元素；或者磷、砷等基于n型的杂质元素，以便控制阈值电压。杂质元素的剂量为1×1012ions/cm2至1×1014ions/cm2左右即可。
蚀刻单晶半导体层1102来形成根据半导体元件的配置分离为岛状的单晶半导体层205、206(参照图6B)。
去除单晶半导体层上的氧化膜，形成覆盖单晶半导体层205、206的栅极绝缘层207。本实施方式中的单晶半导体层205、206由于平坦性高，所以即使形成在单晶半导体层205、206上的栅极绝缘层为薄膜栅极绝缘层的情况下，也可以高覆盖性地覆盖。因此，可以防止因为栅极绝缘层的覆盖不良而导致的特性不良，从而可以高成品率地制造具有高可靠性的半导体装置。栅极绝缘层207的薄膜化具有使晶体管以低电压高速工作的效应。
栅极绝缘层207由氧化硅或氧化硅和氮化硅的叠层结构形成即可。栅极绝缘层207既可以通过利用等离子体CVD法或减压CVD法淀积绝缘膜来形成，又可以利用等离子体处理的固相氧化或固相氮化来形成。这是因为利用等离子体处理进行氧化或氮化来形成的栅极绝缘层很致密并且绝缘耐压高且优越于可靠性的缘故。例如，使用Ar将氧化亚氮(N2O)稀释1倍至3倍(流量比)，在10Pa至30Pa的压力下施加3kW至5kW的微波(2.45GHz)电力来使单晶半导体层205、206的表面氧化或氮化。通过该处理形成1nm至10nm(优选为2nm至6nm)的绝缘膜。再者，引入氧化亚氮(N2O)和硅烷(SiH4)并在10Pa至30Pa的压力下施加3kW至5kW的微波(2.45GHz)电力通过气相成长法形成氧氮化硅膜，以形成栅极绝缘层。通过组合固相反应和通过气相成长法的反应，可以形成界面态密度低且优越于绝缘耐压的栅极绝缘层。
另外，作为栅极绝缘层207，也可以使用高介电常数材料如二氧化锆、氧化铪、二氧化钛、五氧化钽等。通过使用高介电常数材料作为栅极绝缘层207，可以降低栅极泄漏电流。
在栅极绝缘层207上形成栅电极层208及栅电极层209(参照图6C)。栅电极层208及209可以通过溅射法、蒸镀法、CVD法等的方法形成。栅电极层208及209由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)的元素；或者以所述元素为主要成分的合金材料或者化合物材料形成即可。此外，作为栅电极层208及209还可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金。
形成覆盖单晶半导体层206的掩模211。将掩模211及栅电极层208用作掩模添加给予n型的杂质元素210来形成第一n型杂质区域212a、212b(参照图6D)。在本实施方式中，作为包含杂质元素的掺杂气体使用磷化氢(PH3)。这里，对第一n型杂质区域212a、212b添加给予n型的杂质元素，使其浓度达到1×1017atoms/cm3至5×1018atoms/cm3左右。在本实施方式中，使用磷(P)作为给予n型的杂质元素。
接下来，形成覆盖单晶半导体层205的掩模214。将掩模214及栅电极层209用作掩模，添加给予p型的杂质元素213来形成第一p型杂质区域215a、第一p型杂质区域215b(参照图6E)。在本实施方式中，使用硼(B)作为杂质元素，因此使用乙硼烷(B2H6)等作为包含杂质元素的掺杂气体。
去除掩模214，并且在栅电极层208、209的侧面形成侧壁结构的侧壁绝缘层216a至216d、栅极绝缘层233a、233b(参照图7A)。在形成覆盖栅电极层208、209的绝缘层之后，通过使用RIE(反应离子刻蚀；Reactive ion etching)法的各向异性蚀刻对其进行加工，在栅电极层208、209的侧壁自对准地形成侧壁结构的侧壁绝缘层216a至216d即可。这里，关于绝缘层没有特别的限制，优选为使TEOS(Tetra-Ethyl-Ortho-Silicate；四乙氧基硅烷)或硅烷等与氧或氧化亚氮等起反应来形成的台阶覆盖性良好的氧化硅。绝缘层可以通过热CVD、等离子体CVD、常压CVD、偏压ECRCVD、溅射等方法形成。栅极绝缘层233a、233b可以通过将栅电极层208、209以及侧壁绝缘层216a至216d用作掩模蚀刻栅极绝缘层207来形成。
此外，虽然在本实施方式中，当蚀刻绝缘层时去除栅电极层上的绝缘层来使栅电极层暴露，但是也可以将侧壁绝缘层216a至216d形成为在栅电极层上保留有绝缘层的形状。另外，也可以在后面的工序中在栅电极层上形成保护膜。通过像这样保护栅电极层，当蚀刻加工时可以防止栅电极层减薄。此外，当在源区及漏区中形成硅化物时，由于在形成硅化物时形成的金属膜和栅电极层不接触，所以即使在金属膜的材料和栅电极层的材料都为彼此容易起反应的材料的情况下，也可以防止化学反应和扩散等不良。作为蚀刻方法，可以为干蚀刻法或湿蚀刻法，可以使用各种蚀刻方法。在本实施方式中使用干蚀刻法。作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体；以CF4、SF6或NF3等为代表的氟类气体；或O2。
接下来，形成覆盖单晶半导体层206的掩模218。将掩模218、栅电极层208、侧壁绝缘层216a、216b用作掩模添加给予n型的杂质元素217，藉此形成第二n型杂质区域219a、219b、第三n型杂质区域220a、220b。在本实施方式中，作为包含杂质元素的掺杂气体使用PH3。这里，对第二n型杂质区域219a、219b添加给予n型的杂质元素，使其浓度达到5×1019atoms/cm3至5×1020atoms/cm3左右。此外，在单晶半导体层205中形成沟道形成区域221(参照图7B)。
第二n型杂质区域219a、第二n型杂质区域219b都是高浓度n型杂质区域，用作源极、漏极。另一方面，第三n型杂质区域220a、第三n型杂质区域220b都是低浓度杂质区域，成为LDD(Lightly DopedDrain，轻掺杂漏)区域。第三n型杂质区域220a、220b由于形成在不被栅电极层208覆盖的Loff区域中，所以具有降低截止电流的效应。结果，可以制造可靠性更高且低耗电量的半导体装置。
去除掩模218，形成覆盖单晶半导体层205的掩模223。将掩模223、栅电极层209、侧壁绝缘层216c、216d用作掩模添加给予p型的杂质元素222，藉此形成第二p型杂质区域224a、224b、第三p型杂质区域225a、225b。
对第二p型杂质区域224a、224b添加给予p型的杂质元素，使其浓度达到1×1020atoms/cm3至5×1021atoms/cm3左右。在本实施方式中，使用侧壁绝缘层216c、216d以其浓度比第二p型杂质区域224a、224b低的方式自对准地形成第三p型杂质区域225a、225b。此外，在单晶半导体层206中形成沟道形成区域226(参照图7C)。
第二p型杂质区域224a、224b都是高浓度p型杂质区域，用作源极、漏极。另一方面，第三p型杂质区域225a、225b都是低浓度杂质区域，成为LDD(轻掺杂漏)区域。第三p型杂质区域225a、225b由于形成在不被栅电极层209覆盖的Loff区域中，所以具有降低截止电流的效应。结果，可以制造可靠性更高且低耗电量的半导体装置。
去除掩模223，为了激活杂质元素，也可以进行加热处理、强光照射或者激光照射。在与激活的同时，可以恢复对栅极绝缘层造成的等离子体损坏及对栅极绝缘层和单晶半导体层之间的界面造成的等离子体损坏。
接下来，形成覆盖栅电极层、栅极绝缘层的层间绝缘层。在本实施方式中，采用用作保护膜的包含氢的绝缘膜227和绝缘层228的叠层结构。绝缘膜227和绝缘层228可以是通过溅射法或等离子体CVD法形成的氮化硅膜、氮氧化硅膜、氧氮化硅膜、或者氧化硅膜，也可以使用由其它的含硅的绝缘膜构成的单层结构或三层以上的叠层结构。
然后，在300℃至550℃的氮气气氛中进行1小时至12小时的热处理，使单晶半导体层氢化。该工序是优选在400℃至500℃的温度下进行的。这一工序是由作为层间绝缘层的绝缘膜227所含的氢终止单晶半导体层中的悬空键的工序。在本实施方式中，在410℃的温度下进行1小时的加热处理。
绝缘膜227和绝缘层228还可以使用选自氮化铝(AlN)、氧氮化铝(AlON)、氮的含量多于氧的含量的氮氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳(CN)、聚硅氮烷、以及含有无机绝缘材料的其它物质中的材料来形成。此外，还可以使用硅氧烷树脂。硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)键构成。可以使用有机基(例如烷基、芳基)、氟基用作取代基。有机基也可以包含氟基。另外，也可以使用有机绝缘材料，作为有机材料，可以使用聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯。也可以使用通过涂敷法形成的平坦性良好的涂敷膜。
绝缘膜227和绝缘层228可以使用浸渍法、喷涂法、刮刀法、辊涂法、帘涂法、刮刀涂布法、CVD法、或蒸镀法等来形成。也可以通过液滴喷射法形成绝缘膜227和绝缘层228。当使用液滴喷射法时，可以节省材料液体。另外，还可以使用如液滴喷射法那样能够转印或描绘图形的方法，例如印刷法(诸如丝网印刷或胶版印刷等的图形形成方法)等。
接着，通过使用由抗蚀剂构成的掩模，在绝缘膜227和绝缘层228中形成到达单晶半导体层的接触孔(开口)。根据所使用的材料的选择比，可以进行一次或多次的蚀刻。通过蚀刻去除绝缘膜227和绝缘层228，形成到达作为源区或漏区的第二n型杂质区域219a、219b、第二p型杂质区域224a、224b的开口。此外，蚀刻可以采用湿蚀刻及干蚀刻中的一方或双方。作为湿蚀刻的蚀刻剂，优选使用包含氟化氢铵和氟化铵的混合溶液之类的氢氟酸类溶液。作为蚀刻用气体，可以适当使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体；以CF4、SF6或NF3等为代表的氟类气体；或者O2。此外，也可以将惰性气体添加到所使用的蚀刻用气体。作为所添加的惰性元素，可以使用选自He、Ne、Ar、Kr、Xe中的一种或多种元素。
以覆盖开口的方式形成导电膜，并且蚀刻该导电膜来形成用作与各源区或漏区的一部分分别电连接的源电极层或漏电极层的布线层229a、229b、230a、230b。布线层可以通过PVD法、CVD法、蒸镀法等形成导电膜，然后蚀刻为所希望的形状来形成。另外，可以通过使用液滴喷射法、印刷法、电镀法等在预定的部分上选择性地形成导电层。还可以采用回流方法或镶嵌方法。布线层由Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba之类的金属、Si、Ge、其合金或其氮化物来构成。此外，也可以采用它们的叠层结构。
通过上述工序，可以制造CMOS结构的半导体装置，该半导体装置包括作为n沟道型薄膜晶体管的晶体管231及作为p沟道型薄膜晶体管的晶体管232(参照图7D)。虽然未图示，但由于本实施方式采用CMOS结构，所以晶体管231和晶体管232电连接。
晶体管可以是形成有一个沟道形成区域的单栅极结构、形成有两个沟道形成区域的双栅极结构或形成有三个沟道形成区域的三栅极结构，而不局限于本实施方式。
如上所述，由于使用具有从单晶半导体衬底转载到支撑衬底上的单晶半导体层的半导体衬底，所以单晶半导体层的结晶缺陷减少而结晶性提高，并且平坦性也提高。
由此，可以高成品率地制造薄型的具有高性能的半导体装置。
在本实施方式中，可以与实施方式1至4适当地组合。
实施方式6
接下来，以下示出本发明的半导体装置的一个方式的显示面板的结构。在本实施方式中，将对具有液晶元件作为显示元件的半导体装置的一个方式的液晶显示面板(也称为液晶面板)进行说明。
使用图8A和8B对相当于本发明的半导体装置的一个方式的液晶显示面板的外观及截面进行说明。图8A是通过使用密封剂4005将形成在第一衬底4001上的晶体管4010及液晶元件4013密封在第一衬底4001与第二衬底4006之间的面板的俯视图，而图8B相当于沿图8A的M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002的方式设置有密封剂4005。另外，在像素部4002上设置有第二衬底4006。因此，像素部4002与液晶4008一起由第一衬底4001、密封剂4005、以及第二衬底4006密封。
另外，在第一衬底4001上的与由密封剂4005围绕的区域不同的区域中安装有在另外准备的衬底上由单晶半导体层形成的半导体集成电路4003。半导体集成电路4003是用作扫描线驱动电路、以及信号线驱动电路的周围驱动电路(driver)。与实施方式1同样地制造半导体集成电路4003，例示出的晶体管4009使用从单晶半导体衬底分离的单晶半导体层。再者，由于设置有半导体集成电路的被较薄地形成的衬底被树脂层覆盖，所以在工序上较易处理且不易发生破损等的问题。所以，可以高成品率地制造更薄型的具有高性能的半导体装置。
注意，还可以将周围驱动电路的一部分，例如将扫描线驱动电路与像素部一起直接形成在第一衬底上。在这种情况下，还可以采用以围绕像素部和扫描线驱动电路的方式形成密封剂，使用第二衬底进行密封的结构。
设置在第一衬底4001上的像素部4002具有多个晶体管，图8B例示包含于像素部4002的晶体管4010。在图8A和8B的半导体装置中，使用具有非晶半导体膜的沟道蚀刻型反交错晶体管作为晶体管4010。作为反交错晶体管还可以使用沟道保护型。
液晶元件4013所具有的像素电极4030通过布线4040与薄膜晶体管4010电连接。液晶元件4013的相对电极4031形成在第二衬底4006上。像素电极4030、相对电极4031、以及液晶4008重叠的部分相当于液晶元件4013。另外，接触于像素电极4030形成取向膜4037，接触于相对电极4031形成取向膜4036。
此外，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(代表为不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced Plastics，即纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。另外，也可以采用由PVF薄膜或聚酯薄膜夹有铝箔的薄片。但是，第一衬底4001以及第二衬底4006在透过型液晶显示装置的情况下，需要在其双方使用具有透光性的衬底，而在反射型液晶显示装置的情况下，至少要透过光的衬底需要使用具有透光性的衬底。
另外，4035为球状的隔离物是用来控制像素电极4030和相对电极4031之间的距离(单元间隙)而设置的。此外，也可以使用通过选择性地蚀刻绝缘膜而获得的隔离物。
另外，另行形成的为周围驱动电路的半导体集成电路4003、或供给给像素部4002的各种信号以及电位是通过连接端子4016和各向异性导电膜4019从FPC4018供给的。
作为半导体集成电路和与设置在像素部上的元件电连接的布线的连接部分的结构，可以使衬底上的布线与设置在半导体集成电路的电极上的为导电突起物的凸块接触，并将衬底和半导体集成电路之间使用树脂固定。另外，还可以在衬底上的布线和半导体集成电路的电极端子之间设置分散导电粒子的树脂，使用该导电粒子进行半导体集成电路和衬底上的布线的电连接，并使用分散导电粒子的有机树脂来进行粘合、固定。另外，可以使用光固化树脂、热固化树脂或自然固化树脂等作为粘合用树脂。在本实施方式中，半导体集成电路4003和与像素部4002连接的布线4014是通过凸块4015a(例如在本实施方式中使用金凸块)以及各向异性导电膜4038电连接。
在本实施方式中，连接端子4016以及布线4014是由与晶体管4010的栅电极层同一个导电膜而形成。
另外，在本实施方式中，半导体集成电路4003是通过连接端子4016、凸块4015b(例如在本实施方式中使用金凸块)以及各向异性导电膜4038与FPC4018电连接。
注意，虽然未图示，本实施方式所示的半导体装置具有偏振片，进而还可以具有颜色滤光片、屏蔽膜。
注意，图8A和8B示出另外形成半导体集成电路4003作为信号线驱动电路以及扫描线驱动电路并安装到第一衬底4001的一例，但是本实施方式不局限于该结构。既可以另外仅形成信号线驱动电路或扫描线驱动电路作为半导体集成电路并安装，又可以另外仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分作为半导体集成电路并安装。
在本发明中，作为安装半导体集成电路作为驱动电路(driver)并具有显示功能的半导体装置，既可以是无源矩阵型也可以是有源矩阵型。还可以安装半导体集成电路作为存储元件的驱动电路，从而制造具有存储功能的半导体装置。
另外，在本发明中作为直接形成在设置像素部的衬底上的晶体管所具有的半导体层的材料，可以使用：以硅烷或锗烷为代表的半导体材料气体通过气相成长法、溅射法制造的非晶半导体；微晶半导体；以及利用光能、热能将非晶半导体晶化了的多晶半导体等。
作为直接形成在设置像素部的衬底上的半导体层的非晶半导体可以典型地举出氢化非晶硅，而且作为晶体半导体可以典型地举出多晶硅等。多晶硅(polysilicon)包括如下：以通过800℃以上的处理温度而形成的多晶硅为主要材料的所谓的高温多晶硅；以通过600℃以下的处理温度而形成的多晶硅为主要材料的所谓的低温多晶硅；使用促进晶化的元素等将非晶硅晶化的多晶硅；等等。
在将晶体半导体层用作直接形成在设置像素部的衬底上的半导体层的情况下，作为该晶体半导体层的制造方法，可以采用各种方法(激光结晶法、热结晶法或利用诸如镍之类的促进晶化的元素的热结晶法等)。
另外，作为直接形成在设置像素部的衬底上的半导体层的半导体材料，可以使用并五苯等的有机半导体材料、氧化物半导体材料等。
作为直接形成在像素部以及设置像素部的衬底上的晶体管，可以使用形成有一个沟道形成区域的单栅极结构、形成有两个沟道形成区域的双栅极结构或形成有三个沟道形成区域的三栅极结构。
另外，作为直接形成在像素部以及设置像素部的衬底上的晶体管，可以使用顶栅型(例如正交错型、共面型)、底栅型(例如，反交错型、反共面型)、或者具有经由栅极绝缘膜配置在沟道区域上下的两个栅电极层的双栅型、其他结构。
本实施方式可以适当地与其它的实施方式所记载的结构组合而实施。
实施方式7
接下来，以下示出本发明的半导体装置的一个方式的显示面板的结构。在本实施方式中，将对具有发光元件作为显示元件的半导体装置的一个方式的发光显示面板(也称为发光面板)进行说明。
对相当于本发明的半导体装置的一个方式的发光显示面板的外观及截面，使用图9A和9B进行说明。图9A是安装使用本发明制造的半导体集成电路，并且通过使用密封剂将形成在第一衬底上的晶体管及发光元件密封在第一衬底与第二衬底之间的面板的俯视图，图9B相当于沿图9A的E-F的截面图。
作为具有显示面板的发光元件，在此可以使用利用电致发光的发光元件。作为利用电致发光的发光元件，根据发光材料是有机化合物还是无机化合物被区分。一般地，前者称为有机EL元件，而后者称为无机EL元件。
作为有机EL元件，通过对发光元件施加电压，电子及空穴从一对电极分别注入到包含发光性的有机化合物的层，由此电流流通。并且，通过那些载流子(电子和空穴)重新结合，发光有机化合物达到激发态，并且当该激发态恢复到基态时发光。由于这种机理，上述发光元件被称为电流激发型发光元件。
无机EL元件根据其元件结构被分为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有将发光材料的粒子分散在粘结剂中的发光层，其发光机理为利用施主能级和受主能级的施主-受主重新结合型发光。薄膜型无机EL元件具有以电介质层夹住发光层再将它以电极夹住的结构，其发光机理为利用金属离子的内壳层电子跃迁的局部存在型发光。
以围绕设置在第一衬底4501上的像素部4502的方式设置有密封剂4505。另外，在像素部4502上设置有第二衬底4506。因此，像素部4502与填料4507一起由第一衬底4501、密封剂4505、以及第二衬底4506密封。
另外，在第一衬底4501上的与由密封剂4505围绕的区域不同的区域中安装有在另外准备的衬底上由单晶半导体层形成的半导体集成电路4503。半导体集成电路4503是用作扫描线驱动电路、以及信号线驱动电路的周围驱动电路(driver)。与实施方式1同样地制造半导体集成电路4503，例示出的晶体管4509使用从单晶半导体衬底分离的单晶半导体层。再者，由于设置有半导体集成电路的被较薄地形成的衬底被树脂层覆盖，所以在工序上较易处理且不易发生破损等的间题。所以，可以高成品率地制造更薄型的具有高性能的半导体装置。
注意，还可以将周围驱动电路的一部分，例如将扫描线驱动电路与像素部一起直接形成在第一衬底上。在这种情况下，还可以采用以围绕像素部和扫描线驱动电路的方式形成密封剂，使用第二衬底进行密封的结构。
设置在第一衬底4501上的像素部4502具有多个薄膜晶体管，图9B例示包含于像素部4502的晶体管4510、4520。此外，在本实施方式中，虽然假定了晶体管4510为驱动TFT，但是晶体管4510既可以为电流控制TFT，又可以为擦除TFT。在本实施方式中，示出晶体管4510、4520为使用有微晶半导体膜的薄膜晶体管为实例。
晶体管4510、4520包含用作栅电极层、栅极绝缘层、微晶半导体膜的半导体层、缓冲层、源区或漏区、源电极或漏电极的布线。缓冲层形成在半导体层和源区或漏区之间。
由于本实施方式的结构是在半导体层上设置缓冲层的结构，所以可以防止在进行工序时损坏半导体层(在进行蚀刻时发生的由等离子体的自由基以及蚀刻剂所导致的膜厚降低和氧化等)。因此可以提高晶体管4510、4520的可靠性。
微晶半导体膜是包括具有非晶体和晶体结构(包括单晶、多晶)的中间结构的半导体的膜。该半导体是具有在自由能方面很稳定的第三状态的半导体，并且是具有短程有序且具有晶格畸变的结晶，从其膜表面看的粒径为0.5nm至20nm的柱状或针状晶体对于衬底表面以法线方向生长。另外，微晶半导体和非晶半导体混在一起。微晶半导体的典型例的微晶硅的拉曼光谱移动到比表示单晶硅的521cm-1低频率一侧。亦即，表示单晶硅的521cm-1和表示非晶硅的480cm-1之间有微晶硅的拉曼光谱的高峰。此外，使该半导体膜含有至少1原子％或更多的氢或卤素，以便终止悬空键。进而，通过使该半导体包含氦、氩、氪、氖等稀有气体元素而进一步助长其晶格畸变，可以获得稳定性得到提高的良好的微晶半导体膜。
可以使用SiH4、Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等的硅气体(氢化硅气体、卤化硅气体)并通过等离子体CVD法形成缓冲层。此外，可以对上述硅烷使用选自氦、氩、氪、氖中的一种或多种的稀有气体元素进行稀释来形成非晶半导体膜。例如，可以使用非晶硅膜作为缓冲层。
另外，4511相当于发光元件，发光元件4511所具有的像素电极与薄膜晶体管4510的源电极或漏电极通过布线4517电连接。在本实施方式中，发光元件4511的共同电极与具有透光性的导电膜4512电连接。此外，发光元件4511的结构不局限于本实施方式所示的结构。根据从发光元件4511取出的光的方向或晶体管4510的极性等，可以适当地改变发光元件4511的结构。
此外，作为另外形成的周围驱动电路的半导体集成电路4503、或供给给像素部4502的各种信号以及电位，虽然在图9B所示的截面图中未图示，但是通过连接端子4516从FPC4518供给。
作为半导体集成电路和与设置在像素部中的元件电连接的布线的连接部分的结构，可以使衬底上的布线与设置在半导体集成电路的电极上的为导电突起物的凸块接触，并将衬底和半导体集成电路之间使用树脂固定。另外，还可以在衬底上的布线和半导体集成电路的电极端子之间设置分散导电粒子的树脂，使用该导电粒子进行半导体集成电路和衬底上的布线的电连接，并使用分散导电粒子的有机树脂来进行粘合、固定。另外，可以使用光固化树脂或者热固化树脂或自然固化树脂等作为粘合用树脂。
另外，可以使用引线键合作为安装方法。在本实施方式中，示出以半导体集成电路4503的树脂层与设置有像素部的第一衬底4501连接的方式安装半导体集成电路4503的例子。半导体集成电路4503是与像素部4502连接的布线4514通过导电材料4540a、4540b、导电层4515a并通引线键合法电连接。
在本实施方式中，连接端子4516、布线4514是由与发光元件4511所具有的像素电极同一个导电膜而形成。
另外，半导体集成电路4503与FPC4518通过各异向性导电膜4519、连接端子4516、导电材料4540c、4540d、导电层4515b并通过引线键合法电连接。
可以通过粘合层将半导体集成电路4503粘合在第一衬底4501上。
作为发光元件，为了取出发射的光至少一对电极中的一个是透明的即可。另外，存在通过与形成有晶体管以及发光元件的元件的衬底相反一侧的表面(相对衬底一侧)取出发射的光的顶部发射、通过元件衬底一侧的表面取出发射的光的底部发射、通过元件衬底一侧以及与衬底相反一侧的表面(相对衬底一侧)取出发射的光的双面发射结构的发光元件，本发明可以应用于任一种发射结构的发光元件。
作为发光元件的具有反射性的电极，只要是可以反射光的导电膜，就可以使用各种材料。例如，优选使用Ca、Al、CaF、MgAg、AlLi等。作为发光元件的具有透光性的电极，使用至少在可见光的波长区域中具有透光性的导电性材料来形成，例如可以使用包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物(以下，记为ITO)、铟锌氧化物、添加有氧化硅的铟锡氧化物等。注意，在本发明中，透光性是指至少在可见光的波长区域中具有透过光的性质。
作为被夹在一对电极间的发光层，既可以由单独层构成，又可以由多层的叠层构成。另外，还可以在发光层和电极之间设置功能层，可以使用电子注入层、电子传输层、空穴传输层、空穴注入层等作为功能层。
位于从发光元件4511取出光的方向的衬底为透明。在此情况下，使用具有透光性的材料如玻璃板、塑料板、聚酯薄膜或丙烯薄膜。
另外，作为填料4507除了氮或氩等惰性的气体之外，还可以使用紫外线固化树脂或热固化树脂，即可以使用PVC(聚氯乙烯)、丙烯、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中作为填料使用氮。
另外，若有需要，也可以在发光元件的射出表面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、以及颜色滤光片等的光学膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以执行抗眩光处理，该处理是利用表面的凹凸来可以扩散反射光并降低眩光的。
此外，图9A和9B示出另外形成半导体集成电路4503作为扫描线驱动电路以及信号线驱动电路，并安装到第一衬底4501的一例，但是本实施方式不局限于该结构。既可以另外形成用作扫描线驱动电路的半导体集成电路并安装，又可以仅将信号线驱动电路的一部分或扫描线驱动电路的一部分用作半导体集成电路另外仅形成并安装。
在本发明中，作为安装半导体集成电路作为驱动电路(driver)并具有显示功能的半导体装置，既可以是无源矩阵型也可以是有源矩阵型。还可以安装半导体集成电路作为存储元件的驱动电路，从而制造具有存储功能的半导体装置。
另外，在本发明中可以使用非晶半导体、微晶半导体、多晶半导体等作为直接形成在设置像素部的衬底上的晶体管所具有的半导体层。
另外，作为直接形成在像素部以及设置像素部的衬底上的晶体管，也可以使用顶栅型(例如正交错型、共面型)、底栅型(例如，反交错型、反共面型)、或者具有经由栅极绝缘膜配置在沟道区域上下的两个栅电极层的双栅型、其他结构。
本实施方式可以适当地与其他实施方式所记载的结构组合而实施。
实施方式8
根据本发明而获得的半导体装置等可以用于显示模块(无源矩阵型EL模块或液晶模块、或有源矩阵型EL模块或液晶模块)。也就是说，其显示部分安装有上述模块的所有电子设备均可以实施本发明。
作为这种电子设备，可以举出影像拍摄装置如摄像机或数字照相机等、头戴式显示器(护目镜型显示器)、汽车导航、投影机、汽车音响、个人计算机、便携式信息终端(移动计算机、移动电话或电子书籍等)等。图11A至11D示出了其一例。
图11A表示电视装置。如图11A所示，可以将显示模块组装在框体中来完成电视装置。将安装了FPC的显示面板还称为显示模块。由显示模块形成主画面2003，作为其他附属装置还具有扬声器部分2009、操作开关等。如上所述，可以完成电视装置。
如图11A所示，在框体2001中组装利用了显示元件的显示用面板2002，并且可以由接收机2005接收普通的电视广播，而且通过调制解调器2004连接到有线或无线方式的通讯网络，从而还可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间，或者在接收者之间)的信息通讯。电视装置的操作可以由组装在框体中的开关或另外提供的遥控装置2006进行，并且该遥控装置也可以设置有显示输出信息的显示部分2007。
另外，电视装置还可以附加有如下结构：除了主画面2003以外，使用第二显示用面板形成辅助画面2008，并显示频道或音量等。在这种结构中，可以使用视角优良的发光显示面板形成主画面2003，使用能够以低耗电量来显示的液晶显示面板形成辅助画面。另外，为了优先地减小耗电量，也可以采用如下结构：使用液晶显示面板形成主画面2003，使用发光显示面板形成辅助画面，并且辅助画面能够点亮和熄灭。
图10是电视装置的主要结构的框图。在显示面板上形成有像素部901。可以采用COG方法将信号线驱动电路902和扫描线驱动电路903安装在本发明的半导体集成电路上而形成。
作为其他外部电路的结构，在视频信号的输入一侧具有视频信号放大电路905、视频信号处理电路906、控制电路907等。其中，视频信号放大电路905放大调谐器904所接收信号中的视频信号，视频信号处理电路906将从视频信号放大电路905输出的信号转换成对应于红、绿和蓝各种颜色的颜色信号，控制电路907将该视频信号转换成驱动器IC的输入规格。控制电路907将信号输出到扫描线侧和信号线侧。在进行数字驱动的情况下，可以采用如下结构：在信号线一侧设置信号分割电路908，并将输入数字信号划分成m个而供给。
由调谐器904接收的信号中的音频信号被发送到音频信号放大电路909，并经音频信号处理电路910供给到扬声器913。控制电路911从输入部912接收接收站(接收频率)或音量的控制信息，并将信号传送到调谐器904和音频信号处理电路910。
当然，本发明不局限于电视装置，还可以应用于各种用途如个人计算机的监视器、铁路的车站或飞机场等中的信息显示屏、街头上的广告显示屏等大面积显示媒体。
图11B表示移动电话机2301的一例。该移动电话机2301包括显示部2302、操作部2303等而构成。在显示部2302中，应用上述实施方式所说明的半导体装置，而可以提高可靠性以及量产性。
另外，图11C所示的便携型计算机包括主体2401、显示部2402等。通过对显示部2402应用上述实施方式所示的半导体装置，可以提高可靠性以及量产性。
图11D是桌照明灯，其包括照明部分2501、灯罩2502、可变臂2503、支座2504、基座2505和电源2506。对于照明部分2501，使用本发明的半导体装置来制造桌照明灯。此外，照明灯包括固定到天花板上的照明灯和壁挂照明灯等。通过应用实施方式所示的半导体装置，可以提高可靠性以及量产性。
本说明书根据2007年12月28日在日本专利局受理的日本专利申请编号2007-339385而制作，所述申请内容包括在本说明书中。

Claims (26)

1.一种半导体集成电路，包括：
包括设置在支撑衬底上的单晶半导体层的半导体元件层；以及
覆盖所述支撑衬底的与所述半导体元件层的形成面相反的面以及所述支撑衬底的侧面的一部分的树脂层。
2.根据权利要求1所述的半导体集成电路，其中所述支撑衬底是玻璃衬底。
3.一种半导体装置，包括：
具有绝缘表面的衬底上的像素部；以及
与所述像素部电连接并且安装在所述具有绝缘表面的衬底上的半导体集成电路，
其中，所述半导体集成电路包括设置在支撑衬底上的半导体元件层，
并且，所述支撑衬底的与所述半导体元件层的形成面相反的面以及所述支撑衬底侧面的一部分被树脂层覆盖。
4.根据权利要求3所述的半导体装置，其中所述支撑衬底是玻璃衬底。
5.一种半导体装置，包括：
具有绝缘表面的衬底上的像素部；以及
与所述像素部电连接并且安装在所述具有绝缘表面的衬底上的半导体集成电路，
其中，所述半导体集成电路包括设置在支撑衬底上的半导体元件层，
并且，所述支撑衬底的与所述半导体元件层的形成面相反的面以及所述支撑衬底的侧面的一部分被树脂层覆盖，
并且，所述支撑衬底的厚度薄于所述具有绝缘表面的衬底的厚度。
6.根据权利要求5所述的半导体装置，其中所述支撑衬底是玻璃衬底。
7.一种多个半导体集成电路的制造方法，包括如下步骤：
从单晶半导体衬底的一个面进行离子添加，以在距所述单晶半导体衬底的一个面有一定的深度中形成脆化层；
在所述单晶半导体衬底的一个面、或者支撑衬底的一方上形成绝缘层；
在所述单晶半导体衬底与所述支撑衬底以夹着所述绝缘层的方式彼此重合的状态下，进行使所述脆化层中产生裂缝并使所述单晶半导体衬底沿着所述脆化层分离的热处理，以从所述单晶半导体衬底将单晶半导体层形成在所述支撑衬底上；
形成多个含有所述支撑衬底上的所述单晶半导体层的半导体元件层；
减薄所述支撑衬底的厚度；
在所述支撑衬底中的所述多个半导体元件层之间形成槽；
在形成有所述槽的所述支撑衬底上形成树脂层；以及
在所述槽中对所述支撑衬底以及所述树脂层进行切断。
8.根据权利要求7所述的多个半导体集成电路的制造方法，其中所述多个半导体集成电路中的至少一个安装在具有绝缘表面的衬底上。
9.根据权利要求8所述的多个半导体集成电路的制造方法，其中使用玻璃衬底作为所述具有绝缘表面的衬底。
10.根据权利要求7所述的多个半导体集成电路的制造方法，其中所述多个半导体集成电路中的至少一个安装在具有绝缘表面并设置有像素部的衬底上。
11.根据权利要求10所述的多个半导体集成电路的制造方法，其中使用玻璃衬底作为所述具有绝缘表面的衬底。
12.根据权利要求7所述的多个半导体集成电路的制造方法，其中切断在所述槽中的所述支撑衬底以及所述树脂层的切断面的宽度窄于所述槽的宽度。
13.根据权利要求7所述的多个半导体集成电路的制造方法，其中所述槽使用切割器形成。
14.一种半导体装置的制造方法，其中根据权利要求7所述的多个半导体集成电路之一采用COG(玻璃上芯片)方式安装在所述半导体装置上。
15.一种半导体装置的制造方法，其中根据权利要求7所述的多个半导体集成电路之一采用TAB(载带自动键合)方式安装在所述半导体装置上。
16.根据权利要求7所述的多个半导体集成电路的制造方法，其中使用玻璃衬底作为所述支撑衬底。
17.一种多个半导体集成电路的制造方法，包括如下步骤：
从单晶半导体衬底的一个面进行离子添加，以在距所述单晶半导体衬底的一个面有一定的深度中形成脆化层；
在所述单晶半导体衬底的一个面、或者支撑衬底的一方上形成绝缘层；
在所述单晶半导体衬底与所述支撑衬底以夹着所述绝缘层的方式彼此重合的状态下，进行使所述脆化层中产生裂缝并使所述单晶半导体衬底沿着所述脆化层分离的热处理，以从所述单晶半导体衬底将单晶半导体层形成在所述支撑衬底上；
形成多个含有所述支撑衬底上的所述单晶半导体层的半导体元件层；
减薄所述支撑衬底的厚度；
在所述支撑衬底中的所述多个半导体元件层之间形成槽；
在形成有所述槽的所述支撑衬底上形成树脂层；以及
从所述支撑衬底一侧对在所述槽中的所述支撑衬底以及所述树脂层进行切断。
18.根据权利要求17所述的多个半导体集成电路的制造方法，其中所述多个半导体集成电路中的至少一个安装在具有绝缘表面的衬底上。
19.根据权利要求18所述的多个半导体集成电路的制造方法，其中使用玻璃衬底作为所述具有绝缘表面的衬底。
20.根据权利要求17所述的多个半导体集成电路的制造方法，其中所述多个半导体集成电路中的至少一个安装在具有绝缘表面并设置有像素部的衬底上。
21.根据权利要求20所述的多个半导体集成电路的制造方法，其中使用玻璃衬底作为所述具有绝缘表面的衬底。
22.根据权利要求17所述的多个半导体集成电路的制造方法，其中切断在所述槽中的所述支撑衬底以及所述树脂层的切断面的宽度窄于所述槽的宽度。
23.根据权利要求17所述的多个半导体集成电路的制造方法，其中所述槽使用切割器形成。
24.一种半导体装置的制造方法，其中根据权利要求17所述的多个半导体集成电路之一采用COG(玻璃上芯片)方式安装在所述半导体装置上。
25.一种半导体装置的制造方法，其中根据权利要求17所述的多个半导体集成电路之一采用TAB(载带自动键合)方式安装在所述半导体装置上。
26.根据权利要求17所述的多个半导体集成电路的制造方法，其中使用玻璃衬底作为所述支撑衬底。
CN2008101897273A 2007-12-28 2008-12-26 半导体装置以及半导体装置的制造方法 Expired - Fee Related CN101471349B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007339385 2007-12-28
JP2007-339385 2007-12-28
JP2007339385 2007-12-28

Publications (2)

Publication Number Publication Date
CN101471349A true CN101471349A (zh) 2009-07-01
CN101471349B CN101471349B (zh) 2012-11-14

Family

ID=40797190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101897273A Expired - Fee Related CN101471349B (zh) 2007-12-28 2008-12-26 半导体装置以及半导体装置的制造方法

Country Status (4)

Country Link
US (1) US7897483B2 (zh)
JP (1) JP5437626B2 (zh)
CN (1) CN101471349B (zh)
TW (1) TWI480984B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103354210A (zh) * 2013-06-27 2013-10-16 清华大学 一种键合方法及采用该键合方法形成的键合结构
CN103794634A (zh) * 2014-01-29 2014-05-14 青岛海信电器股份有限公司 发光显示背板、有机发光显示器及其制作方法
CN104871288A (zh) * 2013-01-21 2015-08-26 住友电气工业株式会社 制造碳化硅半导体器件的方法
CN111149147A (zh) * 2017-10-17 2020-05-12 株式会社日本显示器 显示装置
CN111511675A (zh) * 2017-12-22 2020-08-07 赛峰集团 用于制造半导体器件和切割道的方法
CN113396475A (zh) * 2019-10-21 2021-09-14 新唐科技日本株式会社 半导体装置及单片化方法
WO2021189493A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示模组及显示装置
WO2021189491A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示模组及显示装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device
JP5317712B2 (ja) * 2008-01-22 2013-10-16 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
JP5376961B2 (ja) * 2008-02-01 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5496608B2 (ja) * 2008-11-12 2014-05-21 信越化学工業株式会社 Ｓｏｉ基板の作製方法
US20100207227A1 (en) * 2009-02-16 2010-08-19 Georg Meyer-Berg Electronic Device and Method of Manufacturing Same
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
US8222078B2 (en) 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
KR102618171B1 (ko) 2009-09-16 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
US9480133B2 (en) 2010-01-04 2016-10-25 Cooledge Lighting Inc. Light-emitting element repair in array-based lighting devices
US8088685B2 (en) * 2010-02-09 2012-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Integration of bottom-up metal film deposition
CN102959708B (zh) 2010-06-29 2016-05-04 柯立芝照明有限公司 具有易弯曲基板的电子装置
RU2460170C1 (ru) * 2011-05-06 2012-08-27 Сергей Фёдорович Соболев Способ изготовления электронного блока
JP5883250B2 (ja) * 2011-07-29 2016-03-09 リンテック株式会社 転写装置および転写方法
TWI474437B (zh) * 2011-09-08 2015-02-21 Innolux Corp 薄膜電晶體基板及其製造方法以及平面顯示裝置
KR101420265B1 (ko) * 2011-10-21 2014-07-21 주식회사루미지엔테크 기판 제조 방법
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5953033B2 (ja) * 2011-11-21 2016-07-13 リンテック株式会社 シート貼付装置および貼付方法
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
US9324449B2 (en) 2012-03-28 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, signal processing unit having the driver circuit, method for manufacturing the signal processing unit, and display device
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
JP6152729B2 (ja) * 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
JP5967211B2 (ja) * 2013-04-04 2016-08-10 富士電機株式会社 半導体デバイスの製造方法
JP5549769B1 (ja) * 2013-08-26 2014-07-16 Ｔｄｋ株式会社 モジュール部品の製造方法
CN110418844B (zh) 2016-10-31 2024-04-09 梅科诺有限公司 用于生物细胞注射的针操纵器的阵列
AU2020290475B2 (en) * 2019-06-13 2023-08-24 Mekonos Inc. Micro-electro-mechanical-system structures and applications thereof
CN111675190A (zh) * 2020-06-18 2020-09-18 苏州恒之清生物科技有限公司 一种微型实心硅针的制备方法
CN113766769B (zh) * 2021-11-09 2022-02-01 四川英创力电子科技股份有限公司 一种多层梯形盲槽印制板的制作方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261156A (en) * 1991-02-28 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of electrically connecting an integrated circuit to an electric device
JP2564728B2 (ja) 1991-02-28 1996-12-18 株式会社半導体エネルギー研究所 半導体集積回路チップの実装方法
JPH0677510A (ja) * 1992-08-24 1994-03-18 Canon Inc 光起電力素子
JP3406727B2 (ja) * 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) * 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
US5834327A (en) * 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP3638656B2 (ja) 1995-03-18 2005-04-13 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JPH11160734A (ja) * 1997-11-28 1999-06-18 Semiconductor Energy Lab Co Ltd 液晶電気光学装置
JP4379943B2 (ja) * 1999-04-07 2009-12-09 株式会社デンソー 半導体基板の製造方法および半導体基板製造装置
JP2001064029A (ja) 1999-08-27 2001-03-13 Toyo Commun Equip Co Ltd 多層ガラス基板及び、その切断方法
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2002329576A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd 発光装置およびその作製方法
JP2002366051A (ja) * 2001-06-08 2002-12-20 Sanyo Electric Co Ltd 集積回路チップ及びこれを用いた表示装置
JP2003255386A (ja) 2002-03-01 2003-09-10 Matsushita Electric Ind Co Ltd 液晶表示装置
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
JP2004265889A (ja) * 2003-01-16 2004-09-24 Tdk Corp 光電変換素子、光電変換装置、及び鉄シリサイド膜
JP2005005380A (ja) * 2003-06-10 2005-01-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4610982B2 (ja) * 2003-11-11 2011-01-12 シャープ株式会社 半導体装置の製造方法
US8704803B2 (en) * 2004-08-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance using the display device
KR100634528B1 (ko) * 2004-12-03 2006-10-16 삼성전자주식회사 단결정 실리콘 필름의 제조방법
JP4042749B2 (ja) * 2005-02-21 2008-02-06 カシオ計算機株式会社 半導体装置の製造方法
JP2006229112A (ja) * 2005-02-21 2006-08-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4103896B2 (ja) * 2005-03-16 2008-06-18 ヤマハ株式会社 半導体装置の製造方法および半導体装置
US8153511B2 (en) * 2005-05-30 2012-04-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007219347A (ja) * 2006-02-20 2007-08-30 Seiko Epson Corp 液晶装置、及び電子機器
US20090004764A1 (en) * 2007-06-29 2009-01-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and method for manufacturing semiconductor device
EP2075840B1 (en) * 2007-12-28 2014-08-27 Semiconductor Energy Laboratory Co., Ltd. Method for dicing a wafer with semiconductor elements formed thereon and corresponding device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104871288A (zh) * 2013-01-21 2015-08-26 住友电气工业株式会社 制造碳化硅半导体器件的方法
CN103354210A (zh) * 2013-06-27 2013-10-16 清华大学 一种键合方法及采用该键合方法形成的键合结构
CN103794634A (zh) * 2014-01-29 2014-05-14 青岛海信电器股份有限公司 发光显示背板、有机发光显示器及其制作方法
CN103794634B (zh) * 2014-01-29 2016-10-19 青岛海信电器股份有限公司 发光显示背板、有机发光显示器及其制作方法
CN111149147A (zh) * 2017-10-17 2020-05-12 株式会社日本显示器 显示装置
CN111149147B (zh) * 2017-10-17 2022-03-08 株式会社日本显示器 显示装置
CN111511675A (zh) * 2017-12-22 2020-08-07 赛峰集团 用于制造半导体器件和切割道的方法
CN113396475A (zh) * 2019-10-21 2021-09-14 新唐科技日本株式会社 半导体装置及单片化方法
WO2021189493A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示模组及显示装置
WO2021189491A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示模组及显示装置
US11963406B2 (en) 2020-03-27 2024-04-16 Boe Technology Group Co., Ltd. Display and display device
US11980069B2 (en) 2020-03-27 2024-05-07 Boe Technology Group Co., Ltd. Display and display device

Also Published As

Publication number Publication date
JP2009177144A (ja) 2009-08-06
TWI480984B (zh) 2015-04-11
US7897483B2 (en) 2011-03-01
TW200945514A (en) 2009-11-01
JP5437626B2 (ja) 2014-03-12
CN101471349B (zh) 2012-11-14
US20090166896A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
CN101471349B (zh) 半导体装置以及半导体装置的制造方法
CN101919057B (zh) 半导体器件和制造半导体器件的方法
JP5275608B2 (ja) 半導体基板の作製方法
KR101641368B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101706068B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP5393726B2 (ja) 半導体装置の作製方法
CN101378082B (zh) 显示装置以及显示装置的制造方法
CN101308783B (zh) 半导体衬底、半导体装置、以及其制造方法
TWI447816B (zh) 顯示裝置、用以製造顯示裝置之方法、及ｓｏｉ基底
JP5072157B2 (ja) 半導体装置の作製方法
JP4954498B2 (ja) 半導体装置の作製方法
CN101714519A (zh) 半导体装置的制造方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP5805973B2 (ja) 半導体基板の作製方法
JP5303161B2 (ja) 半導体装置の作製方法
CN100485872C (zh) 非晶半导体膜和半导体器件的制造方法
JP2005057045A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114

Termination date: 20181226

CF01 Termination of patent right due to non-payment of annual fee