CN113396475A - 半导体装置及单片化方法 - Google Patents

半导体装置及单片化方法 Download PDF

Info

Publication number
CN113396475A
CN113396475A CN202080012688.9A CN202080012688A CN113396475A CN 113396475 A CN113396475 A CN 113396475A CN 202080012688 A CN202080012688 A CN 202080012688A CN 113396475 A CN113396475 A CN 113396475A
Authority
CN
China
Prior art keywords
semiconductor device
wafer
layer
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080012688.9A
Other languages
English (en)
Other versions
CN113396475B (zh
Inventor
松岛芳宏
川上良彦
小田真也
原田刚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Priority to CN202111195720.4A priority Critical patent/CN113964087A/zh
Publication of CN113396475A publication Critical patent/CN113396475A/zh
Application granted granted Critical
Publication of CN113396475B publication Critical patent/CN113396475B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

一种能够进行面朝下安装的芯片尺寸封装型的半导体装置(1)，具备：半导体层(40)，具有半导体基板(32)、以及与半导体基板(32)的上表面接触而形成的低浓度杂质层(33)；金属层(30)，与半导体层(40)的下表面整面接触而形成，厚度为10μm以上；第1纵型MOS晶体管(10)，形成于半导体层(40)；以及第2纵型MOS晶体管(20)，形成于半导体层(40)；金属层(30)的侧面具有形成以与金属层(30)垂直的方向为纵向的纵条纹的、最大高度粗糙度比1.0μm大的凹凸；在半导体装置(1)的平面视图中，在半导体装置(1)的上表面中的、距半导体装置(1)的外缘为13μm以上的内侧的任意10μm×10μm的区域中，含有构成金属层(30)的金属的形成物的面积占有率是5％以下。

Description

半导体装置及单片化方法
技术领域
本发明涉及从晶片中单片化得到的半导体装置、以及将晶片单片化的单片化方法。
背景技术
以往，已知从晶片中单片化得到的半导体装置(例如参照专利文献1)。
现有技术文献
专利文献
专利文献1：国际公开第2016/203764号
发明内容
发明要解决的课题
以往，将在下表面形成有金属层的半导体装置从晶片进行单片化的情况下，已知如下现象：当使用激光将金属层切断时，由于激光的照射带来的热而暂时液化或气化了的金属再次冷却固化从而形成的形成物附着于该半导体装置。
在半导体装置被组装到制品中的情况下，若含有构成金属层的金属的形成物从该半导体装置剥落，则有半导体装置的周围的电路等由于该剥落了的形成物而短路的情况。
因此，本发明是鉴于上述问题而做出的，目的在于提供抑制了含有构成金属层的金属的形成物的附着的半导体装置。
用来解决课题的手段
本发明的一技术方案的半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，具备：半导体层，具有含有第1导电型的杂质的半导体基板、以及与上述半导体基板的上表面接触而形成的含有与上述半导体基板相比浓度低的上述第1导电型的杂质的低浓度杂质层；金属层，与上述半导体基板的下表面整面接触而形成，厚度为10μm以上；第1纵型MOS晶体管，形成于上述半导体层内的第1区域；第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域在上述半导体层的平面视图中与上述第1区域邻接；以及保护层，将上述半导体层的上表面的至少一部分覆盖；上述半导体基板作为上述第1纵型MOS晶体管及上述第2纵型MOS晶体管的共通漏极区域发挥功能；上述金属层的侧面具有凹凸，该凹凸形成以与上述金属层垂直的方向为纵向的纵条纹，该凹凸的沿着横向测定的最大高度粗糙度比1.0μm大；在上述半导体装置的平面视图中，在上述半导体装置的上表面中的、距上述半导体装置的外缘为13μm以上的内侧的任意10μm×10μm的区域中，含有构成上述金属层的金属的形成物的面积占有率是5％以下。
本发明的一技术方案的单片化方法，将在上表面形成了多个半导体元件构造的晶片进行单片化，依次包括：第1工序，在上述晶片的上表面形成表面保持膜；第2工序，将上述晶片的下表面减薄加工；第3工序，从上述晶片的上表面将上述表面保持膜除去；第4工序，在被减薄加工后的上述晶片的下表面形成厚度为10μm以上的金属层；第5工序，向上述金属层的下表面粘贴切割带；第6工序，对上述晶片的上表面实施使上述晶片的表面的亲水性提高的处理；第7工序，在上述晶片的表面形成水溶性保护层；第8工序，向上述晶片的上表面的规定的区域照射激光而将上述金属层切断；以及第9工序，使用清洗用水从上述晶片的表面将上述水溶性保护层除去。
发明效果
根据本发明的一技术方案的半导体装置及单片化方法，提供抑制了含有构成金属层的金属的形成物的附着的半导体装置。
附图说明
图1是表示实施方式1的半导体装置的构造的一例的剖视图。
图2是表示实施方式1的半导体装置的构造的一例的俯视图。
图3A是实施方式1的晶片的示意性放大剖视图。
图3B是实施方式1的晶片的示意性放大剖视图。
图3C是实施方式1的晶片的示意性放大剖视图。
图3D是实施方式1的晶片的示意性放大剖视图。
图3E是实施方式1的晶片的示意性放大剖视图。
图3F是实施方式1的晶片的示意性放大剖视图。
图3G是实施方式1的晶片的示意性放大剖视图。
图3H是实施方式1的晶片的示意性放大剖视图。
图3I是实施方式1的晶片的示意性放大剖视图。
图3J是实施方式1的晶片的示意性放大剖视图。
图4是表示实施方式1的金属层的构造的一例的剖视图。
图5是将实施方式1的金属层的切断面从金属层的下表面侧进行拍摄而得到的立体图像。
图6A是表示实施方式1的金属层的侧面的最大高度粗糙度的测定结果的图。
图6B是表示实施方式1的金属层的下表面的最大高度粗糙度的测定结果的图。
图7是实施方式1的半导体装置的示意性放大剖视图。
图8A是表示实施方式1的清洗用水的水压与经过时间的关系的曲线图。
图8B是表示实施方式1的晶片的旋转速度与经过时间的关系的曲线图。
图9是实施方式1的半导体装置的示意性放大剖视图。
图10A是实施方式2的晶片的示意性放大剖视图。
图10B是实施方式2的晶片的示意性放大剖视图。
图10C是实施方式2的晶片的示意性放大剖视图。
图10D是实施方式2的晶片的示意性放大剖视图。
图10E是实施方式2的晶片的示意性放大剖视图。
图11是实施方式2的半导体装置的示意性放大剖视图。
图12是实施方式2的半导体装置的示意性放大剖视图。
图13是变形例的晶片的示意性放大剖视图。
图14是变形例的半导体装置的示意性放大剖视图。
图15是变形例的半导体装置的示意性放大剖视图。
具体实施方式
(达成得到本发明的一技术方案的过程)
发明人为了提供抑制了含有构成金属层的金属的形成物的附着的半导体装置，专门反复进行了实验、研究。
以下，说明发明人所进行的实验、研究的内容。
将在下表面形成有比较厚的金属层(例如，厚度10μm以上的金属层)的半导体装置从晶片进行单片化的情况下，已知在通过使用划片刀的刀切割方法将金属层切断的情况下在金属层的切断面附近发生金属毛刺的现象。在这样的金属层的切断中，能够利用使用激光的激光切割方法将金属层切断，从而抑制金属毛刺的发生。
另一方面，在使用激光将金属层切断的情况下，已知如下现象：由在激光的照射下飞散的金属构成的形成物、或者由于激光的照射带来的热而暂时液化或气化了的金属再次冷却固化从而形成的形成物附着于该半导体装置。因此，在使用激光将金属层切断的情况下，希望在激光照射前将晶片的表面用水溶性保护层覆盖，使得含有构成金属层的金属的形成物不附着到晶片的表面。该情况下，如果无法将晶片的表面整体用水溶性保护层覆盖，则含有构成金属层的金属的形成物有可能附着到没有被水溶性保护层覆盖的晶片的表面的部分。
通常，在对晶片的下表面形成金属层的工序之前，进行将晶片的下表面研磨而将晶片减薄加工的工序。并且，为了在减薄加工的工序中保护晶片的上表面，在减薄加工的工序之前，进行在晶片的上表面形成表面保持膜的工序。该表面保持膜在减薄加工的工序之后被从晶片除去。
发明人经过实验、研究，发现含有构成金属层的金属的形成物向半导体层附着的原因在于以下现象：当从晶片的上表面将表面保持膜除去时表面保持膜残留于晶片的表面，该残留的表面保持膜导致晶片的表面的亲水性下降，从而无法将晶片的表面整体用水溶性保护层覆盖。并且，发明人基于这一认识，认为如果能够在将晶片的表面整体用水溶性保护层覆盖的工序的开始时间点使晶片的表面成为亲水性高的状态，则能够将抑制了含有构成金属层的金属的形成物的附着的半导体装置单片化，进而反复进行了实验、研究。结果，发明人想到了以下单片化方法及以下半导体装置。
本发明的一技术方案的单片化方法，将在上表面形成了多个半导体元件构造的晶片进行单片化，依次包括：第1工序，在上述晶片的上表面形成表面保持膜；第2工序，将上述晶片的下表面减薄加工；第3工序，从上述晶片的上表面将上述表面保持膜除去；第4工序，在被减薄加工后的上述晶片的下表面形成厚度为10μm以上的金属层；第5工序，向上述金属层的下表面粘贴切割带；第6工序，对上述晶片的上表面实施使上述晶片的表面的亲水性提高的处理；第7工序，在上述晶片的表面形成水溶性保护层；第8工序，向上述晶片的上表面的规定的区域照射激光而将上述金属层切断；以及第9工序，使用清洗用水从上述晶片的表面将上述水溶性保护层除去。
根据上述单片化方法，能够在通过第7工序在晶片的表面形成水溶性保护层之前，通过第6工序使晶片的表面成为亲水性高的状态。由此，在第7工序中能够将晶片的表面整体用水溶性保护层覆盖。因此，抑制了起因于第8工序中的激光照射而形成的、含有构成金属层的金属的形成物附着到晶片的表面。因此，对于通过上述单片化方法进行了单片化的半导体装置，抑制了含有构成金属层的金属的形成物的附着。
因而，根据上述单片化方法，提供抑制了含有构成金属层的金属的形成物的附着的半导体装置。
此外，也可以是，在从上述第6工序结束到上述第7工序开始的期间，将上述晶片在每立方英尺0.5μm的颗粒物为5000个以下的环境中保管，从上述第6工序结束起在240小时之内开始上述第7工序。
由此，能够抑制在从第6工序的结束时间点到第7工序的开始时间点的期间可能发生的晶片表面亲水性高的状态的劣化。
此外，也可以是，在上述第7工序的开始时间点，将电阻率为13.2MΩ～17.0MΩ的纯水1.77mm3静置于上述晶片的表面而形成的水滴与上述晶片的表面之间的接触角度小于60度。
由此，能够使第7工序中的水溶性保护层的形成更加可靠。
此外，也可以是，上述第9工序依次包括：第1清洗工序，使用第1水压的上述清洗用水；以及第2清洗工序，使用第2水压的上述清洗用水；上述第1水压是50bar以上，比上述第2水压高；上述第1清洗工序的期间是40秒以上且100秒以下。
由此，能够提高在第9工序中与水溶性保护层的除去一起进行的、含有构成金属层的金属的形成物的除去精度。
此外，也可以是，在上述第1清洗工序中，使上述晶片以第1旋转速度旋转；在上述第2清洗工序中，使上述晶片以上述第1旋转速度以下的第2旋转速度旋转；上述第9工序还在上述第1清洗工序与上述第2清洗工序之间包括干燥工序，在该干燥工序中使上述晶片以比上述第1旋转速度快的第3旋转速度旋转。
由此，能够进一步提高在第9工序中与水溶性保护层的除去一起进行的、含有构成金属层的金属的形成物的除去精度。
此外，也可以是，在从上述第5工序结束到上述第6工序开始的期间，还包括在上述晶片的上表面的、上述多个半导体元件构造间的区域中形成槽的第10工序。
由此，在第6工序中能够对通过第10工序形成的槽的表面实施提高亲水性的处理。
此外，也可以是，在上述晶片的平面视图中，上述规定的区域包含在上述槽的内部的区域中，上述规定的区域与上述槽的缘部之间的最短距离是14μm以上。
由此，能够抑制因第8工序中的激光照射造成的、对于通过第10工序形成的槽的表面的水溶性保护层的伤害。
此外，使上述亲水性提高的处理可以是对上述晶片的表面进行的等离子体清洗。
由此，能够比较容易地实现提高亲水性的处理。
本发明的一技术方案的半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，具备：半导体层，具有含有第1导电型的杂质的半导体基板、以及与上述半导体基板的上表面接触而形成的含有与上述半导体基板相比浓度低的上述第1导电型的杂质的低浓度杂质层；金属层，与上述半导体基板的下表面整面接触而形成，厚度为10μm以上；第1纵型MOS晶体管，形成于上述半导体层内的第1区域；第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域在上述半导体层的平面视图中与上述第1区域邻接；以及保护层，将上述半导体层的上表面的至少一部分覆盖；上述半导体基板作为上述第1纵型MOS晶体管及上述第2纵型MOS晶体管的共通漏极区域发挥功能；上述金属层的侧面具有凹凸，该凹凸形成以与上述金属层垂直的方向为纵向的纵条纹，该凹凸的沿着横向测定的最大高度粗糙度比1.0μm大；在上述半导体装置的平面视图中，在上述半导体装置的上表面中的、距上述半导体装置的外缘为13μm以上的内侧的任意10μm×10μm的区域中，含有构成上述金属层的金属的形成物的面积占有率是5％以下。
上述半导体装置抑制了含有构成金属层的金属的形成物的附着。
因而，根据上述半导体装置，提供抑制了由金属形成的形成物的附着的半导体装置。
此外，也可以是，在上述半导体装置的平面视图中，从上述半导体装置的外缘到上述半导体层的最上表面的外缘的距离小于14μm；在上述半导体装置的平面视图中，在上述半导体装置的上表面中的、距上述半导体装置的外缘为5μm以上的内侧的任意10μm×10μm的区域中，上述形成物的面积占有率是5％以下。
由此，能够进一步抑制由金属构成的形成物的附着。
此外，也可以是，上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；在上述弯曲高度差部的表面中的、比与上述金属层物理地连接的上述形成物的最上方位置靠上方的任意10μm×10μm的区域中，上述形成物的面积占有率是5％以下。
此外，也可以是，上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内部方向的区域中具有弯曲高度差部；在上述半导体装置的平面视图中，从上述半导体装置的外缘到上述半导体层的最上表面的外缘的距离是14μm以上。
此外，也可以是，在上述半导体装置的平面视图中，在上述半导体装置的上表面中的、距上述半导体装置的外缘为8μm以上且13μm以下的区域中，存在上述形成物的面积占有率为5％以下的5μm×5μm的区域。
此外，也可以是，在上述半导体装置的平面视图中，在从上述半导体装置的外缘向内侧到最大13μm的区域中，存在将上述半导体层的上表面的一部分覆盖且与上述金属层物理地连接的上述形成物。
此外，也可以是，与上述金属层物理地连接的上述形成物的最上方位置的、从上述半导体层的平面视图中的上述半导体层的外缘朝向上方的高度为10μm以下。
此外，也可以是，上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；在上述弯曲高度差部的表面中的、从上述半导体层的平面视图中的上述半导体层的外缘朝向上方的高度为5μm以上且10μm以下的区域中，存在上述形成物的面积占有率为5％以下的5μm×5μm的区域。
此外，也可以是，上述半导体装置的表面中的上述半导体装置的最上表面的碳原子的质量浓度小于18％。
此外，也可以是，上述半导体装置的表面中的上述半导体装置的最上表面的碳原子的质量浓度小于上述金属层的侧面的碳原子的质量浓度的4倍。
此外，也可以是，上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；上述弯曲高度差部的表面的碳原子的质量浓度小于18％。
此外，也可以是，上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；上述弯曲高度差部的表面的碳原子的质量浓度小于上述金属层的侧面的碳原子的质量浓度的4倍。
此外，也可以是，上述凹凸的沿着上述横向测定的最大高度粗糙度在上述金属层的下表面的沿着与该下表面平行的任意方向测定的最大高度粗糙度以下。
此外，也可以是，设从上述半导体层的最上表面到上述保护层的最上表面的高度为Hp，设上述半导体装置的平面视图中的、从上述半导体层的最上表面的外缘到上述保护层的最下表面的外缘的长度为Ls，Hp/Ls<1。
以下，参照附图说明本发明的一技术方案的半导体装置及单片化方法的具体例。这里示出的实施方式均表示本发明的一具体例。因而，在以下的实施方式中表示的数值、形状、构成要素、构成要素的配置及连接形态、以及步骤(工序)及步骤的顺序等作为一例而并不意欲限定本发明。此外，各图是示意图，并不一定严格地图示。在各图中，对于实质上相同的结构附加相同的标号，将重复的说明省略或简化。
(实施方式1)
[1－1.半导体装置的构造]
以下，对实施方式1的半导体装置的构造进行说明。实施方式1的半导体装置是形成有2个纵型MOS(Metal Oxide Semiconductor)晶体管的、能够面朝下安装的芯片尺寸封装(Chip Size Package：CSP)型的半导体器件。上述2个纵型MOS晶体管是功率晶体管，并且是所谓的沟槽MOS型FET(Field Effect Transistor)。
图1是表示实施方式1的半导体装置1的构造的一例的剖视图。图2是表示半导体装置1的结构的一例的俯视图。图1表示图2的I－I切断面。
如图1及图2所示，半导体装置1具有半导体层40、金属层30、在半导体层40内的第1区域A1中形成的第1纵型MOS晶体管10(以下也称作“晶体管10”)、和在半导体层40内的第2区域A2中形成的第2纵型MOS晶体管20(以下也称作“晶体管20”)。这里，如图2所示，第1区域A1和第2区域A2在半导体层40的平面视图中相互邻接。
半导体层40层叠有半导体基板32、低浓度杂质层33和氧化膜34而构成。
半导体基板32配置在半导体层40的下面侧，由含有第1导电型的杂质的硅构成。
低浓度杂质层33配置在半导体层40的上面侧，与半导体基板32接触而形成，含有比半导体基板32的第1导电型的杂质的浓度低的浓度的第1导电型的杂质。低浓度杂质层33例如可以通过外延生长而形成在半导体基板32上。
氧化膜34配置在半导体层40的最上面，与低浓度杂质层33接触而形成。
保护层35与半导体层40的上表面接触而形成，将半导体层40的上表面的至少一部分覆盖。
金属层30与半导体基板32的下表面整面接触而形成。另外，在金属层30中，可以微量地含有在金属材料的制造工序中作为杂质混入的金属以外的元素。
此外，如图1及图2所示，晶体管10在半导体层40的上表面处具有在面朝下安装时经由接合材料而与安装基板相接合的1个以上(这里是6个)第1源极焊盘111(这里是第1源极焊盘111a、111b、111c、111d、111e及111f)、以及第1栅极焊盘119。此外，晶体管20在半导体层40的上表面处具有在面朝下安装时经由接合材料而与安装基板相接合的1个以上(这里是6个)第2源极焊盘121(这里是第2源极焊盘121a、121b、121c、121d、121e及121f)、以及第2栅极焊盘129。
如图1及图2所示，在平面视图中，半导体层40是矩形形状，晶体管10和晶体管20在第1方向上排列。这里，半导体层40在平面视图中是具有与第1方向平行的一个长边91和另一个长边92、以及与第1方向正交的方向的一个短边93和另一个短边94的长方形。即，这里，半导体层40是以第1方向为长边的长方形。
在图2中，中央线90是在半导体层40的平面视图中将长方形的半导体层40在第1方向上进行二等分的线。因而，中央线90是在半导体层40的平面视图中与第1方向正交的方向的直线。
边界90C是第1区域A1与第2区域A2的边界。边界90C在半导体层40的平面视图中将半导体层40根据面积而二等分，但并不需要一定是一个直线。在半导体层40的平面视图中，中央线90和边界90C既有一致的情况也有不一致的情况。
另外，第1栅极焊盘119的数量及第2栅极焊盘129的数量分别并不需要一定限定于图2所例示的1个。
另外，1个以上的第1源极焊盘111的数量以及1个以上的第2源极焊盘121的数量分别并不需要一定限定于图2所例示的6个，也可以是6个以外的1个以上的数量。
如图1及图2所示，在低浓度杂质层33的第1区域A1中，形成有含有与第1导电型不同的第2导电型的杂质的第1体区域18。在第1体区域18中，形成有含有第1导电型的杂质的第1源极区域14、第1栅极导体15及第1栅极绝缘膜16。第1源极电极11包括部分12和部分13，部分12经由部分13而与第1源极区域14及第1体区域18连接。第1栅极导体15与第1栅极焊盘119电连接。
第1源极电极11的部分12是在面朝下安装中的回流时与焊料接合的层，作为非限定性的一例，可以由含有镍、钛、钨、钯中的某1个以上的金属材料构成。在部分12的上表面，可以施加金等的镀层。
第1源极电极11的部分13是将部分12与半导体层40连接的层，作为非限定性的一例，可以由含有铝、铜、金、银中的某1个以上的金属材料构成。
在低浓度杂质层33的第2区域A2中，形成有含有第2导电型的杂质的第2体区域28。在第2体区域28中，形成有含有第1导电型的杂质的第2源极区域24、第2栅极导体25及第2栅极绝缘膜26。第2源极电极21包括部分22和部分23，部分22经由部分23而与第2源极区域24及第2体区域28连接。第2栅极导体25与第2栅极焊盘129电连接。
第2源极电极21的部分22是在面朝下安装中的回流时与焊料接合的层，作为非限定性的一例，可以由含有镍、钛、钨、钯中的某1个以上的金属材料构成。在部分22的上表面，可以施加金等的镀层。
第2源极电极21的部分23是将部分22与半导体层40连接的层，作为非限定性的一例，可以由含有铝、铜、金、银中的某1个以上的金属材料构成。
根据晶体管10及晶体管20的上述结构，低浓度杂质层33和半导体基板32作为将晶体管10的第1漏极区域及晶体管20的第2漏极区域共通化而得到的共通漏极区域发挥功能。
如图1所示，第1体区域18被具有开口的氧化膜34覆盖，设有经由氧化膜34的开口而与第1源极区域14连接的第1源极电极11的部分13。氧化膜34及第1源极电极11的部分13被具有开口的保护层35覆盖，设有经由保护层35的开口而与第1源极电极11的部分13连接的部分12。
第2体区域28被具有开口的氧化膜34覆盖，设有经由氧化膜34的开口而与第2源极区域24连接的第2源极电极21的部分23。氧化膜34及第2源极电极21的部分23被具有开口的保护层35覆盖，设有经由保护层35的开口而与第2源极电极21的部分23连接的部分22。
因而，1个以上的第1源极焊盘111及1个以上的第2源极焊盘121分别指的是第1源极电极11及第2源极电极21在半导体装置1的上表面局部地露出的区域、所谓的端子的部分。同样，第1栅极焊盘119及第2栅极焊盘129分别指的是第1栅极电极19(在图1、图2中未图示)及第2栅极电极29(在图1、图2中未图示)在半导体装置1的上表面局部地露出的区域、所谓的端子的部分。在本说明书中，将源极焊盘和栅极焊盘统称作“电极焊盘”。
此外，半导体装置1中的各构造体的标准设计例中，半导体层40的厚度是10～90μm，金属层30的厚度是10～90μm，氧化膜34和保护层35的厚度之和是3～13μm。
[1－2.半导体装置的单片化方法]
上述半导体装置1通过将形成有多个半导体元件构造的晶片单片化而形成。
这里，所谓将晶片单片化，是指将晶片切断而将在晶片上以阵列状形成的多个半导体元件构造一个个地分割。
以下，说明将半导体装置1从晶片单片化的第1单片化方法。
第1单片化方法对以阵列状形成有多个半导体元件构造的晶片执行。第1单片化方法包括多个工序。
图3A是开始第1单片化方法的时间点的晶片100的切断区域附近的示意性放大剖视图，图3B～图3J是在第1单片化方法中实施的各工序中的晶片100的切断区域附近的示意性放大剖视图。
如图3B～图3J所示，第1单片化方法依次包括第1工序～第9工序。
如图3B所示，第1工序是在晶片100的上表面形成表面保持膜50的工序。该第1工序为了防止由于在后述的第2工序中可能产生的异物等而晶片100的表面损伤、晶片100的表面被污染等情况而进行。
表面保持膜50例如可以是背面研磨带。在表面保持膜50是背面研磨带的情况下，第1工序例如通过向晶片100的上表面粘贴背面研磨带而实现。背面研磨带例如是以乙烯醋酸乙烯共聚物为表面基材、以丙烯酸树脂为粘接层的粘接性带。
如图3C所示，第2工序是将晶片100的下表面减薄加工的工序。
第2工序例如通过将晶片100的下表面研磨来实现。通常，将晶片的下表面研磨的处理也称为背面研磨。因此，换言之，第2工序例如通过对晶片100的下表面进行背面研磨来实现。
如图3D所示，第3工序是从晶片100的上表面将在第1工序中形成在晶片100的上表面上的表面保持膜50除去的工序。
在表面保持膜50是背面研磨带的情况下，第3工序例如通过从晶片100的上表面将所粘贴的背面研磨带剥掉而实现。
在第3工序中，难以将形成在晶片100的上表面上的表面保持膜50完全除去。
如图3E所示，第4工序是对在第2工序中被减薄加工后的晶片100的下表面形成厚度10μm以上的金属层30的工序。
金属层30例如可以由单一的金属构成，也可以通过由多个金属形成的合金构成。此外，金属层30可以通过由1种金属或1种合金形成的单一的层构成，也可以将由相互不同的金属或合金形成的多个层重叠而构成。
第4工序可以在晶片100的下表面例如通过蒸镀金属而实现，也可以例如通过镀覆金属而实现，也可以通过在蒸镀金属之后镀覆相同或不同的金属而实现。
图4是表示金属层30的构造的一例的剖视图。
如图4所示，金属层30例如将半导体基板32侧的第1金属层30A与相反侧的第2金属层30B重叠而构成。第1金属层30A例如可以由通过镀覆形成的厚度为10μm以上40μm以下的银构成，第2金属层30B例如可以由通过镀覆形成的厚度小于40μm的镍构成。
如图3F所示，第5工序是向在第4工序中形成的金属层30的下表面粘贴切割带52的工序。切割带52例如可以是以聚烯烃、丙烯酸聚氨脂树脂、丙烯酸酯共聚物等为基材的粘接性带。
如图3G所示，第6工序是对晶片100的上表面实施使晶片100的表面的亲水性提高的处理的工序。
使亲水性提高的处理是将在第3工序中没有被从晶片100的表面完全除去而残留的表面保持膜50进行清洗的工序，例如可以是使用等离子体进行干式清洗的等离子体处理，也可以是通过适当的有机溶剂例如丙酮进行湿式清洗的有机溶剂清洗处理，例如也可以是照射紫外线的UV照射处理，也可以是灰化(ashing)处理。
这里，作为一例，将使亲水性提高的处理设为以氩、氧为原料的大气压等离子体方式的等离子体处理。
该第6工序是通过使晶片100的表面成为亲水性比较高的状态从而使得在后述的第7工序中能够用水溶性保护层51(参照图3H)将晶片100的表面整体覆盖的处理。
如上述那样，在第3工序中，难以将形成在晶片100的上表面上的表面保持膜50完全除去。如果表面保持膜50没有被完全除去而残留在晶片100的表面，则该残留的表面保持膜50降低晶片100的表面的亲水性。因此，在开始第7工序之前进行第6工序，使晶片100的表面成为亲水性比较高的状态。
反过来讲，如果不在进行第7工序之前进行该第6工序，则由于在第3工序中晶片100的表面的亲水性下降，所以在第7工序中无法将晶片100的表面整体用水溶性保护层51覆盖。
在第7工序中，通过将晶片100的表面整体用水溶性保护层51覆盖，能够抑制起因于后述第8工序中的激光照射而形成的、含有构成金属层30的金属的形成物向晶片的表面附着的情况。
如图3H所示，第7工序是在晶片100的表面形成水溶性保护层51的工序。
向晶片100的表面形成水溶性保护层51例如通过旋涂机将形成水溶性保护层51的涂料剂涂覆于晶片100的表面来实现。
涂料剂即水溶性保护层51例如可以是1－甲氧基－2－丙醇丙二醇单甲醚。
由旋涂机进行的涂覆例如通过以比500rpm快的旋转速度使晶片100旋转、将小于100ml的涂料剂向晶片100的表面滴落来实现。
发明人关于在第7工序中能够用水溶性保护层51将晶片100的表面整体覆盖的晶片100的表面状态的条件，专门反复进行了实验、研究。
结果，发明人发现，在第7工序的开始时间点，如果通过使形成在注射针的前端的水滴缓缓地接近、接触并使注射针退后的方法将电阻率13.2MΩ～17.0MΩ的纯水1.77mm3静置于晶片100的表面而形成的水滴、与晶片100的表面之间的接触角度小于60度，则能够用水溶性保护层51将晶片100的表面整体覆盖。
接触角度通过使视线方向与晶片100的表面一致来进行观察、并测定水滴与晶片100表面所成的角度来求出。
通常，在从通过第6工序对晶片100的上表面实施了使晶片100的表面的亲水性提高的处理之后到第7工序开始的期间，与保管晶片100的环境、保管的期间的长度相应地，晶片100的表面的亲水性丧失。因此，发明人对于从第6工序结束到第7工序开始的期间中的晶片100的保管方法，专门反复进行了实验、研究。
结果，发明人发现，为了实现第7工序的开始时间点的晶片100的表面状态的上述条件，优选的是，在从第6工序结束到第7工序开始的期间，将晶片100在每立方英尺0.5μm的颗粒物为5000个以下的环境中保管，从第6工序结束起在240小时之内开始第7工序。
如图3I所示，第8工序是向晶片100的作为规定的区域的切断区域照射激光而将金属层30切断的工序。照射激光的激光器例如可以是波长为355nm的Q开关激光器。
通过第8工序，在晶片100的平面视图中，从切断区域端部到半导体层40的最上表面的外缘的距离小于14μm。因此，通过第1单片化方法进行了单片化的半导体装置1中，在半导体装置1的平面视图中从半导体装置1的外缘到半导体层40的最上表面的外缘的距离小于14μm。此时，设从半导体层40的最上表面到保护层35的最上表面的高度为Hp，设晶片100的平面视图即半导体装置1的平面视图中的从半导体层40的最上表面的外缘到保护层35的最下表面的外缘的长度为Ls，则Hp/Ls<0.4。因此，在通过第1单片化方法进行了单片化的半导体装置1中，Hp/Ls<0.4。在这样的结构下，半导体装置1的最上表面的平坦性良好，在第7工序中水溶性保护层51的形成变得更加容易。
在照射激光而将金属层30切断的情况下，在金属层30的切断面形成最大高度粗糙度比1.0μm大的凹凸，该凹凸形成激光的切断痕迹、即以激光的照射方向即金属层30的垂直方向为纵向的纵条纹。因此，通过第1单片化方法进行了单片化的半导体装置1中，金属层30的侧面具有形成以金属层30的垂直方向为纵向的纵条纹的、最大高度粗糙度比1.0μm大的凹凸。另外，金属层30的切断面如后述的图5所示那样，外观被识别为形成有大致纵条纹，不是仅形成严格的纵条纹。此外，以金属层30的垂直方向为纵向，但相对于此，上述凹凸的最大高度粗糙度表示沿着横向测定时的数值。
图5是从金属层30的下表面侧对照射激光而将金属层30切断的情况下的金属层30的切断面进行拍摄而得到的立体图像。
如图5所示，通过照射激光而将金属层30切断，在金属层30的切断面，形成了形成以激光的照射方向即金属层30的垂直方向为纵向的纵条纹的、最大高度粗糙度比1.0μm大的凹凸。
图6A是表示金属层30的侧面的最大高度粗糙度的测定结果的图。
在图6A中，金属层30的侧面的最大高度粗糙度表示以与金属层30垂直的方向为纵向的情况下的、金属层30的侧面上的沿着横向测定的最大高度粗糙度。即，表示沿着横向测定的上述凹凸的最大高度粗糙度。
如图6A所示，在通过使用激光的激光切割方法将金属层30切断的情况下，金属层30的侧面的最大高度粗糙度为1.0μm以上，相对于此，在通过使用划片刀的刀切割方法将金属层30切断的情况下，可知金属层30的侧面的最大高度粗糙度为1.0μm以下。
在如图5所示那样金属层30的侧面整体在外观上被识别到大致纵条纹的情况下，可知被用激光切割方法切断。
此外，通过激光的照射而被切断的金属层30的侧面的平滑度与通过第4工序形成的金属层30的下表面为相同程度或更加平滑。
图6B是表示金属层30的下表面的最大高度粗糙度的测定结果的图。
在图6B中，金属层30的下表面的最大高度粗糙度表示沿着与金属层30的下表面平行的任意方向测定的最大高度粗糙度。
根据图6A和图6B可知，在通过使用激光的激光切割方法将金属层30切断的情况下，金属层30的侧面的上述凹凸的沿着横向测定的最大高度粗糙度为金属层30的下表面的沿着与下表面平行的任意方向测定的最大高度粗糙度以下。即，通过第1单片化方法进行了单片化的半导体装置1中，上述凹凸的沿着横向测定的最大高度粗糙度为金属层30的下表面的沿着与下表面平行的任意方向测定的最大高度粗糙度以下。
如图5所示，通过照射激光而将金属层30切断，上述凹凸的沿着横向测定的最大高度粗糙度为金属层30的下表面的沿着与下表面平行的任意方向测定的最大高度粗糙度以下。
在第8工序中，在照射激光而将金属层30切断时，发生在激光的照射下由构成金属层30的金属形成的形成物飞散的现象、以及由于激光照射带来的热而暂时液化或气化了的金属再次冷却固化从而形成形成物的现象。
图7是表示通过上述现象形成由构成金属层30的金属形成的形成物(以下也称作“碎屑”)的情况的、通过激光的照射而被切断了的状态的晶片100即通过第1单片化方法进行了单片化的半导体装置1的示意性放大剖视图。
在图7中，碎屑62(图7中的碎屑62A及碎屑62B)是通过激光的照射而飞散了的形成物中的、附着在保护层35的表面上的水溶性保护层51上的形成物。
碎屑63(图7中的碎屑63A及碎屑63B)是通过激光的照射而飞散了的形成物中的、附着在半导体层40的表面上的水溶性保护层51上的形成物。
碎屑64是通过激光的照射而飞散了的形成物中的、附着在半导体层40的表面上的水溶性保护层51上的形成物相连且成为了通过蒸镀而形成的膜那样的状态的形成物。
碎屑65是由于激光照射带来的热而暂时液化或气化了的金属由于通过上部吸引产生的吸气而沿着切断面被向上方提拉并延伸、且原样冷却固化而成的。第8工序中的上述延伸的长度是10μm以下。
碎屑66是由于激光照射带来的热而暂时液化或气化了的金属向保护层35的表面侧延伸、并在通过激光的照射而水溶性保护层51消失了的区域中冷却固化而成的。第8工序中的上述延伸的长度小于5μm。因此，通过第1单片化方法进行了单片化的半导体装置1在半导体层40的平面视图中的距半导体层40的外缘5μm以上的内侧的区域中不存在碎屑66。
碎屑67是由于激光的照射带来的热而暂时液化或气化了的金属在半导体层40的侧面及金属层30的侧面冷却固化而成的。
如图3J所示，第9工序是使用清洗用水从晶片100的表面将水溶性保护层51除去的工序。通过该第9工序，附着在水溶性保护层51上的碎屑与水溶性保护层51一起被从晶片100的表面除去。
第9工序通过向旋转的晶片100的上表面喷射规定的水压的清洗用水而实现。
发明人对于在第9工序中能够有效地将碎屑与水溶性保护层51一起除去的水溶性保护层51的除去方法，专门反复进行了实验、研究。
结果，发明人发现，在第9工序中，通过依次包括使用第1水压的清洗用水的第1清洗工序和使用第2水压的清洗用水的第2清洗工序、第1水压是50bar以上且比第2水压高、第1清洗工序的期间为40秒以上且100秒以下，从而能够有效地将碎屑与水溶性保护层51一起除去。
此外，发明人进一步专门反复进行了实验、研究，发现：通过在第1清洗工序中使晶片100以第1旋转速度旋转，在第2清洗工序中使晶片100以第1旋转速度以下的第2旋转速度旋转，在第1清洗工序与第2清洗工序之间进行使晶片100以比第1旋转速度快的第3旋转速度旋转的干燥工序，能够更有效地将碎屑与水溶性保护层51一起除去。
图8A是表示第9工序中的清洗用水的水压与经过时间的关系的曲线图，图8B是表示第9工序中的晶片100的旋转速度与经过时间的关系的曲线图。
如图8A和图8B所示，第9工序包括第1清洗工序、第2清洗工序、第1清洗工序与第2清洗工序之间的第1干燥工序、以及第2清洗工序之后的第2干燥工序。
第1清洗工序中的第1水压是大约100bar，比第2清洗工序中的第2水压即不到30bar的水压高。第1清洗工序的期间是大约55秒。第2清洗工序中的晶片100的第2旋转速度是大约300rpm，与第1清洗工序中的晶片100的第1旋转速度即大约300rpm相等。即，第2旋转速度为第1旋转速度以下。
第1干燥工序是在第1清洗工序与第2清洗工序之间进行的工序，是使晶片100以比第1旋转速度快的大约1500rpm的旋转速度旋转的工序。
图9是第9工序的结束时间点的晶片100即通过第1单片化方法进行了单片化的半导体装置1的示意性放大剖视图。
根据图7与图9的比较可知，通过第9工序，虽然碎屑65、碎屑66和碎屑67没有被除去而残留，但碎屑62、碎屑63和碎屑64被与水溶性保护层51一起除去。因此，关于通过第1单片化方法进行了单片化的半导体装置1，在半导体层40的平面视图中的距半导体层40的外缘为5μm以上的内侧的任意10μm×10μm的区域中，含有构成金属层30的金属的形成物的面积占有率为5％以下。
此外，如上述那样，没有被除去而残留的碎屑65的上述延伸的长度是10μm以下。因此，通过第1单片化方法进行了单片化的半导体装置1中，与金属层30物理地连接的上述形成物的最上方位置即碎屑65的最上方位置的、从半导体层40的平面视图中的半导体层40的外缘朝向上方的高度为10μm以下。
[1－3.考察]
半导体装置1通过第1单片化方法而从晶片100单片化。因此，如上述那样，半导体装置1中，在距半导体层40的平面视图中的半导体层40的外缘为5μm以上的内侧的任意10μm×10μm的区域中，含有构成上述金属层的金属的形成物的面积占有率为5％以下。
这样，通过第1单片化方法进行了单片化的半导体装置1抑制了含有构成金属层30的金属的形成物的附着。因而，根据第1单片化方法，提供抑制了含有构成金属层30的金属的形成物的附着的半导体装置1。
如上述那样，通过第6工序，将在第3工序中没有从晶片100的表面完全除去而残留的表面保持膜50除去。结果，半导体装置1的表面中的半导体装置1的最上表面的碳原子的质量浓度小于18％。该质量浓度小于在第1单片化方法中不会形成表面保持膜50的金属层30的侧面的碳浓度的4倍。
(实施方式2)
以下，说明对于实施方式1的半导体装置1变更了其结构的一部分的实施方式2的半导体装置。
[2－1.半导体装置的构造]
如上述那样，实施方式1的半导体装置1通过将晶片100用第1单片化方法单片化来制造。相对于此，实施方式2的半导体装置通过将晶片100用将第1单片化方法的一部分工序变更了的第2单片化方法单片化来制造。由此，通过第2单片化方法进行了单片化的实施方式2的半导体装置与半导体装置1相比，半导体基板32、低浓度杂质层33及氧化膜34的形状不同。因此，在实施方式2中，将半导体基板32称作半导体基板32A，将低浓度杂质层33称作低浓度杂质层33A，将氧化膜34称作氧化膜34A。此外，随之将半导体层40称作半导体层40A，将晶片100称作晶片100A。此外，将实施方式2的半导体装置称作半导体装置1A。
[2－2.半导体装置的单片化方法]
以下，说明将半导体装置1A从晶片100A单片化的第2单片化方法。
第2单片化方法依次包括第11工序～第20工序。在这些工序中，第11工序～第15工序分别与对于实施方式1中的第1单片化方法的第1工序～第5工序而言将晶片100改称作晶片100A、将半导体基板32改称作半导体基板32A、将低浓度杂质层33改称作低浓度杂质层33A、将氧化膜34改称作氧化膜34A的工序是同样的。因此，这里，第11工序～第15工序认为已说明而省略，对第16工序～第20工序进行说明。
图10A～图10E分别是第16工序～第20工序中的晶片100A的切断区域附近的示意性放大剖视图。
如图10A所示，第16工序是在晶片100A的上表面中的多个半导体元件构造间的区域形成槽的工序。更具体地讲，是在多个半导体元件构造间的区域的半导体层40A中形成槽的工序。如图10A所示，切断区域包含在槽的内部的区域中。
第16工序例如通过对晶片100A的上表面的形成槽的区域使用切割刀进行切削加工而实现。另外，图10A是在通过使用切割刀的切削加工而形成槽之后将切割刀提起时的示意图。此外，图中的刀是切割刀。
如图10B所示，第17工序是对晶片100A的上表面实施使晶片100A的表面的亲水性提高的处理的工序。该第17工序是与实施方式1的第1单片化方法中的第6工序同样的工序。
如上述那样，在第16工序中，在晶片100A的上表面形成有槽。因此，如图10B所示，通过第17工序，除了氧化膜34A的表面和保护层35的表面以外，槽的表面也被提高了亲水性。
如图10C所示，第18工序是在晶片100A的表面形成与实施方式1的水溶性保护层51同样的水溶性保护层51A的工序。该第18工序是与实施方式1的第1单片化方法中的第7工序同样的工序。
如上述那样，在第17工序中，除了氧化膜34A的表面和保护层35的表面以外，槽的表面也被提高了亲水性。因此，如图10C所示，通过第18工序，除了氧化膜34A的表面和保护层35的表面以外，在槽的表面也形成水溶性保护层51A。
如图10D所示，第19工序是向晶片100A的作为规定的区域的切断区域照射激光而将金属层30切断的工序。该第19工序是与实施方式1的第1单片化方法中的第8工序同样的工序。
如上述那样，切断区域包含在槽的内部的区域中。因此，在通过第2单片化方法进行了单片化的半导体装置1A中，半导体层40A在半导体层40A的平面视图中的从半导体层40A的外缘朝向半导体层40A的内部方向的区域中具有弯曲高度差部。
通过第19工序，在晶片100A的平面视图中，从切断区域端部到半导体层40A的最上表面的外缘的距离为14μm以上。因此，关于通过第2单片化方法进行了单片化的半导体装置1A，在半导体装置1A的平面视图中，从半导体装置1A的外缘到半导体层40A的最上表面的外缘的距离为14μm以上。此时，设从半导体层40A的最上表面到保护层35的最上表面的高度为Hp，设晶片100A的平面视图即半导体装置1A的平面视图中的从半导体层40A的最上表面的外缘到保护层35的最下表面的外缘的长度为Ls，则Hp/Ls<1。因此，在通过第2单片化方法进行了单片化的半导体装置1A中，Hp/Ls<1。
与第8工序的情况同样，在第19工序中，在照射激光而将金属层30切断时，发生通过激光的照射而由构成金属层30的金属形成的形成物飞散的现象、以及由于激光的照射所带来的热而暂时液化或气化了的金属再次冷却固化从而形成形成物的现象。
图11是表示通过上述现象而形成碎屑的情况的、通过激光的照射而被切断了的状态的晶片100A即通过第2单片化方法进行了单片化的半导体装置1A的示意性放大剖视图。
在图11中，碎屑72(图11中的碎屑72A及碎屑72B)是通过激光的照射而飞散了的形成物中的、附着在保护层35的表面上的水溶性保护层51A上的形成物。
碎屑73(图11中的碎屑73A及碎屑73B)是通过激光的照射而飞散了的形成物中的、附着在弯曲高度差部的表面上的水溶性保护层51A上的形成物。
碎屑74是通过激光的照射而飞散了的形成物中的、附着在弯曲高度差部的表面上的水溶性保护层51A上的形成物相连且成为了通过蒸镀而形成的膜那样的状态的形成物。
碎屑75是由于激光照射带来的热而暂时液化或气化了的金属由于通过上部吸引产生的吸气而沿着切断面被向上方提拉并延伸、且原样冷却固化而成的。第19工序中的上述延伸的长度是10μm以下。
碎屑76是由于激光照射带来的热而暂时液化或气化了的金属向弯曲高度差部的表面侧延伸、并在通过激光的照射而水溶性保护层51消失了的区域中冷却固化而成的。第16工序中的上述延伸的长度小于13μm。因此，通过第2单片化方法进行了单片化的半导体装置1A，在半导体层40A的平面视图中的距半导体层40A的外缘为13μm以上的内侧区域中不存在碎屑76。
此外，关于碎屑76，还存在上述延伸的长度小于8μm的部位。因此，关于通过第2单片化方法进行了单片化的半导体装置1A，在半导体层40A的平面视图中的距半导体层40A的外缘为8μm以上13μm以下的区域中有不存在碎屑76的区域。该区域对应于半导体层40A的平面视图中的从半导体层40A的外缘朝向上方的高度为5μm以上10μm以下的区域。因此，换言之，关于通过第2单片化方法进行了单片化的半导体装置1A，在弯曲高度差部的表面中，在从半导体层40A的平面视图中的半导体层40A的外缘朝向上方的高度为5μm以上10μm以下的区域中有不存在碎屑76的区域。
碎屑77是由于激光照射带来的热而暂时液化或气化了的金属在半导体层40A的侧面及金属层30的侧面冷却固化而成的。
如图10E所示，第20工序是使用清洗用水从晶片100A的表面将水溶性保护层51A除去的工序。该第20工序是与实施方式1的第1单片化方法中的第9工序同样的工序。
图12是第20工序的结束时间点的晶片100A即通过第2单片化方法进行了单片化的半导体装置1A的示意性放大剖视图。
根据图11与图12的比较可知，通过第20工序，虽然碎屑75、碎屑76和碎屑77没有被除去而残留，但碎屑72、碎屑73和碎屑74被与水溶性保护层51A一起除去。因此，关于通过第2单片化方法进行了单片化的半导体装置1A，在半导体层40A的平面视图中的距半导体层40A的外缘为13μm以上的内侧的任意10μm×10μm的区域中，含有构成金属层30的金属的形成物的面积占有率为5％以下。并且，在半导体层40A的平面视图中的距半导体层40A的外缘为8μm以上13μm以下的区域中，存在含有构成金属层30的金属的形成物的面积占有率为5％以下的5μm×5μm的区域。换言之，在弯曲高度差部的表面中，在半导体层40A的平面视图中的从半导体层40A的外缘朝向上方的高度为5μm以上且10μm以下的区域中，存在含有构成金属层30的金属的形成物的面积占有率为5％以下的5μm×5μm的区域。
此外，如上述那样，没有被除去而残留的碎屑75的上述延伸的长度是10μm以下。因此，通过第2单片化方法进行了单片化的半导体装置1A中，与金属层30物理地连接的上述形成物的最上方位置即碎屑75的最上方位置的、从半导体层40A的平面视图中的半导体层40A的外缘朝向上方的高度为10μm以下。
[2－3.考察]
半导体装置1A通过第2单片化方法被从晶片100A单片化。因此，如上述那样，半导体装置1A中，在距半导体层40A的平面视图中的半导体层40A的外缘为13μm以上的内侧的任意10μm×10μm的区域中，含有构成上述金属层的金属的形成物的面积占有率为5％以下。
这样，通过第2单片化方法进行了单片化的半导体装置1A抑制了含有构成金属层30的金属的形成物的附着。因而，根据第2单片化方法，提供抑制了含有构成金属层30的金属的形成物的附着的半导体装置1A。
(补充)
以上，对于本发明的一技术方案的半导体装置及单片化方法，基于实施方式1及实施方式2进行了说明，但本发明并不限定于这些实施方式。只要不脱离本发明的主旨，对这些实施方式施以了本领域技术人员想到的各种变形后的形态、或将不同实施方式的构成要素组合而构建的形态也可以包含在本发明的1个或多个技术方案的范围内。
另外，在实施方式2中，将第16工序设为如图10A所示那样在多个半导体元件构造间的区域的半导体层40A中形成槽的工序而进行了说明。但是，第16工序并不需要一定限定为仅在半导体层40A中形成槽的工序，第16工序例如也可以是除了半导体层40A以外还在金属层30的一部分中形成槽的工序。
图13是除了半导体层40A以外还在金属层30的一部分中形成槽的情况下的第16工序中的、晶片100A的切断区域附近的示意性放大剖视图。另外，图13是在通过使用切割刀的切削加工而形成槽之后将切割刀提起时的示意图。此外，图中的刀是切割刀。
图14是表示在第16工序中除了半导体层40A以外还在金属层30的一部分中形成了槽的情况下、在第19工序中形成碎屑的情况的图，是通过第19工序中的激光照射而被切断了的状态的晶片100A即通过第2单片化方法进行了单片化的半导体装置1A的示意性放大剖视图。
图15是在第16工序中除了半导体层40A以外还在金属层30的一部分中形成了槽的情况下、在第20工序的结束时间点的晶片100A即通过第2单片化方法进行了单片化的半导体装置1A的示意性放大剖视图。
根据图11及图12、与图14及图15的比较可知，在第16工序中除了半导体层40A以外还在金属层30的一部分中形成槽的情况下，通过第2单片化方法进行了单片化的半导体装置1A中，在半导体层40A的平面视图中的距半导体层40A的外缘为13μm以上的内侧的任意10μm×10μm的区域中，含有构成上述金属层的金属的形成物的面积占有率也为5％以下。
产业上的可利用性
本发明能够广泛地用于在下表面形成有金属层的半导体装置等。
标号说明
1、1A 半导体装置
10 晶体管(第1纵型MOS晶体管)
11 第1源极电极
12、13、22、23 部分
14 第1源极区域
15 第1栅极导体
16 第1栅极绝缘膜
18 第1体区域
20 晶体管(第2纵型MOS晶体管)
21 第2源极电极
24 第2源极区域
25 第2栅极导体
26 第2栅极绝缘膜
28 第2体区域
30 金属层
30A 第1金属层
30B 第2金属层
32、32A 半导体基板
33、33A 低浓度杂质层
34、34A 氧化膜
35 保护层
40、40A 半导体层
50 表面保持膜
51、51A 水溶性保护层
52 切割带
62、62A、62B、63、63A、63B、64、65、66、67、72、72A、72B、73、73A、73B、74、75、76、77碎屑(由构成金属层的金属形成的形成物)
90 中央线
90C 边界
91 一个长边
92 另一个长边
93 一个短边
94 另一个短边
100、100A 晶片
111、111a、111b、111c、111d、111e、111f 第1源极焊盘
119 第1栅极焊盘
121、121a、121b、121c、121d、121e、121f 第2源极焊盘
129 第2栅极焊盘
A1 第1区域
A2 第2区域

Claims (22)

1.一种半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，其特征在于，
具备：
半导体层，具有含有第1导电型的杂质的半导体基板、以及与上述半导体基板的上表面接触而形成的含有与上述半导体基板相比浓度低的上述第1导电型的杂质的低浓度杂质层；
金属层，与上述半导体基板的下表面整面接触而形成，厚度为10μm以上；
第1纵型MOS晶体管，形成于上述半导体层内的第1区域；
第2纵型MOS晶体管，形成于上述半导体层内的第2区域，该第2区域在上述半导体层的平面视图中与上述第1区域邻接；以及
保护层，将上述半导体层的上表面的至少一部分覆盖；
上述半导体基板作为上述第1纵型MOS晶体管及上述第2纵型MOS晶体管的共通漏极区域发挥功能；
上述金属层的侧面具有凹凸，该凹凸形成以与上述金属层垂直的方向为纵向的纵条纹，该凹凸的沿着横向测定的最大高度粗糙度比1.0μm大；
在上述半导体装置的平面视图中，在上述半导体装置的上表面中的、距上述半导体装置的外缘为13μm以上的内侧的任意10μm×10μm的区域中，含有构成上述金属层的金属的形成物的面积占有率是5％以下。
2.如权利要求1所述的半导体装置，其特征在于，
在上述半导体装置的平面视图中，从上述半导体装置的外缘到上述半导体层的最上表面的外缘的距离小于14μm；
在上述半导体装置的平面视图中，在上述半导体装置的上表面中的、距上述半导体装置的外缘为5μm以上的内侧的任意10μm×10μm的区域中，上述形成物的面积占有率是5％以下。
3.如权利要求1所述的半导体装置，其特征在于，
上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；
在上述弯曲高度差部的表面中的、比与上述金属层物理地连接的上述形成物的最上方位置靠上方的任意10μm×10μm的区域中，上述形成物的面积占有率是5％以下。
4.如权利要求1所述的半导体装置，其特征在于，
上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内部方向的区域中具有弯曲高度差部；
在上述半导体装置的平面视图中，从上述半导体装置的外缘到上述半导体层的最上表面的外缘的距离是14μm以上。
5.如权利要求1所述的半导体装置，其特征在于，
在上述半导体装置的平面视图中，在上述半导体装置的上表面中的、距上述半导体装置的外缘为8μm以上且13μm以下的区域中，存在上述形成物的面积占有率为5％以下的5μm×5μm的区域。
6.如权利要求1所述的半导体装置，其特征在于，
在上述半导体装置的平面视图中，在从上述半导体装置的外缘向内侧到最大13μm的区域中，存在将上述半导体层的上表面的一部分覆盖且与上述金属层物理地连接的上述形成物。
7.如权利要求1所述的半导体装置，其特征在于，
与上述金属层物理地连接的上述形成物的最上方位置的、从上述半导体层的平面视图中的上述半导体层的外缘朝向上方的高度为10μm以下。
8.如权利要求1所述的半导体装置，其特征在于，
上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；
在上述弯曲高度差部的表面中的、从上述半导体层的平面视图中的上述半导体层的外缘朝向上方的高度为5μm以上且10μm以下的区域中，存在上述形成物的面积占有率为5％以下的5μm×5μm的区域。
9.如权利要求1所述的半导体装置，其特征在于，
上述半导体装置的表面中的上述半导体装置的最上表面的碳原子的质量浓度小于18％。
10.如权利要求1所述的半导体装置，其特征在于，
上述半导体装置的表面中的上述半导体装置的最上表面的碳原子的质量浓度小于上述金属层的侧面的碳原子的质量浓度的4倍。
11.如权利要求1所述的半导体装置，其特征在于，
上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；
上述弯曲高度差部的表面的碳原子的质量浓度小于18％。
12.如权利要求1所述的半导体装置，其特征在于，
上述半导体层，在上述半导体层的平面视图中的从上述半导体层的外缘朝向上述半导体层的内侧方向的区域中具有弯曲高度差部；
上述弯曲高度差部的表面的碳原子的质量浓度小于上述金属层的侧面的碳原子的质量浓度的4倍。
13.如权利要求1所述的半导体装置，其特征在于，
上述凹凸的沿着上述横向测定的最大高度粗糙度在上述金属层的下表面的沿着与该下表面平行的任意方向测定的最大高度粗糙度以下。
14.如权利要求1所述的半导体装置，其特征在于，
设从上述半导体层的最上表面到上述保护层的最上表面的高度为Hp，设上述半导体装置的平面视图中的、从上述半导体层的最上表面的外缘到上述保护层的最下表面的外缘的长度为Ls，Hp/Ls<1。
15.一种单片化方法，将在上表面形成了多个半导体元件构造的晶片进行单片化，其特征在于，
依次包括：
第1工序，在上述晶片的上表面形成表面保持膜；
第2工序，将上述晶片的下表面减薄加工；
第3工序，从上述晶片的上表面将上述表面保持膜除去；
第4工序，在被减薄加工后的上述晶片的下表面形成厚度为10μm以上的金属层；
第5工序，向上述金属层的下表面粘贴切割带；
第6工序，对上述晶片的上表面实施使上述晶片的表面的亲水性提高的处理；
第7工序，在上述晶片的表面形成水溶性保护层；
第8工序，向上述晶片的上表面的规定的区域照射激光而将上述金属层切断；以及
第9工序，使用清洗用水从上述晶片的表面将上述水溶性保护层除去。
16.如权利要求15所述的单片化方法，其特征在于，
在从上述第6工序结束到上述第7工序开始的期间，将上述晶片在每立方英尺0.5μm的颗粒物为5000个以下的环境中保管；
从上述第6工序结束起在240小时之内开始上述第7工序。
17.如权利要求15或16所述的单片化方法，其特征在于，
在上述第7工序的开始时间点，将电阻率为13.2MΩ～17.0MΩ的纯水1.77mm3静置于上述晶片的表面而形成的水滴与上述晶片的表面之间的接触角度小于60度。
18.如权利要求15或16所述的单片化方法，其特征在于，
上述第9工序依次包括：
第1清洗工序，使用第1水压的上述清洗用水；以及
第2清洗工序，使用第2水压的上述清洗用水；
上述第1水压是50bar以上，比上述第2水压高；
上述第1清洗工序的期间是40秒以上且100秒以下。
19.如权利要求18所述的单片化方法，其特征在于，
在上述第1清洗工序中，使上述晶片以第1旋转速度旋转；
在上述第2清洗工序中，使上述晶片以上述第1旋转速度以下的第2旋转速度旋转；
上述第9工序还在上述第1清洗工序与上述第2清洗工序之间包括干燥工序，在该干燥工序中使上述晶片以比上述第1旋转速度快的第3旋转速度旋转。
20.如权利要求15所述的单片化方法，其特征在于，
在从上述第5工序结束到上述第6工序开始的期间，还包括在上述晶片的上表面的、上述多个半导体元件构造间的区域中形成槽的第10工序。
21.如权利要求20所述的单片化方法，其特征在于，
在上述晶片的平面视图中，
上述规定的区域包含在上述槽的内部的区域中；
上述规定的区域与上述槽的缘部之间的最短距离是14μm以上。
22.如权利要求15或16所述的单片化方法，其特征在于，
使上述亲水性提高的处理是对上述晶片的表面进行的等离子体清洗。
CN202080012688.9A 2019-10-21 2020-10-20 半导体装置及单片化方法 Active CN113396475B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111195720.4A CN113964087A (zh) 2019-10-21 2020-10-20 半导体装置及单片化方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962924013P 2019-10-21 2019-10-21
US62/924,013 2019-10-21
PCT/JP2020/039405 WO2021079879A1 (ja) 2019-10-21 2020-10-20 半導体装置および個片化方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111195720.4A Division CN113964087A (zh) 2019-10-21 2020-10-20 半导体装置及单片化方法

Publications (2)

Publication Number Publication Date
CN113396475A true CN113396475A (zh) 2021-09-14
CN113396475B CN113396475B (zh) 2022-04-15

Family

ID=75620714

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202080012688.9A Active CN113396475B (zh) 2019-10-21 2020-10-20 半导体装置及单片化方法
CN202111195720.4A Pending CN113964087A (zh) 2019-10-21 2020-10-20 半导体装置及单片化方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111195720.4A Pending CN113964087A (zh) 2019-10-21 2020-10-20 半导体装置及单片化方法

Country Status (4)

Country Link
US (2) US11798986B2 (zh)
JP (2) JP6909949B1 (zh)
CN (2) CN113396475B (zh)
WO (1) WO2021079879A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
WO2024042809A1 (ja) * 2022-08-24 2024-02-29 ヌヴォトンテクノロジージャパン株式会社 半導体装置
JP7507322B1 (ja) 2022-08-24 2024-06-27 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471349A (zh) * 2007-12-28 2009-07-01 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
US20100119717A1 (en) * 2007-05-01 2010-05-13 Sung-Eun Hong Water-soluble resin composition for the formation of micropatterns and method for the formation of micropatterns with the same
JP2010267638A (ja) * 2009-05-12 2010-11-25 Disco Abrasive Syst Ltd 保護膜の被覆方法及びウエーハのレーザ加工方法
CN105977175A (zh) * 2015-03-11 2016-09-28 株式会社迪思科 保护膜检测方法
CN108063118A (zh) * 2016-11-08 2018-05-22 株式会社迪思科 晶片的加工方法
CN108788473A (zh) * 2013-04-17 2018-11-13 松下知识产权经营株式会社 化合物半导体装置及其制造方法以及树脂密封型半导体装置
CN109564941A (zh) * 2016-08-02 2019-04-02 松下知识产权经营株式会社 半导体装置、半导体模块、以及半导体封装装置
CN110114888A (zh) * 2016-12-27 2019-08-09 松下知识产权经营株式会社 半导体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5345639A (en) * 1992-05-28 1994-09-13 Tokyo Electron Limited Device and method for scrubbing and cleaning substrate
US6032704A (en) * 1998-04-30 2000-03-07 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for storing wafers without moisture absorption
JP2002222852A (ja) * 2001-01-24 2002-08-09 Nec Kansai Ltd 半導体ウエハ収納容器
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP4571843B2 (ja) * 2004-10-21 2010-10-27 Ｓｕｍｃｏ Ｔｅｃｈｘｉｖ株式会社 半導体ウェーハ収納用ケースの評価方法
JP2006269897A (ja) 2005-03-25 2006-10-05 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
US8414790B2 (en) * 2008-11-13 2013-04-09 Lam Research Corporation Bevel plasma treatment to enhance wet edge clean
JP2013003541A (ja) * 2011-06-21 2013-01-07 Konica Minolta Advanced Layers Inc 複合レンズの製造方法
US8835283B2 (en) 2011-10-21 2014-09-16 Win Semiconductors Corp. Fabrication method for producing semiconductor chips with enhanced die strength
WO2015049852A1 (ja) * 2013-10-01 2015-04-09 パナソニックＩｐマネジメント株式会社 半導体装置
JP6210847B2 (ja) * 2013-11-11 2017-10-11 株式会社ディスコ 切削装置及び切削方法
JP2015231033A (ja) * 2014-06-06 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9721839B2 (en) * 2015-06-12 2017-08-01 Applied Materials, Inc. Etch-resistant water soluble mask for hybrid wafer dicing using laser scribing and plasma etch
WO2016203764A1 (ja) 2015-06-17 2016-12-22 パナソニックＩｐマネジメント株式会社 半導体装置及びモジュール部品
JP2017162848A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法
JP6560147B2 (ja) * 2016-03-07 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE212019000020U1 (de) * 2018-04-27 2019-10-18 Rohm Co., Ltd. SiC-Halbleitervorrichtungen
US11398354B2 (en) * 2018-10-31 2022-07-26 Tdk Corporation Thin film capacitor, manufacturing method therefor, and substrate with built-in electronic component
JP7193387B2 (ja) * 2019-03-14 2022-12-20 株式会社東芝 半導体装置
JP7241649B2 (ja) * 2019-09-06 2023-03-17 株式会社東芝 半導体装置およびその製造方法
US11710661B2 (en) * 2019-10-17 2023-07-25 Utac Headquarters PTE. Ltd Semiconductor packages and methods of packaging semiconductor devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100119717A1 (en) * 2007-05-01 2010-05-13 Sung-Eun Hong Water-soluble resin composition for the formation of micropatterns and method for the formation of micropatterns with the same
CN101471349A (zh) * 2007-12-28 2009-07-01 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
JP2010267638A (ja) * 2009-05-12 2010-11-25 Disco Abrasive Syst Ltd 保護膜の被覆方法及びウエーハのレーザ加工方法
CN108788473A (zh) * 2013-04-17 2018-11-13 松下知识产权经营株式会社 化合物半导体装置及其制造方法以及树脂密封型半导体装置
CN105977175A (zh) * 2015-03-11 2016-09-28 株式会社迪思科 保护膜检测方法
CN109564941A (zh) * 2016-08-02 2019-04-02 松下知识产权经营株式会社 半导体装置、半导体模块、以及半导体封装装置
CN108063118A (zh) * 2016-11-08 2018-05-22 株式会社迪思科 晶片的加工方法
CN110114888A (zh) * 2016-12-27 2019-08-09 松下知识产权经营株式会社 半导体装置

Also Published As

Publication number Publication date
JP6982210B2 (ja) 2021-12-17
US20220059651A1 (en) 2022-02-24
CN113964087A (zh) 2022-01-21
JP2021114621A (ja) 2021-08-05
US11798986B2 (en) 2023-10-24
CN113396475B (zh) 2022-04-15
JPWO2021079879A1 (ja) 2021-11-18
JP6909949B1 (ja) 2021-07-28
US20220013633A1 (en) 2022-01-13
WO2021079879A1 (ja) 2021-04-29

Similar Documents

Publication Publication Date Title
CN113396475B (zh) 半导体装置及单片化方法
US7485547B2 (en) Method of fabricating semiconductor device
KR100741864B1 (ko) 반도체장치의 제조방법
US8187949B2 (en) Semiconductor device and method of manufacturing the same
TWI248110B (en) Semiconductor device and manufacturing method thereof
US20110278722A1 (en) Semiconductor device and manufacturing method thereof
US8633086B2 (en) Power devices having reduced on-resistance and methods of their manufacture
US11328930B2 (en) Multi-faced molded semiconductor package and related methods
TWI837796B (zh) 經塗佈聚合物的半導體裝置及混合接合以形成半導體組件
US11646230B2 (en) Chip singulation method
US20220384204A1 (en) Semiconductor package electrical contact structures and related methods
US20210035807A1 (en) Semiconductor package stress balance structures and related methods
US10825731B2 (en) Methods of aligning a semiconductor wafer for singulation
JP2011171644A (ja) 半導体装置及びその製造方法
US11935753B2 (en) Backside and sidewall metallization of semiconductor devices
US20210343615A1 (en) Semiconductor packages with passivating material on die sidewalls and related methods

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant