JP2021114621A - 個片化方法 - Google Patents

個片化方法 Download PDF

Info

Publication number
JP2021114621A
JP2021114621A JP2021068886A JP2021068886A JP2021114621A JP 2021114621 A JP2021114621 A JP 2021114621A JP 2021068886 A JP2021068886 A JP 2021068886A JP 2021068886 A JP2021068886 A JP 2021068886A JP 2021114621 A JP2021114621 A JP 2021114621A
Authority
JP
Japan
Prior art keywords
wafer
metal layer
layer
water
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021068886A
Other languages
English (en)
Other versions
JP6982210B2 (ja
Inventor
芳宏 松島
Yoshihiro Matsushima
芳宏 松島
良彦 川上
Yoshihiko Kawakami
良彦 川上
真也 小田
Shinya Oda
真也 小田
剛史 原田
Takashi Harada
剛史 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of JP2021114621A publication Critical patent/JP2021114621A/ja
Application granted granted Critical
Publication of JP6982210B2 publication Critical patent/JP6982210B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232Field-effect technology
    • H01L21/8234MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02076Cleaning after the substrates have been singulated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043Making grooves, e.g. cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Dicing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】金属を含む形成物の付着を抑制した半導体装置を提供する。【解決手段】個片化方法は、ウェーハ100の上面から表面保持膜50を除去する第3の工程と、薄化加工されたウェーハ100の下面に厚さ10μm以上の金属層30を形成する第4の工程と、金属層30の下面にダイシングテープを貼り付ける第5の工程と、ウェーハ100の上面に、ウェーハ100の表面の親水性を高める処理を施す第6の工程と、ウェーハ100の表面に、水溶性保護層51を形成する第7の工程と、ウェーハ100の上面の所定の領域に、レーザ光を照射して金属層30を切断する第8の工程と、ウェーハ100の表面から、洗浄用水を用いて水溶性保護層51を除去する第9の工程と、を順に含み、第6の工程の終了から第7の工程の開始までの期間に、さらに、ウェーハ100を、ウェーハ100の表面における親水性が失われない保管環境で保管する保管工程を含む。【選択図】図3I

Description

ウェーハから個片化された半導体装置、および、ウェーハを個片化する個片化方法に関する。
従来、ウェーハから個片化された半導体装置が知られている(例えば、特許文献1参照)。
国際公開第2016/203764号
従来、下面に金属層が形成された半導体装置をウェーハから個片化する場合において、レーザを使用して金属層を切断するときに、レーザ光の照射による熱で一旦液化したまたは気化した金属が再び冷えて固まることで形成される形成物が、その半導体装置に付着する現象が知られている。
半導体装置が製品に組み込まれた場合において、金属層を構成する金属を含む形成物がその半導体装置から剥落すると、その剥落した形成物により、半導体装置の周囲の回路等がショートすることがある。
そこで、本開示は、上記問題に鑑みてなされたものであり、金属層を構成する金属を含む形成物の付着を抑制した半導体装置を提供することを目的とする。
本開示の一態様に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、第1導電型の不純物を含む半導体基板と、前記半導体基板の上面に接触して形成された、前記半導体基板よりも濃度の低い前記第1導電型の不純物を含む低濃度不純物層とを有する半導体層と、前記半導体基板の下面全面に接触して形成された、厚さが10μm以上の金属層と、前記半導体層内の第1の領域に形成された第1の縦型MOSトランジスタと、前記半導体層の平面視において前記第1の領域に隣接する、前記半導体層内の第2の領域に形成された第2の縦型MOSトランジスタと、前記半導体層の上面の少なくとも一部を被覆する保護層と、を備え、前記半導体基板は、前記第1の縦型MOSトランジスタおよび前記第2の縦型MOSトランジスタの共通ドレイン領域として機能し、前記金属層の側面は、前記金属層に垂直な方向を縦方向とする縦縞を形成する凹凸であって、横方向に沿って測定される最大高さ粗さが1.0μmよりも大きな凹凸を有し、前記半導体装置の平面視において、前記半導体装置の上面のうち、前記半導体装置の外縁から13μm以上内側の、任意の10μm×10μmの領域で、前記金属層を構成する金属を含む形成物の面積占有率は、5%以下である。
本開示の一態様に係る個片化方法は、上面に複数の半導体素子構造が形成されたウェーハを個片化する個片化方法であって、前記ウェーハの上面に表面保持膜を形成する第1の工程と、前記ウェーハの下面を薄化加工する第2の工程と、前記ウェーハの上面から前記表面保持膜を除去する第3の工程と、薄化加工された前記ウェーハの下面に厚さ10μm以上の金属層を形成する第4の工程と、前記金属層の下面にダイシングテープを貼り付ける第5の工程と、前記ウェーハの上面に、前記ウェーハの表面の親水性を高める処理を施す第6の工程と、前記ウェーハの表面に、水溶性保護層を形成する第7の工程と、前記ウェーハの上面の所定の領域に、レーザ光を照射して前記金属層を切断する第8の工程と、前記ウェーハの表面から、洗浄用水を用いて前記水溶性保護層を除去する第9の工程と、を順に含む。
本開示の一態様に係る半導体装置および個片化方法によれば、金属層を構成する金属を含む形成物の付着を抑制した半導体装置が提供される。
図1は、実施の形態1に係る半導体装置の構造の一例を示す断面図である。 図2は、実施の形態1に係る半導体装置の構造の一例を示す上面図である。 図3Aは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Bは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Cは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Dは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Eは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Fは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Gは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Hは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Iは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図3Jは、実施の形態1に係るウェーハの模式的な拡大断面図である。 図4は、実施の形態1に係る金属層の構造の一例を示す断面図である。 図5は、実施の形態1に係る金属層の切断面を、金属層の下面側から撮像した斜視画像である。 図6Aは、実施の形態1に係る金属層の側面の最大高さ粗さの測定結果を示す図である。 図6Bは、実施の形態1に係る金属層の下面の最大高さ粗さの測定結果を示す図である。 図7は、実施の形態1に係る半導体装置の模式的な拡大断面図である。 図8Aは、実施の形態1に係る洗浄用水の水圧と経過時間との関係を示すグラフである。 図8Bは、実施の形態1に係るウェーハの回転速度と経過時間との関係を示すグラフである。 図9は、実施の形態1に係る半導体装置の模式的な拡大断面図である。 図10Aは、実施の形態2に係るウェーハの模式的な拡大断面図である。 図10Bは、実施の形態2に係るウェーハの模式的な拡大断面図である。 図10Cは、実施の形態2に係るウェーハの模式的な拡大断面図である。 図10Dは、実施の形態2に係るウェーハの模式的な拡大断面図である。 図10Eは、実施の形態2に係るウェーハの模式的な拡大断面図である。 図11は、実施の形態2に係る半導体装置の模式的な拡大断面図である。 図12は、実施の形態2に係る半導体装置の模式的な拡大断面図である。 図13は、変形例に係るウェーハの模式的な拡大断面図である。 図14は、変形例に係る半導体装置の模式的な拡大断面図である。 図15は、変形例に係る半導体装置の模式的な拡大断面図である。
(本開示の一態様を得るに至った経緯)
発明者らは、金属層を構成する金属を含む形成物の付着を抑制した半導体装置を提供すべく、鋭意、実験、検討を重ねた。
以下、発明者らが行った実験、検討の内容について説明する。
下面に比較的厚い金属層(例えば、厚さ10μm以上の金属層)が形成された半導体装置をウェーハから個片化する場合において、ブレードを使用するブレードダイシング手法により金属層を切断すると、金属層の切断面近傍に金属のバリが発生する現象が知られている。このような金属層の切断には、レーザを使用するレーザダイシング手法により金属層を切断することで、金属のバリの発生を抑制することができる。
一方で、レーザを使用して金属層を切断する場合には、レーザ光の照射により飛び散った金属からなる形成物、若しくは、レーザ光の照射による熱で一旦液化したまたは気化した金属が再び冷えて固まることで形成される形成物が、その半導体装置に付着する現象が知られている。このため、レーザを使用して金属層を切断する場合には、レーザ光の照射前に、ウェーハの表面を水溶性保護層で覆って、金属層を構成する金属を含む形成物がウェーハの表面に付着しないようにすることが望ましい。この場合、ウェーハの表面全体を水溶性保護層で覆うことができないと、水溶性保護層で覆われていないウェーハの表面の部分に、金属層を構成する金属を含む形成物が付着してしまうことがある。
一般に、ウェーハの下面に金属層を形成する工程の前に、ウェーハの下面を研削してウェーハを薄化加工する工程が行われる。そして、薄化加工する工程においてウェーハの上面を保護するために、薄化加工する工程の前に、ウェーハの上面に表面保持膜を形成する工程が行われる。この表面保持膜は、薄化加工する工程の後にウェーハから除去される。
発明者らは、実験、検討を通じて、金属層を構成する金属を含む形成物が半導体層に付着してしまう原因が、ウェーハの上面から表面保持膜を除去する際にウェーハの表面に表面保持膜が残留してしまい、この残留した表面保持膜によりウェーハの表面の親水性が低下することで、ウェーハの表面全体を水溶性保護層で覆うことができなくなる現象にあるとの知見を得た。そして、発明者らは、この知見に基づいて、ウェーハの表面全体を水溶性保護層で覆う工程の開始時点で、ウェーハの表面を親水性の高い状態とすることができれば、金属層を構成する金属を含む形成物の付着を抑制した半導体装置を個片化することができると考えて、更に、実験、検討を重ねた。その結果、発明者らは、下記個片化方法、および、下記半導体装置に想到した。
本開示の一態様に係る個片化方法は、上面に複数の半導体素子構造が形成されたウェーハを個片化する個片化方法であって、前記ウェーハの上面に表面保持膜を形成する第1の工程と、前記ウェーハの下面を薄化加工する第2の工程と、前記ウェーハの上面から前記表面保持膜を除去する第3の工程と、薄化加工された前記ウェーハの下面に厚さ10μm以上の金属層を形成する第4の工程と、前記金属層の下面にダイシングテープを貼り付ける第5の工程と、前記ウェーハの上面に、前記ウェーハの表面の親水性を高める処理を施す第6の工程と、前記ウェーハの表面に、水溶性保護層を形成する第7の工程と、前記ウェーハの上面の所定の領域に、レーザ光を照射して前記金属層を切断する第8の工程と、前記ウェーハの表面から、洗浄用水を用いて前記水溶性保護層を除去する第9の工程と、を順に含む。
上記個片化方法によると、第7の工程においてウェーハの表面に水溶性保護層を形成するよりも前に、第6の工程により、ウェーハの表面を親水性の高い状態とすることができる。これにより、第7の工程において、ウェーハの表面全体を水溶性保護層で覆うことができる。このため、第8の工程におけるレーザ光の照射に起因して形成される、金属層を構成する金属を含む形成物が、ウェーハの表面に付着することが抑制される。このため、上記個片化方法により個片化された半導体装置には、金属層を構成する金属を含む形成物の付着が抑制される。
従って、上記個片化方法によると、金属層を構成する金属を含む形成物の付着を抑制した半導体装置が提供される。
また、前記第6の工程の終了から前記第7の工程の開始までの期間、前記ウェーハを、立方フィート当たり0.5μmのパーティクルが5000個以下の環境で保管し、前記第6の工程の終了から240時間未満に前記第7の工程を開始するとしてもよい。
これにより、第6の工程の終了時点から第7の工程の開始時点までの期間に起こり得る、ウェーハの表面の親水性の高い状態の劣化を抑制することができる。
また、前記第7の工程の開始時点において、比抵抗13.2MΩ〜17.0MΩの純水1.77mmを前記ウェーハの表面に静置して形成される水滴と、前記ウェーハの表面との接触角度は、60度未満であるとしてもよい。
これにより、第7の工程における水溶性保護層の形成をより確実なものとすることができる。
また、前記第9の工程は、第1の水圧の前記洗浄用水を用いる第1の洗浄工程と、第2の水圧の前記洗浄用水を用いる第2の洗浄工程と、を順に含み、前記第1の水圧は、50bar以上であり、前記第2の水圧より高く、前記第1の洗浄工程の期間は、40秒以上100秒以下であるとしてもよい。
これにより、第9の工程において、水溶性保護層の除去と共になされる、金属層を構成する金属を含む形成物の除去の精度を向上させることができる。
また、前記第1の洗浄工程では、前記ウェーハを第1の回転速度で回転させ、前記第2の洗浄工程では、前記ウェーハを前記第1の回転速度以下の第2の回転速度で回転させ、前記第9の工程は、更に、前記第1の洗浄工程と前記第2の洗浄工程との間に、前記ウェーハを前記第1の回転速度よりも速い第3の回転速度で回転させる乾燥工程を含むとしてもよい。
これにより、第9の工程において、水溶性保護層の除去と共になされる、金属層を構成する金属を含む形成物の除去の精度を、更に向上させることができる。
また、更に、前記第5の工程の終了から前記第6の工程の開始までの期間に、前記ウェーハの上面における、前記複数の半導体素子構造間の領域に溝を形成する第10の工程を含むとしてもよい。
これにより、第6の工程において、第10の工程により形成された溝の表面に、親水性を高める処理を施すことができる。
また、前記ウェーハの平面視において、前記所定の領域は、前記溝の内部の領域に含まれ、前記所定の領域と前記溝の縁との最短距離は、14μm以上であるとしてもよい。
これにより、第8の工程におけるレーザ光の照射による、第10の工程により形成された溝の表面の水溶性保護層へのダメージを抑制することができる。
また、前記親水性を高める処理は、前記ウェーハの表面に対して行うプラズマ洗浄であるとしてもよい。
これにより、親水性を高める処理を、比較的容易に実現することができる。
本開示の一態様に係る半導体装置は、フェイスダウン実装が可能なチップサイズパッケージ型の半導体装置であって、第1導電型の不純物を含む半導体基板と、前記半導体基板の上面に接触して形成された、前記半導体基板よりも濃度の低い前記第1導電型の不純物を含む低濃度不純物層とを有する半導体層と、前記半導体基板の下面全面に接触して形成された、厚さが10μm以上の金属層と、前記半導体層内の第1の領域に形成された第1の縦型MOSトランジスタと、前記半導体層の平面視において前記第1の領域に隣接する、前記半導体層内の第2の領域に形成された第2の縦型MOSトランジスタと、前記半導体層の上面の少なくとも一部を被覆する保護層と、を備え、前記半導体基板は、前記第1の縦型MOSトランジスタおよび前記第2の縦型MOSトランジスタの共通ドレイン領域として機能し、前記金属層の側面は、前記金属層に垂直な方向を縦方向とする縦縞を形成する凹凸であって、横方向に沿って測定される最大高さ粗さが1.0μmよりも大きな凹凸を有し、前記半導体装置の平面視において、前記半導体装置の上面のうち、前記半導体装置の外縁から13μm以上内側の、任意の10μm×10μmの領域で、前記金属層を構成する金属を含む形成物の面積占有率は、5%以下である。
上記半導体装置は、金属層を構成する金属を含む形成物の付着が抑制されている。
従って、上記半導体装置によると、金属からなる形成物の付着を抑制した半導体装置が提供される。
また、前記半導体装置の平面視において、前記半導体装置の外縁から、前記半導体層の最上面の外縁までの距離は、14μm未満であり、前記半導体装置の平面視において、前記半導体装置の上面のうち、前記半導体装置の外縁から5μm以上内側の、任意の10μm×10μmの領域で、前記形成物の面積占有率は、5%以下であるとしてもよい。
これにより、更に、金属からなる形成物の付着を抑制することができる。
また、前記半導体層は、前記半導体層の平面視における、前記半導体層の外縁から前記半導体層の内側方向へと渡る領域に、湾曲段差部を有し、前記湾曲段差部の表面のうち、前記金属層に物理的に接続された前記形成物の最上位位置よりも上方の、任意の10μm×10μmの領域で、前記形成物の面積占有率は、5%以下であるとしてもよい。
また、前記半導体層は、前記半導体層の平面視における、前記半導体層の外縁から前記半導体層の内部方向へと渡る領域に、湾曲段差部を有し、前記半導体装置の平面視において、前記半導体装置の外縁から、前記半導体層の最上面の外縁までの距離は、14μm以上であるとしてもよい。
また、前記半導体装置の平面視において、前記半導体装置の上面のうち、前記半導体装置の外縁から8μm以上13μm以下の領域に、前記形成物の面積占有率が5%以下となる5μm×5μmの領域が存在するとしてもよい。
また、前記半導体装置の平面視において、前記半導体装置の外縁から内側に最大13μmまでの領域に、前記半導体層の上面の一部を被覆する前記形成物であって、前記金属層に物理的に接続された前記形成物が存在するとしてもよい。
また、前記金属層に物理的に接続された前記形成物の最上位位置は、前記半導体層の平面視における前記半導体層の外縁から、上方への高さが10μm以下であるとしてもよい。
また、前記半導体層は、前記半導体層の平面視における、前記半導体層の外縁から前記半導体層の内側方向へと渡る領域に、湾曲段差部を有し、前記湾曲段差部の表面のうち、前記半導体層の平面視における前記半導体層の外縁から、上方への高さが5μm以上10μm以下の領域に、前記形成物の面積占有率が5%以下となる5μm×5μmの領域が存在するとしてもよい。
また、前記半導体装置の表面のうちの前記半導体装置の最上面における炭素原子の質量濃度は、18%未満であるとしてもよい。
また、前記半導体装置の表面のうちの前記半導体装置の最上面における炭素原子の質量濃度は、前記金属層の側面における炭素原子の質量濃度の4倍未満であるとしてもよい。
また、前記半導体層は、前記半導体層の平面視における、前記半導体層の外縁から前記半導体層の内側方向へと渡る領域に、湾曲段差部を有し、前記湾曲段差部の表面における炭素原子の質量濃度は、18%未満であるとしてもよい。
また、前記半導体層は、前記半導体層の平面視における、前記半導体層の外縁から前記半導体層の内側方向へと渡る領域に、湾曲段差部を有し、前記湾曲段差部の表面における炭素原子の質量濃度は、前記金属層の側面における炭素原子の質量濃度の4倍未満であるとしてもよい。
また、前記凹凸の、前記横方向に沿って測定される最大高さ粗さは、前記金属層の下面の、当該下面に平行な任意の方向に沿って測定される最大高さ粗さ以下であるとしてもよい。
また、前記半導体層の最上面から前記保護層の最上面までの高さをHpとし、前記半導体装置の平面視における、前記半導体層の最上面の外縁から前記保護層の最下面の外縁までの長さをLsとすると、Hp/Ls<1であるとしてもよい。
以下、本開示の一態様に係る半導体装置、および、個片化方法の具体例について、図面を参照しながら説明する。ここで示す実施の形態は、いずれも本開示の一具体例を示すものである。したがって、以下の実施の形態で示される数値、形状、構成要素、構成要素の配置および接続形態、ならびに、ステップ(工程)およびステップの順序等は、一例であって本開示を限定する趣旨ではない。また、各図は、模式図であり、必ずしも厳密に図示されたものではない。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略または簡略化する。
(実施の形態1)
[1−1.半導体装置の構造]
以下、実施の形態1に係る半導体装置の構造について説明する。実施の形態1に係る半導体装置は、2つの縦型MOS(Metal Oxide Semiconductor)トランジスタが形成された、フェイスダウン実装が可能なチップサイズパッケージ(Chip Size Package:CSP)型の半導体デバイスである。上記2つの縦型MOSトランジスタは、パワートランジスタであり、いわゆる、トレンチMOS型FET(Field Effect Transistor)である。
図1は、実施の形態1に係る半導体装置1の構造の一例を示す断面図である。図2は、半導体装置1の構成の一例を示す上面図である。図1は、図2のI−Iにおける切断面を示す。
図1および図2に示すように、半導体装置1は、半導体層40と、金属層30と、半導体層40内の第1の領域A1に形成された第1の縦型MOSトランジスタ10(以下、「トランジスタ10」とも称する。)と、半導体層40内の第2の領域A2に形成された第2の縦型MOSトランジスタ20(以下、「トランジスタ20」とも称する。)と、を有する。ここで、図2に示すように、第1の領域A1と第2の領域A2とは、半導体層40の平面視において互いに隣接する。
半導体層40は、半導体基板32と低濃度不純物層33と酸化膜34とが積層されて構成される。
半導体基板32は、半導体層40の下面側に配置され、第1導電型の不純物を含むシリコンからなる。
低濃度不純物層33は、半導体層40の上面側に配置され、半導体基板32に接触して形成され、半導体基板32の第1導電型の不純物の濃度より低い濃度の第1導電型の不純物を含む。低濃度不純物層33は、例えば、エピタキシャル成長により半導体基板32上に形成されてもよい。
酸化膜34は、半導体層40の最上面に配置され、低濃度不純物層33に接触して形成される。
保護層35は、半導体層40の上面に接触して形成され、半導体層40の上面の少なくとも一部を被覆する。
金属層30は、半導体基板32の下面全面に接触して形成される。なお、金属層30には、金属材料の製造工程において不純物として混入する金属以外の元素が微量に含まれていてもよい。
また、図1および図2に示すように、トランジスタ10は、半導体層40の上面に、フェイスダウン実装時に実装基板に接合材を介して接合される、1以上(ここでは6つ)の第1のソースパッド111(ここでは、第1のソースパッド111a、111b、111c、111d、111e、および、111f)、および、第1のゲートパッド119を有する。また、トランジスタ20は、半導体層40の上面に、フェイスダウン実装時に実装基板に接合材を介して接合される、1以上(ここでは6つ)の第2のソースパッド121(ここでは、第2のソースパッド121a、121b、121c、121d、121e、および、121f)、および、第2のゲートパッド129を有する。
図1、および、図2に示すように、平面視において、半導体層40は矩形形状であり、トランジスタ10とトランジスタ20とが第1の方向に並ぶ。ここでは、半導体層40は、平面視において、第1の方向に平行な一方の長辺91と他方の長辺92と、第1の方向に直交する方向の一方の短辺93と他方の短辺94とを有する長方形状であるとする。すなわち、ここでは、半導体層40は、第1の方向を長辺とする長方形状であるとする。
図2において、中央線90は、半導体層40の平面視において、長方形状である半導体層40を、第1の方向に二等分する線である。従って、中央線90は、半導体層40の平面視において、第1の方向に直交する方向の直線である。
境界90Cは、第1の領域A1と第2の領域A2との境界である。境界90Cは、半導体層40の平面視において、半導体層40を面積で二等分するが、必ずしも一直線である必要はない。半導体層40の平面視において、中央線90と境界90Cとは、一致する場合も一致しない場合もあり得る。
なお、第1のゲートパッド119の数、および、第2のゲートパッド129の数は、それぞれ、必ずしも図2に例示された1つに限定される必要はない。
なお、1以上の第1のソースパッド111の数、および、1以上の第2のソースパッド121の数は、それぞれ、必ずしも図2に例示された6つに限定される必要はなく、6つ以外の1以上の数であっても構わない。
図1および図2に示すように、低濃度不純物層33の第1の領域A1には、第1導電型と異なる第2導電型の不純物を含む第1のボディ領域18が形成されている。第1のボディ領域18には、第1導電型の不純物を含む第1のソース領域14、第1のゲート導体15、および第1のゲート絶縁膜16が形成されている。第1のソース電極11は部分12と部分13とからなり、部分12は、部分13を介して第1のソース領域14および第1のボディ領域18に接続されている。第1のゲート導体15は、第1のゲートパッド119に電気的に接続される。
第1のソース電極11の部分12は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか1つ以上を含む金属材料で構成されてもよい。部分12の上面には、金などのめっきが施されてもよい。
第1のソース電極11の部分13は、部分12と半導体層40とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか1つ以上を含む金属材料で構成されてもよい。
低濃度不純物層33の第2の領域A2には、第2導電型の不純物を含む第2のボディ領域28が形成されている。第2のボディ領域28には、第1導電型の不純物を含む第2のソース領域24、第2のゲート導体25、および第2のゲート絶縁膜26が形成されている。第2のソース電極21は部分22と部分23とからなり、部分22は、部分23を介して第2のソース領域24および第2のボディ領域28に接続されている。第2のゲート導体25は、第2のゲートパッド129に電気的に接続される。
第2のソース電極21の部分22は、フェイスダウン実装におけるリフロー時にはんだと接合される層であり、限定されない一例として、ニッケル、チタン、タングステン、パラジウムのうちのいずれか1つ以上を含む金属材料で構成されてもよい。部分22の上面には、金などのめっきが施されてもよい。
第2のソース電極21の部分23は、部分22と半導体層40とを接続する層であり、限定されない一例として、アルミニウム、銅、金、銀のうちのいずれか1つ以上を含む金属材料で構成されてもよい。
トランジスタ10およびトランジスタ20の上記構成により、低濃度不純物層33と半導体基板32とは、トランジスタ10の第1のドレイン領域およびトランジスタ20の第2のドレイン領域が共通化された、共通ドレイン領域として機能する。
図1に示すように、第1のボディ領域18は、開口を有する酸化膜34で覆われ、酸化膜34の開口を通して、第1のソース領域14に接続される第1のソース電極11の部分13が設けられている。酸化膜34および第1のソース電極11の部分13は、開口を有する保護層35で覆われ、保護層35の開口を通して第1のソース電極11の部分13に接続される部分12が設けられている。
第2のボディ領域28は、開口を有する酸化膜34で覆われ、酸化膜34の開口を通して、第2のソース領域24に接続される第2のソース電極21の部分23が設けられている。酸化膜34および第2のソース電極21の部分23は、開口を有する保護層35で覆われ、保護層35の開口を通して第2のソース電極21の部分23に接続される部分22が設けられている。
従って、1以上の第1のソースパッド111および1以上の第2のソースパッド121は、それぞれ、第1のソース電極11および第2のソース電極21が半導体装置1の上面に部分的に露出した領域、いわゆる端子の部分を指す。同様に、第1のゲートパッド119および第2のゲートパッド129は、それぞれ、第1のゲート電極19(図1、図2には図示せず。)および第2のゲート電極29(図1、図2には図示せず。)が半導体装置1の上面に部分的に露出した領域、いわゆる端子の部分を指す。本明細書において、ソースパッドとゲートパッドとを総称して「電極パッド」と称する。
また、半導体装置1における各構造体の標準的な設計例は、半導体層40の厚さが10―90μmであり、金属層30の厚さが10―90μmであり、酸化膜34と保護層35との厚さの和が3−13μmである。
[1−2.半導体装置の個片化方法]
上記半導体装置1は、複数の半導体素子構造が形成されたウェーハを個片化することで形成される。
ここで、ウェーハを個片化するとは、ウェーハを切断して、ウェーハにアレイ状に形成された複数の半導体素子構造を個々に分割することをいう。
以下、半導体装置1をウェーハから個片化する第1の個片化方法について説明する。
第1の個片化方法は、複数の半導体素子構造がアレイ状に形成されたウェーハに対して実行される。第1の個片化方法は、複数の工程を含む。
図3Aは、第1の個片化方法が開始される時点における、ウェーハ100の切断領域付近の模式的な拡大断面図であり、図3B〜図3Jは、第1の個片化方法において実施される各工程における、ウェーハ100の切断領域付近の模式的な拡大断面図である。
図3B〜図3Jに示すように、第1の個片化方法は、第1の工程〜第9の工程を順に含む。
図3Bに示すように、第1の工程は、ウェーハ100の上面に、表面保持膜50を形成する工程である。この第1の工程は、後述する第2の工程において発生し得る異物等により、ウェーハ100の表面が傷付いてしまうこと、ウェーハ100の表面が汚染されてしまうこと等を防止するために行われる。
表面保持膜50は、例えば、バックグラインドテープであってよい。表面保持膜50がバックグラインドテープである場合には、第1の工程は、例えば、ウェーハ100の上面にバックグラインドテープを貼り付けることで実現される。バックグラインドテープは、例えば、エチレン酢酸ビニル共重合体を表面基材とし、アクリル樹脂を粘着層とする粘着性テープであってもよい。
図3Cに示すように、第2の工程は、ウェーハ100の下面を、薄化加工する工程である。
第2の工程は、例えば、ウェーハ100の下面を研削することで実現される。一般に、ウェーハの下面を研削する処理のことをバックグラインドとも称する。このため、言い換えると、第2の工程は、例えば、ウェーハ100の下面をバックグラインドすることで実現される。
図3Dに示すように、第3の工程は、ウェーハ100の上面から、第1の工程においてウェーハ100の上面に形成された表面保持膜50を除去する工程である。
表面保持膜50がバックグラインドテープである場合には、第3の工程は、例えば、ウェーハ100の上面から、貼り付けられたバックグラインドテープを剥がすことで実現される。
第3の工程において、ウェーハ100の上面に形成された表面保持膜50を完全に除去することは難しい。
図3Eに示すように、第4の工程は、第2の工程において薄化加工されたウェーハ100の下面に厚さ10μm以上の金属層30を形成する工程である。
金属層30は、例えば、単一の金属により構成されてもよいし、複数の金属からなる合金により構成されてもよい。また、金属層30は、1の金属または1の合金からなる単一の層により構成されてもよいし、互いに異なる金属または合金からなる複数の層が重ね合わされて構成されてもよい。
第4の工程は、ウェーハ100の下面に、例えば、金属を蒸着することで実現されてもよいし、例えば、金属をメッキすることで実現されてもよいし、金属を蒸着した後に、同一のまたは異なる金属をメッキすることで実現されてもよい。
図4は、金属層30の構造の一例を示す断面図である。
図4に示すように、金属層30は、例えば、半導体基板32側の第1の金属層30Aと、反対側の第2の金属層30Bとが重ね合わされて構成される。第1の金属層30Aは、例えば、メッキにより形成された、厚さが10μm以上40μm以下の銀からなり、第2の金属層30Bは、例えば、メッキにより形成された、厚さが40μm未満のニッケルからなるとしてもよい。
図3Fに示すように、第5の工程は、第4の工程において形成された金属層30の下面に、ダイシングテープ52を貼り付ける工程である。ダイシングテープ52は、例えば、ポリオレフィン、アクリルウレタン樹脂、アクリル酸エステル共重合体等を基材とする粘着性テープであってよい。
図3Gに示すように、第6の工程は、ウェーハ100の上面に、ウェーハ100の表面の親水性を高める処理を施す工程である。
親水性を高める処理は、第3の工程において、ウェーハ100の表面から完全に除去されずに残留した表面保持膜50を洗浄する工程であり、例えば、プラズマを用いてドライ洗浄するプラズマ処理であってもよいし、適正な有機溶剤、例えば、アセトンでウェット洗浄する有機溶剤洗浄処理であってもよいし、例えば、紫外線を照射するUV照射処理であってもよいし、アッシング処理であってもよい。
ここでは、一例として、親水性を高める処理は、アルゴン、酸素を原料とする大気圧プラズマ方式によるプラズマ処理であるとする。
この第6の工程は、ウェーハ100の表面を比較的親水性の高い状態とすることで、後述する第7の工程において、水溶性保護層51(図3H参照)でウェーハ100の表面全体を覆うことができるようにするための処理である。
上述したように、第3の工程において、ウェーハ100の上面に形成された表面保持膜50を完全に除去することは難しい。ウェーハ100の表面において、表面保持膜50が完全に除去されずに残留してしまうと、この残留した表面保持膜50によりウェーハ100の表面の親水性が低下してしまう。このため、第7の工程が開始される前に第6の工程を行って、ウェーハ100の表面を比較的親水性の高い状態とする。
逆に言えば、この第6の工程を第7の工程を行う前に行わないと、第3の工程においてウェーハ100の表面の親水性が低下してしまっているため、第7の工程において、ウェーハ100の表面全体を水溶性保護層51で覆うことができない。
第7の工程において、ウェーハ100の表面全体を水溶性保護層51で覆うことにより、後述する第8の工程におけるレーザ光の照射に起因して形成される、金属層30を構成する金属を含む形成物が、ウェーハの表面に付着することを抑制することができる。
図3Hに示すように、第7の工程は、ウェーハ100の表面に、水溶性保護層51を形成する工程である。
ウェーハ100の表面への水溶性保護層51の形成は、例えば、スピンコータにより、水溶性保護層51を形成するコーティング剤をウェーハ100の表面にコーティングすることで実現される。
コーティング剤は、すなわち、水溶性保護層51は、例えば、1−メトキシ−2−プロパノール モノプロピレングリコールメチルエーテルであってよい。
スピンコータによるコーティングは、例えば、500rpmより早い回転速度でウェーハ100を回転させ、100ml未満のコーディング剤をウェーハ100の表面に滴下することで実現される。
発明者らは、第7の工程において、水溶性保護層51でウェーハ100の表面全体を覆うことができるウェーハ100の表面の状態の条件について、鋭意、実験、検討を重ねた。
その結果、発明者らは、第7の工程の開始時点において、注射針の先端に形成した水滴をゆっくりと近接、接触させて注射針を退避する手法で、比抵抗13.2MΩ〜17.0MΩの純水1.77mmをウェーハ100の表面に静置して形成される水滴と、ウェーハ100の表面との接触角度が、60度未満であれば、水溶性保護層51でウェーハ100の表面全体を覆うことができることを見出した。
接触角度は、視線方向をウェーハ100の表面と一致させて観察し、水滴とウェーハ100表面のなす角度を測定することで求める。
一般に、第6の工程において、ウェーハ100の上面に、ウェーハ100の表面の親水性を高める処理が施された後から第7の工程が始まるまでの期間に、ウェーハ100を保管する環境、保管する期間の長さに応じて、ウェーハ100の表面における親水性が失われていく。このため、発明者らは、第6の工程終了から第7の工程の開始までの期間における、ウェーハ100の保管方法について、鋭意、実験、検討を重ねた。
その結果、発明者らは、第7の工程の開始時点における、ウェーハ100の表面の状態の上記条件を実現するためには、第6の工程の終了から第7の工程の開始までの期間、ウェーハ100を、立方フィート当たり0.5μmのパーティクルが5000個以下の環境で保管し、第6の工程の終了から240時間未満に第7の工程を開始することが望ましいことを見出した。
図3Iに示すように、第8の工程は、ウェーハ100の所定の領域である切断領域に、レーザ光を照射して金属層30を切断する工程である。レーザ光を照射するレーザは、例えば、波長が355nmのQスイッチレーザであってよい。
第8の工程により、ウェーハ100の平面視において、切断領域端から、半導体層40の最上面の外縁までの距離は、14μm未満となる。このため、第1の個片化方法により個片化された半導体装置1は、半導体装置1の平面視において、半導体装置1の外縁から、半導体層40の最上面の外縁までの距離が14μm未満となる。このとき、半導体層40の最上面から保護層35の最上面までの高さをHpとし、ウェーハ100の平面視における、すなわち、半導体装置1の平面視における、半導体層40の最上面の外縁から、保護層35の最下面の外縁までの長さをLsとすると、Hp/Ls<0.4となる。このため、第1の個片化方法により個片化された半導体装置1において、Hp/Ls<0.4となる。このような構成であると、半導体装置1の最上面は平坦性が良好であり、第7の工程において水溶性保護層51の形成がさらに容易になる。
レーザ光を照射して金属層30を切断すると、金属層30の切断面に、レーザによる切断跡、すなわち、レーザ光の照射方向である金属層30の垂直な方向を縦方向とする縦縞を形成する、最大高さ粗さが1.0μmよりも大きな凹凸が形成される。このため、第1の個片化方法により個片化された半導体装置1は、金属層30の側面が、金属層30の垂直な方向を縦方向とする縦縞を形成する、最大高さ粗さが1.0μmよりも大きな凹凸を有する。なお、金属層30の切断面は後述する図5に示すように外観として概ね縦縞が形成されているように認識されるということであり、厳密な縦縞のみが形成されるわけではない。また金属層30の垂直な方向を縦方向としているが、これに対して上記凹凸の最大高さ粗さは横方向に沿って測定したときの数値を示している。
図5は、レーザ光を照射して金属層30を切断した場合における金属層30の切断面を、金属層30の下面側から撮像した斜視画像である。
図5に示すように、レーザ光を照射して金属層30を切断することで、金属層30の切断面に、レーザ光の照射方向である金属層30の垂直な方向を縦方向とする縦縞を形成する、最大高さ粗さが1.0μmよりも大きな凹凸が形成される。
図6Aは、金属層30の側面の最大高さ粗さの測定結果を示す図である。
図6Aにおいて、金属層30の側面の最大高さ粗さは、金属層30に垂直な方向を縦方向とした場合における、金属層30の側面上の横方向に沿って測定される最大高さ粗さを示す。すなわち、横方向に沿って測定される上記凹凸の最大高さ粗さを示す。
図6Aに示すように、レーザを使用するレーザダイシング手法により金属層30を切断した場合には、金属層30の側面における最大高さ粗さは、1.0μm以上となるのに対して、ブレードを使用するブレードダイシング手法により金属層30を切断した場合には、金属層30の側面における最大高さ粗さは、1.0μm以下となることがわかる。
図5に示すように、金属層30の側面全体が外観として概ね縦縞と認識される場合、レーザダイシング手法により切断されたことがわかる。
また、レーザ光の照射により切断された金属層30の側面は、第4の工程により形成される金属層30の下面と同程度かそれ以上に滑らかになる。
図6Bは、金属層30の下面の最大高さ粗さの測定結果を示す図である。
図6Bにおいて、金属層30の下面の最大高さ粗さは、金属層30の下面に平行な任意の方向に沿って測定される最大高さ粗さを示す。
図6Aと図6Bとからわかるように、レーザを使用するレーザダイシング手法により金属層30を切断した場合には、金属層30の側面における上記凹凸の、横方向に沿って測定される最大高さ粗さが、金属層30の下面の、下面に平行な任意の方向に沿って測定さえる最大高さ粗さ以下となる。すなわち、第1の個片化方法により個片化された半導体装置1は、上記凹凸の、横方向に沿って測定される最大高さ粗さが、金属層30の下面の、下面に平行な任意の方向に沿って測定される最大高さ粗さ以下となる。
図5に示すように、レーザ光を照射して金属層30を切断することで、上記凹凸の、横方向に沿って測定される最大高さ粗さが、金属層30の下面の、下面に平行な任意の方向に沿って測定される最大高さ粗さ以下となる。
第8の工程において、レーザ光を照射して金属層30を切断する際に、レーザ光の照射により、金属層30を構成する金属からなる形成物が飛び散る現象、および、レーザ光の照射による熱で一旦液化したまたは気化した金属が再び冷えて固まることで形成物が形成される現象が起こる。
図7は、上記現象により、金属層30を構成する金属からなる形成物(以下、「デブリ」とも称する)が形成される様子を示す、レーザ光の照射により切断された状態のウェーハ100の、すなわち、第1の個片化方法により個片化された半導体装置1の模式的な拡大断面図である。
図7において、デブリ62(図7中のデブリ62Aおよびデブリ62B)は、レーザ光の照射により飛び散った形成物のうち、保護層35の表面上の水溶性保護層51上に付着したものである。
デブリ63(図7中のデブリ63Aおよびデブリ63B)は、レーザ光の照射により飛び散った形成物のうち、半導体層40の表面上の水溶性保護層51上に付着したものである。
デブリ64は、レーザ光の照射により飛び散った形成物のうち、半導体層40の表面上の水溶性保護層51上に付着したものが連なって、蒸着でできる膜のような状態になったものである。
デブリ65は、レーザ光の照射による熱で一旦液化したまたは気化した金属が、上部吸引することで生じる吸気により切断面に沿って上方に引っ張られて延伸し、そのまま冷えて固まったものである。第8の工程における上記延伸の長さは、10μm以下である。
デブリ66は、レーザ光の照射による熱で一旦液化したまたは気化した金属が、保護層35の表面側に延伸し、レーザ光の照射により水溶性保護層51が無くなっている領域で冷えて固まったものである。第8の工程における上記延伸の長さは、5μm未満である。このため、第1の個片化方法により個片化された半導体装置1は、半導体層40の平面視における半導体層40の外縁から5μm以上内側の領域に、デブリ66は存在しない。
デブリ67は、レーザ光の照射による熱で一旦液化したまたは気化した金属が、半導体層40の側面および金属層30の側面で冷えて固まったものである。
図3Jに示すように、第9の工程は、洗浄用水を用いて、ウェーハ100の表面から水溶性保護層51を除去する工程である。この第9の工程により、水溶性保護層51上に付着したデブリが、水溶性保護層51と共に、ウェーハ100の表面から除去される。
第9の工程は、回転するウェーハ100の上面に、所定の水圧の洗浄用水を噴射することで実現される。
発明者らは、第9の工程において、効果的に、水溶性保護層51と共にデブリを除去することができる水溶性保護層51の除去方法について、鋭意、実験、検討を重ねた。
その結果、発明者らは、第9の工程は、第1の水圧の洗浄用水を用いる第1の洗浄工程と、第2の水圧の洗浄用水を用いる第2の洗浄工程と、を順に含み、第1の水圧は、50bar以上であり、第2の水圧よりも高く、第1の洗浄工程の期間が、40秒以上100秒以下とすることで、効果的に、水溶性保護層51と共にデブリを除去することができることを見出した。
また、発明者らは、さらに、鋭意、実験、検討を重ねて、第1の洗浄工程では、ウェーハ100を第1の回転速度で回転させ、第2の洗浄工程では、ウェーハ100を第1の回転速度以下の第2の回転速度で回転させ、第1の洗浄工程と第2の洗浄工程との間に、ウェーハ100を第1の回転速度よりも速い第3の回転速度で回転させる乾燥工程を行うことで、さらに効果的に、水溶性保護層51と共にデブリを除去することができることを見出した。
図8Aは、第9の工程における、洗浄用水の水圧と経過時間との関係を示すグラフであり、図8Bは、第9の工程における、ウェーハ100の回転速度と経過時間との関係を示すグラフである。
図8Aと図8Bとに示すように、第9の工程は、第1の洗浄工程と、第2の洗浄工程と、第1の洗浄工程と第2の洗浄工程との間の第1の乾燥工程と、第2の洗浄工程の後の第2の乾燥工程とを含む。
第1洗浄工程における第1の水圧は、およそ100barであり、第2の洗浄工程における第2の水圧である30bar未満の水圧よりも高い。第1の洗浄工程の期間は、およそ55秒である。第2の洗浄工程におけるウェーハ100の第2の回転速度は、およそ300rpmであり、第1の洗浄工程におけるウェーハ100の第1の回転速度であるおよそ300rpmと等しい。すなわち、第2の回転速度は、第1の回転速度以下である。
第1の乾燥工程は、第1の洗浄工程と第2の洗浄工程との間に行われる工程であって、ウェーハ100を、第1の回転速度よりも速いおよそ1500rpmの回転速度で回転させる工程である。
図9は、第9の工程の終了時点における、ウェーハ100の、すなわち、第1の個片化方法により個片化された半導体装置1の模式的な拡大断面図である。
図7と図9との比較からわかるように、第9の工程により、デブリ65と、デブリ66と、デブリ67とが、除去されずに残るものの、デブリ62と、デブリ63と、デブリ64とが、水溶性保護層51と共に除去される。このため、第1の個片化方法により個片化された半導体装置1は、半導体層40の平面視における半導体層40の外縁から5μm以上内側の、任意の10μm×10μmの領域で、金属層30を構成する金属を含む形成物の面積占有率は、5%以下となる。
また、上述したように、除去されずに残るデブリ65の上記延伸の長さは、10μm以下である。このため、第1の個片化方法により個片化された半導体装置1は、金属層30に物理的に接続された上記形成物の最上位位置、すなわち、デブリ65の最上位位置が、半導体層40の平面視における半導体層40の外縁から、上方への高さが10μm以下となる。
[1−3.考察]
半導体装置1は、第1の個片化方法により、ウェーハ100から個片化される。このため、上述したように、半導体装置1は、半導体層40の平面視における半導体層40の外縁から5μm以上内側の、任意の10μm×10μmの領域で、前記金属層を構成する金属を含む形成物の面積占有率は、5%以下となる。
このように、第1の個片化方法により個片化された半導体装置1は、金属層30を構成する金属を含む形成物の付着が抑制されている。従って、第1の個片化方法によると、金属層30を構成する金属を含む形成物の付着を抑制した半導体装置1が提供される。
上述したように、第6の工程により、第3の工程において、ウェーハ100の表面から完全に除去されずに残留した表面保持膜50が除去される。この結果、半導体装置1の表面のうちの半導体装置1の最上面における炭素原子の質量濃度は、18%未満となる。この質量濃度は、第1の個片化方法において表面保持膜50が形成されることがない金属層30の側面における炭素濃度の4倍未満である。
(実施の形態2)
以下、実施の形態1に係る半導体装置1から、その構成の一部が変更された実施の形態2に係る半導体装置について説明する。
[2−1.半導体装置の構造]
上述したように、実施の形態1に係る半導体装置1は、ウェーハ100を第1の個片化方法により個片化されることで製造される。これに対して、実施の形態2に係る半導体装置は、ウェーハ100を、第1の個片化方法からその一部の工程が変更された第2の個片化方法により個片化されることで製造される。これにより、第2の個片化方法により個片化された実施の形態2に係る半導体装置と、半導体装置1とは、半導体基板32と、低濃度不純物層33と、酸化膜34との形状が異なる。このため、実施の形態2において半導体基板32を半導体基板32Aと称し、低濃度不純物層33を低濃度不純物層33Aと称し、酸化膜34を酸化膜34Aと称する。また、これに伴い、半導体層40を半導体層40Aと称し、ウェーハ100をウェーハ100Aと称する。また、実施の形態2に係る半導体装置を半導体装置1Aと称する。
[2−2.半導体装置の個片化方法]
以下、半導体装置1Aをウェーハ100Aから個片化する第2の個片化方法について説明する。
第2の個片化方法は、第11の工程〜第20の工程を順に含む。これらの工程うち、第11の工程〜第15の工程は、それぞれ、実施の形態1における第1の個片化方法の第1の工程〜第5の工程に対して、ウェーハ100をウェーハ100Aに読み替えて、半導体基板32を半導体基板32Aに読み替えて、低濃度不純物層33を低濃度不純物層33Aに読み替えて、酸化膜34を酸化膜34Aに読み替えたものと同様である。このため、ここでは、第11の工程〜第15の工程は既に説明済みであるとして略し、第16の工程〜第20の工程について説明する。
図10A〜図10Eは、それぞれ、第16の工程〜第20の工程における、ウェーハ100Aの切断領域付近の模式的な拡大断面図である。
図10Aに示すように、第16の工程は、ウェーハ100Aの上面における、複数の半導体素子構造間の領域に溝を形成する工程である。より具体的には、複数の半導体素子構造間の領域における半導体層40Aに溝を形成する工程である。図10Aに示すように、切断領域は、溝の内部の領域に含まれる。
第16の工程は、例えば、ウェーハ100Aの上面の溝を形成する領域に対して、ダイシングブレードを用いて切削加工することで実現される。なお、図10Aはダイシングブレードを用いた切削加工によって溝を形成した後、ダイシングブレードを引き上げたところの模式図である。また図中のブレードとは、ダイシングブレードのことである。
図10Bに示すように、第17の工程は、ウェーハ100Aの上面に、ウェーハ100Aの表面の親水性を高める処理を施す工程である。この第17の工程は、実施の形態1に係る第1の個片化方法における第6の工程と同様の工程である。
前述したように、第16の工程において、ウェーハ100Aの上面には、溝が形成されている。このため、図10Bに示すように、第17の工程により、酸化膜34Aの表面と、保護層35の表面とに加えて、溝の表面も親水性が高められる。
図10Cに示すように、第18の工程は、ウェーハ100Aの表面に、実施の形態1に係る水溶性保護層51と同様の水溶性保護層51Aを形成する工程である。この第18の工程は、実施の形態1に係る第1の個片化方法における第7の工程と同様の工程である。
前述したように、第17の工程において、酸化膜34Aの表面と、保護層35の表面とに加えて、溝の表面も親水性が高められる。このため、図10Cに示すように、第18の工程により、酸化膜34Aの表面と、保護層35の表面とに加えて、溝の表面にも水溶性保護層51Aが形成される。
図10Dに示すように、第19の工程は、ウェーハ100Aの所定の領域である切断領域に、レーザ光を照射して金属層30を切断する工程である。この第19の工程は、実施の形態1に係る第1の個片化方法における第8の工程と同様の工程である。
上述したように、切断領域は、溝の内部の領域に含まれる。このため、第2の個片化方法により個片化された半導体装置1Aにおいて、半導体層40Aは、半導体層40Aの平面視における、半導体層40Aの外縁から半導体層40Aの内部方向へと渡る領域に、湾曲段差部を有することとなる。
第19の工程により、ウェーハ100Aの平面視において、切断領域端から、半導体層40Aの最上面の外縁までの距離は、14μm以上となる。このため、第2の個片化方法により個片化された半導体装置1Aは、半導体装置1Aの平面視において、半導体装置1Aの外縁から、半導体層40Aの最上面の外縁までの距離が14μm以上となる。このとき、半導体層40Aの最上面から保護層35の最上面までの高さをHpとし、ウェーハ100Aの平面視における、すなわち、半導体装置1Aの平面視における、半導体層40Aの最上面の外縁から、保護層35の最下面の外縁までの長さをLsとすると、Hp/Ls<1となる。このため、第2の個片化方法により個片化された半導体装置1Aにおいて、Hp/Ls<1となる。
第8の工程の場合と同様に、第19の工程において、レーザ光を照射して金属層30を切断する際に、レーザ光の照射により、金属層30を構成する金属からなる形成物が飛び散る現象、および、レーザ光の照射による熱で一旦液化したまたは気化した金属が再び冷えて固まることで形成物が形成される現象が起こる。
図11は、上記現象により、デブリが形成される様子を示す、レーザ光の照射により切断された状態のウェーハ100Aの、すなわち、第2の個片化方法により個片化された半導体装置1Aの模式的な拡大断面図である。
図11において、デブリ72(図11中のデブリ72Aおよびデブリ72B)は、レーザ光の照射により飛び散った形成物のうち、保護層35の表面上の水溶性保護層51A上に付着したものである。
デブリ73(図11中のデブリ73Aおよびデブリ73B)は、レーザ光の照射により飛び散った形成物のうち、湾曲段差部の表面上の水溶性保護層51A上に付着したものである。
デブリ74は、レーザ光の照射により飛び散った形成物のうち、湾曲段差部の表面上の水溶性保護層51A上に付着したものが連なって、蒸着でできる膜のような状態になったものである。
デブリ75は、レーザ光の照射による熱で一旦液化したまたは気化した金属が、上部吸引することで生じる吸気により切断面に沿って上方に引っ張られて延伸し、そのまま冷えて固まったものである。第19の工程における上記延伸の長さは、10μm以下である。
デブリ76は、レーザ光の照射による熱で一旦液化したまたは気化した金属が、湾曲段差部の表面側に延伸し、レーザ光の照射により水溶性保護層51が無くなっている領域で冷えて固まったものである。第16の工程における上記延伸の長さは、13μm未満である。このため、第2の個片化方法により個片化された半導体装置1Aは、半導体層40Aの平面視における半導体層40Aの外縁から13μm以上内側の領域に、デブリ76は存在しない。
また、デブリ76は、上記延伸の長さが8μm未満となる場所も存在する。このため、第2の個片化方法により個片化された半導体装置1Aは、半導体層40Aの平面視における半導体層40Aの外縁から8μm以上13μm以下の領域に、デブリ76が存在しない領域がある。この領域は、半導体層40Aの平面視における半導体層40Aの外縁から、上方への高さが5μm以上10μm以下の領域に該当する。このため、言い換えると、第2の個片化方法により個片化された半導体装置1Aは、湾曲段差部の表面のうち、半導体層40Aの平面視における半導体層40Aの外縁から、上方への高さが5μm以上10μm以下の領域に、デブリ76が存在しない領域がある。
デブリ77は、レーザ光の照射による熱で一旦液化したまたは気化した金属が、半導体層40Aの側面および金属層30の側面で冷えて固まったものである。
図10Eに示すように、第20の工程は、洗浄用水を用いて、ウェーハ100Aの表面から水溶性保護層51Aを除去する工程である。この第20の工程は、実施の形態1に係る第1の個片化方法における第9の工程と同様の工程である。
図12は、第20の工程の終了時点における、ウェーハ100Aの、すなわち、第2の個片化方法により個片化された半導体装置1Aの模式的な拡大断面図である。
図11と図12との比較からわかるように、第20の工程により、デブリ75と、デブリ76と、デブリ77とが、除去されずに残るものの、デブリ72と、デブリ73と、デブリ74とが、水溶性保護層51Aと共に除去される。このため、第2の個片化方法により個片化された半導体装置1Aは、半導体層40Aの平面視における半導体層40Aの外縁から13μm以上内側の、任意の10μm×10μmの領域で、金属層30を構成する金属を含む形成物の面積占有率は、5%以下となる。そして、半導体層40Aの平面視における半導体層40Aの外縁から8μm以上13μm以下の領域に、金属層30を構成する金属を含む形成物の面積占有率が5%以下となる5μm×5μmの領域が存在する。言い換えると、湾曲段差部の表面のうち、半導体層40Aの平面視における半導体層40Aの外縁から、上方への高さが5μm以上10μm以下の領域に、金属層30を構成する金属を含む形成物の面積占有率が5%以下となる5μm×5μmの領域が存在する。
また、上述したように、除去されずに残るデブリ75の上記延伸の長さは、10μm以下である。このため、第2の個片化方法により個片化された半導体装置1Aは、金属層30に物理的に接続された上記形成物の最上位位置、すなわち、デブリ75の最上位位置が、半導体層40Aの平面視における半導体層40Aの外縁から、上方への高さが10μm以下となる。
[2−3.考察]
半導体装置1Aは、第2の個片化方法により、ウェーハ100Aから個片化される。このため、上述したように、半導体装置1Aは、半導体層40Aの平面視における半導体層40Aの外縁から13μm以上内側の、任意の10μm×10μmの領域で、前記金属層を構成する金属を含む形成物の面積占有率は、5%以下となる。
このように、第2の個片化方法により個片化された半導体装置1Aは、金属層30を構成する金属を含む形成物の付着が抑制されている。従って、第2の個片化方法によると、金属層30を構成する金属を含む形成物の付着を抑制した半導体装置1Aが提供される。
(補足)
以上、本開示の一態様に係る半導体装置および個片化方法について、実施の形態1および実施の形態2に基づいて説明したが、本開示は、これら実施の形態に限定されるものではない。本開示の趣旨を逸脱しない限り、当業者が思いつく各種変形をこれら実施の形態に施したものや、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の1つまたは複数の態様の範囲内に含まれてもよい。
なお、実施の形態2において、第16の工程は、図10Aに示すように、複数の半導体素子構造間の領域における半導体層40Aに溝を形成する工程であるとして説明した。しかしながら、第16の工程は、必ずしも、半導体層40Aのみに溝を形成する工程に限定される必要はない、第16の工程は、例えば、半導体層40Aに加えて、金属層30の一部にも溝を形成する工程であってもよい。
図13は、半導体層40Aに加えて、金属層30の一部にも溝を形成する場合の第16の工程における、ウェーハ100Aの切断領域付近の模式的な拡大断面図である。なお、図13はダイシングブレードを用いた切削加工によって溝を形成した後、ダイシングブレードを引き上げたところの模式図である。また図中のブレードとは、ダイシングブレードのことである。
図14は、第16の工程において、半導体層40Aに加えて、金属層30の一部にも溝を形成した場合に、第19の工程において、デブリが形成される様子を示す図であって、第19の工程におけるレーザ光の照射により切断された状態のウェーハ100Aの、すなわち、第2の個片化方法により個片化された半導体装置1Aの模式的な拡大断面図である。
図15は、第16の工程において、半導体層40Aに加えて、金属層30の一部にも溝を形成した場合において、第20の工程の終了時点における、ウェーハ100Aの、すなわち、第2の個片化方法により個片化された半導体装置1Aの模式的な拡大断面図である。
図11および図12と、図14および図15との比較からわかるように、第16の工程において、半導体層40Aに加えて、金属層30の一部にも溝を形成する場合も、第2の個片化方法により個片化された半導体装置1Aは、半導体層40Aの平面視における半導体層40Aの外縁から13μm以上内側の、任意の10μm×10μmの領域で、前記金属層を構成する金属を含む形成物の面積占有率は、5%以下となる。
本開示は、下面に金属層が形成された半導体装置等に広く利用可能である。
1、1A 半導体装置
10 トランジスタ(第1の縦型MOSトランジスタ)
11 第1のソース電極
12、13、22、23 部分
14 第1のソース領域
15 第1のゲート導体
16 第1のゲート絶縁膜
18 第1のボディ領域
20 トランジスタ(第2の縦型MOSトランジスタ)
21 第2のソース電極
24 第2のソース領域
25 第2のゲート導体
26 第2のゲート絶縁膜
28 第2のボディ領域
30 金属層
30A 第1の金属層
30B 第2の金属層
32、32A 半導体基板
33、33A 低濃度不純物層
34、34A 酸化膜
35 保護層
40、40A 半導体層
50 表面保持膜
51、51A 水溶性保護層
52 ダイシングテープ
62、62A、62B、63、63A、63B、64、65、66、67、72、72A、72B、73、73A、73B、74、75、76、77 デブリ(金属層を構成する金属からなる形成物)
90 中央線
90C 境界
91 一方の長辺
92 他方の長辺
93 一方の短辺
94 他方の短辺
100、100A ウェーハ
111、111a、111b、111c、111d、111e、111f 第1のソースパッド
119 第1のゲートパッド
121、121a、121b、121c、121d、121e、121f 第2のソースパッド
129 第2のゲートパッド
A1 第1の領域
A2 第2の領域

Claims (9)

  1. 上面に複数の半導体素子構造が形成されたウェーハを個片化する個片化方法であって、
    前記ウェーハの上面に表面保持膜を形成する第1の工程と、
    前記ウェーハの下面を薄化加工する第2の工程と、
    前記ウェーハの上面から前記表面保持膜を除去する第3の工程と、
    薄化加工された前記ウェーハの下面に厚さ10μm以上の金属層を形成する第4の工程と、
    前記金属層の下面にダイシングテープを貼り付ける第5の工程と、
    前記ウェーハの上面に、前記ウェーハの表面の親水性を高める処理を施す第6の工程と、
    前記ウェーハの表面に、水溶性保護層を形成する第7の工程と、
    前記ウェーハの上面の所定の領域に、レーザ光を照射して前記金属層を切断する第8の工程と、
    前記ウェーハの表面から、洗浄用水を用いて前記水溶性保護層を除去する第9の工程と、を順に含み、
    前記第6の工程の終了から前記第7の工程の開始までの期間に、さらに、前記ウェーハを、前記ウェーハの表面における親水性が失われない保管環境で保管する保管工程を含む
    個片化方法。
  2. 前記第6の工程の終了から前記第7の工程の開始までの期間、前記ウェーハを、立方フィート当たり0.5μmのパーティクルが5000個以下の環境で保管する
    請求項1に記載の個片化方法。
  3. 前記第6の工程の終了から240時間未満に前記第7の工程を開始する
    請求項1に記載の個片化方法。
  4. 前記第7の工程の開始時点において、比抵抗13.2MΩ〜17.0MΩの純水1.77mmを前記ウェーハの表面に静置して形成される水滴と、前記ウェーハの表面との接触角度は、60度未満である
    請求項1から請求項3のいずれか1項に記載の個片化方法。
  5. 前記第9の工程は、
    第1の水圧の前記洗浄用水を用いる第1の洗浄工程と、
    第2の水圧の前記洗浄用水を用いる第2の洗浄工程と、を順に含み、
    前記第1の水圧は、50bar以上であり、前記第2の水圧より高く、
    前記第1の洗浄工程の期間は、40秒以上100秒以下である
    請求項1から請求項3のいずれか1項に記載の個片化方法。
  6. 前記第1の洗浄工程では、前記ウェーハを第1の回転速度で回転させ、
    前記第2の洗浄工程では、前記ウェーハを前記第1の回転速度以下の第2の回転速度で回転させ、
    前記第9の工程は、更に、前記第1の洗浄工程と前記第2の洗浄工程との間に、前記ウェーハを前記第1の回転速度よりも速い第3の回転速度で回転させる乾燥工程を含む
    請求項5に記載の個片化方法。
  7. 更に、前記第5の工程の終了から前記第6の工程の開始までの期間に、前記ウェーハの上面における、前記複数の半導体素子構造間の領域に溝を形成する第10の工程を含む
    請求項1に記載の個片化方法。
  8. 前記ウェーハの平面視において、
    前記所定の領域は、前記溝の内部の領域に含まれ、
    前記所定の領域と前記溝の縁との最短距離は、14μm以上である
    請求項7に記載の個片化方法。
  9. 前記親水性を高める処理は、前記ウェーハの表面に対して行うプラズマ洗浄である
    請求項1から請求項3のいずれか1項に記載の個片化方法。
JP2021068886A 2019-10-21 2021-04-15 個片化方法 Active JP6982210B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962924013P 2019-10-21 2019-10-21
US62/924013 2019-10-21
JP2021521084A JP6909949B1 (ja) 2019-10-21 2020-10-20 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021521084A Division JP6909949B1 (ja) 2019-10-21 2020-10-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2021114621A true JP2021114621A (ja) 2021-08-05
JP6982210B2 JP6982210B2 (ja) 2021-12-17

Family

ID=75620714

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2021521084A Active JP6909949B1 (ja) 2019-10-21 2020-10-20 半導体装置
JP2021068886A Active JP6982210B2 (ja) 2019-10-21 2021-04-15 個片化方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2021521084A Active JP6909949B1 (ja) 2019-10-21 2020-10-20 半導体装置

Country Status (4)

Country Link
US (2) US11798986B2 (ja)
JP (2) JP6909949B1 (ja)
CN (2) CN113964087A (ja)
WO (1) WO2021079879A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024042809A1 (ja) * 2022-08-24 2024-02-29 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222852A (ja) * 2001-01-24 2002-08-09 Nec Kansai Ltd 半導体ウエハ収納容器
JP2006120859A (ja) * 2004-10-21 2006-05-11 Komatsu Electronic Metals Co Ltd 半導体ウェーハ収納用ケースの評価方法
JP2010267638A (ja) * 2009-05-12 2010-11-25 Disco Abrasive Syst Ltd 保護膜の被覆方法及びウエーハのレーザ加工方法
JP2013003541A (ja) * 2011-06-21 2013-01-07 Konica Minolta Advanced Layers Inc 複合レンズの製造方法
JP2015095515A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ 切削装置及び切削方法
JP2017162848A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法
JP2018078162A (ja) * 2016-11-08 2018-05-17 株式会社ディスコ ウェーハの加工方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4471632B2 (ja) 2003-11-18 2010-06-02 株式会社ディスコ ウエーハの加工方法
JP2006269897A (ja) 2005-03-25 2006-10-05 Disco Abrasive Syst Ltd ウエーハのレーザー加工方法
JP5069494B2 (ja) * 2007-05-01 2012-11-07 AzエレクトロニックマテリアルズIp株式会社 微細化パターン形成用水溶性樹脂組成物およびこれを用いた微細パターン形成方法
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8414790B2 (en) * 2008-11-13 2013-04-09 Lam Research Corporation Bevel plasma treatment to enhance wet edge clean
US8835283B2 (en) 2011-10-21 2014-09-16 Win Semiconductors Corp. Fabrication method for producing semiconductor chips with enhanced die strength
WO2014171076A1 (ja) * 2013-04-17 2014-10-23 パナソニックIpマネジメント株式会社 化合物半導体装置およびその製造方法ならびに樹脂封止型半導体装置
WO2015049852A1 (ja) * 2013-10-01 2015-04-09 パナソニックIpマネジメント株式会社 半導体装置
JP2015231033A (ja) * 2014-06-06 2015-12-21 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6478728B2 (ja) * 2015-03-11 2019-03-06 株式会社ディスコ 保護膜検出方法
WO2016203764A1 (ja) 2015-06-17 2016-12-22 パナソニックIpマネジメント株式会社 半導体装置及びモジュール部品
JP6560147B2 (ja) 2016-03-07 2019-08-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102259185B1 (ko) * 2016-08-02 2021-06-01 누보톤 테크놀로지 재팬 가부시키가이샤 반도체 장치, 반도체 모듈, 및 반도체 패키지 장치
CN110114888B (zh) * 2016-12-27 2022-06-21 新唐科技日本株式会社 半导体装置
US20210069926A1 (en) * 2018-04-27 2021-03-11 Rohm Co., Ltd. Crystal cutting method, method of manufacturing sic semiconductor device, and sic semiconductor device
US11398354B2 (en) * 2018-10-31 2022-07-26 Tdk Corporation Thin film capacitor, manufacturing method therefor, and substrate with built-in electronic component
JP7193387B2 (ja) * 2019-03-14 2022-12-20 株式会社東芝 半導体装置
JP7241649B2 (ja) * 2019-09-06 2023-03-17 株式会社東芝 半導体装置およびその製造方法
US11710661B2 (en) * 2019-10-17 2023-07-25 Utac Headquarters PTE. Ltd Semiconductor packages and methods of packaging semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222852A (ja) * 2001-01-24 2002-08-09 Nec Kansai Ltd 半導体ウエハ収納容器
JP2006120859A (ja) * 2004-10-21 2006-05-11 Komatsu Electronic Metals Co Ltd 半導体ウェーハ収納用ケースの評価方法
JP2010267638A (ja) * 2009-05-12 2010-11-25 Disco Abrasive Syst Ltd 保護膜の被覆方法及びウエーハのレーザ加工方法
JP2013003541A (ja) * 2011-06-21 2013-01-07 Konica Minolta Advanced Layers Inc 複合レンズの製造方法
JP2015095515A (ja) * 2013-11-11 2015-05-18 株式会社ディスコ 切削装置及び切削方法
JP2017162848A (ja) * 2016-03-07 2017-09-14 イビデン株式会社 配線基板及びその製造方法
JP2018078162A (ja) * 2016-11-08 2018-05-17 株式会社ディスコ ウェーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024042809A1 (ja) * 2022-08-24 2024-02-29 ヌヴォトンテクノロジージャパン株式会社 半導体装置

Also Published As

Publication number Publication date
US11798986B2 (en) 2023-10-24
CN113396475B (zh) 2022-04-15
JP6982210B2 (ja) 2021-12-17
JPWO2021079879A1 (ja) 2021-11-18
CN113396475A (zh) 2021-09-14
CN113964087A (zh) 2022-01-21
WO2021079879A1 (ja) 2021-04-29
US20220013633A1 (en) 2022-01-13
US20220059651A1 (en) 2022-02-24
JP6909949B1 (ja) 2021-07-28

Similar Documents

Publication Publication Date Title
JP6982210B2 (ja) 個片化方法
TWI324800B (en) Method for manufacturing semiconductor device
US7485547B2 (en) Method of fabricating semiconductor device
TWI664668B (zh) 用於單一化半導體晶圓之方法
JP5659033B2 (ja) 半導体装置の製造方法
US11062969B2 (en) Wafer level chip scale package structure and manufacturing method thereof
JP2006253402A (ja) 半導体装置の製造方法
TW201135911A (en) Virtually substrate-less composite power semiconductor device and method
TW201937674A (zh) 具有背金屬之半導體裝置及相關方法
JP2004146487A (ja) 半導体装置の製造方法
US20110156217A1 (en) Power devices having reduced on-resistance and methods of their manufacture
JP6190953B2 (ja) 半導体ウェハ、半導体ウェハから個片化された半導体装置および半導体装置の製造方法
JP2004186522A (ja) 半導体装置の製造方法
US20190148233A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
US20230015582A1 (en) Chip singulation method
US20230065248A1 (en) Polymer coated semiconductor devices and hybrid bonding to form semiconductor assemblies
US20220384204A1 (en) Semiconductor package electrical contact structures and related methods
TW200941769A (en) Method for manufacturing semiconductor light emitting device
CN210136864U (zh) 半导体封装件
TW200941568A (en) Method for wafer cutting
CN111668110A (zh) 半导体芯片的封装方法
JP2005191485A (ja) 半導体装置
US9165831B2 (en) Dice before grind with backside metal
JP2019050237A (ja) 素子チップの製造方法
TWI837796B (zh) 經塗佈聚合物的半導體裝置及混合接合以形成半導體組件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210415

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20210415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211118

R150 Certificate of patent or registration of utility model

Ref document number: 6982210

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150