TWI447816B - 顯示裝置、用以製造顯示裝置之方法、及ｓｏｉ基底 - Google Patents

顯示裝置、用以製造顯示裝置之方法、及ｓｏｉ基底 Download PDF

Info

Publication number
TWI447816B
TWI447816B TW097110078A TW97110078A TWI447816B TW I447816 B TWI447816 B TW I447816B TW 097110078 A TW097110078 A TW 097110078A TW 97110078 A TW97110078 A TW 97110078A TW I447816 B TWI447816 B TW I447816B
Authority
TW
Taiwan
Prior art keywords
substrate
layer
display device
single crystal
manufacturing
Prior art date
Application number
TW097110078A
Other languages
English (en)
Other versions
TW200903658A (en
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW200903658A publication Critical patent/TW200903658A/zh
Application granted granted Critical
Publication of TWI447816B publication Critical patent/TWI447816B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Description

顯示裝置、用以製造顯示裝置之方法、及SOI基底
本發明關於SOI(絕緣層上覆矽)基底及使用SOI基底製造之顯示裝置。特別是，本發明關於黏合SOI技術、經由黏合單晶或多晶體半導體層至具有絕緣表面(例如玻璃)之基底所形成之SOI基底、及使用SOI基底製造之顯示裝置。
基於近年來VLSI技術的巨大突破，致能高速作業及低功率損耗之SOI結構已引起注意，習知上係以大量單晶矽形成之場效電晶體(FET)的主動區(通道形成區)，在此技術中係以單晶矽薄膜形成。已知SOI結構之使用致能MOS場效電晶體之製造，相較於習知技藝中使用大量單晶矽基底，其係使用較小的寄生電容，並有利於高速作業。
有關製造習知SOI基底之方法，已知為氫離子注入分隔法(例如參照參考文獻1：PCT國際刊物No.00/24059)。在氫離子注入分隔法中，經由將氫離子注入矽晶圓而於距表面特定深度處形成微氣泡層，以使微氣泡層成為分裂平面，使得薄單晶矽層(SOI層)黏合至另一矽晶圓；除了實施熱處理以分離SOI層外，參考文獻1描述黏合強度需予提升，其係經由在氧化的大氣中之熱處理而於SOI層上形成氧化物膜、移除該氧化物膜、及於1000至1300 ℃之下降的大氣中實施熱處理。
有關使用SOI基底之半導體裝置的範例，已知為本應用之半導體裝置(參照參考文獻2：日本公開之專利申請案No.2000－12864)。參考文獻2亦揭露需以1050至1150℃溫度實施熱處理，以便移除因SOI層中壓力之層次或缺陷。
製造習知SOI基底之方法需於1000℃或更高之高溫實施熱處理，以確保SOI層的高黏合強度。因而，難以於具約600℃之耐熱溫度的基底(例如玻璃基底，其可用於製造例如液晶面板之顯示裝置)之上形成SOI層。即使經由氫離子注入分隔法將SOI層設於玻璃基底之上，亦府應用高溫之熱處理；因而，存在SOI層之黏合強度低的問題。此外，在利用氫離子注入分隔法之習知SOI基底中，SOI結構係經由黏合一片矽晶圓至另一片矽晶圓並使其中之一矽晶圓薄化而獲得。因而，利用氫離子注入分隔法之習知SOI基底係取決於矽晶圓之尺寸，且其難以具有大區域。
鑒於上述問題，本發明之一目標係於SOI基底中具有大區域並改進利用SOI基底之製造顯示裝置的生產力。此外，另一目標為顯示裝置的高性能。
複數單晶半導體層被黏合至具有絕緣表面之基底，及使用單晶半導體層形成包括電晶體之電路，使得以製造顯 示裝置。
與單晶半導體基底分離之單晶半導體層被應用至單晶半導體層。可應用多晶體半導體基底取代單晶半導體基底。單晶半導體層被劃分為多塊，各具有相應於顯示面板之尺寸(面板尺寸)，具體地，各塊具有包括一面板之區域，且單晶半導體層之多塊被黏合至具有絕緣表面之基底。
在複數單晶半導體層係源於單晶半導體基底的狀況下，複數單晶半導體層可屬於一調正標誌。
本發明的一個觀點是一種製造顯示裝置的方法包括以下步驟：黏合經由劃分半導體基底為多塊各具有包括一面板之區域而獲得之複數單晶半導體層至具有絕緣表面之基底且一絕緣層插入其間；及經由同時曝光選自複數單晶半導體層之區塊而使用每一單晶半導體層並轉換及形成電路圖案而形成一包括電晶體之電路。
本發明的另一個觀點是一種製造顯示裝置的方法包括以下步驟：黏合經由劃分半導體基底為多塊各具有包括一面板之區域而獲得之複數單晶半導體層至具有絕緣表面之基底且一氧化矽層插入其間，該氧化矽層係經由使用有機矽烷做為來源氣體之化學蒸汽沈積法而形成；及經由同時曝光選自複數單晶半導體層之區塊而使用每一單晶半導體層並轉換及形成電路圖案而形成一包括電晶體之電路。
本發明的另一個觀點是選自複數單晶半導體層之區塊為處於可使用曝光設備一次曝光之範圍之區塊。此外，複數單晶半導體層屬於一區塊中之一調正標誌。
本發明的另一個觀點是一種包括電路之顯示裝置，其中電路包括具有絕緣表面之基底之上的電晶體。該電晶體包括含單晶半導體之通道形成區。經由使用有機矽烷做為來源氣體之化學蒸汽沈積法形成之氧化矽層被設於電晶體之通道形成區與具有絕緣表面之基底之間。
本發明的另一個觀點是四乙氧基矽烷、三甲基矽烷、四甲基矽烷、四甲基環四矽氧烷、八甲基環四矽氧烷、六甲基二矽氮烷、三乙氧基矽烷或三乙烷胺基矽烷可用做有機矽烷。
本發明的另一個觀點是鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、石英基底藍寶石基底或陶瓷基底可用做具有絕緣表面之基底。
在此描述中，顯示裝置指明一裝置其中使用顯示元件(例如液晶元件、發光元件或電泳元件)，即影像顯示裝置。此外，顯示裝置之範例包括如下：一模組，其中例如撓性印刷電路(FPC)、捲帶式自動黏合(TAB)捲帶或捲帶式封裝(TCP)之外部輸入終端被附著至顯示面板(例如液晶面板或發光面板)；一模組，其中印刷線路板被設於TAB捲帶或TCP之末端；及一模組，其中積體電路(IC)或中央處理單元(CPU)係經由玻璃覆晶(COG)法而直接設於顯示面板上。
本發明之應用致能具大區域之SOI基底的達成並改進利用SOI基底之製造顯示裝置的生產力。此外，可於利用SOI基底之顯示裝置中達成高性能。
以下將參照圖式詳細描述本發明之實施例模式。請注意本發明不限於下列描述，且熟悉本技藝之人士易於理解的是文中所揭露之模式及細節可在不偏離本發明之精神及範圍下以各種方式進行修改。因而，本發明不應解譯為侷限於下列所提供之實施例模式之描述。在以下將描述之本發明的結構中，配賦相同零件之代號係用於相同狀況的不同圖式中。
(實施例模式1)
依據本實施例模式之SOI基底係經由從單晶半導體基底轉換單晶半導體層為不同類型之基底(以下亦稱為"基座基底")而形成。以下，描述依據本實施例模式之SOI基底及製造該SOI基底之方法的實施例模式。
圖1A及1B顯示透視圖，其顯示依據本發明之SOI基底的結構範例。此外，圖2A至3B顯示依據本發明之SOI基底的範例之截面圖。
在圖1A、2A及2B中，SOI基底100具有堆積成層之主體結構，其中絕緣層120及單晶半導體層(以下亦稱為SOI層)130係依序堆疊於基座基底110之表面上。SOI層130係設於基座基底110之上及以絕緣層120插入其間，並構成"SOI結構"。即，複數SOI層130係設於基座基底110之上，並構成SOI基底100。圖2A及2B顯示範例其中二SOI層130為方便之故而被設於一基座基底110之 上。
SOI層130為單晶半導體，且通常應用單晶矽。另一方面，可應用經由氫離子注入分隔法而與單晶半導體基底或多晶體半導體基底分離之矽、鍺晶狀半導體層、例如砷化鎵或磷化銦之複合半導體等。
依據本發明之SOI基底的特徵為構成SOI基底之SOI層130為所需面板尺寸。SOI層130被劃分為多塊各具有包括一面板之區域，其為所需面板尺寸。在本說明書中。"面板尺寸"指明顯示部分以外顯示面板之周邊框部分的尺寸(未顯示部分)。此外，"尺寸"指明一區域。在依據本發明之SOI基底中，經由劃分半導體基底為多塊各具有包括一面板之區域(其為所需面板尺寸)所獲得之複數SOI層130黏合至基座基底110並以絕緣層120插入其間。
面板尺寸可適當地依據用途而決定，例如可使用10吋或更小之對角線的小至中型面板尺寸。相對於行動電話，其具有小至中型面板，已知顯示部分之尺寸(螢幕尺寸)為例如2.2吋(56 mm)、2.4吋(61 mm)及2.6吋(66 mm)，當行動電話具有上述面板尺寸，便可考量除了螢幕尺寸外環繞顯示部分之框部分之尺寸(螢幕框尺寸)而決定面板尺寸。
儘管SOI層130之形狀未特別予以限制，但矩形(包括方形)較佳，其致能較易處理具高整合程度之黏合SOI層130至基座基底110。當SOI層130用於顯示裝置之面板時，較佳的是SOI層130具有4：3之長寬比。經由使 SOI層130具有包括一面板之所需區域，即約等於所需面板尺寸之尺寸，其可藉結合使用完整SOI基底製造之顯示面板而於製造各類顯示裝置時以一片片面板的方式控制產量。此外，可避免劃分面板時對元件之傷害。因而，可改進產量。經由使SOI層130具有包括一面板之所需區域，即約等於所需面板尺寸之尺寸，每一面板之元件可使用一SOI層形成，因而可抑制特徵的變化。
具有絕緣表面之基底或絕緣基底被用於基座基底110。具體地，可以用於電子產業的各式玻璃基底(例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃)、石英基底、陶瓷基底或藍寶石基底做為範例。較佳的是將玻璃基底用於基座基底110：例如使用稱為"第六代"(1500 mm×1850 mm)、"第七代"(1870 mm×2200 mm)或"第八代"(2200 mm×2400 mm)之大尺寸樣品玻璃。經由將大尺寸樣品玻璃用於基座基底110並以本發明之應用製造SOI基底，該SOI基底可具有大區域。在經由黏合藉劃分半導體基底為多塊各包括一面板之區域(具體地即所需面板尺寸)所獲得之複數SOI層至具有絕緣表面之基座基底並以絕緣層插入其間而形成的SOI基底中，每一SOI層具有所需面板尺寸；因而可提升使用一基座基底製造之顯示面板的數量。因而，可改進以併入其中之顯示裝置所製造之終端產品(顯示裝置)的生產力。
絕緣層120被設於基座基底110與SOI層130之間。絕緣層120可具有單層結構或堆疊層結構。黏合至基座基 底110之表面(以下亦稱為"黏合表面")為平滑及親水性。在此描述中，以下形成於黏合表面上之層亦稱為"黏合層"。圖2A顯示一範例其中黏合層122被形成做為絕緣層120。氧化矽層適於黏合層122，其具有平滑表面並可形成親水性表面。特別是，藉使用有機矽烷做為來源氣體之化學蒸汽沈積法製造之氧化矽層較佳。有關有機矽烷，可使用包含矽之複合物例如四乙氧基矽烷(縮寫：TEOS；化學方程式：Si(OC2 H5 )4 )、四甲基矽烷(縮寫：TMS；化學方程式：Si(CH3 )4 )、三甲基矽烷(化學方程式：(CH3 )3 SIH)、四甲基環四矽氧烷(縮寫：TMCTS)、八甲基環四矽氧烷(縮寫：OMCTS)、六甲基二矽氮烷(縮寫：HMDS)、三乙氧基矽烷(化學方程式：SiH(OC2 H5 )3 )或三乙烷胺基矽烷(化學方程式：SiH(N(CH3 )2 )3 )。
較佳的是具有平滑表面並形成親水性表面之黏合層122具有5至500 nm之厚度。經由使黏合層122具有上述範圍內之厚度，可使粗糙膜形成表面平滑並確保發展中黏合層122之表面的平滑。此外，可免除黏合層122與所黏合基底(圖2A中為基座基底110)之間的扭曲。可進一步提供類似於黏合層122之氧化矽層用於基座基底110。相對於依據本發明之SOI基底，在黏合SOI層130至基座基底110中，其中基座基底110為具有絕緣表面或絕緣基底之基底，以有機矽烷做為來源氣體所形成之氧化矽層較佳地形成之黏合層，被設於形成黏合之任一或二表面上， 藉此可形成牢固的黏合。
圖2B顯示一範例，其中絕緣層120具有堆疊層結構：具體地，顯示一範例其中包括黏合層122及含氮之絕緣層124被形成做為絕緣層120。含氮之絕緣層124被設於SOI層130與黏合層122之間以便黏合層122係形成於基座基底110之黏合表面上。含氮之絕緣層124係使用氮化矽層、氧氮化矽層或氮氧化矽層以具有單層結構或堆疊層結構。例如含氮之絕緣層124可經由從SOI層130端堆疊氮氧化矽層及接著為氧氮化矽層。配置黏合層122以便形成與基座基底110之黏合。較佳地配置含氮之絕緣層124以避免例如可移動離子之雜質或濕氣擴散進入SOI層130並因而污染SOI層130。
請注意，氮氧化矽層表示包含氧多於氮之膜，且在使用拉塞福背向散射分析(RBS)及氫正向散射(HFS)實施測量的狀況下，包含濃度分別為50至70原子數%、0.5至15原子數%、25至35原子數%及0.1至10原子數%之範圍的氧、氮、矽及氫。此外，氧氮化矽層表示包含氮多於氧之膜，且在使用RBS及HFS實施測量的狀況下，包含濃度分別為5至30原子數%、20至55原子數%、25至35原子數%及10至30原子數%之範圍的氧、氮、矽及氫。請注意氧、氮、矽及氫之百分比落於上述範圍內，其中包含於氮氧化矽層或氧氮化矽層之原子總量定義為100原子數%。
圖1B、3A及3B顯示若干範例，其中提供包括黏合 層之絕緣層150用於基座基底110。絕緣層150可具有單層結構或堆疊層結構。黏合至SOI層130之表面為平滑及親水性。較佳的於基座基底110與黏合層之間提供障壁層以避免鹼金屬、鹼土金屬等之可移動離子從做為基座基底110之玻璃基底擴散。
圖3A顯示一範例，其中形成包括障壁層152及黏合層154之堆疊層結構做為絕緣層150。有關黏合層154，可提供類似黏合層122之氧化矽層。此外，可適當地提供用於SOI層130之黏合層。圖3A顯示一範例，其中亦提供用於SOI層130之黏合層122。由於黏合層於黏合SOI層130至基座基底110中形成黏合，該等結構可達成更牢靠的黏合。障壁層152係使用氧化矽層、氮化矽層、氮氧化矽層或氧氮化矽層形成，以具有單層結構或堆疊層結構。較佳地，障壁層152係使用含氮絕緣層形成。
圖3B顯示一範例，其中提供用於基座基底110之黏合層：具體地，提供一範例其中包括障壁層152及黏合層154之堆疊層結構做為基座基底110上絕緣層150。此外，提供用於SOI層130之氧化矽層126。在黏合SOI層130至基座基底110中，氧化矽層126形成與黏合層154之黏合。較佳的經由熱氧化方法形成矽氧化物層126。亦可使用化學氧化物做為氧化矽層126。化學氧化物可經由例如以包含臭氧之水處理半導體基底之表面而形成。由於化學氧化物之形成可反映半導體基底之表面的平面度所以較佳。
其次，描述製造依據本發明之SOI基底的方法。此處，顯示製造SOI基底之方法範例的圖2A係參照圖4A至6C加以描述。
首先，準備半導體基底101(參照圖4A及6A)。有關半導體基底101，可使用例如單晶半導體基底或多晶體半導體基底之市售半導體基底：具體地，可使用半導體基底(例如矽基底或鍺基底)或複合半導體(例如砷化鎵或磷化铟)基底。市售矽基底之典型尺寸為直徑5吋(125 mm)、6吋(150 mm)、8吋(200 mm)及12吋(300 mm)，且大部分市售矽基底為圓形。此外，膜厚度可適當地判斷直至約1.5 mm。
其次，經由電場加速之離子104從半導體基底101之表面注入，使得離子摻雜層103形成於特定深度之區中(參照圖4A及6A)。請注意在此描述中，離子注入表示半導體基底係以加速離子照射，使得形成用於照射之離子的元素係包含於半導體基底中。此外，離子摻雜層表示經以離子照射半導體基底而被弱化具有細微凹處之區，以下亦稱為"分隔層"。半導體基底以之後的熱處理而於分隔層被劃分，使得SOI層可形成於基座基底之上。以離子104照射之實施係考量之後轉換為基座基底之SOI層的厚度。較佳的是SOI層具有5至500 nm之厚度，更佳的為10至200 nm。加速電壓及離子照射中離子之劑量係適當地考量將轉換之SOI層的厚度而予判斷。有關離子104，可使用氫、氦或例如氟之鹵素的離子。有關離子104，較佳的使 用包括原子或以電漿激發選自氫、氦及鹵素元素之來源氣體形成之相同原子之離子種類。在注入氫之狀況下，較佳的包含H＋ 、H2 ＋ 及H3 ＋ ，其中H3 ＋ 可包含較高比例。因而，可提升離子照射之效率並可縮短離子照射之時間。此外，該等結構致能簡單的分隔。
為於特定深度形成分隔層103，在一些狀況下需以高劑量比例實施離子104照射。在此狀況下，半導體基底101之表面視狀況而變得粗糙。因而，可提供具50至200 nm厚度之氮化矽層、氧氮化矽層等做為應用離子之半導體基底之表面的保護層。
其次，黏合層122被形成於半導體基底101之上(參照圖4B及6B)。黏合層122係形成於半導體基底101之表面上，其形成與基座基底之黏合。有關此處所形成之黏合層122，如上述經由使用有機矽烷做為來源氣體之化學蒸汽沈積法所形成之氧化矽層較佳。其亦可使用經由使用矽烷做為來源氣體之化學蒸汽沈積法所形成之氧化矽層。未發生自半導體基底101中所形成之分隔層103除氣之溫度被應用以經由化學蒸汽沈積法而形成一膜。例如應用350℃或更低之膜形成溫度。經由化學蒸汽沈積法之高於膜形成溫度之溫度的熱處理被應用於隔離SOI層與例如單晶半導體基底或多晶體半導體基底之半導體基底的熱處理。
其次，半導體基底101經處理而具有所需尺寸及形狀(參照圖4C及6C)：具體地，半導體基底101經處理而 具有所需面板尺寸。圖6C顯示一範例，其中圓形之半導體基底101被劃分為多塊以形成矩形之半導體基底102。此時，亦劃分黏合層122及分隔層103。即，獲得各具有所需面板尺寸之半導體基底102，其包括特定深度之分隔層103，並具有形成於表面(黏合基座基底之表面)之上的黏合層122。
較佳的是半導體基底102具有各類顯示裝置之面板尺寸。面板尺寸係依據結合面板等之終端產品而適當地決定：例如面板尺寸可為小於10吋之對角線，其為小至中型面板之面板尺寸。例如，在半導體基底102應用至具2.4吋對角線之螢幕尺寸之行動電話的狀況下，面板尺寸係考量除了2.4吋對角線之螢幕尺寸以外之螢幕框尺寸而決定。半導體基底102之形狀可依據終端產品等之用途而適當地決定。在半導體基底102應用於顯示裝置的狀況下，較佳的是半導體基底102具有具約3：4之長寬比的矩形形狀。此外，較佳的是半導體基底102具有矩形形狀。因而，之後製造步驟中之處理是容易的，且半導體基底102可有效率地從半導體基底101切割。半導體基底101可以切割設備加以劃分，例如切方塊之器具或線鋸、雷射、電漿電子束或任何其他切割工具。
直至提供黏合層於半導體基底之表面上的步驟順序可適當地變更。圖4A至4C及6A至6C顯示一範例，其中分隔層係形成於半導體基底中，黏合層則設於半導體基底的表面上，且接著半導體基底經處理而具有所需面板尺寸 。然而，亦可採取下列方法，例如：在處理半導體基底以便具有所需面板尺寸之後，分隔層便形成於具有所需面板尺寸之半導體基底中，並提供用於具有所需面板尺寸之半導體基底表面的黏合層。
其次，基座基底110及半導體基底102彼此黏合。圖5A顯示一範例，其中置放黏合層122之半導體基底102的表面緊密接觸基座基底110，且基座基底110及黏合層122彼此黏合，使得基座基底110及半導體基底102彼此黏合。請注意，較佳的是形成黏合(黏合表面)之表面被充分清理。基座基底110與黏合層122之間的緊密接觸形成黏合。凡得瓦爾力作用於此黏合上，且基座基底110及半導體基底102經由壓力而彼此黏合，使得因氫黏合而形成牢固的黏合。
可使黏合表面活化以形成基座基底110與黏合層122之間的有利黏合。例如形成黏合之一或二表面係以原子束或離子束照射。在利用原子束或離子束的狀況下，可使用惰性氣體(例如氬)中性原子束或惰性氣體離子束。亦可經由電漿照射或輻射處理而使黏合表面活化。該表面處理甚至在400℃或更低之溫度下有利於形成不同材料之間的黏合。
在半導體基底102黏合至基座基底110並以黏合層122插入其間之後，較佳地實施熱處理或壓力處理。熱處理或壓力處理可改進黏合強度。較佳的是熱處理之處理溫度係低於或等於基座基底110之耐熱溫度。在考量基座基 底110及半導體基底102的耐壓性下，實施壓力處理使得壓力以垂直的方向應用至黏合表面。
其次，實施熱處理使得部分半導體基底102與基座基底110分離，分隔層103則做為分裂平面(參照圖5B)。較佳的是熱處理的處理溫度係高於或等於黏合層122之膜形成溫度，並低於或等於基座基底110的耐熱溫度。例如以400至600℃之處理溫度實施熱處理，藉此發生分隔層103上所形成之微小凹處的體積變化，並因而可沿分隔層103分隔。因為黏合層122黏合至基座基底110所以具有與半導體基底102之結晶度相同的SOI層130便留在基座基底110之上。請注意，在本描述中"分裂"表示部分半導體基底係於分隔層分離，分隔層乃實施以氫、氦或例如氟之鹵素照射而被弱化具有微小凹處，使得SOI層形成於基座基底之上。此外，"分裂平面"指明經由分隔而設於基座基底之上之SOI層的分隔平面(基座基底對面之平面)。
以上述方式，形成SOI結構，其中SOI層130被設於基座基底110之上並以黏合層122插入其間。請注意，依據本發明之SOI基底具有一特徵，即複數SOI層係設於一基座基底之上並以黏合層插入其間。例如，形成一分隔層，於一表面形成黏合層，及準備經由處理為各具有所需面板尺寸之多塊而形成之所需數量的半導體基底102。接著，如圖8A中所示黏合所需數量的半導體基底102至基座基底110之後，便如圖8B中所示，經由熱處理而一次實 施分隔，使得可製造SOI基底。除了經由熱處理而一次實施分隔外，亦可重複黏合一或若干半導體基底102至基座基底110並分離部分半導體基底102之步驟以製造SOI基底。
較佳地系統化配置半導體基底102於基座基底110之上，因為該等配置使之後的步驟容易。例如，電荷耦合裝置(CCD)攝影機或電腦等控制系統之使用致能半導體基底102之系統化配置及黏合。另一方面，可於基座基底110或半導體基底102上形成標誌等以調整位置。儘管圖8A及8B顯示鄰近SOI層之間具有若干空間之結構，但SOI層應儘可能配置愈小空間。
較佳的是經由分隔所獲得之SOI層歷經化學機械研磨(CMP)以便使表面平坦化。另一方面，可以雷射束照射SOI層之表面而實施平坦化，取代使用例如CMP之實體研磨方法。雷射束照射較佳地於包含10 ppm或更低濃度之氧的氮氣中實施。原因是當於氧氣中實施雷射束照射時，SOI層之表面是粗糙的。此外，可實施CMP等以薄化所獲得的SOI層。
圖7A至7C顯示於基座基底上提供黏合層以形成SOI層之步驟。此處，描述製造圖3B中所示SOI基底之方法的範例。
圖7A顯示以由電場加速之離子104照射具氧化矽層126之半導體基底101以形成特定深度之分隔層103的步驟。氧化矽層126可經由CVD法或濺鍍法而形成，較佳 地是經由熱氧化法。有關氧化矽層126，亦可使用經由包含臭氧等之水處理之半導體基底的表面所形成之化學氧化物。類似於圖4A中半導體基底101之半導體基底可用於圖7A中半導體基底101。此外，以氫、氦或例如氟之鹵素的照射係以類似於圖4A中所示的方式實施。基於半導體基底101之表面上氧化矽層126的形成，可避免因離子照射半導體基底之表面的傷害之平面度損失。
圖7B顯示產生半導體基底102之表面的步驟，在其上產生與基座基底110緊密接觸之氧化矽層126，且在基座基底110上形成障壁層152及黏合層154，藉此形成黏合。經由半導體基底102上之氧化矽層126緊密接觸基座基底110上之黏合層154而形成黏合。經由處理半導體基底101為各具所需面板尺寸之多塊而獲得半導體基底102，其中形成分隔層103並於表面形成氧化矽層126。障壁層152可經由CVD法或使用氧化矽層、氮化矽層、氮氧化矽層或氧氮化矽層之濺鍍法而形成，以具有單層結構或堆疊層結構。有關黏合層154，可形成類似於黏合層122之氧化矽層。
接著，如圖7C中所示，部分半導體基底102被分離。用於分隔之熱處理係以類似於圖5B中所示之方式實施：部分半導體基底102與基座基底110分離，且分隔層103做為分裂平面。在分隔之後，剩下具有與基座基底110上之半導體基底102相同結晶度的SOI層130，使得可獲得如圖1B中所示之SOI基底。圖7C中所示SOI基 底具有一結構，其中SOI層130被設於基座基底110之上，且障壁層152、黏合層154及氧化矽層126插入其間。在分隔之後，可實施CMP、雷射束照射等以平坦化或薄化所獲得之SOI層。
基於依據本發明之SOI基底之製造方法的應用，即使基座基底110具有600℃或更低之耐熱溫度(例如玻璃基底)，亦可獲得具高黏合強度之黏合部分的SOI層130。此外，由於可應用600℃或更低之處理溫度，可使用例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃之稱為"無鹼玻璃"之電子產業的各類玻璃基底做為基座基底110。不用說，其亦可使用陶瓷基底、藍寶石基底、石英基底等。即，單晶半導體層可形成於基底之上而具有一公尺以上之側邊。基於該等大尺寸基底之使用，可製造顯示裝置(例如液晶顯示裝置)或半導體積體電路。
依據本發明之SOI基底具有一結構，其中面板尺寸之SOI層被設於基座基底之上。該等結構致能使用一SOI層之所需顯示面板的形成，並可達成產量改進。此外，可使用一SOI層形成所需顯示面板，並因而抑制形成顯示面板之元素變化。
此外，即使在SOI層轉換為基座基底中發生SOI層之晶體缺陷，仍可以一片片面板的方式控制產量。且，即使不同類的材料彼此黏合，由於各具面板尺寸之SOI層被轉換為基座基底，所以可減輕壓力；因此，可達成產量改進。
經由於基座基底之上提供複數SOI層，依據本發明之SOI基底可具有大區域。因此，可僅經由一連串製造處理而製造大量顯示面板，且可因而改進經由結合顯示面板所製造之終端產品的生產力。
基於使用上述方式製造之SOI基底，可製造顯示裝置。圖9A至9C顯示依據本發明之顯示裝置範例的示意圖。此處顯示形成液晶顯示裝置之範例。圖9A為範例之頂視圖的示意圖。圖9B為沿圖9A中範例之線OP的截面圖。圖9C為顯示裝置之範例的透視圖。
依據本實施例模式之液晶顯示裝置包括顯示部分620、第一驅動電路部分630及第一基底600之上的第二驅動電路部分650。顯示部分620、第一驅動電路部分630及第二驅動電路部分650係以第一基底600與第二基底690之間的密封劑680密封。此外，連接從外部傳輸信號或電位至第一驅動電路部分630及第二驅動電路部分650之外部輸入終端的終端區670被設於第一基底600之上。
如圖9B中所示，包括電晶體之畫素電路部分628被設於顯示部分620中。包括電晶體之周邊電路部分638被設於第一驅動電路部分630中。做為基座絕緣層之絕緣層602、絕緣層604及黏合層606依序堆疊於第一基底600與畫素電路部分628及周邊電路部分638之間。做為層際絕緣層之絕緣層608及絕緣層609被設於畫素電路部分628及周邊電路部分638之中或之上。畫素電路部分628中電晶體之源極區或汲極區經由絕緣層609中形成之開口 電性連接至畫素電極660。儘管包括電晶體之電路被整合於畫素電路部分628中，但為方便之故圖9B顯示一電晶體之截面圖。而且在周邊電路部分638中，儘管包括電晶體之電路被整合，但為方便之故顯示二電晶體之截面圖。
夾於覆蓋畫素電極660之定向膜682與定向膜687之間的液晶層684被設於畫素電路部分628及周邊電路部分638之上。在液晶層684中，距離(格間隙)係以間隔器686控制。第二基底690被設於定向膜687之上，並以逆電極688及濾色器689插入其間。第一基底600及第二基底690係以密封劑680而牢固地黏合。
起偏板692被設於第二基底690的外側。因為實施例模式顯示反射式液晶顯示裝置，所以顯示之範例其中提供用於第二基底690之起偏板。在穿透式液晶顯示裝置的狀況下，例如可提供用於每一第一基底600及第二基底690之起偏板。
提供用於終端區670的終端電極674。終端電極674係經由各向異性傳導層676而電性連接至外部輸入終端678。
其次，描述圖9A至9C中所示液晶顯示裝置之製造方法的範例。
首先，提供依據本發明之SOI基底(參照圖11A)。此處顯示一範例，其中使用類似於圖2A中所示之SOI基底。
複數SOI層610被設於基底600之上，其為基座基底 並以絕緣層602及604和黏合層606插入其間。SOI層610經處理而各具有所需面板尺寸。儘管此處為方便之故而描述一範例，其中顯示裝置係使用包括一SOI層之面板形成區610b製造，但其亦可於同時在鄰近面板形成區610a中製造顯示裝置。
具有絕緣表面或絕緣基底之基底被用於基底600。其係使用例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃等稱為"無鹼玻璃"之電子產業之各類玻璃基底；石英基底；陶瓷基底；藍寶石基底等。在本範例中係使用玻璃基底。
提供絕緣層602及604以避免鹼金屬、鹼土金屬等之可移動離子自玻璃基底擴散。具體地，可形成類似於上述障壁層之絕緣層。較佳地形成用於絕緣層602及604中至少之一的含氮絕緣層(例如氮化矽層或氧氮化矽層)。有關黏合層606，可形成類似於黏合層122之氧化矽層。
本實施例顯示一範例，其中絕緣層602及604係形成於基底600之上，黏合層606係形成於與SOI層分離之半導體基底端，基底600及半導體基底彼此黏合，且接著部分半導體基底被分離以形成SOI層610。具體地，形成於半導體基底之上的黏合層606與形成於基底600之上的絕緣層604緊密接觸，以便絕緣層604及黏合層606彼此黏合，使得基底600及半導體基底彼此黏合。經由氫、氦或鹵素之離子照射而形成之分隔層係以特定深度事先形成於半導體基底中。接著，實施熱處理以分離部分半導體基底 ，且半導體基底中分隔層係做為分裂平面，使得獲得SOI層610。在本範例中，黏合層606係形成於半導體基底端上，使得黏合層606具有幾乎與SOI層610相同的尺寸。即，黏合層606亦以類似於SOI層610之方式而於鄰近面板形成區610a及610b之間分裂。此外，因為絕緣層602及604係形成於基座基底之基底600之上，所以絕緣層602及604形成跨越面板形成區610a及610b之連續層。所使用之SOI基底可具有依據本發明之任一結構，並可具有圖2A至3B中所示之任一結構。例如，黏合層可設於基座基底端上，或例如熱氧化膜之絕緣層可設於半導體基底與黏合層之間。
選擇性地蝕刻SOI層610以形成顯示部分620中第一SOI層621和第一驅動電路部分630中第二SOI層631及第三SOI層641。接著閘極電極614被形成於第一SOI層621、第二SOI層631及第三SOI層641之上並以閘絕緣層612插入其間(參照圖11B)。
經由選擇性地蝕刻SOI層610而獲得第一SOI層621、第二SOI層631及第三SOI層641，以具有所需形狀。在本實施例模式中，SOI層610被處理為複數個島形並分離。在第一SOI層621、第二SOI層631及第三SOI層641之厚度為所需小於所準備之SOI基底的SOI層之厚度的狀況下，SOI層可經蝕刻而具有較小厚度。另一方面，SOI層可部分改變其品質(質變)且改變的部分可選擇性地蝕刻以具有較小厚度。SOI層的質變表示氧化處理、氮 化處理等。此外，可形成第一SOI層621、第二SOI層631及第三SOI層641使得末端部分經由適當地控制蝕刻狀況等而為接近垂直的錐形或和緩的錐形。例如末端部分可為大於或等於45∘並小於95∘之錐角的錐形，較佳的為大於或等於60∘並小於95∘，或可為小於45∘之錐角的和緩的錐形。
為控制將完成之電晶體的閾值電壓，授予一傳導性類型之雜質元素可以低濃度添加至第一SOI層621、第二SOI層631及第三SOI層641。在此狀況下，雜質元素亦被添加至電晶體的通道形成區。此時添加之雜質元素的添加濃度係低於做為源極區或汲極區之高濃度雜質區之濃度及做為輕度摻雜汲極(LDD)區之低濃度雜質區之濃度。
閘極電極614係經由於整個基底上形成傳導層而形成，並接著選擇性地蝕刻傳導層以形成所需形狀。在本實施例模式中，有關閘極電極614，係於傳導層的堆疊結構形成之後，選擇性地蝕刻傳導層使得各傳導層分別跨越第一SOI層621、第二SOI層631及第三SOI層641。
形成閘極電極614之傳導層可形成如下：經由CVD法或濺鍍法而於整個基底上形成傳導層，該濺鍍法係使用例如鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鉻(Cr)、鋁(Al)或鈮(Nb)之金屬元素或合金，或包含上述金屬元素之複合材料，並接著選擇性地蝕刻傳導層。此外，半導體材料係以多晶體矽為代表，對此亦可使用例如曾被添加之磷的授予一傳導類型之雜質元素。
儘管本實施例模式顯示該範例其中閘極電極614具有二傳導層之堆疊結構，但閘極電極可具有三或更多層之單層結構或堆疊層結構。此外，傳導層之側面可為錐形。在閘極電極具有傳導層之堆疊層結構的狀況下，較低部分中傳導層可較較高部分中傳導層寬，或傳導層之側面彼此間可具有不同之錐角。
閘絕緣層612係形成於第一SOI層621與閘極電極614之間、第二SOI層631與閘極電極614之間及第三SOI層641與閘極電極614之間。閘絕緣層612可經由CVD法、濺鍍法、原子層沈積(ALD)法等，使用氧化矽、氮氧化矽、二氧化鉛、氧化铝、氧化鉭等而形成。此外，閘絕緣層612亦可經由藉電漿處理之固相氧化或固相氮化第一SOI層621、第二SOI層631及第三SOI層641而形成。此外，絕緣層可經由CVD法等而形成，且絕緣層可藉電漿處理而被固相氧化或固相氮化。
固相氧化或固相氮化較佳地係使用經由例如微波之高頻(通常為2.45 GHz)所激發之電漿而實施。具體地，經由高頻波激發並具有1×1011 至1×1013 cm－3 之電子密度及0.5至1.5 eV之電子溫度的電漿較佳地用於電漿處理，使得形成密集的絕緣層並以低於或等於500℃的溫度於固相氧化處理或固相氮化處理中達到實際反映速度。
當第一SOI層621、第二SOI層631及第三SOI層641之表面經電漿處理而氧化時，電漿處理係於大氣中實施，該大氣包含氧(例如包含氧、臭氧、氧化亞氮、氧化 亞氮或二氧化氮及稀有氣體(至少為氦(He)、氖(Ne)、氬(Ar)、氟(Kr)及氙(Xe)中之一)之大氣，或包含氧、臭氧、氧化亞氮、氧化亞氮或二氧化氮、氫及稀有氣體之大氣)。當形成於第一SOI層621、第二SOI層631及第三SOI層641之上的絕緣層之表面係經電漿處理而氮化時，電漿處理係於大氣中實施，該大氣包含氮(例如包含氮及稀有氣體(至少為He、Ne、Ar、Kr及Xe中之一)之大氣，包含氮、氫及稀有氣體之大氣，或包含NH3 及稀有氣體之大氣)。有關稀有氣體，較佳地使用例如Ar。此外，亦可使用Ar及Kr混合之氣體。
圖16顯示實施電漿處理之電漿處理設備1080的結構範例。電漿處理設備1080包括支架1088、供應氣體之氣體供應部1084、連接真空唧筒以排氣之排氣埠1086、天線1098、電介質板1082及供應用以產生電漿之高頻波之高頻波供應部1092。將處理目標1010係由支架1088支撐。此外，若提供用於支架1088之溫度控制器1090，便可控制將處理目標1010之溫度。將處理目標1010為歷經電漿處理之主體。在本實施例模式中，將處理目標1010相應於一堆疊主體其中堆疊絕緣層602及604、黏合層606及第一SOI層621；一堆疊主體其中堆疊絕緣層602及604、黏合層606及第二SOI層631；及一堆疊主體其中堆疊絕緣層602及604、黏合層606及第三SOI層641。另一方面，將處理目標1010相應於一堆疊主體其中絕緣層係形成於第一SOI層621之上，一堆疊主體其中絕緣層 係形成於第二SOI層631之上，及一堆疊主體其中絕緣層係形成於第三SOI層641之上。
以下描述具體範例，其中絕緣層係形成於具圖16中所示電漿處理設備1080之半導體層的表面上。電漿處理之範例包括表面修正處理，例如對基底、半導體層(SOI層)、絕緣層或傳導層實施之氧化處理、氮化處理、氧氮化處理或氫化處理。對該些處理而言，從氣體供應部1084供應之氣體可依據所需目的加以決定。
首先，將圖16中所示電漿處理設備1080之處理室排除空氣並由氣體供應部1084供應包含稀有氣體及氧或氮之氣體。將處理目標1010經由溫度控制器1090而以室溫或100至550℃之溫度加熱。將處理目標1010與電介質板1082之間距離(以下亦稱為電極間隔)約為20至200 mm(較佳為20至60 mm)。
其次，高頻波係從高頻波供應部1092供應予天線1098。此處，採用微波(頻率：2.45 GHz)做為高頻波。接著，將微波從天線1098經由電介質板1082而導入處理室；因而，產生電漿1094。基於電漿1094，便產生氧自由基(其可包括氫氧自由基)或氮自由基(其可包括氫氮自由基)。此時，便使用所供應之氣體產生電漿1094。
當電漿1094係經由採用例如微波之高頻波而產生時，便可產生具低電子溫度(低於或等於3 eV，較佳地低於或等於1.5 eV)及高電子密度(大於或等於1×1011 cm－3 )之電漿。具體地，較佳地產生具0.5至1.5 eV之電子溫度 及1×1011 至1×1013 cm－3 之電子密度的電漿。在此描述中，具有低電子溫度及高電子密度並經由採用微波而產生之電漿亦稱為"高密度電漿"。此外，利用高密度電漿之電漿處理亦稱為"高密度電漿處理"。
基於經由電漿1094產生之氧自由基(其可包括氫氧自由基)或氮自由基(其可包括氫氮自由基)，形成於將處理目標1010中SOI層之表面被氧化或氮化，藉以形成絕緣層。另一方面，形成於SOI層之上的絕緣層之表面或該表面附近被氧化或氮化。此時，若例如氬之稀有氣體混合於所供應之氣體中，便可激發各類稀有氣體而有效率地產生氧自由基或氮自由基。在稀有氣體用於所供應之氣體中的狀況下，稀有氣體可包含於所形成之絕緣層中。在此方法中，可經由有效使用電漿所激發之主動自由基而以低於或等於500℃之低溫藉固相反映而實施氧化或氮化。
本實施例模式中製造藉電漿處理而形成之閘絕緣層612的較佳範例如下：第一SOI層621、第二SOI層631及第三SOI層641於包含氧之大氣中歷經電漿處理以形成氧化矽層，且該氧化矽層之表面則於包含氮之大氣中以氮化電漿處理以形成氮電漿處理層。具體地，首先，於包含氧之大氣中經由電漿處理而於第一SOI層621、第二SOI層631及第三SOI層641上形成具3至6 nm厚度之氧化矽層。隨後，於含氮之大氣中實施電漿處理，藉此提供用於氧化矽層之表面或該表面附近之具高氮濃度之氮電漿處理層。"該表面附近"係指距氧化矽層之表面約0.25 to 1.5 nm深度之區。例如，經由於形成氧化矽層之後在含氮之大氣中實施電漿處理，便可以垂直方向在距其表面約1 nm深度之氧化矽層中形成包含20至50原子數%氮之氮電漿處理層。可依據電漿處理之狀況使用氮化矽或氧氮化矽而形成氮電漿處理層。
在任一狀況下，經由以上述電漿處理之固相氧化處理或固相氮化處理，即使使用具低於或等於600℃之耐熱溫度的玻璃基底做為基底600，仍可獲得相等於以950至1050℃溫度形成之熱氧化膜的絕緣層。即，可形成高度可靠之絕緣層做為半導體元件特別是薄膜電晶體或非揮發性記憶體中閘絕緣層的絕緣層。
圖11B顯示一範例，其中調準閘絕緣層612及閘極電極614之末端部分；然而，此並非一限制範例，且閘絕緣層612可於蝕刻閘極電極614中留下。
若具高電介質常數之材料(亦稱為高－k材料)用於絕緣層612，便使用多晶體矽、矽化物、金屬或金屬氮化物形成閘極電極614。較佳地，閘極電極614係使用金屬或金屬氮化物形成。例如，在閘極電極614中，接觸閘絕緣層612之傳導層係使用金屬氮化物材料形成，且其上傳導層係使用金屬材料形成。此組合可避免空乏層於閘極電極中延展，即使閘絕緣層被薄化亦然，並可進一步避免電晶體之驅動性能被傷害，即使實施小型化亦然。
其次，絕緣層616係形成於閘極電極614之上。接著，添加授予傳導性類型之雜質元素並使用閘極電極614做 為遮罩(參照圖11C)。本實施例模式顯示一範例，其中將授予不同傳導性類型之雜質元素添加至第一驅動電路部分630中之第二SOI層631及第三SOI層641。本實施例模式進一步顯示一範例，其中將授予與第二SOI層631之相同傳導性類型之雜質元素添加至顯示部分620中之第一SOI層621。
在顯示部分620中形成之第一SOI層621中，使用閘極電極614做為遮罩而以自我調準的方式形成一對雜質區623及設於該對雜質區623之間的通道形成區622。
在第一驅動電路部分630中形成之第二SOI層631中，使用閘極電極614做為遮罩而以自我調準的方式形成一對雜質區633及設於該對雜質區633之間的通道形成區632。在第三SOI層641中，使用閘極電極614做為遮罩而以自我調準的方式形成一對雜質區643及設於該對雜質區623之間的通道形成區642。授予不同傳導性類型之雜質元素被添加至雜質區633及643。
有關授予一傳導性類型之雜質元素，可使用授予p－類型傳導性之元素例如硼(B)、鋁(Al)或鎵(Ga)，或授予n－類型傳導性之元素例如磷(P)或砷(As)。在本實施例模式中，例如磷之授予n－類型傳導性之元素被添加至形成於顯示部分620中之第一SOI層621及形成於第一驅動電路部分630中之第二SOI層631。此外，例如硼之授予p－類型傳導性之元素被添加至第三SOI層641。當雜質元素被添加至第一SOI層621及第二SOI層631時，第 三SOI層641可選擇性地以抗蝕劑遮罩等覆蓋。同樣地，當雜質元素被添加至第三SOI層641時，第一SOI層621及第二SOI層631可選擇性地以抗蝕劑遮罩等覆蓋。
絕緣層616可使用氧化矽、氮氧化矽、氮化矽、氧氮化矽等而以CVD法、濺鍍法及ALD法形成。基於一結構其中經由於通過絕緣層616而添加授予一傳導性類型之雜質元素，可降低對於SOI層之傷害。
其次，側壁絕緣層618係形成於閘極電極614的側表面上。接著，使用閘極電極614及側壁絕緣層61做為遮罩而添加授予一傳導性類型之雜質元素(參照圖11D)。此時，具有與先前步驟(形成雜質區623、633及643之步驟)使用之相同傳導性類型之雜質元素被添加至第一SOI層621、第二SOI層631及第三SOI層641。此時所添加之雜質元素係以高於先前步驟使用之雜質元素之濃度添加。
在第一SOI層621中，使用閘極電極614及側壁絕緣層618做為遮罩而以自我調準之方式形成一對高濃度雜質區626及一對低濃度雜質區624。此時形成之高濃度雜質區626係做為源極區及汲極區，低濃度雜質區624則做為輕度摻雜汲極(LDD)區。
在第二SOI層631中，使用閘極電極614及側壁絕緣層618做為遮罩而以自我調準之方式形成一對高濃度雜質區636及一對低濃度雜質區634。此時形成之高濃度雜質區636係做為源極區及汲極區，低濃度雜質區634則做為 LDD區。在第三SOI層641中，使用閘極電極614及側壁絕緣層618做為遮罩而以自我調準之方式形成一對高濃度雜質區646及一對低濃度雜質區644。當雜質元素被添加至第一SOI層621及第二SOI層631時，第三SOI層641可選擇性地以抗蝕劑遮罩等覆蓋。同樣地，當雜質元素被添加至第三SOI層641時，第一SOI層621及第二SOI層631可選擇性地以抗蝕劑遮罩等覆蓋。
提供用於閘極電極614之側表面的側壁絕緣層618其間具絕緣層616。例如，可以自我調準之方式經由各向異性蝕刻而提供用於閘極電極614之側表面的側壁絕緣層618，該各向異性蝕刻主要係於所形成之絕緣層的垂直方向處理以隱藏閘極電極614。可使用氮化矽、氧氮化矽、氧化矽、氮氧化矽等形成側壁絕緣層618。在絕緣層616係使用氧化矽或氮氧化矽形成的狀況下，若側壁絕緣層618係使用氮化矽或氧氮化矽形成絕緣層616便可做為蝕刻制動器。在絕緣層616係使用氮化矽或氧氮化矽形成的狀況下，側壁絕緣層618較佳地係使用氧化矽或氮氧化矽形成。當做為蝕刻制動器之絕緣層係以此方式提供時，便可避免由於形成側壁絕緣層中之過度蝕刻而蝕刻SOI層。
其次，蝕刻絕緣層616的曝光部分(參照圖12A)。側壁絕緣層618與閘極電極614之間、側壁絕緣層618與第一SOI層621之間、側壁絕緣層618與第二SOI層631之間、及側壁絕緣層618與第三SOI層641之間之絕緣層616被留下。
可形成矽化物層以降低做為源極區及汲極區之高濃度雜質區之阻抗。對矽化物層而言，較佳地應用鈷矽化物或鎳矽化物。若SOI層具有小厚度，矽化物反應可繼續至其中形成高濃度雜質區之SOI層的底部部分，使得其中形成高濃度雜質區之SOI層可完全成為矽化物。
其次，絕緣層608於整個基底600之上形成並接著被選擇性地蝕刻，使得形成開口而到達形成於顯示部分620之第一SOI層621中的高濃度雜質區626。此外，形成開口而到達形成於第二SOI層631中的高濃度雜質區636及形成於第一驅動電路部分630之第三SOI層641中的高濃度雜質區646。接著，形成傳導層619以便填充開口。此外，於終端區670中形成終端電極674(參照圖12B)。
絕緣層608係經由CVD法、濺鍍法、ALD法、包覆法等形成而具有單層結構或堆疊層結構。例如，絕緣層608可使用包含氧及/或氮之無機絕緣材料例如氧化矽、氮化矽、氮氧化矽或氧氮化矽，或包含碳之絕緣材料例如類鑽碳(DLC)，而經由CVD法、濺鍍法或ALD法形成；或可使用有機絕緣材料例如環氧基樹脂、聚醯亞胺、聚醯胺、聚乙烯酚、苯環丁烯或丙烯酸樹脂，或矽氧烷材料例如矽氧烷樹脂，而經由包覆法形成。此外，絕緣層608可具有使用無機絕緣材料或包含碳之絕緣材料而形成之層，及使用有機絕緣材料或矽氧烷材料而形成之層的堆疊層結構。矽氧烷材料相應於具有矽－氧－矽黏合之材料。矽氧烷包括矽及氧之黏合的骨架結構。有關代用品，可使用包含 至少氫之有機群組(例如烷基或芳香烴)。另一方面，氟素族或氟素族及包含至少氫之有機群組可用做代用品。此外，有關絕緣層608，可經由CVD法、濺鍍法或ALD法形成絕緣層，並接著於氧大氣或氮大氣中歷經電漿處理。儘管本實施例模式顯示一範例，其中絕緣層608具有單層結構，但絕緣層608可具有二或更多層之堆疊層結構。此外，無機絕緣層及有機絕緣層可組合以形成絕緣層608。例如可做為鈍化層之氮化矽膜或氧氮化矽膜可形成於基底600的整個表面之上，且其上可形成可做為平坦化層之使用矽酸磷玻璃(PSG)或硼矽酸磷玻璃(BPSG)形成之絕緣層。
傳導層619做為源極電極及汲極電極。做為源極電極及汲極電極之傳導層619係經由形成於絕緣層608中之開口而電性連接至第一SOI層621、第二SOI層631及第三SOI層641。
傳導層619可以下列方式形成，例如：傳導層係使用例如鋁(Al)、鎢(W)、鈦(Ti)、鉭(Ta)、鉬(Mo)、鎳(Ni)、鉑(Pt)、銅(Cu)、金(Au)、銀(Ag)、錳(Mn)、釹(Nd)、碳(C)或矽(Si)之金屬元素，或合金或包含上述金屬元件之複合材料，經由CVD法或濺鍍法而形成於整個基底的表面上並具有單層結構或堆疊層結構；接著選擇性地蝕刻傳導層。有關包含鋁之合金材料的範例，可提供包含鋁做為主成分並進一步包含鎳之合金材料，及包含鋁做為主成分並進一步包含鎳和碳及 矽之任一或二者之合金材料。此外，有關包含鎢之複合材料的範例，可提供鎢矽化物。傳導層619可使用例如障壁層、鋁－矽層及障壁層之堆疊層結構，或障壁層、鋁－矽層、鈦氮化物層及障壁層之堆疊層結構。障壁層相應於鈦、鈦之氮化物、鉬或鉬之氮化物所形成之薄膜。鋁或鋁矽，其具有低阻抗且不昂貴，最適於形成做為源極電極及汲極電極之傳導層。此外，若於做為源極電極及汲極電極之傳導層中提供上及下障壁層，便可避免鋁或鋁矽之丘的產生。
終端區670中終端電極674做為用以連接之後形成之外部輸入終端(例如FPC)至第一驅動電路部分630及第二驅動電路部分650之電極。此處顯示一範例，其中終端電極674係使用與傳導層619相同之材料並具相同層而予形成。
以上述方式，包括具第一SOI層621之電晶體的畫素電路部分628係形成於顯示部分620中。此外，包括具第二SOI層631之電晶體及具第三SOI層641之電晶體的周邊電路部分638係形成於第一驅動電路部分630中。
其次，絕緣層609係形成於顯示部分620及第一驅動電路部分630之上。顯示部分620之上的絕緣層609被選擇性地蝕刻以形成到達畫素電路部分628中電晶體之傳導層619的開口。接著，形成畫素電極660以便填充該開口(參照圖12C)。
有關絕緣層609，較佳地形成平坦化層，其可平坦化 顯示部分620及第一驅動電路部分630中之粗糙並形成平坦表面。平坦化層之形成可使用有機絕緣材料例如環氧基樹脂、聚醯亞胺、聚醯胺、聚乙烯酚、苯環丁烯或丙烯酸樹脂，或矽氧烷材料例如矽氧烷樹脂。儘管此處所顯示一範例其中絕緣層609具有單層結構，但絕緣層609可具有包括二或更多層之堆疊層結構。在堆疊層結構的狀況下，例如絕緣層609可具有包括有機樹脂層等做為上層及氧化矽、氮化矽、氮氧化矽等之無機絕緣層做為下層之堆疊層結構；或其中有機絕緣層被插入無機絕緣層之間的結構。絕緣層609可經由沈澱於基底的整個表面之上而形成，並接著被選擇性地蝕刻所需區(本範例中顯示部分620及第一驅動電路部分630為所需區)以外之區。亦可選擇性地經由各式印刷法(例如網版印刷、平版印刷、凸版印刷或凹版印刷)、小滴流注法、分注器法等而形成絕緣層609。
在本實施例模式中，畫素電極660做為反射電極。因而，使用反射光之傳導材料形成畫素電極660。有關該等材料，可使用金屬元件例如鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、鉻(Cr)或銀(Ag)；或包含該等金屬元件之合金或複合材料。若形成另一反射層或顯示裝置為穿透式類型，畫素電極660可使用透光之傳導材料而予形成。有關透光之傳導材料，可使用氧化銦錫(ITO)、包含氧化矽之氧化銦錫(ITSO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、添加鎵之氧化鋅(GZO)等。
其次，形成間隔器686並接著形成定向膜682，以便覆蓋畫素電極660及間隔器686。其次，形成密封劑680以便環繞顯示部分620、第一驅動電路部分630及第二驅動電路部分650(參照圖13A)。
間隔器686之形成可使用有機絕緣材料例如環氧基樹脂、聚醯亞胺、聚醯胺、聚醯胺醯亞胺或丙烯酸樹脂；或無機絕緣材料例如氧化矽、氮化矽、氮氧化矽或氧氮化矽，以具有單層結構或堆疊層結構。在本實施例模式中，為形成圓柱形間隔器做為間隔器686，於基底的整個表面上形成絕緣層並接著蝕刻，使得獲得具所需形狀之間隔器。間隔器686之形狀並未特別限制，且球形間隔器可以是分散的。間隔器686可保持格間隙。
對定向膜682而言，可相應於液晶之作業模式而決定材料，並形成可使液晶呈均勻方向之層。例如使用聚醯亞胺、聚醯胺等形成一層並實施定向處理，使得該層可做為定向膜。有關定向處理，可實施例如摩擦或以紫外線等照射。儘管形成定向膜682之方法並未特別限制，但若使用各式印刷法或小滴流注法，定向膜682便可選擇性地形成於絕緣層609之上。
形成密封劑680以便於完成顯示裝置之後環繞至少顯示部分。在本實施例模式中，形成框形密封圖案以便環繞顯示部分620、第一驅動電路部分630及第二驅動電路部分650周圍。有關密封劑680，可使用熱固型樹脂或光硬化樹脂。可經由使填料包括於密封劑中而保持格間隙。經 由於之後密封基底及其上提供逆電極、濾色器等之另一基底的步驟中實施光照射、熱處理等而安置密封劑680。
液晶層684係形成於密封劑680所環繞之區中。此外，其上依序堆疊濾色器689、逆電極688及定向膜687之第二基底690被黏合至第一基底600(參照圖13B)。
液晶層684係使用所需液晶材料而形成。例如，液晶層684可經由將液晶材料滴入以密封劑680形成之框形密封圖案中而形成。液晶材料可經由分注器法或小滴流注法滴下。較佳的是液晶材料可於預先降低的壓力下或滴下之後除去氣體。此外，較佳的是液晶材料可滴入惰性氣體使得雜質等未混入其中。此外，較佳的是在經由滴下液晶材料而形成液晶層684之後在降低的壓力下設定大氣直至第一基底600及第二基底690彼此附著為止，使得液晶層684中不形成氣泡等。
亦可經由使第一基底600及第二基底690彼此附著，並接著使用毛細管現象將液晶材料注入密封劑680之框形圖案內部而形成液晶層684。在此狀況下，注入液晶之開口係預先於密封劑等中形成。較佳的是，液晶材料係在降低的壓力下注入。
第一基底600及第二基底690係配置成彼此相對，彼此緊密接觸，並接著製成密封劑680，使得第一基底600及第二基底690可彼此附著。此時，第一基底600及第二基底690係彼此附著，使得液晶層684被插入提供用於第二基底690之定向膜687與提供用於第一基底600之定向 膜682之間。亦可於第一基底600及第二基底690彼此附著及形成液晶層684之後，經由熱處理修正液晶層684之定向混亂。
對於第二基底690而言，係使用透光之基底。例如可使用各類玻璃基底例如鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃或鋇硼矽酸鹽玻璃；石英基底；陶瓷基底或藍寶石基底。
在附著之前，濾色器689、逆電極688及定向膜687依序形成於第二基底690之上。除了濾色器689之外，可提供用於第二基底690之黑色矩陣。可提供用於第二基底690外部之濾色器689。若顯示裝置實施單色畫顯示便可省略濾色器689。可提供用於第二基底690端之密封劑。在提供用於第二基底690端之密封劑的狀況下，液晶材料被滴入提供用於第二基底690之框形圖案內部。
可使用透光之傳導材料形成逆電極688，例如氧化銦錫(ITO)、包含氧化矽之氧化銦錫(ITSO)、氧化鋅(ZnO)、氧化銦鋅(IZO)或添加鎵之氧化鋅(GZO)。定向膜687可以類似於定向膜682之方式形成。
以上述方式，獲得一結構其中包括液晶層684之顯示部分620、第一驅動電路部分630及第二驅動電路部分650被密封於第一基底600與第二基底690之間。在形成於顯示部分620、第一驅動電路部分630或第二電路部分650中之電路部分中，除了電晶體外可同時形成一電阻、一電容等。此外，電晶體之結構並未特別限制。例如，電晶體可具有多閘極結構其中相對於一SOI層而提供複數個 閘極。
其次，彼此附著之第一基底600及第二基底690被劃分為各具所需面板尺寸之多塊(參照圖14A)。在本實施例模式中，彼此附著之第一基底600及第二基底690被劃分，使得面板形成區610a及610b彼此分離。終端電極674係於個別的表面曝光。包括液晶層684之顯示部分620及第一驅動電路部分630係以密封劑680密封。第一基底600及第二基底690可以切割設備劃分，例如畫線器設備、斷裂器設備或輥式切割器。
其次，終端區670之上的第二基底690被劃分(參照圖14B)。在本實施例模式中，實施劃分使得終端電極674上第二基底69、濾色器689、逆電極688及定向膜687被移除。以上述方式，可獲得具所需面板尺寸之顯示面板。
參照圖10A至10D中所示頂部表面之示意圖而詳細描述附著基底之劃分。
圖10A為相應於圖11A中所示SOI基底之頂部表面的示意圖。此處顯示一範例，其中各包括劃分之SOI層610的面板形成區610a、面板形成區610b、面板形成區610c及面板形成區610d係形成於一基底600之上。用於每一面板形成區610a至610d而提供之SOI層610具有所需面板尺寸。
圖10B為顯示面板之頂部表面的示意圖，其中附著第二基底690至第一基底600之步驟係於圖11B至13A中所 示步驟之後如圖13B中所示地完成。提供e顯示部分620、第一驅動電路部分630及第二驅動電路部分650並於每一面板形成區610a至610d中以密封劑680密封。圖13B相應於圖10B中之線QR沿線之截面圖。
其次，第一基底600及第二基底690彼此附著並沿圖10B中箭頭6002及箭頭6004方向被劃分以分裂為面板形成區。圖14A相應於沿圖10C中線Q'R'之截面圖。
其次，第二基底690沿圖10C中箭頭6012及箭頭6014方向被劃分，使得終端區670如圖10D中所示被曝光。終端區670包括終端電極674，其之後連接至使用各向異性傳導層等之外部輸入終端。圖14B相應於沿圖10D中線Q"R"之截面圖。以上述方式，可獲得顯示面板6100a6100b、6100c及6100d。構成顯示面板6100a之元件包括設於面板形成區610a中之一SOI層。同樣地，構成其他顯示面板之元件各包括設於每一面板形成區之一SOI層。因而，可抑制特徵中變化。
儘管此處顯示一範例，其中彼此附著之第一基底600及第二基底690被劃分，且接著第二基底690被進一步劃分，預先處理而具所需尺寸之第二基底690可附著至第一基底600。
此外，儘管此處顯示一範例，其中為了方便之故而使用一基座基底製造四個顯示面板，但本發明並不特別侷限於此。如上述，提供用於依據之SOI基底之各具有所需面板尺寸之複數SOI層，並可一次使用每一SOI層而製造複 數個顯示面板。因而，可使用一基座基底而製造之顯示面板的數量可與設於基座基底之上之SOI層的數量成比例地增加，使得生產力引人注目地改進。
其次，提供用於第二基底690之起偏板692。此外，外部輸入終端678經由各向異性傳導層676而連接至終端電極674，使得顯示面板電性連接至外部(參照圖15)。
提供用於第二基底690之外部(液晶層684等未被密封之側)之起偏板692。在液晶顯示裝置為穿透式類型的狀況下，可提供用於第一基底600之外部(液晶層684等未被密封之側)之另一起偏板。除了起偏板外，可提供例如阻滯板或抗反射膜之光學膜。
外部輸入終端678具有從外部傳輸信號(例如視頻信號、時脈信號、起始信號或重置信號)或電位之功能。在本實施例模式中，FPC被連接做為外部輸入終端678。終端電極674被電性連接至第一驅動電路部分630及第二驅動電路部分650。
以上述方式，可獲得顯示裝置。在液晶顯示裝置為反射類型之狀況下，儘管可使用外部光(例如日光或室內光源)等，但可提供例如冷陰極管或發光二極體(LED)元件之光源；由導光板等構成之前光；反射片等。前光可提供用於顯示裝置之檢視端。即使無法充分提供外部光，前光之提供致能清晰顯示。
在液晶顯示裝置為穿透式類型或半穿透式類型之狀況下，提供背光其係由例如冷陰極管或LED元件之光源、 導光板、反射片等組成。提供用於顯示裝置之檢視端對面(背面)之背光。在液晶顯示裝置為穿透式類型之狀況下，光源之光穿透至檢視端，藉此可實施顯示。
在本實施例模式中，使用SOI基底其中各具所需面板尺寸之複數SOI層均設於基底600之上。形成元件之SOI層被分裂為構成一顯示裝置之每一顯示面板。因而，可避免將SOI層劃分為每一顯示面板中對於SOI層之損害，使得可改進產量。此外，由於構成一顯示裝置之元件係使用一SOI層而形成，所以可抑制特徵中之變化。
儘管圖9A至15顯示一範例，其中製造包括液晶元件做為顯示元件之顯示裝置，但本發明不特別侷限於本範例。例如，可使用發光元件或電泳元件。圖21顯示包括發光元件之顯示裝置(亦稱為發光裝置或電致發光(EL)顯示裝置)的範例。圖22顯示包括電泳元件之顯示裝置(亦稱為電子報或電泳顯示裝置)的範例。由於結構除了該些顯示元件外係類似於圖9A至15中所示，所以其中說明省略。
圖21顯示一顯示裝置，其中包括取代液晶元件之發光元件710。本實施例模式顯示一範例，其中有機複合層714被插入於畫素電極(陰極)712及逆電極(陽極)716之間。有機複合層714包括至少一發光層，並可進一步包括電子注入層、電子傳輸層、電洞傳輸層、電洞注入層等。畫素電極712的末端部分係以分割層718覆蓋。分割層718可以下列方式形成：絕緣材料被沈澱於整個基底之上 並予處理，使得部分畫素電極712曝光；或選擇性地經由小滴流注法等形成。有機複合層714及逆電極716依序堆疊於畫素電極712及分割層718之上。發光元件710及第二基底690之間的空間720可以惰性氣體等填充，或樹脂等可形成於空間720中。
圖22顯示一顯示裝置，其中包括取代液晶顯示裝置之電泳元件。本實施例模式顯示一範例，其中電泳層820被插入於畫素電極812及逆電極(共同電極)814之間。電泳層820包括以黏合劑816固定的複數個微膠囊810。每一微膠囊810具有約10至200μm之直徑，並將透明液體、正電荷白色微粒及負電荷黑色微粒裝入膠囊。當電場係由畫素電極812及逆電極814提供時，白色微粒及黑色微粒便移至微膠囊810中的相對側，使得可顯示白色或黑色。電泳元件為施用此原理之顯示元件。基於電泳元件之使用，其具有高於液晶元件之反射係數，甚至在黯淡無輔助光(例如前光)處亦可識別顯示部分。此外，電力消耗少。且其一旦顯示影像便可保持，甚至當電力未供應予顯示部分時亦然。
其次，描述應用依據本發明之顯示裝置(顯示面板)之電子裝置的範例。具體地，參照圖17描述一範例，其中依據本發明之顯示裝置應用至行動電話。
在圖17中所示之行動電話中，具作業開關1904、麥克風1905等之主體(A)1901被連接至具顯示面板(A)1908、背光部分1911、顯示面板(B)1909、喇叭1906 等之主體(B)1902，使得行動電話可開啟及關閉。顯示面板(A)1908及顯示面板(B)1909被設於連同電路板1907及背光部分1911之主體(B)1902的外罩1903中。顯示面板(A)1908及顯示面板(B)1909之顯示部分經配置以便可由外罩1903中所形成之開口視窗檢視。在本實施例模式中，背光部分1911及顯示面板(A)1908經配置以便彼此重疊，且穿透式液晶顯示裝置形成。有關背光部分1911，可使用冷陰極管或LED元件。此外，有關該背光部分，可使用導光板及LED元件之組合。
顯示面板(A)1908及顯示面板(B)1909係使用依據本發明之SOI基底而製造。因而，可以高產量製造。
顯示面板(A)1908及顯示面板(B)1909之規格(例如畫素之數量)可適當地依據行動電話1900之功能而決定。例如，可結合顯示面板(A)1908及顯示面板(B)1909，前者做為主螢幕及後者做為次螢幕。
依據本實施例模式之行動電話可依據功能及用途而採取各式模式。例如，影像拾取可併入樞紐1910以形成配備照相機之行動電話。此外，作業開關1904、顯示面板(A)1908及顯示面板(B)1909可置入一外罩中。
圖18A顯示顯示面板(A)1908之結構的範例。在顯示面板(A)1908中，置放畫素電極之第一基底1920與面對第一基底之第二基底1923以密封劑1922而彼此附著。形成密封劑1922以便環繞顯示部分1921。液晶層係設於第一基底1920、第二基底1923及密封劑1922所環繞之 區中(框形密封圖案之內部)。
圖18B顯示顯示面板之另一結構，其與圖18A中不同。在圖18B中，與圖18A中相同之部分係以相同代號指明。在圖18B之面板中，驅動顯示部分之驅動電路IC 1927係設於第一基底1920上使得電路被集成。
圖18C顯示顯示面板之另一結構，其與圖18A中不同。在圖18C中，與圖18A中相同之部分係以相同代號指明。在圖18C之面板中，驅動顯示部分1929之驅動電路部分1928係形成於與第一基底1920之相同基底之上。此外，不僅驅動電路，其他電路(例如光學感應器電路或CPU)亦可形成於相同基底之上。
例如起偏板、抗反射膜或濾色器等所需光學膜可形成而與圖18A至18C中所示之顯示面板重疊。應注意的是，圖18A至18C中所示之FPC 1924被連接至第一基底1920。
經由使用依據本發明之SOI基底而製造顯示裝置(顯示面板)，製造處理可使用大尺寸基底而同時進行，使得可改進生產力。此外，SOI基底係使用複數SOI層而形成；且可經由使每一SOI層具有約等於製造例如顯示面板之顯示裝置中所需面板尺寸之尺寸而改進產量。
(實施例模式2)
本實施例模式顯示一範例，其中係以不同於上述實施例模式之方法製造SOI基底。
首先，提供半導體基底200(參照圖23A)。對半導體基底200而言，可使用類似於半導體基底101之基底：例如，可使用矽基底、鍺基底或砷化鎵、磷化銦等之複合半導體基底。
較佳的是含氮絕緣層202被形成於半導體基底200的一表面之上。可使用氮化矽層、氧氮化矽層或氮氧化矽層而形成含氮絕緣層202，以具有單層結構或堆疊層結構。含氮絕緣層202之提供例如可移動離子之雜質或濕氣擴散進入SOI層並因而污染SOI層。此外，含氮絕緣層202可做為以離子實施照射中之保護層以形成分隔層。
其次，選擇性地蝕刻半導體基底200(參照圖23B)。在本實施例模式中，經蝕刻而提供用於半導體基底之凹槽(以下亦稱為凹部)，使得形似禮帽中所留下之部分(以下亦稱為凸部)各具有包括一面板之區域，其為所需面板尺寸。在此描述中，經由選擇性地蝕刻半導體基底而形成凹槽之處理稱為"凹槽處理"。
每一凸部係經由凹槽處理而形成，以便具有包括一面板之區域，此即所需面板尺寸：例如，較佳的是面板尺寸為小於10吋之對角線，此為小至中型面板尺寸。在面板應用至行動電話的狀況下，已知的螢幕尺寸為約2.4至3吋之對角線，且面板尺寸除了螢幕尺寸外可考量螢幕框尺寸而決定。留在半導體基底200中之凸部構成之後被轉換為基座基底之SOI層。即，經由凹槽處理而形成每一凸部，以便具有包括一面板之區域，使得經由劃分半導體基底 為多塊各具包括一面板之區域所獲得之SOI層可被轉換為基座基底。此外，經由凹槽處理而形成複數個被分割之凸部，使得複數SOI層可被轉換為基座基底。
半導體基底200被蝕刻，其中部分以遮罩選擇性地覆蓋而保留，使得可獲得各具包括一面板之區域之凸部，該區域為所需面板尺寸。抗蝕劑遮罩或使用絕緣層形成之硬遮罩可應用至遮罩。蝕刻之後，可適當地移除不必要之遮罩。此外，在本實施例模式中，由於含氮絕緣層202係形成於半導體基底200之上，所以亦選擇性地蝕刻含氮絕緣層202。因而，含氮絕緣層202在凹槽處理之後保留在凸部。
半導體基底200之蝕刻深度(凹槽處理之深度)係適當地考量之後將轉換為基座基底之SOI層厚度而決定。SOI層之厚度可由形成照射之離子的元素之添加深度決定。在本實施例模式中，較佳的是半導體基底200之凹槽處理的深度(所形成之凹槽深度)大於分隔層之深度。經由使凹槽之深度大於半導體基底200之凹槽處理中分隔層，當SOI層之後被轉換為基座基底時，僅半導體基底200之凸部可輕易地被轉換。
其次，半導體基底200係以表面之電場所加速之離子照射進入特定深度，使得分隔層204形成(參照圖23C)。分隔層204可以類似於圖4A的方式形成，並可經氫、氦或例如氟之鹵素的離子照射而形成。離子照射係從配置凹槽之半導體基底200側實施(在本實施例模式中，係為 配置含氮絕緣層202之側)。
由於凹槽係預先形成於半導體基底200中以具有大於分隔層204之深度，所以可形成分隔層204使得所需SOI層被轉換為基座基底。具體地，分隔層204係以取決於分隔層204係形成於半導體基底200之凸部中或凹部中之不同深度而形成。請注意在半導體基底200之凸部及凹部中，分隔層係於從半導體基底200之表面的幾乎相同深度形成。
其次，黏合層222係形成於半導體基底200上(參照圖23D)。黏合層222係形成於半導體基底200之表面上，其形成與基座基底之黏合。在本實施例模式中，形成黏合層222以覆蓋配置含氮絕緣層202之半導體基底200的整個表面。黏合層222可以類似於黏合層122之方式形成：較佳地，氧化矽層係以使用有機矽烷做為來源氣體之化學蒸汽沈積法形成。
其次，半導體基底200附著至基座基底224(參照圖24A)。本實施例模式顯示一範例，其中配置黏合層222之半導體基底200的表面與基座基底224緊密接觸，使得半導體基底200及基座基底224彼此黏合。較佳的是用於形成黏合之基座基底224及半導體基底200的表面預先被充分清理。基座基底224及黏合層222的緊密接觸形成黏合。凡得瓦爾力作用於該黏合上，且基座基底224及半導體基底200經由按壓而彼此黏合，使得可由於氫黏合而形成牢固的黏合。在本實施例模式中，處理半導體基底200 而具有凹槽，使得凸部與基座基底224接觸。
黏合表面(在本中實施例模式，係黏合層222及基座基底224之表面)可以類似於實施例模式1之方式以原子束或離子束照射，或電漿或自由基處理而被活化。黏合表面之預先活化致能不同材料之間的容易黏合。此外，較佳地於使基座基底224及半導體基底200彼此黏合並以黏合層222插入其間之後，實施熱處理或壓力處理。
其次，實施熱處理，使得部分半導體基底200與基座基底224分離，其中分隔層204做為分裂平面。在本實施例模式中，凹槽係形成於半導體基底200中以具有大於分隔層204之深度，並於取決於是否產生於凹槽中之不同深度而形成分隔層204。此外，在提供用於半導體基底200之黏合層222中，僅凸部與基座基底224接觸。因而，僅半導體基底200之凸部可留下做為基座基底224之上的SOI層。因此，各具有所需面板尺寸及與半導體基底200相同之結晶度的SOI層保留在基座基底224之上。若各具所需面板尺寸之複數個凸部係形成於半導體基底200中，便可於基座基底之上形成複數SOI層。圖24B顯示一範例，其中為了方便之故，四SOI層226、228、230及232保留在基座基底224之上。
較佳地以高於或等於黏合層222之膜形成溫度及低於或等於基座基底224之耐熱溫度的溫度實施分隔之熱處理。例如，若於400至600℃實施熱處理，分隔層204中所形成之微小凹處的量便發生改變，便因而可沿分隔層204 分隔。
此外，可實施CMP、雷射束照射等以便平坦化或薄化經由分隔所獲得之SOI層。
以上述方式，可獲得一SOI基底，其中複數SOI層係設於基座基底224之上並以黏合層222插入其間。圖24B顯示一範例，其中為方便之故，四SOI層226、228、230及232保留在基座基底224之上並以黏合層222插入其間。
較佳地以與區塊中曝光設備一次曝光之幾乎相同之範圍將SOI層轉換為基座基底。具體地，當複數SOI層被轉換為基座基底以形成SOI基底時，較佳地以與區塊中曝光設備一次曝光之幾乎相同之範圍轉換SOI層。即，較佳的是轉換之SOI層的區塊具有與一次曝光之範圍幾乎相同之區域。在此描述中，以下以曝光設備一次曝光之範圍稱為"一閃光尺寸"。此外，較佳地連同SOI層轉換調正標誌。
此處，圖25A中顯示凹槽處理後半導體基底200之頂部表面的示意圖。沿圖25A中線AA'之截面圖相應於圖23B。
選擇性地蝕刻半導體基底200，使得含氮絕緣層202保留在相應於圖23B中凸部之部分。在頂視圖中，形成於半導體基底200中之凸部於表面各具有包括一面板之區域，此即所需面板尺寸。在本實施例模式之頂視圖中，含氮絕緣層202被劃分為各具有包括一面板之區域的多塊，該區域即所需面板尺寸，以保留在半導體基底200之上。形 成於半導體基底200中之凸部係設於含氮絕緣層202之下。
在顯示裝置、半導體裝置等的製造範疇中，在許多狀況下應用光刻以形成微小圖案等。在光刻中，所需圖案形狀使用以步進機為代表之曝光設備而轉換為應用於基底之上之抗蝕層，且接著所需圖案使用圖案形狀而形成於基底之上。例如，電路圖案係於應用於基底之上之抗蝕層中形成為所需圖案形狀，且包括一電晶體之電路係使用該電路圖案而形成於基底之上。曝光設備之一閃光尺寸取決於設備；在使用現有步進機中，一閃光尺寸約為25平方公釐、100平方公釐、113平方公釐、132平方公釐或144平方公釐，且其難以一次曝光具有大於1公尺長之側的大尺寸基底。因而，若曝光設備之一閃光尺寸的一組SOI層係以一區塊轉換，便可有效率地形成所需電路圖案。這是因為一組SOI層可經由以一區塊轉換一閃光尺寸之該組SOI層而予一次曝光以形成所需圖案(例如電路圖案)。電路圖案係形成於構成該組SOI層的每一SOI層中，且例如包括一電晶體之電路圖案可形成於每一SOI層中。請注意構成一組SOI層的每一SOI層經由SOI層之劃分而具有包括一面板之區域，此即所需面板尺寸。
在圖25A中，步進機之一閃光尺寸的區250係由虛線環繞。在半導體基底200中，轉換做為SOI層之區被選擇性地蝕刻，使得步進機之一閃光尺寸的區250係有效率地配設於區塊中。
在區250中，做為調正標誌之部分240被留下。做為調正標誌之部分240可於變成SOI層之部分被選擇性地以遮罩覆蓋時，以遮罩一同覆蓋而被留下。在圖25A中所示之半導體基底200中，含氮絕緣層202亦留在做為調正標誌之部分240。做為調正標誌之部分240未繪於截面圖中。
圖25B為SOI層被轉換之基座基底224之頂部表面的示意圖。沿圖25B中線AA'之截面圖相應於圖24B。
在基座基底224之上，一組SOI層被有系統配設於一區塊中，步進機之一閃光尺寸的區250為一單元。此外，亦形成具有與SOI層相同結晶度的調正標誌260。
在圖25B中，一調正標誌及複數SOI層被設於步進機之一閃光尺寸的區250中。即，調正標誌及SOI層被轉換為基座基底，使的複數單晶半導體層屬於一調正標誌。
在顯示裝置係以類似於實施例模式1之方式使用圖25B中所示SOI基底製造的狀況下，可以下列方式實施光刻：以調正標誌260調整位置調正，並一次曝光一閃光尺寸之區250中SOI層。此外，考量步進機之一閃光尺寸而配置SOI層，且SOI層各具有所需面板尺寸，使得可有效率地形成圖案。
有關一範例，將參照圖26A及26B描述基座基底224之上之步進機的一閃光尺寸之區250之一。在圖26A中，用於一調正標誌260a之SOI層226a、226b、228a及228b係配設於區250a中。SOI層226a、226b、228a及228b各 具有所需面板尺寸。SOI層226a、226b、228a及228b係設於區250a中並形成一區塊。
圖26B顯示一範例，其中以調正標誌260a實施位置調正，並選擇性地蝕刻SOI層226a、226b、228a及228b，使得形成所需圖案。電路圖案係經由例如一次曝光包括SOI層226a、226b、228a及228b之一區塊而轉換。此時，若呈現調正標誌260a，並可輕易地以光刻實施位置調正等。每一SOI層之圖案於蝕刻之後可形成例如於電路部分中所形成之電晶體的通道部分。經由進一步的其他步驟，可使用每一SOI層形成包括電晶體之電路。
較佳地當使用經由一次曝光及轉換所形成之電路圖案而選擇性地蝕刻SOI層時，形成用於之後(閘電極等之)圖案形成之調正標誌，以形成用於形成電晶體之通道部分等之所需SOI圖案。例如，圖26B顯示一範例，其中調正標誌271a、271b、272a及272b各形成於每一面板形成區中。儘管可以上述步驟中所形成之調正標誌260a實施用於之後圖案形成之位置調正，但較佳地形成一新的調正標誌以適於更微小之圖案形狀。以此方式，可輕易地於形成微小圖案形狀中實施位置調正等。
儘管此處顯示一範例，其中為了方便之故，四SOI層被定義為一區塊，且步進機的一閃光尺寸被定義為一單元，本發明不特別侷限於本範例。構成一單元之SOI層的數量是可選擇的。即，可從複數轉換之SOI層選擇任意數量的SOI層以形成一單元。
本實施例模式可與實施例模式1自由組合而予實施。
(實施例模式3)
本實施例模式顯示一範例，其中使用依據本發明之SOI基底製造具有不同於上述實施例模式之結構的元件。具體地，參照圖19A至20B描述一結構其中絕緣層被嵌入SOI層之間做為元件隔離結構。
在圖19A中，提供用於基座基底300之SOI層302並以黏合層304插入其間。SOI層302具有所需面板尺寸。氮化矽層305及氧化矽層306係形成於SOI層302之上以與元件形成區匹配。氧化矽層306被用做用於蝕刻SOI層302之硬遮罩以便隔離元件。氮化矽層305做為蝕刻制動器。
較佳的是SOI層302具有5至500 nm之厚度，更佳的為10至200 nm。SOI層302之厚度可經由控制上列實施例模式中所描述之分隔層的深度而予適當地設定。例如硼、鋁、鎵等p型雜質元素被添加至SOI層302以控制閾值電壓。例如，硼可以5×1017 cm－3 至1×1018 cm－3 之濃度添加。
圖19B顯示使用氧化矽層306做為遮罩之蝕刻SOI層302及黏合層304的步驟。且接著實施對於氧化矽層306、氮化矽層305、SOI層302及黏合層304之曝光的氮化物末端表面之電漿處理。基於氮化處理，至少於氧化矽層306、氮化矽層305、SOI層302及黏合層304之周邊末端 部分形成氮化處理層307。此外，有關部分氮化處理層307，至少於SOI層302之周邊末端部分形成氮化矽層。於SOI層302之周邊末端部分形成之氮化矽層具有絕緣特性，並具有避免洩漏電流於SOI層302之末端表面流動的效果。此外，氮化處理層307具有防氧化特性，並因而可避免經由SOI層302與黏合層304之間末端表面之氧化物膜成長而形成之"鳥啄(bird's beak)"。
圖19C顯示沈積元件隔離絕緣層308之步驟。有關元件隔離絕緣層308，氧化矽層係經由使用TEOS做為來源氣體之化學蒸汽沈積法而沈積。元件隔離絕緣層308經沈積而具有大厚度，使得SOI層302被嵌入。
圖19D顯示移除元件隔離絕緣層308直至氮化矽層305曝光之步驟。此移除步驟可經由乾式蝕刻或化學機械拋光而實施。氮化矽層305做為蝕刻制動器。元件隔離絕緣層308被留下而嵌入SOI層302之間。氮化矽層305之後被移除。
在圖19E中，在SOI層302曝光之後，形成閘絕緣層309、閘極電極310及側壁絕緣層311；接著形成高濃度雜質區312及低濃度雜質區313。絕緣層314係使用氮化矽而形成，並被用做用於蝕刻閘極電極310之硬遮罩。
在圖20A中，形成層際絕緣層315。有關層際絕緣層315，形成硼矽酸磷玻璃(BPSG)層並經由回流而平坦化。有關層際絕緣層315，亦可使用TEOS做為來源氣體而形成氧化矽層，並經由化學機械研磨處理而平坦化。在平 坦化處理中，閘極電極310之上的絕緣層314做為蝕刻制動器。接觸孔316係形成於層際絕緣層315中。接觸孔316具有使用側壁絕緣層311之自我調準接觸的結構。
之後，如圖20B中所示，接觸插頭317係經由使用六氟化鎢之CVD法而形成。此外，形成絕緣層318。開口形成於絕緣層318中以便匹配接觸插頭317，且其中形成線路319。線路319係使用鋁或鋁合金而形成，並形成鉬、鉻、鈦等金屬膜做為上及下層之障壁金屬。
以此方式，可使用黏合至基座基底300之SOI層302製造電晶體。本實施例模式中所顯示之電晶體可應用至依據本發明之顯示裝置的畫素電路部分、周邊電路部分等。依據本實施例模式，基於使用依據實施例模式1或2製造之SOI基底，可形成構成使用一SOI層之顯示面板的元件；因而，可抑制特徵中變化。此外，使用複數SOI層而形成SOI基底，並可經由使每一SOI層具有約等於製造顯示裝置中所需面板尺寸之尺寸而改進產量。
本實施例模式可與實施例模式1或2自由組合而予實施。
本申請案係基於2007年4月13日向日本專利局提出申請之No.2007－106578日本專利申請案，其整個內容以提及的方式併入本文。
100、226a、226b、228a、228b‧‧‧SOI基底
101、102、200‧‧‧半導體基底
103、204‧‧‧分隔層
104‧‧‧離子
110、224、300‧‧‧基座基底
120、150、314、318、602、604、608、609、616‧‧‧絕緣層
122、154、222、304、606‧‧‧黏合層
124、202‧‧‧含氮絕緣層
126、306‧‧‧氧化矽層
130、226、228、230、232、302、610、621、631、641‧‧‧SOI層
152‧‧‧障壁層
240‧‧‧部分
250、250a‧‧‧區
260、260a、271a、271b、272a、272b‧‧‧調正標誌
305‧‧‧氮化矽層
307‧‧‧氮化處理層
308‧‧‧元件隔離絕緣層
309、612‧‧‧閘絕緣層
310、614‧‧‧閘極電極
311、618‧‧‧側壁絕緣層
312、626、636、646‧‧‧高濃度雜質區
313、624、634、644‧‧‧低濃度雜質區
315‧‧‧層際絕緣層
316‧‧‧接觸孔
317‧‧‧接觸插頭
319‧‧‧線路
600、690、1920、1923‧‧‧基底
619‧‧‧傳導層
620、1921、1929‧‧‧顯示部分
622、632、642‧‧‧通道形成區
623、633、643‧‧‧雜質區
628‧‧‧畫素電路部分
630、650、1928‧‧‧驅動電路部分
638‧‧‧周邊電路部分
660、712、812‧‧‧畫素電極
670‧‧‧終端區
674‧‧‧終端電極
676‧‧‧各向異性傳導層
678‧‧‧外部輸入終端
680、1922‧‧‧密封劑
682、687‧‧‧定向膜
684‧‧‧液晶層
686‧‧‧間隔器
688、716、814‧‧‧逆電極
689‧‧‧濾色器
692‧‧‧起偏板
710‧‧‧發光元件
714‧‧‧有機複合層
718‧‧‧分割層
720‧‧‧空間
810‧‧‧微膠囊
816‧‧‧黏合劑
820‧‧‧電泳層
1010‧‧‧將處理目標
1080‧‧‧電漿處理設備
1082‧‧‧電介質板
1084‧‧‧氣體供應部
1086‧‧‧排氣埠
1088‧‧‧支架
1090‧‧‧溫度控制器
1092‧‧‧高頻波供應部
1094‧‧‧電漿
1098‧‧‧天線
1900‧‧‧行動電話
1901‧‧‧主體(A)
1902‧‧‧主體(B)
1903‧‧‧外罩
1904‧‧‧作業開關
1905‧‧‧麥克風
1906‧‧‧喇叭
1907‧‧‧電路基底
1908‧‧‧顯示面板(A)
1909‧‧‧顯示面板(B)
1910‧‧‧樞紐
1911‧‧‧背光部分
1924‧‧‧撓性印刷電路
1927‧‧‧驅動積體電路
6002、6004、6012、6014‧‧‧箭頭
610a、610b、610c、610d‧‧‧面板形成區
6100a、6100b、6100c、6100d‧‧‧顯示面板
在圖式中： 圖1A及1B為透視圖，顯示依據本發明之SOI基底結構之範例；圖2A及2B為截面圖，顯示依據本發明之SOI基底結構之範例；圖3A及3B為截面圖，顯示依據本發明之SOI基底結構之範例；圖4A至4C為截面圖，顯示製造依據本發明之SOI基底之方法範例；圖5A及5B為截面圖，顯示製造依據本發明之SOI基底之方法範例；圖6A至6C為頂視圖，顯示製造依據本發明之SOI基底之方法範例；圖7A至7C為截面圖，顯示製造依據本發明之SOI基底之方法範例；圖8A及8B為透視圖，顯示製造依據本發明之SOI基底之方法範例；圖9A至9C分別為頂視圖、截面圖及透視圖，顯示依據本發明之顯示裝置之範例；圖10A至10D為頂視圖，顯示製造依據本發明之顯示裝置之方法範例；圖11A至11D為截面圖，顯示製造依據本發明之顯示裝置之方法範例；圖12A至12C為截面圖，顯示製造依據本發明之顯示裝置之方法範例； 圖13A及13B為截面圖，顯示製造依據本發明之顯示裝置之方法範例；圖14A及14B為截面圖，顯示製造依據本發明之顯示裝置之方法範例；圖15為截面圖，顯示製造依據本發明之顯示裝置之方法範例；圖16顯示電漿處理設備之結構範例；圖17為分解圖，顯示依據本發明之顯示裝置之範例；圖18A至18C為透視圖，顯示依據本發明之顯示裝置之範例；圖19A及19E為截面圖，顯示製造依據本發明之顯示裝置之方法範例；圖20A及20B為截面圖，顯示製造依據本發明之顯示裝置之方法範例；圖21為截面圖，顯示依據本發明之顯示裝置之範例；圖22為截面圖，顯示依據本發明之顯示裝置之範例；圖23A至23D為截面圖，顯示製造依據本發明之SOI基底之方法範例；圖24A及24B為截面圖，顯示製造依據本發明之SOI基底之方法範例；圖25A及25B為頂視圖，顯示依據本發明之SOI基 底之範例；及圖26A及26B為頂視圖，顯示依據本發明之SOI基底之範例。
100‧‧‧SOI基底
110‧‧‧基座基底
120‧‧‧絕緣層
130‧‧‧SOI層

Claims (33)

  1. 一種製造顯示裝置之方法，包含下列步驟：將離子佈植入第一基底以形成第一單晶半導體層；切割該第一單晶半導體層為複數單晶半導體層，每一均具有包括一面板之區域；黏合該複數單晶半導體層至第二基底，其間插入一絕緣層；同時曝光選自該複數單晶半導體層之各具有包括一面板之該區域的第二及第三單晶半導體層；及將該第二及第三單晶半導體層圖案化，以使用該圖案化的第二單晶半導體層而於該第二基底之上形成第一顯示部分及使用該圖案化的第三單晶半導體層而於該第二基底之上形成第二顯示部分，其中該圖案化的步驟在該黏合的步驟之後執行。
  2. 如申請專利範圍第1項之製造顯示裝置之方法，其中該第二及第三單晶半導體層係設於以曝光設備曝光一次的範圍內。
  3. 如申請專利範圍第1項之製造顯示裝置之方法，其中該離子係選自下列群組之一，包括氫、氦及鹵素。
  4. 一種製造顯示裝置之方法，包含下列步驟：經由選擇性地蝕刻第一基底而形成複數凸部，每一均具有包括一面板之區域；將離子佈植入該第一基底以形成複數單晶半導體層，每一具有分別包括該複數凸部中一面板之區域； 黏合該複數單晶半導體層至第二基底，其間插入一絕緣層；同時曝光選自該複數單晶半導體層之各具有包括一面板之區域的第一及第二單晶半導體層；及將該第一及第二單晶半導體層圖案化，以使用該圖案化的第一單晶半導體層而於該第二基底之上形成第一顯示部分及使用該圖案化的第二單晶半導體層而於該第二基底之上形成第二顯示部分，其中該圖案化的步驟在該黏合的步驟之後執行。
  5. 如申請專利範圍第4項之製造顯示裝置之方法，其中該絕緣層為經由使用有機矽烷做為來源氣體之化學蒸汽沈積法所形成之氧化矽層。
  6. 如申請專利範圍第5項之製造顯示裝置之方法，其中該有機矽烷係選自下列群組之一，包括四乙氧基矽烷、三甲基矽烷、四甲基矽烷、四甲基環四矽氧烷、八甲基環四矽氧烷、六甲基二矽氮烷、三乙氧基矽烷及三乙烷胺基矽烷。
  7. 如申請專利範圍第4項之製造顯示裝置之方法，其中該第一及第二單晶半導體層係設於以曝光設備曝光一次的範圍內。
  8. 如申請專利範圍第4項之製造顯示裝置之方法，其中該第一基底為半導體基底。
  9. 如申請專利範圍第4項之製造顯示裝置之方法，其中該第二基底係選自下列群組之一，包括鋁矽酸鹽玻璃、 鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、石英基底、藍寶石基底及陶瓷基底。
  10. 如申請專利範圍第4項之製造顯示裝置之方法，其中該包括一面板之區域其對角線小於10吋。
  11. 一種製造顯示裝置之方法，包含下列步驟：將離子佈植入第一基底以形成一單晶半導體層；切割該單晶半導體層為複數單晶半導體層，每一均具有包括一面板之區域；黏合該複數單晶半導體層至第二基底，其間插入一絕緣層；及將該複數單晶半導體層圖案化，以使用該圖案化的複數單晶半導體層而於該第二基底之上形成複數顯示部分，其中該圖案化的步驟在該黏合的步驟之後執行。
  12. 如申請專利範圍第1或11項之製造顯示裝置之方法，其中該絕緣層為經由使用有機矽烷做為來源氣體之化學蒸汽沈積法形成之氧化矽層。
  13. 如申請專利範圍第12項之製造顯示裝置之方法，其中該有機矽烷係選自下列群組之一，包括四乙氧基矽烷、三甲基矽烷、四甲基矽烷、四甲基環四矽氧烷、八甲基環四矽氧烷、六甲基二矽氮烷、三乙氧基矽烷及三乙烷胺基矽烷。
  14. 如申請專利範圍第1或11項之製造顯示裝置之方法，其中該第一基底為半導體基底。
  15. 如申請專利範圍第1或11項之製造顯示裝置之方 法，其中該第二基底係選自下列群組之一，包括鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、石英基底、藍寶石基底及陶瓷基底。
  16. 如申請專利範圍第1或11項之製造顯示裝置之方法，其中該包括一面板之區域其對角線小於10吋。
  17. 如申請專利範圍第11項之製造顯示裝置之方法，其中該複數單晶半導體層包括至少第一單晶半導體層、第二單晶半導體層、第三單晶半導體層、及第四單晶半導體層，每一均具有包括一面板之區域。
  18. 如申請專利範圍第17項之製造顯示裝置之方法，進一步包含下列步驟：在黏合該複數單晶半導體層至該第二基底之後，曝光包括至少該第一單晶半導體層及該第二單晶半導體層之第一群組；及在曝光該第一群組之後且在圖案化該複數單晶半導體層之前，曝光包括至少該第三單晶半導體層及該第四單晶半導體層之第二群組。
  19. 如申請專利範圍第11項之製造顯示裝置之方法，其中該離子係選自下列群組之一，包括氫、氦及鹵素。
  20. 一種製造顯示裝置之方法，包含下列步驟：經由選擇性地蝕刻第一基底而形成複數凸部，每一均具有包括一面板之區域；將離子佈植入第一基底以形成複數單晶半導體層，每一具有分別包括該複數凸部中一面板之區域； 黏合該複數單晶半導體層至第二基底，其間插入一絕緣層；及將該複數單晶半導體層圖案化，以使用該圖案化的複數單晶半導體層而於該第二基底之上形成複數顯示部分，其中該圖案化的步驟在該黏合的步驟之後執行。
  21. 如申請專利範圍第20項之製造顯示裝置之方法，其中該絕緣層為經由使用有機矽烷做為來源氣體之化學蒸汽沈積法所形成之氧化矽層。
  22. 如申請專利範圍第21項之製造顯示裝置之方法，其中該有機矽烷係選自下列群組之一，包括四乙氧基矽烷、三甲基矽烷、四甲基矽烷、四甲基環四矽氧烷、八甲基環四矽氧烷、六甲基二矽氮烷、三乙氧基矽烷及三乙烷胺基矽烷。
  23. 如申請專利範圍第20項之製造顯示裝置之方法，其中該第一基底為半導體基底。
  24. 如申請專利範圍第20項之製造顯示裝置之方法，其中該第二基底係選自下列群組之一，包括鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、石英基底、藍寶石基底及陶瓷基底。
  25. 如申請專利範圍第20項之製造顯示裝置之方法，其中該包括一面板之區域其對角線小於10吋。
  26. 一種製造顯示裝置之方法，包含下列步驟：將離子佈植入半導體基底以形成一離子摻雜層於該半導體基底中； 切割該半導體基底為複數半導體基底，每一均具有該離子摻雜層之一部分及包括一面板之區域；黏合該複數半導體基底至基座基底，其間插入一絕緣層；藉由分離各沿著該離子摻雜層之該部分的該複數半導體基底以形成複數半導體層於該基座基底上，該複數半導體層包括至少第一半導體層及第二半導體層，每一均具有包括一面板之區域；曝光包括至少該第一半導體層及該第二半導體層之群組；及圖案化至少該第一半導體層及該第二半導體層，以使用該圖案化的第一半導體層來形成第一顯示部分及使用該圖案化的第二半導體層來形成第二顯示部分，其中該圖案化的步驟在該黏合的步驟之後執行。
  27. 如申請專利範圍第26項之製造顯示裝置之方法，其中該絕緣層為經由使用有機矽烷做為來源氣體之化學蒸汽沈積法所形成之氧化矽層。
  28. 如申請專利範圍第27項之製造顯示裝置之方法，其中該有機矽烷係選自下列群組之一，包括四乙氧基矽烷、三甲基矽烷、四甲基矽烷、四甲基環四矽氧烷、八甲基環四矽氧烷、六甲基二矽氮烷、三乙氧基矽烷及三乙烷胺基矽烷。
  29. 如申請專利範圍第26項之製造顯示裝置之方法，其中包括至少該第一半導體層及該第二半導體層之該群組 係設於以曝光設備曝光一次的範圍內。
  30. 如申請專利範圍第26項之製造顯示裝置之方法，其中該半導體基底為單晶半導體基底。
  31. 如申請專利範圍第26項之製造顯示裝置之方法，其中該基座基底係選自下列群組之一，包括鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃、石英基底、藍寶石基底及陶瓷基底。
  32. 如申請專利範圍第26項之製造顯示裝置之方法，其中該包括一面板之區域其對角線小於10吋。
  33. 如申請專利範圍第26項之製造顯示裝置之方法，其中該離子係選自下列群組之一，包括氫、氦及鹵素。
TW097110078A 2007-04-13 2008-03-21 顯示裝置、用以製造顯示裝置之方法、及ｓｏｉ基底 TWI447816B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007106578 2007-04-13

Publications (2)

Publication Number Publication Date
TW200903658A TW200903658A (en) 2009-01-16
TWI447816B true TWI447816B (zh) 2014-08-01

Family

ID=39854077

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097110078A TWI447816B (zh) 2007-04-13 2008-03-21 顯示裝置、用以製造顯示裝置之方法、及ｓｏｉ基底

Country Status (6)

Country Link
US (2) US8048728B2 (zh)
JP (1) JP5322467B2 (zh)
CN (2) CN102623400B (zh)
SG (1) SG178762A1 (zh)
TW (1) TWI447816B (zh)
WO (1) WO2008132894A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
JP5498670B2 (ja) 2007-07-13 2014-05-21 株式会社半導体エネルギー研究所 半導体基板の作製方法
US8232598B2 (en) * 2007-09-20 2012-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5250228B2 (ja) * 2007-09-21 2013-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2009094488A (ja) * 2007-09-21 2009-04-30 Semiconductor Energy Lab Co Ltd 半導体膜付き基板の作製方法
JP5452900B2 (ja) * 2007-09-21 2014-03-26 株式会社半導体エネルギー研究所 半導体膜付き基板の作製方法
TWI493609B (zh) * 2007-10-23 2015-07-21 Semiconductor Energy Lab 半導體基板、顯示面板及顯示裝置的製造方法
JP5304232B2 (ja) * 2008-02-01 2013-10-02 セイコーエプソン株式会社 電気光学装置の製造方法
US8193071B2 (en) * 2008-03-11 2012-06-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7939389B2 (en) 2008-04-18 2011-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8182633B2 (en) * 2008-04-29 2012-05-22 Samsung Electronics Co., Ltd. Method of fabricating a flexible display device
KR101345172B1 (ko) * 2008-07-18 2013-12-27 엘지디스플레이 주식회사 전기영동 표시소자
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
FR2942801B1 (fr) * 2009-03-05 2012-03-23 Quertech Ingenierie Procede de traitement d'une piece en elastomere par des ions multi-energies he+ et he2+ pour diminuer le frottement
JP5607399B2 (ja) * 2009-03-24 2014-10-15 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US20100327902A1 (en) * 2009-06-25 2010-12-30 Uniram Technology, Inc. Power saving termination circuits for dram modules
US8735263B2 (en) 2011-01-21 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US9006733B2 (en) * 2012-01-26 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing thereof
US9236369B2 (en) * 2013-07-18 2016-01-12 Taiwan Semiconductor Manufacturing Co., Ltd. Bonded semiconductor structures
KR102314467B1 (ko) * 2014-10-13 2021-10-20 삼성디스플레이 주식회사 디스플레이 장치 및 디스플레이 장치 제조 방법
CN105118838B (zh) * 2015-09-22 2017-11-07 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示面板、显示装置
US9806025B2 (en) * 2015-12-29 2017-10-31 Globalfoundries Inc. SOI wafers with buried dielectric layers to prevent Cu diffusion
US9620479B1 (en) * 2016-06-30 2017-04-11 International Business Machines Corporation 3D bonded semiconductor structure with an embedded resistor
US9716088B1 (en) 2016-06-30 2017-07-25 International Business Machines Corporation 3D bonded semiconductor structure with an embedded capacitor
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
CN108493321A (zh) * 2018-03-26 2018-09-04 华灿光电（浙江）有限公司 一种发光二极管芯片及其制备方法
CN108565353B (zh) * 2018-04-20 2020-03-06 京东方科技集团股份有限公司 显示背板及显示器件
US11210048B2 (en) * 2019-10-04 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN111261577B (zh) * 2020-02-04 2022-11-25 武汉华星光电技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN116769266B (zh) * 2023-07-13 2024-01-23 上海芯密科技有限公司 一种半导体密封圈橡胶材料及其制备方法和应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040061176A1 (en) * 2002-09-25 2004-04-01 Yutaka Takafuji Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US20050098827A1 (en) * 2003-11-11 2005-05-12 Sharp Kabushiki Kaisha Wafer, semiconductor device, and fabrication methods therefor
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566175A (en) * 1982-08-30 1986-01-28 Texas Instruments Incorporated Method of making insulated gate field effect transistor with a lightly doped drain using oxide sidewall spacer and double implantations
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
USRE38296E1 (en) * 1987-04-24 2003-11-04 Hitachi, Ltd. Semiconductor memory device with recessed array region
JPS6461943A (en) 1987-09-02 1989-03-08 Seiko Epson Corp Semiconductor device and manufacture thereof
US5618739A (en) * 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH05235312A (ja) * 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
FR2715501B1 (fr) * 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5567654A (en) * 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
JP3743519B2 (ja) * 1994-10-18 2006-02-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ シリコン−酸化物薄層の製造方法
FR2748851B1 (fr) * 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2748850B1 (fr) * 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
JP4103968B2 (ja) * 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US6388652B1 (en) * 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
US6686623B2 (en) * 1997-11-18 2004-02-03 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and electronic apparatus
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000012864A (ja) * 1998-06-22 2000-01-14 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6271101B1 (en) * 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
JP4476390B2 (ja) * 1998-09-04 2010-06-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
KR20000040104A (ko) * 1998-12-17 2000-07-05 김영환 실리콘 온 인슐레이터 웨이퍼의 제조방법
US6337288B1 (en) * 1999-06-28 2002-01-08 Mitsubishi Gas Chemical Co., Inc. Process for the production of electronic parts
JP4780828B2 (ja) * 2000-11-22 2011-09-28 三井化学株式会社 ウエハ加工用粘着テープ及びその製造方法並びに使用方法
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
JP2002198328A (ja) * 2000-12-25 2002-07-12 Nec Corp 半導体装置の製造方法および製造装置
JP2003282885A (ja) 2002-03-26 2003-10-03 Sharp Corp 半導体装置およびその製造方法
JP4103447B2 (ja) 2002-04-30 2008-06-18 株式会社Ｉｈｉ 大面積単結晶シリコン基板の製造方法
US6908797B2 (en) * 2002-07-09 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6818529B2 (en) * 2002-09-12 2004-11-16 Applied Materials, Inc. Apparatus and method for forming a silicon film across the surface of a glass substrate
JP2004134675A (ja) * 2002-10-11 2004-04-30 Sharp Corp Ｓｏｉ基板、表示装置およびｓｏｉ基板の製造方法
US7176528B2 (en) * 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
US7399681B2 (en) * 2003-02-18 2008-07-15 Corning Incorporated Glass-based SOI structures
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP2004356537A (ja) 2003-05-30 2004-12-16 Canon Inc 半導体装置及びその製造方法
JP3970814B2 (ja) 2003-08-05 2007-09-05 シャープ株式会社 半導体装置の製造方法
US7253040B2 (en) * 2003-08-05 2007-08-07 Sharp Kabushiki Kaisha Fabrication method of semiconductor device
JP5110772B2 (ja) 2004-02-03 2012-12-26 株式会社半導体エネルギー研究所 半導体薄膜層を有する基板の製造方法
JP4744820B2 (ja) * 2004-07-12 2011-08-10 シャープ株式会社 半導体装置の製造方法及び半導体装置の製造装置
WO2006023594A2 (en) 2004-08-18 2006-03-02 Corning Incorporated High strain glass/glass-ceramic containing semiconductor-on-insulator structures
JP4387269B2 (ja) * 2004-08-23 2009-12-16 株式会社テクニスコ ビアが形成されたガラス基板及びビアの形成方法
US7247545B2 (en) * 2004-11-10 2007-07-24 Sharp Laboratories Of America, Inc. Fabrication of a low defect germanium film by direct wafer bonding
EP1659623B1 (en) * 2004-11-19 2008-04-16 S.O.I. Tec Silicon on Insulator Technologies S.A. Method for fabricating a germanium on insulator (GeOI) type wafer
JP2006191102A (ja) * 2004-12-30 2006-07-20 Samsung Electronics Co Ltd 局部的に単結晶シリコン層が集積された基板及びその製造方法
KR100612885B1 (ko) 2004-12-30 2006-08-14 삼성전자주식회사 국부적으로 단결정 실리콘층이 집적된 기판의 제조방법
JP4776994B2 (ja) * 2005-07-04 2011-09-21 浜松ホトニクス株式会社 加工対象物切断方法
FR2888663B1 (fr) * 2005-07-13 2008-04-18 Soitec Silicon On Insulator Procede de diminution de la rugosite d'une couche epaisse d'isolant
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
FR2911430B1 (fr) * 2007-01-15 2009-04-17 Soitec Silicon On Insulator "procede de fabrication d'un substrat hybride"
WO2008123117A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
EP1975998A3 (en) * 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
WO2008123116A1 (en) * 2007-03-26 2008-10-16 Semiconductor Energy Laboratory Co., Ltd. Soi substrate and method for manufacturing soi substrate
CN101281912B (zh) * 2007-04-03 2013-01-23 株式会社半导体能源研究所 Soi衬底及其制造方法以及半导体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
US20040061176A1 (en) * 2002-09-25 2004-04-01 Yutaka Takafuji Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device
US20050098827A1 (en) * 2003-11-11 2005-05-12 Sharp Kabushiki Kaisha Wafer, semiconductor device, and fabrication methods therefor

Also Published As

Publication number Publication date
CN102623400A (zh) 2012-08-01
JP2008283171A (ja) 2008-11-20
WO2008132894A1 (en) 2008-11-06
US20080254560A1 (en) 2008-10-16
CN102623400B (zh) 2015-05-20
US20120021544A1 (en) 2012-01-26
CN101657882A (zh) 2010-02-24
TW200903658A (en) 2009-01-16
JP5322467B2 (ja) 2013-10-23
SG178762A1 (en) 2012-03-29
CN101657882B (zh) 2012-05-30
US8048728B2 (en) 2011-11-01
US8748243B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
TWI447816B (zh) 顯示裝置、用以製造顯示裝置之方法、及ｓｏｉ基底
TWI362231B (en) Display device
JP5072157B2 (ja) 半導体装置の作製方法
TWI496218B (zh) 半導體裝置的製造方法
US8507308B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4027740B2 (ja) 半導体装置の作製方法
US8610152B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI480984B (zh) 半導體裝置以及半導體裝置的製造方法
TW569287B (en) Semiconductor film, semiconductor device and method of their production
US7855153B2 (en) Method for manufacturing semiconductor device
KR101706068B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
CN102280409B (zh) 用于制造半导体设备的方法
JP2005197673A (ja) 半導体装置の作製方法
JP2003068757A (ja) アクティブマトリクス基板及びその製造方法
EP2009694A2 (en) Semiconductor device and manufacturing method thereof
JP4014913B2 (ja) 半導体装置の作製方法
US9490179B2 (en) Semiconductor element and semiconductor device
JP4346852B2 (ja) 半導体装置の作製方法
WO2009101662A1 (ja) 半導体装置の製造方法、半導体装置及び表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees