JP2005197673A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2005197673A
JP2005197673A JP2004357491A JP2004357491A JP2005197673A JP 2005197673 A JP2005197673 A JP 2005197673A JP 2004357491 A JP2004357491 A JP 2004357491A JP 2004357491 A JP2004357491 A JP 2004357491A JP 2005197673 A JP2005197673 A JP 2005197673A
Authority
JP
Japan
Prior art keywords
film
substrate
semiconductor device
light
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004357491A
Other languages
English (en)
Other versions
JP2005197673A5 (ja
JP4836445B2 (ja
Inventor
Toru Takayama
徹 高山
Yasuyuki Arai
康行 荒井
Yukie Suzuki
幸恵 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004357491A priority Critical patent/JP4836445B2/ja
Publication of JP2005197673A publication Critical patent/JP2005197673A/ja
Publication of JP2005197673A5 publication Critical patent/JP2005197673A5/ja
Application granted granted Critical
Publication of JP4836445B2 publication Critical patent/JP4836445B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】積層体に損傷を与えず、歩留まりの高い剥離方法を提供することを課題とする。また、全体の厚さが薄く、軽量、且つ、フレキシブルな半導体装置の作製方法を提供することを課題とする。
【解決手段】 本発明は、第1の基板上に、金属層、酸化物層、水素元素を有さない原料で形成される層、積層体を積層する第1の工程と、透光性を有する基板の表面に光触媒層を形成する第2の工程と、前記第1の工程と第2の工程の後、積層体の表面と光触媒層とを第1の接着剤を用いて貼り合わせ、前記金属層と酸化物層の間を剥離した後、透光性を有する基板から光を照射して前記光触媒層と前記第1の接着剤との界面を分離し、前記第1の接着材を除去する第3の工程を有することを特徴とする半導体装置の作製方法である。
【選択図】図1



Description

本発明は、積層体の剥離方法、及びプラスチック基板を用いて形成される半導体装置の作製方法に関する。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはICや表示装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
画像表示装置を利用したアプリケーションは様々なものが期待されているが、特に携帯機器への利用が注目されている。現在、画像表示装置には、ガラス基板や石英基板が多く使用されているが、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的にはフレキシブルなプラスチックフィルムの上に半導体素子、代表的にはTFTを形成することが試みられている。
しかしながら、プラスチックフィルムは耐熱性が低いためプロセスの最高温度を低くせざるを得ず、結果的にガラス基板上に形成する時ほど良好な電気特性の半導体素子、代表的にはTFTを形成できないのが現状である。そのため、プラスチックフィルムを用いた高性能な半導体装置、代表的には液晶表示装置や発光表示装置の開発が行われている。
また、基板上に分離層を介して存在する積層体を基板から剥離する剥離方法が既に提案されている。例えば、特許文献1、特許文献2に記載された技術は、非晶質シリコン(またはポリシリコン)からなる分離層を設け、基板を通過させてレーザ光を照射して非晶質シリコンに含まれる水素を放出させることにより、空隙を生じさせて基板を分離させるというものである。
特開平10−125929号公報 特開平10−125931号公報
しかしながら、上記剥離方法では、透光性の高い基板を使用することが必須である。また、基板を通過し、さらに非晶質シリコンに含まれる水素を放出させるに十分なエネルギーを与えるために、比較的大きなエネルギーのレーザ光を基板全面に照射する工程が必要とされ、この結果、積層体に損傷を与えてしまうという問題がある。また、上記方法では、分離層上に素子を作製する場合、素子作製プロセスで高温の熱処理等を行えば、分離層に含まれる水素が拡散して低減してしまう。この結果、レーザ光を分離層に照射しても剥離が十分に行われず歩留まりが低下するという問題がある。
本発明は、積層体に損傷を与えず、歩留まりの高い剥離方法を提供することを課題とする。また、全体の厚さが薄く、軽量、且つ、フレキシブルな半導体装置の作製方法を提供することを課題とする。
本発明の一は、第1の基板上に、金属膜、酸化物膜、水素元素を有さない原料で形成される膜、積層体を積層する第1の工程と、透光性を有する基板の表面に光触媒膜を形成する第2の工程と、第1の工程と第2の工程の後、積層体の表面と光触媒膜とを第1の接着剤を用いて貼り合わせ、金属膜と酸化物膜の間を剥離した後、透光性を有する基板から光を照射して光触媒膜と第1の接着剤との界面を分離する第3の工程とを有することを特徴とする半導体装置の作製方法である。
なお、第3の工程の後、第1の接着剤を除去する第4の工程を有していも良い。
水素元素を有さない原料で形成される膜が酸化物膜上に形成されているため、後の半導体素子の作製工程において行われる加熱処理においても、酸化物膜が還元されないため、金属膜と酸化物膜との間で少しの力で分離することができる。以下、水素元素を有さない原料で形成される膜を還元防止膜という。
なお、水素元素を有さない原料で形成される膜が導電性の場合、酸化物膜を除去した後、水素元素を有さない原料で形成される膜を所望の形状にエッチングして、接続端子とすることができる。
また、水素元素を有さない原料で形成される膜が絶縁性の場合、酸化物膜及び水素元素を有さない原料で形成される膜を所望の形状にエッチングして保護膜とすると共に、積層体に設けられている導電膜の一部を露出して、接続端子を形成することができる。
また、金属膜と酸化物膜とを剥離した後、酸化物膜表面に第2の接着剤を用いて第2の基板を貼り付けることができる。
金属膜は、チタン、アルミニウム、タンタル、タングステン、モリブデン、銅、クロム、ネオジム、鉄、ニッケル、コバルト、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選ばれた元素、または元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層である。
また、酸化物膜は、金属膜を、熱酸化処理、プラズマ照射処理、又は酸化力の強い溶液で処理して形成する。
また、水素元素を有しない原料で形成された膜は、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、Fe、Co、Mn、Ni、Alから選ばれた元素の窒化物であり、スパッタリング法により形成する。
本発明の半導体装置としては、表示装置、機能回路等が挙げられる。表示装置としては、代表的には液晶表示装置、発光表示装置、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の表示装置があげられる。機能回路としては、CPU(Central Processing Unit)、DRAM(Dynamic Random Access Memory)、画像処理回路、音声処理回路、駆動回路等が挙げられる。
本発明により、積層体に損傷を与えず、歩留まり高く剥離することができる。また、本発明により、プラスチック基板上に半導体素子を有する半導体装置を形成することができる。このため、軽量で、薄型であり、かつ耐衝撃性が高い半導体装置を形成することができる。また、曲面を有する半導体装置、または変形が可能な半導体装置を作製することができる。
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。また、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
(第1実施形態)
本実施形態においては、基板上に形成された積層体を剥離する方法を、図1を用いて示す。
始めに、図1(A)に示すように、第1の基板101上に金属膜102を形成する。第1の基板としては、耐熱性を有する材料、即ち後に形成される光学フィルターの作製工程及び剥離工程での加熱処理に耐えうる材料、代表的にはガラス基板、石英基板、セラミックス基板、シリコン基板、金属基板またはステンレス基板を用いる。
金属膜102としては、チタン(Ti)、アルミニウム(Al)、タンタル(Ta)、タングステン(W)、モリブデン(Mo)、銅(Cu)、クロム(Cr)、ネオジム(Nd)、鉄(Fe)、ニッケル(Ni)、コバルト(Co)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)から選ばれた元素、または元素を主成分とする合金材料の単層、またはこれらの積層を用いればよい。なお、金属膜の合金の金属組成比又は金属膜に含まれる酸素、又は窒素の組成比を適宜調節することにより、後の剥離工程の条件が異なる。このため、剥離工程を様々なプロセスに適応することが可能となる。金属膜102は、膜厚10nm〜200nm、好ましくは50nm〜75nmのものを、スパッタリング法、CVD法、蒸着法等の公知の形成方法で形成する。
次に、金属膜102上に酸化物膜103を形成する。酸化物膜103は、熱酸化処理、酸素プラズマ処理、オゾン水等の酸化力の強い溶液での処理等により、金属膜102の表面を処理して1〜10nm、好ましくは2〜5nmの酸化物膜を形成する。
なお、後の工程で剥離する際、酸化物膜中、又は金属膜と酸化物膜との界面で分離が生じる。
次に、酸化物膜103上に、還元防止膜104を形成する。還元防止膜としては、水素元素を実質的に有しない膜であることが好ましい。即ち、水素元素を有さない原料を用いて形成される膜である。代表例としては、スパッタリング法により、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、Fe、Co、Mn、Ni、Alから選ばれた元素の窒化物等が挙げられる。ここでは、上記元素を有するターゲットと窒素を用いたスパッタリング法を用い、例えば、窒化アルミニウム(AlN)ターゲットにより還元防止層を形成する。
還元防止膜を用いることにより、後に形成する積層体での加熱処理において、酸化物膜103が還元されるのを防止することが可能である。
次に、還元防止膜104上に積層体105を形成する。積層体としては、半導体素子(薄膜トランジスタ、有機薄膜トランジスタ、薄膜ダイオード光電変換素子や抵抗素子など)や、表示素子(液晶素子、発光素子、画素電極、マイクロミラーアレイ、電子放出部(エミッター)等)が適宜組み合わせて形成する。
次に、透光性を有する基板111表面に光触媒膜112を形成する。光触媒膜としては、酸化チタン(TiOx)、チタン酸塩(MTiO3)、タンタル酸塩(MTaO3)、ニオブ酸塩(M4Nb617)(いずれもMは金属元素)、CdS、ZnSなどをあげることができる。これらを、スパッタリング法、プラズマCVD法、蒸着法、ゾルゲル法、逆相ミセル法、電気泳動法等により形成する。透光性を有する基板111としては、ガラス基板、石英基板、透光性を有するプラスチック等(ポリカーボネイト(PC)、極性基のついたノルボルネン樹脂からなるARTON(JSR製)、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミドなどのプラスチック基板)を用いることができる。
次に、図1(B)に示すように、積層体105と光触媒膜112とを有機樹脂で形成される第1の接着剤113で張り合わせる。第1の接着剤113としては、エポキシ樹脂、シリコーン樹脂、アクリル樹脂等の有機樹脂が挙げられる。また、油溶性接着剤等を用いることにより、後の剥離工程が行いやすくなる。なお、この第1の接着剤を塗布法で形成すると、平坦化膜として機能し、後の基板貼り合わせの際、平坦化膜表面と基板面がほぼ平行になるように接着することができる。
なお、第1の基板101に、各基板破損の防止のために剥離可能な粘着媒体で、支持体を接着することが好ましい。この支持体を接着することにより、後に示されるような剥離工程をより少ない力で行うことができる。支持体としては、第1の基板又よりも剛性の高い基板、代表的には石英基板、金属基板、セラミックス基板を用いることが好ましい。
次に図1(C)に示すように、金属膜102と酸化物膜103との間を、物理的手段により引き剥がす。物理的手段とは、例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波、楔状の部材を用いた負荷等の比較的小さな力である。
この結果、酸化物膜103内、又は金属膜102と酸化物膜103との界面で剥離が生じ、第1の基板101から、還元防止膜104、積層体105、及び積層体に接着された透光性を有する基板111とを、比較的小さな力で引き剥がすことができる。
なお、この剥離工程の前段階として、剥離しやすいように、前処理を行うことが好ましい。代表例としては、金属膜102と酸化物膜103との間の密着性を部分的に低下させる処理を行う。密着性を部分的に低下させる処理は、剥離しようとする領域の周縁に沿って金属膜102にレーザ光を照射する処理、或いは、剥離しようとする領域の周縁に沿って外部から局所的に圧力を加えて金属膜102の膜内または界面の一部分に損傷を与える処理である。具体的にはダイヤモンドペンなどで硬い針を垂直に押しつけて荷重をかけて動かせばよい。好ましくは、スクライバー装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かせばよい。このように、剥離を行う前に剥離現象が生じやすくなるような部分、即ち、きっかけをつくることが重要であり、密着性を選択的(部分的)に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
次に、図1(D)に示すように、透光性を有する基板111から光123を照射する。光としては、光触媒膜を活性化させるために必要な光を照射すればよく、光触媒膜がTiOxの場合は、紫外線を照射すればいい。また光触媒膜が、CdSの場合は、可視光を照射すればいい。光照射により、光触媒膜112と第1の接着剤113とが分離する。
次に、図1(E)に示すように、光触媒膜112が形成された透光性を有する基板111を除去する。また、第1の接着剤113を除去してもよい。
以上の工程により、第1の基板上に形成された半導体素子を有する積層体を剥離することができる。また、酸化物膜及び還元防止膜上に形成された積層体を備える半導体装置を作製することができる。こうして得られる半導体装置は支持体を酸化物膜及び還元防止膜のみとしているため薄く、軽量、且つ、フレキシブルなものであり、所望の位置に接着又は設置が可能であるため、用途範囲が広くなる。
(第2実施形態)
本実施形態では、プラスチック基板を支持体として有する半導体装置の作製方法について、図2を用いて説明する。
第1実施形態に示される図1(A)乃至図1(C)と同様の工程により、図2(C)に示されるように金属膜102と酸化物膜103との間で剥離する。
次に、図2(D)に示すように、剥離後露出した酸化物膜103表面に第2の接着剤122を用いて第2の基板121を貼り付ける。第2の接着剤としては、エポキシ樹脂を用いることができる。第2の基板としては、ポリカーボネイト(PC)、極性基のついたノルボルネン樹脂からなるARTON:JSR製、ポリエチレンテレフタレート(PET)、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ナイロン、ポリエーテルエーテルケトン(PEEK)、ポリスルホン(PSF)、ポリエーテルイミド(PEI)、ポリアリレート(PAR)、ポリブチレンテレフタレート(PBT)、ポリイミド、ポリプロピレン、ポリプロピレンサルファイド、ポリフェニレンサルファイド、ポリフェニレンオキサイド、ポリサルフォン、またはポリフタールアミドからなる有機樹脂を用いればよい。また、Tg(ガラス転移温度)が400℃以上であるHT基板(新日鐵化学社製)を用いることもできる。
次に、第1実施形態と同様に、透光性を有する基板111から光123を照射する。この工程により、光触媒膜112と第1の接着剤113とを分離させる。
次に、図2(E)に示すように、光触媒膜112が形成された透光性を有する基板111を除去する。また、第1の接着剤113を除去してもよい。
以上の工程により、フレキシブルな基板、即ちプラスチック基板上に酸化物膜及び還元防止膜上に形成された積層体を備える半導体装置を作製することができる。こうして得られる半導体装置は支持体がプラスチックであるため、薄く、軽量、且つ、フレキシブルなものである。
本実施例では、第1実施形態を用いた半導体装置の作製方法について、図3及び図4を用いて説明する。
図3(A)に示すように、第1の基板301上にスパッタリング法で金属膜302、(ここではタングステン膜(膜厚10nm〜200nm、好ましくは30nm〜75nm))を形成し、該金属膜を加熱して膜厚は1〜10nm、このましくは2〜5nmの酸化物膜303(ここでは、酸化タングステン膜)を形成する。
なお、スパッタリング法では基板端面に成膜されるため、基板端面に成膜されたタングステン膜と酸化タングステン膜とをO2アッシングなどで選択的に除去することが好ましい。
次に、スパッタリング法により、還元防止膜304を成膜する。ここでは、窒化アルミニウム(AlN)ターゲットを用い、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にてAlNXY膜を成膜する。次に、PCVD法で第1の絶縁膜305、ここでは酸化窒化シリコン膜を形成し、さらに大気にふれることなく、水素を含むアモルファスシリコン膜306を積層形成する。
次に、上記アモルファスシリコン膜を公知の技術(固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法など)により結晶化させて、ポリシリコン膜を活性層とするTFTを形成する。ここでは、触媒金属を用いた結晶化方法を用いてポリシリコン膜を得る。重量換算で10ppmの金属元素を含む溶液(ここでは、酢酸ニッケル塩溶液)307をスピナーで塗布する。なお、塗布に代えてスパッタリング法でニッケル元素を全面に散布する方法を用いてもよい。次に、加熱処理を行い結晶化させて結晶構造を有する半導体膜(ここでは第1のポリシリコン膜)(図3(B)に示す308)を形成する。ここでは、水素出しの熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って結晶構造を有するシリコン膜を得る。
また、他の結晶化方法としては、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後にパルス発振型のレーザ光を照射したポリシリコン膜を得る方法、アモルファスシリコン膜に連続発振型のレーザ光を照射してポリシリコン膜を得る方法、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザ光を照射してポリシリコン膜を得る方法、又はアモルファスシリコン膜に触媒となる金属元素を添加し加熱してポリシリコン膜を得た後に連続発振型のレーザ光を照射してポリシリコン膜を得る方法等を適宜用いることができる。
なお、酸化物膜303に接する膜(金属膜302及び還元防止膜304)は、水素が含まれていないため、上記のアモルファスシリコンの加熱の工程で還元されない。よって、後に比較的小さな力(例えば、人間の手、ノズルから吹付けられるガスの風圧、超音波、楔状の部材を用いた負荷等)を加えることによって、酸化タングステン膜中、またはタングステン膜と酸化タングステン膜との界面で分離を生じさせることができる。
次に、図3(B)に示すように、結晶構造を有するシリコン膜308表面の酸化膜を希フッ酸等で除去した後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光309(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行い、第2の結晶構造を有するシリコン膜310を形成する。
次に、図3(C)に示すように、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア膜311を形成する。このバリア膜311は、結晶化させるために添加したニッケルを膜中から除去するために形成する。なお、バリア膜を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。
次に、バリア膜311上にスパッタリング法またはPCVD法によって、ゲッタリングサイトとなる膜厚10nm〜400nm(ここでは膜厚100nm)のアルゴン元素を含むアモルファスシリコン膜312を成膜する。
その後、650℃に加熱された炉に入れて3分の熱処理を行い、ニッケルをゲッタリングして、結晶構造を有する半導体膜中のニッケル濃度を低減する。炉に代えてランプアニール装置を用いてもよい。
次に、図3(D)に示すように、バリア膜をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア膜を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア膜をゲッタリング後に除去することが望ましい。
なお、触媒元素を用いて結晶化を行わない場合には、上述したバリア膜の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア膜の除去などの工程は不要である。
次に、得られた結晶構造を有するシリコン膜(ポリシリコン膜とも呼ばれる)の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離されたポリシリコン領域313、314を形成する。ポリシリコン領域を形成した後、レジストからなるマスクを除去する。
次に、ポリシリコン領域を覆うゲート絶縁膜の形成を行った後、ゲート絶縁膜上にゲート電極315、316を形成し、ポリシリコン領域へ不純物元素をドーピングしてソース領域またはドレイン領域を形成し、層間絶縁膜(無機絶縁膜)を形成し、ソース電極またはドレイン電極317a、317b、318a、318bを形成し、活性化処理や水素化処理などを適宜行ってポリシリコン領域を活性層とするトップゲート型のTFT320、321を作製する(図3(E)。)。なお、ドーピングする不純物元素としてn型を付与するリンを添加した場合にはnチャネル型TFTを形成することができ、p型を付与するボロンを添加した場合にはpチャネル型TFTを形成することができ、これらを組み合わせればCMOS回路を作製することができる。
なお、ここではTFTの構造としてトップゲート型の例を示したが、特にTFTの構造は限定されず、例えば逆スタガ型や順スタガ型であってもよい。また、半導体素子としては、TFTの代わりに、有機半導体トランジスタ、ダイオード、MIM素子を用いることができる。
こうして得られたポリシリコン領域を用いて、TFTを代表とする様々な半導体素子(薄膜ダイオード、抵抗素子)やセンサ素子(代表的にはポリシリコンを用いた感圧式指紋センサ)を形成することができる。
こうして、第1の絶縁膜及び半導体素子を有する積層体300を形成する。
次に、ガラス基板(透光性を有する基板331)上に光触媒膜332を形成する。本実施例ではガラス基板としてAN100を用い、該基板上にゾルゲル法によりTiOx膜を形成する。
次に、図4(A)に示すように、第1の接着剤333を用いて積層体300の表面と光触媒膜332の表面とを貼り合わせる。本実施例では、第1の接着剤として油溶性接着剤を用いる。
次に、図示しないが剥離処理を行いやすくするための前処理を行う。本実施例では、ス
クライバー装置を用い、押し込み量を0.1mm〜2mmとし、圧力をかけて動かし、基板端面を除去する。このとき、金属膜302と酸化物膜303との間の密着性が低下する。この工程により、密着性を選択的(部分的)に低下させる前処理を行うことで、剥離不良がなくなり、さらに歩留まりも向上する。
次に、図4(B)に示すように、第1の基板301から積層体300を剥離する。即ち、金属膜302と酸化物膜303との間を物理的手段により引き剥がす。この工程は、比較的小さな力(例えば、部材を用いた負荷、人間の手、ノズルから吹付けられるガスの風圧、超音波等)で引き剥がすことができる。本実施例では、金属膜302と酸化物膜303との間に、楔等の鋭利な端部を有する部材の一部を挿入し、これら2つの膜の界面を引き剥がす。
次に、図4(C)に示すように、剥離後露出した酸化物膜303表面に第2の接着剤342を用いて第2の基板341を貼り付ける。ここでは、第2の接着剤としてエポキシ樹脂を用い、第2の基板としてポリカーボネイト(PC)を用いる。
次に、透光性を有する基板331であるガラス基板から光343を照射する。ここでは、光として紫外線を照射する。紫外線が光触媒膜332に照射されることにより、光触媒膜332に接する第1の接着剤333の部分で酸化還元反応が生じ、有機樹脂が分解され接着力が低下し、この結果、第1の接着剤333から光触媒膜及びガラス基板が分離する。この後、容器に入れられた溶媒、ここではエーテルに漬けることによって、油溶性樹脂からなる樹脂層を溶かして除去する。(図4(D))。
なお、接着剤が残っていると不良の原因となるため、積層体300の表面をO2プラズ
マ照射、紫外線照射、又はオゾン洗浄等で処理し、清浄な表面とすることが好ましい。
この後、回路パターンごとに適宜分断を行ってもよい。ガラス基板や石英基板を多面取りする場合、スクライバー装置やブレーカ装置などで分断を行うと割れや欠けが生じやすいため、サイズが小さくなればなるほど分断加工が困難となっていた。本発明はフィルム基板であるので小さなサイズの回路パターンもレーザ加工やカッターなどで分断加工が容易にできる。従って、大面積基板から微小なデバイスを大量に歩留まりよく作製することができる。
なお、本実施例では、シングルドレイン構造のTFTを例に説明を行ったが、必要に応じてLDDを設けてもよいし、複数のチャネル形成領域を有するマルチゲート型TFT、例えばダブルゲート型TFTとしてもよい。
本発明により、積層体に損傷を与えず、歩留まりの高く剥離することができる。また、本発明により、プラスチック基板上に半導体素子を有する半導体装置を形成することができる。このため、軽量で、薄型であり、かつ耐衝撃性が高い半導体装置を形成することができる。また、曲面を有する半導体装置、または変形が可能な半導体装置を作製することができる。
本実施例では、逆スタガ型のTFTを有する半導体装置の作製方法について、図5及び図6を用いて説明する。
図5(A)に示すように、実施例1と同様に第1の基板301上に膜厚10nm〜200nm、好ましくは30nm〜75nmの金属膜302、1〜10nm、好ましくは2〜5nmの酸化物膜303、還元防止膜304、膜厚100nmの下地絶縁膜を順次成膜する。本実施例では、金属膜としてモリブデン膜を成膜し、酸化物膜としてモリブデン酸化膜を形成する。また、還元防止膜としては、導電性を有する窒化チタン膜を成膜する。
次に、後にゲート電極506、507を形成する。ゲート電極は、導電膜をスパッタリング法や真空蒸着法等で成膜した後、所望の形状にエッチングして形成する方法、液滴吐出法によって、任意の領域に導電粒子を含む液体を吐出し乾燥して形成する方法等を適宜用いる。導電膜としては、クロム、モリブデン、チタン、タンタル、タングステン、アルミニウムなどの金属材料またはその合金材料を用いる。なお、ゲート電極上には第1の半導体膜や配線膜を形成するので、その端部がテーパー状になるように加工することが望ましい。またゲート電極506、507を、アルミニウムを主成分とする材料で形成する場合には、エッチング加工後に陽極酸化処理などをして表面を絶縁化しておくと良い。また、図示しないがこの工程でゲート電極に接続する配線も同時に形成することができる。
次に、第2の絶縁膜508、第1の半導体膜509、第2の半導体膜510を成膜する。第2の絶縁膜508は、ゲート電極506、507の上層に形成することでゲート絶縁膜として機能させることができる。この場合、第2の絶縁膜508として、酸化珪素膜、窒化珪素膜を積層して形成することが好ましい。これらの絶縁膜はグロー放電分解法やスパッタリング法で形成することができる。特に、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。
第1の半導体膜509は、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造の半導体を含む膜で形成する。この半導体は、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものである。すなわち、ラマンスペクトルが520cm-1よりも低波数側にシフトしているものとして観測されるものである。平均的な結晶粒径は0.5〜40nmであり、非単結晶半導体中に分散させて存在している。また、未結合手(ダングリングボンド)の中和剤として水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。このような半導体をセミアモルファス半導体(SAS)と呼ぶ。このSASは所謂微結晶半導体を含むものである。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なSASが得られる。このようなSAS半導体に関する記述は、例えば、米国特許4,409,134号で開示されている。
このSASは珪化物気体をグロー放電分解することにより得ることができる。代表的な珪化物気体としては、SiH4であり、その他にもSi26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。この珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素で希釈して用いることでSASの形成を容易なものとすることができる。希釈率は10倍〜1000倍の範囲で珪化物気体を希釈することが好ましい。勿論、グロー放電分解による被膜の反応生成は減圧下で行うが、圧力は概略0.1Pa〜133Paの範囲で行えば良い。グロー放電を形成するための電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzである。高周波電力は適宜設定すれば良い。基板加熱温度は300度以下が好ましく、100〜200度の基板加熱温度が推奨される。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は1×1020/cm3以下とすることが望ましく、特に、酸素濃度は5×1019atoms/cm3以下、好ましくは1×1019atoms/cm3以下となるようにすることが好ましい。
また、珪化物気体中に、CH4、C26などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体を混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。
また、SASは、価電子制御を目的とした不純物元素を意図的に添加しないときに弱いn型の電気伝導性を示す。これは、SAS中に含まれる不純物によるもので、代表的には酸素がn型の伝導性を付与するものとして考えられている。SASに含まれる酸素は、成膜時の高周波電力密度に応じても変化する。本発明において第1の半導体膜509中の酸素濃度は5×1019atoms/cm3以下、好ましくは1×1019atoms/cm3以下とすることが望ましい。勿論、この酸素の全てがドナーとして機能する訳ではないので、導電型を制御するには、それに応じた量の不純物元素を添加することとなる。
ここで、TFTのチャネル形成領域を設ける第1の半導体膜509に対しては、p型を付与する不純物元素を、この成膜と同時に、或いは成膜後に添加することで、しきい値制御をすることが可能となる。p型を付与する不純物元素としては、代表的には硼素であり、B26、BF3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させると良い。そしてボロンの濃度を1×1014〜6×1016atoms/cm3とすると良い。
第2の半導体膜510は、nチャネル型のTFTを形成する場合には、代表的な不純物元素としてリンを添加すれば良く、珪化物気体にPH3などの不純物気体を加えれば良い。第2の半導体膜510は、価電子制御がされていることを除けば、SASのような半導体、非晶質半導体、または微結晶半導体で形成すればよい。
このようにして形成されるTFTは、チャネル形成領域がソースとドレインの間、およびLDD領域の間に挟まれて形成されず、電界集中や電流集中を緩和できる構造を有している。
以上、第2の絶縁膜508から一導電型を有する第2の半導体膜510までは大気に触れさせることなく連続して形成することが可能である。すなわち、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができるので、TFT特性のばらつきを低減することができる。
次に、図5(B)に示すように、フォトレジスト(図示しない。)を用いてマスクを形成し、第1の半導体膜509、一導電型を有する第2の半導体膜510をエッチングして島状に分離して第1の半導体領域512、513を形成する。この後、マスクを除去する。なお、フォトレジストで形成されるマスクの代わりに、液滴吐出法によって、任意の領域に有機樹脂を吐出してマスクを形成しても良い。この場合、フォトリソグラフィー工程を行わなくともよいため、工程数の削減が可能である。
次に、図5(C)に示すように、所望の領域上にマスク(図示しない。)を形成して、一導電型を有する第3の半導体領域514、515を形成する。このとき、ゲート絶縁膜として機能する第2の絶縁膜508及び第1の絶縁膜305の一部をエッチングしてコンタクトホール516a、516b、517a、517bを形成すると共に、還元防止膜304の一部を露出する。
次に、図8(D)に示すように、ソース領域及びドレイン領域(第3の半導体領域514、515)に接続する配線(ソース電極及びドレイン電極521a、521b、522a、522b)を形成する。ソース電極及びドレイン電極は、アルミニウム、またはアルミニウムを主成分とする導電性材料を成膜し、所望の形状にエッチングして形成することができる。なお、半導体膜と接する側の層をチタン、タンタル、モリブデンまたはこれらの元素の窒化物で形成した積層構造としても良い。アルミニウムには耐熱性を向上させるためにチタン、シリコン、スカンジウム、ネオジウム、銅などの元素を0.5〜5原子%添加させても良い。また、液滴吐出法によって、所望の領域に、導電性粒子を含む液滴を吐出し、乾燥して形成することができる。
以上の工程により、チャネルエッチ型のTFT523、524を形成する。
この後、チャネル形成領域の保護を目的とした絶縁膜を、窒化珪素膜で形成することが好ましい。次に、TFT上に第3の絶縁膜525を形成する。第3の絶縁膜は、平坦化されていることが好ましく、アクリル、ポリイミド、ポリアミドなどの有機樹脂、またはシロキサン系材料を出発材料として形成されたSi−O結合とSi−CHx結合手を含む絶縁膜で形成することが好ましい。次に、第3の絶縁膜525表面と第2の基板527とを第1の接着剤526を用いて貼り付ける。
以上の工程により積層された第1の絶縁膜305、TFT523、524、第3の絶縁膜525、第1の接着剤526、第2の基板527を積層体500という。
次に、実施例1と同様に、ガラス基板(透光性を有する基板331)上に光触媒膜332を形成する。次に、図6(A)に示すように、第2の接着剤333を用いて積層体500の表面と光触媒膜332の表面とを貼り合わせる。次に、図6(B)に示すように、第1の基板301から積層体500を剥離する。即ち、金属膜302と酸化物膜303との間を物理的手段により引き剥がす。
次に、実施例1と同様に、図6(C)に示すように、透光性を有する基板331から光343を照射する。ここでは、光として紫外線を照射し、第2の接着剤333から光触媒膜及びガラス基板を分離する。この後、容器に入れられた溶媒、ここではエーテルに漬けることによって、油溶性樹脂からなる樹脂層を溶かして除去する。なお、接着剤が残っていると不良の原因となるため、積層体500の表面をO2プラズマ照射、紫外線照射、又はオゾン洗浄等で処理し、清浄な表面とすることが好ましい。(図6(D))。
次に、図6(E)に示すように、ウエットエッチング法により酸化物膜303を除去した後、マスクを用いて還元防止膜304を所望の形状にエッチングし接続端子531a、531b、532a、532bを形成する。次に、第4の絶縁膜を接続端子531a、531b、532a、532b及び絶縁膜305上に成膜し、該保護膜の一部をエッチングして保護膜533を形成した後、接続端子531a、531b、532a、532bを露出する。
この後、回路パターンごとに適宜分断を行ってもよい。本発明はフィルム基板であるので小さなサイズの回路パターンもレーザ加工やカッターなどで分断加工が容易にできる。従って、大面積基板から微小なデバイスを大量に歩留まりよく作製することができる。
なお、本実施例においては、逆スタガ型TFTを用いて説明したが、特にTFTの構造は限定されず、例えばトップゲート型や順スタガ型であってもよい。また、半導体素子としては、TFTの代わりに、有機半導体トランジスタ、ダイオード、MIM素子を用いることができる。さらに、半導体素子の半導体膜としてSASを用いて形成したが、これに限定されず、非晶質半導体膜又は実施例1に示したような結晶性半導体膜を用いて形成することもできる。
本発明により、積層体に損傷を与えず、歩留まりの高く剥離することができる。また、本発明により、プラスチック基板上に半導体素子を有する半導体装置を形成することができる。該半導体装置としては、画素駆動素子を半導体素子で形成した表示装置、半導体素子で回路を形成したチップ状の半導体装置等が挙げられる。これらの半導体装置は、軽量で、薄型であり、かつ耐衝撃性が高い。また、曲面を有する半導体装置、または変形が可能な半導体装置を作製することができる。
本実施例においては、実施例2と異なる接続端子の形成方法を図7を用いて示す。なお、TFTとしては、順スタガ型TFTを用いて説明する。また、還元防止膜は絶縁性を有する膜で形成する。
図7(A)に示すように、実施例1と同様に、第1の基板301上に膜厚10nm〜200nm、好ましくは30nm〜75nmの金属膜302、1〜10nm、好ましくは2〜5nmの酸化物膜303、還元防止膜304、膜厚100nmの下地絶縁膜を順次成膜する。本実施例においては、還元防止膜としてAlNXYを成膜する。ここでは、アルゴンガスと窒素ガスと酸素ガスを混合した雰囲気下にてAlNXY膜を成膜する。AlNXY膜は、窒素を数atomic%以上、好ましくは2.5atomic%〜47.5atomic%含む範囲であればよく、スパッタ条件(基板温度、原料ガスおよびその流量、成膜圧力など)を適宜調節することによって窒素濃度を調節することができる。
次に、還元防止膜304上にTFTを形成する。TFTは、ソース電極及びドレイン電極601a、601bを形成し、該導電層上に一導電型を有する第2の半導体膜602a、602b、第1の半導体膜603、ゲート絶縁膜604を順に成膜する。次に、ゲート電極605を形成する。以上の工程によりTFT607、608(TFT607と同様の構造を有するTFT)を形成する。
次に、TFT上に第1の絶縁膜606を形成する。第1の絶縁膜は、実施例2の第3の絶縁膜525と同様のもので形成することができる。次に、第1の絶縁膜606表面と第2の基板527とを第1の接着剤526を用いて貼り付ける。
以上の工程により積層されたTFT607、608、第1の絶縁膜606、第1の接着剤526、第2の基板527を積層体(図7(B)の領域600)という。
次に、実施例1と同様に、ガラス基板(透光性を有する基板331)上に光触媒膜332を形成する。次に、第2の接着剤333を用いて積層体300の表面と光触媒膜332の表面とを貼り合わせる。次に、図7(B)に示すように、第1の基板301から積層体600を剥離する。即ち、金属膜302と酸化物膜303との間を物理的手段により引き剥がす。
次に、実施例1と同様に、図7(C)に示すように、透光性を有する基板331から光343を照射する。ここでは、光として紫外線を照射し、第2の接着剤333から光触媒膜及びガラス基板を分離する。この後、容器に入れられた溶媒、ここではエーテルに漬けることによって、油溶性樹脂からなる樹脂層を溶かして除去する。なお、接着剤が残っていると不良の原因となるため、積層体600の表面をO2プラズマ照射、紫外線照射、又はオゾン洗浄等で処理し、清浄な表面とすることが好ましい。(図7(D))。
次に、図7(E)に示すように、マスクを用いて酸化物膜303及び還元防止膜304を所望の形状にエッチングしコンタクトホール612a、612b、613a、613bを形成し、ソース電極及びドレイン電極601a、601b、611a、611bの一部を露出して、接続端子とする。なお、エッチングされた酸化物膜及び還元防止膜は保護膜として機能する。
この後、回路パターンごとに適宜分断を行う。
なお、本実施例においては、順スタガ型TFTを用いて説明したが、特にTFTの構造は限定されず、例えば逆スタガ型やトップゲート型であってもよい。また、半導体素子としては、TFTの代わりに、有機半導体トランジスタ、ダイオード、MIM素子を用いることができる。さらに、半導体素子の半導体膜としてSASを用いて形成したが、これに限定されず、非晶質半導体膜又は実施例1に示したような結晶性半導体膜を用いて形成することもできる。
本発明により、積層体に損傷を与えず、歩留まりの高く剥離することができる。また、本発明により、プラスチック基板上に半導体素子を有する半導体装置を形成することができる。該半導体装置としては、画素駆動素子を半導体素子で形成した表示装置、半導体素子で回路を形成したチップ状の半導体装置等が挙げられる。これらの半導体装置は、軽量で、薄型であり、かつ耐衝撃性が高い。また、曲面を有する半導体装置、または変形が可能な半導体装置を作製することができる。
本実施例では、実施例1乃至実施例3で作製することが可能な半導体装置において、CPU1000の1チップのブロック図を図8を用いて説明する。
まず、オペコードがインターフェース1001に入力されると、解析回路1003(Instruction Decoderともいう)においてコードが解読され、信号が制御信号発生回路1004(CPU Timing Controller)に入力される。信号が入力されると、制御信号発生回路1004から、演算回路1009(以下、ALUと示す)、および記憶回路1010(以下、レジスタと示す)に制御信号が出力される。
なお、制御信号発生回路1004には、ALU1009を制御するALUコントローラ1005(以下、ACONと示す)、レジスタ1010を制御する回路1006(以下、RCONと示す)、タイミングを制御するタイミングコントローラ1007(以下、TCONと示す)、および割り込みを制御する割り込みコントローラ1008(以下、ICONと示す)を含むものとする。
一方、オペランドがインターフェース1001に入力されると、ALU1009、およびレジスタ1010に出力される。そして、制御信号発生回路1004から入力された制御信号に基づく処理(例えば、メモリリードサイクル、メモリライトサイクル、あるいはI/Oリードサイクル、I/Oライトサイクル等)がなされる。
なお、レジスタ1010は、汎用レジスタ、スタックポインタ(SP)、プログラムカウンタ(PC)等により構成される。
また、アドレスコントローラー1011(以下、ADRCと示す)は、16ビットのアドレスを出力する。
なお、本実施例に示したCPUの構成は、本発明の作製方法を用いて形成されるCPUの一例であり、本発明の構成を限定するものではない。従って、本実施例に示す構成以外の公知のCPUの構成を用いることも可能である。
また、本実施例は、第1実施形態または第2実施形態と自由に組み合わせることができる。
本実施例では、チップ状の半導体装置、ここではCPUを実装する方法について、図19を用いて説明する。この実装方法としては、異方性導電接着剤を用いた接続方法やワイヤボンディング方式等を採用すればよく、その一例について図19を用いて説明する。
図19(A)は配線基板1701に、CPU1703が異方性導電接着剤を用いて実装された例を示す。配線基板1701上には、配線(図示しない。)と該配線の取り出し電極である電極パット1702a、1702bが形成されている。
CPU1703表面には、接続端子1704a、1704bが設けられ、その周辺部には保護絶縁膜1705が形成される。
配線基板1701上には、CPU1703が異方性導電接着剤1706で固定されており、接続端子1704a、1704bと電極パット1702a、1702bはそれぞれ、異方性導電接着剤中に含まれる導電性粒子1707で電気的に接続されている。異方性導電接着剤は、導電性粒子(粒径3〜7μm程度)を分散、含有する接着性樹脂であり、エポキシ樹脂、フェノール樹脂等が挙げられる。また、導電性粒子(粒径が数〜数百μm程度)は、金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金粒子で形成される。また、これらの元素が積層された粒子でも良い。さらには、樹脂粒子に金、銀、銅、パラジウム、又は白金から選ばれた一元素、若しくは複数の元素の合金がコーティングされた粒子でもよい。
また、異方性導電接着剤の代わりに、ベースフィルム上にフィルム状に形成された異方性導電フィルムを転写して用いても良い。異方性導電フィルムも、異方性導電接着剤と同様の導電性粒子が分散されている。異方性導電接着剤1706中に混入された導電性粒子1707の大きさと密度を適したものとすることにより、このような形態でCPUを配線基板に実装することができる。
図19(B)は有機樹脂の収縮力を用いた実装方法の例であり、CPUの接続端子表面にTaやTiなどでバリア膜1711a、1711bを形成し、その上に無電解メッキ法などによりAuを約20μm形成し、バンプ1712a、1712bを搭載する。CPUと配線基板との間に光硬化性絶縁樹脂1713を介在させ、光硬化して固まる樹脂の収縮力を利用して電極間を圧接して実装することができる。
また、図19(C)で示すように、配線基板1701にCPU1703を接着剤1721で固定して、Auワイヤ1722a、1722bによりCPUの接続端子1704a、1704bと配線基板上の電極パット1702a、1702bとを接続しても良い。そして有機樹脂1723で封止する。
また、図19(D)で示すように、FPC(Flexible printed circuit)1731上の配線1732と、導電性粒子1708を含有する異方性導電接着剤1706を接続して、FPC上にCPU1703を設けてもよい。この構成は、携帯端末等の筐体の大きさが限られた電子機器に用いる場合に大変有効である。
なお、半導体装置の実装方法は、特に限定されるものではなく、公知の半田バンプを用いたリフロー処理を用いることができる。なお、リフロー処理を行う場合は、半導体装置に用いられる基板が耐熱性の高いプラスチック、代表的にはポリイミド基板、HT基板(新日鐵化学社製)、極性基のついたノルボルネン樹脂からなるARTON(JSR製)等を用いることが好ましい。
本実施例では、半導体装置の一実施例である発光表示装置の作製方法について、図9を用いて説明する。
実施例1と同様の工程により、図3(A)に示される第1の基板301上に形成される積層体300を形成する。次に、図9(A)に示すように、TFT(pチャネル型TFT)320、321に接続される導電膜を成膜し、画素の大きさにエッチングして第1の電極401、402を形成する。本実施例では、上方出射型発光素子を形成するため、第1の電極401、402としては、遮光性を有する導電膜、ここでは、TiNを用いて形成する。また、CVD法、PVD法、塗布法等の公知の手法により、第1の電極401、402の端部(および配線)を覆う絶縁物(隔壁、障壁などと呼ばれる)を形成する。絶縁物409としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、感光性または非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン)、またはこれらの積層などを用いることができる。
つぎに、発光物質を含む層403を、蒸着法、インクジェット法、塗布法等を用いて形成する。発光物質を含む層には、発光層に対して正孔注入層、正孔輸送層、電子注入層もしくは電子輸送層を組み合わせて用いるが、公知の如何なる構造を用いても良い。また、発光層の材料として有機材料を用いても無機材料を用いても良く、有機材料の場合は高分子材料でも低分子材料で良い。なお、信頼性を向上させるため、発光物質を含む層403の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、蒸着法を用いる場合、真空度が5×10-3Torr(0.665Pa)以下、好ましくは10-4〜10-6Paまで真空排気された成膜室で蒸着を行う。
次に、発光物質を含む層403上に第2の電極404を成膜する。第2の電極としては、透光性を有する導電膜、ここでは、アルミニウムーリチウム合金の超薄膜を用いて成膜する。
なお、第1の電極401、402、発光物質を含む層403、第2の電極404を、それぞれ発光素子405、406という。
次に、第2の基板408と第2の電極404とをシール材407で貼り合わせる。シール材としては、本実施例ではエポキシ樹脂を用いる。次に、第2の基板408と光触媒膜332が形成された透光性を有する基板331とを第1の接着剤333で貼り付ける。
次に、図9(B)に示すように、酸化物膜303から、金属膜302及び第1の基板301を除去する。
次に、図9(C)に示すように、第3の基板341と酸化物膜303とを第3の接着剤342で貼り合わせる。本実施例では、第2の基板としてポリカーボネイト、第3の接着剤としてエポキシ樹脂を用いる。
次に、実施例1と同様に、透光性を有する基板331から光343を、紫外線を照射する。紫外線が光触媒膜332に照射されることにより、光触媒膜332に接する接着剤の部分で酸化還元反応が生じ、有機樹脂が分解され接着力が低下し、この結果、第2の接着剤333から光触媒膜及びガラス基板が分離する。この後、容器に入れられた溶媒、ここではエーテルに漬けることによって、油溶性樹脂からなる樹脂層を溶かして除去することにより、図9(D)に示すような、プラスチック基板で形成される発光表示装置を形成することができる。
なお、還元防止膜は遮光性を有する材料で形成されている場合で、上方、即ち第2の基板側に発光する発光素子を有する半導体装置は、還元防止膜を半導体素子へ外部の光が侵入するのを妨げる遮光膜として機能することができる。この場合、半導体素子の誤作動が少なく信頼性の高い半導体装置を作製することができる。
また、還元防止膜は遮光性を有する材料で形成されている場合で、下方、又は両方、即ち少なくとも第3の基板341側に発光する発光素子を有する半導体装置を作製する場合は、還元防止膜をエッチングして除去することが好ましい。
なお、本実施例は第1実施形態の工程の代わりに、第2実施形態を適応することができる。また、発光素子としては、上面出射型発光素子の代わりに、下面出射型発光素子、又は両面出射型発光素子を形成することができる。ただしこの場合は、還元防止膜は透光性を有する膜で形成する。または、酸化物膜及び還元防止膜を除去する工程が必要である。
本実施例により、プラスチック基板上に半導体素子を有する半導体装置を形成することができる。即ち、画素駆動素子をTFTで形成した表示装置を形成することができる。これらの半導体装置は、軽量で、薄型であり、かつ耐衝撃性が高い。また、曲面を有する半導体装置、または変形が可能な半導体装置を作製することができる。
本実施の形態では、第1実施形態又は第2実施形態、若しくは実施例6で適応が可能な発光素子の構造について図10を用いて説明する。
発光素子は、一対の電極(陽極と陰極)、上記陽極および陰極に挟まれる発光物質を含む層とで構成される。以下、第1実施形態の還元防止膜、及び第2実施形態の第2の基板側に設けられる電極を第1の電極と示し、上記基板の対向側に設けられる電極を第2の電極と示す。
発光物質を含む層は、少なくとも発光層を含み、正孔注入層、正孔輸送層、ブロッキング層、電子輸送層、および電子注入層といったキャリアに対する機能の異なる層のいずれか一つ、もしくは複数を組み合わせて積層することにより形成される。
図10に、発光素子の断面構造の一例を示す。
図10(A)においては、発光物質を含む層1403は、第1の電極(陽極)1401上に、正孔注入層1404、正孔輸送層1405、発光層1406、電子輸送層1407、電子注入層1408が積層されており、電子注入層1408に接して第2の電極(陰極)1402が設けられている。また、第1の電極(陽極)に、発光素子を駆動するTFTが設けられている場合、TFTはpチャネル型TFTを用いる。
図10(B)においては、発光物質を含む層1413は、第1の電極(陰極)1411上に、電子注入層1418、電子輸送層1417、発光層1416、正孔輸送層1415、正孔注入層1414が積層されており、正孔注入層1414に接して第2の電極(陽極)1412が設けられている。また、第1の電極(陰極)に、発光素子を駆動するTFTが設けられている場合、TFTはnチャネル型TFTを用いる。
なお、本実施例はこれに限定するものではなく、種々の発光素子構造、例えば、陽極/正孔注入層/発光層/電子輸送層/陰極、陽極/正孔注入層/正孔輸送層/発光層/電子輸送層/電子注入層/陰極、陽極/正孔注入層/正孔輸送層/発光層/正孔ブロッキング層/電子輸送層/陰極、陽極/正孔注入層/正孔輸送層/発光層/正孔ブロッキング層/電子輸送層/電子注入層/陰極等の構造でも構わない。なお、発光領域の配置、即ち画素電極の配置としてはストライプ配列、デルタ配列、モザイク配列などを挙げることができる。
発光素子が上方、即ち第2の電極1402、1412側に発光する場合、第1の電極1401、1411は、遮光性を有する導電膜で形成する。図10(A)において、第1の電極1401は陽極であり、TiN、ZrN、Ti、W、Ni、Pt、Cr、Al等の単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層、窒化チタン膜とアルミニウムを主成分とする膜と窒化チタン膜との三層構造等を用いることができる。
図10(B)において、第1の電極1411は陰極であり、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属、およびこれらを含む合金(Mg:Ag、Al:Liなど)の他、YbやEr等の希土類金属を用いて形成することができる。また、LiF、CsF、CaF2、Li2O等の電子注入層を用いる場合は、アルミニウム等の通常の導電性薄膜を用いることができる。
一方、第2の電極は、第1の電極1401、1411と対応する極性であって、透光性を有する導電膜で形成する。図10(A)において、第2の電極1402は、陰極であり、LiやCs等のアルカリ金属、およびMg、Ca、Sr等のアルカリ土類金属を含む超薄膜と、透明導電膜(ITO、IZO、ZnO等)との積層構造を用いることができる。あるいは、アルカリ金属またはアルカリ土類金属と電子輸送材料を共蒸着した電子注入層を形成し、その上に透明導電膜(ITO、IZO、ZnO等)を積層してもよい。
図10(B)において、第1の電極1412は、陽極であり、インジウム−スズ酸化物(ITO)、インジウム−亜鉛酸化物(IZO)等の透明導電性材料を用いて形成される。
また、発光素子が下方、即ち第1の電極1401、1411側に発光する場合、第1の電極1401、1411は、透光性を有する導電膜で形成する。図10(A)において、第1の電極1401は、上に示すような陽極であり、且つ透光性を有する材料で形成される。図10(B)において、第1の電極1411は、上に示すような、陰極で且つ透光性を有する材料で形成される。
一方、第2の電極は、第1の電極1401、1411と対応する極性であって、遮光性を有する導電膜で形成する。図10(A)において、第2の電極は、上に示すような、陰極で遮光性を有する材料で形成される。また、図10(B)において、第2の電極14112は、上に示すような陽極で遮光性を有する材料で形成される。
なお、図10(A)及び図10(B)において、第1の電極1401、1411、及び第2の電極1402、1412それぞれを、上に示すような陽極で透光性を有する導電膜、陰極で透光性を有する導電膜で形成すると、第1の電極及び第2の電極の両方に発光することができる。
発光物質を含む層1403、1413を形成する材料としては、低分子系、高分子系、もしくはオリゴマーやデンドリマーに代表される、中分子系の公知の有機化合物を用いることができる。また、一重項励起により発光(蛍光)する発光材料(シングレット化合物)、または三重項励起により発光(リン光)する発光材料(トリプレット化合物)を用いることができる。
次に、発光物質を含む層1403、1413を形成する材料の具体的例を示す。
正孔注入層1404、1414を形成する正孔注入材料としては、有機化合物であればポルフィリン系の化合物が有効であり、フタロシアニン(以下、H2−Pcと示す)、銅フタロシアニン(以下、Cu−Pcと示す)等を用いることができる。導電性高分子化合物に化学ドーピングを施した材料もあり、ポリスチレンスルホン酸(以下、PSSと示す)をドープしたポリエチレンジオキシチオフェン(以下、PEDOTと示す)や、ポリアニリン、ポリビニルカルバゾール(以下、PVKと示す)などが挙げられる。また、五酸化バナジウムのような無機半導体の薄膜や、酸化アルミニウムなどの無機絶縁体の超薄膜も有効である。
正孔輸送層1405、1415を形成する正孔輸送材料としては、芳香族アミン系(すなわち、ベンゼン環−窒素の結合を有するもの)の化合物が好適である。広く用いられている材料として、例えば、N,N’−ビス(3−メチルフェニル)−N,N’−ジフェニル−1,1’−ビフェニル−4,4’−ジアミン(略称:TPD)や、その誘導体である4,4’−ビス[N−(1−ナフチル)−N−フェニル−アミノ]−ビフェニル(略称:α−NPD)などがある。また、4,4’,4’’−トリス(N,N−ジフェニル−アミノ)−トリフェニルアミン(略称:TDATA)や、4,4’,4’’−トリス[N−(3−メチルフェニル)−N−フェニル−アミノ]−トリフェニルアミン(略称:MTDATA)などのスターバースト型芳香族アミン化合物が挙げられる。
発光層1406、1416を形成する発光材料としては、具体的には、トリス(8−キノリノラト)アルミニウム(以下、Alq3と示す)、トリス(4−メチル−8−キノリノラト)アルミニウム(以下、Almq3と示す)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(以下、BeBq2と示す)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(以下、BAlqと示す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(以下、Zn(BOX)2と示す)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(以下、Zn(BTZ)2と示す)などの金属錯体の他、各種蛍光色素が有効である。また、三重項発光材料も可能であり、白金乃至イリジウムを中心金属とする錯体が主体である。三重項発光材料としては、トリス(2−フェニルピリジン)イリジウム(以下、Ir(ppy)3と示す)、2,3,7,8,12,13,17,18−オクタエチル−21H,23H−ポルフィリン−白金(以下、PtOEPと示す)などが知られている。
電子輸送層1407、1417を形成する電子輸送材料としては、トリス(8−キノリノラト)アルミニウム(略称:Alq3)、トリス(4−メチル−8−キノリノラト)アルミニウム(略称:Almq3)、ビス(10−ヒドロキシベンゾ[h]−キノリナト)ベリリウム(略称:BeBq2)、ビス(2−メチル−8−キノリノラト)−(4−ヒドロキシ−ビフェニリル)−アルミニウム(略称:BAlq)、ビス[2−(2−ヒドロキシフェニル)−ベンゾオキサゾラト]亜鉛(略称:Zn(BOX)2)、ビス[2−(2−ヒドロキシフェニル)−ベンゾチアゾラト]亜鉛(略称:Zn(BTZ)2)などの金属錯体が挙げられる。さらに、金属錯体以外にも、2−(4−ビフェニリル)−5−(4−tert−ブチルフェニル)−1,3,4−オキサジアゾール(略称:PBD)、1,3−ビス[5−(p−tert−ブチルフェニル)−1,3,4−オキサジアゾール−2−イル]ベンゼン(略称:OXD−7)などのオキサジアゾール誘導体、3−(4−tert−ブチルフェニル)−4−フェニル−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:TAZ)、3−(4−tert−ブチルフェニル)−4−(4−エチルフェニル)−5−(4−ビフェニリル)−1,2,4−トリアゾール(略称:p−EtTAZ)などのトリアゾール誘導体、2,2’,2”−(1,3,5−ベンゼントリイル)トリス[1−フェニル−1H−ベンズイミダゾール](略称:TPBI)のようなイミダゾール誘導体、バソフェナントロリン(略称:BPhen)、バソキュプロイン(略称:BCP)などのフェナントロリン誘導体を用いることができる。
電子注入層1408、1418に用いることができる電子注入材料としては、上述した電子輸送材料を用いることができる。その他に、LiF、CsFなどのアルカリ金属ハロゲン化物や、CaF2のようなアルカリ土類ハロゲン化物、Li2Oなどのアルカリ金属酸化物のような絶縁体の超薄膜がよく用いられる。また、リチウムアセチルアセトネート(略称:Li(acac)や8−キノリノラト−リチウム(略称:Liq)などのアルカリ金属錯体も有効である。
本実施例の発光表示装置とする場合、発光物質を含む層を白色発光とし、カラーフィルターを別途設けることでフルカラー表示することができる。また、発光物質を含む層を青色発光とし、色変換層などを別途設けることによってフルカラー表示することができる。
また、発光物質を含む層1403、1413に、赤色、緑色、青色の発光を示す材料層を形成してフルカラー表示することができる。なお、カラーフィルターを用いることで、各RBGの色純度が高く、高精細な表示が可能となる。
次に、本発明の半導体装置の一形態に相当する発光表示装置に用いられる画素の回路図について、図11を用いて説明する。図11(A)は、画素の等価回路図を示したものであり、信号線1514、電源線1515、1517、走査線1516、発光素子1513、画素へのビデオ信号の入力を制御するTFT1510、発光素子1513の両電極間に流れる電流値を制御するTFT1511、該TFT1511のゲート・ソース間電圧を保持する容量素子1512を有する。なお、図11(A)では、容量素子1512を図示したが、TFT1511のゲート容量や他の寄生容量で賄うことが可能な場合には、設けなくてもよい。
図11(B)は、図11(A)に示した画素に、TFT1518と走査線1519を新たに設けた構成の画素回路である。TFT1518の配置により、強制的に発光素子1513に電流が流れない状態を作ることができるため、全ての画素に対する信号の書き込みを待つことなく、書き込み期間の開始と同時又は直後に点灯期間を開始することができる。従って、デューティ比が向上して、動画の表示は特に良好に行うことができる。
図11(C)は、図11(B)に示した画素に、新たにTFT1525と、配線1526を設けた画素回路である。本構成では、TFT1525のゲート電極を一定の電位に保持した配線1526に接続することにより、このゲート電極の電位を固定し、なおかつ飽和領域で動作させる。また、TFT1525と直列に接続させ、線形領域で動作するTFT1511のゲート電極には、TFT1510を介して、画素の点灯又は非点灯の情報を伝えるビデオ信号を入力する。線形領域で動作するTFT1511のソース・ドレイン間電圧の値は小さいため、TFT1511のゲート・ソース間電圧の僅かな変動は、発光素子1513に流れる電流値には影響を及ぼさない。従って、発光素子1513に流れる電流値は、飽和領域で動作するTFT1525により決定される。上記構成を有する本発明は、TFT1525の特性バラツキに起因した発光素子1513の輝度ムラを改善して画質を高めることができる。なお、TFT1525のチャネル長L1、チャネル幅W1、TFT1511のチャネル長L2、チャネル幅W2は、L1/W1:L2/W2=5〜6000:1を満たすように設定するとよい。また、両TFTは同じ導電型を有していると作製工程上好ましい。さらに、TFT1525には、エンハンスメント型だけでなく、ディプリーション型のTFTを用いてもよい。
なお、本発明の発光表示装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光表示装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。
さらに、ビデオ信号がデジタルの発光表示装置において、画素に入力されるビデオ信号が定電圧(CV)のものと、定電流(CC)のものとがある。ビデオ信号が定電圧のもの(CV)には、発光素子に印加される電圧が一定のもの(CVCV)と、発光素子に印加される電流が一定のもの(CVCC)とがある。また、ビデオ信号が定電流のもの(CC)には、発光素子に印加される電圧が一定のもの(CCCV)と、発光素子に印加される電流が一定のもの(CCCC)とがある。
また、本発明の発光表示装置において、静電破壊防止のための保護回路(保護ダイオードなど)を、駆動回路または画素部に設けてもよい。
本発明の半導体装置の一形態に相当する発光表示装置パネルの外観について、図12を用いて説明する。図12(A)は、第1の基板と、第2の基板との間を第1のシール材1205及び第2のシール材1206によって封止されたパネルの上面図であり、図12(B)は、図12(A)のA−A’における断面図に相当する。
図12(A)において、点線で示された1201は信号線駆動回路、1202は画素部、1203は走査線駆動回路である。本実施例において、信号線駆動回路1201、画素部1202、及び走査線駆動回路1203は第1のシール材及び第2のシール材で封止されている領域内にある。第1のシール材としては、フィラーを含む粘性の高いエポキシ系樹脂を用いるのが好ましい。また、第2のシール材としては、粘性の低いエポキシ系樹脂を用いるのが好ましい。また、第1のシール材1205及び第2のシール材はできるだけ水分や酸素を透過しない材料であることが望ましい。
なお、1240は、信号線駆動回路1201及び走査線駆動回路1203に入力される信号を伝送するための接続配線であり、外部入力端子となるFPC(フレキシブルプリント配線)1209から接続配線1208を介してビデオ信号やクロック信号を受け取る。
次に、断面構造について図12(B)を用いて説明する。第1の基板1200上には駆動回路及び画素部が形成されており、TFTを代表とする半導体素子を複数有している。駆動回路として信号線駆動回路1201と画素部1202とを示す。なお、信号線駆動回路1201はnチャネル型TFT1221とpチャネル型TFT1222とを組み合わせたCMOS回路が形成される。
本実施例においては、同一基板上に信号線駆動回路、走査線駆動回路、及び画素部のTFTが形成されている。このため、発光表示装置の容積を縮小することができる。
また、画素部1202はスイッチング用TFT1211と、駆動用TFT1212とそのドレインに電気的に接続された遮光性を有する導電膜からなる第1の電極(陽極)1213を含む複数の画素により形成される。
また、これらのTFT1211、1212、1221、1222の層間絶縁膜1220としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、有機材料(ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、またはシロキサンポリマー)を主成分とする材料を用いて形成することができる。また、層間絶縁膜の原料としてシロキサンポリマーを用いると、シリコンと酸素を骨格構造に有し、側鎖に水素又は/及びアルキル基を有する構造の絶縁膜となる。
また、第1の電極(陽極)1213の両端には絶縁物(隔壁、障壁などと呼ばれる)1214が形成される。絶縁物1214に形成する膜の被覆率(カバレッジ)を良好なものとするため、絶縁物1214の上端部または下端部に曲率を有する曲面が形成されるようにする。絶縁物1214の材料としては、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、有機材料(ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、またはシロキサンポリマー)を主成分とする材料を用いて形成することができる。また、絶縁物の原料としてシロキサンポリマーを用いると、シリコンと酸素を骨格構造に有し、側鎖に水素又は/及びアルキル基を有する構造の絶縁膜となる。また、絶縁物1214を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜(平坦化膜)で覆ってもよい。
また、第1の電極(陽極)1213上には、有機化合物材料の蒸着を行い、発光物質を含む層1215を選択的に形成する。
また、発光物質を含む層の材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200℃〜300℃の加熱処理を行うことが望ましい。
発光物質を含む層1215は実施例7に示される構造を適宜用いることができる。
こうして、第1の電極(陽極)1213、発光物質を含む層1215、及び第2の電極(陰極)1216からなる発光素子1217が形成される。発光素子1217は、第2の基板1204側に発光する。
また、発光素子1217を封止するために保護積層1218を形成する。保護積層は、第1の無機絶縁膜と、応力緩和膜と、第2の無機絶縁膜との積層からなっている。次に、保護積層1218と第2の基板1204とを、第1のシール材1205及び第2のシール材1206で接着する。なお、第2の基板1204表面には、接着剤1224によって偏光板1225が固定され、偏光板1225表面には、1/2λ又は1/4λの位相差板1229及び反射防止膜1226が設けられている
なお、接続配線1208とFPC1209とは、異方性導電接着剤である異方性導電膜又は異方性導電樹脂1227で電気的に接続されている。
本実施例で説明した発光表示装置は、プラスチック基板を用いているため、軽量であり、かつ耐衝撃性の高い発光表示装置である。
本発明の半導体装置の一形態に相当する発光表示装置パネルの外観について、図13を用いて説明する。図13(A)は、第1の基板と、第2の基板との間を第1のシール材1205及び第2のシール材1206によって封止されたパネルの上面図であり、図13(B)は、図13(A)のA−A’における断面図に相当する。なお、本実施例においては、ICチップを用いた信号線駆動回路が実装されている例を示す。
図13(A)において、1230は信号線駆動回路、1202は画素部、1203は走査線駆動回路である。また、1200は第1の基板、1204は第2の基板、1205及び1206はそれぞれ、密閉空間の間隔を保持するためのギャップ材が含有されている第1のシール材及び第2のシール材である。
本実施例において、画素部1202及び走査線駆動回路1203は第1のシール材及び第2のシール材で封止されている領域内にあり、信号線駆動回路1230は、第1のシール材及び第2のシール材で封止されている領域の外側にある。
次に、断面構造について図13(B)を用いて説明する。第1の基板1200上には駆動回路及び画素部が形成されており、TFTを代表とする半導体素子を複数有している。駆動回路の一つである信号線駆動回路1230は、半導体素子が形成される層1210上の端子と接続され、画素部1202が第1の基板上に設けられている。信号線駆動回路1230は、単結晶シリコン基板を用いたICチップで形成されている。なお、単結晶シリコン基板を用いたICチップの代わりに、TFTで形成されるチップ状の集積回路を用いることも可能である。また、画素部1202及び走査線駆動回路(図示しない)は、TFTで形成されている。本実施例においては、画素駆動用TFTおよび走査線駆動回路は、逆スタガ型TFTで形成されている。逆スタガTFT各部位の一部又は全部は、インクジェット法、液滴吐出法、CVD法、PVD法を用いて形成することができる。
また、発光素子1237は、第1の電極1233、発光物質を含む層1235、第2の電極1236で形成され、これらは実施例7と同様の材料及び作製方法により形成される。また、発光素子は、配線1232を介してTFT1231と電気的に接続されている。信号線駆動回路1230または画素部1202に与えられる各種信号及び電位は、接続配線1208、1223を介して、FPC1209から供給されている。なお、接続配線1208、1223とFPCとは、異方性導電膜又は異方性導電樹脂1227で電気的に接続されている。
また、実施例9と同様に、第2の基板1204表面には、接着剤1224によって偏光板1225が固定され、偏光板1225表面には、1/2λ又は1/4λの位相差板1229及び反射防止膜1226が設けられている。
本実施例では、プラスチック基板を用いているため、軽量化を図り、かつ耐衝撃性を高めた発光表示装置を作製することができる。
本実施例では、本発明の半導体装置の一形態に相当する液晶表示装置パネルの外観について、図14を用いて説明する。図14(A)は、第1の基板と、第2の基板との間を第1のシール材1605及び第2のシール材1606によって封止されたパネルの上面図であり、図14(B)は、図14(A)のA−A’における断面図に相当する。
図14(A)において、点線で示された1601は信号線駆動回路、1602は画素部、1603は走査線駆動回路である。本実施例において、信号線駆動回路1601、画素部1602、及び走査線駆動回路1603は第1のシール材及び第2のシール材で封止されている領域内にある。
また、1600は第1の基板、1604は第2の基板、1605及び1606はそれぞれ、密閉空間の間隔を保持するためのギャップ材が含有されている第1のシール材及び第2のシール材である。第1の基板1600と第2の基板1604とは第1のシール材1605及び第2のシール材1606によって封止されており、それらの間には液晶材料が充填されている。
次に、断面構造について図14(B)を用いて説明する。第1の基板1600上には駆動回路及び画素部が形成されており、TFTを代表とする半導体素子を複数有している。第2の基板1604表面には、カラーフィルター1621が設けられている。駆動回路として信号線駆動回路1601と画素部1602とを示す。なお、信号線駆動回路1601はnチャネル型TFT1612とpチャネル型TFT1613とを組み合わせたCMOS回路が形成される。
本実施例においては、同一基板上に信号線駆動回路、走査線駆動回路、及び画素部のTFTが形成されている。このため、表示装置の容積を縮小することができる。
画素部1602には、複数の画素が形成されており、各画素には液晶素子1615が形成されている。液晶素子1615は、第1の電極1616、第2の電極1618及びその間に充填されている液晶材料1619が重なっている部分である。液晶素子1615が有する第1の電極1616は、配線1617を介してTFT1611と電気的に接続されている。液晶素子1615の第2の電極1618は、第2の基板1604側に形成される。また、図示していないが各画素電極表面には配向膜が形成されている。
1622は柱状のスペーサであり、第1の電極1616と第2の電極1618との間の距離(セルギャップ)を制御するために設けられている。絶縁膜を所望の形状にエッチングして形成されている。なお、球状スペーサを用いていても良い。信号線駆動回路1601または画素部1602に与えられる各種信号及び電位は、接続配線1623を介して、FPC1609から供給されている。なお、接続配線1623とFPCとは、異方性導電膜又は異方性導電樹脂1627で電気的に接続されている。なお、異方性導電膜又は異方性導電樹脂の代わりに半田等の導電性ペーストを用いてもよい。
第2の基板1604表面には、実施例9と同様に接着剤1624によって偏光板1625が固定されている。なお、偏光板には位相差板を設けた円偏光板又は楕円偏光板を用いてもよい。さらに、偏光板1625表面には、1/2λ又は1/4λの位相差板1629及び反射防止膜1626が設けられている。一方、第1の基板1600表面にも同様に、接着剤により偏光板(図示しない)が設けられている。
本実施例により、プラスチック基板を有する液晶表示装置を形成することができる。このため、軽量で、薄型であり、かつ耐衝撃性が高い表示装置を形成することができる。また、曲面を有する表示装置、または変形が可能な液晶表示装置を作製することができる。
本実施例では、本発明の半導体装置の一形態に相当するパネルの外観について、図15を用いて説明する。図15(A)は、第1の基板と、第2の基板との間を第1のシール材1605及び第2のシール材1606によって封止されたパネルの上面図であり、図15(B)は、図15(A)のA−A’における断面図に相当する。なお、本実施例においては、ICチップを用いた信号線駆動回路が実装されている例を示す。
図15(A)において、1630は信号線駆動回路、1602は画素部、1603は走査線駆動回路である。また、1600は第1の基板、1604は第2の基板、1605及び1606はそれぞれ、密閉空間の間隔を保持するためのギャップ材が含有されている第1のシール材及び第2のシール材である。
本実施例において、画素部1602及び走査線駆動回路1603は第1のシール材及び第2のシール材で封止されている領域内にあり、信号線駆動回路1630は、第1のシール材及び第2のシール材で封止されている領域の外側にある。また、第1の基板1600と第2の基板1604とは第1のシール材1605及び第2のシール材1606によって封止されており、それらの間には液晶材料が充填されている。
次に、断面構造について図15(B)を用いて説明する。第1の基板1600上には駆動回路及び画素部が形成されており、TFTを代表とする半導体素子を複数有している。駆動回路の一つである信号線駆動回路1630は、半導体素子が形成される層1610上の端子と接続され、画素部1602が第1の基板上に設けられている。信号線駆動回路1630は、単結晶シリコン基板を用いたICチップで形成されている。なお、単結晶シリコン基板を用いたICチップの代わりに、TFTで形成されるチップ状の集積回路を用いることも可能である。また、画素部1602及び走査線駆動回路(図示しない)は、TFTで形成されている。本実施例においては、画素駆動用TFTおよび走査線駆動回路は、実施例9と同様に、非晶質半導体膜または微結晶半導体膜で形成される逆スタガ型TFTで形成されている。
また、実施例11と同様に、液晶素子1615が有する第1の電極1616は、配線1632を介してTFT1631と電気的に接続されている。液晶素子1615の第2の電極1618は第2の基板1604上に形成される。1622は柱状のスペーサであり、第1の電極1616と第2の電極1618との間の距離(セルギャップ)を制御するために設けられている。走査線駆動回路1603または画素部1602に与えられる各種信号及び電位は、接続配線1608、1623を介して、FPC1609から供給されている。なお、接続配線1608、1623とFPCとは、異方性導電膜又は異方性導電樹脂1627で電気的に接続されている。
また、実施例9と同様に、第2の基板1604表面には、接着剤1624によって偏光板1625が固定され、偏光板1625表面には、1/2λ又は1/4λの位相差板1629及び反射防止膜1626が設けられている。
本実施例により、プラスチック基板を有する液晶表示装置を形成することができる。このため、軽量で、薄型であり、かつ耐衝撃性が高い表示装置を形成することができる。また、曲面を有する表示装置、または変形が可能な液晶表示装置を作製することができる。
本発明を実施して得た半導体装置を組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビジョン装置、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。ここでは、これらの電子機器の代表例としてテレビジョン装置を及びそのブロック図をそれぞれ図16及び図17に、デジタルカメラを図18に示す。
図16は、アナログのテレビジョン放送を受信するテレビジョン装置の一般的な構成を示す図である。図16において、アンテナ1101で受信されたテレビ放送用の電波は、チューナ1102に入力される。チューナ1102は、アンテナ1101より入力された高周波テレビ信号を希望受信周波数に応じて制御された局部発振周波数の信号と混合することにより、中間周波数(IF)信号を生成して出力する。
チューナ1102により取り出されたIF信号は、中間周波数増幅器(IFアンプ)1103により必要な電圧まで増幅された後、映像検波回路1104によって映像検波されると共に、音声検波回路1105によって音声検波される。映像検波回路1104により出力された映像信号は、映像系処理回路1106により、輝度信号と色信号とに分離され、さらに所定の映像信号処理が施されて映像信号となり、本発明の半導体装置である液晶表示装置、発光表示装置、DMD(Digital Micromirror Device;デジタルマイクロミラーデバイス)、PDP(Plasma Display Panel;プラズマディスプレイパネル)、FED(Field Emission Display;フィールドエミッションディスプレイ)、電気泳動表示装置(電子ペーパー)等の映像系出力部1108に出力される。
また、音声検波回路1105により出力された信号は、音声系処理回路1107により、FM復調などの処理が施されて音声信号となり、適宜増幅されてスピーカ等の音声系出力部1109に出力される。
なお、本発明を用いたテレビジョン装置は、VHF帯やUHF帯などの地上波放送、ケーブル放送、又はBS放送などのアナログ放送に対応するものに限らず、地上波デジタル放送、ケーブルデジタル放送、又はBSデジタル放送に対応するものであっても良い。
図17はテレビジョン装置を前面方向から見た斜視図であり、筐体1151、表示部1152、スピーカ部1153、操作部1154、ビデオ入力端子1155等を含む。また、図16に示すような構成となっている。
表示部1152は、図16の映像系出力部1108の一例であり、ここで映像を表示する。
スピーカ部1153は、図16の音声系出力部の一例であり、ここで音声を出力する。
操作部1154は、電源スイッチ、ボリュームスイッチ、選局スイッチ、チューナースイッチ、選択スイッチ等が設けられており、該ボタンの押下によりテレビジョン装置の電源のON/OFF、映像の選択、音声の調整、及びチューナの選択等を行う。なお、図示していないが、リモートコントローラ型操作部によって、上記の選択を行うことも可能である。
ビデオ入力端子1155は、VTR、DVD、ゲーム機等の外部からの映像信号をテレビジョン装置に入力する端子である。
本実施例で示されるテレビジョン装置を壁掛け用テレビジョン装置の場合、本体背面に壁掛け用の部位が設けられている。
テレビジョン装置の表示部に本発明の半導体装置の一例である表示装置を用いることにより、薄型で軽量、且つ耐衝撃性が高いテレビジョン装置を作製することができる。また、テレビジョン装置の映像検波回路、映像処理回路、音声検波回路、音声処理回路を制御するCPUに本発明の半導体装置を用いることにより、薄型で軽量、且つ耐衝撃性が高いテレビジョン装置を作製することができる。このため、壁掛けテレビジョン装置、鉄道の駅や空港などにおける情報表示板や、街頭における広告表示板など、特に大面積の表示媒体として様々な用途に適用することができる。
次に、本発明で作製された表示装置をデジタルカメラに用いた例を、図18を用いて説明する。
図18(A)及び図18(B)は、デジタルカメラの一例を示す図である。図18(A)は、デジタルカメラの前面方向から見た斜視図、図18(B)は、後面方向から見た斜視図である。図18(A)中の1301はリレーズボタン、1302はメインスイッチ、1303はファインダー窓、1304はフラッシュ、1305はレンズ、1306は鏡銅、1307は筺体である。
また、図18(B)中の符号1311はファインダー接眼窓、1312はモニター、1313は操作ボタンである。
リレーズボタン1301は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。
メインスイッチ1302は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。
ファインダー窓1303は、デジタルカメラの前面のレンズ1305の上部に配置されており、図18(B)に示すファインダー接眼窓1311から撮影する範囲やピントの位置を確認するための装置である。
フラッシュ1304は、デジタルカメラの全面上部に配置され、被写体輝度が低いときに、レリーズボタンが押下されてシャッターが開くと同時に補助光を照射する。
レンズ1305は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。
鏡銅1306は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡銅を繰り出すことにより、レンズ1305を手前に移動させる。また、携帯時は、レンズ1305を沈銅させてコンパクトにする。なお、本実施例においては、鏡銅を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体1307内での撮影光学系の構成により鏡銅を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。
ファインダー接眼窓1311は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。
操作ボタン1313は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
本発明の半導体装置の一実施例である表示装置をモニターに用いことにより、より薄型で携帯に便利なデジタルカメラを作製することが可能である。また、各種機能ボタン、メインスイッチ、リレーズボタン等の操作入力を受けて関連した処理を行うCPU、自動焦点動作及び自動焦点調整動作を行う回路、ストロボ発光の駆動制御、CCDの駆動を制御するタイミング制御回路、CCD等の撮像素子によって光電変換された信号から画像信号を生成する撮像回路、撮像回路で生成された画像信号をデジタル信号に変換するA/D変換回路、メモリへの画像データの書き込み及び画像データの読み出しを行うメモリインターフェース等の各回路を制御するCPU等に本発明の半導体装置の一例であるCPUを用いることにより、より薄型で携帯に便利なデジタルカメラを作製することが可能である。
本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 本発明に係る半導体装置の構成を説明する断面図。 本発明に係る半導体装置の作製工程を説明する断面図。 発光素子の構造を説明する図。 発光素子の画素の回路図を説明する図。 本発明により作製した半導体装置を説明する図。 本発明により作製した半導体装置を説明する図。 本発明により作製した半導体装置を説明する図。 本発明により作製した半導体装置を説明する図。 電子機器の構成を説明する図。 電子機器の一例を説明する図。 電子機器の一例を説明する図。 半導体装置の実装方法の例を説明する図。

Claims (18)

  1. 第1の基板上に、金属膜、酸化物膜、水素元素を有しない原料で形成された膜、及び積層体を積層する第1の工程と、
    透光性を有する基板の表面に光触媒膜を形成する第2の工程と、
    前記第1の工程と第2の工程の後、積層体の表面と光触媒膜とを第1の接着剤を用いて貼り合わせ、前記金属膜と前記酸化物膜の間を剥離した後、透光性を有する基板から光を照射して前記光触媒膜と前記第1の接着剤との界面を分離する第3の工程とを有することを特徴とする半導体装置の作製方法。
  2. 請求項1において、前記第3の工程の後、前記第1の接着剤を除去する第4の工程を有することを特徴とする半導体装置の作製方法。
  3. 請求項1又は請求項2において、前記水素元素を有しない原料で形成された膜が導電性を有することを特徴とする半導体装置の作製方法。
  4. 請求項3において、前記水素元素を有しない原料で形成された膜を所望の形状にエッチングして接続端子とすることを特徴とする半導体装置の作製方法。
  5. 請求項1又は請求項2において、前記水素元素を有しない原料で形成された膜が絶縁性を有することを特徴とする半導体装置の作製方法。
  6. 請求項5において、前記水素元素を有しない原料で形成された膜を所望の形状にエッチングして保護膜とすると共に、前記積層体に形成される導電膜の一部を露出して接続端子とすることを特徴とする半導体装置の作製方法。
  7. 第1の基板上に、金属膜、酸化物膜、水素元素を有しない原料で形成された膜、及び積層体を積層する第1の工程と、
    透光性を有する基板の表面に光触媒膜を形成する第2の工程と、
    前記第1の工程と第2の工程の後、積層体の表面と光触媒膜とを第1の接着剤を用いて貼り合わせ、前記金属膜と前記酸化物膜の間を剥離した後、前記酸化物膜に第2の接着剤を用いて第2の基板を貼り付け、前記透光性を有する基板から光を照射して前記光触媒膜と前記第1の接着剤との界面を分離する第3の工程とを有することを特徴とする半導体装置の作製方法。
  8. 請求項7において、前記第3の工程の後、前記第1の接着剤を除去する第4の工程を有することを特徴とする半導体装置の作製方法。
  9. 請求項7又は請求項8において、前記第3の工程または前記第4の工程の後、前記積層体と第3の基板とを第3の接着剤を用いて貼り合わせることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至請求項9のいずれか一項において、前記第1の基板は、石英基板、セラミックス基板、シリコン基板、金属基板、またはステンレス基板であることを特徴とする半導体装置の作製方法。
  11. 請求項7乃至請求項9のいずれか一項において、前記第2の基板はプラスチックで形成されていることを特徴とする半導体装置の作製方法。
  12. 請求項9において、前記第3の基板はプラスチックで形成されていることを特徴とする半導体装置の作製方法。
  13. 請求項1乃至請求項12のいずれか一項において、半導体素子を用いて前記積層体を形成することを特徴とする半導体装置の作製方法。
  14. 請求項13において、半導体素子は、TFT、有機半導体トランジスタ、ダイオード、又はMIM素子であることを特徴とする半導体装置の作製方法。
  15. 請求項1乃至請求項14のいずれか一項において、前記金属膜は、チタン、アルミニウム、タンタル、タングステン、モリブデン、銅、クロム、ネオジム、鉄、ニッケル、コバルト、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウムから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、またはこれらの積層であることを特徴とする半導体装置の作製方法。
  16. 請求項1乃至請求項15のいずれか一項において、前記酸化物膜は、前記金属膜を、熱酸化処理、プラズマ照射処理、又は酸化力の強い溶液で処理して形成することを特徴とする半導体装置の作製方法。
  17. 請求項1乃至請求項16のいずれか一項において、前記水素元素を有しない原料で形成された膜は、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、Fe、Co、Mn、Ni、Alから選ばれた元素の窒化物であることを特徴とする半導体装置の作製方法。
  18. 請求項17において、前記水素元素を有しない原料で形成された膜はスパッタリング法により形成することを特徴とする半導体装置の作製方法。

JP2004357491A 2003-12-12 2004-12-10 半導体装置の作製方法 Expired - Fee Related JP4836445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004357491A JP4836445B2 (ja) 2003-12-12 2004-12-10 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003414879 2003-12-12
JP2003414879 2003-12-12
JP2004357491A JP4836445B2 (ja) 2003-12-12 2004-12-10 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005197673A true JP2005197673A (ja) 2005-07-21
JP2005197673A5 JP2005197673A5 (ja) 2007-12-13
JP4836445B2 JP4836445B2 (ja) 2011-12-14

Family

ID=34829084

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004357491A Expired - Fee Related JP4836445B2 (ja) 2003-12-12 2004-12-10 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4836445B2 (ja)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100643091B1 (ko) 2005-10-05 2006-11-10 강원대학교산학협력단 광촉매 활성을 이용한 반도체 소자의 산화막 형성 방법
JP2007264609A (ja) * 2006-03-03 2007-10-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007318105A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
CN100375236C (zh) * 2005-11-30 2008-03-12 董玟昌 形成可分离界面的方法及使用此方法制作微机电薄膜
JP2008211191A (ja) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009076877A (ja) * 2007-08-30 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
WO2010128614A1 (en) * 2009-05-02 2010-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2012056867A1 (ja) * 2010-10-29 2012-05-03 東京応化工業株式会社 積層体、およびその積層体の分離方法
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012248869A (ja) * 2005-08-31 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置
US8427420B2 (en) 2009-05-02 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Electronic book
KR101293510B1 (ko) 2006-04-28 2013-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스의 제조방법
JP2014029853A (ja) * 2012-07-05 2014-02-13 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
US9048311B2 (en) 2010-10-29 2015-06-02 Tokyo Ohka Kogyo Co., Ltd. Laminate and method for separating the same
US9308715B2 (en) 2010-11-15 2016-04-12 Tokyo Ohka Kogyo Co., Ltd. Laminate and method for separating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
EP1363319A2 (en) * 2002-05-17 2003-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of transferring a laminate and method of manufacturing a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125930A (ja) * 1996-08-27 1998-05-15 Seiko Epson Corp 剥離方法
JP2003174153A (ja) * 2001-07-16 2003-06-20 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法、および半導体装置
EP1363319A2 (en) * 2002-05-17 2003-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of transferring a laminate and method of manufacturing a semiconductor device

Cited By (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013058803A (ja) * 2005-08-31 2013-03-28 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
JP2012248869A (ja) * 2005-08-31 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置
KR100643091B1 (ko) 2005-10-05 2006-11-10 강원대학교산학협력단 광촉매 활성을 이용한 반도체 소자의 산화막 형성 방법
CN100375236C (zh) * 2005-11-30 2008-03-12 董玟昌 形成可分离界面的方法及使用此方法制作微机电薄膜
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2007264609A (ja) * 2006-03-03 2007-10-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US10818703B2 (en) 2006-03-03 2020-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9419142B2 (en) 2006-03-03 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101393448B1 (ko) * 2006-03-03 2014-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제조하는 방법
JP2007318105A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR101293510B1 (ko) 2006-04-28 2013-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스의 제조방법
JP2013258419A (ja) * 2006-04-28 2013-12-26 Semiconductor Energy Lab Co Ltd 半導体装置
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP2008211191A (ja) * 2007-02-02 2008-09-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9184221B2 (en) 2007-02-02 2015-11-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US8994060B2 (en) 2007-02-02 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101470806B1 (ko) * 2007-02-02 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
KR101467973B1 (ko) * 2007-02-02 2014-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 표시 장치
JP2009076877A (ja) * 2007-08-30 2009-04-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US9047799B2 (en) 2009-05-02 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US9980389B2 (en) 2009-05-02 2018-05-22 Semiconductor Energy Laboratory Co., Ltd. Display device
US11809030B2 (en) 2009-05-02 2023-11-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US8427420B2 (en) 2009-05-02 2013-04-23 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US9024863B2 (en) 2009-05-02 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Display device
US11803213B2 (en) 2009-05-02 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US8319725B2 (en) 2009-05-02 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Display device
US11598982B2 (en) 2009-05-02 2023-03-07 Semiconductor Energy Laboratory Co., Ltd. Display device
US11513562B2 (en) 2009-05-02 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US9361853B2 (en) 2009-05-02 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Electronic book
JP2016105184A (ja) * 2009-05-02 2016-06-09 株式会社半導体エネルギー研究所 表示装置及び電子機器
US9397117B2 (en) 2009-05-02 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2022091759A (ja) * 2009-05-02 2022-06-21 株式会社半導体エネルギー研究所 表示装置
JP7035125B2 (ja) 2009-05-02 2022-03-14 株式会社半導体エネルギー研究所 表示装置
TWI587256B (zh) * 2009-05-02 2017-06-11 半導體能源研究所股份有限公司 顯示裝置
JP7035131B2 (ja) 2009-05-02 2022-03-14 株式会社半導体エネルギー研究所 表示装置
JP2018077537A (ja) * 2009-05-02 2018-05-17 株式会社半導体エネルギー研究所 表示装置
US8810508B2 (en) 2009-05-02 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Display device
US9996115B2 (en) 2009-05-02 2018-06-12 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US11215858B2 (en) 2009-05-02 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2019079074A (ja) * 2009-05-02 2019-05-23 株式会社半導体エネルギー研究所 表示装置
US10915145B2 (en) 2009-05-02 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Electronic book
US10580796B2 (en) 2009-05-02 2020-03-03 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2010128614A1 (en) * 2009-05-02 2010-11-11 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2020197717A (ja) * 2009-05-02 2020-12-10 株式会社半導体エネルギー研究所 表示装置
JP2020201495A (ja) * 2009-05-02 2020-12-17 株式会社半導体エネルギー研究所 表示装置
US9492986B2 (en) 2010-10-29 2016-11-15 Tokyo Ohka Kogyo Co., Ltd. Laminate and method for separating the same
WO2012056867A1 (ja) * 2010-10-29 2012-05-03 東京応化工業株式会社 積層体、およびその積層体の分離方法
JP2012109538A (ja) * 2010-10-29 2012-06-07 Tokyo Ohka Kogyo Co Ltd 積層体、およびその積層体の分離方法
US9048311B2 (en) 2010-10-29 2015-06-02 Tokyo Ohka Kogyo Co., Ltd. Laminate and method for separating the same
US9308715B2 (en) 2010-11-15 2016-04-12 Tokyo Ohka Kogyo Co., Ltd. Laminate and method for separating the same
JP2020004739A (ja) * 2012-07-05 2020-01-09 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2021182553A (ja) * 2012-07-05 2021-11-25 株式会社半導体エネルギー研究所 表示装置
US10074703B2 (en) 2012-07-05 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for fabricating the same
JP2018029084A (ja) * 2012-07-05 2018-02-22 株式会社半導体エネルギー研究所 発光装置の作製方法
JP2014029853A (ja) * 2012-07-05 2014-02-13 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法

Also Published As

Publication number Publication date
JP4836445B2 (ja) 2011-12-14

Similar Documents

Publication Publication Date Title
US7341924B2 (en) Method for manufacturing semiconductor device
JP4578951B2 (ja) 表示装置の作製方法
US7939888B2 (en) Display device and television device using the same
US7223641B2 (en) Semiconductor device, method for manufacturing the same, liquid crystal television and EL television
US7247529B2 (en) Method for manufacturing display device
US7985677B2 (en) Method of manufacturing semiconductor device
US7666050B2 (en) Method of manufacturing display device
JP4939756B2 (ja) 半導体装置の作製方法
JP4836445B2 (ja) 半導体装置の作製方法
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
JP2006237586A (ja) 半導体装置、電子機器、半導体装置の作製方法
KR20070012352A (ko) 반도체 디바이스, 텔레비전 세트 및 상기 제조 방법
JP4689249B2 (ja) 表示装置の作製方法
JP4785396B2 (ja) 半導体装置の作製方法
JP4602261B2 (ja) 剥離方法および半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071026

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4836445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees