JP2013258419A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2013258419A
JP2013258419A JP2013162255A JP2013162255A JP2013258419A JP 2013258419 A JP2013258419 A JP 2013258419A JP 2013162255 A JP2013162255 A JP 2013162255A JP 2013162255 A JP2013162255 A JP 2013162255A JP 2013258419 A JP2013258419 A JP 2013258419A
Authority
JP
Japan
Prior art keywords
film
flexible substrate
substrate
layer
molybdenum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013162255A
Other languages
English (en)
Other versions
JP5651747B2 (ja
Inventor
Junya Maruyama
純矢 丸山
Yasuhiro Jinbo
安弘 神保
Hironobu Shoji
博信 小路
Hideaki Kuwabara
秀明 桑原
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013162255A priority Critical patent/JP5651747B2/ja
Publication of JP2013258419A publication Critical patent/JP2013258419A/ja
Application granted granted Critical
Publication of JP5651747B2 publication Critical patent/JP5651747B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13613—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit the semiconductor element being formed on a first substrate and thereafter transferred to the final cell substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)

Abstract

【課題】比較的低温（５００℃未満）のプロセスで作製される素子を基板から剥離し、可撓性基板（代表的にはプラスチックフィルム）に転置する技術を提供する。
【解決手段】既存の大型ガラス基板の製造装置を用いて、ガラス基板上にモリブデン膜（Ｍｏ膜）及びその表面に酸化膜を形成し、モリブデン膜及びその表面上に比較的低温（５００℃未満）のプロセスで作製される素子を形成した後、その素子をガラス基板から剥離し、可撓性基板に転置する。
【選択図】図１

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装
置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有
機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装
置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用
いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタは
ＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチ
ング素子として開発が急がれている。
このような画像表示装置を利用したアプリケーションは様々なものが考案されているが
、特に携帯機器への利用が注目されている。ガラス基板や石英基板が多く使用されている
が、割れやすく、重いという欠点がある。また、大量生産を行う上で、ガラス基板や石英
基板は大型化が困難であり、不向きである。そのため、可撓性を有する基板、代表的には
フレキシブルなプラスチックフィルムの上にＴＦＴ素子を形成することが試みられている
。
そこで、ガラス基板上に形成した素子を基板から剥離し、他の基材、例えばプラスチッ
クフィルムなどに転写する技術が提案されている。
本出願人は、特許文献１や特許文献２に記載の剥離および転写技術を提案している。特許
文献１には剥離層となる酸化珪素膜をウェットエッチングで除去して剥離する技術が記載
されている。また、特許文献２には剥離層となるシリコン膜をドライエッチングで除去し
て剥離する技術が記載されている。
また、本出願人は特許文献３に記載の剥離および転写技術を提案している。特許文献３
には、基板に金属層（Ｔｉ、Ａｌ、Ｔａ、Ｗ、Ｍｏ、Ｃｕ、Ｃｒ、Ｎｄ、Ｆｅ、Ｎｉ、Ｃ
ｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ）を形成し、その上に酸化物層を積層形成する際、該
金属層の酸化金属層を金属層と酸化物層との界面に形成し、この酸化金属層を利用して後
の工程で剥離を行う技術が記載されている。
特開平８−２８８５２２号公報 特開平８−２５０７４５号公報 特開２００３−１７４１５３
本発明は、比較的低温（５００℃未満）のプロセスで作製される素子、代表的にはアモ
ルファスシリコン膜などを用いたＴＦＴや、有機半導体膜を用いたＴＦＴや、発光素子や
受動素子（センサ素子、アンテナ、抵抗素子、容量素子など）をガラス基板から分離（す
なわち、剥離）し、可撓性基板（代表的にはプラスチックフィルム）に配置（すなわち、
転置）する技術を開示する。
アモルファスシリコン膜などを用いたＴＦＴや有機半導体膜を用いたＴＦＴは、プラスチ
ックフィルム上に直接形成することも可能であるが、プラスチックフィルムは柔らかいた
め、取り扱う製造装置も専用の製造装置とする必要がある。大量生産を行う場合、プラス
チックフィルムはロールトゥロール方式で供給される製造装置となる。
また、アモルファスシリコン膜などを用いたＴＦＴや有機半導体膜を用いたＴＦＴをプ
ラスチックフィルム上に直接形成する場合、ＴＦＴ製造プロセスの過程で使用される溶剤
やエッチングガスに曝されてプラスチックフィルム自体が変質する恐れがある。また、Ｚ
ｎＯを用いたＴＦＴをプラスチックフィルム上に直接形成する場合、スパッタ法などによ
り発生するプラズマがプラスチックフィルムに照射されると、プラスチックフィルム自体
が変形してしまう。また、ＴＦＴ製造プロセスの過程でプラスチックフィルムが水分など
を吸収、または、放出することで素子を汚染する恐れもある。また、プラスチックフィル
ムはガラス基板に比べ耐熱性が低く、熱に対する伸縮も大きいため、製造プロセス中の全
ての処理温度を細かく制御することが困難である。
本発明は、ガラス基板上にモリブデン膜（Ｍｏ膜）を形成し、モリブデン膜、モリブデン
膜の表面、またはモリブデン膜上方にモリブデン酸化膜を形成し、モリブデン酸化膜上に
比較的低温（５００℃未満）のプロセスで作製される素子（アモルファスシリコン膜など
を用いたＴＦＴや、有機半導体膜を用いたＴＦＴや、発光素子や受動素子（センサ素子、
アンテナ、抵抗素子、容量素子など））を形成した後、その素子をガラス基板から剥離し
、可撓性基板に転置することを特徴としている。モリブデンはタングステンに比べ耐熱性
に劣る欠点を有している。例えば、モリブデン膜は５００℃以上の熱処理を行うとピーリ
ングが生じてしまうため、作製プロセス中の温度は５００℃未満とすることが好ましい。
また、スパッタ法で形成されたモリブデン膜は脆く、特に多結晶状態では結晶粒界が脆い
。本発明では、この脆い特性を有するモリブデン膜を利用して剥離を行う。脆い特性を有
するモリブデン膜を利用して剥離を行うことにより、比較的大型の基板を用いても歩留ま
りよく剥離を行うことができる。
また、ガラス基板に設けられた金属層上に形成した有機化合物を含む素子（発光素子や有
機ＴＦＴなど）を剥離する際、有機化合物は密着性が弱いため、金属層近傍で剥離するの
ではなく、有機化合物を含む層内もしくは層の界面で剥離してしまい、有機化合物を含む
素子を破壊する恐れがある。また、印刷法によって形成される材料層も密着性が弱いため
、同様に材料層内もしくは層の界面で剥離してしまう恐れがある。しかし、モリブデン膜
を用いた本発明の剥離法を用いる場合、モリブデン膜は脆いため、他の金属に比べて比較
的弱い力で剥離を行うことができる。また、剥離のための加熱処理やレーザ光の照射など
も特に必要でないため、プロセスが簡略になる。
モリブデン膜上に酸化珪素膜を形成した直後、テープを接着して剥離を行うテープ剥離実
験を実施したところ、酸化珪素膜の剥離が確認できている。即ち、熱処理を行わなくとも
剥離ができる。なお、このテープ剥離試験の結果を示す写真を図４（Ａ）に示す。また、
写真の模式図を図４（Ｂ）に示す。なお、図４（Ａ）に示すサンプルは、ガラス基板上に
１００ｎｍの酸化窒化珪素膜を形成し、その上にモリブデン膜（膜厚５０ｎｍ）を形成し
、スパッタ法で酸化珪素膜（２００ｎｍ）を積層形成したものである。図４（Ｂ）に示す
ようにテープ１００３で剥がした領域１００２が確認できた。なお、基板１００１はモリ
ブデン膜が全面に形成され、鏡面になっているため撮影時の天井の様子（ホースなど）が
図４（Ａ）の写真に写っている。また、５００℃未満であれば熱処理を行っても剥離がで
きることも確認した。
これらの実験結果やモリブデン膜の特性から、他の金属に比べ、モリブデン膜は、有機化
合物を含む素子などを剥離し、転写するのに適した材料であると言える。
また、モリブデンは、他の金属元素に比べ、蒸気圧が小さく、ガス放出が少ない長所を有
している。従って、モリブデン膜上に形成する素子への汚染を最小限に抑えることが可能
である。
なお、ガラス基板上にモリブデン膜を形成するとしているが、ガラス基板に限定されず、
石英基板、セラミック基板、半導体基板なども用いることができる。
本発明は、既存の大型ガラス基板の製造装置を用いてＴＦＴなどの素子を形成した後、可
撓性基板に転置することができる。従って、設備コストを大幅に低減することができる。
本明細書で開示する発明の構成は、アモルファスＴＦＴなどの素子を可撓性基板上に形成
する作製方法であり、基板上にモリブデン膜を形成し、前記モリブデン膜上に酸化モリブ
デン膜を形成し、前記酸化モリブデン膜上に絶縁膜を形成し、前記絶縁膜上に非晶質構造
を有する半導体膜を形成し、前記絶縁膜及び前記非晶質構造を有する半導体膜を前記基板
から剥離して可撓性基板上に前記絶縁膜及び前記非晶質構造を有する半導体膜を転置する
。
非晶質構造を有する半導体膜を熱処理なしで剥離できるかどうかの実験を行った。
ガラス基板上に１００ｎｍの酸化窒化珪素膜を形成し、その上にモリブデン膜（膜厚５０
ｎｍ）を形成し、スパッタ法で酸化珪素膜（２００ｎｍ）を形成した後、ＰＣＶＤ法で１
００ｎｍの酸化窒化珪素膜を形成し、その上にアモルファスシリコン膜（５４ｎｍ）を積
層形成した。こうして形成した実験基板１に部分的にテープを接着し、剥離した所、図１
５（Ａ）に示すように剥離できた。図１５（Ａ）の模式図である図１５（Ｂ）に示すよう
にテープで剥がした領域１００２が確認できた。なお、基板１００１はモリブデン膜が全
面に形成され、鏡面になっているため撮影時の天井の様子（ホースなど）が図１５（Ａ）
の写真に写っている。また、熱処理を行った実験基板２にも同様にテープ剥離実験を行っ
たところ、図１６（Ａ）に示すように剥離できた。図１６（Ａ）の模式図である図１６（
Ｂ）に示すようにテープで剥がした領域１００２が確認できた。
本発明は可撓性基板上に順次材料層を積層してアモルファスＴＦＴを形成するのではな
く、ガラス基板、セラミックス基板、或いは石英基板に形成したアモルファスＴＦＴなど
の素子を基板から剥離して可撓性基板に固定するものである。なお、素子を可撓性基板に
固定する処理は剥離前でも剥離後でもよい。また、素子を２枚の可撓性基板に挟んで固定
してもよい。
また、他の発明の構成は、有機ＴＦＴなどの素子を可撓性基板上に形成する作製方法であ
り、基板上にモリブデン膜を形成し、前記モリブデン膜上に酸化モリブデン膜を形成し、
前記酸化モリブデン膜上に絶縁膜を形成し、前記絶縁膜上に有機化合物を有する半導体膜
を形成し、前記絶縁膜及び前記有機化合物を有する半導体膜を前記基板から剥離して可撓
性基板上に前記絶縁膜及び前記有機化合物を有する半導体膜を転置する。
また、他の発明の構成は、有機発光素子や無機発光素子などの発光素子を可撓性基板上に
形成する作製方法であり、基板上にモリブデン膜を形成し、前記モリブデン膜上に酸化モ
リブデン膜を形成し、前記酸化モリブデン膜上に絶縁膜を形成し、前記絶縁膜上に第１電
極を形成し、前記第１電極上に有機化合物または無機化合物を有する発光層を形成し、前
記発光層上に第２電極を形成し、前記絶縁膜、前記第１電極、前記発光層、及び前記第２
電極を前記基板から剥離して可撓性基板上に前記絶縁膜、前記第１電極、前記発光層、及
び前記第２電極を転置する。
また、他の発明の構成は、アンテナなどの受動素子を可撓性基板上に形成する作製方法で
あり、基板上にモリブデン膜を形成し、前記モリブデン膜上に酸化モリブデン膜を形成し
、前記酸化モリブデン膜上に印刷法によりアンテナを印刷し、前記アンテナを焼成し、前
記アンテナを覆う絶縁膜を形成し、前記絶縁膜、前記アンテナを前記基板から剥離して可
撓性基板に前記絶縁膜、前記アンテナを転置する。
また、上記構成において、アンテナは酸化モリブデン膜と接して形成することが好まし
い。剥離した際に露呈する酸化モリブデンは半導体であるので他の素子基板の端子部が、
アンテナの一部と重なるように重ねれば電気的な導通を図ることができる。この場合、酸
化モリブデン膜は薄いことが好ましく、自然酸化膜として形成することが好ましい。
また、上記各構成において、基板は、モリブデン膜と接して形成すると工程が簡略にな
るため好ましい。ただし、基板とモリブデン膜の密着性が低い場合には、基板とモリブデ
ン膜との間にバッファ層となる材料膜（例えば、酸化窒化シリコン膜や窒化モリブデン膜
など）を形成してもよい。また、上記各構成において、酸化モリブデンは、モリブデン膜
の表面と接して形成すると工程が簡略になるため好ましい。
また、上記各構成において、剥離を助長するための前処理を行ってもよく、例えば、剥
離する前に部分的にレーザ光を照射することが好ましい。具体的には、固体レーザ（パル
ス励起ＱスイッチＮｄ：ＹＡＧレーザ）を用い、基本波の第２高調波（５３２ｎｍ）や第
３高調波（３５５ｎｍ）を用い、比較的弱いレーザ光（レーザ光源の照射エネルギーが１
ｍＪ〜２ｍＪ）を照射すればよい。
また、素子構造、例えばＴＦＴ構造に関係なく本発明を適用することが可能であり、例
えば、トップゲート型ＴＦＴや、ボトムゲート型（逆スタガ型）ＴＦＴや、順スタガ型Ｔ
ＦＴを用いることが可能である。また、シングルゲート構造のトランジスタに限定されず
、複数のチャネル形成領域を有するマルチゲート型トランジスタ、例えばダブルゲート型
トランジスタとしてもよい。
また、本発明により、可撓性基板を用いた大型の表示装置を作製することができ、パッ
シブマトリクス型の液晶表示装置、パッシブマトリクス型の発光装置に限らず、アクティ
ブマトリクス型の液晶表示装置やアクティブマトリクス型の発光装置も作製することがで
きる。
なお、本明細書でモリブデン膜とはモリブデンを主成分とする膜を指しており、膜におけ
るモリブデンの組成比が５０％以上であれば特に限定されず、膜の機械強度を増加させる
ためにＣｏやＳｎなどを添加してもよい。また、モリブデン膜の脆さを低減するために膜
中に窒素を含ませてもよい。
また、可撓性基板とは、フィルム状のプラスチック基板、例えば、ポリエチレンテレフ
タレート（ＰＥＴ）、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（Ｐ
ＥＮ）、ポリカーボネート（ＰＣ）、ナイロン、ポリエーテルエーテルケトン（ＰＥＥＫ
）、ポリスルホン（ＰＳＦ）、ポリエーテルイミド（ＰＥＩ）、ポリアリレート（ＰＡＲ
）、ポリブチレンテレフタレート（ＰＢＴ）などのプラスチック基板を指している。
本発明により、対角が１ｍを越える大面積基板を用いても剥離工程をよりスムーズに行
うことができる。
液晶表示装置の作製工程を示す断面図。（実施の形態１） 発光装置の作製工程を示す断面図。（実施の形態２） 有機ＴＦＴの断面構造の一例を示す図。（実施の形態２） テープ剥離試験の結果を示す写真及び模式図。 パッシブマトリクス型発光装置の上面図および断面図。（実施の形態３） パッシブマトリクス型発光装置の斜視図。（実施の形態３） パッシブマトリクス型発光装置の上面図。（実施の形態３） パッシブマトリクス型発光装置の上面図。（実施の形態３） パッシブマトリクス型発光装置の断面図。（実施の形態３） （Ａ）〜（Ｄ）はアンテナの作製工程を示す断面図であり、（Ｅ）は半導体装置の作製工程を示す斜視図である。 無線チップとして機能する半導体装置を示す上面図。 （Ａ）は、本発明で得られる半導体装置を説明するブロック図であり、（Ｂ）は、電子機器の一例を示す図。 半導体装置一例を示す図。 電子機器の一例を示す図。 テープ剥離実験の結果を示す写真及び模式図。 テープ剥離試験の結果を示す写真及び模式図。
本発明の実施形態について、以下に説明する。
（実施の形態１）
ここでは液晶表示装置を作製する例を図１を用いて説明する。
まず、基板１０１上にモリブデン膜１０２を形成する。基板１０１としてはガラス基板を
用いる。また、モリブデン膜１０２としては、スパッタ法により得られる３０ｎｍ〜２０
０ｎｍのモリブデン膜を用いる。スパッタ法では基板を固定することがあるため、基板の
周縁部付近のモリブデン膜の膜厚が不均一になりやすい。そのため、ドライエッチングに
よって周縁部のモリブデン膜を除去することが好ましい。
次いで、モリブデン膜１０２の表面を酸化させて酸化モリブデン膜１０３を形成する。酸
化モリブデン膜１０３の形成方法は、純水やオゾン水を用いて表面を酸化して形成しても
よいし、酸素プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で加熱を行っ
て酸化モリブデン膜１０３を形成してもよい。ここまでの工程が終了した段階での断面工
程図を図１（Ａ）に示す。
次いで、酸化モリブデン膜１０３上に第１の導電膜を成膜し、第１の導電膜上にマスクを
形成する。第１の導電膜は、Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄ等から選ばれた元
素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの
積層で形成する。また、第１の導電膜の形成方法としては、スパッタリング法、蒸着法、
ＣＶＤ法、塗布法等を適宜用いる。次に、マスクを用いて第１の導電膜をエッチングして
、ゲート電極１０４を形成する。
次いで、ゲート電極１０４上にゲート絶縁膜として機能する第１の絶縁膜１０５を形成す
る。第１の絶縁膜１０５としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリ
コン膜などの絶縁膜を用いる。また、第１の絶縁膜１０５として、ポリシラザンやシロキ
サンポリマーを含む溶液を塗布焼成して得られる膜、光硬化性有機樹脂膜、熱硬化性有機
樹脂膜などを用いてもよい。
次いで、第１の絶縁膜１０５上に非晶質構造を有する半導体膜１０６を形成する。非晶質
構造を有する半導体膜１０６は、シランやゲルマンに代表される半導体材料ガスを用いて
気相成長法やスパッタリング法や熱ＣＶＤ法で作製されるアモルファス半導体膜、或いは
微結晶半導体膜で形成する。本実施の形態では、半導体膜として、アモルファスシリコン
膜を用いた例を示す。また、半導体膜として、スパッタ法やＰＬＤ（Ｐｕｌｓｅ Ｌａｓ
ｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法で作製されるＺｎＯや亜鉛ガリウムインジウムの酸化物
を用いてもよいが、その場合にはゲート絶縁膜をアルミニウムやチタンを含む酸化物とす
ることが好ましい。
次いで、一導電型の不純物元素を含有する半導体膜として、ｎ型を付与する不純物元素を
含む非晶質半導体膜１０７を２０〜８０ｎｍの厚さで形成する。ｎ型を付与する不純物元
素を含む非晶質半導体膜１０７は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全
面に形成する。ここまでの工程が終了した段階での断面工程図を図１（Ｂ）に示す。
次いで、公知のフォトリソ技術を用いたパターニングを行って、島状の半導体層、及び導
電性を有する半導体層を得る。なお、公知のフォトリソ技術に代えて、液滴吐出法や印刷
法（凸版、平版、凹版、スクリーンなど）を用いてマスクを形成し、選択的にエッチング
を行ってもよい。
次いで、液滴吐出法により導電性材料（Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タ
ングステン）、Ａｌ（アルミニウム）等）を含む組成物を選択的に吐出して、ソース電極
１１２、及びドレイン電極１１３を形成する。なお、液滴吐出法に代えて、スパッタ法で
金属膜（Ｔａ、Ｗ、Ｔｉ、Ａｌ、Ｃｕ、Ｃｒ、Ｎｄなど）を形成し、公知のフォトリソ技
術を用いたパターニングを行ってソース電極１１２、及びドレイン電極１１３を形成して
もよい。
次いで、ソース電極１１２、及びドレイン電極１１３をマスクとして導電性を有する半導
体層１１０、１１１を形成する。また、ソース電極１１２、及びドレイン電極１１３をマ
スクとして半導体層の上部をエッチングして半導体層の一部を露出させ、さらに上部の一
部を除去して半導体層１０９を形成する。半導体層１０９の露出させた部分はＴＦＴのチ
ャネル形成領域として機能する箇所である。
次いで、半導体層１０９のチャネル形成領域を不純物汚染から防ぐための保護膜１１４
を形成する。保護膜１１４としては、スパッタ法、またはＰＣＶＤ法により得られる窒化
珪素、または窒化酸化珪素を主成分とする材料を用いる。本実施の形態では保護膜を形成
した後に水素化処理を行う。こうしてＴＦＴ１０８が作製される。
次いで、保護膜１１４上に層間絶縁膜１１５を形成する。また、層間絶縁膜１１５は、
エポキシ樹脂、アクリル樹脂、フェノール樹脂、ノボラック樹脂、メラミン樹脂、ウレタ
ン樹脂等の樹脂材料を用いる。また、ベンゾシクロブテン、パリレン、透過性を有するポ
リイミドなどの有機材料、シロキサン系ポリマー等の重合によってできた化合物材料、水
溶性ホモポリマーと水溶性共重合体を含む組成物材料等を用いることができる。また、層
間絶縁膜１１５としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜な
どの絶縁膜を用いることもでき、これらの絶縁膜と樹脂材料とを積層してもよい。
次いで、公知のフォトリソ技術を用いたパターニングを行って保護膜１１４及び層間絶縁
膜１１５を選択的に除去してドレイン電極１１３に達するコンタクトホールを形成する。
次いで、液滴吐出法により導電性材料（Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タン
グステン）、Ａｌ（アルミニウム）等）を含む組成物を選択的に吐出して、ドレイン電極
１１３と電気的に接続する第１の電極１１６を形成する。また、第１の電極１１６と基板
面に平行な方向の電場を形成する第２の電極１１７も液滴吐出法により形成する。なお、
第１の電極１１６と第２の電極１１７は等間隔で配置することが好ましく、電極の上面形
状を櫛歯形状としてもよい。
次いで、第１の電極１１６と第２の電極１１７を覆う配向膜１１８を形成する。ここまで
の工程が終了した段階での断面工程図を図１（Ｃ）に示す。
次いで、液晶材料、ここでは高分子分散型液晶を用いて可撓性基板１２１を基板１０１に
対向するように固定させる。高分子分散型液晶は、液晶と高分子材料の分散状態によって
、２つのタイプに大別できる。１つは液晶の小滴が高分子材料に分散し、液晶が不連続で
あるタイプ（ＰＤＬＣと呼ばれる）、もう一つは液晶中に高分子材料がネットワークを形
成し、液晶が連続しているタイプ（ＰＮＬＣと呼ばれる）である。なお、本実施の形態に
おいて、いずれのタイプを用いてもよいが、ここではＰＤＬＣを用いる。本実施の形態で
は、液晶１２０を含む高分子材料１１９が可撓性基板１２１を固定する。必要であれば高
分子材料１１９を囲むようにシール材を配置してもよい。また、必要であれば、高分子材
料１１９の厚さを制御する間隙材（ビーズスペーサ、カラム状スペーサ、ファイバーなど
）を用いてもよい。
次いで、モリブデン膜１０２及び基板１０１からＴＦＴ１０８及び可撓性基板１２１を剥
離する。モリブデン膜は脆いため、他の金属に比べて比較的弱い力で剥離を行うことがで
きる。図１（Ｄ）では酸化モリブデン膜１０３とモリブデン膜１０２の界面で分離する図
を示したが、分離する場所は、ＴＦＴが破壊されないゲート電極１０４から基板１０１の
間であれば、特に限定されず、モリブデン膜内や酸化モリブデン膜内で分離してもよいし
、基板とモリブデン膜の界面やゲート電極と酸化モリブデンの界面で分離してもよい。た
だし、透過型液晶表示装置を作製する場合には、基板とモリブデン膜の界面の界面で分離
してモリブデン膜が残存した場合には、後でモリブデン膜を除去することが好ましい。
次いで、図１（Ｅ）に示すように液晶表示装置の機械強度を増大するために、剥離した面
に接着層１２２を用いて可撓性基板１２３を固定する。なお、温度変化によらず基板間隔
を維持するため、可撓性基板１２１と可撓性基板１２３は同じ熱膨張係数の材料を用いる
ことが好ましい。また、液晶表示装置の機械強度が十分であれば、特に可撓性基板１２３
を用いなくともよい。
以上の工程でアモルファスシリコンＴＦＴを用いたアクティブマトリクス型の液晶表示
装置を作製できる。液滴吐出法で形成された導電層は、密着性が弱いが、モリブデン膜を
用いた本発明の剥離法を用いる場合、一部の配線に液滴吐出法で形成された導電層を用い
ても、モリブデン膜近傍（本実施の形態では酸化モリブデン膜１０３とモリブデン膜１０
２の界面）で剥離できる。
また、本実施の形態において、酸化モリブデン膜上に接してゲート電極１０４を形成す
る例を示している。ゲート電極と同一層上に同一材料の端子電極を画素部の周縁に形成し
た場合、半導体材料としても機能する酸化モリブデン膜を介してＦＰＣなどの外部端子と
接続が可能である。この場合、剥離後に端子電極と重なるようにＦＰＣを配置することで
電気的に接続が行える。また、この場合、ゲート電極だけでなく、ゲート電極と同一層上
に同一材料の端子電極を別に設け、ソース配線や共通配線や容量配線と接続させて外部と
の接続を行う。また、駆動ＩＣを酸化モリブデン膜を介して端子電極と接続させてもよい
。こうして、外部との接続を行った後、もう一枚の可撓性基板１２３で封止してもよい。
可撓性基板１２３で封止することによってＦＰＣやＩＣをより強固に固定することができ
る。
また、高分子分散型液晶に代えて電子インクを用いて電気泳動ディスプレイを作製しても
よい。その場合には、第１の電極１１６と第２の電極１１７を形成した後、印刷法により
電子インクを塗布した後焼成し、可撓性基板１２１で固定すればよい。そして基板を剥離
してもう一枚の可撓性基板を用いて封止すればよい。
（実施の形態２）
ここでは有機ＴＦＴを用いたアクティブマトリクス型の発光装置を作製する例を図２を
用いて説明する。
まず、基板２０１上にモリブデン膜２０２を形成する。基板２０１としてはガラス基板を
用いる。また、モリブデン膜２０２としては、スパッタ法により得られる３０ｎｍ〜２０
０ｎｍのモリブデン膜を用いる。
次いで、モリブデン膜２０２の表面を酸化させて酸化モリブデン膜２０３を形成する。酸
化モリブデン膜２０３の形成方法は、純水やオゾン水を用いて表面を酸化して形成しても
よいし、酸素プラズマで酸化して形成してもよい。また、酸素を含む雰囲気で加熱を行っ
て酸化モリブデン膜２０３を形成してもよい。また、後の絶縁膜の形成工程で形成しても
よい。絶縁膜として酸化珪素膜や酸化窒化珪素膜をプラズマＣＶＤ法で形成する際に、モ
リブデン膜２０２表面が酸化されて酸化モリブデン膜２０３が形成される。
次いで、酸化モリブデン膜２０３上に絶縁膜２０４を形成する。絶縁膜２０４としては、
酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯｘＮｙ）等の絶縁膜
を用いる。代表的な一例は絶縁膜２０４として２層構造から成り、ＰＣＶＤ法によりＳｉ
Ｈ４、ＮＨ３、及びＮ２Ｏを反応ガスとして成膜される窒化酸化珪素膜を５０〜１００ｎ
ｍ、ＳｉＨ４、及びＮ２Ｏを反応ガスとして成膜される酸化窒化珪素膜を１００〜１５０
ｎｍの厚さに積層形成する構造が採用される。また、絶縁膜２０４の一層として膜厚１０
ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは窒化酸化珪素膜（ＳｉＮｘＯｙ膜（Ｘ＞
Ｙ））を用いることが好ましい。また、窒化酸化珪素膜、酸化窒化珪素膜、窒化シリコン
膜とを順次積層した３層構造を用いてもよい。ここでは下地絶縁膜として絶縁膜２０４を
形成した例を示したが、特に必要でなければ設ける必要はない。ここまでの工程が終了し
た段階での断面工程図を図２（Ａ）に示す。
次いで、絶縁膜２０４上にゲート電極となる導電層を形成する。導電層に用いる材料は、
窒化及び／または酸化することで絶縁性を有する金属であれば良く、特にタンタル、ニオ
ブ、アルミニウム、銅、チタンが好ましい。その他、タングステン、クロム、ニッケル、
コバルト、マグネシウムなどが挙げられる。導電層の形成方法について特に限定は無く、
スパッタリング法や蒸着法などにより成膜した後、エッチングなどの方法により所望の形
状に加工すればよい。また、導電物を含む液滴を用いてインクジェット法等により形成し
てもよい。
次いで、導電層を窒化及び／または酸化することで上記金属の窒化物、酸化物もしくは酸
化窒化物からなるゲート絶縁膜２１２を形成する。なお、導電層のうち絶縁化したゲート
絶縁膜２１２以外はゲート電極２１１として機能する。
次いで、ゲート絶縁膜２１２を覆う半導体層２１３を形成する。半導体層２１３を形成す
る有機半導体材料はキャリア輸送性があり、かつ電界効果によりキャリア密度の変調が起
こりうる有機材料であれば、低分子、高分子のいずれも用いることができ、その種類は特
に限定されるものではないが、多環芳香族化合物、共役二重結合化合物、金属フタロシア
ニン錯体、電荷移動錯体、縮合環テトラカルボン酸ジイミド類、オリゴチオフェン類、フ
ラーレン類、カーボンナノチューブ、などが挙げられる。例えばポリピロール、ポリチオ
フェン、ポリ（３アルキルチオフェン）、ポリフェニレンビニレン、ポリ（ｐ−フェニレ
ンビニレン）、ポリアニリン、ポリジアセチレン、ポリアズレン、ポリピレン、ポリカル
バゾール、ポリセレノフェン、ポリフラン、ポリ（ｐ−フェニレン）、ポリインドール、
ポリピリダジン、ナフタセン、ヘキサセン、ヘプタセン、ピレン、クリセン、ペリレン、
コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセン、トリフェノジオ
キサジン、トリフェノジチアジン、ヘキサセン−６、１５−キノン、ポリビニルカルバゾ
ール、ポリフェニレンスルフィド、ポリビニレンスルフィド、ポリビニルピリジン、ナフ
タレンテトラカルボン酸ジイミド、アントラセンテトラカルボン酸ジイミド、Ｃ６０、Ｃ
７０、Ｃ７６、Ｃ７８、Ｃ８４及びこれらの誘導体を用いることができる。また、これら
の具体例としては、一般的にＰ型半導体とされるテトラセン、ペンタセン、セクシチオフ
ェン（６Ｔ）、銅フタロシアニン、ビス−（１、２、５−チアジアゾロ）−ｐ−キノビス
（１、３−ジチオール）、ルブレン、ポリ（２、５−チエニレンビニレン）（ＰＴＶ）、
ポリ（３−ヘキシルチオフェン−２、５−ジイル）（Ｐ３ＨＴ）、ポリ（９、９’−ジオ
クチルーフルオレン−ｃｏ−ビチオフェン）（Ｆ８Ｔ２）、一般的にＮ型半導体とされる
７，７，８，８，−テトラシアノキノジメタン（ＴＣＮＱ）、３，４，９，１０−ペリレ
ンテトラカルボン酸二無水物（ＰＴＣＤＡ）、１，４，５，８，−ナフタレンテトラカル
ボン酸二無水物（ＮＴＣＤＡ）、Ｎ，Ｎ’−ジオクチルー３，４，９，１０−ペリレンテ
トラカルボン酸ジイミド（ＰＴＣＤＩ−Ｃ８Ｈ）、銅ヘキサデカフルオロフタロシアニン
（Ｆ１６ＣｕＰｃ）、Ｎ，Ｎ’−２，２，３，３，４，４，５，５，６，６，７，７，８
，８，８−ペンタデカフルオロオクチル−１、４、５、８−ナフタレンテトラカルボン酸
ジイミド（ＮＴＣＤＩ−Ｃ８Ｆ）、３’，４’−ジブチル−５，５’’−ビス（ジシアノ
メチレン）−５、５’’−ジヒドロ−２，２’：５’，２’’−テルチオフェン）（ＤＣ
ＭＴ）、メタノフラーレン［６，６］−フェニルＣ６１酪酸メチルエステル（ＰＣＢＭ）
等がある。なお、有機半導体においてＰ型やＮ型の特性はその物質固有のものでは無く、
キャリアを注入する電極との関係や注入の際の電界の強度に依存し、どちらになりやすい
という傾向はあるもののＰ型半導体としてもＮ型半導体としても使用することができる。
なお、本実施の形態においては、Ｐ型半導体がより好ましい。
これらの有機半導体材料は、蒸着法やスピンコート法、液滴吐出法などの方法により成
膜することができる。
次いで、半導体層２１３の上に密着性や界面の化学安定性を向上させるためバッファ層２
１４を形成する。バッファ層２１４としては導電性を有する有機材料（電子受容性を示す
有機化合物、例えば７，７，８，８−テトラシアノキノジメタン（ＴＣＮＱ）、２，３，
５，６−テトラフルオロ−７，７，８，８−テトラシアノキノジメタン（Ｆ４−ＴＣＮＱ
）等）、または有機化合物と金属酸化物の複合材料を用いればよい。なお、バッファ層２
１４は必要がなければなくともよい。
次いで、バッファ層２１４上にソース電極またはドレイン電極として機能する導電層２１
５を形成する。導電層２１５に使用する材料は、特に限定されるものではないが、金、白
金、アルミニウム、タングステン、チタン、銅、タンタル、ニオブ、クロム、ニッケル、
コバルト、マグネシウムなどの金属及びそれらを含む合金を用いることができる。また、
導電層２１５に使用する他の材料としては、ポリアニリン、ポリピロール、ポリチオフェ
ン、ポリアセチレン、ポリジアセチレンなどの導電性高分子化合物等が挙げられる。なお
、導電層２１５の形成方法は半導体層２１３が分解しないようなものであれば特に限定は
無く、スパッタリング法や蒸着法などにより成膜した後、エッチングするなどの方法によ
り所望の形状に加工し作製すればよい。また、導電物を含む液滴を用いてインクジェット
法等によって導電層２１５を形成してもよい。以上の工程で有機トランジスタ２２７が作
製できる。
また、半導体層２１３の下面に接して、ポリイミド、ポリアミック酸、ポリビニルフェ
ニールなど有機絶縁材料を成膜しても良い。このような構成により、有機半導体材料の配
向をさらに高めるほか、ゲート絶縁膜２１２と半導体層２１３との密着性をさらに向上す
ることができる。
続いて、有機トランジスタ２２７を用いた発光装置の作製方法について説明する。
次いで、有機トランジスタ２２７を覆う層間絶縁膜２２８を形成する。次いで、層間絶縁
膜２２８を選択的にエッチングして一方の導電層２１５に達するコンタクトホールを形成
する。次いで、一方の導電層２１５に電気的に接続する第１の電極２１０を形成する。次
いで、第１の電極２１０の端部を覆う隔壁２２１を形成する。隔壁２２１は絶縁材料を用
いて形成されており、隣接して複数配置される第１の電極２１０の間を絶縁する機能を果
たしている。
次いで、第１の電極２１０のうち、隔壁２２１と接していない領域上に発光層２２２を形
成する。発光層２２２に用いる材料として、有機化合物の単層もしくは積層、或いは無機
化合物の単層もしくは積層で用いる場合が多いが、本明細書においては、有機化合物から
なる膜の一部に無機化合物を用いる構成も含めることとする。発光素子中の各層について
は積層法を限定するものではない。積層が可能ならば、真空蒸着法やスピンコート法、イ
ンクジェット法、ディップコート法など、どの様な手法を選んでも良いものとする。
次いで、発光層２２２上に第２の電極２２３を形成する。第１の電極２１０と、第２の電
極２２３と、発光層２２２とが重なる箇所で発光素子を構成する。なお、この発光素子は
、電場を加えることで発生するルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎ
ｃｅ）が得られる有機化合物を含む層或いは無機化合物を含む層（以下、ＥＬ層と記す）
と、陽極と、陰極とを有している。特にＺｎＳ：Ｍｎの無機薄膜を用いた無機ＥＬと、有
機蒸着薄膜を用いた有機ＥＬは明るく、高効率のＥＬ発光を示しディスプレイへの応用に
適している。なお、発光素子の構成について特に限定はない。
次いで、第２の電極２２３上に保護膜２２４を形成する。なお、必要でなければ、保護膜
２２４はなくともよい。
次いで、保護膜２２４上に接着層２２６で可撓性基板２２５を固定する。封止を強化する
ために接着層２２６を囲むようにシール材を配置してもよい。ここまでの工程が終了した
段階での断面工程図を図２（Ｂ）に示す。
次いで、モリブデン膜２０２、酸化モリブデン膜２０３、及び基板２０１から有機トラン
ジスタ２２７及び可撓性基板２２５を剥離する。図２（Ｃ）では酸化モリブデン膜２０３
と絶縁膜２０４の界面で分離する図を示している。
次いで、図２（Ｄ）に示すように発光装置の機械強度を増大するために、剥離した面に接
着層２０５を用いて可撓性基板２０６を固定する。また、発光装置の機械強度が十分であ
れば、特に可撓性基板２０６を用いなくともよい。
以上の工程で有機トランジスタを用いたアクティブマトリクス型の発光装置を作製でき
る。例えば、蒸着法で形成された発光層は、密着性が弱いが、モリブデン膜を用いた本発
明の剥離法を用いる場合、蒸着法で形成された発光層を用いても、モリブデン膜近傍（本
実施の形態では酸化モリブデン膜２０３と絶縁膜２０４の界面）で剥離できる。
また、図２（Ｃ）に示した有機トランジスタの構造に限定されず、図３（Ａ）、または
図３（Ｂ）に示す構造としてもよい。
図３（Ａ）はボトムコンタクト型構造と呼ばれる構造である。なお、図２と共通の部分に
は同じ符号を用いる。ボトムコンタクト型構造を用いた場合、ソース配線及びドレイン配
線の微細加工を施すためにフォトリソグラフィなどの工程を容易に用いることができる。
そのため、有機トランジスタの構造はその長所、短所に合わせて適宜選択すれば良い。
基板２０１上には、モリブデン膜２０２、酸化モリブデン膜２０３、絶縁膜２０４を積層
する。絶縁膜２０４にゲート電極３３１を形成する。ゲート電極３３１に用いる材料は、
特に限定は無く、たとえば、金、白金、アルミニウム、タングステン、チタン、銅、モリ
ブデン、タンタル、ニオブ、クロム、ニッケル、コバルト、マグネシウムなどの金属及び
それらを含む合金、ポリアニリン、ポリピロール、ポリチオフェン、ポリアセチレン、ポ
リジアセチレンなどの導電性高分子化合物、不純物をドープしたポリシリコン等が挙げら
れる。ゲート電極３３１の形成方法は特に限定は無く、スパッタリング法や蒸着法などに
より成膜した後、エッチングするなどの方法により所望の形状に加工し作製すればよい。
また、導電物を含む液滴を用いてインクジェット法等により形成してもよい。
次いで、ゲート電極３３１を覆う絶縁膜３３２を形成する。絶縁膜３３２は、酸化珪素
、窒化珪素、酸窒化珪素などの無機絶縁材料を用いる。なお、これらの絶縁膜３３２はデ
ィップ法、スピンコート法、液滴吐出法などの塗布法や、ＣＶＤ法、スパッタ法などの方
法によって成膜することができる。この絶縁膜３３２に対し、高密度プラズマを用いて窒
化及び／または酸化処理を行ってもよい。高密度プラズマ窒化を行うことで、より高い濃
度の窒素を含有する窒化珪素膜を得ることも可能である。高密度プラズマは、高い周波数
のマイクロ波、たとえば２．４５ＧＨｚを使うことによって生成される。このような高密
度プラズマを用い、酸素（もしくは酸素を含むガス）や窒素（もしくは窒素を含むガス）
などをプラズマ励起によって活性化し、これらを絶縁膜と反応させる。低電子温度が特徴
である高密度プラズマは、活性種の運動エネルギーが低いため、従来のプラズマ処理に比
べプラズマダメージが少なく欠陥が少ない膜を形成することができる。また、高密度プラ
ズマを用いると、絶縁膜３３２の表面の粗さが小さくできるため、キャリア移動度を大き
くすることができる。さらに、ゲート絶縁膜として機能する絶縁膜３３２上に形成される
半導体層を構成する有機半導体材料の配向がそろいやすくなる。
次いで、絶縁膜３３２上にソース電極３１４及びドレイン電極３１５を形成する。次い
で、ソース電極３１４とドレイン電極３１５の間に半導体層３１３を形成する。半導体層
３１３は、上述した図２（Ｂ）に示した半導体層２１３と同じ材料を用いることができる
。このような構成を有する有機トランジスタを形成した後、剥離を行い、可撓性基板に転
置する。
また、図３（Ｂ）の構造について説明する。図３（Ｂ）はトップゲート型構造と呼ばれる
構造である。なお、図２と共通の部分には同じ符号を用いる。
基板２０１上には、モリブデン膜２０２、酸化モリブデン膜２０３、絶縁膜２０４を積層
する。絶縁膜２０４上にソース電極４１４及びドレイン電極４１５を形成する。次いで、
ソース電極４１４とドレイン電極４１５の間に半導体層４１３を形成する。次いで、半導
体層４１３とソース電極４１４とドレイン電極４１５を覆う絶縁膜４４２を形成する。次
いで、絶縁膜４４２上にゲート電極４４１を形成する。ゲート電極４４１は、絶縁膜４４
２を介して半導体層４１３と重なる。このような構成を有する有機トランジスタを形成し
た後、剥離を行い、可撓性基板に転置する。
このように様々な有機トランジスタの構造としても、本発明により、剥離を行い、可撓
性基板に転置することができる。例えば、塗布法で形成された半導体層は、密着性が弱い
が、モリブデン膜を用いた本発明の剥離法を用いる場合、塗布法で形成された半導体層を
用いても、モリブデン膜近傍（本実施の形態では酸化モリブデン膜２０３と絶縁膜２０４
の界面）で剥離できる。
また、有機トランジスタに代えて、スパッタ法やＰＬＤ法で作製されるＺｎＯや亜鉛ガリ
ウムインジウムの酸化物を半導体層に用いたトランジスタを用いることもできる。その場
合、図３（Ａ）や図３（Ｂ）の構造を適用することができる。また、ＺｎＯや亜鉛ガリウ
ムインジウムの酸化物を半導体層に用いる場合にはゲート絶縁膜をアルミニウムやチタン
を含む酸化物とすることが好ましい。このようにプラズマが基板に照射されるプロセスを
有するトランジスタを形成する際にも本発明は有用であり、プラズマに耐えうる基板上に
トランジスタを形成した後、剥離を行い、可撓性基板に転置することができる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。例えば、実施
の形態１に示したアモルファスＴＦＴに代えて実施の形態２に示した有機トランジスタを
用いて液晶表示装置を作製することができる。また、実施の形態２に示した有機トランジ
スタに代えて実施の形態１に示したアモルファスＴＦＴを用いて発光装置を作製すること
もできる。
（実施の形態３）
ここでは可撓性基板にパッシブマトリクス型の発光装置を作製する例を図５、図６、図
７、図８、及び図９を用いて説明する。
パッシブ型（単純マトリクス型）発光装置は、ストライプ状（帯状）に並列された複数の
陽極と、ストライプ状に並列された複数の陰極とが互いに直交するように設けられており
、その交差部に発光層或いは蛍光層が挟まれた構造となっている。従って、選択された（
電圧が印加された）陽極と選択された陰極との交点にあたる画素が点灯することになる。
図５（Ａ）は、封止前における画素部の上面図を示す図であり、図５（Ａ）中の鎖線Ａ
−Ａ’で切断した断面図が図５（Ｂ）であり、鎖線Ｂ−Ｂ’で切断した断面図が図５（Ｃ
）である。
第１の基板５０１上には、実施の形態２と同様に、モリブデン膜５０２、酸化モリブデ
ン膜５０３、絶縁膜５０４を積層する。絶縁膜５０４上には、ストライプ状に複数の第１
の電極５１３が等間隔で配置されている。また、第１の電極５１３上には、各画素に対応
する開口部を有する隔壁５１４が設けられ、開口部を有する隔壁５１４は絶縁材料（感光
性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、
またはベンゾシクロブテン）、またはＳＯＧ膜（例えば、アルキル基を含むＳｉＯｘ膜）
）で構成されている。なお、各画素に対応する開口部が発光領域５２１となる。
開口部を有する隔壁５１４上に、第１の電極５１３と交差する互いに平行な複数の逆テー
パ状の隔壁５２２が設けられる。逆テーパ状の隔壁５２２はフォトリソグラフィ法に従い
、未露光部分がパターンとして残るポジ型感光性樹脂を用い、パターンの下部がより多く
エッチングされるように露光量または現像時間を調節することによって形成する。
また、平行な複数の逆テーパ状の隔壁５２２を形成した直後における斜視図を図６に示
す。なお、図５と同一の部分には同一の符号を用いている。
逆テーパ状の隔壁５２２の高さは、発光層を含む積層膜及び導電膜の膜厚より大きく設
定する。図６に示す構成を有する第１の基板に対して発光層を含む積層膜と、導電膜とを
積層形成すると、図５に示すように電気的に独立した複数の領域に分離され、発光層を含
む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂと、第２の電極５１６とが形成される。第２の電
極５１６は、第１の電極５１３と交差する方向に伸長する互いに平行なストライプ状の電
極である。なお、逆テーパ状の隔壁５２２上にも発光層を含む積層膜及び導電膜が形成さ
れるが、発光層を含む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂ及び第２の電極５１６とは分
断されている。
ここでは、発光層を含む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂを選択的に形成し、３種
類（Ｒ、Ｇ、Ｂ）の発光が得られるフルカラー表示可能な発光装置を形成する例を示して
いる。発光層を含む積層膜５１５Ｒ、５１５Ｇ、５１５Ｂはそれぞれ互いに平行なストラ
イプパターンで形成されている。
また、全面に同じ発光色を発光する発光層を含む積層膜を形成し、単色の発光素子を設
けてもよく、モノクロ表示可能な発光装置、或いはエリアカラー表示可能な発光装置とし
てもよい。また、白色発光が得られる発光装置として、カラーフィルタと組み合わせるこ
とによってフルカラー表示可能な発光装置としてもよい。
次いで、ＦＰＣなどを実装した発光モジュールの上面図を図７に示す。
なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは光
源（照明装置含む）を指す。また、発光装置にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅ
ｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けら
れたモジュール、または発光装置にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩ
Ｃ（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。
図７に示すように画像表示を構成する画素部は、走査線群とデータ線群が互いに直交する
ように交差している。
図５における第１の電極５１３が図７の走査線６０３に相当し、第２の電極５１６がデ
ータ線６０２に相当し、逆テーパ状の隔壁５２２が隔壁６０４に相当する。データ線６０
２と走査線６０３の間には発光層が挟まれており、領域６０５で示される交差部が画素１
つ分となる。
なお、走査線６０３は配線端で接続配線６０８と電気的に接続され、接続配線６０８が
入力端子６０７を介してＦＰＣ６０９ｂに接続される。また、データ線は入力端子６０６
を介してＦＰＣ６０９ａに接続される。
次いで、第１の接着層を用いて第１の可撓性基板を固定する。
次いで、第１の基板６０１から発光素子を剥離する。次いで、発光装置の封止をより強
固に行うために、剥離した面に第２の接着層を用いて第２の可撓性基板を固定する。
また、必要であれば、射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板
（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また
、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を
拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
以上の工程でフレキシブルなパッシブマトリクス型の発光装置を作製できる。ＦＰＣを
実装する際には熱圧着を行うため、硬い基板上で行うことが好ましく、本発明により、Ｆ
ＰＣを実装した後に剥離を行って、可撓性基板に転置することができる。
また、図７では、駆動回路を基板上に設けていない例を示したが、以下に駆動回路を有す
るＩＣチップを実装させた発光モジュールの作製方法の一例を図８を用いて説明する。
まず、第１の基板７０１上に、実施の形態２と同様に、モリブデン膜、酸化モリブデン
膜、絶縁膜を積層する。この絶縁膜上に、下層は反射性を有する金属膜、上層は透明な酸
化物導電膜とした積層構造を有するデータ線７０２（陽極としても機能する）を形成する
。同時に接続配線７０８、７０９ａ、７０９ｂ、および入力端子も形成する。
次いで、各画素７０５に対応する開口部を有する隔壁を設ける。次いで、開口部を有す
る隔壁上に、データ線７０２と交差する互いに平行な複数の逆テーパ状の隔壁７０４を設
ける。以上に示す工程を終えた段階での上面図を図８（Ａ）に示す。
次いで、発光層を含む積層膜と、透明導電膜とを積層形成すると、図８（Ｂ）に示すよ
うに電気的に独立した複数の領域に分離され、発光層を含む積層層と、透明導電膜からな
る走査線７０３とが形成される。透明導電膜からなる走査線７０３は、データ線７０２と
交差する方向に伸長する互いに平行なストライプ状の電極である。
次いで、画素部の周辺（外側）の領域に、画素部へ各信号を伝送する駆動回路が形成さ
れたデータ線側ＩＣ７０６、走査線側ＩＣ７０７をＣＯＧ方式によりそれぞれ実装する。
ＣＯＧ方式以外の実装技術としてＴＣＰやワイヤボンディング方式を用いて実装してもよ
い。ＴＣＰはＴＡＢテープにＩＣを実装したものであり、ＴＡＢテープを素子形成基板上
の配線に接続してＩＣを実装する。データ線側ＩＣ７０６、および走査線側ＩＣ７０７は
、シリコン基板を用いたものであってもよいし、ガラス基板、石英基板もしくはプラスチ
ック基板上にＴＦＴで駆動回路を形成したものであってもよい。また、片側に一つのＩＣ
を設けた例を示しているが、片側に複数個に分割して設けても構わない。
なお、走査線７０３は配線端で接続配線７０８と電気的に接続され、接続配線７０８が
走査線側ＩＣ７０７と接続される。これは走査線側ＩＣ７０７を逆テーパ状の隔壁７０４
上に設けることが困難だからである。
以上のような構成で設けられたデータ線側ＩＣ７０６は接続配線７０９ａおよび入力端
子７１０を介してＦＰＣ７１１に接続される。また、走査線側ＩＣ７０７は接続配線７０
９ｂおよび入力端子を介してＦＰＣに接続される。
さらに、ＩＣチップ７１２（メモリチップ、ＣＰＵチップ、電源回路チップなど）を実
装して集積化を図っている。
次いで、画素部を覆うように、第１の接着層を用いて第１の可撓性基板を固定する。
次いで、第１の基板７０１から発光素子を剥離する。次いで、発光装置の封止をより強
固に行うために、剥離した面に第２の接着層を用いて第２の可撓性基板を固定する。
また、第２の可撓性基板を固定した後、図８（Ｂ）の鎖線Ｃ−Ｄで切断した断面構造の一
例を図９に示す。
第２の可撓性基板８１０上には第２の接着層８１９で下地絶縁膜８１１が設けられている
。下層８１２は反射性を有する金属膜であり、上層８１３は透明な酸化物導電膜である。
上層８１３は仕事関数の高い導電膜を用いることが好ましく、インジウム錫酸化物（ＩＴ
Ｏ）の他、例えば、Ｓｉ元素を含むインジウム錫酸化物（ＩＴＳＯ）や酸化インジウムに
酸化亜鉛（ＺｎＯ）を混合したＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透
明導電材料、もしくはこれらを組み合わせた化合物を含む膜を用いることができる。また
、下層８１２は、Ａｇ、Ａｌ、またはＡｌ合金膜を用いる。
隣り合うデータ線同士を絶縁化するための隔壁８１４は樹脂であり、隔壁で囲まれた領
域が発光領域と対応して同一面積になっている。
走査線８１６（陰極）は、データ線（陽極）と交差するように形成されている。走査線８
１６（陰極）は、ＩＴＯや、Ｓｉ元素を含むインジウム錫酸化物（ＩＴＳＯ）や、酸化イ
ンジウムに酸化亜鉛（ＺｎＯ）を混合したＩＺＯなどの透明導電膜を用いる。本実施の形
態では、発光が第１の可撓性基板８２０を通過する上方射出型の発光装置の例であるので
走査線８１６は透明であることが重要である。
また、発光層を有する積層膜８１５を挟んで走査線とデータ線の交点に位置する発光素子
を複数配置した画素部は、第１の可撓性基板８２０で封止され、第１の接着層８１７で充
填している。第１の接着層８１７としては、紫外線硬化樹脂、熱硬化樹脂、シリコーン樹
脂、エポキシ樹脂、アクリル樹脂、ポリイミド樹脂、フェノール樹脂、ＰＶＣ（ポリビニ
ルクロライド）、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることが可能である。
一方、第２の可撓性基板８１０の端部には端子電極が形成され、この部分で外部回路と
接続するＦＰＣ８３２（フレキシブルプリント配線板）を貼り合わせる。端子電極は、反
射性を有する金属膜８３０と、透明な酸化物導電膜８２９と、第２の電極から延在した酸
化導電膜との積層で構成しているが、特に限定されない。
ＦＰＣ８３２を実装する方法は異方導電性材料もしくはメタルバンプを用いた接続方法ま
たはワイヤボンディング方式を採用することができる。図９では異方性導電接着材８３１
を用いて接続を行っている。
また、画素部の周辺には、画素部へ各信号を伝送する駆動回路が形成されたＩＣチップ
８２３を異方導電性材料８２４、８２５により電気的に接続している。また、カラー表示
に対応した画素部を形成するためには、ＸＧＡクラスでデータ線の本数が３０７２本であ
り走査線側が７６８本必要となる。このような数で形成されたデータ線及び走査線は画素
部の端部で数ブロック毎に区分して引出線を形成し、ＩＣの出力端子のピッチに合わせて
集める。
以上の工程で第２の可撓性基板８１０と第１の可撓性基板８２０で封止されたＩＣチッ
プを実装させた発光モジュールを作製できる。ＩＣチップを実装する際には熱圧着を行う
ため、硬い第１の基板上で行うことが好ましく、本発明により、ＩＣチップを実装した後
に剥離を行って、可撓性基板に転置することができる。
（実施の形態４）
本実施の形態では、無線チップとして機能する半導体装置を作製する例を示す。本実施の
形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴
としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信
を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信す
る電波方式の３つに大別されるが、いずれの方式を用いてもよい。
また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および
記憶素子が設けられた素子基板上にアンテナを設ける場合、もう１つは複数の素子および
記憶素子が設けられた素子基板に端子部を設け、当該端子部に別の基板に設けられたアン
テナを接続して設ける場合がある。
本実施の形態では、別の基板に設けられたアンテナを素子基板の端子部に接続して設ける
場合の作製方法を以下に示す。
まず、実施の形態１と同様に、耐熱性基板９０１上にモリブデン膜９０２と酸化モリブデ
ン膜９０３の積層を形成する。ここまでプロセスを終えた基板の断面図を図１０（Ａ）に
示す。耐熱性基板９０１としてはガラス基板を用いる。この耐熱性基板としては、ガラス
基板に限定されず、塗布法で形成する導電層の焼成温度（３００℃程度）に耐える基板で
あり、大きく形状が変形しない基板であればよい。ただし、３００℃、３０分の熱処理を
行うと耐熱性の低いプラスチック基板は曲がる恐れがあるため、耐熱性基板９０１として
は不適である。
次いで、図１０（Ｂ）に示すように酸化モリブデン膜９０３上にアンテナとして機能する
導電層９０４を形成する。アンテナとして機能する導電層９０４は、金、銀、銅等の導電
体を有する液滴やペーストを液滴吐出法（インクジェット法、ディスペンス法など）によ
り吐出し、乾燥焼成して形成する。液滴吐出法により導電層９０４を形成することで、工
程数の削減が可能であり、それに伴うコスト削減が可能である。また、スクリーン印刷法
を用いて導電層９０４を形成してもよい。スクリーン印刷法を用いる場合、アンテナとし
て機能する導電層９０４の材料としては、粒径が数ｎｍから数十μｍの導電体粒子を有機
樹脂に溶解または分散させた導電性のペーストを選択的に印刷する。導電体粒子としては
、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム
（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一
つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる
。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤お
よび被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。
代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電層の
形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。また、はん
だや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以
下の微粒子を用いることが好ましい。はんだや鉛フリーはんだは、低コストであるといっ
た利点を有している。また、上述した材料以外にも、セラミックやフェライト等をアンテ
ナに適用してもよい。
スクリーン印刷法や液滴吐出法を用いてアンテナを作製する場合、所望の形状に形成した
後、焼成を行う。この焼成温度は、２００℃〜３００℃である。２００℃未満でも焼成は
可能であるが、２００℃未満の場合、アンテナの導電性が確保できないばかりかアンテナ
の通信距離までも短くなってしまう恐れがある。これらの点を考慮するとアンテナは、別
の基板、即ち耐熱性基板上に形成した後、剥離して素子基板に転置することが好ましい。
また、素子基板に設ける記憶素子として有機材料を用いる記憶素子を用いる場合、アンテ
ナの焼成温度で記憶素子が変質してデータの書き込みなどに影響を与える恐れがある。こ
の点からも、別の基板に設けられたアンテナを素子基板の端子部に接続して設けることが
有利である。
また、アンテナは、スクリーン印刷法の他にもグラビア印刷等を用いてもよいし、メッ
キ法等を用いて、導電性材料により形成することができる。メッキ材料やメッキの条件に
よってはメッキ法で形成されたアンテナは密着性が弱いことがあるため、本発明のモリブ
デン膜を用いた剥離方法を用いることが有効である。
次いで、図１０（Ｃ）に示すように導電層９０４を保護するために樹脂層９０５を用いて
可撓性基板９０６を接着する。
次いで、図１０（Ｄ）に示すように剥離を行って、耐熱性基板９０１及びモリブデン膜９
０２と、酸化モリブデン膜９０３、導電層９０４、樹脂層９０５、及び可撓性基板９０６
とを分離できる。なお、酸化モリブデン膜９０３の層内で分離してもよいし、酸化モリブ
デン膜９０３と導電層９０４の界面、或いは酸化モリブデン膜９０３と樹脂層９０５の界
面で分離してもよい。可撓性基板９０６が樹脂層９０５で導電層９０４と十分密着性が確
保できていれば、樹脂層９０５を固定した後で可撓性基板９０６を引っ張れば剥離を行う
ことができる。本発明のモリブデン膜を用いた剥離方法は比較的弱い力を加えるだけで剥
離を行うことができるため、歩留まりが向上する。また、本発明のモリブデン膜を用いた
剥離方法は比較的弱い力を加えるだけなので、剥離の際に可撓性基板９０６の変形が抑え
られ、導電層９０４へのダメージも少なくすることができる。
次いで、図１０（Ｅ）に示すように素子基板９０７を導電層９０４が設けられている面に
接して配置する。酸化モリブデン膜９０３は半導体の特性も有しているため、導電層９０
４と重なるように素子基板の端子部を配置すれば電気的な導通をとることができる。勿論
、異方性導電材料を用いて圧着することで素子基板の端子部と導電層９０４との電気的な
導通をとることもできる。
また、図１０（Ｅ）では可撓性基板９０６に比較して小さい面積の素子基板９０７を設
けた例を示したが、特に限定されず、可撓性基板９０６とほぼ同じ面積の素子基板を設け
てもよいし、可撓性基板９０６よりも大きな面積の素子基板を設けてもよい。
最後に、保護のため、アンテナと素子基板９０７を覆うように、もう一枚の可撓性基板を
貼り付ければ、無線チップとして機能する半導体装置が完成する。なお、もう一枚の可撓
性基板を貼り付ける必要がなければ貼り付けなくてもよい。
ここでは、半導体装置における信号の伝送方式として、電磁結合方式または電磁誘導方式
（例えば１３．５６ＭＨｚ帯）を適用する。磁界密度の変化による電磁誘導を利用するた
め、図１０（Ｅ）では、アンテナとして機能する導電層の上面形状を輪状（例えば、ルー
プアンテナ）、らせん状（例えば、スパイラルアンテナ）に形成しているが特に形状は限
定されない。
また、半導体装置における信号の伝送方式として、マイクロ波方式（例えば、ＵＨＦ帯（
８６０〜９６０ＭＨｚ帯）、２．４５ＧＨｚ帯等）を適用することもできる。その場合に
は、信号の伝送に用いる電磁波の波長を考慮してアンテナとして機能する導電層の長さ等
の形状を適宜設定すればよい。可撓性基板９１１上に形成された、アンテナとして機能す
る導電層９１２、集積回路を有するチップ状の半導体装置９１３の例を図１１（Ａ）〜（
Ｄ）に一例を示す。例えば、アンテナとして機能する導電層の上面形状を線状（例えば、
ダイポールアンテナ（図１１（Ａ）参照））、平坦な形状（例えば、パッチアンテナ（図
１１（Ｂ）参照））またはリボン型の形状（図１１（Ｃ）、（Ｄ）参照）等に形成するこ
とができる。また、アンテナとして機能する導電層の形状は線状に限られず、電磁波の波
長を考慮して曲線状や蛇行形状またはこれらを組み合わせた形状で設けてもよい。
また、以上の工程により得られた半導体装置の構成について、図１２（Ａ）を参照して
説明する。図１２（Ａ）に示すように、本発明で得られる半導体装置１１２０は、非接触
でデータを交信する機能を有し、電源回路１１１１、クロック発生回路１１１２、データ
復調又は変調回路１１１３、他の回路を制御する制御回路１１１４、インターフェイス回
路１１１５、記憶回路１１１６、データバス１１１７、アンテナ１１１８、センサ１１２
１、センサ回路１１２２を有する。
電源回路１１１１は、アンテナ１１１８から入力された交流信号を基に、半導体装置１１
２０の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１１１
２は、アンテナ１１１８から入力された交流信号を基に、半導体装置１１２０の内部の各
回路に供給する各種クロック信号を生成する回路である。データ復調又は変調回路１１１
３は、リーダライタ１１１９と交信するデータを復調又は変調する機能を有する。制御回
路１１１４は、記憶回路１１１６を制御する機能を有する。アンテナ１１１８は、電波の
送受信を行う機能を有する。リーダライタ１１１９は、半導体装置との交信、制御及びそ
のデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、
電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成で
あってもよい。
記憶回路１１１６は、一対の導電層間に有機化合物層又は相変化層が挟まれた記憶素子を
有することを特徴とする。なお、記憶回路１１１６は、一対の導電層間に有機化合物層又
は相変化層が挟まれた記憶素子のみを有していてもよいし、他の構成の記憶回路を有して
いてもよい。他の構成の記憶回路とは、例えば、ＤＲＡＭ、ＳＲＡＭ、ＦｅＲＡＭ、マス
クＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ及びフラッシュメモリから選択される１
つ又は複数に相当する。
センサ１１２１は抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子
、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される
。センサ回路１１２２はインピーダンス、リアクタンス、インダクタンス、電圧又は電流
の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して制御回路１１１４に信号を
出力する。
本実施の形態は、実施の形態１や実施の形態２と自由に組み合わせることができる。例
えば、実施の形態１や実施の形態２で得られるＴＦＴを用いて集積回路を形成し、剥離を
行った素子基板（可撓性基板）と、本実施の形態で得られるアンテナが設けられた可撓性
基板とを貼り合わせて電気的な導通を行うことができる。
本発明によりプロセッサ回路を有するチップ（以下、プロセッサチップ、無線チップ、
無線プロセッサ、無線メモリ、無線タグともよぶ）として機能する半導体装置を形成する
ことができる。本発明で得られる半導体装置の用途は広範にわたるが、例えば、紙幣、硬
貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品
、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用
することができる。
紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用する
もの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指し
、プロセッサ回路を有するチップ９０を設けることができる（図１３（Ａ）参照）。証書
類とは、運転免許証、住民票等を指し、プロセッサ回路を有するチップ９１を設けること
ができる（図１３（Ｂ）参照）。身の回り品とは、鞄、眼鏡等を指し、プロセッサ回路を
有するチップ９７を設けることができる（図１３（Ｃ）参照）。無記名債券類とは、切手
、おこめ券、各種ギフト券等を指す。包装用容器類とは、お弁当等の包装紙、ペットボト
ル等を指し、プロセッサ回路を有するチップ９３を設けることができる（図１３（Ｄ）参
照）。書籍類とは、書物、本等を指し、プロセッサ回路を有するチップ９４を設けること
ができる（図１３（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指し、
プロセッサ回路を有するチップ９５を設けることができる（図１３（Ｆ）参照）。乗物類
とは、自転車等の車両、船舶等を指し、プロセッサ回路を有するチップ９６を設けること
ができる（図１３（Ｇ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、
履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、
照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、
ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指
す。
本発明で得られる半導体装置は、プリント基板に実装する、表面に貼る、または埋め込む
等により、物品に固定される。例えば、本の場合には紙に半導体装置を埋め込む、または
有機樹脂からなるパッケージの場合には当該有機樹脂に半導体装置を埋め込むなどして、
各物品に固定される。本発明の半導体装置は、小型、薄型、軽量を実現するため、物品に
固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価
証券類、無記名債券類、証書類等に本発明で得られる半導体装置を設けることにより、認
証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に
本発明で得られる半導体装置を設けることにより、検品システム等のシステムの効率化を
図ることができる。
次に、本発明で得られる半導体装置を実装した電子機器の一態様について図面を参照して
説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネ
ル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バ
ッテリ２７０５を有する（図１２（Ｂ）参照）。パネル２７０１はハウジング２７０２に
脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。
ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が
適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装
置が実装されており、このうちの１つとして、本発明で得られる半導体装置を用いること
ができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、
中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモ
リ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。
パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続さ
れる。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作
ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される
。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認
できるように配置されている。
上記の通り、本発明で得られる半導体装置は、可撓性基板を用いるため、薄型、軽量であ
ることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限
られた空間を有効に利用することができる。
また、本発明の半導体装置は、一対の導電層間に有機化合物層が挟まれた単純な構造の記
憶素子を有するため、安価な半導体装置を用いた電子機器を提供することができる。
なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり
、本実施の形態に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行う
こととする。
本発明により得られる液晶表示装置や発光装置によって、様々なモジュール（アクティブ
マトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマト
リクス型ＥＣモジュール）に用いることができる。即ち、それらを表示部に組み込んだ電
子機器全てに本発明を実施できる。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプ
レイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、
パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書
籍等）などが挙げられる。それらの一例を図１４に示す。
図１４（Ａ）、（Ｂ）はテレビジョン装置である。表示パネルには、画素部のみが形成さ
れて走査線側駆動回路と信号線側駆動回路とが、ＴＡＢ方式により実装される場合と、Ｃ
ＯＧ方式により実装される場合と、ＴＦＴを形成し、画素部と走査線側駆動回路を基板上
に一体形成し信号線側駆動回路を別途ドライバＩＣとして実装する場合、また画素部と信
号線側駆動回路と走査線側駆動回路を基板上に一体形成する場合などがあるが、どのよう
な形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナで受信した信号の
うち、映像信号を増幅する映像信号増幅回路と、そこから出力される信号を赤、緑、青の
各色に対応した色信号に変換する映像信号処理回路と、その映像信号をドライバＩＣの入
力仕様に変換するためのコントロール回路などからなっている。コントロール回路は、走
査線側と信号線側にそれぞれ信号が出力する。デジタル駆動する場合には、信号線側に信
号分割回路を設け、入力デジタル信号を複数に分割して供給する構成としても良い。
チューナで受信した信号のうち、音声信号は、音声信号増幅回路に送られ、その出力
は音声信号処理回路を経てスピーカに供給される。制御回路は受信局（受信周波数）や音
量の制御情報を入力部から受け、チューナや音声信号処理回路に信号を送出する。
表示モジュールを、図１４（Ａ）、（Ｂ）に示すように、筐体に組みこんで、テレビ
ジョン装置を完成させることができる。ＦＰＣまで取り付けられた表示パネルのことを表
示モジュールとも呼ぶ。表示モジュールにより主画面２００３が形成され、その他付属設
備としてスピーカー部２００９、操作スイッチなどが備えられている。このように、テレ
ビジョン装置を完成させることができる。
図１４（Ａ）に示すように、筐体２００１に表示素子を利用した表示用パネル２００
２が組みこまれ、受信機２００５により一般のテレビ放送の受信をはじめ、モデム２００
４を介して有線又は無線による通信ネットワークに接続することにより一方向（送信者か
ら受信者）又は双方向（送信者と受信者間、又は受信者間同士）の情報通信をすることも
できる。テレビジョン装置の操作は、筐体に組みこまれたスイッチ又は別体のリモコン操
作機２００６により行うことが可能であり、このリモコン装置にも出力する情報を表示す
る表示部２００７が設けられていても良い。
また、テレビジョン装置にも、主画面２００３の他にサブ画面２００８を第２の表示
用パネルで形成し、チャネルや音量などを表示する構成が付加されていても良い。この構
成において、主画面２００３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低
消費電力で表示可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先さ
せるためには、主画面２００３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネ
ルで形成し、サブ画面は点滅可能とする構成としても良い。
図１４（Ｂ）は例えば２０〜８０インチの大型の表示部を有するテレビジョン装置で
あり、筐体２０１０、操作部であるキーボード部２０１２、表示部２０１１、スピーカー
部２０１３等を含む。本発明は、表示部２０１１の作製に適用される。図１４（Ｂ）の表
示部は、わん曲可能な可撓性基板を用いているので、表示部がわん曲したテレビジョン装
置となっている。このように表示部の形状を自由に設計することができるので、所望な形
状のテレビジョン装置を作製することができる。
本発明により、簡略な工程で表示装置を形成できるため、コストダウンも達成できる
。よって本発明を用いたテレビジョン装置では、大画面の表示部を有しても低いコストで
形成できる。
勿論、本発明はテレビジョン装置に限定されず、パーソナルコンピュータのモニタを
はじめ、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など大面積
の表示媒体としても様々な用途に適用することができる。
また、図１４（Ｃ）は携帯情報端末（電子書籍）であり、本体３００１、表示部３００
２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
本発明の剥離方法は表示部３００２、３００３に適用することができる。可撓性基板を用
いて携帯情報端末の軽量化を図ることができる。また、図１４（Ｃ）に示したアンテナに
代えて、平面基板にアンテナを形成して内蔵させた場合には、本発明の剥離方法を用いる
ことができる。
本実施例は、実施の形態１乃至３のいずれか一と自由に組み合わせることができる。
本実施例では、実施例１に記載の表示部として電気泳動表示装置を用いる例を示す。代表
的には図１４（Ｃ）に示す携帯書籍（電子書籍）の表示部３００２、または表示部３００
３に適用する。
電気泳動表示装置（電気泳動ディスプレイ）は、電子ペーパーとも呼ばれており、紙と
同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能とい
う利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の
粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質
に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイク
ロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示
するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合にお
いて移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色
を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する
、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液
晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが
半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、
この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。ま
た、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配
置すれば表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができ
る。例えば、実施の形態１で得られるアクティブマトリクス基板を用いることができる。
プラスチック基板に電子インクを直接印刷することも可能であるが、アクティブマトリク
ス型とした場合、熱や有機溶剤に弱いプラスチック基板上に素子を形成するよりも、ガラ
ス基板上に素子及び電子インクを形成した後、実施の形態１または実施の形態２に従って
ガラス基板を剥離して、可撓性基板であるプラスチック基板に貼り付けるほうが作製プロ
セスにおいて広い条件範囲での作製ができるため好ましい。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料
、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレ
クトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料
を用いればよい。
本実施例は、実施の形態１乃至３、または実施例１のいずれか一と自由に組み合わせる
ことができる。
本発明により、既存の大型ガラス基板の製造装置を用いてＴＦＴなどの素子を形成した後
、可撓性基板に転置することができる。従って、設備コストを大幅に低減することができ
る。また、本発明の剥離法は、プロセス制限がほとんどないため、様々な素子を可撓性基
板に転置させることができる。
９０、９１、９３、９４、９５、９６、９７：チップ
１０１：基板
１０２：モリブデン膜
１０３：酸化モリブデン膜
１０４：ゲート電極
１０５：第１の絶縁膜
１０６：非晶質構造を有する半導体膜
１０７：一導電型の不純物元素を含有する半導体膜
１０８：ＴＦＴ
１０９：半導体層
１１０：導電性を有する半導体層
１１１：導電性を有する半導体層
１１２：ソース電極
１１３：ドレイン電極
１１４：保護膜
１１５：層間絶縁膜
１１６：第１の電極
１１７：第２の電極
１１８：配向膜
１１９：高分子材料
１２０：液晶
１２１：可撓性基板
１２２：接着層
１２３：可撓性基板
２０１：基板
２０２：モリブデン膜
２０３：酸化モリブデン膜
２０４：絶縁膜
２０５：接着層
２０６：可撓性基板
２１０：第１の電極
２１１：ゲート電極
２１２：ゲート絶縁膜
２１３：半導体層
２１４：バッファ層
２１５：導電層
２２１：隔壁
２２２：発光層
２２３：第２の電極
２２４：保護膜
２２５：可撓性基板
２２７：有機トランジスタ
３１３：半導体層
３１４：ソース電極
３１５：ドレイン電極
３３１：ゲート電極
３３２：絶縁膜
４１３：半導体層
４１４：ソース電極
４１５：ドレイン電極
４４１：ゲート電極
４４２：絶縁膜
５０１：第１の基板
５０２：モリブデン膜
５０３：酸化モリブデン膜
５０４：絶縁膜
５１３：第１の電極
５１４：隔壁
５１５Ｒ、５１５Ｇ、５１５Ｂ：発光層を含む積層膜
５１６：第２の電極
５２１：発光領域
５２２：逆テーパ状の隔壁
６０１：第１の基板
６０２：データ線
６０３：走査線
６０４：隔壁
６０５：領域
６０７：入力端子
６０８：接続配線
６０９ａ、６０９ｂ：ＦＰＣ
７０１：第１の基板
７０２：データ線
７０３：走査線
７０４：逆テーパ状の隔壁
７０６：データ線側ＩＣ
７０７：走査線側ＩＣ
７０８、７０９ａ、７０９ｂ：接続配線
７１０：入力端子
７１１：ＦＰＣ
７１２：ＩＣチップ
８１０：第２の可撓性基板
８１１：下地絶縁膜
８１２：上層
８１３：下層
８１４：隔壁
８１５：発光層を有する積層膜
８１６：走査線
８１９：第２の接着層
８２０：第１の可撓性基板
８２３：ＩＣチップ
８２４、８２５：異方導電性材料
８２９：透明な酸化物導電膜
８３０：反射性を有する金属膜
８３２：ＦＰＣ
９０１：耐熱性基板
９０２：モリブデン膜
９０３：酸化モリブデン膜
９０４：導電層
９０５：樹脂層
９０６：可撓性基板
９０７：素子基板
９１１：可撓性基板
９１２：導電層
９１３：集積回路を有するチップ状の半導体装置
１００１：基板
１００２：剥がした領域
１００３：テープ
１１１１：電源回路
１１１２：クロック発生回路
１１１３：データ復調又は変調回路
１１１４：制御回路
１１１５：インターフェイス回路
１１１６：記憶回路
１１１７：データバス
１１１８：アンテナ
１１２０：半導体装置
１１２１：センサ
１１２２：センサ回路
２００１：筐体
２００３：主画面
２００４：モデム
２００５：受信機
２００９：スピーカー部
２００６：リモコン操作機
２００７：表示部
２００８：サブ画面
２０１０：筐体
２０１１：表示部
２０１２：キーボード部
２０１３：スピーカー部
２７００：筐体
２７０１：パネル
２７０２：ハウジング
２７０３：プリント配線基板
２７０４：操作ボタン
２７０５：バッテリ
２７０６：筐体
２７０８：接続フィルム
２７０９：画素領域
３００１：本体
３００２：表示部
３００３：表示部
３００４：記憶媒体
３００５：操作スイッチ
３００６：アンテナ

Claims (8)

  1. 第１の可撓性基板と、
    前記第１の可撓性基板上の酸化モリブデン膜と、
    前記酸化モリブデン膜上のゲート電極と、
    前記酸化モリブデン膜上の導電層と、
    ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する半導体層と、
    ＦＰＣと、を有し、
    前記ゲート電極及び前記導電層は、前記酸化モリブデン膜上に接しており、かつ同じ導電材料を有し、
    前記ＦＰＣは、前記酸化モリブデン膜を介して前記導電層と重なる領域を有することを特徴とする半導体装置。
  2. 第１の可撓性基板と、
    前記第１の可撓性基板上の酸化モリブデン膜と、
    前記酸化モリブデン膜上のゲート電極と、
    前記酸化モリブデン膜上の導電層と、
    ゲート絶縁膜を介して前記ゲート電極と重なる領域を有する半導体層と、
    駆動ＩＣと、を有し、
    前記ゲート電極及び前記導電層は、前記酸化モリブデン膜上に接しており、かつ同じ導電材料を有し、
    前記駆動ＩＣは、前記酸化モリブデン膜を介して前記導電層と重なる領域を有することを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記半導体層は、アモルファス半導体層又は微結晶半導体層であることを特徴とする半導体装置。
  4. 請求項１又は２において、
    前記半導体層は、亜鉛ガリウムインジウムの酸化物を有することを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記第１の可撓性基板と前記酸化モリブデン膜との間に、モリブデン膜を有することを特徴とする半導体装置。
  6. 請求項１乃至５のいずれか一において、
    前記第１の可撓性基板に対向して設けられた第２可撓性基板と、
    前記第１の可撓性基板と前記第２可撓性基板との間に設けられた電子インクと、を有することを特徴とする半導体装置。
  7. 請求項１乃至５のいずれか一において、
    前記第１の可撓性基板に対向して設けられた第２可撓性基板と、
    前記第１の可撓性基板と前記第２可撓性基板との間に設けられた液晶と、を有することを特徴とする半導体装置。
  8. 請求項１乃至５のいずれか一において、
    前記第１の可撓性基板に対向して設けられた第２可撓性基板と、
    前記第１の可撓性基板と前記第２可撓性基板との間に設けられた発光層と、を有することを特徴とする半導体装置。
JP2013162255A 2006-04-28 2013-08-05 半導体装置 Expired - Fee Related JP5651747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013162255A JP5651747B2 (ja) 2006-04-28 2013-08-05 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006126708 2006-04-28
JP2006126708 2006-04-28
JP2013162255A JP5651747B2 (ja) 2006-04-28 2013-08-05 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007113778A Division JP5364242B2 (ja) 2006-04-28 2007-04-24 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2013258419A true JP2013258419A (ja) 2013-12-26
JP5651747B2 JP5651747B2 (ja) 2015-01-14

Family

ID=38648836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013162255A Expired - Fee Related JP5651747B2 (ja) 2006-04-28 2013-08-05 半導体装置

Country Status (4)

Country Link
US (1) US8900970B2 (ja)
JP (1) JP5651747B2 (ja)
KR (2) KR101293510B1 (ja)
CN (2) CN102176427B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060166A (ja) * 2016-06-03 2018-04-12 株式会社半導体エネルギー研究所 表示装置
JPWO2017138388A1 (ja) * 2016-02-12 2018-12-06 東洋紡株式会社 衣服型電子機器、および衣服型電子機器の製造方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968382B2 (en) 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
JP2009071131A (ja) * 2007-09-14 2009-04-02 Three M Innovative Properties Co ポリチエニレンビニレン熱電変換材料を含む熱電変換素子及び該熱電変換材料の製造方法
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
CN102089858B (zh) * 2008-02-20 2013-03-13 夏普株式会社 柔性半导体基板的制造方法
JP5232498B2 (ja) * 2008-02-25 2013-07-10 株式会社ジャパンディスプレイイースト 液晶表示装置及びその製造方法
US8247267B2 (en) 2008-03-11 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level IC assembly method
JP2009239110A (ja) * 2008-03-27 2009-10-15 Seiko Epson Corp 半導体装置、電気光学装置および電子機器
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
TWI659474B (zh) 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202404099A (zh) * 2008-11-07 2024-01-16 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI585955B (zh) 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
US8344387B2 (en) 2008-11-28 2013-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI654689B (zh) 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102480780B1 (ko) 2009-09-16 2022-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 이의 제조 방법
KR101042241B1 (ko) 2009-10-08 2011-06-17 한국과학기술원 플렉서블 이차전지 제조방법, 이에 따라 제조된 플렉서블 이차전지
KR100984108B1 (ko) * 2009-10-23 2010-09-28 한국기계연구원 전이공정을 이용한 박막형 유연 열전 모듈 제조 방법
KR101173344B1 (ko) * 2009-10-30 2012-08-10 엘지이노텍 주식회사 태양전지 및 이의 제조방법
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI589042B (zh) 2010-01-20 2017-06-21 半導體能源研究所股份有限公司 發光裝置，撓性發光裝置，電子裝置，照明設備，以及發光裝置和撓性發光裝置的製造方法
US8552536B2 (en) * 2010-12-16 2013-10-08 Qualcomm Mems Technologies, Inc. Flexible integrated circuit device layers and processes
US20120295376A1 (en) * 2011-05-16 2012-11-22 Korea Advanced Institute Of Science And Technology Method for manufacturing a led array device, and led array device manufactured thereby
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US8847823B2 (en) 2012-01-09 2014-09-30 Lockheed Martin Corporation Dimensionally tolerant multiband conformal antenna arrays
US8936961B2 (en) 2012-05-26 2015-01-20 International Business Machines Corporation Removal of stressor layer from a spalled layer and method of making a bifacial solar cell using the same
ITTO20120477A1 (it) * 2012-05-31 2013-12-01 St Microelectronics Srl Rete di dispositivi elettronici fissati ad un supporto flessibile e relativo metodo di comunicazione
KR102481056B1 (ko) 2012-08-10 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 장치
US20140069479A1 (en) * 2012-09-11 2014-03-13 Samsung Sdi Co., Ltd. Photoelectric Device Module and Manufacturing Method Thereof
CN102861993B (zh) * 2012-10-09 2015-02-04 苏州德诚物联科技有限公司 一种射频识别天线激光生产工艺
US9029238B2 (en) * 2012-10-11 2015-05-12 International Business Machines Corporation Advanced handler wafer bonding and debonding
US10103297B2 (en) 2012-12-10 2018-10-16 Daktronics, Inc. Encapsulation of light-emitting elements on a display module
CN104937656B (zh) * 2012-12-10 2018-10-12 达科电子股份有限公司 显示模块上的发光元件的封装
US10156765B2 (en) * 2013-01-09 2018-12-18 E Ink Holdings Inc. Electrophoretic display apparatus
JP6008763B2 (ja) * 2013-03-13 2016-10-19 富士フイルム株式会社 有機半導体膜の形成方法
CN103531715B (zh) * 2013-03-26 2016-03-02 Tcl集团股份有限公司 柔性光电器件衬底、柔性光电器件及制备方法
KR102072803B1 (ko) * 2013-04-12 2020-02-04 삼성디스플레이 주식회사 박막 반도체 장치 및 유기 발광 표시 장치
JP6263337B2 (ja) * 2013-05-31 2018-01-17 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR20140142471A (ko) * 2013-06-04 2014-12-12 삼성디스플레이 주식회사 표시 패널 및 그 제조 방법
CN103367165A (zh) * 2013-07-01 2013-10-23 北京京东方光电科技有限公司 薄膜晶体管及其制作方法、阵列基板及显示器
KR101532618B1 (ko) * 2013-10-30 2015-07-09 하나 마이크론(주) 전자 부품의 제조 방법
WO2015083029A1 (en) 2013-12-02 2015-06-11 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
TWI656633B (zh) * 2014-02-28 2019-04-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
CN104451612A (zh) * 2014-12-31 2015-03-25 长春迪高实业有限公司 透明导电氧化物膜及其制备方法
KR102385339B1 (ko) * 2015-04-21 2022-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102336684B1 (ko) * 2015-08-25 2021-12-08 삼성디스플레이 주식회사 플렉서블 디스플레이 장치의 제조 방법
CN106531612A (zh) * 2015-09-09 2017-03-22 中国科学院苏州纳米技术与纳米仿生研究所 一种透明氧化物半导体薄膜及其晶体管的制备方法
CN105304816B (zh) * 2015-11-18 2017-11-10 上海大学 柔性基底剥离方法
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
JP6484756B2 (ja) 2016-04-12 2019-03-13 株式会社半導体エネルギー研究所 半導体装置の作製方法、及びフレキシブルデバイスの作製方法
WO2017213148A1 (ja) * 2016-06-10 2017-12-14 シャープ株式会社 走査アンテナ
US10586925B2 (en) * 2017-04-17 2020-03-10 Tianma Microelectronics Co., Ltd. Release film, display device manufacturing method, and device
CN107632454B (zh) * 2017-11-10 2020-07-28 北京京东方显示技术有限公司 显示面板、显示装置、显示面板的制作方法及驱动方法
FR3075773B1 (fr) * 2017-12-22 2020-01-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe
KR102282556B1 (ko) * 2018-08-22 2021-07-28 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법
KR20200022226A (ko) 2018-08-22 2020-03-03 경희대학교 산학협력단 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN109087936A (zh) 2018-08-24 2018-12-25 京东方科技集团股份有限公司 一种柔性显示基板的制备方法
CN109553401A (zh) * 2018-12-04 2019-04-02 上海安费诺永亿通讯电子有限公司 一种片式天线及其制备方法
CN113764463A (zh) * 2020-06-06 2021-12-07 张葳葳 一种主动驱动器件及其制作方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101424A (ja) * 1990-08-21 1992-04-02 Fujitsu General Ltd Ｔｆｔの配線方法
JPH07120789A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 液晶表示装置及びその製造方法
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2005150685A (ja) * 2003-07-18 2005-06-09 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2005157323A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビ受像機
JP2005197673A (ja) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005311335A (ja) * 2004-03-25 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2006013433A (ja) * 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
JP2006100808A (ja) * 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007318105A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
EP1744365B1 (en) 1996-08-27 2009-04-15 Seiko Epson Corporation Exfoliating method and transferring method of thin film device
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
GB9726511D0 (en) 1997-12-13 1998-02-11 Philips Electronics Nv Thin film transistors and electronic devices comprising such
US8415208B2 (en) 2001-07-16 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and peeling off method and method of manufacturing semiconductor device
JP4027740B2 (ja) 2001-07-16 2007-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
JP4298517B2 (ja) * 2002-03-08 2009-07-22 キヤノン株式会社 有機発光素子
EP1363319B1 (en) 2002-05-17 2009-01-07 Semiconductor Energy Laboratory Co., Ltd. Method of transferring an object and method of manufacturing a semiconductor device
TWI272641B (en) 2002-07-16 2007-02-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
TWI328837B (en) 2003-02-28 2010-08-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI336921B (en) 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7495272B2 (en) 2003-10-06 2009-02-24 Semiconductor Energy Labortaory Co., Ltd. Semiconductor device having photo sensor element and amplifier circuit
WO2005041249A2 (en) 2003-10-28 2005-05-06 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing optical film
EP1528594B1 (en) * 2003-10-28 2019-05-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101088103B1 (ko) 2003-10-28 2011-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치, 및 텔레비전 수상기
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
WO2005093813A1 (en) 2004-03-25 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
JP2005354035A (ja) 2004-05-14 2005-12-22 Toppan Printing Co Ltd 半導体装置の形成方法
JP2005354036A (ja) 2004-05-14 2005-12-22 Toppan Printing Co Ltd 半導体装置の形成方法
US7452786B2 (en) 2004-06-29 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit, and element substrate
JP5041681B2 (ja) 2004-06-29 2012-10-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101254277B1 (ko) 2004-07-30 2013-04-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 라미네이팅 시스템, ｉｃ 시트, ｉｃ 시트 두루마리, 및ｉｃ 칩의 제조방법
JP4749074B2 (ja) 2004-07-30 2011-08-17 株式会社半導体エネルギー研究所 Ｉｃチップの作製方法及び装置
US7732248B2 (en) 2004-08-31 2010-06-08 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04101424A (ja) * 1990-08-21 1992-04-02 Fujitsu General Ltd Ｔｆｔの配線方法
JPH07120789A (ja) * 1993-10-28 1995-05-12 Hitachi Ltd 液晶表示装置及びその製造方法
JP2003163338A (ja) * 2001-08-22 2003-06-06 Semiconductor Energy Lab Co Ltd 剥離方法および半導体装置の作製方法
JP2005150685A (ja) * 2003-07-18 2005-06-09 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2005157323A (ja) * 2003-10-28 2005-06-16 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビ受像機
JP2005197673A (ja) * 2003-12-12 2005-07-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2005311335A (ja) * 2004-03-25 2005-11-04 Semiconductor Energy Lab Co Ltd 薄膜トランジスタの作製方法
JP2006013433A (ja) * 2004-05-24 2006-01-12 Toppan Printing Co Ltd 薄膜トランジスタ
JP2006100808A (ja) * 2004-08-31 2006-04-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007318105A (ja) * 2006-04-28 2007-12-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2017138388A1 (ja) * 2016-02-12 2018-12-06 東洋紡株式会社 衣服型電子機器、および衣服型電子機器の製造方法
US11357104B2 (en) 2016-02-12 2022-06-07 Toyobo Co., Ltd. Garment-type electronic device and method for producing same
JP2018060166A (ja) * 2016-06-03 2018-04-12 株式会社半導体エネルギー研究所 表示装置
JP6990995B2 (ja) 2016-06-03 2022-01-12 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
KR20120071373A (ko) 2012-07-02
CN101064247A (zh) 2007-10-31
KR20070106460A (ko) 2007-11-01
US20070254456A1 (en) 2007-11-01
CN102176427A (zh) 2011-09-07
JP5651747B2 (ja) 2015-01-14
KR101293510B1 (ko) 2013-08-06
CN102176427B (zh) 2013-10-16
CN101064247B (zh) 2011-04-20
US8900970B2 (en) 2014-12-02

Similar Documents

Publication Publication Date Title
JP5651747B2 (ja) 半導体装置
JP5745723B2 (ja) 半導体装置
JP6175174B2 (ja) 表示装置の作製方法
JP5364242B2 (ja) 半導体装置の作製方法
JP5388500B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141021

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5651747

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees