JPH04101424A

JPH04101424A - Ｔｆｔの配線方法

Info

Publication number: JPH04101424A
Application number: JP2219359A
Authority: JP
Inventors: Takao Nakama; 仲間　隆男
Original assignee: Fujitsu General Ltd
Current assignee: Fujitsu General Ltd
Priority date: 1990-08-21
Filing date: 1990-08-21
Publication date: 1992-04-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】「産業上の利用分野コこの発明はＴ　Ｆ　Ｔ（Ｔｈｉｎ　Ｆ’ｉ１ｍ　Ｔｒａ
ｎｓｊｓｊ、ｔｏｒ）の能動素子の配線方法に係り、更
に詳しくは円、ＺＴ（透明なセラミック）による光シヤ
ツタアレーをアクティツマ１−リツクス方式で駆動可能
とする１’　Ｉ＝’Ｔの配線方法に関するものである。

［従　来　例］近年、Ｐ　Ｚ　’Ｉ’にＬａを添加した透明なセラミッ
クのＰＬＺＴ（ＰｂＯ，ＬａＯ，ＺｒＯ２，Ｔｊ、０）
が光シャッタやデイスプレィに用いられようとしている
。

その円、ＺＴを用いて光シヤツタアレーを作製する場合
、複数の光シャッタを駆動する方法としてはＰＬＺＴの
性質から単純７１〜リツクスで行なうことができないこ
とから、例えば第５図および第６図に示されるように、
ＰＬＺＴ基板１に電極により各光シャッタ２をマトリッ
クス状に形成し、かつ、その光シャッタ２を駆動する能
動素子（電界効果トランジスタ）３にＴＦＴを用い、こ
れら能動素子３にて光シャッタ２を駆動するアクティブ
マトリックス方式が考えられる。

そのアクティブマＩ−リックス方式のＰＬＺＴ光シャッ
タアレー装置を作製する場合、例えば第６図乃至第８図
に示されるように、Ｐ　Ｌ　Ｚ　Ｔ基板１には各光シヤ
ツタ２毎に電極４が形成される。また、その光シャッタ
２の駆動回路には能動素子３を絶縁性基板（透明部材）
５に形成したＴＦＴが用いられ、この絶縁性基板５には
能動素子３の電極（トレイン、ソース）６，７を引き出
す配線パターン（走査ラインおよびデータライン）８，
９が形成され、例えば光シャッタ２の電極４がバンブ１
０を介してソース電極３ｂに接続される。なお、図中、
６は能動素子３の１くレイン電極で、７は能動素子３の
ソース電極（光シャッタ２の駆動電極）で、ゴ１は能動
素子３のグー１〜電極で、１２は絶縁体層で、１３は半
導体層である。

そして、ソース電極７にデータライン９を介して信号電
圧が印加され、ゲート電極１１に走査ライン８を介して
電圧が印加されると、当該能動素子３のソースとトレイ
ン間の抵抗値が下げられ、その能動素子３はオン状態に
される。すなわち、その信号電圧が能動素子３を介して
光シャッタ２の電極４に印加されるため、光シャッタ２
の電極間に電界が生じ、光シャッタ２の光が透過制御さ
れる。

さらに、走査ライン８およびチータライン９を変えるこ
とにより、所定能動素子３を選択的に駆動することがで
きることから、マトリックス状に形成された複数の光シ
ャッタ２をアクティブマ１〜リックス方式で駆動するこ
とが可能となる。

［発明が解決しようとする課題］ところで、第７図および第８図に示されるように、能動
素子３のソース電極７およびグー１〜電極１１が絶縁性
基板５の片面に作製されることがら、走査ライン８およ
びチータライン９の配線パターンをその同じ面に形成す
ることになる。また、第７図の矢印Ｃに示されるように
、それら走査ライン８とデータライン９が交差（クロス
）することから、そのクロス点に絶縁膜を形成すること
になる。

しかし、Ｐ　Ｌ　Ｚ　Ｔ基板１の画素密度を上げるため
、１）Ｌ　Ｚ　Ｔ基板１に形成する光シャッタ２の数を
増加し、この増加に応してＴＦＴの能動索子３の数も増
やすと、」１記クロス点が多くなり、絶縁膜の欠陥等に
よりそのクロス点が短絡する可能性が高くなり、歩留ま
りが悪くなるという問題点があった。

この発明は」１記課題に鑑みなされたものであり、その
目的はＴＦＴに形成された能動素子のソース電極および
グー１−電極を交差することなく、引き出すことができ
、歩留まりの向上を図ることができるようにしたＴＦＴ
の配線方法を提供することにある。

［課題を解決するための手段］」１記１」的を達成するために、この発明のＴＦＴの配
線方法は絶縁性基板に形成されている’Ｉ”　Ｆ　Ｔに
よる能動素子の電極を引き出す配線パターンを、その能
動素子の形成面およびその形成面の裏面に形成し、この
裏面の配線パターンとその能動素子の１つの電極をスル
ー・ホールを介して接続するようにしたことを要旨とす
る。

また、この発明によ九ば、前記能動素子は電界効果トラ
ンジスタであり、該電界効果トランジスタの形成面には
そのゲート電極を引き出す配線パターンを形成し、その
裏面にはそのソース電極を引き出す配線パターンを形成
し、かつ、透明な前記絶縁性基板のソース電極に対応す
る位置には前記スルー・ホールを形成し、該スルー・ホ
ールを介して前記ソース電極と裏面の配線パターンを接
続するようにし、ＰＬＺＴ光シャッタアレー装置に適用
可能としたものである。

［作　　用］」１記方法としたので、絶縁性基板のＴＦＴ（’ｒｈｊ
ｎ　Ｆｊ、］ｍ　Ｔｒａｓｉｓｔｏｒ）による能動素子
形成面およびその裏面にはその能動素子の電極を引き出
す配線パターンが形成される。また、その裏面に形成し
た配線パターンと接続する能動素子の電極位置にはスル
ー・ホールが設けられている。そして、裏面の配線パタ
ーンと能動素子の１つの電極はスルー・ホールを介して
接続されている。すなわち、能動素子の電極を引き出す
配線パターンは上記絶縁性基板の両面に形成されること
から、交差することもない。

そこで、ＰＬＺＴ基板にマトリックス状に配置した複数
の光シャッタを形成し、これら光シャッタを上記絶縁性
基板（透明部材）に形成したＴ　Ｐ　Ｔによる能動素子
（電界効果トランジスタ）で駆動する場合、その絶縁性
基板の能動素子形成面にはゲート電極を引き出す配線パ
ターン（走査ライン）を形成し、その裏面にはソース電
極を引き出す配線パターン（データライン）を形成する
とともに、この配線パターンとソース電極をスルー・ホ
ールを介して接続する。すると、配線パターンの走査ラ
インとデータラインは形成面が異なるため、交差するこ
ともない。そして、ＰＬＺＴ基板にその＃！！Ａ縁性基
抜性基板素子面を接着するが、このとき光シャッタの電
極の一方と能動素子のドレイン電極をバンブを介して接
続する。

これにより、その走査ラインおよびデータライン（配線
パターン）を介した信号により、各能動素子が駆動され
、光シャッタがアクティブマトリックス方式で駆動され
る。

［実　施　例コ以下、この発明の実施例を第１図乃至第４図に基づいて
説明する。なお、図中、第５図乃至第８図と同一部分お
よびそれらに相当する部分には同一符号を付し重複説明
を省略する。また、光シヤツタアレー装置の概略的回路
は第５図を参照されたい。

第」１図および第２図において、絶縁性基板５のＦ１面
、つまりＴ　Ｆ　Ｔ　（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎ
ｓｉｓｔｏｒ）に形成された能動素子形成面の反対向に
はソース電極７を引き出す配線パターン（データライン
９）が形成されており、このデータライン９の配線パタ
ーンと能動素子３のソース電極７はその絶縁性基板５に
形成したスルー・ホール１４で接続されている。

そのため、第３図および第４図に示されているように、
■’　Ｆ　Ｔを作製する際、まず絶縁性基板５にスルー
・ホール１４を形成するが、このスルー・ホール１４は
各能動素子３のソース電極７に対向する位置に形成する
必要がある。また、上記データライン９の配線パターン
は、その形成されたスルー・ホール１４に接続するよう
に形成する必要がある。

なお、走査ライン８の配線パターンは従来同様に能動素
子３の形成面に形成されている。また、上記能動素子３
、走査ライン８、データライン９およびスルー・ホール
１４を形成したＴＦＴをＰＬＺＴ基板１」二に、例えば
透明接着剤で固定するが、このとき光シャッタ２の電極
４と該当する能動素子３のドレイン電極６はバンブ１０
，１５を介して接続される（第１図および第２図を参照
）。さらに、１６は能動素子３等の保護膜（絶縁部材）
である。

このように、Ｔ　Ｐ　Ｔに形成された能動素子３のゲー
ト電極１１を引き出す配線パターン（走査ライン８）が
絶縁性基板５の能動素子３の形成面に配され、他方のソ
ース電極７を引き出す配線パターン（データライン９）
がその裏面に配されるので、それら配線パターンが交差
することがないため、絶縁膜を形成する必要がなく、従
来例で説明したその絶縁膜の欠陥等によりソース電極７
とゲート電極１１の間に短絡が起こることもないことか
ら、歩留まりの向上を図ることができる。

また、ＰＬＺＴ基板１の画素密度を上げた場合、この画
素増加とともに、ＴＦＴに形成された能動素子３の数も
増加することになるが、」１記したように配線パターン
が交差（クロス）しないため、円、ＺＴ光シャッタアレ
ー装置の歩留まりが低下することもなく、しかも画素密
度を」二げることかできるという効果がある。

なお、上記実施例では、ＴＦＴの配線方法を１）Ｌ　Ｚ
　Ｔ光シャッタアレー装置に適用した場合を例にして説
明したが、他の機器装置等に適用することも可能であり
、同じ効果を得ることができる。

［発明の効果］以」二説明したように、この発明のＴＦＴの配線方法に
よれば、絶縁性基板に形成されている１ＦＴによる能動
素子の電極を引き出す配線パターンを、その能動素子の
形成向およびその形成面の裏面に形成し、かつ、該裏面
の配線パターンとその能動素子の電極をスルー・ホール
を介して接続するようにしたので、それら配線パターン
が交差することもないため、能動素子の電極間の短絡が
なくなり、歩留まりの向上を図ることができる。

また、この発明によれば、透明な上記絶縁性基板に形成
したＴ　ＰＴによる能動素子をＰＬＺＴ基板の光シャッ
タの駆動に用いると、その能動素子の電極（引き出し配
線パターン）間に短絡が生じることがないため、その円
、ＺＴ基板の光シャッタの密度を上げ、この密度に応じ
てその能動素子を増加しても、ＰＬＺＴ光シャッタアレ
ー装置の歩留まりの向」二を図ることができるという効
果がある。

【図面の簡単な説明】

第１図および第２図はこの発明の一実施例を示し、Ｔ　
Ｉ（’　Ｔの配線方法が適用された円、ＺＴ光シャッタ
アレー装置の概略的部分断面図、第２図は第１図のＴ　
ＦＴの概略的部分斜視図、第３図は上記ＴＦＴの配線方
法を説明するためのＴＦＴの概略的部分正面図、第４図
は第３図のＤ−Ｅ線の断面図、第５図は円、ＺＴ光シャ
ッタアレー装置の概略的部分回路図、第６図は従来のＰ
ＬＺＴ光シャッタアレー装置の概略的部分断面図、第７
図は従来のＴＦＴの配線方法を説明するためのＴＦＴの
概略的部分正面図、第８図は第７図のＡ−Ｂ線の断面図
である。図中、１は円、ｚ１基板、２は光シャッタ、３は能動素
子（ＦＥＴ）、　４は電極（光レヤッタ２の）、５は絶
縁性基板（ＴＦＴの）、６はドレイン電極（能動素子３
の）、７はソース電極（能動素子３の）、８は走査ライ
ン（配線パターン）、９はデータライン（配線パターン
）、１０．１５はバンブ、１１はグー１〜電極（（能動
素子３の）、１２は絶縁体ＪｖＪ（能動素子３の）、】
３は半導体層（能動素子３の）、】４はスルー・ホール
、１６は保護膜である。特許出願人　　株式会社　富士通ゼネラル代理人　弁理
士　　大　原　拓　也）ト −−−＞　＜１ト

Claims

【特許請求の範囲】

（１）絶縁性基板に形成されているＴＦＴによる能動素
子の電極を引き出す配線パターンを、その能動素子の形
成面およびその形成面の裏面に形成し、該裏面の配線パ
ターンとその能動素子の１つの電極をスルー・ホールを
介して接続するようにしたＴＦＴの配線方法。
（２）前記能動素子は電界効果トランジスタであり、該
電界効果トランジスタの形成面にはそのゲート電極を引
き出す配線パターンを形成し、その裏面にはそのソース
電極を引き出す配線パターンを形成し、かつ、透明な前
記絶縁性基板のソース電極に対応する位置には前記スル
ー・ホールを形成し、該スルー・ホールを介して前記ソ
ース電極と裏面の配線パターンを接続するようにした請
求項（１）記載のＴＦＴの配線方法。