JPH04101116A - Plzt光シャッタアレー装置 - Google Patents
Plzt光シャッタアレー装置Info
- Publication number
- JPH04101116A JPH04101116A JP21936090A JP21936090A JPH04101116A JP H04101116 A JPH04101116 A JP H04101116A JP 21936090 A JP21936090 A JP 21936090A JP 21936090 A JP21936090 A JP 21936090A JP H04101116 A JPH04101116 A JP H04101116A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- optical shutter
- active element
- plzt
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000011159 matrix material Substances 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 4
- 238000004070 electrodeposition Methods 0.000 claims description 2
- 230000005669 field effect Effects 0.000 claims description 2
- 239000010409 thin film Substances 0.000 description 15
- 239000000919 ceramic Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野コ
この発明はT F T (thin Film Tra
sisitor)をPLZT光シャッタの駆動回路とし
て用いたPLZT光シャッタアレー装置に係り、更に詳
しくはPLZT (透明なセラミック)による光シヤツ
タアレーをアクティブマトリックス方式で駆動可能とす
るPLZT光シャッタアレー装置に関するものである。
sisitor)をPLZT光シャッタの駆動回路とし
て用いたPLZT光シャッタアレー装置に係り、更に詳
しくはPLZT (透明なセラミック)による光シヤツ
タアレーをアクティブマトリックス方式で駆動可能とす
るPLZT光シャッタアレー装置に関するものである。
[従 来 例コ
近年、PZTにLaを添加した透明なセラミックのPL
ZT(PbO,LaO,ZrO,、Tie)が光シャッ
タやデイスプレィに用いられようとしている。
ZT(PbO,LaO,ZrO,、Tie)が光シャッ
タやデイスプレィに用いられようとしている。
そのPLZTを用いて光シヤツタアレーを作製する場合
、複数の光シャッタを駆動する方法としてはPLZTの
性質から単純マトリックスで行なうことができないこと
から、例えば第3図および第4図に示されるように、P
LZT基板1に光シャッタ2を形成し、かつ、同一面に
その光シャッタ2を駆動するTFT(Thin Fil
m Transistor)の能動素子3を形成し、そ
の光シャッタ2をアクティブマトリックス方式で駆動す
ることが考えられる。なお1図中、4は光シャッタ2の
共通電極(GND)で、5はPLZT基板1と能動素子
3の間の絶縁層で、6は能動素子3のゲート電極で、7
は絶縁体層で、8は半導体層で、9は能動素子3のドレ
イン電極で、10は能動素子3のソース電極(光シャッ
タ2の画素電極に該当する)である。
、複数の光シャッタを駆動する方法としてはPLZTの
性質から単純マトリックスで行なうことができないこと
から、例えば第3図および第4図に示されるように、P
LZT基板1に光シャッタ2を形成し、かつ、同一面に
その光シャッタ2を駆動するTFT(Thin Fil
m Transistor)の能動素子3を形成し、そ
の光シャッタ2をアクティブマトリックス方式で駆動す
ることが考えられる。なお1図中、4は光シャッタ2の
共通電極(GND)で、5はPLZT基板1と能動素子
3の間の絶縁層で、6は能動素子3のゲート電極で、7
は絶縁体層で、8は半導体層で、9は能動素子3のドレ
イン電極で、10は能動素子3のソース電極(光シャッ
タ2の画素電極に該当する)である。
そして、各能動素子3のドレイン電極9にデータライン
11を介して信号電圧が印加され、そのゲート電極6に
走査ライン12を介して電圧が印加されると、当該能動
素子3のドレインとソース間の抵抗値が下げられ、その
能動素子3はオン状態にされる。すなわち、その信号電
圧が能動素子3を介して光シャッタ2の電極に印加され
るため、その光シャッタ2の電極間に電界が生し、光シ
ャッタ2の光が透過制御される。
11を介して信号電圧が印加され、そのゲート電極6に
走査ライン12を介して電圧が印加されると、当該能動
素子3のドレインとソース間の抵抗値が下げられ、その
能動素子3はオン状態にされる。すなわち、その信号電
圧が能動素子3を介して光シャッタ2の電極に印加され
るため、その光シャッタ2の電極間に電界が生し、光シ
ャッタ2の光が透過制御される。
しかし、上記PLZT光シャッタアレー装置にあっては
、PLZT基板1がセラミックであり、平滑な面を得る
ことが困難であることから、その面に形成したTFTの
故障率が高く、歩留まりが悪かった。
、PLZT基板1がセラミックであり、平滑な面を得る
ことが困難であることから、その面に形成したTFTの
故障率が高く、歩留まりが悪かった。
そこで、第4図に示すPLZT光シャッタアレー装置が
提案されている。
提案されている。
この図において、PLO丁基板基板1複数の光シャッタ
が形成され、つまり光シャッタ2の電極13が形成され
る。一方、そのPLZT基板1とは別に、絶縁性基板(
透明部材)14にはその光シャッタ2に対応してTFT
の能動素子3が形成され、さらに図示しないがその能動
素子3のゲート電極6およびドレイン電極9を引き出す
配線パターンが形成される。そして、このTFTを形成
した絶縁性基板14と上記PLZT基板1が貼り合せら
れ、かつ、その能動素子3のソース電極10と光シャッ
タ2の電極13がバンプ15,16を介して接続される
。また、TFTの能動素子3の形成面がPLZT基板1
の電極形成面に貼り合せられることから、TFT側には
保護膜(絶縁部材)17が設けられており、そのTFT
の配線パターン(ドレイン電極10およびゲート電極6
)がその光シャッタ2の電極と短絡しないようになって
いる。なお、図中、第3図と同一部分には同一符号を付
し重複説明を省略する。
が形成され、つまり光シャッタ2の電極13が形成され
る。一方、そのPLZT基板1とは別に、絶縁性基板(
透明部材)14にはその光シャッタ2に対応してTFT
の能動素子3が形成され、さらに図示しないがその能動
素子3のゲート電極6およびドレイン電極9を引き出す
配線パターンが形成される。そして、このTFTを形成
した絶縁性基板14と上記PLZT基板1が貼り合せら
れ、かつ、その能動素子3のソース電極10と光シャッ
タ2の電極13がバンプ15,16を介して接続される
。また、TFTの能動素子3の形成面がPLZT基板1
の電極形成面に貼り合せられることから、TFT側には
保護膜(絶縁部材)17が設けられており、そのTFT
の配線パターン(ドレイン電極10およびゲート電極6
)がその光シャッタ2の電極と短絡しないようになって
いる。なお、図中、第3図と同一部分には同一符号を付
し重複説明を省略する。
[発明が解決しようとする課題]
しかしながら、上記第4図に示すPLZT光シャッタア
レー装置にあっては、PLO丁基板基板1FTを貼り合
せたとき、ゲート電極6およびドレイン電極9と光シャ
ッタの電極(能動素子3のソース電極to)13の間の
保護膜17の欠陥による不良により、その間が短絡する
こともあり、歩留まりが良くないという問題点があった
。
レー装置にあっては、PLO丁基板基板1FTを貼り合
せたとき、ゲート電極6およびドレイン電極9と光シャ
ッタの電極(能動素子3のソース電極to)13の間の
保護膜17の欠陥による不良により、その間が短絡する
こともあり、歩留まりが良くないという問題点があった
。
この発明は上記課題に鑑みなされたものであり、その目
的は平滑な面を有する絶縁性基板にTFTを形成し、そ
のTFTとPLZT基板を貼り合せたとき、能動素子の
電極間の短絡を防止することができ1歩留まりの向上を
図ることができるようにしたPLZT光シャッタアレー
装置を提供することにある。
的は平滑な面を有する絶縁性基板にTFTを形成し、そ
のTFTとPLZT基板を貼り合せたとき、能動素子の
電極間の短絡を防止することができ1歩留まりの向上を
図ることができるようにしたPLZT光シャッタアレー
装置を提供することにある。
[課題を解決するための手段]
上記目的を達成するために、この発明のPLZT光シャ
ッタアレー装置は、 PLZT基板にはマトリックス状
に複数の光シャッタが形成されており、絶縁性基板には
その複数の光シャッタに対応してTFTによる能動素子
が形成されているとともに、この能動素子の電極を引き
出す配線パターンが形成され、かつ、各能動素子の他の
電極位置に孔が形成されており、このTFTの能動素子
形成面の裏面を上記光シャッタの電極形成面に貼り合せ
たとき、その光シャッタの一方の電極と上記能動素子の
他の電極を上記孔を介したバンプで接続し、それら能動
素子にて上記複数の光シャッタをアクティブマトリック
ス方式で駆動可能としたことを要旨とする。
ッタアレー装置は、 PLZT基板にはマトリックス状
に複数の光シャッタが形成されており、絶縁性基板には
その複数の光シャッタに対応してTFTによる能動素子
が形成されているとともに、この能動素子の電極を引き
出す配線パターンが形成され、かつ、各能動素子の他の
電極位置に孔が形成されており、このTFTの能動素子
形成面の裏面を上記光シャッタの電極形成面に貼り合せ
たとき、その光シャッタの一方の電極と上記能動素子の
他の電極を上記孔を介したバンプで接続し、それら能動
素子にて上記複数の光シャッタをアクティブマトリック
ス方式で駆動可能としたことを要旨とする。
[作 用]
上記構成としたので、 PLZT基板の光シヤツタ電極
形成面と絶縁性基板の能動素子形成面が対向していない
ため、光シャッタの画素電極と能動素子の電極の間が絶
縁膜による欠陥等に不良になることもない、すなわち絶
縁性を考慮する必要がない。
形成面と絶縁性基板の能動素子形成面が対向していない
ため、光シャッタの画素電極と能動素子の電極の間が絶
縁膜による欠陥等に不良になることもない、すなわち絶
縁性を考慮する必要がない。
[実 施 例]
以下、この発明の実施例を第1図に基づいて説明する。
なお、図中、第4図と同一部分には同一符号を付し重複
説明を省略する。また、PLZT光シャッタアレー装置
の概略的回路は第2図を参照されたい。
説明を省略する。また、PLZT光シャッタアレー装置
の概略的回路は第2図を参照されたい。
第1図において、このPLZT光シャッタアレー装置で
は、TFTの能動素子3を絶縁性基板(透明部材)14
に形成するとき、第4図に示す例と逆の面に形成してい
る。また、絶縁性基板14には、各能動素子3のソース
電極10に対応する位置に孔18が形成されており、そ
のTFTの能動素子3を形成した絶縁性基板14とPL
ZT基板1を貼り合せたとき、そのソース電極lOと光
シャッタ2の画素電極13がその孔18を介してパップ
15.16で接続可能になっている。
は、TFTの能動素子3を絶縁性基板(透明部材)14
に形成するとき、第4図に示す例と逆の面に形成してい
る。また、絶縁性基板14には、各能動素子3のソース
電極10に対応する位置に孔18が形成されており、そ
のTFTの能動素子3を形成した絶縁性基板14とPL
ZT基板1を貼り合せたとき、そのソース電極lOと光
シャッタ2の画素電極13がその孔18を介してパップ
15.16で接続可能になっている。
なお、能動素子3のゲート電極6を引き出す配線パター
ン(データライン11)およびそのドレイン電極9を引
き出す配線パターン(走査ライン12)は、絶縁性基板
14の能動素子3の形成面に形成される。
ン(データライン11)およびそのドレイン電極9を引
き出す配線パターン(走査ライン12)は、絶縁性基板
14の能動素子3の形成面に形成される。
このように、PLZT基板1にはマトリック状に複数の
光シャッタが形成される。一方、絶縁性基板14にはT
FTの能動素子3、その電極の引き出し配線パターンお
よびその電極に対応する位置に孔18が形成される。そ
して、そのTFTの能動素子3の形成面の裏面がPLZ
T基板1の電極形成面に貼り合せられる。このとき、そ
の能動素子3のソース電極10は孔18を介したバンプ
15,16で光シャッタ2の電極13に接続される。
光シャッタが形成される。一方、絶縁性基板14にはT
FTの能動素子3、その電極の引き出し配線パターンお
よびその電極に対応する位置に孔18が形成される。そ
して、そのTFTの能動素子3の形成面の裏面がPLZ
T基板1の電極形成面に貼り合せられる。このとき、そ
の能動素子3のソース電極10は孔18を介したバンプ
15,16で光シャッタ2の電極13に接続される。
したがって、その貼り合せ面には能動素子3および配線
パターン(データライン11および走査ライン12)が
ないため、ゲート電極6、ドレイン電極9と光シャッタ
2の電極が重なることもなく。
パターン(データライン11および走査ライン12)が
ないため、ゲート電極6、ドレイン電極9と光シャッタ
2の電極が重なることもなく。
つまりその間に短絡が生しないため、能動素子3の電極
間の短絡を防止することができ、PLZT光シャッタア
レー装置の歩留まりの向上を図ることができる。
間の短絡を防止することができ、PLZT光シャッタア
レー装置の歩留まりの向上を図ることができる。
また、TFTによる能動素子3を形成する絶縁性基板1
4は、PLZT基板1より面を平滑にすることができる
ことから、TFT作製の歩留まりの向上を図ることがで
きる。
4は、PLZT基板1より面を平滑にすることができる
ことから、TFT作製の歩留まりの向上を図ることがで
きる。
[発明の効果コ
以上説明したように、この発明のPLZT光シャッタア
レー装置によれば、PLZT基板にマトリックス状に複
数の光シャッタを形成し、一方絶縁性基板にその光シャ
ッタに対応するTFTの能動素子を形成するとともに、
その能動素子の電極を引き出す配線パターン(データラ
インおよび走査ライン)を形成し、かつ、各能動素子の
他の電極に対応する位置に孔を形成し、この絶縁性基板
のTFT形成面の裏面を上記PLZT基板に貼り合せる
とき、その他の電極と光シャッタの一方の電極をその孔
を介してバンプで接続するようにしたので、光シャッタ
の電極と能動素子の電極(配線パターン)が重なり合う
こともなく、すなわち短絡を防止することができ、歩留
まりの向上を図ることができるという効果がある。
レー装置によれば、PLZT基板にマトリックス状に複
数の光シャッタを形成し、一方絶縁性基板にその光シャ
ッタに対応するTFTの能動素子を形成するとともに、
その能動素子の電極を引き出す配線パターン(データラ
インおよび走査ライン)を形成し、かつ、各能動素子の
他の電極に対応する位置に孔を形成し、この絶縁性基板
のTFT形成面の裏面を上記PLZT基板に貼り合せる
とき、その他の電極と光シャッタの一方の電極をその孔
を介してバンプで接続するようにしたので、光シャッタ
の電極と能動素子の電極(配線パターン)が重なり合う
こともなく、すなわち短絡を防止することができ、歩留
まりの向上を図ることができるという効果がある。
第1図はこの発明の一実施例を示すPLZT光シャッタ
アレー装置の概略的部分断面図、第2図はアクティブマ
トリックス方式のPLiTLi中ッタアレー装置の概略
的同略図、第3図および第4図は従来のPLZT光シャ
ッタアレー装置の概略釣部分断1m図である。 図中、1はPLZT基板、2は光シャッタ、3は能動素
子(電界効果トランジスタ)、6はゲート市極(能動素
子3の)、7は絶縁体ノー(能動素子3の)、8は半導
体層(能動素子3の)、9はドレイン電極(能動素子3
の)]Oはソース電極(能動素子3の)、11はデータ
ライン(配線パターン)、12は走査ライン(配線パタ
ーン)、13は電極(光シャッタ2の)、14は絶縁性
基板、15.15はバンプ、18は孔である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也 第 図 第2図 第3図 第4図
アレー装置の概略的部分断面図、第2図はアクティブマ
トリックス方式のPLiTLi中ッタアレー装置の概略
的同略図、第3図および第4図は従来のPLZT光シャ
ッタアレー装置の概略釣部分断1m図である。 図中、1はPLZT基板、2は光シャッタ、3は能動素
子(電界効果トランジスタ)、6はゲート市極(能動素
子3の)、7は絶縁体ノー(能動素子3の)、8は半導
体層(能動素子3の)、9はドレイン電極(能動素子3
の)]Oはソース電極(能動素子3の)、11はデータ
ライン(配線パターン)、12は走査ライン(配線パタ
ーン)、13は電極(光シャッタ2の)、14は絶縁性
基板、15.15はバンプ、18は孔である。 特許出願人 株式会社 富士通ゼネラル代理人 弁理
士 大 原 拓 也 第 図 第2図 第3図 第4図
Claims (2)
- (1)PLZT基板にはマトリックス状に複数の光シャ
ッタが形成されており、絶縁性基板にはその複数の光シ
ャッタに対応してTFTによる能動素子が形成されてい
るとともに、該能動素子の電極を引き出す配線パターン
が形成され、かつ、各能動素子の他の電極位置に孔が形
成されており、該TFTの能動素子形成面の裏面を前記
光シャッタの電極形成面に貼り合せたとき、その光シャ
ッタの一方の電極と前記能動素子の他の電極を前記孔を
介したバンプで接続し、それら能動素子にて前記複数の
光シャッタをアクティブマトリックス方式で駆動可能と
したことを特徴とするPLZT光シャッタアレー装置。 - (2)前記能動素子は電界効果トランジスタであり、そ
のソース電極を前記孔を介したバンプで前記光シャッタ
の電極に接続し、そのゲート電極およびドレイン電極を
引き出す配線パターンを前記能動素子の形成面に形成す
るようにした請求項(1)記載のPLZT光シャッタア
レー装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21936090A JPH04101116A (ja) | 1990-08-21 | 1990-08-21 | Plzt光シャッタアレー装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21936090A JPH04101116A (ja) | 1990-08-21 | 1990-08-21 | Plzt光シャッタアレー装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04101116A true JPH04101116A (ja) | 1992-04-02 |
Family
ID=16734214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21936090A Pending JPH04101116A (ja) | 1990-08-21 | 1990-08-21 | Plzt光シャッタアレー装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04101116A (ja) |
-
1990
- 1990-08-21 JP JP21936090A patent/JPH04101116A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6025891A (en) | Liquid crystal display device | |
KR101153299B1 (ko) | 액정표시소자 및 그 제조방법 | |
US6603527B1 (en) | Liquid crystal display device | |
KR100998640B1 (ko) | 액정표시장치 및 그 제조방법 | |
KR19990081110A (ko) | Cog 실장용 액정표시장치의 정전기 방지 장치 | |
JPH04101116A (ja) | Plzt光シャッタアレー装置 | |
JP3552780B2 (ja) | 液晶表示装置 | |
JP2959123B2 (ja) | 液晶表示装置 | |
JPH04101424A (ja) | Tftの配線方法 | |
JPH0452925B2 (ja) | ||
JPS61228491A (ja) | 表示装置 | |
KR100618580B1 (ko) | 액정표시장치 | |
KR100507274B1 (ko) | 글라스 적재용 카세트 | |
JPS63316084A (ja) | 薄膜能動素子アレイの製造方法 | |
JPH0381735A (ja) | アクティブマトリクス型液晶表示パネル | |
JPH04122908A (ja) | Plzt光シャッタアレー装置 | |
JP2002196298A (ja) | 液晶表示ユニットとその製造方法 | |
JPS5958468A (ja) | 表示装置 | |
JP3272137B2 (ja) | 液晶表示装置 | |
JPH04170071A (ja) | Tftの配線方法 | |
JPH03132621A (ja) | Plzt表示装置 | |
JP2004133489A (ja) | 液晶表示装置 | |
KR100685295B1 (ko) | 액정표시장치의 신호전송 배선 수리방법 | |
KR100469340B1 (ko) | 액정표시장치 | |
JP2540980B2 (ja) | 配線接続バンプ |