JPH04170071A - Ｔｆｔの配線方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はＰＬＺＴ　（透明なセラミック）による光シ
ヤツタアレーをアクティブマトリックス方式で駆動可能
とするＴ　Ｆ　Ｔ　（Ｔｈｉｎ　Ｆｉｌｅｓ　Ｔｒａｎ
ｓｉｓｉｔｏｒ）の能動素子の配線方法に関するもので
ある。

［従　来　例］ 近年、ＰＺＴにＬａを添加した透明なセラミックのＰＬ
ＺＴ（ＰｂＯ，ＬａＯ，ＺｒＯ，、Ｔｉｅ）が光シャッ
タやデイスプレィに用いられようとしている。

そのＰＬＺＴを用いて光シヤツタアレーを作製する場合
、　ＰＬＺτ基板に形成した複数の光シャッタを駆動す
る方法としては、そのＰＬＺＴの性質から単純マトリッ
クスで行なうことができないことから１例えば各光シャ
ッタをマトリックス状に形成し、かつ、その光シャッタ
を駆動する能動素子（電界効果トランジスタ）にＴＦＴ
を用い、これら能動素子にて光シャッタを駆動するアク
ティブマトリックス方式が考えられる。

そのアクティブマトリックス方式の場合、例えば第３図
に示されるように、ＴＦＴの各能動素子１のソース電極
Ｓをデータライン２にそれぞれ接続し、各ＴＦＴの能動
素子１のゲート電極Ｇを走査ライン３にそれぞれ接続し
、各能動素子１のドレイン電極りをマトリックス状の形
成された各光シャッタ（各画素）４の一方の電極にそれ
ぞれ接続し、その光シャッタ４の他方の電極をそれぞれ
接地する。そして、各能動素子１のソース電極Ｓおよび
ゲート電極Ｇにはそれぞれ異なるタイミングで所定電圧
（パルス電圧）がデータライン２および走査ライン３を
介して印加されると、その所定電圧が印加されたＴＦＴ
の能動素子１のソース電極Ｓとドレイン電極り間の抵抗
値が下げられ、その能動素子１はオン状態にされる。す
なわち、その信号電圧が能動素子１を介して光シャッタ
４の電極に印加されるため、光シャッタ４の電極間には
電界が生じ、光がその光シャッタ４を透過するようにな
る。

このように、所定能動索子１を選択的に駆動することが
できることから、マトリックス状に形成された複数の光
シャッタ４をアクティブマトリックス方式で駆動するこ
とが可能となる。

［発明が解決しようとする課題］ ところで、上記アクティブマトリックス方式で駆動する
場合、　ＰＬＺＴ基板にはＴＦＴの能動素子１、データ
ライン２および走査ライン３を形成することができない
ことから、例えば透明部材（絶縁性基板）にそのＴＦＴ
の能動素子１、データライン２および走査ライン３を形
成し、この透明部材をそのＰＬＺＴ基板に対向して取付
けることになる。この場合、第４図に示されるように、
各能動素子１のソース電極Ｓおよびドレイン電極りが絶
縁性基板５の片面に形成されることから、データライン
２および走査ライン３の配線パターンをその絶縁性基板
の同面に形成することになり、それら走査ライン３とデ
ータライン２が交差することから、そのクロス点に絶縁
膜６を形成することになる。

しかし、上記ＰＬＺＴ基板をバックライト方式によるデ
イスプレィ装置に用いようとした場合、そのＰＬＺＴ基
板を複数枚並べる必要があるが、各ＰＬＺＴ基板の光シ
ャッタを駆動するＴＦＴの各能動素子１の電極が各絶縁
性基板５の同一端部から引き出すことができないことか
ら、そのバックライト方式ができないという問題点があ
った。

この発明は上記課題に鑑みなされたものであり、その目
的はソース電極およびゲート電極を引き出す配線パター
ン（データラインおよび走査ライン）を交差することな
く形成することができ、ＰＬＺＴ基板をバックライト方
式に用いることができるようにしたＴＦＴの配線方法を
提供することにある。

−［課題を解決するための手段］ 上記目的を達成するために、この発明のＴＦＴの配線方
法はＰＬＺＴ基板の各画素をアクティブマトリックス方
式で駆動するＴＦＴの能動素子の各電極を絶縁性基板に
形成するとともに、それら能動素子の各電極を引き出す
配線パターンをそれぞれその絶縁性基板の両面に分けて
互いに平行に形成し、かつ、そのＴＦＴ形成の裏面に形
成した配線パターンと各能動素子の電極をスルー・ホー
ルを介して接続するようにしたことを要旨とする。

［作　　用］ 上記方法としたので、ＰＬＺτ基板の各光シャッタをア
クティブマトリックス方式で駆動する場合。

各光シャッタを駆動する’Ｉ’ＦＴの能動素子の各電極
をそのＴＦＴの一端部（つまりＰＬＺＴ基板の一端方向
）から外部に引き出すことができる。したがって、その
ＰＬＺＴ基板を複数枚並べてデイスプレィ装置を傅成し
ようにした場合、その複数枚並べたデイスプレィ装置の
端部から外部に引き出すことができるため、そのデイプ
レイ装置をバックライト方式とし、しかもアクティブマ
トリックス方式で駆動することが可能となる。

［実　施　例］ 以下、この発明の実施例を第１図および第２図に基づい
て説明する。なお１図中、第３図および第４図と同一部
分およびそれらに相当する部分には同一符号を付し重複
説明を省略する。また。

ＰＬＺＴを用いた光シヤツタアレー装置の概略的回路は
第３図を参照されたい。

第１図および第２図において、絶縁性基板５の一方の面
、つまりＴ　Ｐ　Ｔ　（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎ
ｓｉｓｔｏｒ）の形成面の裏面にはソース電極Ｓを引き
出す配線パターン（データライン２）が走査ライン３と
同方向に形成されており、このデータライン２の配線パ
ターンとＴＦＴの各能動素子１のソース電極Ｓがその絶
縁性基板５に形成したスルー・ホール７でそれぞれ接続
されている。なお、ＴＦＴの能動素子ｌのドレイン電極
りを引き出し配線パターン（走査ライン３）は従来同様
に形成されている。

次に、上記配線パターンの形成について説明すると、ま
ずＴＦＴの能動素子１を形成した絶縁性基板５にスルー
・ホール７を形成するが、このスルー・ホール７はＴＦ
Ｔの各能動素子１のソース電極Ｓに対向する位置に形成
する必要がある。なお、第１図に示されているように、
ＴＦＴの各能動素子１のソース電極Ｓに接続して凸部を
形成し。

この凸部に対向する位置にそのスルー・ホール７を形成
してもよい、また、上記データライン２の配線パターン
は、その形成されたスルー・ホール７に接続するように
形成する必要がある。

続いて、上記ＴＦＴの能動素子１．データライン２、走
査ライン３およびスルー・ホール７を形成した絶縁性基
板５をＰＬＺＴ基板上に１例えば透明接着剤で固定する
が、このとき光シャッタ４の電極と該当するＴＦＴの能
動素子１のドレイン電極り、Ｓはバンブを介して接続さ
れる。

このように、データライン２および走査ライン３の配線
パターンがそれぞれ絶縁性基板５の両面に、かつ、平行
に形成するようにしたので、それら配線パターンが交差
することもなく、しかもその絶縁性基板５の同一端部（
ＰＬＺＴ基板の一端部方向）に引き出される。したがっ
て、上記ＰＬＺＴ基板をバックライト方式のデイスプレ
ィ装置に用いるため、そのＰＬＺＴ基板を複数枚並べた
場合、その複数枚のＰＬＺＴ基板全体の端部から配線パ
ターンを外部に引き出すことができることから、バック
ライト方式のデイスプレィ装置製実現することができる
。

なお、上記実施例では、ＴＦＴの能動素子１のソース電
極Ｓをスルー・ホール７を介してＭ縁基板５の反対面に
引き出し、その反対面にデータライン２の配線パターン
を形成するようにしているが、その能動素子１のドレイ
ン電極りの方をスルー・ホール７を介して絶縁性基板５
の反対面に引き出すようにしても、同様の効果を得るこ
とができる。

［発明の効果〕 以上説明したように、この発明のＴＦＴの配線方法によ
れば、　ＰＬＺＴ基板の各画素をアクティブマトリック
ス方式で駆動するＴＦＴの能動素子の各電極を絶縁性基
板に形成するとともに、各電極を外部に引き出す配線パ
ターンが交差しないように、それら配線パターンを絶縁
性基板の両面に分けて形成し、かつ、その両面に形成す
る配線パターンを同一方向としたので、その配線パター
ンを絶縁性基板の一端から引き出すことができ、ＰＬＺ
Ｔ基板を複数枚並べた場合、その全体の端部からその配
線パターンを引き出すことができ、例えばバックライト
方式のデイスプレィ装置に用いることができるという効
果がある。

【図面の簡単な説明】

第１図および第２図はこの発明の一実施例を示し、ＴＦ
Ｔの配線方法が適用されるＴＦＴ形成の絶縁性基板の概
略的部分斜視図、第３図はＰＬＺＴ光シャッタアレー装
置の概略的部分回路図、第４図は従来のＴＦＴの配線方
法を説明する図である。 図中、１は能動素子（Ｔ　Ｐ　Ｔの）、２はデータライ
ン（配線パターン）、３は走査ライン（配線パターン）
、４は光シャッタ（画素）、５は絶縁性基板（透明部材
）、７はスルー・ホールである。 特許出願人　　株式会社　富士通ゼネラル代理人　弁理
士　　−大　原　拓　也 第１図 第２図 第３図 第４図

Claims (1)

【特許請求の範囲】
1. （１）ＰＬＺＴ基板の各画素をアクティブマトリックス
   方式で駆動するＴＦＴの能動素子の各電極を絶縁性基板
   に形成するとともに、それら能動素子の各電極を引き出
   す配線パターンをそれぞれその絶縁性基板の両面に分け
   て互いに平行に形成し、かつ、そのＴＦＴの形成の裏面
   に形成した配線パターンと各能動素子の電極をスルー・
   ホールを介して接続するようにしたＴＦＴの配線方法。