JPH09139286A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH09139286A JPH09139286A JP7321076A JP32107695A JPH09139286A JP H09139286 A JPH09139286 A JP H09139286A JP 7321076 A JP7321076 A JP 7321076A JP 32107695 A JP32107695 A JP 32107695A JP H09139286 A JPH09139286 A JP H09139286A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- display device
- thin film
- electric field
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000000463 material Substances 0.000 claims abstract description 21
- 238000005401 electroluminescence Methods 0.000 claims abstract description 7
- 230000005684 electric field Effects 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 20
- 239000004973 liquid crystal related substance Substances 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 12
- 239000011159 matrix material Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 1
Landscapes
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】 （修正有）
【課題】液晶ディスプレイが有する視野角の狭さの問題
を解決した構成の提供 【解決手段】アクティブマトリクス構成を有するＥＬ型
の表示装置の画素において、同一平面内に所定の電位に
保持された電極１０と、それに対となる薄膜トランジス
タ５の出力に接続された電極２とを互に噛み合うような
渦巻き状に配置する。そして、両電極間に形成される基
板に概略平行な電界によってＥＬ材料を発行させる。
を解決した構成の提供 【解決手段】アクティブマトリクス構成を有するＥＬ型
の表示装置の画素において、同一平面内に所定の電位に
保持された電極１０と、それに対となる薄膜トランジス
タ５の出力に接続された電極２とを互に噛み合うような
渦巻き状に配置する。そして、両電極間に形成される基
板に概略平行な電界によってＥＬ材料を発行させる。
Description
【０００１】
【産業上の利用分野】本明細書で開示する発明は、エレ
クトロルミネセンス（ＥＬと略記される）型の表示装置
の構成に関する。
クトロルミネセンス（ＥＬと略記される）型の表示装置
の構成に関する。
【０００２】
【従来の技術】フラットパネル型の表示装置としては、
液晶を用いた構成が知られている。これは、一対の基板
間に液晶を挟んで保持し、この液晶にそれぞれの基板の
表面に配置された一対の電極から電界を印加し、液晶の
光学特性を変化させることによって、表示を行うもので
ある。
液晶を用いた構成が知られている。これは、一対の基板
間に液晶を挟んで保持し、この液晶にそれぞれの基板の
表面に配置された一対の電極から電界を印加し、液晶の
光学特性を変化させることによって、表示を行うもので
ある。
【０００３】この従来より用いられている構成は、電界
を基板に対して垂直に加えることにより、液晶分子を基
板と平行な方向に配したり、基板に垂直な方向に配置に
配したりすることを基本的な動作とする。このような動
作を行わせることにより、液晶の電気光学的な特性を変
化させ表示を行う。
を基板に対して垂直に加えることにより、液晶分子を基
板と平行な方向に配したり、基板に垂直な方向に配置に
配したりすることを基本的な動作とする。このような動
作を行わせることにより、液晶の電気光学的な特性を変
化させ表示を行う。
【０００４】しかし、液晶分子を基板に垂直な方向に配
するということは、表示に際して、液晶の光学異方性の
影響が大きく表れてしまうことになる。
するということは、表示に際して、液晶の光学異方性の
影響が大きく表れてしまうことになる。
【０００５】例えば、基板に垂直な方向から表示を見た
場合と、垂直方向から少しずれた方向から表示を見た場
合を考える。この場合、後者の視点からの表示は、液晶
分子の長軸に対して少し傾いた視点からのものとなる。
このことは、前者の視点からのものと比較して光学異方
性が大きく変化してしまうことを意味する。
場合と、垂直方向から少しずれた方向から表示を見た場
合を考える。この場合、後者の視点からの表示は、液晶
分子の長軸に対して少し傾いた視点からのものとなる。
このことは、前者の視点からのものと比較して光学異方
性が大きく変化してしまうことを意味する。
【０００６】この現象の具体的な例としては、ディスプ
レイを少し斜めから見ると表示が不鮮明になったり、暗
くなったりする場合の例を挙げることができる。一般に
この問題は視野角の問題として知られている。
レイを少し斜めから見ると表示が不鮮明になったり、暗
くなったりする場合の例を挙げることができる。一般に
この問題は視野角の問題として知られている。
【０００７】
【発明が解決しようとする課題】本明細書で開示する発
明は、液晶ディスプレイが有する視野角の狭さの問題を
解決した構成を提供することを課題とする。
明は、液晶ディスプレイが有する視野角の狭さの問題を
解決した構成を提供することを課題とする。
【０００８】
【課題を解決するための手段】本明細書で開示する発明
の一つは、図１（Ａ）にその具体的な例の一つを挙げる
ように、格子状に配置されたスキャン線１及びデータ線
４と、前記データ線４に平行に配置された所定の電位に
保たれた配線３と、各画素に配置され前記スキャン線１
にゲイトが接続され前記データ線４にソースが接続され
た薄膜トランジスタ５と、前記薄膜トランジスタ５のド
レインに接続された第１の電極２と、前記所定の電位に
保たれた配線３に接続された第２の電極１０と、第１の
電極２と第２の電極１０に間に配置されたエレクトロル
ミネセンス材料６と、を有し、前記１の電極２と前記第
２の電極１０とは互いに噛み合う渦巻形状に配置されて
いることを特徴とする。
の一つは、図１（Ａ）にその具体的な例の一つを挙げる
ように、格子状に配置されたスキャン線１及びデータ線
４と、前記データ線４に平行に配置された所定の電位に
保たれた配線３と、各画素に配置され前記スキャン線１
にゲイトが接続され前記データ線４にソースが接続され
た薄膜トランジスタ５と、前記薄膜トランジスタ５のド
レインに接続された第１の電極２と、前記所定の電位に
保たれた配線３に接続された第２の電極１０と、第１の
電極２と第２の電極１０に間に配置されたエレクトロル
ミネセンス材料６と、を有し、前記１の電極２と前記第
２の電極１０とは互いに噛み合う渦巻形状に配置されて
いることを特徴とする。
【０００９】他の発明の構成は、図１（Ａ）にその具体
的な構成例を示すように、薄膜トランジスタ５に接続さ
れた第１の電極２と前記第１の電極２との間において基
板に平行な成分を有する電界を発生させるための第２の
電極１０と、前記電界が印加されるエレクトロルミネセ
ンス材料６と、を有し、前記第１の電極２と第２の電極
１０のそれぞれは渦巻状を有しており、互いの渦巻形状
は噛み合う状態で配置されていることを特徴とする。
的な構成例を示すように、薄膜トランジスタ５に接続さ
れた第１の電極２と前記第１の電極２との間において基
板に平行な成分を有する電界を発生させるための第２の
電極１０と、前記電界が印加されるエレクトロルミネセ
ンス材料６と、を有し、前記第１の電極２と第２の電極
１０のそれぞれは渦巻状を有しており、互いの渦巻形状
は噛み合う状態で配置されていることを特徴とする。
【００１０】図１（Ａ）に示す構成においては、基板に
平行な方向に主な電界の成分を形成するために第１の電
極２および第２の電極１０は同一平面上に形成されてい
ることが好ましい。
平行な方向に主な電界の成分を形成するために第１の電
極２および第２の電極１０は同一平面上に形成されてい
ることが好ましい。
【００１１】またエレクトロミネセンス材料の配置の方
法としては、電極と同一平面上に配置する構成を挙げる
ことができる。また、電極によって形成される電界が効
果的に印加される領域にエレクトロルミネセンス材料を
配置するのでもよい。
法としては、電極と同一平面上に配置する構成を挙げる
ことができる。また、電極によって形成される電界が効
果的に印加される領域にエレクトロルミネセンス材料を
配置するのでもよい。
【００１２】他の発明の構成は、図１（Ａ）にその具体
的な例を示すように、同一基板上に渦巻状に噛み合った
一対の電極２と１０が形成されており、前記一対の電極
間に基板に概略平行な成分を有した電界が形成され、前
記電界がエレクトロルミネセンス材料６に印加されるこ
とを特徴とする。
的な例を示すように、同一基板上に渦巻状に噛み合った
一対の電極２と１０が形成されており、前記一対の電極
間に基板に概略平行な成分を有した電界が形成され、前
記電界がエレクトロルミネセンス材料６に印加されるこ
とを特徴とする。
【００１３】
〔実施例１〕図１（Ａ）に本実施例の概略の構成を示
す。図１（Ａ）に示す構成においては、スキャン線（ゲ
イト線ともいう）１とデータ線（ソース線ともいう）４
が格子状に配置された構成において、さらにアース線３
が配置され、そのアース線から延在した電極１０に対し
て、薄膜トランジスタ５のドレインに接続された電極
（一般の画素電極に相当する）２が渦巻状に配置されて
いる。
す。図１（Ａ）に示す構成においては、スキャン線（ゲ
イト線ともいう）１とデータ線（ソース線ともいう）４
が格子状に配置された構成において、さらにアース線３
が配置され、そのアース線から延在した電極１０に対し
て、薄膜トランジスタ５のドレインに接続された電極
（一般の画素電極に相当する）２が渦巻状に配置されて
いる。
【００１４】図１（Ａ）に示す構成においては、一対の
電極２と１０によって画素が構成されている。この２つ
の電極が組となって、２つの電極間に存在するエレクト
ロルミネセンス材料６に対して電界（主に基板に平行な
方向を有する）を印加する構成となっている。
電極２と１０によって画素が構成されている。この２つ
の電極が組となって、２つの電極間に存在するエレクト
ロルミネセンス材料６に対して電界（主に基板に平行な
方向を有する）を印加する構成となっている。
【００１５】この構成においては、薄膜トランジスタの
ソースに接続された電極２が所定の電位に固定されたア
ース配線３とそこから延在した電極１０とによって囲ま
れた状態となっている。（なおアース配線は０電位とは
限らず、適当な電位に設定される。）
ソースに接続された電極２が所定の電位に固定されたア
ース配線３とそこから延在した電極１０とによって囲ま
れた状態となっている。（なおアース配線は０電位とは
限らず、適当な電位に設定される。）
【００１６】従って電極２がデータ線からの影響を受け
ることを抑制することができる。そして画素の全域にお
いてエレクトロルミネセンス材料６からの発光を均一な
ものとすることができる。
ることを抑制することができる。そして画素の全域にお
いてエレクトロルミネセンス材料６からの発光を均一な
ものとすることができる。
【００１７】この構成においては、薄膜トランジスタ５
のドレインに接続された電極２に対して互いの渦巻形状
が噛み合うように同じ平面内にアース線３から延在した
電極１０が配置される。そして、これら一対の電極間に
おいて基板に概略平行な電界が形成される。
のドレインに接続された電極２に対して互いの渦巻形状
が噛み合うように同じ平面内にアース線３から延在した
電極１０が配置される。そして、これら一対の電極間に
おいて基板に概略平行な電界が形成される。
【００１８】この電界は、基板に概略平行な方向に主な
成分を有する電界であり、この電界によってエレクトロ
ルミネセンス材料は発光する。
成分を有する電界であり、この電界によってエレクトロ
ルミネセンス材料は発光する。
【００１９】図１（Ａ）に示す方式は、一つの画素にお
いて、その中心付近に向かって渦巻状に一対の電極が互
いに噛み合うように延在しているので、電極の端部にお
いて形成される不均一な乱れた電界の影響が出にくいと
いう特徴を有する。
いて、その中心付近に向かって渦巻状に一対の電極が互
いに噛み合うように延在しているので、電極の端部にお
いて形成される不均一な乱れた電界の影響が出にくいと
いう特徴を有する。
【００２０】図１（Ａ）に示す画素の配置状態をマトリ
クス状に形成したエレクトロスミネセンスを利用したア
クティブマトリス型の表示装置の配線の状態を図７に示
す。
クス状に形成したエレクトロスミネセンスを利用したア
クティブマトリス型の表示装置の配線の状態を図７に示
す。
【００２１】図１（Ｂ）に示すのは図１（Ａ）に示す構
成を改良したものである。図１（Ｂ）に示す構成におい
ては、薄膜トランジスタ５のドレインに接続された電極
２がほとんどアース線５によって取り囲まれる状態とな
るので、電極２が他の配線から受ける影響をより低減す
ることができる。
成を改良したものである。図１（Ｂ）に示す構成におい
ては、薄膜トランジスタ５のドレインに接続された電極
２がほとんどアース線５によって取り囲まれる状態とな
るので、電極２が他の配線から受ける影響をより低減す
ることができる。
【００２２】またエレクトロルミネセンス材料２が存在
する領域を図１（Ａ）に示す場合に比較してより多くす
ることができるので、画素の開口率をより高くすること
ができる。
する領域を図１（Ａ）に示す場合に比較してより多くす
ることができるので、画素の開口率をより高くすること
ができる。
【００２３】〔実施例２〕本実施例は、実施例１に示す
構成に比較してアース線の配線数を少なくすることがで
きる構成に関する。図２に本実施例の概略の構成を示
す。
構成に比較してアース線の配線数を少なくすることがで
きる構成に関する。図２に本実施例の概略の構成を示
す。
【００２４】図２には、２つの画素領域の概要が示され
ている。図２に示す構成においては、２つの画素のそれ
ぞれに薄膜トランジスタ１７と１８がそれぞれ配置され
ている。
ている。図２に示す構成においては、２つの画素のそれ
ぞれに薄膜トランジスタ１７と１８がそれぞれ配置され
ている。
【００２５】図２に示す構成においては、１４で示され
るアース線が２つの画素領域において共通なものとなっ
ている。そしてそこから電極１９と２０が延在して配置
されている。
るアース線が２つの画素領域において共通なものとなっ
ている。そしてそこから電極１９と２０が延在して配置
されている。
【００２６】そしてこの電極１９に対向して薄膜トラン
ジスタ１７のドレインに接続された電極１２が配置され
ている。また電極２０に対向して薄膜トランジスタ１８
のドレインに接続された電極１３が配置されている。
ジスタ１７のドレインに接続された電極１２が配置され
ている。また電極２０に対向して薄膜トランジスタ１８
のドレインに接続された電極１３が配置されている。
【００２７】エレクトロルミネセンス材料は２０１と２
０２で示す領域に配置されている。
０２で示す領域に配置されている。
【００２８】各薄膜トランジスタのゲイトはスキャン線
１１から延在して設けられている。また薄膜トランジス
タ１７のソースは、データ線１５に接続されている。ま
た薄膜トランジスタ１８のソースは、データ線１６に接
続されている。
１１から延在して設けられている。また薄膜トランジス
タ１７のソースは、データ線１５に接続されている。ま
た薄膜トランジスタ１８のソースは、データ線１６に接
続されている。
【００２９】図２に示す構成を利用したアクティブマト
リクス型の液晶表示装置の一方の基板の構成を図８に示
す。
リクス型の液晶表示装置の一方の基板の構成を図８に示
す。
【００３０】図７と図８を比較すれば明らかなように、
本実施例に示す構成を採用した場合、図７に示す実施例
１の構成に比較してアース線の数を１／２とすることが
できる。
本実施例に示す構成を採用した場合、図７に示す実施例
１の構成に比較してアース線の数を１／２とすることが
できる。
【００３１】〔実施例３〕図３に本実施例の概略の構成
を示す。本実施例に示す構成はアース線２３から延在す
る電極と薄膜トランジスタ２５のドレインに接続された
電極とを曲線形状にしたことを特徴とする。
を示す。本実施例に示す構成はアース線２３から延在す
る電極と薄膜トランジスタ２５のドレインに接続された
電極とを曲線形状にしたことを特徴とする。
【００３２】図３に示す構成においては、２６で示され
る領域にエレクトロルミネセンス材料が存在している。
図３に示すような構成とすると、電極のパターンが直角
に曲がるような形状が存在しないので、電界の乱れが生
じにくいものとすることができる。
る領域にエレクトロルミネセンス材料が存在している。
図３に示すような構成とすると、電極のパターンが直角
に曲がるような形状が存在しないので、電界の乱れが生
じにくいものとすることができる。
【００３３】図３において、２１がスキャン線であり、
２４がデータ電である。また２３がアース線である。
２４がデータ電である。また２３がアース線である。
【００３４】これらの配線は格子状に配置され、図３に
示すような画素が複数マトリクス状に配置されるものと
なる。
示すような画素が複数マトリクス状に配置されるものと
なる。
【００３５】〔実施例４〕本実施例は、図４に示すよう
にスキャン線４５と４６、さらにデータ線４７と４８と
で囲まれる領域に配置された２つの領域４１と４２を１
組として、１つの画素を構成することを特徴とする。
にスキャン線４５と４６、さらにデータ線４７と４８と
で囲まれる領域に配置された２つの領域４１と４２を１
組として、１つの画素を構成することを特徴とする。
【００３６】エレクトロルミネセンス材料は、４１〜４
４の領域の電極間に配置される。
４の領域の電極間に配置される。
【００３７】４１及び４２で示される２つの画素は以下
の４つの状態を表示することができる。即ち、４１と４
２の画素が共にＯＦＦの状態、４１の画素がＯＦＦで４
２の画素がＯＮの状態、４１の画素がＯＮで４２の画素
がＯＦＦの状態、４１と４２の画素が共にＯＮの状態、
を選択することができる。
の４つの状態を表示することができる。即ち、４１と４
２の画素が共にＯＦＦの状態、４１の画素がＯＦＦで４
２の画素がＯＮの状態、４１の画素がＯＮで４２の画素
がＯＦＦの状態、４１と４２の画素が共にＯＮの状態、
を選択することができる。
【００３８】このような組み合わせを行うことで、４階
調の表示を行うことができる。
調の表示を行うことができる。
【００３９】なお図４において、４３と４４で示される
領域は、別の画素を構成する領域である。
領域は、別の画素を構成する領域である。
【００４０】また図４に示す構成が特徴とするのは、ア
ース線４９が４つの画素４１と４２と４３と４４とにお
いて共通であることである。
ース線４９が４つの画素４１と４２と４３と４４とにお
いて共通であることである。
【００４１】このような構成とすることで、画素の構成
が複雑でも配線は簡略化したものとすることができる。
が複雑でも配線は簡略化したものとすることができる。
【００４２】〔実施例５〕本実施例の概略の構成を図５
に示す。図５に示すのは、スキャン線５１とデータ線５
２と５３、さらにアース線５４によって囲まれた領域に
２つの画素領域を配置したことを特徴とする。
に示す。図５に示すのは、スキャン線５１とデータ線５
２と５３、さらにアース線５４によって囲まれた領域に
２つの画素領域を配置したことを特徴とする。
【００４３】図において、薄膜トランジスタ５７のドレ
インから延在した配線５５とそれに対向したアース線５
４から延在した配線５９とは、互いに対になって一対の
電極を構成する。この一対の電極でもって画素領域が構
成されている。そしてこの２つの電極間において基板に
平行な方向に電界が形成される。
インから延在した配線５５とそれに対向したアース線５
４から延在した配線５９とは、互いに対になって一対の
電極を構成する。この一対の電極でもって画素領域が構
成されている。そしてこの２つの電極間において基板に
平行な方向に電界が形成される。
【００４４】また、薄膜トランジスタ５８のドレインか
ら延在した配線５６と、それに対向したアース線５４か
ら延在した配線６０とは、互いに対になって一対の電極
を構成している。
ら延在した配線５６と、それに対向したアース線５４か
ら延在した配線６０とは、互いに対になって一対の電極
を構成している。
【００４５】エレクトロルミネセンス材料は、上記一対
の電極間に配置される。
の電極間に配置される。
【００４６】図５に示す画素構成を利用してアクティブ
マトリクス回路を形成した場合の例を図９に示す。
マトリクス回路を形成した場合の例を図９に示す。
【００４７】〔実施例６〕図６に本実施例の構成を示
す。図６に示す構成は、スキャン線６１、６４と、デー
タ線６２、６３とで囲まれた領域に４つの画素領域が配
置されている。
す。図６に示す構成は、スキャン線６１、６４と、デー
タ線６２、６３とで囲まれた領域に４つの画素領域が配
置されている。
【００４８】この４つの画素はそれぞれ独立に利用する
こともできる。また４つを１群として画素を構成し、面
積階調表示を行わすこともできる。
こともできる。また４つを１群として画素を構成し、面
積階調表示を行わすこともできる。
【００４９】図６に示す構成においては、アース線６５
は４つの画素領域において共通に配置されている。
は４つの画素領域において共通に配置されている。
【００５０】
【発明の効果】本明細書で開示する発明を利用すること
で、液晶ディスプレイが有する視野角の狭さの問題を解
決した構成を提供することができる。また、基板に平行
な方向に電界を印加することにより表示を行う構成にお
ける問題を解消し、鮮明な画像を表示することができる
構成を提供することができる。
で、液晶ディスプレイが有する視野角の狭さの問題を解
決した構成を提供することができる。また、基板に平行
な方向に電界を印加することにより表示を行う構成にお
ける問題を解消し、鮮明な画像を表示することができる
構成を提供することができる。
【図１】 実施例の画素領域の構成を示す図。
【図２】 実施例の画素領域の構成を示す図。
【図３】 実施例の画素領域の構成を示す図。
【図４】 実施例の画素領域の構成を示す図。
【図５】 実施例の画素領域の構成を示す図。
【図６】 実施例の画素領域の構成を示す図。
【図７】 実施例のアクティブマトリクスの構成を示
す図。
す図。
【図８】 実施例のアクティブマトリクスの構成を示
す図。
す図。
【図９】 実施例のアクティブマトリクスの構成を示
す図。
す図。
【図１０】 実施例のアクティブマトリクスの構成を示
す図。
す図。
【図１１】 従来の画素領域の構成を示す図。
【図１２】 従来の画素領域の構成を示す図。
１ スキャン線（ゲイト線） ２ 薄膜トランジスタのドレインから延在し
た電極 ３ アース線 ４ データ線（ソース線） ５ 薄膜トランジスタ ６ エレクトロルミネセンス材料 １０ アース線から延在した電極 １１ スキャン線 １２、１３ 薄膜トランジスタのドレインから延在し
た電極 １４ アース線 １５、１６ データ線（ソース線） １７、１８ トランジスタ １９、２０ アース線から延在した電極 ２０１ エレクトロルミネセンス材料 ２０２ エレクトロルミネセンス材料
た電極 ３ アース線 ４ データ線（ソース線） ５ 薄膜トランジスタ ６ エレクトロルミネセンス材料 １０ アース線から延在した電極 １１ スキャン線 １２、１３ 薄膜トランジスタのドレインから延在し
た電極 １４ アース線 １５、１６ データ線（ソース線） １７、１８ トランジスタ １９、２０ アース線から延在した電極 ２０１ エレクトロルミネセンス材料 ２０２ エレクトロルミネセンス材料
Claims (4)
- 【請求項１】エレクトロルミネセンス型の表示装置であ
って、 格子状に配置されたスキャン線及びデータ線と、 前記スキャン線またはデータ線とに平行に配置された所
定の電位に保たれた配線と、 各画素に配置され前記スキャン線にゲイトが接続され前
記データ線にソースが接続された薄膜トランジスタと、 前記薄膜トランジスタのドレインに接続された第１の電
極と、 前記所定の電位に保たれた配線に接続された第２の電極
と、 前記第１の電極と前記第２の電極との間に配置されたエ
レクトロルミネセンス材料と、 を有し、 前記１の電極と前記第２の電極とは互いに噛み合う渦巻
形状に配置されていることを特徴とする表示装置。 - 【請求項２】エレクトロルミネセンス型の表示装置の画
素において、 薄膜トランジスタに接続された第１の電極と前記第１の
電極との間において基板に平行な成分を有する電界を発
生させるための第２の電極と、 前記電界が印加されるエレクトロルミネセンス材料と、 を有し、 前記第１の電極と第２の電極のそれぞれは渦巻状を有し
ており、 互いの渦巻形状は噛み合う状態で配置されていることを
特徴とする表示装置。 - 【請求項３】請求項１または請求項２において、 第１の電極および第２の電極は、同一平面上に形成され
ていることを特徴とする表示装置。 - 【請求項４】同一基板上に渦巻状に噛み合った一対の電
極が形成されており、 前記一対の電極間に基板に概略平行な成分を有した電界
が形成され、 前記電界がエレクトロルミネセンス材料に印加されるこ
とを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32107695A JP3756230B2 (ja) | 1995-11-14 | 1995-11-14 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32107695A JP3756230B2 (ja) | 1995-11-14 | 1995-11-14 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139286A true JPH09139286A (ja) | 1997-05-27 |
| JP3756230B2 JP3756230B2 (ja) | 2006-03-15 |
Family
ID=18128545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32107695A Expired - Fee Related JP3756230B2 (ja) | 1995-11-14 | 1995-11-14 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3756230B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000005703A1 (fr) * | 1998-07-24 | 2000-02-03 | Seiko Epson Corporation | Afficheur |
| JP2002117985A (ja) * | 2000-08-03 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US6791260B2 (en) | 2001-01-22 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Organic electroluminescent element, panel and apparatus using the same |
| US6912021B2 (en) | 2001-01-22 | 2005-06-28 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus |
| JP2007242594A (ja) * | 2006-02-10 | 2007-09-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012221671A (ja) * | 2011-04-07 | 2012-11-12 | Hitachi Ltd | 有機発光素子，有機発光素子を用いた光源装置およびそれらの製造方法 |
| JP2013504156A (ja) * | 2009-09-07 | 2013-02-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ワイヤレスエレクトロルミネッセント装置 |
-
1995
- 1995-11-14 JP JP32107695A patent/JP3756230B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000005703A1 (fr) * | 1998-07-24 | 2000-02-03 | Seiko Epson Corporation | Afficheur |
| US6437769B1 (en) | 1998-07-24 | 2002-08-20 | Seiko Epson Corporation | Display apparatus |
| JP2002117985A (ja) * | 2000-08-03 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US6791260B2 (en) | 2001-01-22 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Organic electroluminescent element, panel and apparatus using the same |
| US6912021B2 (en) | 2001-01-22 | 2005-06-28 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus |
| KR100525257B1 (ko) * | 2001-01-22 | 2005-11-02 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치, 전기 광학 장치의 구동 방법, 전자 기기및 전자 기기의 구동 방법 |
| JP2007242594A (ja) * | 2006-02-10 | 2007-09-20 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2013504156A (ja) * | 2009-09-07 | 2013-02-04 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | ワイヤレスエレクトロルミネッセント装置 |
| JP2012221671A (ja) * | 2011-04-07 | 2012-11-12 | Hitachi Ltd | 有機発光素子，有機発光素子を用いた光源装置およびそれらの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3756230B2 (ja) | 2006-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11693281B2 (en) | Liquid crystal display device having a pixel electrode with electrode branches and slits | |
| JP4854207B2 (ja) | 液晶表示装置及びその駆動装置 | |
| JP3321807B2 (ja) | 液晶パネル用基板，液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
| WO2018157447A1 (zh) | 像素单元及其驱动方法 | |
| US11550191B2 (en) | Display device | |
| JPH07159807A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2005196190A (ja) | 液晶表示装置及びその製造方法 | |
| JP2007025698A (ja) | 液晶表示装置及びその駆動方法 | |
| KR100961268B1 (ko) | 액정표시장치용 어레이 기판 | |
| JP2002006331A (ja) | 液晶表示装置 | |
| JP2001075503A (ja) | 表示装置 | |
| JP2003005670A (ja) | 平面表示装置 | |
| JPH09139286A (ja) | 表示装置 | |
| JP4163611B2 (ja) | 液晶表示装置 | |
| KR20020095203A (ko) | 디스플레이 디바이스 | |
| KR102385629B1 (ko) | 액정표시장치용 어레이 기판 | |
| JP3049588B2 (ja) | 薄膜トランジスタ液晶表示装置 | |
| JP2020079932A (ja) | 表示装置 | |
| JPH1010556A (ja) | 液晶表示装置 | |
| JPWO2014087869A1 (ja) | 薄膜トランジスタアレイ基板、及び、液晶表示装置 | |
| KR101165459B1 (ko) | 횡전계 방식 액정 표시 장치 및 그 제조 방법 | |
| JP2523587B2 (ja) | アクテイブマトリツクス型液晶表示素子 | |
| JP2002350902A (ja) | 液晶表示装置 | |
| KR20060051838A (ko) | 액정 디스플레이 장치 | |
| JP2003330037A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |