JP3756230B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP3756230B2 JP3756230B2 JP32107695A JP32107695A JP3756230B2 JP 3756230 B2 JP3756230 B2 JP 3756230B2 JP 32107695 A JP32107695 A JP 32107695A JP 32107695 A JP32107695 A JP 32107695A JP 3756230 B2 JP3756230 B2 JP 3756230B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- configuration
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 claims description 31
- 239000000463 material Substances 0.000 claims description 23
- 230000005684 electric field Effects 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 238000005401 electroluminescence Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
Description
【０００１】
【産業上の利用分野】
本明細書で開示する発明は、エレクトロルミネセンス（ＥＬと略記される）型の表示装置の構成に関する。
【０００２】
【従来の技術】
フラットパネル型の表示装置としては、液晶を用いた構成が知られている。これは、一対の基板間に液晶を挟んで保持し、この液晶にそれぞれの基板の表面に配置された一対の電極から電界を印加し、液晶の光学特性を変化させることによって、表示を行うものである。
【０００３】
この従来より用いられている構成は、電界を基板に対して垂直に加えることにより、液晶分子を基板と平行な方向に配したり、基板に垂直な方向に配置に配したりすることを基本的な動作とする。このような動作を行わせることにより、液晶の電気光学的な特性を変化させ表示を行う。
【０００４】
しかし、液晶分子を基板に垂直な方向に配するということは、表示に際して、液晶の光学異方性の影響が大きく表れてしまうことになる。
【０００５】
例えば、基板に垂直な方向から表示を見た場合と、垂直方向から少しずれた方向から表示を見た場合を考える。この場合、後者の視点からの表示は、液晶分子の長軸に対して少し傾いた視点からのものとなる。このことは、前者の視点からのものと比較して光学異方性が大きく変化してしまうことを意味する。
【０００６】
この現象の具体的な例としては、ディスプレイを少し斜めから見ると表示が不鮮明になったり、暗くなったりする場合の例を挙げることができる。一般にこの問題は視野角の問題として知られている。
【０００７】
【発明が解決しようとする課題】
本明細書で開示する発明は、液晶ディスプレイが有する視野角の狭さの問題を解決したエレクトロルミネセンス型表示装置を提供することを課題とする。また、画素の全域においてエレクトロルミネセンス材料からの発光が均一なエレクトロルミネセンス型表示装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図１（Ａ）にその具体的な例の一つを挙げるように、
格子状に配置されたスキャン線１及びデータ線４と、
前記データ線４に平行に配置された所定の電位に保たれた配線３と、
各画素に配置され前記スキャン線１にゲイトが接続され前記データ線４にソースが接続された薄膜トランジスタ５と、
前記薄膜トランジスタ５のドレインに接続された第１の電極２と、
前記所定の電位に保たれた配線３に接続された第２の電極１０と、
第１の電極２と第２の電極１０に間に配置されたエレクトロルミネセンス材料６と、
を有し、
前記１の電極２と前記第２の電極１０とは互いに噛み合う渦巻形状に配置されていることを特徴とする。
【０００９】
他の発明の構成は、
図１（Ａ）にその具体的な構成例を示すように、
薄膜トランジスタ５に接続された第１の電極２と前記第１の電極２との間において基板に平行な成分を有する電界を発生させるための第２の電極１０と、
前記電界が印加されるエレクトロルミネセンス材料６と、
を有し、
前記第１の電極２と第２の電極１０のそれぞれは渦巻状を有しており、
互いの渦巻形状は噛み合う状態で配置されていることを特徴とする。
【００１０】
図１（Ａ）に示す構成においては、基板に平行な方向に主な電界の成分を形成するために第１の電極２および第２の電極１０は同一平面上に形成されていることが好ましい。
【００１１】
またエレクトロミネセンス材料の配置の方法としては、電極と同一平面上に配置する構成を挙げることができる。また、電極によって形成される電界が効果的に印加される領域にエレクトロルミネセンス材料を配置するのでもよい。
【００１２】
他の発明の構成は、図１（Ａ）にその具体的な例を示すように、
同一基板上に渦巻状に噛み合った一対の電極２と１０が形成されており、
前記一対の電極間に基板に概略平行な成分を有した電界が形成され、
前記電界がエレクトロルミネセンス材料６に印加されることを特徴とする。
【００１３】
【実施例】
〔実施例１〕
図１（Ａ）に本実施例の概略の構成を示す。図１（Ａ）に示す構成においては、スキャン線（ゲイト線ともいう）１とデータ線（ソース線ともいう）４が格子状に配置された構成において、さらにアース線３が配置され、そのアース線から延在した電極１０に対して、薄膜トランジスタ５のドレインに接続された電極（一般の画素電極に相当する）２が渦巻状に配置されている。
【００１４】
図１（Ａ）に示す構成においては、一対の電極２と１０によって画素が構成されている。この２つの電極が組となって、２つの電極間に存在するエレクトロルミネセンス材料６に対して電界（主に基板に平行な方向を有する）を印加する構成となっている。
【００１５】
この構成においては、薄膜トランジスタのソースに接続された電極２が所定の電位に固定されたアース配線３とそこから延在した電極１０とによって囲まれた状態となっている。（なおアース配線は０電位とは限らず、適当な電位に設定される。）
【００１６】
従って電極２がデータ線からの影響を受けることを抑制することができる。そして画素の全域においてエレクトロルミネセンス材料６からの発光を均一なものとすることができる。
【００１７】
この構成においては、薄膜トランジスタ５のドレインに接続された電極２に対して互いの渦巻形状が噛み合うように同じ平面内にアース線３から延在した電極１０が配置される。そして、これら一対の電極間において基板に概略平行な電界が形成される。
【００１８】
この電界は、基板に概略平行な方向に主な成分を有する電界であり、この電界によってエレクトロルミネセンス材料は発光する。
【００１９】
図１（Ａ）に示す方式は、一つの画素において、その中心付近に向かって渦巻状に一対の電極が互いに噛み合うように延在しているので、電極の端部において形成される不均一な乱れた電界の影響が出にくいという特徴を有する。
【００２０】
図１（Ａ）に示す画素の配置状態をマトリクス状に形成したエレクトロスミネセンスを利用したアクティブマトリス型の表示装置の配線の状態を図７に示す。
【００２１】
図１（Ｂ）に示すのは図１（Ａ）に示す構成を改良したものである。図１（Ｂ）に示す構成においては、薄膜トランジスタ５のドレインに接続された電極２がほとんどアース線５によって取り囲まれる状態となるので、電極２が他の配線から受ける影響をより低減することができる。
【００２２】
またエレクトロルミネセンス材料２が存在する領域を図１（Ａ）に示す場合に比較してより多くすることができるので、画素の開口率をより高くすることができる。
【００２３】
〔実施例２〕
本実施例は、実施例１に示す構成に比較してアース線の配線数を少なくすることができる構成に関する。図２に本実施例の概略の構成を示す。
【００２４】
図２には、２つの画素領域の概要が示されている。図２に示す構成においては、２つの画素のそれぞれに薄膜トランジスタ１７と１８がそれぞれ配置されている。
【００２５】
図２に示す構成においては、１４で示されるアース線が２つの画素領域において共通なものとなっている。そしてそこから電極１９と２０が延在して配置されている。
【００２６】
そしてこの電極１９に対向して薄膜トランジスタ１７のドレインに接続された電極１２が配置されている。また電極２０に対向して薄膜トランジスタ１８のドレインに接続された電極１３が配置されている。
【００２７】
エレクトロルミネセンス材料は２０１と２０２で示す領域に配置されている。
【００２８】
各薄膜トランジスタのゲイトはスキャン線１１から延在して設けられている。また薄膜トランジスタ１７のソースは、データ線１５に接続されている。また薄膜トランジスタ１８のソースは、データ線１６に接続されている。
【００２９】
図２に示す構成を利用したアクティブマトリクス型のエレクトロルミネセンス型表示装置の一方の基板の構成を図８に示す。
【００３０】
図７と図８を比較すれば明らかなように、本実施例に示す構成を採用した場合、図７に示す実施例１の構成に比較してアース線の数を１／２とすることができる。
【００３１】
〔実施例３〕
図３に本実施例の概略の構成を示す。本実施例に示す構成はアース線２３から延在する電極と薄膜トランジスタ２５のドレインに接続された電極とを曲線形状にしたことを特徴とする。
【００３２】
図３に示す構成においては、２６で示される領域にエレクトロルミネセンス材料が存在している。図３に示すような構成とすると、電極のパターンが直角に曲がるような形状が存在しないので、電界の乱れが生じにくいものとすることができる。
【００３３】
図３において、２１がスキャン線であり、２４がデータ電である。また２３がアース線である。
【００３４】
これらの配線は格子状に配置され、図３に示すような画素が複数マトリクス状に配置されるものとなる。
【００３５】
〔実施例４〕
本実施例は、図４に示すようにスキャン線４５と４６、さらにデータ線４７と４８とで囲まれる領域に配置された２つの領域４１と４２を１組として、１つの画素を構成することを特徴とする。
【００３６】
エレクトロルミネセンス材料は、４１〜４４の領域の電極間に配置される。
【００３７】
４１及び４２で示される２つの画素は以下の４つの状態を表示することができる。即ち、４１と４２の画素が共にＯＦＦの状態、４１の画素がＯＦＦで４２の画素がＯＮの状態、４１の画素がＯＮで４２の画素がＯＦＦの状態、４１と４２の画素が共にＯＮの状態、を選択することができる。
【００３８】
このような組み合わせを行うことで、４階調の表示を行うことができる。
【００３９】
なお図４において、４３と４４で示される領域は、別の画素を構成する領域である。
【００４０】
また図４に示す構成が特徴とするのは、アース線４９が４つの画素４１と４２と４３と４４とにおいて共通であることである。
【００４１】
このような構成とすることで、画素の構成が複雑でも配線は簡略化したものとすることができる。
【００４２】
〔実施例５〕
本実施例の概略の構成を図５に示す。図５に示すのは、スキャン線５１とデータ線５２と５３、さらにアース線５４によって囲まれた領域に２つの画素領域を配置したことを特徴とする。
【００４３】
図において、薄膜トランジスタ５７のドレインから延在した配線５５とそれに対向したアース線５４から延在した配線５９とは、互いに対になって一対の電極を構成する。この一対の電極でもって画素領域が構成されている。そしてこの２つの電極間において基板に平行な方向に電界が形成される。
【００４４】
また、薄膜トランジスタ５８のドレインから延在した配線５６と、それに対向したアース線５４から延在した配線６０とは、互いに対になって一対の電極を構成している。
【００４５】
エレクトロルミネセンス材料は、上記一対の電極間に配置される。
【００４６】
図５に示す画素構成を利用してアクティブマトリクス回路を形成した場合の例を図９に示す。
【００４７】
〔実施例６〕
図６に本実施例の構成を示す。図６に示す構成は、スキャン線６１、６４と、データ線６２、６３とで囲まれた領域に４つの画素領域が配置されている。
【００４８】
この４つの画素はそれぞれ独立に利用することもできる。また４つを１群として画素を構成し、面積階調表示を行わすこともできる。
【００４９】
図６に示す構成においては、アース線６５は４つの画素領域において共通に配置されている。
【００５０】
【発明の効果】
本明細書で開示する発明を利用することで、液晶ディスプレイが有する視野角の狭さの問題を解決したエレクトロルミネセンス型表示装置を提供することができる。また、画素の全域においてエレクトロルミネセンス材料からの発光が均一なエレクトロルミネセンス型表示装置を提供することができる。
【図面の簡単な説明】
【図１】 実施例の画素領域の構成を示す図。
【図２】 実施例の画素領域の構成を示す図。
【図３】 実施例の画素領域の構成を示す図。
【図４】 実施例の画素領域の構成を示す図。
【図５】 実施例の画素領域の構成を示す図。
【図６】 実施例の画素領域の構成を示す図。
【図７】 実施例のアクティブマトリクスの構成を示す図。
【図８】 実施例のアクティブマトリクスの構成を示す図。
【図９】 実施例のアクティブマトリクスの構成を示す図。
【図１０】 実施例のアクティブマトリクスの構成を示す図。
【図１１】 従来の画素領域の構成を示す図。
【図１２】 従来の画素領域の構成を示す図。
【符号の説明】
１ スキャン線（ゲイト線）
２ 薄膜トランジスタのドレインから延在した電極
３ アース線
４ データ線（ソース線）
５ 薄膜トランジスタ
６ エレクトロルミネセンス材料
１０ アース線から延在した電極
１１ スキャン線
１２、１３ 薄膜トランジスタのドレインから延在した電極
１４ アース線
１５、１６ データ線（ソース線）
１７、１８ トランジスタ
１９、２０ アース線から延在した電極
２０１ エレクトロルミネセンス材料
２０２ エレクトロルミネセンス材料
【産業上の利用分野】
本明細書で開示する発明は、エレクトロルミネセンス（ＥＬと略記される）型の表示装置の構成に関する。
【０００２】
【従来の技術】
フラットパネル型の表示装置としては、液晶を用いた構成が知られている。これは、一対の基板間に液晶を挟んで保持し、この液晶にそれぞれの基板の表面に配置された一対の電極から電界を印加し、液晶の光学特性を変化させることによって、表示を行うものである。
【０００３】
この従来より用いられている構成は、電界を基板に対して垂直に加えることにより、液晶分子を基板と平行な方向に配したり、基板に垂直な方向に配置に配したりすることを基本的な動作とする。このような動作を行わせることにより、液晶の電気光学的な特性を変化させ表示を行う。
【０００４】
しかし、液晶分子を基板に垂直な方向に配するということは、表示に際して、液晶の光学異方性の影響が大きく表れてしまうことになる。
【０００５】
例えば、基板に垂直な方向から表示を見た場合と、垂直方向から少しずれた方向から表示を見た場合を考える。この場合、後者の視点からの表示は、液晶分子の長軸に対して少し傾いた視点からのものとなる。このことは、前者の視点からのものと比較して光学異方性が大きく変化してしまうことを意味する。
【０００６】
この現象の具体的な例としては、ディスプレイを少し斜めから見ると表示が不鮮明になったり、暗くなったりする場合の例を挙げることができる。一般にこの問題は視野角の問題として知られている。
【０００７】
【発明が解決しようとする課題】
本明細書で開示する発明は、液晶ディスプレイが有する視野角の狭さの問題を解決したエレクトロルミネセンス型表示装置を提供することを課題とする。また、画素の全域においてエレクトロルミネセンス材料からの発光が均一なエレクトロルミネセンス型表示装置を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本明細書で開示する発明の一つは、図１（Ａ）にその具体的な例の一つを挙げるように、
格子状に配置されたスキャン線１及びデータ線４と、
前記データ線４に平行に配置された所定の電位に保たれた配線３と、
各画素に配置され前記スキャン線１にゲイトが接続され前記データ線４にソースが接続された薄膜トランジスタ５と、
前記薄膜トランジスタ５のドレインに接続された第１の電極２と、
前記所定の電位に保たれた配線３に接続された第２の電極１０と、
第１の電極２と第２の電極１０に間に配置されたエレクトロルミネセンス材料６と、
を有し、
前記１の電極２と前記第２の電極１０とは互いに噛み合う渦巻形状に配置されていることを特徴とする。
【０００９】
他の発明の構成は、
図１（Ａ）にその具体的な構成例を示すように、
薄膜トランジスタ５に接続された第１の電極２と前記第１の電極２との間において基板に平行な成分を有する電界を発生させるための第２の電極１０と、
前記電界が印加されるエレクトロルミネセンス材料６と、
を有し、
前記第１の電極２と第２の電極１０のそれぞれは渦巻状を有しており、
互いの渦巻形状は噛み合う状態で配置されていることを特徴とする。
【００１０】
図１（Ａ）に示す構成においては、基板に平行な方向に主な電界の成分を形成するために第１の電極２および第２の電極１０は同一平面上に形成されていることが好ましい。
【００１１】
またエレクトロミネセンス材料の配置の方法としては、電極と同一平面上に配置する構成を挙げることができる。また、電極によって形成される電界が効果的に印加される領域にエレクトロルミネセンス材料を配置するのでもよい。
【００１２】
他の発明の構成は、図１（Ａ）にその具体的な例を示すように、
同一基板上に渦巻状に噛み合った一対の電極２と１０が形成されており、
前記一対の電極間に基板に概略平行な成分を有した電界が形成され、
前記電界がエレクトロルミネセンス材料６に印加されることを特徴とする。
【００１３】
【実施例】
〔実施例１〕
図１（Ａ）に本実施例の概略の構成を示す。図１（Ａ）に示す構成においては、スキャン線（ゲイト線ともいう）１とデータ線（ソース線ともいう）４が格子状に配置された構成において、さらにアース線３が配置され、そのアース線から延在した電極１０に対して、薄膜トランジスタ５のドレインに接続された電極（一般の画素電極に相当する）２が渦巻状に配置されている。
【００１４】
図１（Ａ）に示す構成においては、一対の電極２と１０によって画素が構成されている。この２つの電極が組となって、２つの電極間に存在するエレクトロルミネセンス材料６に対して電界（主に基板に平行な方向を有する）を印加する構成となっている。
【００１５】
この構成においては、薄膜トランジスタのソースに接続された電極２が所定の電位に固定されたアース配線３とそこから延在した電極１０とによって囲まれた状態となっている。（なおアース配線は０電位とは限らず、適当な電位に設定される。）
【００１６】
従って電極２がデータ線からの影響を受けることを抑制することができる。そして画素の全域においてエレクトロルミネセンス材料６からの発光を均一なものとすることができる。
【００１７】
この構成においては、薄膜トランジスタ５のドレインに接続された電極２に対して互いの渦巻形状が噛み合うように同じ平面内にアース線３から延在した電極１０が配置される。そして、これら一対の電極間において基板に概略平行な電界が形成される。
【００１８】
この電界は、基板に概略平行な方向に主な成分を有する電界であり、この電界によってエレクトロルミネセンス材料は発光する。
【００１９】
図１（Ａ）に示す方式は、一つの画素において、その中心付近に向かって渦巻状に一対の電極が互いに噛み合うように延在しているので、電極の端部において形成される不均一な乱れた電界の影響が出にくいという特徴を有する。
【００２０】
図１（Ａ）に示す画素の配置状態をマトリクス状に形成したエレクトロスミネセンスを利用したアクティブマトリス型の表示装置の配線の状態を図７に示す。
【００２１】
図１（Ｂ）に示すのは図１（Ａ）に示す構成を改良したものである。図１（Ｂ）に示す構成においては、薄膜トランジスタ５のドレインに接続された電極２がほとんどアース線５によって取り囲まれる状態となるので、電極２が他の配線から受ける影響をより低減することができる。
【００２２】
またエレクトロルミネセンス材料２が存在する領域を図１（Ａ）に示す場合に比較してより多くすることができるので、画素の開口率をより高くすることができる。
【００２３】
〔実施例２〕
本実施例は、実施例１に示す構成に比較してアース線の配線数を少なくすることができる構成に関する。図２に本実施例の概略の構成を示す。
【００２４】
図２には、２つの画素領域の概要が示されている。図２に示す構成においては、２つの画素のそれぞれに薄膜トランジスタ１７と１８がそれぞれ配置されている。
【００２５】
図２に示す構成においては、１４で示されるアース線が２つの画素領域において共通なものとなっている。そしてそこから電極１９と２０が延在して配置されている。
【００２６】
そしてこの電極１９に対向して薄膜トランジスタ１７のドレインに接続された電極１２が配置されている。また電極２０に対向して薄膜トランジスタ１８のドレインに接続された電極１３が配置されている。
【００２７】
エレクトロルミネセンス材料は２０１と２０２で示す領域に配置されている。
【００２８】
各薄膜トランジスタのゲイトはスキャン線１１から延在して設けられている。また薄膜トランジスタ１７のソースは、データ線１５に接続されている。また薄膜トランジスタ１８のソースは、データ線１６に接続されている。
【００２９】
図２に示す構成を利用したアクティブマトリクス型のエレクトロルミネセンス型表示装置の一方の基板の構成を図８に示す。
【００３０】
図７と図８を比較すれば明らかなように、本実施例に示す構成を採用した場合、図７に示す実施例１の構成に比較してアース線の数を１／２とすることができる。
【００３１】
〔実施例３〕
図３に本実施例の概略の構成を示す。本実施例に示す構成はアース線２３から延在する電極と薄膜トランジスタ２５のドレインに接続された電極とを曲線形状にしたことを特徴とする。
【００３２】
図３に示す構成においては、２６で示される領域にエレクトロルミネセンス材料が存在している。図３に示すような構成とすると、電極のパターンが直角に曲がるような形状が存在しないので、電界の乱れが生じにくいものとすることができる。
【００３３】
図３において、２１がスキャン線であり、２４がデータ電である。また２３がアース線である。
【００３４】
これらの配線は格子状に配置され、図３に示すような画素が複数マトリクス状に配置されるものとなる。
【００３５】
〔実施例４〕
本実施例は、図４に示すようにスキャン線４５と４６、さらにデータ線４７と４８とで囲まれる領域に配置された２つの領域４１と４２を１組として、１つの画素を構成することを特徴とする。
【００３６】
エレクトロルミネセンス材料は、４１〜４４の領域の電極間に配置される。
【００３７】
４１及び４２で示される２つの画素は以下の４つの状態を表示することができる。即ち、４１と４２の画素が共にＯＦＦの状態、４１の画素がＯＦＦで４２の画素がＯＮの状態、４１の画素がＯＮで４２の画素がＯＦＦの状態、４１と４２の画素が共にＯＮの状態、を選択することができる。
【００３８】
このような組み合わせを行うことで、４階調の表示を行うことができる。
【００３９】
なお図４において、４３と４４で示される領域は、別の画素を構成する領域である。
【００４０】
また図４に示す構成が特徴とするのは、アース線４９が４つの画素４１と４２と４３と４４とにおいて共通であることである。
【００４１】
このような構成とすることで、画素の構成が複雑でも配線は簡略化したものとすることができる。
【００４２】
〔実施例５〕
本実施例の概略の構成を図５に示す。図５に示すのは、スキャン線５１とデータ線５２と５３、さらにアース線５４によって囲まれた領域に２つの画素領域を配置したことを特徴とする。
【００４３】
図において、薄膜トランジスタ５７のドレインから延在した配線５５とそれに対向したアース線５４から延在した配線５９とは、互いに対になって一対の電極を構成する。この一対の電極でもって画素領域が構成されている。そしてこの２つの電極間において基板に平行な方向に電界が形成される。
【００４４】
また、薄膜トランジスタ５８のドレインから延在した配線５６と、それに対向したアース線５４から延在した配線６０とは、互いに対になって一対の電極を構成している。
【００４５】
エレクトロルミネセンス材料は、上記一対の電極間に配置される。
【００４６】
図５に示す画素構成を利用してアクティブマトリクス回路を形成した場合の例を図９に示す。
【００４７】
〔実施例６〕
図６に本実施例の構成を示す。図６に示す構成は、スキャン線６１、６４と、データ線６２、６３とで囲まれた領域に４つの画素領域が配置されている。
【００４８】
この４つの画素はそれぞれ独立に利用することもできる。また４つを１群として画素を構成し、面積階調表示を行わすこともできる。
【００４９】
図６に示す構成においては、アース線６５は４つの画素領域において共通に配置されている。
【００５０】
【発明の効果】
本明細書で開示する発明を利用することで、液晶ディスプレイが有する視野角の狭さの問題を解決したエレクトロルミネセンス型表示装置を提供することができる。また、画素の全域においてエレクトロルミネセンス材料からの発光が均一なエレクトロルミネセンス型表示装置を提供することができる。
【図面の簡単な説明】
【図１】 実施例の画素領域の構成を示す図。
【図２】 実施例の画素領域の構成を示す図。
【図３】 実施例の画素領域の構成を示す図。
【図４】 実施例の画素領域の構成を示す図。
【図５】 実施例の画素領域の構成を示す図。
【図６】 実施例の画素領域の構成を示す図。
【図７】 実施例のアクティブマトリクスの構成を示す図。
【図８】 実施例のアクティブマトリクスの構成を示す図。
【図９】 実施例のアクティブマトリクスの構成を示す図。
【図１０】 実施例のアクティブマトリクスの構成を示す図。
【図１１】 従来の画素領域の構成を示す図。
【図１２】 従来の画素領域の構成を示す図。
【符号の説明】
１ スキャン線（ゲイト線）
２ 薄膜トランジスタのドレインから延在した電極
３ アース線
４ データ線（ソース線）
５ 薄膜トランジスタ
６ エレクトロルミネセンス材料
１０ アース線から延在した電極
１１ スキャン線
１２、１３ 薄膜トランジスタのドレインから延在した電極
１４ アース線
１５、１６ データ線（ソース線）
１７、１８ トランジスタ
１９、２０ アース線から延在した電極
２０１ エレクトロルミネセンス材料
２０２ エレクトロルミネセンス材料
Claims (6)
- 薄膜トランジスタと、第１の電極と、第２の電極とを有し、
前記第１の電極は、前記薄膜トランジスタのドレインに接続され、
前記第１の電極と前記第２の電極の間にエレクトロルミネッセンス材料が配置され、
前記第１の電極と前記第２の電極はそれぞれ曲線形状を有し、且つ、渦巻形状を有し、互いの渦巻形状が噛み合うように配置されることを特徴とするエレクトロルミネセンス型表示装置。 - 薄膜トランジスタと、第１の電極と、第２の電極とを有し、
前記第１の電極と前記第２の電極は、同一平面上に形成され、
前記第１の電極は、前記薄膜トランジスタのドレインに接続され、
前記第１の電極と前記第２の電極の間にエレクトロルミネッセンス材料が配置され、
前記第１の電極と前記第２の電極はそれぞれ曲線形状を有し、且つ、渦巻形状を有し、互いの渦巻形状が噛み合うように配置されることを特徴とするエレクトロルミネセンス型表示装置。 - 請求項１または請求項２において、
前記第２の電極は、所定の電位が与えられる配線に接続されることを特徴とするエレクトロルミネセンス型表示装置。 - ゲイト線と、ソース線と、薄膜トランジスタと、第１の電極と、第２の電極とを有し、
前記ゲイト線及び前記ソース線は、格子状に配置され、
前記ゲイト線は、前記薄膜トランジスタのゲイトに接続され、
前記ソース線は、前記薄膜トランジスタのソースに接続され、
前記第１の電極は、前記薄膜トランジスタのドレインに接続され、
前記第１の電極と前記第２の電極の間にエレクトロルミネッセンス材料が配置され、
前記第１の電極と前記第２の電極はそれぞれ曲線形状を有し、且つ、渦巻形状を有し、互いの渦巻形状が噛み合うように配置されることを特徴とするエレクトロルミネセンス型表示装置。 - ゲイト線と、ソース線と、薄膜トランジスタと、第１の電極と、第２の電極とを有し、
前記ゲイト線及び前記ソース線は、格子状に配置され、
前記ゲイト線は、前記薄膜トランジスタのゲイトに接続され、
前記ソース線は、前記薄膜トランジスタのソースに接続され、
前記第１の電極は、前記薄膜トランジスタのドレインに接続され、
前記第１の電極と前記第２の電極は、同一平面上に形成され、
前記第１の電極と前記第２の電極の間にエレクトロルミネッセンス材料が配置され、
前記第１の電極と前記第２の電極はそれぞれ曲線形状を有し、且つ、渦巻形状を有し、互いの渦巻形状が噛み合うように配置されることを特徴とするエレクトロルミネセンス型表示装置。 - 請求項４または請求項５において、
前記第２の電極は、所定の電位が与えられる配線に接続されることを特徴とするエレクトロルミネセンス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32107695A JP3756230B2 (ja) | 1995-11-14 | 1995-11-14 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32107695A JP3756230B2 (ja) | 1995-11-14 | 1995-11-14 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139286A JPH09139286A (ja) | 1997-05-27 |
| JP3756230B2 true JP3756230B2 (ja) | 2006-03-15 |
Family
ID=18128545
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32107695A Expired - Fee Related JP3756230B2 (ja) | 1995-11-14 | 1995-11-14 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3756230B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100496071B1 (ko) * | 1998-07-24 | 2005-06-17 | 세이코 엡슨 가부시키가이샤 | 표시 장치 |
| JP2002117985A (ja) * | 2000-08-03 | 2002-04-19 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US6912021B2 (en) * | 2001-01-22 | 2005-06-28 | Seiko Epson Corporation | Electro-optical device, method for driving electro-optical device, electronic apparatus, and method for driving electronic apparatus |
| JP2002216977A (ja) | 2001-01-22 | 2002-08-02 | Matsushita Electric Ind Co Ltd | 有機エレクトロルミネッセンス表示素子 |
| JP4906095B2 (ja) * | 2006-02-10 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 発光装置 |
| JP5624142B2 (ja) * | 2009-09-07 | 2014-11-12 | コーニンクレッカ フィリップス エヌ ヴェ | ワイヤレスエレクトロルミネッセント装置 |
| JP5637917B2 (ja) * | 2011-04-07 | 2014-12-10 | 株式会社日立製作所 | 有機発光素子，有機発光素子を用いた光源装置およびそれらの製造方法 |
-
1995
- 1995-11-14 JP JP32107695A patent/JP3756230B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09139286A (ja) | 1997-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104749805B (zh) | 显示装置 | |
| WO2018157447A1 (zh) | 像素单元及其驱动方法 | |
| JP3819760B2 (ja) | 画像表示装置 | |
| US8325286B2 (en) | Active matrix substrate and display device including the same | |
| US6724444B2 (en) | Liquid crystal display device | |
| JP5220921B2 (ja) | 液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法 | |
| JP2005099797A (ja) | 液晶表示装置 | |
| CN108492761A (zh) | 一种显示面板和电子设备 | |
| JP2008225436A (ja) | 液晶表示装置 | |
| JP2010211186A (ja) | 液晶表示装置 | |
| WO2016169198A1 (zh) | 柔性显示面板及显示装置 | |
| US20170322466A1 (en) | Array Substrate, Liquid Crystal Display Panel, and Liquid Crystal Display | |
| JP3756230B2 (ja) | 表示装置 | |
| JP3980462B2 (ja) | 画像表示装置 | |
| KR100685916B1 (ko) | 액정 디스플레이 패널 | |
| KR102115791B1 (ko) | 표시 장치 | |
| KR20080047788A (ko) | 액정 표시 장치 | |
| US7428035B2 (en) | Liquid crystal display device with heating conductive lines formed substantially in parallel with gate lines and data lines | |
| KR102385629B1 (ko) | 액정표시장치용 어레이 기판 | |
| JPH09113933A (ja) | 薄膜トランジスタ液晶表示素子 | |
| CN101174641B (zh) | 显示装置 | |
| JP3649635B2 (ja) | アクティブマトリクス型表示装置 | |
| JP3723526B2 (ja) | 液晶表示装置 | |
| CN111650792A (zh) | 阵列基板、显示面板及显示装置 | |
| KR20090083751A (ko) | 액정 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100106 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110106 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120106 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130106 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140106 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |