CN102280409B - 用于制造半导体设备的方法 - Google Patents

用于制造半导体设备的方法 Download PDF

Info

Publication number
CN102280409B
CN102280409B CN201110229034.4A CN201110229034A CN102280409B CN 102280409 B CN102280409 B CN 102280409B CN 201110229034 A CN201110229034 A CN 201110229034A CN 102280409 B CN102280409 B CN 102280409B
Authority
CN
China
Prior art keywords
semiconductor
semiconductor layer
layer
thickness
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201110229034.4A
Other languages
English (en)
Other versions
CN102280409A (zh
Inventor
棚田好文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102280409A publication Critical patent/CN102280409A/zh
Application granted granted Critical
Publication of CN102280409B publication Critical patent/CN102280409B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1233—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different thicknesses of the active layer in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明的目的在于提供一种半导体装置的结构及其制造方法，其中在电路群中，形成被要求高速工作和低电压工作的电路与被要求当施加高电压时的充分可靠性的电路。在半导体装置中，在同一衬底上具有多种包括从单晶半导体衬底分离且接合的厚度不同的单晶半导体层的晶体管。使被要求高速工作的晶体管的单晶半导体层的厚度比被要求对电压的高耐压性的晶体管的单晶半导体层的厚度薄。

Description

用于制造半导体设备的方法
本发明专利申请是申请日为2008年3月27日、申请号为200810088351.7、名称为“半导体装置”的发明专利申请的分案申请。
技术领域
本发明涉及在具有绝缘表面的衬底上具有晶体管的半导体装置及其制造方法。
背景技术
目前正在开发使用被称为绝缘体上硅片(下面也称为SOI)的半导体衬底的集成电路，该半导体衬底在绝缘表面上设置有较薄的单晶半导体层而代替将单晶半导体锭切成薄片来制造的硅片。使用SOI衬底的集成电路因为使晶体管的漏极和衬底之间的寄生电容降低，并且提高半导体集成电路的性能而引人注目。
作为制造SOI衬底的方法，已知氢离子注入剥离法(例如参照专利文件1)。在氢离子注入剥离法中，通过将氢离子注入到硅片中，在离其表面有预定的深度的区域中形成微小气泡层，并且以该微小气泡层为分离面，而对另外硅片贴附较薄的硅层(半导体层)来接合。除了进行剥离半导体层的热处理，还需要通过在氧化性气氛下的热处理来在半导体层形成氧化膜，然后去除该氧化膜，其次在1000℃至1300℃的还原性气氛下进行热处理来提高接合强度。
另一方面，公开了在绝缘衬底如高耐热性玻璃等上设置有单晶硅层的半导体装置(例如参照专利文件2)。在该半导体装置中，使用绝缘硅膜保护应变点为750℃以上的结晶玻璃的整个表面，并且将通过氢离子注入剥离法而得到的单晶硅层固定于该绝缘硅膜上。
在将通过上述方法而得到了的半导体层用作激活层来制造晶体管的情况下，与在硅片上制造MOS晶体管的情况相比，具有如不发生闩锁效应(latch-upphenomenon)等优点，并且与将形成在绝缘衬底上的多晶硅层用作激活层来制造薄膜晶体管(TFT)的情况相比，还具有如完成了的元件的电特性极为优良等优点。
[专利文件1]日本专利申请公开2000-124092号公报
[专利文件2]日本专利申请公开平11-163363号公报
当使用硅片或设置在绝缘衬底上的薄膜半导体层制造晶体管来构成集成电路时，有可能随着该集成电路的大规模化和多功能化，根据各个晶体管所构成的电路的用途，对晶体管要求的特性不同。例如，一方面存在被要求高速工作和低电压工作的电路，而另一方面存在被要求当施加高电压时的充分可靠性的电路。虽然为了将这种电路群形成在同一衬底上，而需要制造具有最适合于每个用途的特性的晶体管，但是如上所述那样的特性一般很容易成为二律背反(trade-off)的关系，因此难以同时满足这两者。
此外，在使用SOI衬底制造半导体装置的情况下，由于作为成为支撑的衬底使用硅片，所以其成本高，并且半导体装置的大面积化有限制。
发明内容
鉴于上述问题，本发明的目的在于提供一种半导体装置的结构及其制造方法，其中在设置在同一衬底上的电路群中，形成被要求高速工作和低电压工作的电路与被要求当施加高电压时的充分的可靠性的电路。
为了解决上述问题，本发明采用如下方法。
在半导体装置中，在同一衬底上具有多种包括从单晶半导体衬底分离且接合的厚度不同的单晶半导体层的晶体管。使被要求高速工作的晶体管的单晶半导体层的厚度比被要求对电压的高耐压性的晶体管的单晶半导体层的厚度薄。此外，关于栅极绝缘层的厚度，被要求高速工作的晶体管优选比被要求高耐压性的晶体管薄。
例如，当准备多个不同的硅片，并且对该硅片的每一个进行氢离子照射来形成分离面时，通过控制所瞄准的深度而得到厚度不同的多个半导体层，然后将这些多个半导体层贴附到另行准备的同一支撑衬底上。这些具有不同厚度的半导体层的每一个根据后面形成的电路的用途、工作条件而被选择，来用于形成晶体管的激活层或电阻元件，或者用于通过与绝缘膜、导电膜组合来形成电容元件等。
在厚度薄的半导体层中，例如通过表面自然氧化而形成厚度薄的栅极绝缘膜，主要优选用于形成构成被要求高速工作、低电压工作的电路的晶体管，形成高电阻元件，或者将厚度薄的栅极绝缘膜用作绝缘层且与其他导电膜组合来有效地形成电容元件等。
另一方面，在厚度厚的半导体层中，由于例如可以通过表面自然氧化而形成厚度厚的栅极绝缘膜，或者还可以形成厚度厚的激活层，所以优选用于形成构成被要求当施加高电压时的高工作可靠性的电路的晶体管等。
因此，根据本发明可以制造耗电量低且给予有高可靠性的半导体装置。
本发明的半导体装置的一个方式包括设置在具有绝缘表面的支撑衬底上的第一电路群和第二电路群，其中第一电路群包括具有第一单晶半导体层和第一栅极绝缘层的第一晶体管，第二电路群包括具有第二单晶半导体层和第二栅极绝缘层的第二晶体管，第一单晶半导体层和第二单晶半导体层分别隔着绝缘层设置在具有绝缘表面的支撑衬底上，第一单晶半导体层的厚度比第二单晶半导体层的厚度薄。
在上述结构中，第一电路群可以包括显示装置的数据驱动器、逻辑电路、或者只读存储器电路，而第二电路群可以包括显示装置的扫描驱动器、显示装置的像素部、电源电路、或者以电方式写入/改写的存储电路。
本发明的半导体装置的一个方式包括设置在具有绝缘表面的支撑衬底上的第一电路群、第二电路群、以及第三电路群，其中第一电路群包括具有第一单晶半导体层和第一栅极绝缘层的第一晶体管，第二电路群包括具有第二单晶半导体层和第二栅极绝缘层的第二晶体管，第三电路群包括具有非晶半导体层或多晶半导体层、第三栅极绝缘层的第三晶体管，第一单晶半导体层和第二单晶半导体层分别隔着绝缘层设置在具有绝缘表面的支撑衬底上，第一单晶半导体层的厚度比第二单晶半导体层的厚度薄。
在上述结构中，第一电路群可以包括显示装置的数据驱动器、逻辑电路、或者只读存储器电路，第二电路群可以包括显示装置的扫描驱动器、电源电路、或者以电方式写入/改写的存储电路，而第三电路群可以包括显示装置的像素部。
在上述结构中，第一栅极绝缘层的厚度优选比第二栅极绝缘层的厚度薄。
设置在支撑衬底和第一单晶半导体层之间的具有接合面的绝缘层的厚度和设置在支撑衬底和第二单晶半导体层之间的具有接合面的绝缘层的厚度也可以不同，并且设置在支撑衬底和第一单晶半导体层之间的具有接合面的绝缘层的厚度也可以比设置在支撑衬底和第二单晶半导体层之间的具有接合面的绝缘层的厚度厚。此外，也可以在支撑衬底与第一单晶半导体层及第二单晶半导体层之间设置用作基底膜的绝缘层，并且设置在支撑衬底和第一单晶半导体层之间的绝缘层的厚度比设置在支撑衬底和第二单晶半导体层之间的绝缘层的厚度厚。
注意，在本发明中，半导体装置是指可以通过利用半导体特性来能够工作的装置。通过利用本发明，可以制造具有包括半导体元件(晶体管、存储元件、二极管等)的电路的装置、具有处理器电路的芯片等的半导体装置。
本发明还可以应用于具有显示功能的装置即半导体装置(也称为显示装置)，使用本发明的半导体装置包括如下装置：包含互相连接的发光元件和TFT且在该发光元件中的电极之间夹有包括呈现被称作场致发光(以下也称作“EL”)的发光的有机物、无机物、或者有机物和无机物的混合物的层的半导体装置(发光显示装置)；将具有液晶材料的液晶元件用作显示元件的半导体装置(液晶显示装置)等。在本发明中，具有显示功能的半导体装置是指具有显示元件(液晶元件或发光元件等)的装置。另外，也可以是显示面板本身，其中在衬底上形成有包括显示元件如液晶元件或EL元件等的多个像素和驱动该像素的外围驱动电路。也可以包括安装有柔性印刷电路(FPC)或印刷线路板(PWB)的装置(如IC、电阻元件、电容元件、电感器、晶体管等)。也可以包括光学片如偏振片或相位差板等。而且，也可以包括背光灯(其可以包括导光板、棱镜片、扩散片、反射片、光源(如LED或冷阴极管等))。
此外，显示元件或半导体装置可以采用各种模式及各种元件。例如，可以使用通过电磁作用改变其对比度的显示媒体，如EL元件(有机EL元件、无机EL元件或含有机物及无机物的EL元件)、电子发射元件、液晶元件、电子墨水、光栅阀(GLV)、等离子体显示器(PDP)、数字微镜装置(DMD)、压电陶瓷显示器和碳纳米管等。另外，使用EL元件的半导体装置包括EL显示器，使用电子发射元件的半导体装置包括场致发射显示器(FED)、SED方式平面显示器(SED：表面传导电子发射显示器)等，使用液晶元件的半导体装置包括液晶显示器、透过液晶显示器、半透过液晶显示器和反射液晶显示器，以及使用电子墨水的半导体装置包括电子纸。
根据本发明制造的半导体装置在同一衬底上包括被要求高速工作和低电压工作的第一电路群与被要求当施加高电压时的高可靠性的第二电路群，构成第一电路群的晶体管的激活层的厚度比构成第二电路群的晶体管的激活层的厚度薄。或者，构成第一电路群的晶体管的栅极绝缘膜的厚度比构成第二电路群的晶体管的栅极绝缘膜的厚度薄。
构成第一电路群的晶体管由于激活层的薄膜化、或者栅极绝缘膜的薄膜化而可以促进元件的微细化。因此，由于电路的占有面积的缩小、以及布线长度的缩短而可以降低寄生电阻、寄生电容等的负载，从而可以实现高速工作和低电压工作。激活层的薄膜化作用于沟道形成区域的完全耗尽层化。因此，实现第一电路群的低耗电量化。
另一方面，构成第二电路群的晶体管由于激活层的厚膜化、或者栅极绝缘膜的厚膜化而可以提高对高外加电压的耐压性，并且确保高可靠性。
通过上述方法，可以在同一衬底上形成进行高速工作、低电压工作的区域和在高外加电压下工作的区域，这大幅度地贡献于将从来作为外部IC等提供的功能部分形成在同一衬底上。
而且，作为支撑衬底使用由以玻璃、塑料等为代表的透光性材料构成的衬底，可以应用于廉价且具有大面积的显示装置。
如上那样，根据本发明，可以制造耗电量低且给予有高可靠性的半导体装置。
附图说明
图1A和1B是分别表示本发明的半导体装置的顶面结构和截面结构的图；
图2A至2D是说明本发明的半导体装置的制造工序的图；
图3A至3D是说明本发明的半导体装置的制造工序的图；
图4A至4D是说明本发明的半导体装置的制造工序的图；
图5A至5C是说明本发明的半导体装置的制造工序的图；
图6A和6B是说明本发明的半导体装置的制造工序的图；
图7是说明本发明的半导体装置的制造工序的图；
图8A至8E是表示能够应用本发明的电子设备的图；
图9A至9D是说明本发明的半导体装置的制造工序的图；
图10A至10C是说明本发明的半导体装置的制造工序的图；
图11是说明本发明的半导体装置的一个方式的图；
图12是说明本发明的半导体装置的一个方式的图；
图13是说明本发明的半导体装置的一个方式的图；
图14A和14B是说明本发明的半导体装置的一个方式的图；
图15是表示能够应用本发明的电子设备的主要结构的框图；
图16A和16B是表示能够应用本发明的电子设备的图；
图17A至17E是说明本发明的半导体装置的制造工序的图。
具体实施方式
下面，参照附图详细地说明本发明的实施方式。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容在不脱离本发明的宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下的实施方式所记载的内容中。注意，在下面说明的本发明的结构中，相同部分或具有相同功能的部分在不同的附图之间由相同的附图标记表示，并且从略其重复说明。
实施方式1
参照图1A至图6B、图9A和9B、以及图14A和14B说明本发明的半导体装置的制造方法。
参照图9A至图10C说明从单晶半导体衬底向具有绝缘表面的衬底上设置单晶半导体层的方法。
图9A所示的半导体衬底108被清洗，将在电场加速的离子照射到离其表面有预定的深度的区域中，以形成分离层110。离子的照射考虑到转置在支撑衬底上的单晶半导体层的厚度而进行。该单晶半导体层的厚度优选为1μm以上且3μm以下。考虑到这种厚度设定对半导体衬底108照射离子时的加速电压。
作为半导体衬底108，典型地使用p型或n型单晶硅衬底(硅片)。此外，作为另外的单晶半导体衬底，还可以使用硅、锗、或者化合物半导体如镓砷、铟磷等的衬底。在本实施方式中，虽然采用如下离子照射剥离法，即，将氢离子或氟离子照射到单晶半导体衬底的离其表面有预定深度的区域中，然后进行热处理来剥离表层的单晶硅层，但是，也可以采用如下方法，即，在多孔硅上使单晶硅外延生长，然后通过喷水法分离多孔硅层。
分离层通过离子掺杂法或离子注入法照射离子来形成即可。分离层通过照射氢离子、氦离子、或者以氟为代表的卤素离子而形成。在作为卤素元素照射氟离子的情况下，使用BF3作为源气体即可。注意，离子注入法是指对离子化了的气体进行质量分离而照射半导体的方法。
在对单晶硅衬底照射卤素离子如氟离子的情况下，通过添加了的氟清除(驱逐)硅晶格内的硅原子来有效地形成空位部分，使得分离层中形成微小空洞。在此情况下，因为比较低温度的热处理而引起形成在分离层中的微小空洞的体积变化，沿着分离层分离来可以形成薄的单晶半导体层。也可以在照射氟离子之后照射氢离子，以使空洞内包含氢。由于为从半导体衬底剥离薄的半导体层而形成的分离层是通过利用形成在分离层中的微小空洞的体积变化而分离，所以如上那样优选有效地利用氟离子或氢离子的作用。
此外，也可以照射由一个同一原子构成的质量数不同的离子或由多个同一原子构成的质量数不同的离子。例如，当照射氢离子时，优选在其中包含H+、H2 +、H3 +离子的同时，提高H3 +离子的比率。当照射氢离子时，通过在其中包含H+、H2 +、H3 +离子的同时提高H3 +离子的比率，来既可提高照射效率，又可缩短照射时间。通过采用这种结构，可以容易进行分离。
当形成分离层时需要在高剂量条件下照射离子，有时会半导体衬底108的表面变得粗糙。因此，也可以在照射离子的表面利用氮化硅膜、氮氧化硅膜等设置对于离子照射的保护膜，其厚度为50nm至200nm。
此外，也可以对半导体衬底108进行脱脂清洗来除去其表面的氧化膜，然后进行热氧化。作为热氧化，虽然可以进行一般的干式氧化，但是优选在添加有卤素的氧化气氛中进行氧化。例如，在相对于氧包含0.5体积％至10体积％(优选为3体积％)的比率的HCl的气氛中，并且在700℃以上的温度下进行热处理。优选在950℃至1100℃的温度下进行热处理。处理时间为0.1小时至6小时，优选为0.5小时至1小时。所形成的氧化膜的厚度为10nm至1000nm(优选为50nm至200nm)，例如为100nm厚。
作为包含卤素的物质，除了使用HCl以外，还可以使用选自HF、NF3、HBr、Cl2、ClF3、BCl3、F2、Br2、以及二氯乙烯等中的一种或多种物质。
通过在这样的温度范围内进行热处理，可以得到由卤素元素带来的吸杂效应。尤其是，吸杂具有除去金属杂质的效应。换言之，通过氯气的作用，金属等的杂质变成挥发性氯化物且脱离到气相中而被除去。这是对通过化学机械抛光(CMP)来处理其表面的半导体衬底108很有效。此外，氢起到补偿半导体衬底108和所形成的氧化膜的界面的缺陷来降低该界面的局部态密度(localleveldensity)的作用，以使半导体衬底108和氧化膜的界面惰性化，从而电特性稳定了。
可以使通过所述热处理来形成的氧化膜中包含卤素。卤素元素通过以1×1017/cm3至5×1020/cm3的浓度包含在氧化膜中，可以使该氧化膜呈现捕获金属等的杂质来防止半导体衬底108的污染的保护膜的功能。
接下来，如图9B所示那样，在与支撑衬底形成接合的面上形成氧化硅膜作为具有接合面的绝缘层(接合层)104。作为氧化硅膜，使用有机硅烷气体通过化学气相生长法来制造的氧化硅膜是优选的。另外，也可以采用使用硅烷气体通过化学气相生长法来制造的氧化硅膜。在通过化学气相生长法的成膜中，使用例如350℃以下的成膜温度，该成膜温度是不从形成在单晶半导体衬底中的分离层110发生脱气的温度。此外，在从单晶或多晶半导体衬底剥离单晶半导体层的热处理中，采用比成膜温度高的热处理温度。
绝缘层104具有平滑面且形成亲水性的表面。作为该绝缘层104优选使用氧化硅膜。特别优选的是使用有机硅烷气体通过化学气相生长法来制造的氧化硅膜。作为有机硅烷气体可以使用含有硅的化合物，如四乙氧基硅烷(TEOS:化学式为Si(OC2H5)4)、三甲基硅烷(TMS：化学式为(CH3)3SiH)、四甲基硅烷(化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(化学式为SiH(OC2H5)3)、三(二甲氨基)硅烷(化学式为SiH(N(CH3)2)3)等。
上述具有平滑面且形成亲水性的表面的绝缘层104设置为5nm至500nm的厚度。该厚度可以使被形成的膜表面的表面粗糙平滑化，并且可以确保该膜的成长表面的平滑性。此外，可以缓和与接合的衬底之间的应变。也可以在支撑衬底101上设置同样的氧化硅膜。就是说，当将单晶半导体层102接合到支撑衬底101上时，通过在形成接合的面的一方或双方设置优选由以有机硅烷为原材料形成了的氧化硅膜构成的绝缘层104，可以形成坚固的接合。
图9C表示使支撑衬底101与半导体衬底108的形成有绝缘层104的面密接，来使两者接合起来的方式。对形成接合的面进行充分清洗。然后，当使支撑衬底101和绝缘层104相对，并且从外部按住其一部分时，由于通过接合面之间的距离局部缩短而引起的范德瓦耳斯力的增大和氢键的影响，而使得支撑衬底101和绝缘层104彼此吸引。而且，由于还在邻接的区域上相对的支撑衬底101和绝缘层104之间的距离缩短，所以范德瓦耳斯力强烈地作用的区域和氢键影响的区域扩展，而接合(也称为键合)进展到接合面整体。
为了形成良好的接合，也可以使形成接合的表面活化。例如，对形成接合的面照射原子束或离子束。当利用原子束或离子束时，可以使用氩等惰性气体中性原子束或惰性气体离子束。另外，进行等离子体照射或自由基处理。通过这种表面处理，即使在200℃至400℃的温度下，也可以容易形成异种材料之间的接合。
将单晶半导体层从半导体衬底转置到玻璃衬底上的工序和坚固接合玻璃衬底和单晶半导体层的工序既可通过不同的加热处理来进行，又可通过同一加热处理来同时进行。
夹着绝缘层104贴合支撑衬底101和半导体衬底108之后，优选进行加热处理或加压处理。通过进行加热处理或加压处理，可以提高接合强度。在加压处理中，对于接合面向与该接合面垂直的方向施加压力，并且考虑到支撑衬底101及半导体衬底108的耐压性而进行该处理。
在图9D中，在贴合支撑衬底101和半导体衬底108之后，进行加热处理，以分离层110为分离面从支撑衬底101分离半导体衬底108。例如，通过进行400℃至600℃的热处理，发生形成在分离层110中的微小空洞的体积变化，从而可以沿着分离层110分离。在本实施方式中，作为加热处理的温度，采用比预先对支撑衬底101进行的加热处理的温度低的温度。因为绝缘层104与支撑衬底101接合，所以在支撑衬底101上保留与半导体衬底108相同的晶性的单晶半导体层102。
图10A至10C示出通过在支撑衬底一侧设置具有接合面的绝缘层来形成单晶半导体层的工序。图10A示出将在电场加速的离子照射到形成有氧化硅膜121的半导体衬底108的离其表面有预定深度的区域中，以形成分离层110的工序。离子的照射与图9A的情况相同。通过在半导体衬底108的表面形成氧化硅膜121，可以防止因离子照射来表面受损伤且其平坦性恶化。此外，氧化硅膜121发挥从半导体衬底108到要形成的单晶半导体层102的杂质扩散的防止效应。
图10B示出将形成有阻挡层109及绝缘层104的支撑衬底101和半导体衬底108的形成有氧化硅膜121的面彼此密接来形成接合的工序。当使绝缘层104和氧化硅膜121相对，并且从外部按住其一部分时，由于通过接合面之间的距离局部缩短而引起的范德瓦耳斯力的增大和氢键的影响，而使得绝缘层104和氧化硅膜121彼此吸引。而且，由于还在邻接的区域上相对的绝缘层104和氧化硅膜121之间的距离缩短，所以范德瓦耳斯力强烈地作用的区域和氢键影响的区域扩展，而接合(也称为键合)进展到接合面整体。
然后，如图10C所示那样，剥离半导体衬底108。与图9D的情况同样地进行剥离单晶半导体层的热处理。将在接合剥离工序中的加热处理的温度设定为预先对支撑衬底101进行的加热处理的温度以下。如此可以获得图10C所示的半导体衬底。
作为支撑衬底101，可以使用具有绝缘表面的衬底，例如可以使用铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等被称为无碱玻璃的用于电子工业中的各种玻璃衬底。此外，也可以使用石英玻璃。因此，可以在一边超过一米的衬底上形成单晶半导体层。通过使用这种大面积衬底，不仅是可以制造液晶显示器等显示装置，而且可以制造半导体集成电路。
对通过控制离子的照射深度来在所希望的不同深度的区域中形成有分离层110的多个半导体衬底108进行上述工序，来如图3A所示那样，在同一支撑衬底101上形成厚度不同的单晶半导体层150、160。虽然这里仅表示两种厚度的单晶半导体层，但是也可以形成三种以上的厚度的单晶半导体层。单晶半导体层150、160夹着支撑衬底101上的绝缘层104设置在支撑衬底101上。注意，阻挡层109虽然在图3A至3D中从略表示，但是也可以在支撑衬底101上设置阻挡层109。
接下来，描述通过使用设置在支撑衬底101上的单晶半导体层150、160制造晶体管来构成电路的工序。
根据上述工序，在支撑衬底101上夹着绝缘层104设置厚度不相同的单晶半导体层150、160，然后使用光掩模形成具有所希望的形状的抗蚀剂图案，并且通过使用光刻法的加工处理而得到如图3B所示的岛状半导体层151、152、161、162。在下面的附图中，从略表示氧化膜103、阻挡层109、以及绝缘层104。
半导体层151、152的厚度比半导体层161、162的厚度薄，例如优选为5nm以上且30nm以下，更优选为10nm以上且20nm以下。另一方面，半导体层161、162的厚度优选为25nm以上且100nm以下，更优选为50nm以上且60nm以下。
上述厚度是设想用作晶体管的激活层时优选的半导体层厚度而设定的。因此，在下面的工序中，当通过半导体层151、152、161、162的表面自然氧化形成栅极绝缘膜时，也可以将上述半导体层的厚度适当地改变栅极绝缘膜的厚度。
通过使半导体层薄膜化，可以抑制晶体管的短沟道效应。此外，可以减小晶体管的阈值电压，从而可以实现电路的低电压驱动。
此外，在半导体层151、152、161、162的端部设置倾斜角(锥形角)。其角度优选为45°至95°左右。在该锥形角小的情况下，其特性与半导体层151、152、161、162的每一个中央部不同的寄生晶体管形成在该端部的锥形区域上。为了防止上述寄生晶体管的影响，锥形角优选接近于垂直。
注意，在本说明书中，半导体层的“端部”表示形成为岛状的半导体层的边缘部分，而半导体层的“侧面”表示该边缘部分的面。
作为蚀刻加工，等离子体蚀刻(干蚀刻)或湿蚀刻都可以采用，但是当处理大面积衬底时，优选采用等离子体蚀刻。作为蚀刻气体，使用CF4、NF3等的氟类气体或者Cl2、BCl3等的氯类气体，也可以适当地添加He或Ar等的惰性气体。另外，若采用大气压放电的蚀刻加工，则还可进行局部放电加工，并不需要在衬底的整个表面上形成掩模。
在本发明中，形成布线层或电极层的导电层、用来形成预定图案的掩模等也可以通过如液滴喷射法等能够选择性地形成图案的方法来形成。液滴喷射(喷出)法(根据其方式也被称作喷墨法)可以选择性地喷射(喷出)为特定目的而调配的组合物的液滴，以形成预定的图案(导电层或绝缘层等)。此时，也可以对被形成区域进行控制润湿性或密合性的处理。此外，还可以使用能够转印或描绘图案的方法，例如印刷法(诸如丝网印刷或胶版印刷之类的图案形成方法)等。
作为使用于本实施方式的掩模，可以使用环氧树脂、丙烯树脂、酚醛树脂、酚醛清漆树脂、三聚氰胺树脂、聚氨酯树脂等的树脂材料。此外，还可以使用苯并环丁烯、聚对二甲苯、氟化亚芳基醚、聚酰亚胺等的有机材料、硅氧烷类聚合物等聚合而形成的化合物材料等。或者，也可以采用包含感光剂的市售的抗蚀剂材料。例如，可以使用正型抗蚀剂或负型抗蚀剂等。在使用液滴喷射法的情况下，不管使用何种材料，其表面张力和粘性都通过调整溶剂的浓度、添加界面活性剂等来适当地调整。
此外，也可以形成与半导体层151、152、161、162的侧面分别接触的绝缘层170a至170h。通过形成与半导体层151、152、161、162的侧面分别接触的绝缘层170a至170h，可以使在后面以覆盖半导体层151、152、161、162的方式形成的绝缘膜在每个半导体层端部上的覆盖性成为优良。因此，可以防止半导体层151、152、161、162与其他导电膜的短路、泄漏电流的发生、静电破坏等。
绝缘层170a至170h通过形成半导体层151、152、161、162之后，淀积氧化硅膜或氮化硅膜，使用各向异性蚀刻加工，来可以以自对准的方式形成。
此外，绝缘层170a至170h也可以通过对半导体层151、152、161、162的端部进行氧化处理来选择性地进行绝缘化而形成。可以通过在包含氧的气氛下的等离子体处理进行氧化处理。另外，也可以使用水溶液对表面进行氧化处理(也称为湿式氧化)。也可以首先在进行等离子体处理之前将卤素如氟或氯等引入到半导体层的端部，然后进行等离子体处理。通过添加卤素，由于氧化速度快所以优先地进行氧化，可以在半导体层的端部中形成厚度厚的绝缘层。
接下来，如图3D所示，形成栅极绝缘膜171、172，以充分覆盖半导体层151、152、161、162的表面及端部。优选的是，通过将与半导体层151、152、161、162的侧面接触的区域的厚度形成为厚，可以缓和电场集聚到半导体层151、152、161、162的端部，从而可以防止泄漏电流的发生等。
栅极绝缘膜171、172通过如下方法形成：通过使用等离子体CVD法或溅射法等形成绝缘膜，选择性地蚀刻布置有半导体层151、152的区域的周围来进行薄膜化，来形成厚度不同的栅极绝缘膜171、172。栅极绝缘膜171的薄膜化的效应在于使后面以半导体层151、152为激活层形成的晶体管以高速且低电压工作。此外，栅极绝缘膜172的厚度厚的效应在于可以提高后面将半导体层161、162用作激活层形成的晶体管的对于高电压的耐压性，从而可以提高可靠性。
在本实施方式中，栅极绝缘膜171的厚度优选为1nm以上且10nm以下，更优选为5nm左右。另一方面，栅极绝缘膜172的厚度优选为50nm以上且150nm以下，更优选为60nm以上且80nm以下。
栅极绝缘膜171、172由氧化硅、或者氧化硅和氮化硅的叠层结构形成即可。栅极绝缘膜171、172既可通过等离子体CVD法或减压CVD法淀积绝缘膜来形成，又可通过使用等离子体处理的固相氧化或固相氮化来形成。此外，通过等离子体处理对半导体层151、152、161、162的表面进行氧化或氮化，来形成栅极绝缘膜。像这样，通过半导体层的表面自然氧化而得到的绝缘膜很致密，其绝缘耐压高，并且其可靠性优良。
在通过表面自然氧化在半导体层表面上形成绝缘膜的情况下，也可以采用如下方法：如图6A所示，首先在布置有半导体层161、162的区域上选择性地提供有掩模的状态下，对半导体层151、152表面进行自然氧化来得到栅极绝缘膜171a、171b，然后在布置有半导体层151、152的区域上选择性地提供有掩模的状态下，对半导体层161、162表面进行自然氧化来得到栅极绝缘膜172a、172b，这样分别形成厚度薄的栅极绝缘膜171a、171b与厚度厚的栅极绝缘膜172a、172b。
或者，也可以采用如下方法：如图6B所示，对半导体层151、152、161、162的表面进行自然氧化，同时形成厚度薄的栅极绝缘膜171c、171d、172c、172d，然后在布置有半导体层161、162的区域上选择性地形成厚度薄的栅极绝缘膜172e，这样以叠层方式形成厚度厚的栅极绝缘膜。
在通过半导体层的表面自然氧化在半导体层表面上形成绝缘膜的情况下，由于其端部的覆盖性自然好，所以也可以从略如图3C所示的半导体层端部的绝缘层的形成。
在利用等离子体处理的固相氧化处理或固相氮化处理中，优选使用如下等离子体：使用微波(典型为2.45GHz)来激发，并且其电子密度为1×1011cm-3以上且1×1013cm-3以下，并且其电子温度为0.5eV以上且1.5eV以下。这是为了在固相氧化处理或固相氮化处理中，在500℃以下的温度下形成致密的绝缘膜并且获得实用的反应速度。
在通过该等离子体处理对半导体层表面进行氧化的情况下，在氧气气氛下(例如，在氧(O2)或一氧化二氮(N2O)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛下；或者在氧或一氧化二氮和氢(H2)和稀有气体的气氛下)进行等离子体处理。另外，在通过等离子体处理进行氮化的情况下，在氮气气氛下(例如，在氮(N2)和稀有气体(含有He、Ne、Ar、Kr、Xe中的至少一种)的气氛下；在氮、氢和稀有气体的气氛下；或者在NH3和稀有气体的气氛下)进行等离子体处理。作为稀有气体，例如可以使用Ar。此外，也可以使用Ar和Kr的混合气体。
注意，等离子体处理包括对半导体层、绝缘层、以及导电层进行的氧化处理、氮化处理、氧氮化处理、氢化处理、以及表面改性处理。当进行这些处理时，根据其目的来选择所提供的气体即可。
如下那样对半导体层进行氧化处理或氮化处理即可。首先，使处理室成为真空状态，然后从气体供应部引入含有氧或氮的等离子体处理用气体。将衬底设定为室温或利用温度控制部加热到100℃至550℃。
接下来，将微波从微波供应部供应给天线。然后，通过电介质板将微波从天线引入到处理室中，来产生等离子体。通过引入微波来激发等离子体，可以产生低电子温度(3eV以下，优选为1.5eV以下)且高电子密度(1×1011cm-3以上)的等离子体。可以通过利用由该高密度等离子体产生的氧自由基(有时也包括OH自由基)及/或氮自由基(有时也包括NH自由基)，对半导体层表面进行氧化或氮化。在将稀有气体如氩等混合于等离子体处理用气体中时，可以利用稀有气体的激发种来有效地产生氧自由基或氮自由基。在该方法中，通过有效地使用由等离子体激发的活性自由基，而可以在500℃以下的低温度下进行利用固相反应的氧化、氮化、或氧化及氮化的同时处理。
通过采用上述利用等离子体处理的固相氧化处理或固相氮化处理，即使使用耐热温度是700℃以下的玻璃衬底，也可以获得与以950℃至1050℃形成的热氧化膜同等的绝缘层。换句话说，可以形成可靠性高的膜作为晶体管的栅极绝缘层。
另外，作为栅极绝缘膜，也可以使用高介电常数材料。通过使用高介电常数材料作为栅极绝缘膜，可以降低栅极泄漏电流。作为典型的高介电常数材料，可以使用二氧化锆、氧化铪、二氧化钛、五氧化钽等。另外，也可以通过利用等离子体处理的固相氧化形成氧化硅层。
另外，厚度薄的氧化硅膜可以通过如下方法而形成：使用GRTA法、LRTA法等对半导体区域表面进行氧化，来形成热氧化膜。为了在低成膜温度下形成栅极泄漏电流低的致密绝缘膜，优选将氩等的稀有气体元素包含在反应气体中，来将它混入所形成的绝缘膜中。
此后，在栅极绝缘膜171、172上层叠形成用作栅电极层的厚度为20nm至100nm的第一导电膜和厚度为100nm至400nm的第二导电膜。第一导电膜和第二导电膜可以采用诸如溅射法、蒸镀法、CVD法之类的方法形成。第一导电膜和第二导电膜由选自钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、钕(Nd)中的元素、或者以所述元素为主成分的合金材料或者化合物材料形成即可。此外，作为第一导电膜和第二导电膜还可以使用以掺杂有磷等杂质元素的多晶硅膜为代表的半导体膜或AgPdCu合金。此外，栅电极层不限于两层结构，例如，可以采用依次层叠作为第一导电膜的厚度为50nm的钨膜、作为第二导电膜的厚度为500nm的铝和硅的合金(Al-Si)膜、作为第三导电膜的厚度为30nm的氮化钛膜形成的三层结构。此外，在采用三层结构的情况下，可以使用氮化钨代替第一导电膜的钨，使用铝和钛的合金膜(Al-Ti)代替第二导电膜的铝和硅的合金(Al-Si)膜，使用钛膜代替第三导电膜的氮化钛膜。此外，栅电极层还可以为单层结构。在本实施方式中，形成厚度为30nm的氮化钽作为第一导电膜，形成厚度为370nm的钨(W)作为第二导电膜。
接下来，使用光刻法将第一导电膜和第二导电膜加工为所希望的形状，以形成第一栅电极层173a、174a、175a、176a、以及第二栅电极层173b、174b、175b、176b的叠层结构作为栅电极(参照图4A)。通过使用ICP(InductivelyCoupledPlasma：感应耦合等离子体)蚀刻法，适当地调整蚀刻条件(施加到线圈型电极层的电力量、施加到衬底侧电极层的电力量和衬底侧的电极温度等)，从而可以将第一栅电极层和第二栅电极层蚀刻为具有所希望的锥形形状。此外，还可以根据掩模的形状控制锥形形状的角度等。注意，作为蚀刻用气体，可以适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体、以及以CF4、SF6或NF3等为代表的氟类气体或O2。
虽然在本实施方式中表示将第一栅电极层及第二栅电极层形成为具有垂直的侧面的例子，但是本发明不局限于此，第一栅电极层及第二栅电极层双方都可以具有锥形形状，或者可以只有一方栅电极层为锥形，而另一方栅电极层通过各向异性蚀刻具有垂直的侧面。锥形角度在层叠的栅电极层之间可以不同或相同。由于形成为锥形，由层叠在其上的膜的覆盖度提高，并且缺陷减少，因此可靠性提高。此外，在形成在半导体层151、152上的第一栅电极层173a、174a和第二栅电极层173b、174b中，与形成在半导体层161、162上的第一栅电极层175a、176a和第二栅电极层175b、176b相比，也可以将其沟道长度方向的长度形成为短。这是因为如下缘故：由于半导体层151、152、以及栅极绝缘膜171的厚度薄，所以可以在保持晶体管的特性的状态下实现进一步的微细化。
此外，通过在形成栅电极层时的蚀刻工序，栅极绝缘膜171、172稍微被蚀刻，其厚度有可能变薄(所谓的膜减少)。
接下来，以第一栅电极层173a、174a、175a、176a、以及第二栅电极层173b、174b、175b、176b为掩模添加赋予n型的杂质元素177，来形成第一n型杂质区域177a至177h(参照图4B)。在本实施方式中，作为包含杂质元素的掺杂气体使用磷化氢(PH3)(在该掺杂气体中，使用氢(H2)稀释PH3，气体中的PH3的比例为5％)，并且在80sccm的气体流量、54μA/cm的束电流、50kV的加速电压、以及7.0×1013ions/cm2的照射剂量的条件下，进行掺杂。这里，进行添加，来使第一n型杂质区域177a至177h以大约1×1017至5×1018/cm3的浓度包含赋予n型的杂质元素。在本实施方式中，作为赋予n型的杂质元素使用磷(P)。
接下来，形成覆盖半导体层152、161的一部分、以及162的掩模178a至178c。将掩模178a至178c、第一栅电极层173a、以及第二栅电极层173b用作掩模，添加赋予n型的杂质元素179，来形成第二n型杂质区域179a至179d、以及第三n型杂质区域177i、177j。在本实施方式中，作为包含杂质元素的掺杂气体使用磷化氢(PH3)(在该掺杂气体中，使用氢(H2)稀释PH3，气体中的PH3的比例为5％)，并且在80sccm的气体流量、540μA/cm的束电流、70kV的加速电压、以及5.0×1015ions/cm2的照射剂量的条件下，进行掺杂。这里，进行添加，来使第二n型杂质区域179a至179d以大约5×1019至5×1020/cm3的浓度包含赋予n型的杂质元素。此外，沟道形成区域180a形成在半导体层151中，而沟道形成区域180b形成在半导体层161中(参照图4C)。
第二n型杂质区域179a至179d是高浓度n型杂质区域，并且用作n型晶体管的源区、漏区。另一方面，第三n型杂质元素177i、177j是低浓度n型杂质区域，并且成为所谓的LDD(轻掺杂漏)区域。此外，第三n型杂质元素177i、177j由于形成在不被栅电极层覆盖的被称为Loff区域的区域，所以具有降低晶体管的截止电流的效应。结果，可以实现在施加高电压的状态下的可靠性高的晶体管。
在除去上述掩模178a至178c之后，形成覆盖半导体层151、161的掩模181a、181b。将掩模181a、181b、第一栅电极层174a、176a、以及第二栅电极层174b、176b用作掩模添加赋予p型的杂质元素182，来形成p型杂质区域182a至182d。在本实施方式中，使用硼(B)作为杂质元素，因此使用乙硼烷(B2H6)(在该掺杂气体中，使用氢(H2)稀释B2H6，气体中的B2H6的比例为15％)作为包含杂质元素的掺杂气体，在70sccm的气体流量、180μA/cm的束电流、80kV的加速电压、以及2.0×1015ions/cm2的照射剂量的条件下进行掺杂。这里，进行添加，来使p型杂质区域182a至182d以大约1×1020至5×1021atoms/cm3的浓度包含赋予p型的杂质元素。此外，沟道形成区域183a、183b分别形成在半导体层152、162中(参照图4D)。
p型杂质区域182a至182d是高浓度p型杂质区域，并且用作p型晶体管的源区、漏区。
为了激活杂质元素，也可以进行加热处理、强光照射或激光照射。在激活的同时，可以恢复对于栅极绝缘层的等离子体损害或对于栅极绝缘层和半导体层的界面的等离子体损害。
接下来，形成覆盖栅电极层、栅极绝缘层的层间绝缘膜。在本实施方式中，采用层间绝缘膜184的单层结构。作为层间绝缘膜184，既可使用采用了溅射法或等离子体CVD的氮化硅膜、氮氧化硅膜、氧氮化硅膜或氧化硅膜，又可使用其他包含硅的绝缘膜的两层或三层以上的叠层结构(参照图5A)。
接下来，在氮气气氛下在300℃至550℃的温度下进行1小时至12小时的热处理，进行对半导体层进行氢化的工序。优选在400℃至500℃的温度下进行。这一工序是通过作为层间绝缘层的绝缘膜184所含的氢来终止半导体层中的悬空键的工序。在本实施方式中，在410℃的温度下进行1小时的加热处理。
层间绝缘膜184还可以使用选自氮化铝(AlN)、氧氮化铝(AlON)、其中氮的含量多于氧的含量的氮氧化铝(AlNO)、氧化铝、类金刚石碳(DLC)、含氮碳膜(CN)以及含有无机绝缘材料的其它物质的材料来形成。此外，还可以使用硅氧烷树脂。注意，硅氧烷树脂相当于包含Si-O-Si键的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)键构成。作为取代基，可以使用至少包含氢的有机基(例如，烷基或芳香烃)。或者，可将氟基用作取代基。或者，可将至少含有氢的有机基以及氟基两者用作取代基。另外，也可以使用有机绝缘材料，作为有机材料可以使用聚酰亚胺、丙烯、聚酰胺、聚酰亚胺酰胺、抗蚀剂或苯并环丁烯、聚硅氮烷。也可以使用通过涂敷法形成的平坦性良好的涂敷膜。
层间绝缘膜184除了使用上述溅射法、等离子体CVD法以外，还可以使用浸渍法、喷涂法、刮刀法、辊涂法、帘涂法、刮刀涂布法、或蒸镀法等来形成。也可以通过液滴喷射法形成层间绝缘膜184。当使用液滴喷射法时，可以节省材料液体。另外，还可以使用如液滴喷射法那样能够转印或描绘图案的方法，例如印刷法(诸如丝网印刷或胶版印刷之类的图案形成方法)等。
接着，通过使用由抗蚀剂构成的掩模，在层间绝缘膜及栅极绝缘膜中形成到达半导体层及栅电极层的接触孔(开口部)。根据所使用的材料的选择比，可以进行一次或多次的蚀刻。此外，可以采用湿蚀刻及干蚀刻中的一方或双方。作为湿蚀刻的蚀刻剂，优选使用诸如包含氟化氢铵和氟化铵的混合溶液之类的氢氟酸类溶液。作为蚀刻用气体，可适当地使用以Cl2、BCl3、SiCl4或CCl4等为代表的氯类气体，以CF4、SF6或NF3等为代表的氟类气体或O2。此外，也可以将惰性气体添加到所使用的蚀刻用气体。作为所添加的惰性元素，可以使用选自He、Ne、Ar、Kr、Xe中的一种或多种元素。
以覆盖开口部的方式形成导电膜，并且通过光刻法将该导电膜蚀刻为所希望的形状，来形成与各源区或漏区的一部分或栅电极分别电连接的电极185a至185i。电极185a至185i也可以通过使用液滴喷射法、印刷法、电镀法等在预定的部分上选择性地形成导电层来形成。另外，还可以采用回流方法或镶嵌方法。电极185a至185i由诸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、Al、Ta、Mo、Cd、Zn、Fe、Ti、Zr、Ba之类的金属、Si、Ge、其合金或其氮化物来构成。此外，也可以采用它们的叠层结构。在本实施方式中，形成厚度为60nm的钛(Ti)膜、厚度为40nm的氮化钛膜、厚度为700nm的铝膜、厚度为200nm的钛(Ti)膜来形成叠层结构，并且将它们加工成所希望的形状。
通过以上工序，在同一衬底上包括构成第一电路群的晶体管190、191、以及构成第二电路群的晶体管192、193的半导体装置就完成(参照图5C)。
在本实施方式所示的半导体装置中，晶体管190、191的半导体层的厚度比晶体管192、193的半导体层的厚度薄，而晶体管190、191的栅极绝缘膜的厚度比晶体管192、193的栅极绝缘膜的厚度薄。
在本实施方式所示的半导体装置中，晶体管190、191的半导体层151、152的厚度优选为5nm以上且30nm以下，更优选为10nm以上且20nm以下。另一方面，晶体管192、193的半导体层161、162的厚度优选为25nm以上且100nm以下，更优选为50nm以上且60nm以下。
此外，在本实施方式所示的半导体装置中，晶体管190、191的栅极绝缘膜的厚度优选为1nm以上且10nm以下，更优选为5nm左右。另一方面，晶体管192、193的栅极绝缘膜的厚度优选为50nm以上且150nm以下，更优选为60nm以上且80nm以下。
在沟道形成区域的厚度厚且沟道长度短的情况下，因为源极和漏极之间的电场的影响，在栅极电压为阈值电压以下的亚阈值区域中，电流流在沟道形成区域的下一侧。因而，亚阈值上升，而且阈值电压降低。通过减薄沟道形成区域的厚度，电流流在沟道形成区域的下一侧的通路被遮挡，而可以抑制泄漏电流。因此，可以抑制亚阈值的上升，并可以抑制阈值电压的降低。因此，通过减薄沟道形成区域的厚度，可以抑制在沟道长度短的区域中的阈值电压的负偏移，并且可以制造亚阈值小的薄膜晶体管。由于亚阈值小，所以可以抑制当栅极电压为OV时的流过在源极和漏极之间的电流，同时可以降低阈值电压。
晶体管190、191的半导体层151、152的薄膜化起到使整个沟道形成区域耗尽层化的作用，而可以抑制短沟道效应。另外，可以降低晶体管的阈值电压。此外，通过使半导体层(或者，还包括栅极绝缘层)薄膜化，可以实现晶体管的微细化，从而可以实现低电压驱动、高速工作、以及低耗电量化。
另一方面，在晶体管192、193中，通过使半导体层161、162的厚度比晶体管190、191的半导体层151、152厚，可以提高对高施加电压的耐压性，以实现高可靠性。与此同样，栅极绝缘膜的厚膜化可以降低栅极泄漏电流。
像这样，在本发明中，通过使半导体层的厚度彼此不同，可以在同一衬底上形成多个对于被要求的每个特性最合适的晶体管。注意，本实施方式所示的晶体管的制造方法不局限于此，还可以应用于顶栅型(平面型)、底栅型(反交错型)、或者在沟道区域上下夹着栅极绝缘膜布置有两个栅电极层的双栅型、其他结构。
图1A和1B表示根据本实施方式而制造的利用本发明的半导体装置的一个例子。图1A是根据本实施方式而制造的半导体装置的平面图，而图1B是沿着图1A中的线X-Y的截面图。
如图1A所示，在同一支撑衬底101上形成有第一电路群1201和第二电路群1202。使用由厚度薄的半导体层及厚度薄的栅极绝缘膜形成的晶体管190、191构成第一电路群1201，而使用由厚度厚的半导体层及厚度厚的栅极绝缘膜形成的晶体管192、193构成第二电路群1202。第一电路群1201是主要被要求高速工作和低电压工作的电路群，而第二电路群1202是主要被要求低泄漏电流、在高外加电压下的高可靠性的电路群。
图11至图13说明使用本发明的具有显示功能的半导体装置的例子。
图11表示有源矩阵型的显示装置。在绝缘衬底1001上形成有将多个像素电路排列成矩阵形状的像素部1002；数据驱动器1003；以及扫描驱动器1004。而且，由相对衬底1005覆盖其上表面来密封。显示装置的驱动所需要的控制信号、视频信号、以及驱动电源的供应从外部经过柔性印刷电路板(FPC)1006进行。
这里，数据驱动器1003在其内部进行用来将从外部供应的视频信号输入到每个像素的处理，并且是在显示装置中被要求比较高速工作的电路。因此，在该区域中，优选使用由厚度薄的半导体层及厚度薄的栅极绝缘膜形成的晶体管构成电路。
另一方面，扫描驱动器1004与数据驱动器1003相比，其工作速度慢，但是有时包括驱动电压较高的区域。像素部1002的工作速度也比周围的数据驱动器1003、扫描驱动器1004慢，但是由于需要在一定的期间内保持被输入的视频信号，所以构成像素的晶体管被要求泄漏电流的降低。因此，扫描驱动器1004和像素部1002优选使用由厚度厚的半导体层及厚度厚的栅极绝缘膜形成的晶体管构成电路。
此外，数据驱动器1003、扫描驱动器1004由经过FPC1006从外部输入的控制信号工作。由于设置在外部的控制器IC等的驱动电压比一般的显示装置低，所以通常在很多情况下，在对显示装置输入信号之后使用电平转移电路等来进行信号振幅的升压等。但是，根据本发明，通过使用由厚度薄的半导体层及厚度薄的栅极绝缘膜形成的晶体管构成数据驱动器1003、扫描驱动器1004，可以实现低电压工作而使得其工作电压与外部的控制器IC同等，因此不需要设置电平转移电路等，从而可以贡献于电路规模的缩小或耗电量的降低。
注意，作为具有这种方式的有源矩阵型显示装置，有液晶显示器、电致发光(EL)显示器、电场效应型显示器、以及电子纸等，本发明可以应用于这些任何方式的显示装置。
图12表示在图11中的像素部1002设置液晶显示元件作为显示元件的液晶显示装置的例子。图12是相对于图11的线A-B的截面图。
设置在数据驱动器1003中的晶体管250、251通过与图1B的晶体管190、191同样地制造，并且具有薄膜化了的单晶半导体层及厚度薄的栅极绝缘膜。另一方面，设置在像素部1002中的晶体管252通过与图1B的晶体管192、193同样地制造，并且具有厚度厚的单晶半导体层及厚度厚的栅极绝缘膜。注意，在像素部1002中还形成有电容元件253。
以与晶体管252的电极接触的方式形成像素电极层235。像素电极层235在制造透过型液晶显示面板的情况下，可以使用含有氧化钨的铟氧化物、含有氧化钨的铟锌氧化物、含有氧化钛的铟氧化物、含有氧化钛的铟锡氧化物等。当然，也可以使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、添加了氧化硅的铟锡氧化物(ITSO)等。此外，作为具有反射性的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、以及这些的合金构成的导电膜等。
像素电极层235可以采用蒸镀法、溅射法、CVD法、印刷法或液滴喷射法等来形成。
接着，以覆盖像素电极层235的方式通过印刷法或旋转涂敷法形成被称作定向膜的绝缘层231。注意，当采用丝网印刷法、胶版印刷法时，可以选择性地形成绝缘层231。然后，进行研磨。接着，通过液滴喷射法在形成有像素的区域的周边形成密封剂282。
然后，将设有用作定向膜的绝缘层233、用作相对电极的导电层239、用作彩色滤光片的着色层234、以及偏振片237的相对衬底1005与作为TFT衬底的支撑衬底即绝缘衬底1001中间夹有间隔物281彼此贴合，并且在其空隙设置液晶层232，以可以制造液晶显示面板。支撑衬底的绝缘衬底1001的与具有元件的表面相反一侧也设有偏振片238。在密封剂中也可以混入有填料，再者，在相对衬底1005上也可以形成有屏蔽膜(黑矩阵)等。注意，作为形成液晶层的方法，可以采用分配器法(滴落法)、在贴合具有元件的支撑衬底即绝缘衬底1001和相对衬底1005之后利用毛细现象注入液晶的浸渍法(抽吸法)。
图13表示在图11中的像素部1002设置发光元件作为显示元件的发光显示装置的例子。图13是对应于图11的线A-B的截面图。
设置在数据驱动器1003中的晶体管350、351通过与图1A和1B的晶体管190、191同样地制造，并且具有薄膜化了的单晶半导体层及厚度薄的栅极绝缘膜。另一方面，设置在像素部1002中的晶体管352通过与图1A和1B的晶体管192、193同样地制造，并且具有厚度厚的单晶半导体层及厚度厚的栅极绝缘膜。注意，作为显示元件具有发光元件325。
以与晶体管352的电极接触的方式形成作为像素电极层的第一电极层320。在从作为支撑衬底的绝缘衬底1001一侧发射光的情况下，第一电极层320可以采用铟锡氧化物(ITO)、含有氧化硅的铟锡氧化物(ITSO)、包含氧化锌(ZnO)的铟锌氧化物(IZO(indiumzincoxide))、氧化锌(ZnO)、在ZnO中掺杂了镓(Ga)的物质、氧化锡(SnO2)、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物等来形成。
此外，即使采用不具有透光性的金属薄膜等材料形成第一电极层320，也通过使其厚度减薄(优选为5nm至30nm的厚度)来处于能够透过光的状态，可以从第一电极层320发射光。此外，作为可以用作第一电极层320的金属薄膜，可以使用由钛、钨、镍、金、铂、银、铝、镁、钙、锂、锌、这些的合金构成的导电膜、或者由以上述元素为主成分的化合物材料如氮化钛、TiSiXNY、WSiX、氮化钨、WSiXNY、NbN等构成的膜。
第一电极层320只要与源电极层或漏电极层110a电连接即可，因此其连接结构不局限于本实施方式。可以采用如下结构：在作为源电极层或漏电极层的电极上形成用作层间绝缘层的绝缘层，并且通过布线层电连接到第一电极层320。此外，在采用将所产生的光发射到与作为支撑衬底的绝缘衬底1001相反的一侧的结构的情况(制造顶部发射型的显示面板的情况)下，可以使用Ag(银)、Au(金)、Cu(铜)、W(钨)、Al(铝)等。
接着，选择性地形成绝缘层321(也被称为分隔壁)。绝缘层321形成为在第一电极层320上具有开口部。在本实施方式中，将绝缘层321形成在整个表面上，并且使用抗蚀剂等的掩模进行蚀刻来加工。在采用能够选择性地直接形成的液滴喷射法或印刷法等形成绝缘层321的情况下，不一定需要通过蚀刻的加工。
作为绝缘层321可以使用如下材料：氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、氧氮化铝、以及其他无机绝缘材料；丙烯酸、甲基丙烯酸、以及这些的衍生物；聚酰亚胺、芳香族聚酰胺、聚苯并咪唑等的耐热高分子；或者硅氧烷树脂材料。也可以使用丙烯、聚酰亚胺等的感光、非感光材料来形成。绝缘层321优选为曲率半径连续地改变的形状，使得形成在其上的电致发光层322、第二电极层323的覆盖性提高。
作为电致发光层322，通过使用蒸镀掩模的蒸镀法等来选择性地形成显示红色(R)、绿色(G)、和蓝色(B)的发光的材料。与彩色滤光片同样地，可以通过液滴喷射法形成显示红色(R)、绿色(G)、和蓝色(B)的发光的材料(低分子材料、或者高分子材料等)。在此情况下，因为即使不使用掩模也可以分别涂敷RGB，所以优选的。在电致发光层322上层叠形成第二电极层323，来完成使用发光元件并具有显示功能的显示装置。
虽然未图示，但以覆盖第二电极层323的方式提供钝化膜是很有效的。在构成显示装置时提供的钝化膜可以具有单层结构或多层结构。作为钝化膜可以使用：包含氮化硅、氧化硅、氧氮化硅、氮氧化硅、氮化铝(AlN)、氧氮化铝、氮含量多于氧含量的氮氧化铝、氧化铝、类金刚石碳(DLC)、或含氮的碳膜的绝缘膜的单层、或者组合该绝缘膜的叠层。例如，可以使用如含氮的碳膜和氮化硅的叠层、有机材料、如苯乙烯聚合物等的高分子材料的叠层。另外，也可以使用硅氧烷材料(无机硅氧烷、有机硅氧烷)。
此时，优选使用覆盖率好的膜作为钝化膜，使用碳膜，特别是DLC膜是很有效的。由于可以在室温至100℃以下的温度范围内形成DLC膜，因此也可以容易在耐热性低的电致发光层的上方形成膜。DLC膜由于对氧的阻挡效果很高，从而能够抑制电致发光层的氧化。因此，可以防止在随后进行的密封工序中电致发光层被氧化的问题。
在作为支撑衬底的绝缘衬底1001和相对衬底1005之间封入填充剂，并且使用密封剂来密封。也可以采用滴落法来封入填充剂。也可以填充氮等的惰性气体代替填充剂。此外，通过在显示装置内设置干燥剂，可以防止由水分引起的发光元件的劣化。
另外，在本实施方式中，虽然示出了使用玻璃衬底密封发光元件及液晶元件的情况，然而，密封处理是指保护发光元件免受水分影响的处理，使用下述方法中的任一种方法：使用覆盖材料机械封入的方法、使用热固性树脂或紫外光固化性树脂封入的方法、使用金属氧化物或金属氮化物等阻挡能力高的薄膜密封的方法。作为覆盖材料，可以使用玻璃、陶瓷、塑料或金属，但是当光射出到覆盖材料一侧时必须使用透光性的材料。另外，覆盖材料和形成有上述发光元件的衬底使用热固性树脂或紫外光固化性树脂等密封剂彼此贴合，并且通过热处理或紫外线照射处理固化树脂来形成密闭空间。在该密闭空间中设置以氧化钡为代表的吸湿材料也是有效的。该吸湿材料可以接触地设在密封剂上，或者也可以设在分隔壁上或周围部分，以便不阻碍来自发光元件的光。而且，也可以使用热固性树脂或紫外光固化性树脂填充覆盖材料和形成有发光元件的衬底之间的空间。在这种情况下，在热固性树脂或紫外光固化性树脂中添加以氧化钡为代表的吸湿材料是很有效的。
图14A和14B示出无线IC标签的一例。在绝缘衬底1101上设置有天线1102、具有整流电路等的电源电路1103、对每个指令进行处理的逻辑电路1104、存储器1105等。天线1102接收从读写器1106输出且包含指令的载波，而具有整流电路等的电源电路1103利用由天线1102接收的载波产生为IC标签的处理、反应而需要的电源。由天线1102接收的载波包含来自读写器1106的指令。当包括在逻辑电路1104中的解调电路抽出所述指令时，逻辑电路1104根据该指令的抽出读出储存在存储器1105中的数据而产生反应信号，在调制电路中将反应信号叠加到载波上，然后从天线1102输出。
图14B示出沿着图14A中的线C-D的截面图。设置在逻辑电路1104中的晶体管450、451通过与图1A和1B的晶体管190、191同样地制造，并且具有薄膜化了的单晶半导体层及厚度薄的栅极绝缘膜。另一方面，设置在存储器1105中的晶体管452、453通过与图1A和1B的晶体管192、193同样地制造，并且具有厚度厚的单晶半导体层及厚度厚的栅极绝缘膜。注意，形成有绝缘层455，并且在该绝缘层455上形成有用作天线的导电层456。虽然在图14A中的线C-D之间不设置有天线1102，但是由于在绝缘层455上设置有天线1102，所以在图14B中模式表示该结构。
在这种无线IC标签中，逻辑电路1104由于被要求使用有限的生成电力的确工作，所以被要求其驱动电压的低电压化。此外，在存储器1105是只进行读出工作的ROM的情况下，被要求同样的特性。为了构成这种电路群，优选使用由厚度薄的半导体层及厚度薄的栅极绝缘膜形成的晶体管构成电路。
另一方面，具有整流电路等的电源电路1103不管天线1102所接收的载波强弱，都被要求稳定的电源产生工作。此外，由于在天线1102的接收电力大的情况下，构成整流电路的晶体管受到很大的压力，所以被要求在这种情况下的充分的可靠性。另一方面，在存储器1105具有电写入/改写功能的情况下，为了确实地保持电写入的信息，也被要求充分的可靠性。为了构成这种电路群，优选使用由厚度厚的半导体层、以及厚度厚的栅极绝缘膜形成的晶体管构成电路。
如上那样，根据本发明可以制造耗电量低且给予有高可靠性的半导体装置。
实施方式2
在本实施方式中，描述根据本发明制造具有与实施方式1不同的方式的半导体装置的例子。
虽然在实施方式1中，描述通过贴附在支撑衬底上形成两种或三种以上的厚度不同的多个单晶半导体层的方法，但是例如也可以采用如下方法，即，在支撑衬底上形成非晶半导体膜，对此进行晶化处理来得到多晶半导体膜，将该多晶半导体膜除去为仅保留所希望的区域，然后通过贴附在该被除去的区域中形成所述厚度不同的多个单晶半导体层。
在支撑衬底上形成非晶半导体膜，对此进行晶化处理来得到多晶半导体膜的工序在本说明书中没有特别的限制，根据支撑衬底的材料适当地选择工序中的温度、负载等条件合适的公知方法来进行即可。此外，通过贴附在其中所希望的区域中形成有多晶半导体膜的支撑衬底上形成所述厚度不同的多个单晶半导体层的方法也根据实施方式1所示的方法来进行即可。
而且，将半导体层加工为所希望的形状形成栅电极、源电极、漏电极来制造晶体管的方法也根据实施方式1所示的方法来进行即可。
图7示出根据本实施方式制造的半导体装置的截面结构。在同一支撑衬底上制造有：使用由厚度薄的半导体层及厚度薄的栅极绝缘膜形成的晶体管190、191构成的第一电路群1201；使用由厚度厚的半导体层及厚度厚的栅极绝缘膜形成的晶体管192、193构成的第二电路群1202；以及使用由对非晶半导体膜进行晶化处理来得到的多晶半导体膜形成的晶体管1300、1301构成的第三电路群1302。
第一电路群1201是主要被要求高速工作、低电压工作的电路群，而第二电路群1202是主要被要求低泄漏电流、在高外加电压下的高可靠性的电路群。此外，关于第三电路群，使用多晶半导体膜形成的晶体管在每个元件之间容易产生其阈值电压、电场效应迁移率等的不均匀，所以优选构成以比较难以受到元件不均匀性的影响的数字电路等为中心的电路群。
此外，根据本实施方式所示的结构，可以在支撑衬底上容易形成大面积的多晶半导体层。因此，在如实施方式1那样的仅通过多个单晶半导体层的贴附而难以实现的大面积上，可以比较均匀地形成晶体管。因此，制造在形成有这种多晶半导体层的区域的第三电路群优选用作构成具有大屏幕的显示装置的像素部的电路群。
实施方式3
在本实施方式中，表示在支撑衬底上设置厚度不同的单晶半导体层的另一方法。
如实施方式1所示，也可以将厚度不同的单晶半导体层从作为母体的半导体衬底分离而接合在支撑衬底上，来在同一衬底上形成厚度不同的单晶半导体层，另外，也可以将单晶半导体层分离而接合在支撑衬底上，然后将单晶半导体层选择性地薄膜化，来在同一衬底上形成厚度不同的单晶半导体层。
半导体层的薄膜化既可通过一次蚀刻工序来进行，又可通过多次蚀刻工序来进行。此外，既可通过使用蚀刻气体(或蚀刻溶液)直接蚀刻半导体层，又可部分地处理半导体层表面来改变其性质，并且选择性地仅除去改变性质的区域。
图2A至2D示出通过多个工序使半导体层薄膜化的例子。在图2A中，在支撑衬底10上形成有具有接合面的绝缘层11和半导体层12。在半导体层12上的所希望的区域上选择性地形成掩模13(参照图2B)。接着，通过等离子体处理14选择性地改变半导体层12的性质(在本实施方式中进行氧化)，形成改变性质的区域15(参照图2C)。接着，以不蚀刻半导体层12且选择性地仅蚀刻改变性质的区域15的条件(蚀刻气体、蚀刻溶液)除去改变性质的区域15，来形成部分薄膜化了的半导体层16(参照图2D)。通过反复该图2C和2D的处理，可以将半导体层减薄到所希望的厚度。
结果，在同一支撑衬底10上得到薄膜化了的半导体层16和半导体层12。然后，根据其他实施方式，形成将每个半导体层用作激活层的晶体管群来构成电路即可。
通过使用根据上述工序形成的厚度不同的单晶半导体层，可以制造作为本发明的一个方式的耗电量低且给予有高可靠性的半导体装置。
实施方式4
本发明的半导体装置的特征在于通过贴附在支撑衬底101上形成厚度薄的单晶半导体层150和厚度厚的单晶半导体层160，但是有时在每个单晶半导体层的最外表面保留因离子照射工序而残留的分离面的一部分(参照图17A)。由于该分离面51、52的平坦性比通常的单晶半导体层的表面状态不好，所以必须要改善表面状态，以免在后面工序上产生不良。
作为除去这样的分离面51、52的方法，典型地说，如图17B和17C所示，例如进行表面氧化来使分离面51、52氧化(53、54)，然后在还原性气氛下除去(55、56)氧化层53、54，除此以外，还有通过化学机械抛光(CMP)的表面抛光。
但是，如本发明那样，由于在同一表面上形成有厚度不同的半导体层的情况下，以支撑衬底表面为基准面的每个半导体层的最外表面的高度之间有差异，所以通过CMP除去分离层很有困难。
在此情况下，如图17D所示，优选通过在支撑衬底101上的后面贴附厚度薄的单晶半导体层150的区域上选择性地形成基底膜57，来在贴附单晶半导体层150、160时，使厚度薄的单晶半导体层150的最外表面的高度和厚度厚的单晶半导体层160的最外表面的高度大概相同。
然后，如图17E所示，可以通过CMP工序来进行单晶半导体层表面的分离面51、52的除去(58、59)。
使用通过上述工序形成的厚度不同的单晶半导体层来可以制造作为本发明的一个方式的耗电量低且给予有高可靠性的半导体装置。
实施方式5
通过应用本发明，可以制造各种具有显示功能的半导体装置。换言之，本发明可以应用于将这些具有显示功能的半导体装置组合到显示部而构成的各种电子设备。在本实施方式中，描述包括以具有高性能且给予高可靠性为目的的具有显示功能的半导体装置的电子设备的例子。
作为上述根据本发明的电子设备，可以举出电视装置(简称为电视机、或者电视接收机)、数码相机、数码摄像机等的影像拍摄装置、便携式电话装置(简称为移动电话机、手机)、PDA等便携式信息终端、便携式游戏机、计算机用监视器、计算机、汽车音响等的声音再现装置、家用游戏机等的具备记录媒体(具体地说，DVD)的图像再现装置等。参照图8A至8E说明其具体例子。
图8A所示的便携式信息终端设备包括主体9201、显示部9202等。显示部9202可以应用本发明的半导体装置。结果，可以提供具有高性能及高可靠性的便携式信息终端设备。
图8B所示的数码摄像机包括显示部9701、显示部9702等。显示部9701可以应用本发明的半导体装置。结果，可以提供具有高性能及高可靠性的数码摄像机。
图8C所示的移动电话机包括主体9101、显示部9102等。显示部9102可以应用本发明的半导体装置。结果，可以提供具有高性能及高可靠性的移动电话机。
图8D所示的便携式电视装置包括主体9301、显示部9302等。显示部9302可以应用本发明的半导体装置。结果，可以提供具有高性能及高可靠性的便携式电视装置。此外，可以将本发明的半导体装置广泛地应用于如下的电视装置：安装到移动电话机等的便携式终端的小型电视装置；能够搬运的中型电视装置；以及大型电视装置(例如40英寸以上)。
图8E所示的便携式计算机包括主体9401、显示部9402等。显示部9402可以应用本发明的半导体装置。结果，可以提供具有高性能及高可靠性的便携式计算机。
像这样，根据本发明的半导体装置，可以提供具有高性能及高可靠性的电子设备。
实施方式6
通过使用根据本发明制造的具有显示元件的半导体装置可以完成电视装置。在此描述以具有高性能且给予高可靠性为目的的电视装置的例子。
图15是表示电视装置(液晶电视装置或EL电视装置等)的主要结构的框图。在显示面板上形成TFT，并且包括如下情况：在衬底上一起形成像素区域1901和扫描线驱动电路1903，将信号线驱动电路1902作为驱动器IC另行安装的情况；以及在衬底上一起形成像素区域1901、信号线驱动电路1902、以及扫描线驱动电路1903的情况等。本发明可以采用任何方式。
作为其他外部电路的结构，在视频信号的输入一侧包括视频信号放大电路1905、视频信号处理电路1906、以及控制电路1907等，该视频信号放大电路1905放大由调谐器1904接收的信号中的视频信号，该视频信号处理电路1906将从视频信号放大电路1905输出的信号转换为与红、绿、蓝各种颜色对应的色信号，该控制电路1907将该视频信号转换为驱动器IC的输入规格。控制电路1907将信号分别输出到扫描线一侧和信号线一侧。在进行数字驱动的情况下，也可以具有如下结构，即在信号线一侧设置信号分割电路1908，并且将输入数字信号分成m个来供给。
由调谐器1904接收的信号中的音频信号被传送到音频信号放大电路1909，并且其输出经过音频信号处理电路1910供给到扬声器1913。控制电路1911从输入部1912接收接收站(接收频率)和音量的控制信息，并且将信号传送到调谐器1904、音频信号处理电路1910。
如图16A和16B所示，将显示模块安装在框体中，从而可以完成电视装置。将安装有FPC的如图11那样的显示面板一般称作显示模块。因此，当使用如图13所示的EL显示模块时，可以完成EL电视装置，而当使用如图12所示的液晶显示模块时，可以完成液晶电视装置。由显示模块形成主屏2003，并且作为其他附属设备具有扬声器部2009、操作开关等。像这样，根据本发明可以完成电视装置。
此外，也可以使用相位差板、偏振片来遮断从外部入射的光的反射光。如果是顶部发射型半导体装置，也可以将成为分隔壁的绝缘层着色并用作黑矩阵。可以采用液滴喷射法等来形成该分隔壁，也可以将碳黑等混合到颜料类黑色树脂、聚酰亚胺等树脂材料中来形成，还可以采用其叠层。也可以通过液滴喷射法将不同的材料多次喷射到同一区域，以形成分隔壁。使用λ/4板和λ/2板作为相位差板，并且设计成能够控制光即可。作为其结构，从TFT元件衬底一侧按顺序形成有发光元件、密封衬底(密封件)、相位差板(λ/4板、λ/2板)、以及偏振片，其中，从发光元件发射的光通过它们从偏振片一侧发射到外部。将上述相位差板、偏振片设置在光发射的一侧即可，或者在进行双面发射的双面发射型半导体装置中，也可以设置在两侧。此外，在偏振片的外侧也可以具有反射防止膜。由此，可以显示更高清晰并精密的图像。
如图16A所示，在框体2001中安装有利用显示元件的显示用面板2002，可以由接收器2005接收普通的电视广播，而且，可以通过经由调制解调器2004连接到采用有线或无线方式的通信网络，进行单方向(从发送者到接收者)或双方向(在发送者和接收者之间或在接收者之间)的信息通信。可以使用安装在框体中的开关或另行设置的遥控操作机2006来操作电视装置。也可以在该遥控操作机2006中设置有用于显示输出信息的显示部2007。
另外，在电视装置中，除了主屏2003之外，也可以使用第二显示用面板形成子屏2008，来附加有显示频道或音量等的结构。在这种结构中，可以使用视角优良的EL显示用面板形成主屏2003，而使用能够以低耗电量来显示的液晶显示用面板形成子屏。另外，为了优先低耗电量，也可以使用液晶显示用面板形成主屏2003，并且使用EL显示用面板形成子屏，以使子屏能够亮灭。通过使用本发明，即使使用这种大尺寸衬底并且使用许多TFT、电子部件，也可以生产率高地形成具有高性能及高可靠性的半导体装置。
图16B示出具有例如20英寸至80英寸的大型显示部的电视装置，其包括框体2010、显示部2011、作为操作部的遥控装置2012、扬声器部2013等。本发明适用于显示部2011的制造。图16B的电视装置是壁挂式的，所以不需要大的设置空间。
根据本发明，可以生产率高地制造具备显示功能且具有高性能及高可靠性的半导体装置。因此，可以生产率高地制造具有高性能及高可靠性的电视装置。
当然，本发明不局限于电视装置，可以应用于各种各样的用途，如个人计算机的监视器、尤其是大面积的显示媒体如火车站或机场等的信息显示板或者街头上的广告显示板等。
本申请基于2007年5月18日向日本专利局递交的序列号为NO.2007-133382的日本专利申请，该申请的全部内容通过引用被结合在本申请中。

Claims (5)

1.一种用于制造半导体设备的方法，其特征在于，包括以下步骤：
在第一半导体衬底中形成第一分离层，而在第二半导体衬底中形成第二分离层，所述第一分离层在所述第一半导体衬底中所处的深度不同于所述第二分离层在所述第二半导体衬底中所处的深度；
将所述第一半导体衬底以及所述第二半导体衬底与支撑衬底接合；
对所述第一分离层上的所述第一半导体衬底进行剥离以在所述支撑衬底上形成第一单晶半导体层，并对所述第二分离层上的所述第二半导体衬底进行剥离以在所述支撑衬底上形成第二单晶半导体层，其中所述第一单晶半导体层比所述第二单晶半导体层薄；
对所述第一单晶半导体层和所述第二单晶半导体层进行处理以分别形成第一岛状半导体层和第二岛状半导体层；
在所述第一岛状半导体层上形成第一栅绝缘膜并在所述第二岛状半导体层上形成第二栅绝缘膜；
在所述第一岛状半导体层和所述第二岛状半导体层的每一个上形成栅极；
引入杂质元素以在所述第一岛状半导体层和所述第二岛状半导体层的每一个中形成杂质区域；
形成电连接到所述杂质区域的每一个的电极。
2.一种用于制造半导体设备的方法，其特征在于，包括以下步骤：
在第一半导体衬底中形成第一分离层，而在第二半导体衬底中形成第二分离层，所述第一分离层在所述第一半导体衬底中所处的深度不同于所述第二分离层在所述第二半导体衬底中所处的深度；
将所述第一半导体衬底以及所述第二半导体衬底与支撑衬底接合；
对所述第一分离层上的所述第一半导体衬底进行剥离以在所述支撑衬底上形成第一单晶半导体层，并对所述第二分离层上的所述第二半导体衬底进行剥离以在所述支撑衬底上形成第二单晶半导体层，其中所述第一单晶半导体层比所述第二单晶半导体层薄；
对所述第一单晶半导体层和所述第二单晶半导体层进行处理以分别形成第一岛状半导体层和第二岛状半导体层；
对所述第一岛状半导体层和所述第二岛状半导体层的每个表面进行氧化，以在所述第一岛状半导体层上形成第一栅绝缘膜并在所述第二岛状半导体层上形成第二栅绝缘膜；
在所述第一岛状半导体层和所述第二岛状半导体层的每一个上形成栅极；
引入杂质元素以在所述第一岛状半导体层和所述第二岛状半导体层的每一个中形成杂质区域；
形成电连接到所述杂质区域的每一个的电极。
3.如权利要求1或2所述的用于制造半导体设备的方法，其特征在于，所述第一分离层和所述第二分离层是通过用氢离子对所述第一半导体衬底和所述第二半导体衬底进行照射形成的。
4.如权利要求1或2所述的用于制造半导体设备的方法，其特征在于，所述第一岛状半导体层被用于显示装置的数据驱动器、逻辑电路、以及只读存储器电路中的至少一个，并且
所述第二岛状半导体层被用于所述显示装置的扫描驱动器、电源电路、以及以电方式进行写入/改写的存储电路中的至少一个。
5.如权利要求1或2所述的用于制造半导体设备的方法，其特征在于，所述第一栅绝缘膜比所述第二栅绝缘膜薄。
CN201110229034.4A 2007-05-18 2008-03-27 用于制造半导体设备的方法 Expired - Fee Related CN102280409B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007133382 2007-05-18
JP2007-133382 2007-05-18
CN2008100883517A CN101308853B (zh) 2007-05-18 2008-03-27 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2008100883517A Division CN101308853B (zh) 2007-05-18 2008-03-27 半导体装置

Publications (2)

Publication Number Publication Date
CN102280409A CN102280409A (zh) 2011-12-14
CN102280409B true CN102280409B (zh) 2015-11-25

Family

ID=40026596

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2008100883517A Expired - Fee Related CN101308853B (zh) 2007-05-18 2008-03-27 半导体装置
CN201110229034.4A Expired - Fee Related CN102280409B (zh) 2007-05-18 2008-03-27 用于制造半导体设备的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN2008100883517A Expired - Fee Related CN101308853B (zh) 2007-05-18 2008-03-27 半导体装置

Country Status (4)

Country Link
US (1) US7750345B2 (zh)
JP (1) JP5527941B2 (zh)
KR (1) KR20080101654A (zh)
CN (2) CN101308853B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581260B2 (en) * 2007-02-22 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a memory
US8736587B2 (en) * 2008-07-10 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5740132B2 (ja) 2009-10-26 2015-06-24 株式会社半導体エネルギー研究所 表示装置及び半導体装置
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
FR3037438B1 (fr) * 2015-06-09 2017-06-16 Soitec Silicon On Insulator Procede de fabrication d'un element semi-conducteur comprenant une couche de piegeage de charges
FR3058561B1 (fr) 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN107845646A (zh) * 2017-10-25 2018-03-27 上海中航光电子有限公司 一种阵列基板及其制作方法、显示面板和显示装置
KR102522888B1 (ko) * 2017-11-02 2023-04-19 도레이 카부시키가이샤 집적 회로 및 그의 제조 방법 그리고 그것을 사용한 무선 통신 장치
CN110620120B (zh) * 2019-09-25 2022-07-29 福州京东方光电科技有限公司 阵列基板及其制作方法、显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509602B2 (en) * 1997-09-20 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and manufacturing method thereof
CN1492481A (zh) * 2002-09-25 2004-04-28 ������������ʽ���� 单晶硅及soi基板、半导体装置及其制造方法、显示装置
US6740939B2 (en) * 2001-05-02 2004-05-25 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
US6906347B2 (en) * 1999-01-11 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206749A (en) 1990-12-31 1993-04-27 Kopin Corporation Liquid crystal display having essentially single crystal transistors pixels and driving circuits
US5376561A (en) 1990-12-31 1994-12-27 Kopin Corporation High density electronic circuit modules
US5475514A (en) 1990-12-31 1995-12-12 Kopin Corporation Transferred single crystal arrayed devices including a light shield for projection displays
US7075501B1 (en) 1990-12-31 2006-07-11 Kopin Corporation Head mounted display system
US5256562A (en) 1990-12-31 1993-10-26 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
US5258325A (en) 1990-12-31 1993-11-02 Kopin Corporation Method for manufacturing a semiconductor device using a circuit transfer film
ATE180578T1 (de) 1992-03-13 1999-06-15 Kopin Corp Am kopf getragene anzeigevorrichtung
JP2920580B2 (ja) * 1992-08-19 1999-07-19 セイコーインスツルメンツ株式会社 半導体装置
US5705424A (en) 1992-09-11 1998-01-06 Kopin Corporation Process of fabricating active matrix pixel electrodes
CA2143647C (en) 1992-09-11 2005-11-15 Mark B. Spitzer Color filter system for display panels
US5781164A (en) 1992-11-04 1998-07-14 Kopin Corporation Matrix display systems
JP4286644B2 (ja) * 1996-01-19 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10261803A (ja) * 1997-03-18 1998-09-29 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JPH11163363A (ja) 1997-11-22 1999-06-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
US6576924B1 (en) 1999-02-12 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having at least a pixel unit and a driver circuit unit over a same substrate
JP3616534B2 (ja) * 1999-09-30 2005-02-02 沖電気工業株式会社 半導体基板の製造方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
TW200302511A (en) * 2002-01-28 2003-08-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2003270665A (ja) * 2002-03-15 2003-09-25 Seiko Epson Corp 電気光学装置、及び電子機器
JP4481013B2 (ja) * 2002-04-16 2010-06-16 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 基板および基板の製造法
JP4837240B2 (ja) * 2002-09-25 2011-12-14 シャープ株式会社 半導体装置
JP2004319988A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
CN1901228A (zh) * 2005-07-22 2007-01-24 精工爱普生株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6509602B2 (en) * 1997-09-20 2003-01-21 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile memory and manufacturing method thereof
US6906347B2 (en) * 1999-01-11 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6740939B2 (en) * 2001-05-02 2004-05-25 Renesas Technology Corp. Semiconductor device and manufacturing method thereof
CN1492481A (zh) * 2002-09-25 2004-04-28 ������������ʽ���� 单晶硅及soi基板、半导体装置及其制造方法、显示装置

Also Published As

Publication number Publication date
JP5527941B2 (ja) 2014-06-25
KR20080101654A (ko) 2008-11-21
US7750345B2 (en) 2010-07-06
CN102280409A (zh) 2011-12-14
JP2009004745A (ja) 2009-01-08
US20080283837A1 (en) 2008-11-20
CN101308853A (zh) 2008-11-19
CN101308853B (zh) 2011-10-05

Similar Documents

Publication Publication Date Title
CN102280409B (zh) 用于制造半导体设备的方法
CN101743616B (zh) 半导体装置的制造方法
CN102903759B (zh) 薄膜晶体管的制造方法及显示装置的制造方法
CN101329999B (zh) 半导体衬底及其制造方法
TWI447816B (zh) 顯示裝置、用以製造顯示裝置之方法、及ｓｏｉ基底
KR101970130B1 (ko) 표시장치
CN102790075B (zh) 显示装置以及显示装置的制造方法
CN101677111B (zh) 半导体装置、电子器具以及制造半导体装置的方法
CN1953198B (zh) 半导体装置及其制造方法
KR101481973B1 (ko) 반도체장치 및 그 제조방법
CN101452961B (zh) 薄膜晶体管、显示装置以及这些的制造方法
CN103730509A (zh) 半导体器件
WO2009072452A1 (en) Tft arrangement for display device
JP4651922B2 (ja) Ｅｌ表示装置
US8324077B2 (en) Semiconductor device and manufacturing method thereof
JP6798173B2 (ja) 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125

Termination date: 20190327

CF01 Termination of patent right due to non-payment of annual fee