CN103730509A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN103730509A
CN103730509A CN201310628941.5A CN201310628941A CN103730509A CN 103730509 A CN103730509 A CN 103730509A CN 201310628941 A CN201310628941 A CN 201310628941A CN 103730509 A CN103730509 A CN 103730509A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
layer
semiconductor layer
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310628941.5A
Other languages
English (en)
Other versions
CN103730509B (zh
Inventor
秋元健吾
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN103730509A publication Critical patent/CN103730509A/zh
Application granted granted Critical
Publication of CN103730509B publication Critical patent/CN103730509B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

本公开涉及半导体器件。目的是防止例如湿气和氧等杂质混合进入氧化物半导体并且抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。另一个目的是提供具有高可靠性的半导体器件。提供在具有绝缘表面的衬底之上的栅极绝缘膜、提供在该栅极绝缘膜之上的源电极和漏电极、提供在该源电极和漏电极之上的第一氧化物半导体层，以及提供在该源电极与漏电极和该第一氧化物半导体层之间的源区和漏区被提供。阻挡膜提供为与该第一氧化物半导体层接触。

Description

半导体器件
技术领域
本发明涉及其中使用氧化物半导体的半导体器件及其制造方法。
背景技术
如在液晶显示器中典型见到的，在例如玻璃衬底等平板之上形成的薄膜晶体管使用非晶硅或多晶硅制造。使用非晶硅制造的薄膜晶体管具有低场效应迁移率，但可以在更大的玻璃衬底之上形成。相比之下，使用晶体硅制造的薄膜晶体管具有高场效应迁移率，但由于例如激光退火等结晶步骤，这样的晶体管不是一直适合在更大的玻璃衬底之上形成。
其中使用氧化物半导体的薄膜晶体管被制造并且应用于电子器件或光学器件的技术吸引注意力。例如，专利文件1和专利文件2公开一项技术，通过该技术薄膜晶体管使用氧化锌或In-Ga-Zn-O基氧化物半导体作为氧化物半导体膜制造，并且这样的晶体管用作图像显示器的开关元件或其类似物。
[参考文献]
[专利文件1]日本公开的专利申请号2007-123861
[专利文件2]日本公开的专利申请号2007-096055
发明内容
这样的氧化物半导体的半导体特性受该氧化物半导体中的氧空位浓度显著影响。因此，为了抑制氧化物半导体的半导体特性中的变化，抑制氧化物半导体的氧化还原反应并且保持氧空位浓度是重要的。从而，湿气和氧进入氧化物半导体的混合通过在该氧化物半导体之上提供主要包括硅的氧化膜或氮化膜来防止。
然而，通过使用氧化硅膜或氮化硅膜，已经难以满意地防止湿气和氧混合进入氧化物半导体。另外，如果氧化硅膜或氮化硅膜的厚度增加以便防止湿气和氧的渗入，容易引起裂缝。
此外，存在当例如碱金属(Li、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素以及湿气和氧等杂质扩散进入氧化物半导体时，氧化物半导体的半导体特性改变的问题。
鉴于前面提到的问题，目的是防止例如湿气和氧等杂质混合进入氧化物半导体并且抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。另一个目的是提供具有高可靠性的半导体器件。
公开的本发明的一个实施例是半导体器件，其包括提供在具有绝缘表面的衬底之上的栅电极层、提供在该栅电极层之上的栅极绝缘膜、提供在该栅极绝缘膜之上的源电极和漏电极、提供在该源电极和漏电极之上的第一氧化物半导体层，以及提供在该源电极与漏电极和该第一氧化物半导体层之间的源区和漏区。在该半导体器件中，阻挡膜提供与该第一氧化物半导体层接触。
公开的本发明的另一个实施例是半导体器件，其包括提供在具有绝缘表面的衬底之上的栅电极层、提供在该栅电极层之上的栅极绝缘膜、提供在该栅电极层之上且该栅极绝缘膜插入其之间的第一氧化物半导体层、互相分开地提供在该第一氧化物半导体层之上的源区和漏区，提供在该源区之上并且与其接触的源电极以及提供在该漏区之上并且与其接触的漏电极。在该半导体器件中，阻挡膜提供与该第一氧化物半导体层接触。
公开的本发明的另一个实施例是半导体器件，其包括提供在具有绝缘表面的衬底之上的栅电极层、提供在该栅电极层之上的栅极绝缘膜、提供在该栅极绝缘膜之上的第一氧化物半导体层、提供在与该第一氧化物半导体层的沟道形成区重叠的区域中的沟道保护层、提供在该第一氧化物半导体层之上的源电极和漏电极，以及在该第一氧化物半导体层和该源电极与漏电极之间的源区和漏区。在该半导体器件中，阻挡膜提供与该沟道保护层接触。
在前面提到的结构中，阻挡膜包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。阻挡膜的厚度优选地大于或等于1nm并且小于或等于200nm。
另外，在前面提到的结构中，基底绝缘膜可提供在具有绝缘表面的衬底之上。该基底绝缘膜包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。
此外，在前面提到的结构中，栅极绝缘膜包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。
此外，在前面提到的结构中，沟道保护层包括氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜中的一个或多个。沟道保护层的厚度大于0nm并且小于或等于5nm。
在前面提到的结构中，源区和漏区是具有比第一氧化物半导体层更高电导率的第二氧化物半导体层。
可以在该说明书中使用的氧化物半导体的示例包括InMO3(ZnO)m(m>0)。这里，“M”是从镓(Ga)、铁(Fe)、镍(Ni)、锰(Mn)和钴(Co)选择的金属元素或多个金属元素。例如，当M是Ga时，仅包括Ga，或除Ga外还包括上文的金属元素，例如M包括Ga和Na、Ga和Fe，或类似的。此外，在上文的氧化物半导体中，可包括例如Fe或Ni等的过渡金属元素或该过渡金属的氧化物作为除被包括作为M的元素之外的杂质元素。在该说明书中，在上文的氧化物半导体中，在一些情况下至少包括镓作为M的氧化物半导体称为In-Ga-Zn-O基氧化物半导体，并且使用该材料的薄膜称为In-Ga-Zn-O基非单晶膜。
注意在该说明书中术语“半导体器件”指一般来说可以通过利用半导体特性操作的器件，并且显示器、电光器件、半导体电路和电子器件被包括在该半导体器件的类别中。
根据本发明的实施例，具有对例如湿气和氧等杂质的高阻挡性质的膜用于防止例如湿气和氧等杂质混合进入氧化物半导体，使得可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。此外，可以提高半导体器件的可靠性。
附图说明
图1A是根据实施例1的半导体器件的平面图，并且图1B是沿图1A中的线A1-A2获取的剖视图；
图2A至2E图示根据实施例1的半导体器件的制造方法；
图3A至3C图示根据实施例1的半导体器件的制造方法；
图4A至4C图示根据实施例1的半导体器件的制造方法；
图5A1和5A2与图5B1和5B2图示根据实施例1的半导体器件；
图6图示根据实施例1的半导体器件；
图7A是根据实施例2的半导体器件的平面图，并且图7B是沿图7A中的线A1-A2获取的剖视图；
图8A至8C图示根据实施例2的半导体器件的制造方法；
图9A和9B图示根据实施例2的半导体器件的制造方法；
图10A至10C图示根据实施例2的半导体器件的制造方法；
图11A是根据实施例3的半导体器件的平面图，并且图11B是沿图11A中的线A1-A2获取的剖视图；
图12A至12D图示根据实施例3的半导体器件的制造方法；
图13图示根据实施例6的半导体器件；
图14A和14B是每个图示半导体器件的框图；
图15图示信号线驱动电路的结构；
图16是图示信号线驱动电路的操作的时序图；
图17是图示信号线驱动电路的操作的时序图；
图18图示移位寄存器的结构；
图19图示在图18中图示的触发器的连接结构；
图20图示在根据实施例7的半导体器件中的像素的等效电路；
图21A至21C每个图示根据实施例7的半导体器件；
图22A1和22A2与图22B图示根据实施例5的半导体器件；
图23图示根据实施例5的半导体器件；
图24A和24B图示根据实施例7的半导体器件；
图25A和25B每个图示电子纸的使用模式的示例；
图26是电子纸阅读器的示例的外视图；
图27A是电视装置的示例的外视图并且图27B是数字相框的示例的外视图；
图28A和28B每个图示游艺机的示例；以及
图29A和29B每个图示移动电话的示例。
具体实施方式
实施例将参照附图描述。注意本发明不限于下文实施例中的说明，并且本发明的实施方式和细节可以采用各种方式改变而不偏离它的精神对于本领域内技术人员是明显的。此外，根据不同实施例的结构和方法可以用适当的组合实行。在下文描述的本发明的结构和方法中，相同的标号给予相同的部件或具有相似功能的部件，并且省略其重复说明。
在该说明书中，“膜”意思是在整个表面之上形成并且没有图案化的东西。“层”意思是用抗蚀剂掩模或其类似物图案化成期望形状的东西。“膜”和“层”之间的该区别是为了方便，并且在一些情况下使用它们而没有任何区别。同样关于堆叠层膜中的每层，在一些情况下使用“膜”和“层”而没有任何区别。
注意在本说明书中，例如“第一”、“第二”和“第三”等包括在术语中的数字为方便而给出以便辨别元件，不限制数目、设置和步骤的顺序。
实施例1
在该实施例中，半导体器件和其的制造方法参照图1A和1B、图2A至2E、图3A至3C、图4A至4C、图5A1、5A2、5B1和5B2与图6描述。
图1A和1B图示包括该实施例的薄膜晶体管的像素。图1A是平面图并且图1B是沿图1A中的线A1-A2获取的剖视图。
在图1A和1B中图示的薄膜晶体管150是所谓的反向交错薄膜晶体管。该薄膜晶体管150包括提供在衬底100之上的栅电极层101、覆盖该栅电极层101的栅极绝缘膜102、提供在该栅极绝缘膜102之上的氧化物半导体层107、提供在该氧化物半导体层107之上并且与其接触并且互相分开的一对氧化物半导体层111a和111b，以及分别与该对氧化物半导体层111a和111b接触并且互相分开的一对导电层110a和110b。
氧化物半导体层107使用In-Ga-Zn-O基非单晶膜形成。另外，氧化物半导体层111a和111b(其使用具有比氧化物半导体层107更高电导率的In-Ga-Zn-O基非单晶膜形成)形成源区和漏区。此外，导电层110a和110b形成源电极层和漏电极层。起源电极和漏电极作用的导电层110a和110b(其互相分开形成)对应于互相分开形成的氧化物半导体层111a和111b。即，导电层110a提供在氧化物半导体层111a之上，并且导电层110b提供在氧化物半导体层111b之上。此外，每层图案化成期望的形状。注意氧化物半导体层111a和111b也称为n+层。
在图1A和1B中图示的薄膜晶体管150是其中凹陷部分被包括在氧化物半导体层107中而它们置于形成源区和漏区的氧化物半导体层111a和111b之间的示例。这样的薄膜晶体管也称为沟道蚀刻型薄膜晶体管。
在图1B中，阻挡膜113提供在导电层110a和110b之上。另外，该阻挡膜113提供为与氧化物半导体层107的一部分接触。该阻挡膜113提供成以便防止例如有机物质和金属；湿气；氧；以及在气氛中飘浮的类似物等杂质进入，并且优选地是致密膜。对例如湿气和氧等杂质的阻挡性质通过使用致密膜的形成提高。该阻挡膜113可以使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。该阻挡膜113的厚度优选地大于或等于1nm并且小于或等于200nm。注意该阻挡膜113的性质可以由X射线反射计(XRR)、热吸收能谱(TDS)、俄歇电子能谱(AES)或二次离子质谱(SIMS)发现。
当具有对湿气和氧的高阻挡性质的膜在氧化物半导体层之上形成以覆盖氧化物半导体层时，可以防止湿气和氧混合进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。此外，可以防止例如有机物质和金属等包括在气氛中或在基底材料中的杂质混合进入氧化物半导体层。因此，可以抑制在其中使用氧化物半导体的半导体器件的半导体特性中的变化。此外，可以提高半导体器件的可靠性。
在图1B中，在其中基底绝缘膜提供在衬底100和栅电极层101之间的情况下，该基底绝缘膜还可以使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜或其类似物形成为具有单层或堆叠层。当该基底绝缘膜使用致密膜形成时，可以防止湿气和氧从衬底100侧进入氧化物半导体层。另外，可以防止包括在衬底100中的杂质(例如碱金属(Li、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素等)进入氧化物半导体层。注意当半导体器件完成时，Na以小于或等于5×1019／cm3或优选地小于或等于1×1018／cm3包括在氧化物半导体层107中。从而，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。因此，可以提高半导体器件的可靠性。
在图1A中图示的薄膜晶体管150可以应用于提供在由液晶显示器或电致发光(EL)显示器典型化的显示器的像素部分中的像素晶体管。因此，在图示的示例中，接触孔126提供在阻挡膜113中，像素电极层(透明导电层114)提供在阻挡膜113之上，并且该像素电极层(透明导电层114)和导电层110b通过提供在阻挡膜113中的该接触孔126互相连接。
如在图1A中图示的，薄膜晶体管150的源电极和漏电极中的一个具有U形(或旋转的C形或马蹄形)，并且环绕源电极和漏电极中的另一个。源电极和漏电极之间的距离保持几乎恒定。
薄膜晶体管150具有上文的形状，由此薄膜晶体管150的沟道宽度可以增加并且从而电流量增加。此外，电特性中的变化可以减少。此外，可以抑制在制造工艺中由于掩模图案的未对准引起的可靠性的降低。该实施例不限于该形状，并且薄膜晶体管150的源电极和漏电极中的一个不是必须具有U形。
接着，半导体器件的制造工艺的示例参照图2A至2E描述。
首先，栅电极层101在具有绝缘表面的衬底100之上形成，并且然后栅极绝缘膜102在栅电极层101之上形成。其后，氧化物半导体膜103和氧化物半导体膜104形成为堆叠的(参见图2A)。
作为具有绝缘表面的衬底100，可以使用例如用于液晶显示器或其类似物的具有透可见光性质的玻璃衬底。前面提到的玻璃衬底优选地是无碱玻璃衬底。作为无碱玻璃衬底的材料，例如，使用例如铝硅玻璃、铝硼硅玻璃或硼硅酸钡玻璃等玻璃材料。另外，作为具有绝缘表面的衬底100，可以使用由例如陶瓷衬底、石英衬底或蓝宝石衬底等绝缘体形成的绝缘衬底；用例如硅等半导体材料形成并且其的表面用绝缘材料覆盖的半导体衬底；用例如金属或不锈钢等导体形成并且其的表面用绝缘材料覆盖的导电衬底；或其类似物。
注意如在图2A中图示的，将成为基底膜的绝缘膜130可提供在具有绝缘表面的衬底100之上。该绝缘膜130具有防止杂质从衬底100扩散的功能，例如碱金属(Li、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素等。注意当半导体器件完成时，Na以小于或等于5×1019／cm3或优选地小于或等于1×1018／cm3包括在氧化物半导体层107中。该绝缘膜130可以形成为具有从氮化硅膜、氧化硅膜、氮氧化硅膜、氧氮化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和氮氧化铝膜选择的一个或多个膜的堆叠结构。
在导电膜在衬底100之上形成后，该导电膜使用通过光刻方法形成的抗蚀剂掩模选择性蚀刻，由此可以形成栅电极层101。在该情况下，为了改进与稍后形成的栅极绝缘膜102的覆盖并且防止断开，栅电极层101的边缘部分优选地被蚀刻以便具有锥形。注意栅电极层101包括电极和布线，其使用该导电膜形成，例如栅极布线等。
栅电极层101可以使用例如铝、铜、钼、钛、铬、钽或钨等金属材料；包括这些材料中的任何材料作为主要成分的合金材料；包括这些材料中的任何材料作为主要成分的氮化物形成为具有单层或堆叠层。栅电极层101可取地使用例如铝等低电阻导电材料形成。注意在其中铝用于布线和电极的情况下，因为单独使用铝带来例如低耐热性和易于被腐蚀等劣势，铝优选地与耐热导电材料结合使用。
作为耐热导电材料，可以使用从钛、钽、钨、钼和铬选择的元素、或包括这些元素中的任何元素的合金、包括这些元素的组合的合金膜或包括这些元素中的任何元素的氮化物。用这样的耐热导电材料和铝(或铜)形成的膜被堆叠，使得可以形成布线和电极。
栅极绝缘膜102可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜或氧化钽膜形成为具有单层或堆叠层。栅极绝缘膜102可以通过溅射法或其类似方法形成到大于或等于50nm并且小于或等于250nm的厚度。例如，作为栅极绝缘膜102，具有100nm厚度的氧化硅膜可以通过溅射法形成。备选地，具有100nm厚度的氧化铝膜可以通过溅射法形成。
当绝缘膜130或栅极绝缘膜102使用致密膜形成时，可以防止湿气和氧从衬底100侧进入氧化物半导体层。另外，可以防止包括在衬底100中的杂质(例如碱金属(Li、Cs、Na或其类似物)、碱土金属(Ca、Mg或其类似物)或另一个金属元素等)进入氧化物半导体层。注意当半导体器件完成时，Na以小于或等于5×1019／cm3或优选地小于或等于1×1018／cm3包括在氧化物半导体层107中。从而，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。因此，可以提高半导体器件的可靠性。
在氧化物半导体膜103在栅极绝缘膜102之上形成之前，栅极绝缘膜102的表面可经受等离子体处理。通过等离子体处理，可以去除附着到栅极绝缘膜102的表面的灰尘。
等离子体处理可以采用例如氩(Ar)气等惰性气体引入真空腔并且偏压施加到处理对象(这里，在衬底100之上形成的栅极绝缘膜102)以便产生等离子体状态这样的方式执行。在其中Ar气引入腔的情况下，电子和Ar的阳离子在等离子体中存在并且Ar的阳离子在阴极方向上加速(朝衬底100侧)。该加速的Ar阳离子与在衬底100之上形成的栅极绝缘膜102的表面碰撞，由此栅极绝缘膜102的表面通过溅射被蚀刻从而被重整。在一些情况下，上文描述的这样的等离子体处理还称为“反向溅射”。在该实施例中，在等离子体处理中偏压施加于衬底100侧。备选地，等离子体处理可执行而不施加偏压，只要栅极绝缘膜102的表面可以被重整即可。
代替氩气，氦气可用作在等离子体处理中使用的气体。备选地，可采用添加氧、氢、氮或其类似物的氩气氛。进一步备选地，可采用添加Cl2、CF4或其类似物的氩气氛。
氧化物半导体膜103可以使用In-Ga-Zn-O基非单晶膜形成。例如，氧化物半导体膜103使用包括In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半导体靶通过溅射法形成。对于溅射可采用下列条件，例如：衬底100和靶之间的距离是30mm至500mm；压强是0.1Pa至2.0Pa；DC电源是0.25kW至5.0kW(当使用具有直径8英寸的尺寸的靶时)；并且气氛是氩气氛、氧气氛或氩和氧的混合气氛。
优选地使用脉冲DC电源，因为灰尘可以被减少并且厚度可以均匀化。另外，执行上文的等离子体处理，并且然后氧化物半导体膜103被形成而没有暴露于气氛，使得可以防止灰尘和湿气附着到栅极绝缘膜102和氧化物半导体膜103之间的界面。氧化物半导体膜103的厚度可以是大约5nm至200nm。
作为上文的溅射法，可以采用其中高频电源用作溅射电源的RF溅射法、DC溅射法、其中直流偏置(direct current bias)采用脉冲施加的脉冲DC溅射法或类似方法。RF溅射法主要在形成绝缘膜的情况下使用，并且DC溅射法主要在形成金属膜的情况下使用。
备选地，可使用其中多个靶用互相不同的材料形成的多靶溅射设备。在多靶溅射设备中，不同膜的堆叠可以在一个腔中形成，或一个膜可以在一个腔中同时使用多种材料通过溅射形成。备选地，可采用使用其中磁场产生系统提供在腔内的磁控溅射设备的方法(磁控溅射法)、其中使用通过使用微波产生的等离子体的ECR溅射法或类似方法。进一步备选地，可采用其中靶物质和溅射气体成分在膜形成时互相化学反应以形成其的化合物的反应溅射法、其中电压在膜形成时也施加到衬底的偏置溅射法或类似方法。
接着，具有比氧化物半导体膜103更高电导率的氧化物半导体膜104在氧化物半导体膜103之上形成。氧化物半导体膜104可以使用In-Ga-Zn-O基非单晶膜形成。例如，氧化物半导体膜104可以使用包括In、Ga和Zn(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半导体靶通过溅射法在氧化物半导体膜103之上形成。
另外，氧化物半导体膜104可以使用用于形成氧化物半导体膜103的靶(In2O3：Ga2O3：ZnO=1：1：1)形成。至于溅射条件，例如，温度可以是20℃至100℃，压强可以是0.1Pa至2.0Pa，功率是250W至3kW(在8英寸Φ的情况下)。另外，氩气以40sccm的流率引入。通过视情况控制靶的成分的比例或其他溅射形成条件，可以控制晶粒的存在或不存在、密度等。晶粒的直径可以是大约1nm至10nm。氧化物半导体膜104的厚度可是大约2nm至20nm。不用说，当晶粒包括在膜中时，晶粒的尺寸不超过膜的厚度。
这里，氧化物半导体膜103的形成条件不同于氧化物半导体膜104的那些是优选的。例如，使在氧化物半导体膜103的形成条件中的氧气与氩气的流率比大于在氧化物半导体膜104的形成条件中的氧气与氩气的流率比。具体地，对于氧化物半导体膜104的形成条件，采用稀有气体(氩、氦或其类似物)气氛、或包括10％或更少的氧气和90％或更多的稀有气体的气氛。对于氧化物半导体膜103的形成条件，采用氧气氛或其中氧气与稀有气体的流率比是1或更多的气氛。氧化物半导体膜104可接连形成使得氧化物半导体膜103不暴露于气氛。注意氧化物半导体膜103和氧化物半导体膜104可使用不同材料形成。
接着，抗蚀剂掩模106在氧化物半导体膜104之上形成，并且氧化物半导体膜103和氧化物半导体膜104使用该抗蚀剂掩模106选择性蚀刻，使得形成岛形氧化物半导体层107和岛形氧化物半导体层108(参见图2B)。
这时湿法蚀刻或干法蚀刻可以被用作蚀刻法。这里，岛形氧化物半导体层107和岛形氧化物半导体层108通过使用醋酸、硝酸和磷酸的混合溶液通过湿法蚀刻去除氧化物半导体膜103和氧化物半导体膜104的不必要部分而形成。注意在上文的蚀刻后，去除抗蚀剂掩模106。另外，用于湿法蚀刻的蚀刻剂不限于上文的溶液，只要氧化物半导体膜103和氧化物半导体膜104可以使用该蚀刻剂蚀刻即可。当执行干法蚀刻时，优选使用包括氯的气体或添加氧的包括氯的气体。这是因为通过使用包括氯和氧的气体，可以容易获得氧化物半导体膜103(以及氧化物半导体膜104)相对于栅极绝缘膜102的蚀刻选择性，并且可以足够减小对栅极绝缘膜102的损伤。
在该实施例中，描述其中堆叠氧化物半导体层107和具有比氧化物半导体层107更高电导率的氧化物半导体层108的示例。备选地，氧化物半导体层107的单层可以单独形成。
接着，导电膜在岛形氧化物半导体层107之上形成。该导电膜可以使用由包括从铝、铜、钛、钽、钨、钼、镍、锰、铬、钕和钪选择的元素的金属；包括上文的元素中的任何元素的合金；包括上文的元素中的任何元素的氮化物；或其类似物形成的材料通过溅射法、真空蒸发法或类似方法形成。注意在其中热处理(例如，以大约200℃至600℃的热处理)在该导电膜形成后执行的情况下，该导电膜优选地具有给定的耐热性。
例如，导电膜可以形成为具有钛膜的单层结构。备选地，导电膜可形成为具有堆叠层结构。例如，导电膜可以形成为具有铝膜和钛膜的堆叠层结构。进一步备选地，可采用钛膜、包括钕的铝(Al-Nd)膜和钛膜的三层结构。进一步备选地，导电膜可形成为具有包括硅的铝膜的单层结构。
接着，抗蚀剂掩模109a和109b在导电膜之上形成，并且然后导电膜被选择性蚀刻以形成导电层110a和110b。同时，岛形氧化物半导体层108被蚀刻以形成具有比氧化物半导体层107更高电导率的半导体区(氧化物半导体层111a和111b)，并且去除氧化物半导体层107的一部分(靠近其的表面的一部分)，使得凹陷部分112在氧化物半导体层107中形成(参见图2C)。
通过去除氧化物半导体层107的一部分形成的凹陷部分112对应于在导电层110a和导电层110b之间并且也在具有比氧化物半导体层107更高电导率的半导体区(氧化物半导体层111a)和具有比氧化物半导体层107更高电导率的半导体区(氧化物半导体层111b)之间的区域。因此，导电层110a起晶体管的源电极和漏电极中的一个的作用，而导电层110b起晶体管的源电极和漏电极中的另一个的作用。注意在上文的蚀刻后，去除抗蚀剂掩模109a和109b。
这时湿法蚀刻或干法蚀刻可以被用作蚀刻方法。这里，干法蚀刻优选地使用包括氯的气体执行。干法蚀刻的使用与使用湿法蚀刻的情况相比实现布线结构或其类似物的小型化。另外，氧化物半导体层107的去除可以由于干法蚀刻的高可控性而通过干法蚀刻高可控性地执行。更优选地，氧添加到包括氯的气体。这是因为通过使用包括氯和氧的气体，可以容易获得氧化物半导体层107(以及氧化物半导体层108)相对于栅极绝缘膜102的蚀刻选择性，并且可以足够减小对栅极绝缘膜102的损伤。
其后，热处理优选地在200℃至600℃、典型地300℃至500℃执行。这里，热处理在350℃在氮气氛下执行一小时。通过该热处理，执行包括在氧化物半导体层107和氧化物半导体层111a和111b中的In-Ga-Zn-O基氧化物半导体的原子水平的重排。该热处理(还包括光亮退火或其类似的)是重要的，因为该热处理实现了氧化物半导体层107和氧化物半导体层111a和111b中打断载流子传送的畸变的释放。注意对于上文的热处理的时间没有特定限制，只要热处理在氧化物半导体层107的形成之后执行即可。
接着，氧化物半导体层107的表面优选地在阻挡膜113形成之前经受等离子体处理。作为氧化物半导体层107的表面的等离子体处理，可执行由氧自由基的氧自由基处理或反向溅射。
由氧自由基的氧自由基处理优选地在O2、N2O、包括氧的N2、包括氧的He、包括氧的Ar或其类似的气氛中执行。备选地，氧自由基处理可在Cl2或CF4添加到上文的气氛的气氛中执行。注意自由基处理优选地在没有施加偏压到衬底100侧的情况下执行。通过执行氧自由基处理，其中岛形氧化物半导体层107包括沟道形成区的薄膜晶体管可以是常关断薄膜晶体管，其当电压没有施加到栅电极时处于关断状态。此外，通过执行自由基处理，可以恢复由于蚀刻造成的对岛形氧化物半导体层107的损伤。
反向溅射可以采用例如氩(Ar)气等惰性气体引入真空腔并且偏压施加到处理对象(这里，衬底100)使得产生等离子体状态这样的方式执行。在该情况下，电子和Ar的阳离子在等离子体中存在并且Ar的阳离子在阴极方向上加速(朝衬底100侧)。该加速的Ar阳离子与在衬底100之上形成的氧化物半导体层107、栅极绝缘膜102和导电层110a和110b的表面碰撞，由此表面通过溅射被蚀刻从而被重整。注意氦气可代替氩气使用。备选地，可使用添加氧、氢、氮或其类似物的氩气氛。进一步备选地，可使用添加Cl2、CF4或其类似物的氩气氛。
当氧化物半导体层107的表面经受反向溅射时，由于氧化物半导体层107的表面暴露于气氛形成的氧化物和吸收的有机物质可以通过蚀刻去除。另外，氧化物半导体层107的表面可以活化并且因此可以加强与接着形成的阻挡膜113的化学键。反向溅射优选地采用RF溅射法形成。这是因为当接着形成的阻挡膜113通过RF溅射法形成时，阻挡膜113可以形成而不暴露于气氛。
接着，形成阻挡膜113以覆盖包括栅电极层101、氧化物半导体层107、氧化物半导体层111a和111b、导电层110a和110b等的薄膜晶体管150(参见图2D)。阻挡膜113优选地形成为与其中氧化物半导体层107暴露的区域接触。阻挡膜可以使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。
氧化物半导体层107和氧化物半导体层111a和111b的半导体特性受氧化物半导体层中的氧空位浓度显著影响。湿气和氧进入氧化物半导体层107和氧化物半导体层111a和111b显著影响氧化物半导体层中的半导体特性。阻挡膜113优选地使用能够防止例如有机物质和金属、湿气、氧以及在气氛中飘浮的类似物等杂质进入的致密膜形成。当氧化硅膜或氮化硅膜用作阻挡膜113时，对湿气和氧的阻挡性质通过由于膜中分子链等引起的硅原子的空位的存在而被阻止。相比之下，氧化铝膜或其类似物由于它的高密度而具有优于氧化硅膜、氮化硅膜或其类似物的阻挡性质。因此，氧化铝膜或其类似物作为氧化物半导体层的阻挡膜的使用可以防止例如湿气和氧等杂质进入氧化物半导体层。
在形成起阻挡膜113的作用的氧化铝膜的情况下，氧化铝膜通过溅射法例如在氩气氛中使用氧化铝(Al2O3)靶来形成。为了获得极高的透光性质，氧化铝膜可包括杂质，特别是以大于原子百分比0％和小于原子百分比2.5％的氮。氮浓度可以视情况通过溅射条件(衬底温度、源气体和其流率、形成压强等)的调节而调节。备选地，氧化铝膜可在包括氧气的气氛中使用铝(Al)靶形成。特别地，氧化铝膜使用具有Φ8英寸的铝靶并且采用下列条件通过RF溅射法形成：1kW的形成功率；0.4Pa的形成压强；以10sccm的流率的氩气；以5sccm的流率的氧气；靶和衬底之间的160mm的距离；膜形成中20℃至25℃的衬底温度；以及1.5nm／min的膜形成速率。
在形成起阻挡膜113的作用的氮化铝膜的情况下，氮化铝膜通过溅射法例如在氩气和氮气的混合气氛中使用氮化铝(AlN)靶形成。特别地，氮化铝膜使用氮化铝(AlN)靶在以20sccm的流率的氩气和以20sccm的流率的氮气的混合气氛中形成。氮化铝膜可包括杂质，特别地以原子百分比0％或更多并且小于原子百分比10％的氧。氧浓度可以视情况通过溅射条件(衬底温度、源气体和其的流率、形成压强等)的调节而调节。备选地，氮化铝膜可在包括氮气的气氛中使用铝(Al)靶形成。
在形成起阻挡膜113的作用的氮氧化铝膜的情况下，氮氧化铝膜通过溅射法例如在氩气、氮气和氧气的混合气氛中使用氮化铝(AlN)靶形成。特别地，氮氧化铝膜使用氮化铝(AlN)靶在以20sccm的流率的氩气、以15sccm的流率的氮气和以5sccm的流率的氧气的混合气氛中形成。氮氧化铝膜可包括以若干原子百分比或更多或优选地原子百分比2.5％至47.5％的氮。氮浓度可以视情况通过溅射条件(衬底温度、源气体和其的流率、形成压强等)的调节而调节。备选地，氮氧化铝膜可在包括氮气和氧气的气氛中使用铝(Al)靶形成。
注意用于形成这些膜的方法不限于溅射法。备选地，可采用蒸发法或另一个已知技术。
另外，形成的阻挡膜113可经受等离子体处理或用例如臭氧水等具有高氧化性的溶液的处理使得阻挡膜113中的氧缺陷被修复。等离子体处理可在氧、氮、一氧化二氮或该气体和另一个气体的混合气体的气氛中执行。通过等离子体处理，阻挡膜可以更致密。
当具有对湿气和氧的高阻挡性质的膜在氧化物半导体层之上形成以覆盖氧化物半导体层时，可以防止湿气和氧混合进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。此外，可以防止例如有机物质和金属等在气氛中飘浮的杂质混合进入氧化物半导体层。因此，可以抑制在其中使用氧化物半导体的半导体器件的半导体特性中的变化。此外，可以提高半导体器件的可靠性。
注意在其中起基底膜作用的绝缘膜130或栅极绝缘膜102使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成的情况下，可以采用上文的制造方法。
接着，抗蚀剂掩模在阻挡膜113之上形成并且阻挡膜113选择性蚀刻以形成接触孔。其后，形成透明导电层114(参见图2E)。这时的蚀刻优选地是使用氯气的干法蚀刻。
透明导电层114可以使用氧化铟(In2O3)、氧化铟和氧化锡的合金(In2O3-SnO2，缩写成ITO)、氧化铟和氧化锌的合金(In2O3-ZnO)或其类似物通过溅射法、真空蒸发法或类似方法形成。例如，形成透明导电膜，并且然后抗蚀剂掩模在该透明导电膜之上形成。然后，不必要的部分通过蚀刻去除，使得可以形成透明导电层114。
通过上文的工艺，可以形成薄膜晶体管150。采用该方式，形成薄膜晶体管150，其中具有对例如湿气和氧等杂质的高阻挡性质的膜用于防止例如湿气和氧等杂质混合进入氧化物半导体。因此，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化，并且此外，可以提高半导体器件的可靠性。
接着，作为半导体器件的示例的显示器的制造工艺参照图3A至3C和图4A至4C描述。注意在图3A至3C和图4A至4C中图示的制造工艺的许多部分是在图2A至2E中图示的那些所共有的。因此，省略相同部分的说明并且在下文详细做出不同部分的说明。
首先，布线和电极(包括栅电极层101的栅极布线、电容器布线120和第一端子121)在具有绝缘表面的衬底100之上形成(参见图3A)。该电容器布线120和该第一端子121可以使用与栅电极层101相同的材料形成。注意衬底100的材料和栅电极层101的材料和形成方法可以参照图2A。另外，将成为基底膜的绝缘膜130可提供在具有绝缘表面的衬底100之上。绝缘膜130的材料和形成方法可以参照图2A。
接着，栅极绝缘膜102在栅电极层101之上形成，并且岛形氧化物半导体层107和岛形氧化物半导体层108在栅电极层101之上形成且绝缘膜102插入其之间(参见图3B)。栅极绝缘膜102的材料和形成方法可以参照图2A。氧化物半导体层107和氧化物半导体层108的材料和形成方法可以参照图2A和2B。
接着，接触孔122在栅极绝缘膜102中形成使得第一端子121暴露，并且然后导电膜123形成以覆盖栅极绝缘膜102、氧化物半导体层107和氧化物半导体层108(参见图3C)
导电膜123可以使用由包括从铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、铬(Cr)、钕(Nd)和钪(Sc)选择的元素的金属；包括上文的元素中的任何元素的合金；包括上文的元素中的任何元素的氮化物；或其类似物形成的材料通过溅射法、真空蒸发法或类似方法形成。注意在其中热处理(例如，以大约200℃至600℃的热处理)在导电膜123形成后执行的情况下，导电膜123优选地具有给定的耐热性。
例如，导电膜123可以形成为具有钛膜的单层结构。备选地，导电膜123可形成为具有堆叠层结构。例如，导电膜123可以形成为具有铝膜和钛膜的堆叠层结构。进一步备选地，可采用钛膜、包括钕的铝(Al-Nd)膜和钛膜的三层结构。进一步备选地，导电膜123可形成为具有包括硅的铝膜的单层结构。导电膜123和第一端子121通过接触孔122互相电连接。
接着，抗蚀剂掩模109a、109b、109c和109d在导电膜123之上形成，并且然后导电膜123选择性蚀刻以形成导电层110a和110b、第二端子124和连接电极125。同时，氧化物半导体层108被蚀刻以形成具有比氧化物半导体层107更高的电导率的半导体区(氧化物半导体层111a和111b)，并且去除(沟道蚀刻)氧化物半导体层107的一部分(靠近其的表面的一部分)使得凹陷部分112在氧化物半导体层107中形成(参见图4A)。
氧化物半导体层111a和111b起晶体管的源区和漏区的作用。导电层110a起晶体管的源电极和漏电极中的一个的作用，并且导电层110b起晶体管的源电极和漏电极中的另一个的作用。第二端子124可以电连接到源极布线(包括导电层110a或导电层110b的源极布线)。另外，连接电极125可以通过在栅极绝缘膜102中形成的接触孔122直接连接到第一端子121。
这里，作为该步骤中的蚀刻，优选执行干法蚀刻。干法蚀刻的使用与使用湿法蚀刻的情况相比实现布线结构或其类似物的小型化。另外，岛形氧化物半导体层107的去除可以由于干法蚀刻的高可控性通过干法蚀刻高可控性地执行。用于干法蚀刻的气体等可以参照图2C。注意在上文的蚀刻后，去除抗蚀剂掩模109a、109b、109c和109d。
接着，热处理优选地在200℃至600℃、典型地300℃至500℃执行。例如，热处理在350℃在氮气氛下执行一小时。通过该热处理，执行包括在氧化物半导体层107和氧化物半导体层111a和111b中的In-Ga-Zn-O基非单晶膜的原子水平的重排。因为打断载流子传送的畸变可以通过该热处理释放，这里的热处理(还包括光亮退火或其类似的)是有效的。注意对于热处理的时间没有特定限制，只要热处理在氧化物半导体层107和氧化物半导体层111a和111b的形成之后执行即可。例如，热处理可在像素电极形成之后执行。
接着，氧化物半导体层107的表面优选地在阻挡膜113形成之前经受等离子体处理。作为氧化物半导体层107的表面的等离子体处理，可执行由氧自由基的氧自由基处理或反向溅射。
由氧自由基的氧自由基处理优选地在O2、N2O、包括氧的N2、包括氧的He、包括氧的Ar或其类似的气氛中执行。备选地，氧自由基处理可在其中Cl2或CF4添加到上文的气氛的气氛中执行。注意自由基处理优选地在没有施加偏压到衬底100侧的情况下执行。通过执行氧自由基处理，其中岛形氧化物半导体层107包括沟道形成区的薄膜晶体管可以是常关断晶体管，其当电压没有施加到栅电极时处于关断状态。此外，通过执行自由基处理，可以恢复由于蚀刻造成的对岛形氧化物半导体层107的损伤。
反向溅射可以采用例如氩(Ar)气等惰性气体引入真空腔并且偏压施加到处理对象(这里，衬底100)使得产生等离子体状态这样的方式执行。在该情况下，电子和Ar的阳离子在等离子体中存在并且Ar的阳离子在阴极方向上加速(朝衬底100侧)。该加速的Ar阳离子与在衬底100之上形成的氧化物半导体层107、栅极绝缘膜102和导电层110a和110b的表面碰撞，由此表面通过溅射被蚀刻从而被重整。注意氦气可代替氩气使用。备选地，可使用添加氧、氢、氮或其类似物的氩气氛。进一步备选地，可使用添加Cl2、CF4或其类似物的氩气氛。
当氧化物半导体层107的表面经受反向溅射时，由于氧化物半导体层107的表面暴露于气氛形成的氧化物和吸收的有机物质可以通过蚀刻去除。另外，氧化物半导体层107的表面可以活化并且因此可以加强与接着形成的阻挡膜113的化学键。反向溅射优选地采用RF溅射法形成。这是因为当接着形成的阻挡膜113通过RF溅射法形成时，阻挡膜113可以形成而不暴露于气氛。
接着，阻挡膜113在薄膜晶体管150之上形成。阻挡膜113优选地提供为与其中氧化物半导体层107暴露的区域接触。阻挡膜113优选地使用致密膜形成，因为阻挡膜113被形成以防止例如有机物质或金属、湿气、氧或在气氛中飘浮的类似物等杂质进入。对例如湿气和氧等杂质的阻挡性质通过使用致密膜形成而提高。阻挡膜113可以通过溅射法或类似方法使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。阻挡膜113的制造方法可以参照图2D。
另外，形成的阻挡膜113可经受等离子体处理或用例如臭氧水等具有高氧化性的溶液的处理使得阻挡膜中的氧缺陷被修复。等离子体处理可在氧、氮、一氧化二氮或该气体和另一个气体的混合气体的气氛中执行。通过等离子体处理，阻挡膜可以更致密。
当具有对湿气和氧的高阻挡性质的膜在氧化物半导体层之上形成以覆盖氧化物半导体层时，可以防止湿气和氧混合进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。此外，可以防止例如有机物质和金属等在气氛中飘浮的杂质混合进入氧化物半导体层。因此，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化。因此，可以提高半导体器件的可靠性。
然后，抗蚀剂掩模在阻挡膜113之上形成，并且阻挡膜113选择性蚀刻使得形成达到导电层110b的接触孔126b、达到连接电极125的接触孔126c以及达到第二端子124的接触孔126a(参见图4B)。在该步骤中的蚀刻优选地通过采用使用氯气的干法蚀刻执行。
接着，形成电连接到导电层110b的透明导电层114a、电连接到连接电极125的透明导电层114c以及电连接到第二端子124的透明导电层114b(参见图4C)。在该步骤的顶视图对应于图1A。
透明导电层114a、114b和114c可以使用氧化铟(In2O3)、氧化铟和氧化锡的合金(In2O3-SnO2，在下文中缩写成ITO)、氧化铟和氧化锌的合金(In2O3-ZnO)或其类似物通过溅射法、真空蒸发法或类似方法形成。例如，形成透明导电膜，并且然后抗蚀剂掩模在该透明导电膜之上形成。然后，不必要的部分通过蚀刻去除，使得可以形成透明导电层114a、114b和114c。
透明导电层114a起像素电极的作用。透明导电层114b和114c充当用于连接到FPC的电极或布线。特别地，在连接电极125之上形成的透明导电层114c可以用作起栅极布线的输入端子的作用的连接端子电极。在第二端子124之上形成的透明导电层114b可以用作起源极布线的输入端子的作用的连接端子电极。
另外，电容器布线120、栅极绝缘膜102、阻挡膜113和透明导电层114a可以形成存储电容器。在该情况下，电容器布线120和透明导电层114a充当电极，并且栅极绝缘膜102和阻挡膜113充当电介质。
此外，图5A1和5A2分别是该步骤的栅极布线端子部分的剖视图和其的顶视图。图5A1是沿图5A2的线C1-C2获取的剖视图。在图5A1中，在阻挡膜113之上形成的透明导电层114c是起输入端子作用的连接端子电极。此外，在图5A1中，在端子部分中，使用与栅极布线相同的材料形成的第一端子121和使用与源极布线相同的材料形成的连接电极125互相重叠且栅极绝缘膜102插入其之间，并且在端子部分互相直接接触以处于导通。另外，连接电极125和透明导电层114c通过在阻挡膜113中形成的接触孔互相直接接触并且处于导通。
图5B1和5B2分别是源极布线端子部分的剖视图和顶视图。图5B1对应于沿图5B2中的线D1-D2获取的剖视图。在图5B1中，在阻挡膜113之上形成的透明导电层114b是起输入端子作用的连接端子电极。另外，图5B1图示其中材料与栅极布线的材料相同的电极127放置在电连接到源极布线的第二端子124下面并且在端子部分与第二端子124重叠且栅极绝缘层152插入其之间的情况。电极127不电连接到第二端子124。如果电极127设置到不同于第二端子124的电势的电势，例如浮动、GND或0V等，可以形成抵御噪声或静电有用的电容器。另外，第二端子124电连接到透明导电层114b且阻挡膜113插入其之间。
根据像素密度提供多个栅极布线、源极布线和电容器布线。同样在端子部分中，设置处于与栅极布线相同的电势的多个第一端子、处于与源极布线相同的电势的多个第二端子、处于与电容器布线相同的电势的多个第三端子等。对于端子中的每个的数目没有特定限制，并且端子的数目可由从业者视情况确定。
通过上文的工艺，例如n沟道底栅极薄膜晶体管和存储电容器等元件可以使用六个光掩模完成。另外，这些元件采用矩阵设置以便对应于相应像素，由此可以获得用于制造有源矩阵显示器的一个衬底。在该说明书中，这样的衬底为了方便称为有源矩阵衬底。
当制造有源矩阵液晶显示器时，有源矩阵衬底和提供有对电极的对衬底互相接合且液晶层插入其之间。注意电连接到对衬底上的对电极的公共电极提供在有源矩阵衬底之上，并且电连接到该公共电极的第四端子提供在端子部分中。提供该第四端子使得该公共电极固定到例如GND或0V等预定电势。
根据该实施例的结构不限于在图1A中图示的像素结构。结构的另一个示例在图6中图示。图6图示其中像素电极和邻近像素的栅极布线充当电极，并且阻挡膜和栅极绝缘膜充当电介质，由此存储电容器被形成而没有电容器布线的结构。在该情况下，可以省略电容器布线和连接到电容器布线的第三端子。
该实施例可以视情况与其他实施例中的任何实施例结合实现。
实施例2
在该实施例中，不同于实施例1的半导体器件的半导体器件及其制造工艺参照图7A和7B、图8A至8C、图9A和9B以及图10A至10C描述。注意在该实施例中描述的半导体器件和制造工艺的许多部分与在实施例1中描述的那些相同。因此，省略相同部分的说明并且在下文详细做出不同部分的说明。
图7A和7B图示该实施例的薄膜晶体管。图7A是平面图，并且图7B是沿图7A中的线A1-A2获取的剖视图。
图7A和7B图示其中栅电极层201在具有绝缘表面的衬底200之上形成并且栅极绝缘膜202在该栅电极层201之上形成的薄膜晶体管250。起源电极和漏电极作用的导电层210a和210b提供在该栅极绝缘膜202之上与该栅电极层201重叠。另外，氧化物半导体层211a和211b分别提供在该导电层210a和210b之上。氧化物半导体层207提供为覆盖氧化物半导体层211a和211b。该氧化物半导体层207使用In-Ga-Zn-O基非单晶膜形成。该氧化物半导体层211a和211b(其是具有比该氧化物半导体层207更高电导率的In-Ga-Zn-O基非单晶膜)形成源区和漏区。注意该氧化物半导体层211a和211b也称为n+层。
另外，如在图7B中图示的，阻挡膜213提供为与氧化物半导体层207接触，并且透明导电层214提供为以便在阻挡膜213的接触孔中接触导电层210b。
在图7A和7B中图示的薄膜晶体管250具有叫做底栅极底接触结构的结构。在该实施例中描述的半导体器件中，栅极绝缘膜202在包括薄膜晶体管250的所有区域中存在，并且栅电极层201提供在栅极绝缘膜202和具有绝缘表面的衬底200之间。另外，包括起源电极和漏电极作用的导电层210a和210b的布线提供在栅极绝缘膜202之上，并且氧化物半导体层207提供在导电层210a和210b之上。此外，该布线延伸到氧化物半导体层207的外围部分的外面。氧化物半导体层211a和211b分别堆叠在导电层210a和210b之上。
接着，半导体器件的制作工艺的示例参照图8A至8C以及图9A和9B描述。
首先，栅电极层201在具有绝缘表面的衬底200之上形成。继续，栅极绝缘膜202在栅电极层201之上形成(参见图8A)。
衬底200的材料、栅电极层201和栅极绝缘膜202的材料和形成方法可以参照在实施例1中描述的衬底100、栅电极层101和栅极绝缘膜102。另外，起基底绝缘膜的作用的绝缘膜230可提供在具有绝缘表面的衬底200之上。绝缘膜230的材料和形成方法可以参照在实施例1中描述的绝缘膜130。
然后，导电膜在栅极绝缘膜202之上形成。该导电膜的材料和形成方法可以参照在实施例1中描述的导电膜123。
继续，第一氧化物半导体膜在导电膜之上形成。该第一氧化物半导体膜的材料和形成方法可以参照在实施例1中描述的氧化物半导体膜104。注意导电膜和该第一氧化物半导体膜优选地接连形成。导电膜和该第一氧化物半导体膜通过溅射法形成而不暴露于空气，使得在制造工艺中可以防止由于导电膜的暴露而造成灰尘粘附到导电膜。
接着，抗蚀剂掩模在第一氧化物半导体膜之上形成。导电膜和第一氧化物半导体膜的不必要部分使用该抗蚀剂掩模通过选择性蚀刻去除以形成导电层210a和210b以及氧化物半导体层211a和211b(参见图8B)。氧化物半导体层211a和211b起源区和漏区的作用。导电膜和第一氧化物半导体膜可以通过湿法蚀刻或干法蚀刻来蚀刻。
接着，具有比第一氧化物半导体膜更低电导率的第二氧化物半导体膜在氧化物半导体层211a和211b之上形成。该第二氧化物半导体膜的材料和形成方法可以参照在实施例1中描述的氧化物半导体膜103。
接着，抗蚀剂掩模在第二氧化物半导体膜之上形成。第二氧化物半导体膜的不必要部分使用该抗蚀剂掩模通过选择性蚀刻去除，使得形成氧化物半导体层207(参见图8C)。此外，这时，也蚀刻除了与氧化物半导体层207重叠的区域的氧化物半导体层211a和211b的部分。第二氧化物半导体膜可以通过湿法蚀刻或干法蚀刻来蚀刻。
在该实施例中，描述其中提供氧化物半导体层211a和211b与具有比氧化物半导体层211a和211b更低电导率的氧化物半导体层207的示例。备选地，单层氧化物半导体层207可以单独形成。
其后，热处理优选地在200℃至600℃、典型地300℃至500℃执行。这里，热处理在350℃在氮气氛下执行一小时。通过该热处理，执行包括在岛形氧化物半导体层207和氧化物半导体层211a和211b中的In-Ga-Zn-O基氧化物半导体的原子水平的重排。该热处理(还包括光亮退火或其类似的)是重要的，因为该热处理实现岛形氧化物半导体层207中打断载流子传送的畸变的释放。注意对于上文的热处理的时间没有特定限制，只要热处理在氧化物半导体层207和氧化物半导体层211a和211b的形成之后执行即可。
氧化物半导体层207的表面优选地在阻挡膜213形成之前经受等离子体处理。作为氧化物半导体层207的表面的等离子体处理，可执行由氧自由基的氧自由基处理或反向溅射。在氧化物半导体层207的表面上执行的氧自由基处理或反向溅射的方法可以参照在实施例1中描述的在氧化物半导体层107的表面上执行的氧自由基处理或反向溅射的方法。
接着，阻挡膜213在薄膜晶体管250之上形成(参见图9A)。阻挡膜213优选地提供为与氧化物半导体层207接触。阻挡膜213优选地使用致密膜形成，因为阻挡膜213形成为以便防止例如有机物质和金属、湿气、氧或在气氛中飘浮的类似物等杂质进入。对例如湿气和氧等杂质的阻挡性质通过用致密膜形成提高。阻挡膜213可以通过溅射法或类似方法使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。阻挡膜213的制造方法可以参照在实施例1中描述的阻挡膜113。另外，形成的阻挡膜213可经受等离子体处理或用例如臭氧水等具有高氧化性的溶液的处理使得阻挡膜中的氧缺陷被修复。
当具有对湿气和氧的高阻挡性质的膜在氧化物半导体层之上形成以覆盖氧化物半导体层时，可以防止湿气和氧混合进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。此外，可以防止例如有机物质或金属等在气氛中飘浮的杂质混合进入氧化物半导体层。因此，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化，并且此外，可以提高半导体器件的可靠性。
接着，抗蚀剂掩模在阻挡膜213之上形成，并且阻挡膜213选择性蚀刻以形成达到导电层210b的接触孔。其后，形成透明导电层214(参见图9B)。这时的蚀刻优选地使用氯气干法蚀刻。注意在该步骤的顶视图对应于图7A。该透明导电层214的材料和形成方法可以参照在实施例1中描述的透明导电层114。
通过上文的工艺，可以形成薄膜晶体管250。采用该方式，形成薄膜晶体管250，其中具有对例如湿气和氧等杂质的高阻挡性质的膜用于防止例如湿气和氧等杂质混合进入氧化物半导体。因此，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化，并且此外，可以提高半导体器件的可靠性。
在该实施例中描述的半导体器件和其的制造工艺不限于在图7A和7B、图8A至8C以及图9A和9B中图示的那些。该实施例的另一个半导体器件和其的另一个制造工艺参照图10A至10C描述。注意省略与图7A和7B、图8A至8C以及图9A和9B相同的部分的说明并且做出不同部分的说明。
在图10A中，绝缘膜230、栅电极层201、栅极绝缘膜202、导电层210a和210b以及氧化物半导体层211a和211b根据在图8A和8B中图示的方法在衬底200之上形成。
接着，具有比氧化物半导体层211a和211b更低电导率的氧化物半导体膜203在氧化物半导体层211a和211b之上形成。氧化物半导体膜203的材料和形成方法可以参照在实施例1中描述的氧化物半导体膜103。
接着，阻挡膜213在氧化物半导体膜203之上形成(参见图10B)。阻挡膜213的材料和形成方法可以参照在实施例1中描述的阻挡膜113。
接着，层间绝缘膜231在阻挡膜213之上形成。该层间绝缘膜231可以使用由例如丙烯酸树脂，聚酰亚胺树脂，聚酰胺树脂，酚醛树脂，酚醛清漆树脂，三聚氰胺甲醛树脂，环氧树脂，聚氨酯树脂或其类似物等有机材料形成的绝缘膜形成。此外，对于该层间绝缘膜231，可以使用由例如氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜等无机材料、或硅氧烷(包括用硅(Si)和氧(O)的键形成的骨架结构)树脂形成的绝缘膜，或也可使用由有机材料形成的这些绝缘膜中的任何绝缘膜和用无机材料形成的这些绝缘膜中的任何绝缘膜的堆叠层。
接着，抗蚀剂掩模在层间绝缘膜231之上形成，并且层间绝缘膜231、阻挡膜213、氧化物半导体膜203和氧化物半导体层211b被选择性蚀刻，使得形成达到导电层210b的接触孔。其后，形成透明导电层214(参见图10C)。
在图10中图示的半导体器件可以形成而没有蚀刻氧化物半导体膜203。因此，可以省略用于蚀刻氧化物半导体膜203的掩模，使得制造工艺与在图7A和7B、图8A至8C以及图9A和9B中图示的相比可以简化。
该实施例可以视情况与其他实施例中的任何实施例结合实现。
实施例3
在该实施例中，不同于实施例1和2的那些半导体器件的半导体器件和其的制造工艺参照图11A和11B以及图12A至12D描述。注意在该实施例中描述的制造工艺的许多部分与在实施例1和2中描述的那些相同。因此，省略相同部分的说明并且在下文详细做出不同部分的说明。
图11A和11B图示该实施例的薄膜晶体管。图11A是平面图，并且图11B是沿图11A中的线A1-A2获取的剖视图。
图11A和11B图示其中栅电极层301在具有绝缘表面的衬底300之上形成并且栅极绝缘膜302在该栅电极层301之上形成的薄膜晶体管350。氧化物半导体层307和覆盖与该氧化物半导体层307的沟道形成区重叠的区域的沟道保护层315在该栅极绝缘膜302之上形成。导电层310a和310b形成为以便在该栅电极层301之上互相面对，其中该氧化物半导体层307插入其之间。
氧化物半导体层307提供在互相面对的导电层310a和310b下面以覆盖栅电极层301，其中栅极绝缘膜302插入氧化物半导体层307和栅电极层301之间。即，氧化物半导体层307提供为与覆盖与沟道形成区重叠的区域的沟道保护层315的底面、与栅电极层301重叠的栅极绝缘膜302的顶面以及氧化物半导体层311a和311b的底面接触。这里，第二氧化物半导体层311a和导电层310a采用该顺序从氧化物半导体层307侧堆叠。采用相似的方式，氧化物半导体层311b和导电层310b采用该顺序从氧化物半导体层307侧堆叠。氧化物半导体层307使用In-Ga-Zn-O基非单晶膜形成。氧化物半导体层311a和311b(其是具有比氧化物半导体层307更高电导率的In-Ga-Zn-O基非单晶层)形成源区和漏区。注意该氧化物半导体层311a和311b也称为n+层。阻挡膜313和透明导电层314如在图11A和11B中示出的那样提供。
图11B图示反向交错(底栅极)晶体管的横截面结构。特别地，在图11B中图示的晶体管具有沟道保护(沟道终止)结构。
接着，半导体器件的制造工艺的示例参照图12A至12D描述。
首先，栅电极层301在具有绝缘表面的衬底300之上形成。继续，栅极绝缘膜302在栅电极层301之上形成。衬底300的材料、栅电极层301和栅极绝缘膜302的材料和形成方法可以参照在实施例1中描述的衬底100、栅电极层101和栅极绝缘膜102。另外，可提供起基底绝缘膜的作用的绝缘膜330。
接着，第一氧化物半导体膜303在电极层301之上形成，其中栅极绝缘膜302插入其之间(参见图12A)。该第一氧化物半导体膜303的材料和形成方法可以参照在实施例1中描述的氧化物半导体膜103。
接着，绝缘膜在第一氧化物半导体膜303之上形成。该绝缘膜可以通过溅射法或类似方法使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。该绝缘膜优选地形成到大于0nm并且小于或等于5nm的厚度。该绝缘膜的制造方法可以参照在实施例1中描述的阻挡膜113。抗蚀剂掩模在该绝缘膜之上形成。该绝缘膜的不必要部分使用该抗蚀剂掩模通过选择性蚀刻去除，使得形成沟道保护层315(参见图12B)。该绝缘膜可以通过湿法蚀刻或干法蚀刻来蚀刻。
沟道保护层315提供为与氧化物半导体层307的沟道形成区重叠的区接触。提供沟道保护层315，使得在制作工艺中可以防止对氧化物半导体层307的沟道形成区的损伤(例如，由于等离子体或蚀刻中的蚀刻剂引起厚度减小或氧化)。因此，薄膜晶体管350的可靠性可以提高。另外，沟道保护层315可以形成到大于0nm并且小于或等于5nm的厚度。因此，可以抑制氧化物半导体层307由于蚀刻引起的厚度减小。
氧化物半导体层307的表面优选地在沟道保护层315形成之前经受等离子体处理。作为氧化物半导体层307的表面的等离子体处理，可执行由氧自由基的氧自由基处理或反向溅射。在氧化物半导体层307的表面上执行的氧自由基处理或反向溅射的方法可以参照在实施例1中描述的在氧化物半导体层107的表面上执行的氧自由基处理或反向溅射的方法。
然后，第二氧化物半导体膜在第一氧化物半导体膜和沟道保护层315之上形成。该第二氧化物半导体膜的材料和形成方法可以参照在实施例1中描述的氧化物半导体膜104。
接着，抗蚀剂掩模在第二氧化物半导体膜之上形成，并且第一氧化物半导体膜和第二氧化物半导体膜选择性蚀刻，使得形成岛形氧化物半导体层307和岛形氧化物半导体层308。
在该实施例中，描述其中提供氧化物半导体层307和具有比氧化物半导体层307更高电导率的氧化物半导体层308的示例。备选地，单层氧化物半导体层307可以单独形成。
接着，导电膜323在氧化物半导体层308和栅极绝缘膜302之上形成(参见图12C)。该导电膜323的材料和形成方法可以参照在实施例1中描述的导电膜123。
抗蚀剂掩模在导电膜323之上形成，并且导电膜323的不必要部分使用该抗蚀剂掩模通过选择性蚀刻去除，使得形成导电层310a和310b。同时，岛形氧化物半导体层308蚀刻成以便形成具有高电导率的半导体区(氧化物半导体层311a和311b)(参见图12D)。氧化物半导体层311a和311b起源区和漏区的作用。
其后，热处理优选地在200℃至600℃、典型地300℃至500℃执行。这里，热处理在350℃在氮气氛下执行一小时。通过该热处理，执行包括在岛形氧化物半导体层307中的In-Ga-Zn-O基氧化物半导体的原子水平的重排。该热处理(还包括光亮退火或其类似的)是重要的，因为该热处理实现岛形氧化物半导体层307中打断载流子传送的畸变的释放。注意对于上文的热处理的时间没有特定限制，只要热处理在氧化物半导体层307的形成之后执行即可。
接着，形成阻挡膜313以覆盖包括栅电极层301、氧化物半导体层307、氧化物半导体层311a和311b、导电层310a和310b等的薄膜晶体管350。阻挡膜313优选地提供为与沟道保护层315接触。阻挡膜313优选地使用致密膜形成，因为阻挡膜313形成为以便防止例如有机物质和金属、湿气、氧或在气氛中飘浮的类似物等杂质进入。对例如湿气和氧等杂质的阻挡性质通过用致密膜形成提高。阻挡膜313可以通过溅射法或类似方法使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。
在该实施例中，沟道保护层315使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成为具有单层或堆叠层。因此，作为阻挡膜313，可使用氧化硅膜、氮化硅膜、氧氮化硅膜或氮氧化硅膜。
形成覆盖与氧化物半导体层307的沟道形成区重叠的区域的沟道保护层315，使得可以防止湿气和氧进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。
接着，抗蚀剂掩模在阻挡膜313之上形成，并且阻挡膜313选择性蚀刻以形成达到导电层310b的接触孔。其后，形成透明导电层314(参见图12D)。注意在该步骤的顶视图对应于图11A。该透明导电层314的材料和形成方法可以参照在实施例1中描述的透明导电层114。
通过上文的工艺，可以形成薄膜晶体管350。采用该方式，形成薄膜晶体管350，其中具有对例如湿气和氧等杂质的高阻挡性质的膜用于防止例如湿气和氧等杂质混合进入氧化物半导体。因此，可以抑制其中使用氧化物半导体的半导体器件的半导体特性中的变化，并且此外，可以提高半导体器件的可靠性。
该实施例可以视情况与其他实施例中的任何实施例结合实现。
实施例4
在该实施例中，将描述其中显示器中驱动电路的至少一部分和设置在像素部分中的薄膜晶体管在一个衬底之上形成的示例。
设置在像素部分中的薄膜晶体管根据实施例1形成。此外，在实施例1中描述的薄膜晶体管是n沟道TFT。从而，在驱动电路中可以使用n沟道TFT形成的驱动电路的部分在与像素部分的薄膜晶体管相同的衬底之上形成。
图14A图示作为显示器的示例的有源矩阵液晶显示器的框图的示例。在图14A中图示的显示器在衬底5300之上包括像素部分5301，其包括多个每个提供有显示元件的像素；选择像素的扫描线驱动电路5302；以及控制输入到选择的像素的视频信号的信号线驱动电路5303。
另外，在实施例1中描述的薄膜晶体管是n沟道TFT，并且包括该n沟道TFT的信号线驱动电路参照图15描述。
在图15中图示的信号线驱动电路包括驱动IC5601、开关组5602_1至5602_M、第一布线5611、第二布线5612、第三布线5613和布线5621_1至5621_M。开关组5602_1至5602_M中的每个包括第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c。
驱动IC5601连接到第一布线5611、第二布线5612、第三布线5613和布线5621_1至5621_M。开关组5602_1至5602_M中的每个连接到第一布线5611、第二布线5612和第三布线5613，并且开关组5602_1至5602_M分别连接到布线5621_1至5621_M。布线5621_1至5621_M中的每个经由第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-1和信号线Sm(m=3M))。例如，第J列的布线5621_J(布线5621_1至5621_M中的任一个)经由包括在开关组5602J中的第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1和信号线Sj(j=3J)。
信号输入到第一布线5611、第二布线5612和第三布线5613中的每个。
注意驱动IC5601优选地使用单晶半导体形成。开关组5602_1至5602_M优选地在与像素部分相同的衬底之上形成。因此，驱动IC5601和开关组5602_1至5602_M优选地通过FPC或其类似物连接。备选地，驱动IC5601可通过例如接合等方法使用在与像素部分相同的衬底之上形成的单晶半导体形成。
接着，在图15中图示的信号线驱动电路的操作参照图16中的时序图描述。图16中的时序图示出其中选择第i级的扫描线Gi的情况。第i级的扫描线Gi的选择期分成第一子选择期T1、第二子选择期T2和第三子选择期T3。另外，即使当选择另一级的扫描线时，在图15中的信号线驱动电路如在图16中示出的那样操作。
注意在图16中的时序图示出其中第J列中的布线5621_J分别经由第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c连接到信号线Sj-2、信号线Sj-1和信号线Sj的情况。
在图16中的时序图示出选择第i级的扫描线Gi的时序、第一薄膜晶体管5603a的导通／关断的时序5703a、第二薄膜晶体管5603b的导通／关断的时序5703b、第三薄膜晶体管5603c的导通／关断的时序5703c和输入到第J列中的布线5621_J的信号5721_J。
在第一子选择期T1、第二子选择期T2和第三子选择期T3中，不同的视频信号输入到布线5621_1至5621_M。例如，在第一子选择期T1中输入到布线5621_J的视频信号输入到信号线Sj-2，在第二子选择期T2中输入到布线5621_J的视频信号输入到信号线Sj-1，并且在第三子选择期T3中输入到布线5621_J的视频信号输入到信号线Sj。另外，在第一子选择期T1、第二子选择期T2和第三子选择期T3中，输入到布线5621_J的视频信号分别由Data_j-2、Data_j-1和Data_j指示。
如在图16中示出的，在第一子选择期T1中，第一薄膜晶体管5603a导通，并且第二薄膜晶体管5603b和第三薄膜晶体管5603c关断。此时，输入到布线5621_J的Data_j-2经由第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期T2中，第二薄膜晶体管5603b导通，并且第一薄膜晶体管5603a和第三薄膜晶体管5603c关断。此时，输入到布线5621_J的Data_j-1经由第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期T3中，第三薄膜晶体管5603c导通，并且第一薄膜晶体管5603a和第二薄膜晶体管5603b关断。此时，输入到布线5621_J的Data_j经由第三薄膜晶体管5603c输入到信号线Sj。
如上文描述的，在图15中的信号线驱动电路中，通过将一个栅极选择期分成三个，视频信号可以在一个栅极选择期中从一个布线5621_J输入到三个信号线。因此，在图15中的信号线驱动电路中，提供有驱动IC5601的衬底和提供有像素部分的衬底的连接的数目可以是信号线的数目的大约1／3。连接的数目减少到信号线的数目的大约1／3，使得在图15中的信号线驱动电路的可靠性、良率等可以提高。
注意对于薄膜晶体管的设置、数目、驱动方法等没有特定限制，只要一个栅极选择期分成多个子选择期，并且视频信号如在图16中图示的在相应子选择期中从一个布线输入到多个信号线。
例如，当视频信号在三个或更多子选择期中的每个中从一个布线输入到三个或更多信号线中的每个时，必须增加薄膜晶体管和用于控制该薄膜晶体管的布线。注意当一个栅极选择期分成四个或更多子选择期时，一个子选择期变得更短。因此，一个栅极选择期优选地分成两个或三个子选择期。
作为另一个示例，一个选择期可如在图17中的时序图中图示的分成预充电期Tp、第一子选择期T1、第二子选择期T2和第三子选择期T3。在图17中的时序图图示选择第i级的扫描线Gi的时序、第一薄膜晶体管5603a的导通／关断的时序5803a、第二薄膜晶体管5603b的导通／关断的时序5803b、第三薄膜晶体管5603c的导通／关断的时序5803c和输入到第J列中的布线5621_J的信号5821_J。如在图17中示出的，第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c在预充电期Tp中导通。此时，输入到布线5621_J的预充电电压Vp分别经由第一薄膜晶体管5603a、第二薄膜晶体管5603b和第三薄膜晶体管5603c输入到信号线Sj-2、信号线Sj-1和信号线Sj。在第一子选择期T1中，第一薄膜晶体管5603a导通，并且第二薄膜晶体管5603b和第三薄膜晶体管5603c关断。此时，输入到布线5621_J的Data_j-2经由第一薄膜晶体管5603a输入到信号线Sj-2。在第二子选择期T2中，第二薄膜晶体管5603b导通，并且第一薄膜晶体管5603a和第三薄膜晶体管5603c关断。此时，输入到布线5621_J的Data_j-1经由第二薄膜晶体管5603b输入到信号线Sj-1。在第三子选择期T3中，第三薄膜晶体管5603c导通，并且第一薄膜晶体管5603a和第二薄膜晶体管5603b关断。此时，输入到布线5621_J的Data_j经由第三薄膜晶体管5603c输入到信号线Sj。
如上文描述的，在应用图17中的时序图的图15中的信号线驱动电路中，视频信号可以以高速写入像素，因为信号线可以通过在子选择期之前提供预充电选择期而预充电。注意与图16的那些相似的图17中的部分由公共标号指示并且省略相同的部分和具有相似功能的部分的详细说明。
此外，描述扫描线驱动电路的结构。该扫描线驱动电路包括移位寄存器和缓冲器。另外，该扫描线驱动电路在一些情况下包括电平转移器。在该扫描线驱动电路中，当时钟信号(CLK)和起动脉冲信号(SP)输入到移位寄存器时，产生选择信号。该产生的选择信号由缓冲器缓冲并且放大，并且所得的信号供应给对应的扫描线。在一条线的像素中的晶体管的栅电极连接到该扫描线。此外，因为在一条线的像素中的晶体管必须同时导通，使用可以馈送大电流的缓冲器。
用于扫描线驱动电路的一部分的移位寄存器的一个模式参照图18和图19描述。
图18图示移位寄存器的电路结构。在图18中图示的移位寄存器包括作为触发器5701_1至5701_n的多个触发器。另外，移位寄存器用第一时钟信号、第二时钟信号、起动脉冲信号和复位信号的输入操作。
描述在图18中图示的移位寄存器的连接关系。第一级的触发器5701_1连接到第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1和第七布线5717_2。第二级的触发器5701_2连接到第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2和第七布线5717_3。
采用相似的方式，第i级的触发器5701_i(触发器5701_1至5701_n中的任一个)连接到第二布线5712和第三布线5713中的一个、第四布线5714、第五布线5715、第七布线5717_i-1、第七布线5717_i和第七布线5717_i+1。这里，当“i”是奇数时，第i级的触发器5701_i连接到第二布线5712；当“i”是偶数时，第i级的触发器5701_i连接到第三布线5713。
第n级的触发器5701_n连接到第二布线5712和第三布线5713中的一个、第四布线5714、第五布线5715、第七布线5717_n-1、第七布线5717_n和第六布线5716。
注意第一布线5711、第二布线5712、第三布线5713和第六布线5716分别可称为第一信号线、第二信号线、第三信号线和第四信号。第四布线5714和第五布线5715分别可称为第一电源线和第二电源线。
接着，图19图示在图18中图示的触发器的细节。在图19中图示的触发器包括第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577和第八薄膜晶体管5578。第一薄膜晶体管5571、第二薄膜晶体管5572、第三薄膜晶体管5573、第四薄膜晶体管5574、第五薄膜晶体管5575、第六薄膜晶体管5576、第七薄膜晶体管5577和第八薄膜晶体管5578中的每个是n沟道晶体管并且当栅-源电压(Vgs)超过阈值电压(Vth)时导通。
另外，在图19中图示的触发器包括第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505和第六布线5506。
注意这里的所有薄膜晶体管是增强模式n沟道晶体管；然而，本发明不限于此。例如，驱动电路可以使用阻抑模式n沟道晶体管(depression-mode n-channel transistor)操作。
接着，在下文描述在图19中图示的触发器的连接结构。
第一薄膜晶体管5571的第一电极(源电极和漏电极中的一个)连接到第四布线5504。第一薄膜晶体管5571的第二电极(源电极和漏电极中的另一个)连接到第三布线5503。
第二薄膜晶体管5572的第一电极连接到第六布线5506并且第二薄膜晶体管5572的第二电极连接到第三布线5503。
第三薄膜晶体管5573的第一电极和栅电极连接到第五布线5505并且第三薄膜晶体管5573的第二电极连接到第二薄膜晶体管5572的栅电极。
第四薄膜晶体管5574的第一电极连接到第六布线5506，第四薄膜晶体管5574的栅电极连接到第一薄膜晶体管5571的栅电极，并且第四薄膜晶体管5574的第二电极连接到第二薄膜晶体管5572的栅电极。
第五薄膜晶体管5575的第一电极连接到第五布线5505，第五薄膜晶体管5575的栅电极连接到第一布线5501，并且第五薄膜晶体管5575的第二电极连接到第一薄膜晶体管5571的栅电极。
第六薄膜晶体管5576的第一电极连接到第六布线5506，第六薄膜晶体管5576的栅电极连接到第二薄膜晶体管5572的栅电极，并且第六薄膜晶体管5576的第二电极连接到第一薄膜晶体管5571的栅电极。
第七薄膜晶体管5577的第一电极连接到第六布线5506，第七薄膜晶体管5577的栅电极连接到第二布线5502，并且第七薄膜晶体管5577的第二电极连接到第一薄膜晶体管5571的栅电极。
第八薄膜晶体管5578的第一电极连接到第六布线5506，第八薄膜晶体管5578的栅电极连接到第一布线5501，并且第八薄膜晶体管5578的第二电极连接到第二薄膜晶体管5572的栅电极。
注意第一薄膜晶体管5571的栅电极、第四薄膜晶体管5574的栅电极、第五薄膜晶体管5575的第二电极、第六薄膜晶体管5576的第二电极和第七薄膜晶体管5577的第二电极被连接处的点称为节点5543。第二薄膜晶体管5572的栅电极、第三薄膜晶体管5573的第二电极、第四薄膜晶体管5574的第二电极、第六薄膜晶体管5576的栅电极和第八薄膜晶体管5578的第二电极被连接处的点称为节点5544。
注意第一布线5501、第二布线5502、第三布线5503和第四布线5504可分别称为第一信号线、第二信号线、第三信号线和第四信号线。第五布线5505和第六布线5506可分别称为第一电源线和第二电源线。
在第i级的触发器5701_i中，图19中的第一布线5501连接到图18中的第七布线5717_i-1。在图19中的第二布线5502连接到图18中的第七布线5717_i+1。在图19中的第三布线5503连接到第七布线5717_i。在图19中的第六布线5506连接到第五布线5715。
如果“i”是奇数，图19中的第四布线5504连接到图18中的第二布线5712；如果“i”是偶数，图19中的第四布线5504连接到图18中的第三布线5713。另外，图19中的第五布线5505连接到图18中的第四布线5714。
注意在第一级的触发器5701_1中，图19中的第一布线5501连接到图18中的第一布线5711。另外，在第n级的触发器5701_n中，图19中的第二布线5502连接到图18中的第六布线5716。
注意信号线驱动电路和扫描线驱动电路可以仅使用在实施例1中描述的n沟道TFT形成。在实施例1中描述的n沟道TFT具有高迁移率，并且从而驱动电路的驱动频率可以增加。另外，在实施例1中图示的n沟道TFT中，因为寄生电容由使用In-Ga-Zn-O基非单晶膜形成的源区和漏区减少，频率特性(称为f特性)是高的。例如，使用在实施例1中描述的n沟道TFT的扫描线驱动电路可以以高速操作，并且从而帧频可以增加并且可以实现黑像(black image)等的插入。
另外，当扫描线驱动电路中的晶体管的沟道宽度增加或提供多个扫描线驱动电路时，可以实现更高的帧频。当提供多个扫描线驱动电路时，用于驱动偶数编号扫描线的扫描线驱动电路提供在一边上而用于驱动奇数编号扫描线的扫描线驱动电路提供在对边上；从而，可以实现帧频的增加。另外，信号通过多个扫描线驱动电路到一个扫描线的输出具有扩大显示器尺寸的优势。
此外，当制造作为显示器的示例的有源矩阵发光显示器时，多个晶体管设置在至少一个像素中，并且从而优选地设置多个扫描线驱动电路。图14B是图示有源矩阵发光显示器的示例的框图。
在图14B中图示的发光显示器在衬底5400之上包括具有多个每个提供有显示元件的像素的像素部分5401、选择像素的第一扫描线驱动电路5402和第二扫描线驱动电路5404以及控制视频信号到选择像素的输入的信号线驱动电路5403。
当输入到图14B中图示的显示器的像素的视频信号是数字信号时，像素通过晶体管的导通／关断的切换处于发光状态或不发光状态。从而，灰度可以使用面积比灰度法或时间比灰度法显示。面积比灰度法指一个像素分成多个子像素并且每个子像素基于视频信号独立地被驱动使得显示灰度的驱动方法。此外，时间比灰度法指控制像素处于发光状态的时段使得显示灰度的驱动方法。
因为发光元件的响应速度高于液晶元件或其类似物的响应速度，发光元件比液晶元件更适合时间比灰度法。在用时间灰度法显示的情况下，一个帧周期分成多个子帧周期。然后，根据视频信号，像素中的发光元件在每个子帧周期中设置处于发光状态或不发光状态。通过将一帧分成多个子帧，像素在一个帧周期中发光的总时间长度可以用视频信号控制使得显示灰度。
在图14B中图示的发光显示器中，在其中两个开关TFT设置在一个像素中的情况下，第一扫描线驱动电路5402产生输入到充当一个开关TFT的栅极布线的第一扫描线的信号，并且第二描线驱动电路5404产生输入到充当另一个开关TFT的栅极布线的第二扫描线的信号；然而，一个扫描线驱动电路可产生输入到第一扫描线的信号和输入到第二扫描线的信号两者。另外，例如，存在根据包括在一个像素中的开关TFT的数目在每个像素中提供用于控制开关元件的操作的多个扫描线的可能性。在该情况下，一个扫描线驱动电路可产生输入到该多个扫描线的所有信号，或多个扫描线驱动电路可产生输入到该多个扫描线的信号。
另外，同样在发光显示器中，在驱动电路中可以由n沟道TFT形成的驱动电路的一部分可以在与像素部分的薄膜晶体管相同的衬底之上形成。备选地，信号线驱动电路和扫描线驱动电路可以仅使用在实施例1中描述的n沟道TFT形成。
此外，上文描述的驱动电路可以用于电子纸(其使用电连接到开关元件的元件驱动电子墨水)，而不限于应用至液晶显示器或发光显示器。该电子纸也称为电泳显示器(电泳显示)并且具有以下优势：它具有与普通纸相同水平的可读性，它具有比其他显示器更低的功耗并且它可以做得薄和轻量。
电泳显示可以具有各种模式。例如，电泳显示包括分散在溶剂或溶质中的多个微胶囊，每个微胶囊包括带正电荷的第一颗粒和带负电荷的第二颗粒。在该情况下，通过施加电场于该微胶囊，在微胶囊中的颗粒在互相相反的方向上移动并且仅聚集在一边的颗粒的颜色可以展现。注意第一颗粒和第二颗粒每个包括色素并且在没有电场的情况下不移动。此外，第一颗粒和第二颗粒的颜色互相不同(包括无色或色素缺乏)。
采用该方式，电泳显示是利用其中颗粒通过电场或其类似而移动的系统的显示。电泳显示不需要液晶显示器中所需要的起偏器和对衬底，由此电泳显示的厚度和重量可以显著减小。
通过将前面提到的微胶囊分散在溶剂中获得的溶液称为电子墨水。该电子墨水可以印刷在玻璃、塑料、布、纸或其类似物的表面上。此外，通过使用滤色器具有色素的颗粒，彩色显示也是可能的。
当多个微胶囊设置在有源矩阵衬底之上并且微胶囊插入在该有源矩阵衬底之上形成的电极和另一个电极之间时，完成有源矩阵显示器。该有源矩阵显示器可以通过施加电场于微胶囊执行显示。作为该有源矩阵衬底，例如，可以使用利用在实施例1中获得的薄膜晶体管的有源矩阵衬底。
注意在微胶囊中的第一颗粒和第二颗粒可每个用从导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电材料、电致发光材料、电变色材料或磁泳材料选择的单个材料形成或用这些材料中的任何材料的复合材料形成。
通过上文的工艺，高度可靠的显示器可以制造作为半导体器件。
该实施例可以视情况与其他实施例中的任何实施例结合实现。
实施例5
在该实施例中，制造薄膜晶体管，并且具有显示功能的半导体器件(也称为显示器)可以使用薄膜晶体管用于像素部分以及另外用于驱动电路来制造。此外，驱动电路的一部分或整体可以使用根据本发明的实施例的薄膜晶体管在与像素部分相同的衬底之上形成，由此可以获得板上系统。
显示器包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在它的类别中包括亮度由电流或电压控制的元件，并且具体地包括无机电致发光(EL)元件、有机EL元件等。此外，可以使用对比度由电效应改变的显示介质，例如电子墨水等。
另外，显示器包括其中密封显示元件的面板和其中包括控制器或其类似物的IC安装在该面板上的模块。在显示元件在显示器的制造工艺中完成之前，显示器包括对应于一个模式的元件衬底，并且该元件衬底提供有用于供应电流给在多个像素中的每个中的显示元件的装置。具体地，该元件衬底可处于仅提供有显示元件的像素电极的状态，在待成为像素电极的导电膜形成后并且在该导电膜蚀刻以形成像素电极之前的状态，或其他状态中的任何状态。
注意在该说明书中显示器意思是图像显示器、显示器或光源(包括照明装置)。此外，该显示器在它的类别中包括下列模块中的任何模块：附连例如柔性印刷电路(FPC)、带式自动接合(TAB)带或带式载体封装件(TCP)等连接器的模块；具有在其的末端提供有印刷线路板的TAB带或TCP的模块；以及具有通过玻璃上芯片(COG)法直接安装在显示元件上的集成电路(IC)的模块。
在该实施例中，液晶显示器示出为半导体器件的示例。本发明的半导体器件的一个实施例的液晶显示面板的外观和横截面将参照图22A1至22B描述。图22A1和22A2是其中高度可靠的薄膜晶体管4010和4011(其中每个包括实施例1中描述的In-Ga-Zn-O基非单晶膜作为半导体层并且提供有阻挡膜)和液晶元件4013用密封剂4005密封在第一衬底4001和第二衬底4006之间的面板的顶视图。图22B是沿图22A1和22A2的线M-N的剖视图。
提供密封剂4005以便包围提供在第一衬底4001之上的像素部分4002和扫描线驱动电路4004。第二衬底4006提供在像素部分4002和扫描线驱动电路4004之上。因此，像素部分4002和扫描线驱动电路4004通过第一衬底4001、密封剂4005和第二衬底4006与液晶层4008密封在一起。在分开制备的衬底之上使用单晶半导体膜或多晶半导体膜形成的信号线驱动电路4003安装在第一衬底4001之上不同于由密封剂4005包围的区域的区域中。
注意分开形成的驱动电路的连接方法不特定限制，并且可以使用COG法、金属线接合法、TAB法或类似方法。图22A1图示通过COG法安装信号线驱动电路4003的示例，并且图22A2图示通过TAB法安装信号线驱动电路4003的示例。
提供在第一衬底4001之上的像素部分4002和扫描线驱动器电路4004每个包括多个薄膜晶体管。图22B图示包括在像素部分4002中的薄膜晶体管4010和包括在扫描线驱动电路4004中薄膜晶体管4011。阻挡膜4020和绝缘层4021提供在薄膜晶体管4010和4011之上。
薄膜晶体管4010和4011中的每个对应于在实施例1中描述的包括In-Ga-Zn-O基非单晶膜作为半导体层的高度可靠的薄膜晶体管。在该实施例中，薄膜晶体管4010和4011是n沟道薄膜晶体管。
包括在液晶元件4013中的像素电极层4030电连接到薄膜晶体管4010。液晶元件4013的对电极层4031在第二衬底4006上形成。其中像素电极层4030、对电极层4031和液晶层4008互相重叠的部分对应于液晶元件4013。注意像素电极层4030和对电极层4031分别提供有绝缘膜4032和绝缘膜4033，其每个起定向膜的作用，并且夹住液晶层4008，其中绝缘层4032和4033插入其之间。
注意第一衬底4001和第二衬底4006可以通过使用玻璃、金属(典型地，不锈钢)、陶瓷或塑料形成。作为塑料的示例，可以使用玻璃纤维增强塑料(FRP)板、聚氟乙烯(PVF)膜、聚酯膜或丙烯酸树脂膜。另外，可以使用具有其中铝箔夹在PVF膜或聚酯膜之间的结构的薄板。
标号4035指示通过选择性蚀刻绝缘膜获得的柱状间隔并且提供为以便控制像素电极层4030和对电极层4031之间的距离(单元间隙)。此外，还可使用球形间隔。另外，对电极层4031电连接到在与薄膜晶体管4010相同的衬底之上形成的公共电势线。对电极层4031和公共电势线使用公共连接部分互相电连接，其中设置在一对衬底之间的导电颗粒插入其之间。注意导电颗粒包括在密封剂4005中。
备选地，可使用定向膜对于其是不必要的显示蓝相的液晶。蓝相是液晶相中的一个，其在胆甾液晶的温度增加时刚好在胆甾相变化成各向同性相之前产生。因为蓝相仅在窄温度范围内产生，其中混合5wt％或更多的手性剂的液晶组成用于液晶层4008以便改进温度范围。包括显示蓝相的液晶和手性剂的液晶组成具有响应速度与10μs至100μs一样短的这样的特性，定向过程是不必要的，因为液晶组成具有光学各向同性，并且视角依赖性是小的。
注意在该实施例中描述的液晶显示器是透射液晶显示器的示例；然而，该实施例中描述的液晶显示器可以应用于反射液晶显示器和半透射液晶显示器。
在该实施例中，描述液晶显示器的示例，其中起偏振片提供在比衬底更靠外的位置中(在观看者侧上)并且用于显示元件的着色层和电极层提供在比衬底更靠内的位置中；然而，该起偏振片可提供在比衬底更靠内的位置中。起偏振片和着色层的堆叠结构不限于该实施例，并且可视情况根据起偏振片和着色层的材料或制造步骤的条件设置。此外，可提供充当黑底的光阻挡膜。
在该实施例中，在实施例1中获得的薄膜晶体管用起保护层或平坦化绝缘膜的作用的绝缘层(阻挡膜4020和绝缘层4021)覆盖使得薄膜晶体管的表面不平坦性减小并且薄膜晶体管的可靠性提高。阻挡膜4020的厚度优选地大于或等于1nm并且小于或等于200nm。注意阻挡膜4020被提供为用以防止在空气中飘浮的例如有机物质、金属物质或湿气等污染杂质进入并且优选是致密膜。对例如湿气和氧等杂质的阻挡性质通过使用致密膜的形成来提高。阻挡膜4020可以形成为具有通过溅射法使用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜和／或氮氧化铝膜形成的单层或堆叠层。在该实施例中，保护膜通过溅射法形成；然而，该实施例不特定限制于此。保护膜可通过各种方法中的任何方法形成。
这里，阻挡膜4020使用氧化铝膜形成。当具有对湿气和氧的高阻挡性质的膜形成为用以覆盖氧化物半导体层时，可以防止湿气和氧混合进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。此外，可以防止例如有机物质和金属等在气氛中飘浮或基底材料中的杂质混合进入氧化物半导体层。因此，可以抑制在其中使用氧化物半导体的半导体器件的半导体特性中的变化。此外，可以提高半导体器件的可靠性。
另外，氮化硅膜、氧化硅膜、氮氧化硅膜或氧氮化硅膜可在阻挡膜4020之上形成(没有图示)。例如，氮化硅膜通过溅射法在阻挡膜4020之上形成。当氮化硅膜提供在阻挡膜4020之上时，防止例如钠等可移动离子进入半导体区改变TFT的电特性是可能的。
另外，在形成阻挡膜4020后，半导体层可退火(在300℃至400℃)。
另外，绝缘层4021在阻挡膜4020之上形成。例如聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺或环氧树脂等具有耐热性的有机材料可以用于绝缘层4021。除了这样的有机材料，使用低介电常数材料(低k材料)、硅氧烷基树脂、PSG(磷硅玻璃)，BPSG(硼磷硅玻璃)或其类似物也是可能的。注意绝缘层4021可通过堆叠用这些材料形成的多层绝缘膜形成。
注意硅氧烷基树脂是用作为起始材料并且具有Si-O-Si键的硅氧烷基材料形成的树脂。该硅氧烷基树脂可包括有机基(例如，烷基或芳基)或氟基作为取代基。另外，有机基可包括氟基。
对于绝缘层4021的形成方法没有特定限制，并且可以根据绝缘层4021的材料采用下列方法中任何方法：溅射法、SOG法、旋涂法、浸渍法、喷涂法、液体排出方法(例如，喷墨方法、丝网印刷、胶版印刷或类似的)、刮片、辊涂机、淋涂机、刮涂机等。当绝缘层4021使用材料溶液形成时，半导体层可在与绝缘层4021的烘烤步骤相同的时间退火(在300℃至400℃)。绝缘层4021的烘烤步骤还充当半导体层的退火步骤，并且半导体器件可以高效制造。
像素电极层4030和对电极层4031可以使用透光导电材料形成，例如含氧化钨的氧化铟、含氧化钨的氧化铟锌、含氧化钛的氧化铟、含氧化钛的氧化铟锡、氧化铟锡(在下文中称为ITO)、氧化铟锌、添加氧化硅的氧化铟锡等。
另外，包含导电高分子(也称为导电聚合物)的导电组成可以用于形成像素电极层4030和对电极层4031。用该导电组成形成的像素电极优选地具有小于或等于1.0×104欧姆每平方的薄层电阻和在550nm波长处大于或等于70％的透射率。此外，包含在该导电组成中的导电高分子的电阻率优选地小于或等于0.1Ω·cm。
作为导电高分子，可以使用所谓的π电子共轭导电高分子。作为其的示例，可以给出聚苯胺或其的衍生物、聚吡咯或其的衍生物、聚噻吩或其的衍生物、它们中的两种或更多种的共聚物等。
此外，多种信号和电势从FPC4018供应给分开形成的信号线驱动电路4003、扫描线驱动电路4004和像素部分4002。
在该实施例中，连接端子电极4015使用与包括在液晶元件4013中的像素电极层4030相同的导电膜形成，并且端子电极4016用与薄膜晶体管4010和4011的源电极层和漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到包括在FPC4018中的端子。
注意图22A1至22B图示其中信号线驱动电路4003分开形成并且安装在第一衬底4001上的示例；然而，该实施例不限于该结构。扫描线驱动电路可分开形成并且然后安装，或仅信号线驱动电路的部分或扫描线驱动电路的部分可分开形成并且然后安装。
图23图示其中TFT衬底2600用于液晶显示模块的示例，其对应于半导体器件的一个模式。
图23图示液晶显示模块的示例，其中TFT衬底2600和对衬底2601用密封剂2602互相固定，并且包括TFT或其类似物的像素部分2603、包括液晶层的显示元件2604、着色层2605和起偏振片2606提供在衬底之间以形成显示区。该着色层2605对于执行彩色显示是必需的。在RGB系统的情况下，对应于红色、绿色和蓝色的颜色的着色层提供给相应像素。起偏振片2606和2607以及漫射板2613提供在TFT衬底2600和对衬底2601外面。光源包括冷阴极管2610和反光板2611，并且电路衬底2612通过柔性布线板2609连接到TFT衬底2600的布线电路部分2608并且包括例如控制电路或电源电路等的外部电路。起偏振片和液晶层可堆叠，其中延迟板插在其之间。
对于液晶显示模块，可以使用TN(扭曲向列)模式，IPS(共面转换)模式、FFS(边缘场开关)模式、MVA(多畴垂直排列)模式、PVA(图案垂直排列)模式、ASM(轴对称排列微单元)模式、OCB(光学补偿双折射)模式、FLC(铁电液晶)模式、AFLC(反铁电液晶)模式或其类似的液晶。
通过上文的工艺，高度可靠的液晶显示器可以制造作为半导体器件。
该实施例可以视情况与其他实施例中的任何实施例结合实现。
实施例6
在该实施例中，电子纸描述为半导体器件的示例。
图18图示作为半导体器件的示例的有源矩阵电子纸。用于半导体器件的薄膜晶体管581可以采用与在实施例1至3中的任何实施例中描述的薄膜晶体管相似的方式制造。在该实施例中描述的半导体器件是在实施例1中描述的半导体器件。
在图13中的电子纸是使用扭转球显示系统的显示器的示例。该扭转球显示系统指其中每个采用黑色和白色着色的球形颗粒设置在第一电极层和第二电极层(其是用于显示元件的电极层)之间，并且电势差在第一电极层和第二电极层之间产生以控制球形颗粒的取向，使得执行显示的方法。
图13图示其中阻挡层形成为具有双层结构的示例。在衬底580之上形成的薄膜晶体管581是具有底栅极结构的薄膜晶体管，并且源电极层或漏电极层通过在阻挡膜583、阻挡膜584和绝缘层585中形成的接触孔电连接到第一电极层587。在该第一电极层587和第二电极层588之间，提供每个具有黑区590a和白区590b的球形颗粒589，其由充有液体的空腔594包围。在球形颗粒589周围的空间填充有例如树脂等填料595(参见图13)。在图13中，第一电极层587对应于像素电极，并且第二电极层588对应于公共电极。第二电极层588电连接到提供在与薄膜晶体管581相同的衬底之上的公共电势线。提供为用于衬底596的第二电极层588和公共电势电极可以使用在上文的实施例中描述的公共连接部分互相电连接，其中设置在一对衬底之间的导电颗粒插入其之间。
此外，代替扭转球，还可以使用电泳元件。在该情况下，使用具有大约10μm至200μm的直径的微胶囊，其中透明液体、带正电荷的白色微粒和带负电荷的黑色微粒装入胶囊。在提供在第一电极层和第二电极层之间的微胶囊中，当电场由第一电极层和第二电极层施加时，白色微粒和黑色微粒移动到相反侧，使得可以显示白色或黑色。使用该原理的显示元件是电泳显示元件并且一般叫做电子纸。该电泳显示元件具有比液晶显示元件更高的反射率，从而辅助光是不必要的，功耗是低的，并且显示部分可以在昏暗的地方辨认出。另外，即使当电力没有供应给显示部分时，可以维持已经显示一次的图像。因此，即使具有显示功能的半导体器件(其可简单地称为显示器或提供有显示器的半导体器件)远离电波源，也可以存储显示的图像。
通过该工艺，高度可靠的电子纸可以制造为半导体器件。
该实施例可以视情况与其他实施例中描述的结构中的任何结构结合实现。
实施例7
在该实施例中，发光显示器描述为半导体器件的示例。作为包括在显示器中的显示元件，这里描述利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物而分类。一般，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过施加电压到发光元件，电子和空穴从一对电极分别注入包含发光有机化合物的层，并且电流流动。载流子(电子和空穴)复合，从而激发发光有机化合物。发光有机化合物从激发态返回基态，由此发射光。由于这样的机制，该发光元件称为电流激发发光元件。
无机EL元件根据它们的元件结构分类成分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光层，其中发光材料的颗粒分散在粘合剂中，并且它的光发射机制是施主受主复合型光发射，其利用施主能级和受主能级。薄膜型无机EL元件具有其中发光层夹在介电层之间的结构，其进一步夹在电极之间，并且它的光发射机制是定域型光发射，其利用金属离子的内电子层电子跃迁。注意这里使用有机EL元件作为发光元件来描述。
图20图示可以应用数字时间灰度驱动的像素结构的示例，其作为半导体器件的示例。
描述可以应用数字时间灰度驱动的像素的结构和操作。在该实施例中，一个像素包括两个n沟道晶体管，其中每个包括氧化物半导体层(In-Ga-Zn-O基非单晶膜)作为沟道形成区。
像素6400包括开关晶体管6401、驱动晶体管6402、发光元件6404和电容器6403。开关晶体管6401的栅极连接到扫描线6406，开关晶体管6401的第一电极(源电极和漏电极中的一个)连接到信号线6405，并且开关晶体管6401的第二电极(源电极和漏电极中的另一个)连接到驱动晶体管6402的栅极。驱动晶体管6402的栅极通过电容器6403连接到电力供应线6407，驱动晶体管6402的第一电极连接到电力供应线6407，并且驱动晶体管6402的第二电极连接到发光元件6404的第一电极(像素电极)。发光元件6404的第二电极对应于公共电极6408。该公共电极6408电连接到在相同衬底之上形成的公共电势线。该公共电极6408电连接到在相同衬底之上形成的公共电势线。
发光元件6404的第二电极(公共电极6408)设置到低电力供应电势。注意该低电力供应电势是参考设置到电力供应线6407的高电力供应电势满足“低电力供应电势<高电力供应电势”的电势。作为低电力供应电势，例如可采用GND、0V或其类似的。高电力供应电势和低电力供应电势之间的电势差施加到发光元件6404并且电流供应给发光元件6404，使得发光元件6404发光。这里，为了使发光元件6404发光，每个电势设置为使得高电力供应电势和低电力供应电势之间的电势差是正向阈值电压或更高。
注意驱动晶体管6402的栅极电容可用作电容器6403的代替物，使得可以省略电容器6403。驱动晶体管6402的栅极电容可在沟道区和栅电极之间形成。
在电压输入电压驱动方法的情况下，视频信号输入到驱动晶体管6402的栅极使得驱动晶体管6402处于充分导通和关断的两个状态中的任一个。即，驱动晶体管6402在线性区中操作。因为驱动晶体管6402在线性区中操作，高于电力供应线6407的电压的电压施加于驱动晶体管6402的栅极。注意高于或等于“电力供应线的电压+驱动晶体管6402的Vth”的电压施加于信号线6405。
在代替数字时间灰度驱动执行模拟灰度驱动的情况下，可以通过改变信号输入使用与在图20中的相同的像素结构。
在执行模拟灰度驱动的情况下，高于或等于“发光元件6404的正向电压+驱动晶体管6402的Vth”的电压施加于驱动晶体管6402的栅极。“发光元件6404的正向电压”指示获得期望的亮度的电压，并且至少高于正向阈值电压。输入驱动晶体管6402在饱和区中操作所借助的视频信号，使得电流可以供应给发光元件6404。为了驱动晶体管6402在饱和区中操作，电力供应线6407的电势设置为高于驱动晶体管6402的栅极电势。当使用模拟视频信号时，根据视频信号将电流馈送到发光元件6404并且执行模拟灰度驱动是可能的。
注意在图20中图示的像素结构不限于此。例如，开关、电阻器、电容器、晶体管、逻辑电路或其类似物可添加到图20中图示的像素。
接着，发光元件的结构参照图21A至21C描述。像素的横截面结构通过采用n沟道驱动TFT作为示例来描述。在图21A至21C中图示的用于半导体器件的驱动TFT7001、7011和7021可以采用与在实施例1中描述的薄膜晶体管相似的方式制造，并且是每个包括In-Ga-Zn-O基非单晶膜作为半导体层的高度可靠的薄膜晶体管。另外，在图21A至21C中，阻挡膜提供为具有双层结构。
在图21A中，阻挡膜7008和7009可以使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成。此外，在图21B中的阻挡膜7018和7019和阻挡膜7028和7029也可以使用氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜形成。
当具有对湿气和氧的高阻挡性质的膜形成以覆盖氧化物半导体层时，可以防止湿气和氧混合进入氧化物半导体层。因此，可以抑制氧化物半导体层的氧化还原反应和氧空位浓度中的变化。此外，可以防止例如有机物质和金属等在气氛中飘浮或包括在基底材料中的杂质混合进入氧化物半导体层。因此，可以抑制在其中使用氧化物半导体的半导体器件的半导体特性中的变化。此外，可以提高半导体器件的可靠性。
为了取出从发光元件发射的光，需要阳极和阴极中的至少一个透光。薄膜晶体管和发光元件在衬底之上形成。发光元件可以具有顶发射结构，其中光发射通过与衬底相对的表面取出；底发射结构，其中光发射光通过在衬底侧上的表面取出；或双发射结构，其中光发射通过与衬底相对的表面和在衬底侧上的表面取出。本发明的实施例的像素结构可以应用于具有这些发射结构中的任何结构的发光元件。
具有顶发射结构的发光元件参照图21A描述。
图21A是在驱动TFT7001是n沟道TFT并且光从发光元件7002发射到阳极7005侧的情况下的像素的剖视图。在图21A中，发光元件7002的阴极7003电连接到驱动TFT7001，并且发光层7004和阳极7005按该顺序堆叠在阴极7003之上。阴极7003可以使用多种导电材料形成，只要它们具有低功函数并且反射光即可。例如，优选地使用Ca、Al、CaF2、MgAg、AlLi或类似物。发光层7004可使用单层或堆叠的多层形成。当发光层7004使用多个层形成时，发光层7004通过按下列顺序在阴极7003之上堆叠电子注射层、电子传输层、光发射层、空穴传输层和空穴注射层形成。形成所有这些层不是必须的。阳极7005使用透光导电材料形成，例如包括氧化钨的氧化铟、包括氧化钨的氧化铟锌、包括氧化钛的氧化铟、包括氧化钛的氧化铟锡、氧化铟锡(在下文中称为ITO)、氧化铟锌或添加氧化硅的氧化铟锡的膜等。
发光元件7002对应于其中发光层7004夹在阴极7003和阳极7005之间的区域。在图21A中图示的像素的情况下，如由箭头指示的，光从发光元件7002发射到阳极7005侧。
接着，具有底发射结构的发光元件参照图21B描述。图21B是在驱动TFT7011是n沟道晶体管并且光从发光元件7012发射到阴极7013侧的情况下的像素的剖视图。在图21B中，发光元件7012的阴极7013在电连接到驱动TFT7011的透光导电膜7017之上形成，并且发光层7014和阳极7015按该顺序堆叠在阴极7013之上。当阳极7015具有透光性质时，用于反射或阻挡光的光阻挡膜7016可形成以覆盖阳极7015。对于阴极7013，如同在图21A的情况下，可以使用多种材料，只要它们是具有低功函数的导电材料即可。阴极7013形成以具有可以透光的厚度(优选地，大约5nm至30nm)。例如，具有20nm厚度的铝膜可以用作阴极7013。与图21A的情况相似，发光层7014可使用单层或堆叠的多层形成。阳极7015不要求透光，但如同在图21A的情况下可以使用透光导电材料形成。作为光阻挡膜7016，例如可以使用反射光的金属或其类似物；然而，它不限于金属膜。例如，还可以使用添加黑色色素的树脂或其类似物。
发光元件7012对应于其中发光层7014夹在阴极7013和阳极7015之间的区域。在图21B中图示的像素的情况下，如由箭头指示的，光从发光元件7012发射到阴极7013侧。
接着，具有双发射结构的发光元件将参照图21C描述。在图21C中，发光元件7022的阴极7023在电连接到驱动TFT7021的透光导电膜7027之上形成，并且发光层7024和阳极7025按该顺序堆叠在阴极7023之上。如同在图21A的情况下，阴极7023可以使用多种导电材料形成，只要它们具有低功函数即可。阴极7023形成以具有可以透光的厚度。例如，具有20nm厚度的Al膜可以用作阴极7023。如同在图21A，发光层7024可使用单层或堆叠的多层形成。阳极7025如同在图21A的情况下可以使用透光导电材料形成。
发光元件7022对应于其中阴极7023、发光层7024和阳极7025互相重叠的区域。在图21C中图示的像素的情况下，如由箭头指示的，光从发光元件7022发射到阳极7025侧和阴极7023侧。
注意，尽管有机EL元件这里描述作为发光元件，无机EL元件也可以提供为发光元件。
在该实施例中，描述其中控制发光元件的驱动的薄膜晶体管(驱动TFT)电连接到发光元件的示例；然而，可采用其中用于电流控制的TFT连接在驱动TFT和发光元件之间的结构。
在该实施例中描述的半导体器件不限于在图21A至21C中图示的结构，并且可以基于根据本发明的技术的精神采用各种方式修改。
接着，发光显示面板(也称为发光面板)(其是半导体器件的一个实施例)的外观和横截面参照图24A和24B描述。图24A是其中在实施例1中描述的第一衬底4501之上形成的并且每个包括In-Ga-Zn-O基非单晶膜作为半导体层的高度可靠薄膜晶体管4509和4510与发光元件4511用密封剂4505密封在第一衬底4501和第二衬底4506之间的面板的顶视图。图24B是沿图24A的线H-I获取的剖视图。
提供密封剂4505以便包围提供在第一衬底4501上的像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b。另外，第二衬底4506提供在像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b上。因此，像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b通过第一衬底4501、密封剂4505和第二衬底4506与填料4507密封在一起。面板用保护膜(例如层叠膜或紫外线可硬化树脂膜)或具有高气密性和极少脱气的覆盖材料封装(密封)使得面板如上文描述的那样不暴露于外部空气是优选的。
在第一衬底4501之上形成的像素部分4502、信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b每个包括多个薄膜晶体管并且包括在像素部分4502中的薄膜晶体管4510和包括在信号线驱动电路4503a中的薄膜晶体管4509在图24B中作为示例图示。
作为薄膜晶体管4509和4510中的每个，可以使用如在实施例1中描述的包括In-Ga-Zn-O基非单晶膜作为半导体层的高度可靠的薄膜晶体管。在该实施例中，薄膜晶体管4509和4510是n沟道薄膜晶体管。
此外，标号4511指示发光元件。作为包括在该发光元件4511中的像素电极的第一电极层4517电连接到薄膜晶体管4510的源电极层或漏电极层。注意发光元件4511的结构是第一电极层4517、电致发光层4512和第二电极层4513的堆叠层结构，但本发明不限于在该实施例中描述的那样。发光元件4511的结构可以根据光从发光元件4511取出的方向或其类似的视情况改变。
隔断壁4520使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成。隔断壁4520使用感光材料形成并且开口在第一电极层4517之上形成使得开口的侧壁形成为具有连续曲率的斜面是特别优选的。
电致发光层4512可用单层或堆叠的多层形成。
保护膜可在第二电极层4513和隔断壁4520之上形成以便防止氧、氢、湿气、二氧化碳或其类似物进入发光元件4511。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜或其类似物。
另外，多种信号和电势从PFC4518a与4518b供应给信号线驱动电路4503a与4503b、扫描线驱动电路4504a与4504b和像素部分4502。
在该实施例中，连接端子电极4515用与包括在发光元件4511中的第一电极层4517相同的导电膜形成，并且端子电极4516用与包括在薄膜晶体管4509和4510中的源和漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519电连接到包括在FPC4518a中的端子。
位于光从发光元件4511取出的方向上的第二衬底4506需要具有透光性质。在该情况下，使用例如玻璃板、塑料板、聚酯膜或丙烯酸膜等透光材料。
作为填料4507，除例如氮或氩等惰性气体外，可以使用紫外线可硬化树脂或热固性树脂。例如，可以使用PVC(聚氯乙烯)、丙烯酸、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)或EVA(乙烯醋酸乙烯酯)。在该实施例中，氮用于填料4507。
另外，如果需要，可视情况在发光元件的发光表面上提供例如起偏振片、圆形起偏振片(包括椭圆起偏振片)、延迟板(四分之一波长板或半波波长板)或滤色片等光学膜。此外，起偏振片或圆形起偏振片可提供有抗反射膜。例如，可以执行防眩处理，由此反射光可以通过表面上的凸起和凹陷漫射以便减少眩光。
信号线驱动电路4503a与4503b和扫描线驱动电路4504a与4504b可提供为在分开制备的衬底之上使用单晶半导体膜或多晶半导体膜形成的驱动电路。另外，仅信号线驱动电路或其的部分或扫描线驱动电路或其的部分可分开形成和安装。该实施例不限于在图24A和24B中图示的结构。
通过上文的工艺，高度可靠的发光显示器(显示面板)可以制造为半导体器件。
该实施例可以视情况与其他实施例中的任何实施例结合实现。
实施例8
根据本发明的半导体器件可以应用于电子纸。电子纸可以用于多种领域的电子装置，只要它们可以显示数据即可。例如，根据本发明的电子纸可以应用于电子书(e书)阅读器、海报、在例如列车等车辆中的广告、例如信用卡等多种卡片中的显示等。该电子装置的示例在图25A和25B和图26中图示。
图25A图示使用电子纸形成的海报2631。在其中广告介质是印刷纸的情况下，广告由人力更换；然而，通过使用电子纸，广告显示可在短时间中改变。此外，图像可以稳定地显示而没有变形。注意该海报可配置成无线地传送和接收数据。
图25B图示在例如列车等车辆中的广告2632。在其中广告介质是印刷纸的情况下，广告由人力更换；然而，通过使用电子纸，广告显示可在没有许多人力的情况下短时间中改变。此外，图像可以稳定地显示而没有变形。注意该车辆中的广告可配置成无线地传送和接收数据。
图26图示电子书阅读器2700的示例。例如，该电子书阅读器2700包括两个外壳，外壳2701和外壳2703。该外壳2701和外壳2703用铰链2711结合使得该电子书阅读器2700可以打开和关闭，其中铰链2711作为轴。利用这样的结构，该电子书阅读器2700可以像纸质书一样操作。
显示部分2705和显示部分2707分别包含在外壳2701和外壳2703中。显示部分2705和显示部分2707可配置成显示一幅图像或不同图像。在显示部分2705和显示部分2707显示不同图像的情况下，例如，在右侧的显示部分(在图26中的显示部分2705)可以显示文本并且在左侧的显示部分(在图26中的显示部分2707)可以显示图形。
图26图示其中外壳2701提供有操作部分等的示例。例如，外壳2701提供有电源开关2721、操作键2723、扬声器2725等。利用操作键2723，可以翻页。注意键盘、指点装置或其类似物可提供在提供显示部分的外壳的表面上。此外，外部连接端子(耳机端子、USB端子、可以连接到例如AC适配器和USB电缆等各种电缆的端子或其类似物)、记录介质插入部分或其类似物可提供在外壳的背面或侧面上。此外，电子书阅读器2700可具有电子辞典的作用。
电子书阅读器2700可配置成无线地传送和接收数据。可以采用其中期望的书籍数据或类似物从电子书服务器无线地购买并且下载的结构。
实施例9
根据本发明的半导体器件可以应用于多种电子装置(包括游艺机)。电子装置的示例包括电视机(也称为电视或电视接收器)、计算机或类似物的监视器、例如数字拍摄装置或数字摄像机等拍摄装置、数字相框、移动电话手持机(也称为移动电话或移动电话装置)、便携式游戏机、便携信息终端、音频重现装置、例如弹珠机等大型游戏机等。
图27A图示电视机9600的示例。在电视机9600中，显示部分9603包含在外壳9601中。该显示部分9603可以显示图像。此外，该外壳9601由底座9605支撑。
电视机9600可以用外壳9601的操作开关或单独的遥控器9610操作。频道和音量可以用遥控器9610的操作键9609控制，使得可以控制在显示部分9603上显示的图像。此外，遥控器9610可提供有用于显示从遥控器9610输出的数据的显示部分9607。
注意电视机9600提供有接收器、调制解调器等。利用该接收器，可以接收一般的电视广播。此外，当电视机9600通过经由该调制解调器的有线或无线连接连接到通信网络时，可以执行单向(从传送器到接收器)或双向(在传送器和接收器之间或在接收器之间)数据通信。
图27B图示数字相框9700的示例。例如，在数字相框9700中，显示部分9703包含在外壳9701中。显示部分9703可以显示各种图像，例如，显示部分9703可以显示用数字拍摄装置或其类似物拍摄的图像数据并且起通常的相框的作用。
注意数字相框9700提供有操作部分、外部连接部分(USB端子、可以连接到例如USB电缆等各种电缆的端子或其类似物)、记录介质插入部分等。尽管这些部件可提供在提供显示部分的表面上，对于数字相框9700的设计，将它们提供在侧面或后表面上是优选的。例如，存储用数字拍摄装置拍摄的图像的数据的存储器插入数字相框的记录介质插入部分中，由此图像数据可以传输并且然后在显示部分9703上显示。
数字相框9700可配置成无线地发送并且接收数据。可采用其中期望的图像数据无线地传输以显示的结构。
图28A是便携式游戏机并且包括两个外壳，外壳9881和外壳9891，其与接头部分9893连接使得便携式游戏机可以打开或折叠。显示面板9882包含在外壳9881中，并且显示面板9883包含在外壳9891中。另外，在图28A中图示的便携式游戏机提供有扬声器部分9884、记录介质插入部分9886、LED灯9890、输入装置(操作键9885、连接端子9887、传感器9888(具有测量力、位移、位置、速度、加速度、角速度、转数、距离、光、液体、磁性、温度、化学物质、声、时间、硬度、电场、电流、电压、电功率、辐射线、流率、湿度、梯度、振动、气味或红外线的功能)和麦克风9889)等。不用说，便携式游戏机的结构不限于上文描述的那个。便携式游戏机可具有其中视情况提供另外的附件设备而只要至少提供半导体器件即可的结构。在图28A中图示的便携式游戏机具有读取存储在记录介质中的程序或数据以在显示面板上显示它的功能，和通过无线通信与另一个便携式游戏机共享信息的功能。注意在图28A中图示的便携式游戏机的功能不限于上文描述的那些，并且便携式游戏机可以具有多种功能。
图28B图示投币机9900的示例，其是大型游艺机。在该投币机9900中，显示部分9903包含在外壳9901中。另外，投币机9900提供有例如起动杆或停止开关等操作装置、投币孔、扬声器或其类似物。不用说，投币机9900的结构不限于上文描述的结构。投币机可具有其中视情况提供另外的附件设备而只要至少提供根据本发明的半导体器件即可的结构。
图29A图示移动电话手持机1000的示例。该移动电话手持机1000提供有包含在外壳1001中显示部分1002、操作按钮1003、外部连接端口1004、扬声器1005、麦克风1006等。
当在图29A中图示的移动电话手持机1000的显示部分1002用手指或类似物触碰时，数据可以输入移动电话手持机1000。此外，例如进行呼叫或发文本信息等操作可以通过用手指或类似物触碰显示部分1002执行。
主要存在显示部分1002的三个屏幕模式。第一模式是主要用于显示图像的显示模式。第二模式是主要用于输入例如文本等的数据的输入模式。第三模式是两个模式的组合，即显示模式和输入模式的组合的显示和输入模式。
例如，在进行呼叫或发文本信息的情况下，对显示部分1002选择主要用于输入文本的文本输入模式使得可以输入在屏幕上显示的字符。在该情况下，在几乎显示部分1002的屏幕的所有区域上显示键盘或数字键是优选的。
当包括用于探测倾斜的例如陀螺仪或加速度传感器等的传感器的检测装置提供在移动电话手持机1000内部时，在显示部分1002的屏幕上的显示可以通过确定移动电话手持机1000的取向自动地改变(移动电话手持机1000是水平还是竖直放置以用于横向模式或竖向模式)。
屏幕模式通过触碰显示部分1002或使用外壳1001的操作按钮1003改变。备选地，屏幕模式可根据在显示部分1002上显示的图像的种类改变。例如，当在显示部分上显示的图像的信号是移动图像数据的信号时，屏幕模式改变到显示模式。当信号是文本数据时，屏幕模式改变到输入模式。
此外，在输入模式中，在检测由在显示部分1002中的光学传感器检测的信号时当通过触碰显示部分1002的输入在一定时期不进行时，屏幕模式可被控制以便从输入模式改变到显示模式。
显示部分1002可起图像传感器的作用。例如，当显示部分1002用手掌或手指触碰时取得掌纹、指纹或其类似物的图像，由此可以执行个人身份验证。此外，通过在显示部分中提供发射近红外光的背光或感测光源，可以取得手指纹理、手掌纹理或其类似物的图像。
图29B也图示移动电话手持机的示例。图29B中的移动电话手持机包括显示器9410和通信装置9400。该显示器9410包括外壳9411，其包括显示部分9412和操作按钮9413。该通信装置9400包括外壳9401，其包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405和当收到来电呼叫时发射光的发光部分9406。具有显示功能的显示器9410可以在由箭头指示的两个方向上从通信装置9400分离。因此，显示器9410和具有电话功能的通信装置9400可以沿其的短轴或其的长轴互相附连。当仅需要显示功能时，显示器9410可以单独使用，同时通信装置9400从显示器9410分离。通信装置9400和显示器9410每个可以通过无线通信或有线通信传送和接收图像或输入信息并且每个具有可充电电池。
该申请基于在2008年11月7日向日本专利局提交的日本专利申请序列号2008-286278，其全部内容通过引用结合于此。
标号说明
100衬底；101栅电极层；102栅极绝缘膜；103氧化物半导体膜；104氧化物半导体膜；106抗蚀剂掩模；107氧化物半导体层；108氧化物半导体层；109a抗蚀剂掩模；109b抗蚀剂掩模；110a导电层；110b导电层；111a氧化物半导体层；111b氧化物半导体层；112凹陷部分；113阻挡膜；114透明导电层；114a透明导电层；114b透明导电层；114c透明导电层；120电容器布线；121第一端子；122接触孔；123导电膜；124第二端子；125连接电极；126接触孔；126a接触孔；126b接触孔；126c接触孔；127电极；130绝缘膜；150薄膜晶体管；200衬底；201栅电极层；202栅极绝缘膜；203氧化物半导体膜；207氧化物半导体层；210a导电层；210b导电层；211a氧化物半导体层；211b氧化物半导体层；213阻挡膜；214透明导电层；230绝缘膜；250薄膜晶体管；300衬底；301栅电极层；302栅极绝缘膜；303第一氧化物半导体膜；307氧化物半导体层；308氧化物半导体层；310a导电层；310b导电层；311a氧化物半导体层；311b氧化物半导体层；313阻挡膜；314透明导电层；315沟道保护层；323导电层；330绝缘膜；350薄膜晶体管；580衬底；581薄膜晶体管；583阻挡膜；584阻挡膜；585绝缘层；587第一电极层；588第二电极层；589球形颗粒；590a黑区；590b白区；594空腔595填料；596衬底；1000蜂窝电话；1001外壳；1002显示部分；1003操作按钮；1004外部连接端口；1005扬声器；1006麦克风；2600TFT衬底；2601对衬底；2602密封剂；2603像素部分；2604显示无件；2605着色层；2606起偏振片；2607起偏振片；2608布线电路部分；2609柔性布线板；2610冷阴极管；2611反光板；2612电路衬底；2613漫射板；2631海报；2632车辆中的广告；2700电子书阅读器；2701外壳；2703外壳；2705显示部分；2707显示部分；2711轴部分；2721电源开关；2723操作键；2725扬声器；4001第一衬底；4002像素部分；4003信号线驱动电路；4004扫描线驱动电路；4005密封剂；4006第二衬底；4008液晶层；4010薄膜晶体管；4011薄膜晶体管；4013液晶元件；4015连接端子电极；4016端子电极；4018FPC；4019各向异性导电膜；4020阻挡膜；4021绝缘层；4030像素电极层；4031对电极层；4032绝缘层；4033绝缘膜；4035柱状间隔；4501第一衬底；4502像素部分；4503a信号线驱动电路；
4503b信号线驱动电路；4504a扫描线驱动电路；4504b扫描线驱动电路；4505密封剂；4506第二衬底；4507填料；4509薄膜晶体管；4510薄膜晶体管；4511发光元件；4512电致发光层；4513第二电极层；4515连接端子电极；4516端子电极；4517第一电极层；4518a FPC；4518b FPC；4519各向异性导电膜；4520隔断壁；5300衬底；5301像素部分；5302扫描线驱动电路；5303信号线驱动电路；5400衬底；5401像素部分；5402第一扫描线驱动电路；5403信号线驱动电路；5404第二扫描线驱动电路；5501第一布线；5502第二布线；5503第三布线；5504第四布线；5505第五布线；5506第六布线；5543节点；5544节点；5571第一薄膜晶体管；5572第二薄膜晶体管；5573第三薄膜晶体管；5574第四薄膜晶体管；5575第五薄膜晶体管；5576第六薄膜晶体管；5577第七薄膜晶体管；5578第八薄膜晶体管；5601驱动IC；5602_1至5602_M开关组；5603a第一薄膜晶体管；5603b第二薄膜晶体管；5603c第三薄膜晶体管；5611第一布线；5612第二布线；5613第三布线；5621_1至5621_M布线；5701触发器；5703a时序；5703b时序；5703c时序；5711第一布线；5712第二布线；5713第三布线；5714第四布线；5715第五布线；5716第六布线；5717_1至5717_n第七布线；5721_J信号；5803a时序；
5803b时序；5803c时序；5821_J信号；6400像素；6401开关晶体管；6402驱动晶体管；6403电容元件；6404发光元件；6405信号线；6406扫描线；6407电力供应线；6408公共电极；7001驱动TFT；7002发光元件；7003阴极；7004发光层；7005阳极；7008阻挡膜；7009阻挡膜；7011驱动TFT；7012发光元件；7013阴极；7014发光层；7015阳极；7016光阻挡膜；7017导电膜；7018阻挡膜；7019阻挡膜；7021驱动TFT；7022发光元件；7023阴极；7024发光层；7025阳极；7027导电膜；7028阻挡膜；7029阻挡膜；9400通信装置；9401外壳；9402操作按钮；9403外部输入端子；9404麦克风；9405扬声器；9406发光部分；9401显示装置；9411外壳；9412显示部分；9413操作按钮；9600电视机；9601外壳；9603显示部分；9605底座；9607显示部分；9609操作键；9610遥控器；9700数字相框；9701外壳；9703显示部分；9881外壳；9882显示部分；9883显示部分；9884扬声器部分；9885操作键；9886记录介质插入部分；9887连接端子；9888传感器；9889麦克风；9890LED灯；9891外壳；9893连接部分；9900投币机；9901外壳；9903显示部分。

Claims (9)

1.一种半导体器件的制造方法，其包括：
形成栅电极层；
在所述栅电极层上形成栅绝缘层；
隔着所述栅绝缘层在所述栅电极层上形成氧化物半导体层，所述氧化物半导体层包含沟道形成区；
在所述氧化物半导体层上形成导电膜，所述导电膜包含含有铜和锰的合金；
在形成所述导电膜之后加热所述导电膜；
蚀刻所述导电膜以形成第一导电层和第二导电层；
在所述第一导电层和所述第二导电层上形成绝缘膜，其中所述绝缘膜与所述氧化物半导体层在所述第一导电层和所述第二导电层之间的部分接触。
2. 一种半导体器件的制造方法，其包括：
形成栅电极层；
在所述栅电极层上形成栅绝缘层；
隔着所述栅绝缘层在所述栅电极层上形成氧化物半导体层，所述氧化物半导体层包含沟道形成区；
在所述氧化物半导体层上形成导电膜，所述导电层包含含有铜和锰的合金；
在形成所述导电膜之后加热所述导电膜；
蚀刻所述导电膜以形成第一导电层和第二导电层；
蚀刻所述氧化物半导体层在所述第一导电层和所述第二导电层之间的部分，使得所述氧化物半导体层在所述第一导电层和所述第二导电层之间的区域中比在所述第一导电层和所述第二导电层下面的区域中要薄，
在所述第一导电层和所述第二导电层上形成绝缘膜，其中所述绝缘膜与所述氧化物半导体层在所述第一导电层和所述第二导电层之间的部分接触。
3. 一种半导体器件的制造方法，包括：
形成栅电极层；
在所述栅电极层上形成栅绝缘层；
隔着所述栅绝缘层在所述栅电极层上形成第一氧化物半导体层，所述第一氧化物半导体层包含沟道形成区；
在所述第一氧化物半导体层上形成第二氧化物半导体层；
在所述第二氧化物半导体层上形成导电膜，所述导电层包含含有铜和锰的合金；
在形成所述导电膜之后加热所述导电膜；
蚀刻所述导电膜以形成第一导电层和第二导电层；
蚀刻所述第二氧化物半导体层在所述第一导电层和所述第二导电层之间的部分以形成源区和漏区；
在所述第一导电层和所述第二导电层上形成绝缘膜，其中所述绝缘膜与所述第一氧化物半导体层在所述第一导电层和所述第二导电层之间的部分接触。
4. 如权利要求1、2或3中任一项所述的方法，其中所述绝缘膜包含铝和氧。
5. 如权利要求1、2或3中任一项所述的方法，其中所述绝缘膜包含硅和氧。
6. 如权利要求1或2所述的方法，其中所述氧化物半导体层包含浓度小于或等于5×1019/cm3的钠。
7. 如权利要求1或2所述的方法，其中所述氧化物半导体层包含In、Ga和Zn。
8. 如权利要求1、2或3中任一项所述的方法，进一步包括形成电连接到所述第一导电层和所述第二导电层其中之一的像素电极的步骤。
9. 如权利要求1、2或3中任一项所述的方法，其中加热所述导电膜的步骤在200℃至600℃进行。
CN201310628941.5A 2008-11-07 2009-10-26 半导体器件 Expired - Fee Related CN103730509B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-286278 2008-11-07
JP2008286278 2008-11-07
CN2009801454047A CN102210025A (zh) 2008-11-07 2009-10-26 半导体器件

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2009801454047A Division CN102210025A (zh) 2008-11-07 2009-10-26 半导体器件

Publications (2)

Publication Number Publication Date
CN103730509A true CN103730509A (zh) 2014-04-16
CN103730509B CN103730509B (zh) 2018-03-30

Family

ID=42152870

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201310628941.5A Expired - Fee Related CN103730509B (zh) 2008-11-07 2009-10-26 半导体器件
CN2009801454047A Pending CN102210025A (zh) 2008-11-07 2009-10-26 半导体器件
CN201510900929.4A Expired - Fee Related CN105552129B (zh) 2008-11-07 2009-10-26 半导体器件
CN201310628000.1A Active CN103700704B (zh) 2008-11-07 2009-10-26 半导体器件

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN2009801454047A Pending CN102210025A (zh) 2008-11-07 2009-10-26 半导体器件
CN201510900929.4A Expired - Fee Related CN105552129B (zh) 2008-11-07 2009-10-26 半导体器件
CN201310628000.1A Active CN103700704B (zh) 2008-11-07 2009-10-26 半导体器件

Country Status (6)

Country Link
US (3) US8502216B2 (zh)
JP (5) JP5663157B2 (zh)
KR (7) KR20130138352A (zh)
CN (4) CN103730509B (zh)
TW (4) TWI614904B (zh)
WO (1) WO2010053060A1 (zh)

Families Citing this family (137)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5502331B2 (ja) * 2007-05-30 2014-05-28 ローム株式会社 加速度センサおよびその製造方法
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TW201921700A (zh) 2008-11-07 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR20130138352A (ko) * 2008-11-07 2013-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
WO2011001822A1 (en) 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102111264B1 (ko) 2009-09-16 2020-05-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
WO2011033915A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101623619B1 (ko) 2009-10-08 2016-05-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층 및 반도체 장치
KR102399469B1 (ko) 2009-10-08 2022-05-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102576737B (zh) 2009-10-09 2015-10-21 株式会社半导体能源研究所 半导体器件及其制造方法
TWI467770B (zh) * 2009-10-26 2015-01-01 Prime View Int Co Ltd 顯示器及其薄膜電晶體陣列基板與薄膜電晶體
CN106057819B (zh) 2009-10-30 2019-03-15 株式会社半导体能源研究所 半导体装置
KR101928402B1 (ko) 2009-10-30 2018-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR102286284B1 (ko) 2009-11-06 2021-08-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101750982B1 (ko) 2009-11-06 2017-06-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102450568B1 (ko) 2009-11-13 2022-10-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102241766B1 (ko) 2009-12-04 2021-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102420689B1 (ko) 2010-02-26 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20130055607A (ko) 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
DE112011101969B4 (de) 2010-06-11 2018-05-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20120001179A1 (en) * 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5403527B2 (ja) * 2010-07-02 2014-01-29 合同会社先端配線材料研究所 半導体装置
KR102479939B1 (ko) * 2010-07-02 2022-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP2012015436A (ja) * 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
KR101671952B1 (ko) * 2010-07-23 2016-11-04 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
JP5806043B2 (ja) * 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9437743B2 (en) 2010-10-07 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Thin film element, semiconductor device, and method for manufacturing the same
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP5647860B2 (ja) 2010-10-28 2015-01-07 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP5668917B2 (ja) 2010-11-05 2015-02-12 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5912467B2 (ja) * 2010-12-10 2016-04-27 株式会社半導体エネルギー研究所 光電変換回路及び表示装置
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
KR101981808B1 (ko) 2010-12-28 2019-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8912080B2 (en) 2011-01-12 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9082860B2 (en) * 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US9012905B2 (en) * 2011-04-08 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including transistor comprising oxide semiconductor and method for manufacturing the same
TWI550865B (zh) 2011-05-05 2016-09-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI610464B (zh) * 2011-06-13 2018-01-01 新世紀光電股份有限公司 發光二極體結構
US8901554B2 (en) * 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013042562A1 (en) 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102108572B1 (ko) 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
SG10201601757UA (en) 2011-10-14 2016-04-28 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6226518B2 (ja) * 2011-10-24 2017-11-08 株式会社半導体エネルギー研究所 半導体装置
US10026847B2 (en) 2011-11-18 2018-07-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, method for manufacturing semiconductor element, and semiconductor device including semiconductor element
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102100425B1 (ko) 2011-12-27 2020-04-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) * 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101438039B1 (ko) 2012-05-24 2014-11-03 엘지디스플레이 주식회사 산화물 박막 트랜지스터, 그 제조방법, 이를 구비한 표시장치 및 그 제조방법
CN102723359B (zh) * 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8900938B2 (en) * 2012-07-02 2014-12-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Manufacturing method of array substrate, array substrate and LCD device
KR102078991B1 (ko) * 2012-08-01 2020-02-19 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함하는 어레이 기판 및 그 제조방법
KR102042483B1 (ko) * 2012-09-24 2019-11-12 한국전자통신연구원 박막 트랜지스터 및 그 제조 방법
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
TWI529390B (zh) * 2012-11-21 2016-04-11 茂丞科技股份有限公司 生物感測器模組、組件、製造方法及使用其之電子設備
JP6021586B2 (ja) 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP2014082388A (ja) 2012-10-17 2014-05-08 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059501B2 (ja) * 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6204145B2 (ja) 2012-10-23 2017-09-27 株式会社半導体エネルギー研究所 半導体装置
WO2014065343A1 (en) 2012-10-24 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102891183B (zh) * 2012-10-25 2015-09-30 深圳市华星光电技术有限公司 薄膜晶体管及主动矩阵式平面显示装置
KR102001057B1 (ko) 2012-10-31 2019-07-18 엘지디스플레이 주식회사 어레이 기판의 제조방법
KR101710316B1 (ko) 2012-11-08 2017-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막의 형성 방법
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
CN105051906B (zh) * 2013-03-15 2018-12-07 应用材料公司 用于tft的金属氧化物半导体的缓冲层
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
JP6028642B2 (ja) * 2013-03-22 2016-11-16 凸版印刷株式会社 薄膜トランジスタアレイ
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
TWI664731B (zh) 2013-05-20 2019-07-01 半導體能源研究所股份有限公司 半導體裝置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
JP6394171B2 (ja) 2013-10-30 2018-09-26 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
JP6327548B2 (ja) * 2013-11-26 2018-05-23 国立研究開発法人物質・材料研究機構 薄膜トランジスタ及びその製造方法
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9960280B2 (en) 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9472678B2 (en) 2013-12-27 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015173177A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体発光素子
JP6531422B2 (ja) * 2014-03-11 2019-06-19 東京エレクトロン株式会社 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
CN104377230B (zh) * 2014-11-18 2017-09-19 京东方科技集团股份有限公司 像素结构及其制备方法、阵列基板、显示装置
KR102245730B1 (ko) 2014-11-19 2021-04-29 삼성디스플레이 주식회사 박막트랜지스터 기판
KR102524983B1 (ko) 2014-11-28 2023-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 모듈, 및 전자 기기
KR102260886B1 (ko) * 2014-12-10 2021-06-07 삼성디스플레이 주식회사 박막 트랜지스터
US10186618B2 (en) * 2015-03-18 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102582523B1 (ko) 2015-03-19 2023-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
CN104992951A (zh) * 2015-06-19 2015-10-21 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN105161494A (zh) * 2015-06-19 2015-12-16 深圳市华星光电技术有限公司 一种阵列基板及其制成方法、显示面板
CN104966739A (zh) * 2015-07-02 2015-10-07 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
CN105870201B (zh) * 2016-06-08 2019-01-22 深圳市华星光电技术有限公司 Tft器件结构及其制作方法
JP6802653B2 (ja) 2016-07-15 2020-12-16 株式会社ジャパンディスプレイ 表示装置
WO2018051208A1 (en) 2016-09-14 2018-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP6756560B2 (ja) * 2016-09-27 2020-09-16 株式会社ジャパンディスプレイ 表示装置
DE112018001295T5 (de) * 2017-03-13 2020-01-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung
JP6844845B2 (ja) * 2017-05-31 2021-03-17 三国電子有限会社 表示装置
US11257722B2 (en) 2017-07-31 2022-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide containing gallium indium and zinc
CN107579079B (zh) * 2017-09-20 2020-07-31 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及显示装置
KR102263122B1 (ko) * 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
JP7246681B2 (ja) 2018-09-26 2023-03-28 三国電子有限会社 トランジスタ及びトランジスタの製造方法、並びにトランジスタを含む表示装置
TW202038326A (zh) * 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法
JP7356815B2 (ja) 2019-05-14 2023-10-05 トライベイル テクノロジーズ， エルエルシー 薄膜トランジスタ基板及び表示装置
JP7444436B2 (ja) 2020-02-05 2024-03-06 三国電子有限会社 液晶表示装置

Family Cites Families (160)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05175503A (ja) 1991-10-23 1993-07-13 Kyocera Corp 薄膜トランジスタおよびその製造方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0682830A (ja) * 1992-08-31 1994-03-25 Dainippon Printing Co Ltd アクティブマトリックス液晶表示装置およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW556357B (en) 1999-06-28 2003-10-01 Semiconductor Energy Lab Method of manufacturing an electro-optical device
JP4877675B2 (ja) 1999-06-28 2012-02-15 株式会社半導体エネルギー研究所 電気光学装置の作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001308009A (ja) 2000-02-15 2001-11-02 Matsushita Electric Ind Co Ltd 非単結晶膜、非単結晶膜付き基板、その製造方法及びその製造装置並びにその検査方法及びその検査装置並びにそれを用いた薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
US20030017658A1 (en) 2000-02-15 2003-01-23 Hikaru Nishitani Non-single crystal film, substrate with non-single crystal film, method and apparatus for producing the same, method and apparatus for inspecting the same, thin film trasistor, thin film transistor array and image display using it
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
JP2003342653A (ja) * 2002-05-17 2003-12-03 Idemitsu Kosan Co Ltd 配線材料及びそれを用いた配線基板
WO2003098641A1 (en) 2002-05-17 2003-11-27 Idemitsu Kousan Co., Ltd. Wiring material and wiring board using the same
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6909145B2 (en) 2002-09-23 2005-06-21 International Business Machines Corporation Metal spacer gate for CMOS FET
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100897505B1 (ko) * 2002-11-19 2009-05-15 삼성전자주식회사 액정 표시 장치의 박막 트랜지스터 기판 및 이의 제조 방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
WO2006011671A1 (en) 2004-07-30 2006-02-02 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and laser irradiation method
TWI282031B (en) 2004-08-31 2007-06-01 Univ Tohoku Nat Univ Corp Copper alloy and a liquid crystal display device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI390735B (zh) 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US7598518B2 (en) * 2005-03-07 2009-10-06 Ricoh Company, Ltd. Organic transistor with light emission, organic transistor unit and display device incorporating the organic transistor
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4542008B2 (ja) 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
US7982215B2 (en) 2005-10-05 2011-07-19 Idemitsu Kosan Co., Ltd. TFT substrate and method for manufacturing TFT substrate
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
TWI279920B (en) 2005-10-24 2007-04-21 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and liquid crystal display panel
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
JP5089139B2 (ja) * 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5376750B2 (ja) * 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
JP5200322B2 (ja) 2005-12-07 2013-06-05 凸版印刷株式会社 半導体デバイスおよびその製造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5250944B2 (ja) * 2006-04-28 2013-07-31 凸版印刷株式会社 構造体、透過型液晶表示装置、半導体回路の製造方法および透過型液晶表示装置の製造方法
US7785938B2 (en) 2006-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd Semiconductor integrated circuit, manufacturing method thereof, and semiconductor device using semiconductor integrated circuit
JP5227536B2 (ja) * 2006-04-28 2013-07-03 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
KR20070115235A (ko) * 2006-06-01 2007-12-05 삼성전자주식회사 개구율이 향상된 표시 장치 및 그 제조 방법
JP2008013848A (ja) 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) * 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
US7541213B2 (en) 2006-07-21 2009-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
CN100557805C (zh) 2006-10-19 2009-11-04 中华映管股份有限公司 像素结构
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
KR101425635B1 (ko) * 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4785721B2 (ja) * 2006-12-05 2011-10-05 キヤノン株式会社 エッチング方法、パターン形成方法、薄膜トランジスタの製造方法及びエッチング液
KR20080052107A (ko) 2006-12-07 2008-06-11 엘지전자 주식회사 산화물 반도체층을 구비한 박막 트랜지스터
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080066338A (ko) 2007-01-12 2008-07-16 엘지전자 주식회사 박막 트랜지스터 및 이를 이용한 평판 디스플레이 장치
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008252068A (ja) 2007-03-08 2008-10-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101632179B (zh) 2007-04-06 2012-05-30 夏普株式会社 半导体元件及其制造方法、以及包括该半导体元件的电子器件
US7633164B2 (en) 2007-04-10 2009-12-15 Tohoku University Liquid crystal display device and manufacturing method therefor
CN101285165A (zh) * 2007-04-11 2008-10-15 北京京东方光电科技有限公司 Tft lcd电极薄膜制备所用的靶材及靶材和电极薄膜制备方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5196467B2 (ja) 2007-05-30 2013-05-15 東京エレクトロン株式会社 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2009016782A (ja) 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI569454B (zh) * 2008-09-01 2017-02-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR102246123B1 (ko) 2008-09-19 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20130138352A (ko) 2008-11-07 2013-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101757443B1 (ko) 2010-12-08 2017-07-13 엘지디스플레이 주식회사 미세 결정 실리콘 박막 트랜지스터와 이를 포함하는 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
JP5947933B2 (ja) 2016-07-06
US10158005B2 (en) 2018-12-18
JP2014199950A (ja) 2014-10-23
KR20190054185A (ko) 2019-05-21
KR101659703B1 (ko) 2016-09-26
KR20180024035A (ko) 2018-03-07
US20100117075A1 (en) 2010-05-13
KR101711249B1 (ko) 2017-02-28
JP2014068026A (ja) 2014-04-17
JP5848409B2 (ja) 2016-01-27
TWI552356B (zh) 2016-10-01
US20130299824A1 (en) 2013-11-14
CN103730509B (zh) 2018-03-30
TWI614904B (zh) 2018-02-11
TW201635557A (zh) 2016-10-01
CN102210025A (zh) 2011-10-05
KR20110084523A (ko) 2011-07-25
KR20170021903A (ko) 2017-02-28
CN105552129B (zh) 2019-05-28
CN105552129A (zh) 2016-05-04
TW201415643A (zh) 2014-04-16
KR20150064253A (ko) 2015-06-10
KR20130138352A (ko) 2013-12-18
KR102149626B1 (ko) 2020-08-28
KR20130139379A (ko) 2013-12-20
TWI553876B (zh) 2016-10-11
WO2010053060A1 (en) 2010-05-14
CN103700704B (zh) 2017-07-11
JP2010135770A (ja) 2010-06-17
TWI524535B (zh) 2016-03-01
CN103700704A (zh) 2014-04-02
KR101980167B1 (ko) 2019-08-29
JP2015133500A (ja) 2015-07-23
JP5716074B2 (ja) 2015-05-13
TW201415642A (zh) 2014-04-16
TW201034201A (en) 2010-09-16
JP5663157B2 (ja) 2015-02-04
JP2014078721A (ja) 2014-05-01
US20140087517A1 (en) 2014-03-27
US8502216B2 (en) 2013-08-06
JP5716073B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
CN103730509B (zh) 半导体器件
JP6882405B2 (ja) 半導体装置
CN101728275B (zh) 用于制造半导体器件的方法
JP2022044772A (ja) 半導体装置及び半導体装置の作製方法
CN101764091B (zh) 半导体设备及其制造方法
CN101740630B (zh) 半导体器件及其制造方法
JP2022095620A (ja) 表示装置
CN102197490B (zh) 半导体器件和用于制造该半导体器件的方法
JP5478770B1 (ja) 半導体装置
TWI487104B (zh) 半導體裝置和其製造方法
CN102496628B (zh) 显示装置
CN104134673B (zh) 显示装置及其制造方法
CN101719493B (zh) 显示装置
CN101728433A (zh) 半导体装置及其制造方法
CN105140132A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180330

Termination date: 20211026

CF01 Termination of patent right due to non-payment of annual fee