JP4651922B2 - El表示装置 - Google Patents

El表示装置 Download PDF

Info

Publication number
JP4651922B2
JP4651922B2 JP2003290913A JP2003290913A JP4651922B2 JP 4651922 B2 JP4651922 B2 JP 4651922B2 JP 2003290913 A JP2003290913 A JP 2003290913A JP 2003290913 A JP2003290913 A JP 2003290913A JP 4651922 B2 JP4651922 B2 JP 4651922B2
Authority
JP
Japan
Prior art keywords
pixel
film
layer
light
colored layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003290913A
Other languages
English (en)
Other versions
JP2004094236A (ja
JP2004094236A5 (ja
Inventor
舜平 山崎
裕吾 後藤
好文 棚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003290913A priority Critical patent/JP4651922B2/ja
Publication of JP2004094236A publication Critical patent/JP2004094236A/ja
Publication of JP2004094236A5 publication Critical patent/JP2004094236A5/ja
Application granted granted Critical
Publication of JP4651922B2 publication Critical patent/JP4651922B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/8791Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Description

本発明は、薄膜トランジスタ(以下、TFTと表記する)で構成された回路を有する半導体装置およびその作製方法に関する。
また、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、液晶表示装置、エレクトロルミネッセンス(以下、ELと表記する)素子を代表とする自発光素子を有する表示装置(EL表示装置)、半導体回路およびそれらを部品として用いた電子機器等は全て半導体装置に含まれるものとする。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数nm〜数百nm程度)を用いてTFTを構成する技術が注目されている。TFTは電子デバイスに広く応用が期待され、特に液晶表示装置、EL表示装置を駆動するためのスイッチング素子として開発が急がれている。
表示装置において、高品質な画質を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続されたスイッチング素子を駆動することによって表示を行うアクティブマトリクス型表示装置が注目を集めている。中でも、液晶表示装置に代わり、自発光型の素子であるEL素子を用いた画素を有するEL表示装置は、次世代のディスプレイ装置としての期待が集まっている。
EL表示装置は、第1の電極と第2の電極間に挟まれるように形成されたEL層を有し、前記第1および第2の電極間に電流が生じて発光を得、それによって画像の表示を行う表示装置である。その利点として、液晶表示装置のようなバックライトを必要としないことによるデバイスの軽薄短小化、広視野角、応答速度の速さによる動画表示の滑らかさ等が挙げられる。
EL表示装置において、カラー表示を実現する方法としては、赤(R)、緑(G)、青(B)それぞれの発光色を呈するEL材料を用いて、各々の発光部を形成する方法と、白色あるいは青色等の単色発光のEL材料を用い、その出射光をカラーフィルタあるいは色変換層を通すことによってRGBそれぞれの発光を得る方法とがある。
ここで、一般に表示装置に用いるカラーフィルタは、図6(A)〜(C)に示すように、R、G、Bそれぞれの着色層601〜603と、遮光層604とを有し、着色層に照射された光の一部を吸収し、一部を透過することによってR、G、Bの光を抽出する。また、遮光層604は一般的に金属膜(クロム等)または黒色顔料を含有した有機膜等で形成されている。遮光層604は、図6(A)のように隣接する画素間の上下左右に設けられていても良いし、図6(B)のようにストライプ状に設けられていても良い。また、画素配置がデルタ配置である場合等はこの限りでない。
図6(A)(B)において、D−D'間の断面を図6(C)に示す。基板651上に遮光層604、着色層601〜603を形成した後、表面を平坦化するため、平坦化膜652を設けても良い。さらにこの平坦化膜652は、着色層601〜603に含まれる不純物のバリア層として用いることも可能である。
また、EL素子からの出射光の取り出し方向によって、図4(A)に示すように、TFTが形成されている基板側から取り出すものを下面出射、逆に、図4(B)に示すように、対向基板側から取り出すものを上面出射という。
カラーフィルタを形成する場合、出射光の取り出し方向によって、形成する位置が異なる。下面出射の場合、カラーフィルタは、図4(A)に示したとおり、画素電極410よりもTFT基板400に近い側に着色層を設けることによって形成する必要がある。つまり、TFT形成→配線形成→着色層形成→画素電極形成→EL層形成→対向電極形成→対向基板による封止という工程になる。状面出射の場合、出射光は対向電極側から得られるので、カラーフィルタは、図4(B)に示したとおり、対向基板側に着色層を設けることによって形成される。つまり、TFT基板側の工程とは独立して形成される。
下面出射の場合のように、TFT基板側でカラーフィルタを形成すると、後工程での熱処理温度に着色層自体が耐えられないため、以降のプロセス温度を低くする必要がある、また、熱によって着色層内の不純物が拡散することによってTFTが汚染されるといった問題がある。よって図4(A)に示すように、着色層形成部の上下は、窒化シリコン膜等を代表とするバリア層を設ける必要がある。反面、上面出射の場合は、TFT基板形成の工程と独立してカラーフィルタが形成出来るため、前述の心配の必要がない点で適しているといえる。
ところで、EL表示装置の場合、EL層を形成する際、エッジ部分が表示エリアにかからないようにマージンを確保するため、表示エリアの外縁にはダミー画素を設けることが多い。
また、表示エリア外に電流モニタ画素を設け、表示エリアの輝度ばらつき補正等を行う方法もあるが、このような場合には先のダミー画素の一部を電流モニタ画素として用いることがある(特許文献1参照)。
特開2002−304155号公報
このようなダミー画素、電流モニタ画素は、本来発光しない部分であるから、遮光層を形成して光漏れが起こらないようにする必要がある。ここで、EL表示装置が下面出射である場合、図2(A)に示すように、EL層202からの出射光が視認されるまでの経路には、配線、ゲート電極等、不透明材料で形成される部分が多いため、それらの材料を利用して遮光層204を形成することで、カラーフィルタ形成時に遮光層形成用のマスクを減らすことが可能である。
一方、上面出射の場合、図2(B)に示すように、EL層252からの出射光が視認されるまでの経路に不透明材料で形成されるものを持たないため、別途遮光層254を形成する必要があるため、工程増加・歩留まり低下等が懸念される。
本発明は前述の問題を鑑みてなされたものであり、マスク枚数を増加させることなく、高精度に遮光層を形成し、高品位な表示が得られる表示装置を提供することを目的とする。
一般的に可視光と言われているものは、その波長が400nm〜780nm程度の光を指す。カラーフィルタに用いられる着色層は、この可視光のうち、ある特定の領域の波長を有する光のみを透過することによって着色光を提供するものであり、異なる色の着色層は、当然ながら互いに異なる領域の波長を有する光を透過させる特性を有する。
つまり、ある着色層で高い透過率を有する波長の光であっても、異なる着色層においては殆ど透過されないことになる。本発明はこの点に着目し、遮光したい部位において、2層ないしは3層の着色層を積層形成することによって、前述の波長領域にある光をまんべんなく遮光することの出来る層を設けて遮光層とし、別途遮光層の形成を必要としないため、工程削減による製造コストの低下および歩留まり向上が実現できる。
本発明の構成を以下に記す。
本発明は、
異なる複数の着色層と、遮光部とを有する半導体装置であって、
前記遮光部は、前記異なる複数の着色層から選ばれた複数の積層からなることを特徴とする。
本発明は、
ソース信号線と、ゲート信号線と、TFTと、
異なる複数の着色層と、遮光部とを有する半導体装置であって、
前記遮光部は、少なくとも前記ソース信号線と、前記ゲート信号線と、前記TFTとが形成される領域と重なって形成されていることを特徴とする。
本発明は、
複数の画素電極と、異なる複数の着色層と、
前記異なる複数の着色層から選ばれた複数の積層からなる遮光部とを有する半導体装置であって、
前記遮光部は、ある任意の画素電極と、当該画素電極に隣接する画素電極との間に形成されていることを特徴とする。
本発明においては、
前記異なる複数の遮光部と、前記遮光部とは、いずれも対向基板上に形成されていることを特徴とする。
本発明においては、
前記半導体装置は、自発光型の素子を用いた表示装置であることを特徴とする。
本発明では、異なる複数の着色層の積層膜によって遮光部を形成する。結果として、遮光層(ブラックマトリクス)の形成工程を削減し、製造コスト低減、歩留まりの向上に寄与する。
図1に、本発明の実施形態を示す。図1(A)はEL表示装置の画素部であり、各画素はマトリクス状に配置され、それぞれ、ソース信号線101、第1のゲート信号線102、第2のゲート信号線103、電流供給線104、スイッチング用TFT105、消去用TFT106、駆動用TFT107、保持容量108、画素電極109を有する。保持容量108に関しては、定められた表示期間中、駆動用TFT107のゲート・ソース間電圧を正常に保持できるのであれば特に設けなくても良い。
図1(A)において、A−A'間の断面を図1(B)に示す。基板151上にはそれぞれTFTが形成され、TFTの活性層の形成と同時に、保持容量の第1電極153が形成され、TFTのゲート電極の形成と同時に、保持容量の第2電極154が形成され、ゲート絶縁膜155を介して保持容量を形成している。さらに層間絶縁膜156を介して配線および画素電極157が形成され、さらに平坦化に優れた樹脂等を用いて絶縁層を形成し、発光部となる部分を開口して隔壁158が形成され、その後、EL層159および対向電極160が形成される。ここに示したEL表示装置は上面出射型であるので、画素電極157は反射率の高い材料を用い、対向電極160には透過率の高い材料を用いるのが望ましい。
一方、対向基板152上には、第1〜第3の着色層が順次形成されてカラーフィルタとなる。画素部において、ダミー画素、電流モニタ画素等、出射光を取り出さない領域(図1(A)中、Dummyと表記されている列)においては、第1〜第3の着色層を2層ないしは3層積層することによって遮光層とする。さらに、特に図示していないが、着色層の上には、平坦化、着色層内の不純物の拡散防止のための保護膜を形成しても良い。
また、隣接画素間の遮光層は、図1(B)においては隣接する着色層を2層積層して形成しているが、図7において点線丸枠で示すように、着色層を3層積層して形成しても良い。
図3(A)に、着色層R+Bの2層積層膜、着色層B+Gの2層積層膜、着色層R+Gの2層積層膜のそれぞれにおける透過率を測定した結果を示す。この場合、積層膜の透過率は、およそ各着色層の透過率の積に等しい。着色層R+Bの2層積層膜においては、全領域で透過率は7%以下程度であり、おおむね良好な遮光特性を有しているが、着色層B+Gの2層積層膜、着色層R+Gの2層積層膜においては、ある波長域では数10%が透過している。
また、図3(B)に、R、G、Bそれぞれの着色層の透過率の測定結果と、3層積層膜とした場合の透過率の積の計算結果を示す。3層積層膜とすることにより、透過率は全領域で4%以下程度となり、十分に遮光膜として機能するといえる。
EL表示装置等においては、出射光の強度が大きいので、2層積層膜にて形成した遮光層では十分な遮光が実現しない可能性がある。よって、図7に示したように、3層積層膜を用いた遮光層とするのが望ましい。これは透過型液晶表示装置等においても同様である。一方、反射型液晶表示装置等においては、自然光を用いるためそれほど光強度が大きくない。このような場合、2層積層膜(中でも比較的遮光特性の良好なR+Bの2層積層膜、もしくはG+Bの2層積層膜が望ましい)を用いて遮光層としても良い。
またここでは例として、一般的なカラー表示に対応した、R、G、B3色の着色層を有する表示装置を対象として説明したが、例えば異なる2色、もしくは異なる4色以上の着色層を有し、多色表示が可能な表示装置においても同様の手法が適用出来ることは言うまでもない。
まず、対向基板800には、コーニング社の#7059ガラスや#1737ガラス等に代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスを用いる。その他、石英基板、プラスチック基板等の透光性基板を用いることも出来る。
次いで、対向基板800上に有機感光性材料(CRY−S778:富士フィルムオーリン社製COLOR MOSAIC)を塗布し、フォトリソグラフィ法により、この有機感光性材料を図8(A)に示すようにパターニングして、第1の着色層(R)801を所定の位置に形成する。
次いで、先のものとは異なる有機感光性材料(CGY−S705C:富士フィルムオーリン社製COLOR MOSAIC)を塗布し、フォトリソグラフィ法により、この有機感光性材料を図8(B)に示すようにパターニングして、第2の着色層(G)802を所定の位置に形成する。
さらに、先の2者とは異なる有機感光性材料(CVB−S706C:富士フィルムオーリン社製COLOR MOSAIC)を塗布し、フォトリソグラフィ法により、この有機感光性材料を図8(C)に示すようにパターニングして、第3の着色層(B)803を所定の位置に形成する。
図8(C)に示すように、第1の着色層(R)801の一部は、遮光層1〜4において、第2の着色層(G)802の一部と、第3の着色層(B)803の一部と重なる。ここで、遮光部1は、ダミー画素および電流モニタ画素の発光部を遮光する領域であり、遮光部2〜4は、隣接画素間の光漏れを抑えるために形成される。第1の着色層(R)801において、第2、第3の着色層のいずれとも重なっていない領域が、開口部Rとなる。同じく、第2の着色層(G)802において、第1、第3の着色層とのいずれとも重なっていない領域が、開口部Gとなり、第3の着色層(B)803において、第1、第2の着色層のいずれとも重なっていない領域が、開口部Bとなる。
以上で、3回のフォトリソグラフィ法によって、金属膜等による遮光層の形成工程を省略し、開口部と遮光部とを形成することが出来る。
必要な場合には、各着色層を覆う保護膜(図示せず)を形成する。着色層が単層である部分と、複数の着色層が重なっている部分とでは段差が生じるため、この保護膜を平坦化膜として用いても良い。この場合、2μm〜3μmの膜厚を必要とする。また、着色層内の不純物による汚染を防ぐ目的がある場合には、汚染物質のブロック性の高い膜を用いるのが望ましい。
なお、本実施例においては、有機感光性材料を塗布して、フォトリソグラフィ法により所望の形状にパターニングして各着色層801〜803を形成したが、特に上記作製方法に限定されないことは言うまでもない。
さらに、着色層801〜803の形成順序等に関しても、本実施例の限りではない。
本実施例においては、上面出射型のアクティブマトリクス型EL表示装置を作製した例について説明する。
図5(A)は、本発明を適用して作製された、上面出射型のアクティブマトリクス型EL表示装置の外観を示している。基板500の中央部には、画素部502が設けられており、その周辺には、ソース信号線駆動回路503、第1のゲート信号線駆動回路504、第2のゲート信号線駆動回路505が設けられている。各駆動回路への電源供給および駆動信号入力は、外部回路より、フレキシブルプリント基板(FPC)506を介して行われる。
図5(A)において、C−C'間の断面図を図5(B)に示す。基板500と、対向基板501とは、図5(B)に示すように、封止剤553によって、外周に沿って接着、固定され、画素部502に形成されたEL層が、外気に接触しないように密閉されている。さらに、封止剤を塗布した領域の内周に沿って、対向基板501には溝部が形成され、乾燥剤554が設けられ、水分によるEL層の劣化を抑制している。また、対向基板501には、実施形態および実施例1に従って、着色層552が形成されている。図5(B)では図示していないが、EL層およびTFTの、着色層内の不純物による汚染が心配される場合には、着色層の表面を覆うように保護膜を形成しても良い。
FPC506と基板500の接続は、内部に導電性物質を含有した異方導電性ペースト551を用いて圧着、固定され、導電性物質によって、基板上の信号入出力用端子と導通している。
本実施例においては、基板上に形成されたTFTの作製方法について説明する。なお基板には複数のTFTが設けられているが、駆動回路部に形成されたnチャネル型TFT及びpチャネル型TFTと、画素部に形成されたnチャネル型TFTとpチャネル型TFTについて説明する。
まず、絶縁表面を有する基板901上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜の積層からなる下地絶縁膜を形成する(図9には図示しない)。ここでは下地絶縁膜として2層構造を用いても、前記絶縁膜の単層膜または3層以上積層させた構造を用いても良い。下地絶縁膜の一層目としては、プラズマCVD法を用い、SiH4、NH3、N2O及びH2を反応ガスとして成膜される酸化窒化シリコン膜を10〜200nm(好ましくは50〜100nm)形成する。次いで、下地絶縁膜の二層目としては、プラズマCVD法を用い、SiH4及びN2Oを反応ガスとして成膜される酸化窒化シリコン膜を50〜200nm(好ましくは100〜150nm)の厚さに積層形成する。
次いで、図9(A)に示すように、下地絶縁膜上に半導体膜902を形成する。半導体膜は、非晶質構造を有する半導体膜を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜した後、結晶化処理(レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等)を行う。また、ニッケルなどの触媒を用いた熱結晶化の後、レーザーを照射し、結晶化を促進すると好ましい。なお、半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム合金などで形成すると良い。
また、レーザー結晶化法で結晶質半導体膜を作製する場合には、パルス発振型または連続発光型のエキシマレーザーやYAGレーザー、YVO4レーザーを用いることができる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数30Hzとし、レーザーエネルギー密度を100〜400mJ/cm2(代表的には200〜300mJ/cm2)とする。また、YAGレーザーを用いる場合にはその第2高調波を用いパルス発振周波数1〜10kHzとし、レーザーエネルギー密度を300〜600mJ/cm2(代表的には350〜500mJ/cm2)とすると良い。そして幅100〜1000μm、例えば400μmで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率(オーバーラップ率)を50〜98%として行えばよい。
そして、結晶化した半導体膜902にボロンを添加する(チャネルドープ)。その後、図9(B)に示すように、所望の形状にパターニングして島状の半導体膜903を形成する。この半導体膜903の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。次いで、フッ酸を含むエッチャントで半導体膜の表面を洗浄し、半導体膜を覆うゲート絶縁膜904を形成する。ゲート絶縁膜904はプラズマCVD法またはスパッタ法を用い、厚さを40〜150nmとしてシリコンを含む絶縁膜で形成する。本実施例では、プラズマCVD法により115nmの厚さで酸化窒化シリコン膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。勿論、ゲート絶縁膜は酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
次いで、ゲート絶縁膜上に膜厚20〜100nmの第1の導電膜と、膜厚100〜400nmの第2の導電膜とを積層して形成する。本実施例では、ゲート絶縁膜904上に膜厚50nmの窒化タンタル膜、膜厚370nmのタングステン膜を順次積層して形成する。
なお、第1の導電膜及び第2の導電膜はTa、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。また、第1の導電膜及び第2の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜や、AgPdCu合金を用いてもよい。また、2層構造に限定されず、例えば、膜厚50nmのタングステン膜、膜厚500nmのアルミニウムとシリコンの合金(Al−Si)膜、膜厚30nmの窒化チタン膜を順次積層した3層構造としてもよい。また、3層構造とする場合、第1の導電膜のタングステン膜に代えて窒化タングステン膜を用いてもよいし、第2の導電膜のアルミニウムとシリコンの合金(Al−Si)膜に代えてアルミニウムとチタンの合金膜(Al−Ti)を用いてもよいし、第3の導電膜の窒化チタン膜に代えてチタン膜を用いてもよい。また、単層構造であってもよい。
その後、以下に示す手順でパターニングを行って各ゲート電極及び各配線を形成する。ICP(Inductively Coupled Plasma:誘導結合型プラズマ)エッチング法を用い、エッチング条件(コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等)を適宜調節することにより、第1の導電膜及び第2の導電膜を所望のテーパー形状にエッチングすることができる。なお、エッチング用ガスとしては、Cl2、BCl3、SiCl4もしくはCCl4などを代表とする塩素系ガス、CF4、SF6もしくはNF3などを代表とするフッ素系ガスまたはO2を適宜用いることができる。本実施例では、レジストからなるマスクを形成した後、第1のエッチング及び第2のエッチングを行う。
第1のエッチングの条件は、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を25/25/10(sccm)とし、1Paの圧力でコイル型の電極に700WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)に150WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。このエッチング条件により第2の導電膜であるW膜のみをエッチングして端部の角度が15〜45°のテーパー形状とする。
この後、レジストからなるマスクを除去せずに第2のエッチングを行う。第2のエッチングの条件は、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。第2のエッチングの条件では第2の導電膜であるW膜及び第1の導電膜であるTaN膜とも同程度にエッチングされ、図9(C)に示すような第1の導電膜905a、第2の導電膜905bとなる。
次いで、レジストからなるマスクを除去せずに、ゲート電極をマスクとして自己整合的に半導体膜に導電型を付与する不純物元素を添加する第1のドーピング処理を行う。第1のドーピング処理はイオンドープ法またはイオン注入法で行えば良い。n型を付与する不純物元素として、典型的にはリン(P)または砒素(As)を用い、図9(C)に示すような第1の不純物領域(n+領域)906が形成される。第1の不純物領域906には1×1020〜1×1021/cm3の濃度範囲でn型を付与する不純物元素が添加される。
次いで、レジストからなるマスクを除去せずに第3のエッチングを行う。ここでは、第3のエッチングの条件は、エッチング用ガスにCF4とCl2とを用い、それぞれのガス流量比を30/30(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。
この後、レジストからなるマスクを除去せずに第4のエッチングを行う。第4のエッチングの条件は、エッチング用ガスにCF4とCl2とO2とを用い、それぞれのガス流量比を20/20/20(sccm)とし、1Paの圧力でコイル型の電極に500WのRF(13.56MHz)電力を投入し、基板側(試料ステージ)にも20WのRF(13.56MHz)電力を投入し、実質的に負の自己バイアス電圧を印加する。この第3のエッチング及び第4のエッチングにより、W膜およびTaN膜を異方性エッチングする。また、エッチングガスに酸素を含ませることにより、W膜とTaN膜とのエッチング速度に差をつけ、W膜のエッチング速度をTaN膜のエッチング速度よりも速くする。また、第1の導電層で覆われていないゲート絶縁膜はエッチングされ薄くなる。この段階で図9(D)に示すような第1の導電層(TaN膜)908aを下層とし、第2の導電層(W膜)908bを上層とするゲート電極908及び電極(図示しない)が形成される。
次いで、レジストからなるマスクを除去せずにゲート電極をマスクとして半導体膜に導電型を付与する不純物元素を添加する第2のドーピング処理を行う。第2のドーピング処理はイオンドープ法、またはイオン注入法で行えばよい。本実施例では、イオンドープ法を用い、フォスフィン(PH3)を水素で5%に希釈したガスを流量30sccmとし、ドーズ量を1.5×1014atoms/cm2とし、加速電圧を90keVとして行う。
このときレジストからなるマスクと第2の導電層908bとがマスクとなり、第2のドーピング処理により、ゲート電極と重ならない第2の不純物領域(n-領域)907と、ゲート電極の一部と重なる第3の不純物領域(n--領域)909が形成される。第2の不純物領域907には1×1016〜1×1017/cm3の濃度範囲でn型を付与する不純物元素が添加される。
次いで、図9(E)に示すように、レジストからなるマスクを除去した後、新たにレジストからなるマスク910を形成して第3のドーピング処理を行う。第3のドーピング処理により、pチャネル型TFTを形成する半導体層を形成する半導体層にp型の導電型を付与する不純物元素(ボロンなど)が添加された第4の不純物領域、第5の不純物領域、第6の不純物領域を形成する。なお、これら不純物領域はソース領域及びドレイン領域として機能すればよく、第4乃至第6の不純物領域が必ずしも必要ではない。
なお、第4の不純物領域は1×1020〜1×1021/cm3の濃度範囲でp型を付与する不純物元素が添加される領域である。なお、第4の不純物領域には先の工程でリン(P)が添加された領域(n+領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されているため導電型はp型となっている。ここでは、第4の不純物領域と同じ濃度範囲の領域をp+領域とも呼ぶ。
また、第5の不純物領域は第1の導電層のテーパー部と重ならない領域に形成される領域であり、1×1018〜1×1020/cm3の濃度範囲でp型を付与する不純物元素が添加されている。第5の不純物領域も、先の工程でリン(P)が添加された領域(n-領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されているため導電型はp型となっている。ここでは、第5の不純物領域と同じ濃度範囲の領域をp-領域とも呼ぶ。
また、第6の不純物領域は第1の導電層のテーパー部と重なる不純物領域であり、先の工程でリン(P)が添加された領域(n--領域)であるが、p型を付与する不純物元素の濃度がその1.5〜3倍添加されているため導電型はp型となっている。ここでは、第6の不純物領域をp--領域とも呼ぶ。
以上までの工程で、それぞれの半導体層にn型またはp型の導電型を有する不純物領域が形成される。
不純物領域を形成した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜300℃の雰囲気中において、表面または裏面からエキシマレーザーを用いて不純物元素を活性化させる。またYAGレーザーの第2高調波を照射して活性化させてもよく、YAGレーザーはメンテナンスが少ないため好ましい活性化手段である。
次いで、酸化窒化シリコン膜、酸化シリコンなどの絶縁膜からなる第1のパッシベーション膜を形成する(図示しない)。その後、クリーンオーブンを用いて、300〜550℃で1〜12時間加熱し、半導体膜の水素化を行う。本実施例では、窒素雰囲気中で410℃、1時間加熱する。この工程は、第1のパッシベーション膜に含まれる水素により、半導体層のダングリングボンドを終端することができる。また、水素化と共に上述の不純物領域の活性化処理を同時に行うこともできる。
その後、図10(A)に示すように、第1のパッシベーション膜上に酸化珪素(SiO2)、酸化窒化珪素(SiON)、窒化酸化珪素(SiNO)、窒化珪素(SiN)等の珪素を含む無機材料からなる第1の層間絶縁膜911を形成する。このとき、第1の層間絶縁膜の表面に凹凸が形成された場合、平坦化を行った方が、発光層や電極を形成する工程においてカバレッジが良好となり、素子特性が安定しやすいため好ましい。なお、この平坦化処理として、塗布膜(レジスト膜等)を形成した後エッチングなどを行って平坦化するエッチバック法や機械的化学的研磨法(CMP法)等を用いればよい。本実施例では、酸化珪素膜をプラズマCVD法で形成し、シリカ系スラリーや、pH=3〜4のアルミナ(Al23)系スラリー、または酸化マンガン(MnO2、Mn23)系のスラリーから適宜選択されたスラリーを用いてCMPで研磨して平坦化を行う。
次に、第1のパッシベーション膜、第1の層間絶縁膜911、及びゲート絶縁膜904を順次エッチングし、開口部(コンタクト)を形成する。このときの、エッチング処理は、ドライエッチング処理でもウエットエッチング処理でもよい。本実施例では、ドライエッチングにより開口部を形成する。そして開口部を形成した後、図10(B)に示すように、第1の層間絶縁膜上及び第2の開口部に金属膜を形成し、金属膜をエッチングしてソース電極及びドレイン電極912、ソース配線及びドレイン配線を形成する。金属膜は、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。本実施例では、チタン膜/チタンーアルミニウム合金膜/チタン膜(Ti/Al−Ti/Ti)を積層したのち、所望の形状にパターニング及びエッチングしてソース電極、ドレイン電極及びソース配線及びドレイン配線を形成する。
その後、発光素子の陽極となる第1の電極(図10においては、画素部のpチャネル型TFTのソース電極)の表面に仕事関数の大きな材料を形成し、発光素子の正孔注入性を容易にする。仕事関数の大きな材料は、ITO(indium tin oxide)やIZO(indium zinc oxide)などの透光性を有する導電性材料、又は、窒化チタン、窒化ジルコニウム、炭化チタン等を用いれば良く、更にオゾン雰囲気下での紫外線照射処理(以下、UVオゾン処理という)により仕事関数を更に高めてもよい。本実施例では、Ti/Al−Ti/Tiの積層膜で形成されたソース配線に接して仕事関数の大きいITO膜を形成する。
次いで、図10(C)に示すように、電極912の端部を覆う絶縁物(バンク、隔壁、障壁、土手ともいう)913を形成する。絶縁物913は、感光性の有機樹脂を用いる。例えば、絶縁物の材料としてネガ型の感光性アクリルを用いた場合、絶縁物913の上端部に第1の曲率半径を有する曲面を有し、前記絶縁物の下端部に第2の曲率半径を有する曲面を有しており、前記第1の曲率半径および前記第2の曲率半径は、0.2μm〜3μmとすることが好ましい。更に、絶縁物913を窒化アルミニウム膜、窒化酸化アルミニウム膜、または窒化珪素膜からなる保護膜で覆ってもよい。本実施例では、絶縁物913の材料としてポジ型の感光性アクリルを用い、さらに絶縁物913を窒化アルミニウム膜からなる保護膜で覆う。
その後、PVA(ポリビニルアルコール)系の多孔質体を用いて拭い、ゴミ等の除去を行う。なお本実施例では、ベルクリンを用いた拭浄により、ITOや絶縁膜をエッチングしたときに発生する微粉(ゴミ)を除去することができる。
次いで、発光層の蒸着前処理として、全体にPEDOTを塗布し、ベークを行ってもよい。このとき、PEDOTはITOとの濡れ性が良くないため、一旦PEDOTを塗布後、水洗し、再度PEDOTを塗布することが好ましい。その後減圧雰囲気で加熱を行う。なお、本実施の形態では、170℃の減圧雰囲気で30分加熱し、その後30分かけて自然冷却を行う。
次に、蒸着装置を用いて、真空度が5×10-3Torr(0.665Pa)以下、好ましくは10-4〜10-6Paまで真空排気された成膜室蒸着源を移動させながら蒸着を行う。蒸着の際、抵抗加熱により、予め有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、基板に蒸着され、発光層(正孔輸送層、正孔注入層、電子輸送層、電子注入層を含む)が形成される。本実施例では、第1の蒸着源には芳香族ジアミン(TPD)、第2の蒸着源にはp−EtTAZ、第3の蒸着源にはAlq3、第4の蒸着源ホルダにはAlq3に赤色発光色素であるNileRedを添加した材料、第5の蒸着源にはAlq3が封入され、この状態で成膜を行い、図10(D)に示すように基板全面に発光層914の成膜を行う。
次いで、発光層914上に、第2の電極915を陰極として形成する。この第2の電極915は、仕事関数が低く、発光を透過する材料であればよく、更には抵抗が低いことが望まれる。本実施例では、仕事関数の小さい金属(Li、Mg、Cs)を含む薄膜と、その上に積層した透明導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等)との積層膜で形成する。また、陰極の低抵抗化を図るため、絶縁物913上に補助電極を設けてもよい。
なお本実施例では、蒸着法により低分子材料からなる発光層914を形成した例を示したが、特に限定されず、塗布法(スピンコート法、インクジェット法など)により高分子材料からなる発光層を形成してもよい。また、高分子材料からなる層と、低分子材料からなる層とを積層してもよい。
以上の工程で第2の電極915までを形成した後は、実施例2で説明したように基板901上に形成された発光素子を封止するためにシール剤が形成された対向基板を貼り合わせればよい。
本発明の半導体装置には様々な用途がある。本実施例では、本発明の適用が可能な電子機器の例について説明する。
このような電子機器には、携帯情報端末(電子手帳、モバイルコンピュータ、携帯電話等)、ビデオカメラ、デジタルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図11に示す。
図11(A)はELディスプレイであり、筐体3301、支持台3302、表示部3303等を含む。本発明の表示装置は表示部3303にて用いることが出来る。
図11(B)はビデオカメラであり、本体3311、表示部3312、音声入力部3313、操作スイッチ3314、バッテリー3315、受像部3316等を含む。本発明の表示装置は表示部3312にて用いることが出来る。
図11(C)はパーソナルコンピュータであり、本体3321、筐体3322、表示部3323、キーボード3324等を含む。本発明の表示装置は表示部3323にて用いることが出来る。
図11(D)は携帯情報端末であり、本体3331、スタイラス3332、表示部3333、操作ボタン3334、外部インターフェイス3335等を含む。本発明の表示装置は表示部3333にて用いることが出来る。
図11(E)は携帯電話であり、本体3401、音声出力部3402、音声入力部3403、表示部3404、操作スイッチ3405、アンテナ3406を含む。本発明の表示装置は表示部3404にて用いることが出来る。
図11(F)はデジタルカメラであり、本体3501、表示部(A)3502、接眼部3503、操作スイッチ3504、表示部(B)3505、バッテリー3506を含む。本発明の表示装置は、表示部(A)3502、表示部(B)3505にて用いることが出来る。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施例の電子機器は実施例1〜実施例3に示したいずれの構成を適用しても良い。
本発明の実施形態である着色層の積層構造を示す図。 上面出射と下面出射の場合における、それぞれの遮光層の形成手段について例示する図。 単層ないしは2層積層構造の着色層の透過率の測定結果を示す図。 上面出射型と下面出射型のEL表示装置の基板断面の構成を示す図。 上面出射型のEL表示装置の外観および断面図。 代表的なカラーフィルタの構成を示す図。 遮光部における着色層の積層構造を示す図。 着色層積層による、遮光部同時形成の工程を示す図。 アクティブマトリクス型EL表示装置の作製工程を示す図。 アクティブマトリクス型EL表示装置の作製工程を示す図。 本発明が適用可能な電子機器の例を示す図。

Claims (8)

  1. 第1の基板と、前記第1の基板に対向して設けられる第2の基板とを有し、
    前記第1の基板上に、第1の画素と、前記第1の画素と隣接する第2の画素と、前記第2の画素と隣接する第3の画素と、ダミー画素とを有し、
    前記第1の画素、前記第2の画素および前記第3の画素はそれぞれ、第1の電極、前記第1の電極の端部を覆うように設けられる絶縁膜、前記第1の電極および前記絶縁膜上に設けられる発光層および前記発光層上に設けられる第2の電極でなる発光素子を有し、
    前記第2の基板上に、前記第1の画素から発光された光が透過する第1の着色層と、前記第2の画素から発光された光が透過する第2の着色層と、前記第3の画素から発光された光が透過する第3の着色層と、前記第1の着色層の一部および前記第2の着色層の一部が重なって設けられる第1の遮光部と、前記第2の着色層の一部および前記第3の着色層の一部が重なって設けられる第2の遮光部と、前記第1の着色層の一部、前記第2の着色層の一部および前記第3の着色層の一部が重なって設けられる第3の遮光部を有し、
    前記第1の遮光部は、隣接する前記第1の画素と前記第2の画素との間と重なり、
    前記第2の遮光部は、隣接する前記第2の画素と前記第3の画素との間と重なり、
    前記3の遮光部は、前記ダミー画素の発光領域と重なり、
    前記絶縁膜は、前記第1の遮光部および前記第2の遮光部と重なる位置に設けられることを特徴とするEL表示装置。
  2. 請求項において、
    前記第1の画素の発光層、前記第2の画素の発光層および前記第3の画素の発光層は、同じ層で設けられていることを特徴とするEL表示装置。
  3. 請求項1または請求項2において、
    前記第1の画素、前記第2の画素および前記第3の画素は、TFTを有することを特徴とするEL表示装置。
  4. 請求項乃至請求項のいずれか一項において、
    前記第1の着色層、前記第2の着色層および前記第3の着色層上に、平坦化された保護膜を有することを特徴とするEL表示装置。
  5. 請求項において、
    前記保護膜の膜厚は、2μm〜3μmであることを特徴とするEL表示装置。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記絶縁膜は、感光性の有機樹脂であることを特徴とするEL表示装置。
  7. 請求項6において、
    前記有機樹脂は、アクリルであることを特徴とするEL表示装置。
  8. 請求項1乃至請求項7のいずれか一項において、
    前記絶縁膜は、窒化アルミニウム膜、窒化酸化アルミニウム膜、または窒化珪素膜からなる保護膜で覆われることを特徴とするEL表示装置。
JP2003290913A 2002-08-09 2003-08-08 El表示装置 Expired - Fee Related JP4651922B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003290913A JP4651922B2 (ja) 2002-08-09 2003-08-08 El表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002233953 2002-08-09
JP2003290913A JP4651922B2 (ja) 2002-08-09 2003-08-08 El表示装置

Publications (3)

Publication Number Publication Date
JP2004094236A JP2004094236A (ja) 2004-03-25
JP2004094236A5 JP2004094236A5 (ja) 2006-09-21
JP4651922B2 true JP4651922B2 (ja) 2011-03-16

Family

ID=32072379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003290913A Expired - Fee Related JP4651922B2 (ja) 2002-08-09 2003-08-08 El表示装置

Country Status (1)

Country Link
JP (1) JP4651922B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764012B2 (en) * 2004-04-16 2010-07-27 Semiconductor Energy Laboratory Co., Ltd Light emitting device comprising reduced frame portion, manufacturing method with improve productivity thereof, and electronic apparatus
JP4239890B2 (ja) 2004-04-26 2009-03-18 セイコーエプソン株式会社 有機el装置、電子機器
US8350466B2 (en) * 2004-09-17 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4823651B2 (ja) * 2004-11-30 2011-11-24 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP5025123B2 (ja) * 2004-12-03 2012-09-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
US7365494B2 (en) 2004-12-03 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2006332019A (ja) * 2005-04-28 2006-12-07 Seiko Epson Corp 有機エレクトロルミネッセンス装置、及び有機エレクトロルミネッセンス装置の製造方法
KR101424784B1 (ko) 2006-01-10 2014-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 제조방법
JP4939919B2 (ja) * 2006-01-10 2012-05-30 株式会社半導体エネルギー研究所 表示装置
CN101743782A (zh) 2007-09-19 2010-06-16 富士电机控股株式会社 色变换滤光片、以及色变换滤光片和有机el显示器的制造方法
KR101811782B1 (ko) * 2008-07-10 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 및 전자기기
JP4912437B2 (ja) * 2008-08-05 2012-04-11 三星モバイルディスプレイ株式會社 有機発光表示装置
WO2011027661A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
EP2485567B1 (en) 2009-11-10 2013-05-29 Panasonic Corporation Organic electroluminescence display apparatus
JP5720887B2 (ja) * 2011-03-30 2015-05-20 ソニー株式会社 表示装置および電子機器
JP6152674B2 (ja) * 2013-03-22 2017-06-28 大日本印刷株式会社 有機エレクトロルミネッセンス表示装置
TWI681559B (zh) 2013-10-10 2020-01-01 日商精工愛普生股份有限公司 發光裝置及包含其之電子機器

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465098A (ja) * 1990-07-02 1992-03-02 Sharp Corp 薄膜elパネル
WO1998040871A1 (fr) * 1997-03-12 1998-09-17 Seiko Epson Corporation Circuit pixel, afficheur, et equipement electronique a dispositif photoemetteur commande par courant
JP2000029014A (ja) * 1998-07-07 2000-01-28 Sharp Corp 液晶表示素子用カラーフィルタ基板及び液晶表示素子
JP2000162635A (ja) * 1998-01-30 2000-06-16 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2001223074A (ja) * 2000-02-07 2001-08-17 Futaba Corp 有機エレクトロルミネッセンス素子及びその駆動方法
JP2002023686A (ja) * 2000-05-24 2002-01-23 Eastman Kodak Co 基準ピクセルを含む固体ディスプレイ
JP2002304155A (ja) * 2001-01-29 2002-10-18 Semiconductor Energy Lab Co Ltd 発光装置
JP2003234186A (ja) * 2001-12-06 2003-08-22 Sony Corp 表示装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0465098A (ja) * 1990-07-02 1992-03-02 Sharp Corp 薄膜elパネル
WO1998040871A1 (fr) * 1997-03-12 1998-09-17 Seiko Epson Corporation Circuit pixel, afficheur, et equipement electronique a dispositif photoemetteur commande par courant
JP2000162635A (ja) * 1998-01-30 2000-06-16 Seiko Epson Corp 電気光学装置及びその製造方法並びに電子機器
JP2000029014A (ja) * 1998-07-07 2000-01-28 Sharp Corp 液晶表示素子用カラーフィルタ基板及び液晶表示素子
JP2001223074A (ja) * 2000-02-07 2001-08-17 Futaba Corp 有機エレクトロルミネッセンス素子及びその駆動方法
JP2002023686A (ja) * 2000-05-24 2002-01-23 Eastman Kodak Co 基準ピクセルを含む固体ディスプレイ
JP2002304155A (ja) * 2001-01-29 2002-10-18 Semiconductor Energy Lab Co Ltd 発光装置
JP2003234186A (ja) * 2001-12-06 2003-08-22 Sony Corp 表示装置およびその製造方法

Also Published As

Publication number Publication date
JP2004094236A (ja) 2004-03-25

Similar Documents

Publication Publication Date Title
US7329985B2 (en) Semiconductor device and manufacturing method thereof
US10714557B2 (en) Substrate for display device and display device including the same
JP6691190B2 (ja) 発光装置
JP4651922B2 (ja) El表示装置
US20170271415A1 (en) Display device and driving method thereof
KR100968512B1 (ko) 발광장치 및 그의 제조방법
EP2216840B1 (en) Organic light emitting diode display
CN1729719B (zh) 显示装置和显示装置的制作方法
US8951902B2 (en) Methods of removing contaminant impurities during the manufacture of a thin film transistor by applying water in which ozone is dissolved
US20050202602A1 (en) Method of manufacturing a semiconductor device
US7439111B2 (en) Semiconductor device and manufacturing method thereof
JP2002083689A (ja) 発光装置
JP2005322633A (ja) 発光装置、電子機器、およびテレビジョン装置
JP4704006B2 (ja) 表示装置及びその作製方法、並びに電子機器
JP4974493B2 (ja) 半導体装置及び電子機器
EP1890333A2 (en) Display device and method of making the same
KR20150057016A (ko) 유기전계 발광소자 및 이의 제조 방법
JP4754795B2 (ja) 表示装置及び表示装置の作製方法
JP4785339B2 (ja) 表示装置の作製方法
JP4583797B2 (ja) 半導体装置の作製方法
JP4387090B2 (ja) 半導体装置の作製方法
JP2005129920A (ja) 半導体装置の作製方法
JP4128428B2 (ja) 半導体装置の作製方法
JP4954387B2 (ja) 半導体装置の作製方法
KR100637166B1 (ko) 평판표시장치의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101215

R150 Certificate of patent or registration of utility model

Ref document number: 4651922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131224

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees