TWI496218B - 半導體裝置的製造方法 - Google Patents

半導體裝置的製造方法 Download PDF

Info

Publication number
TWI496218B
TWI496218B TW098143359A TW98143359A TWI496218B TW I496218 B TWI496218 B TW I496218B TW 098143359 A TW098143359 A TW 098143359A TW 98143359 A TW98143359 A TW 98143359A TW I496218 B TWI496218 B TW I496218B
Authority
TW
Taiwan
Prior art keywords
layer
light
oxide semiconductor
film
semiconductor device
Prior art date
Application number
TW098143359A
Other languages
English (en)
Other versions
TW201044464A (en
Inventor
Junichiro Sakata
Tadashi Serikawa
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201044464A publication Critical patent/TW201044464A/zh
Application granted granted Critical
Publication of TWI496218B publication Critical patent/TWI496218B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置的製造方法
本發明有關使用氧化物半導體的半導體裝置和該半導體裝置的製造方法。
注意的是，在此說明書中，半導體裝置表示可藉由使用半導體特徵而作用的任何裝置。
存在有使用於寬廣範圍之應用的各式各樣之金屬氧化物；氧化銦係熟知的材料，且係使用於液晶顯示器或其類似物中所需之透明電極的材料。
某些金屬氧化物具有半導體特徵，具有半導體特徵之氧化物係化合物半導體，該化合物半導體係使用鍵結在一起之二或三種原子所形成的半導體。一般而言，金屬氧化物變成絕緣物；惟，已知的是，金屬氧化物會根據包含於金屬氧化物中之結合而變成半導體。
例如，在金屬氧化物中，氧化鎢、氧化錫、氧化銦、氧化鋅、及其類似物係已知顯示半導體特徵；已揭示有其中使用由此金屬氧化物所形成之透明半導體層的薄膜電晶體(專利文獻1至4以及非專利文獻1)。
做為具有半導體特徵之金屬氧化物，不僅知道上述單一成分的氧化物，而且知道多重成分的氧化物；例如，具有同系之InGaO3 (ZnO)m (m係自然數)係已知的材料(非專利文獻2至4)。
進一步地，已證實的是，可將上述同系的薄膜使用於薄膜電晶體的通道層(專利文獻5以及非專利文獻5及6)。
此外，專利文獻6及專利文獻7揭示使用氧化鋅或In-Ga-Zn-O基氧化物半導體做為金屬氧化物半導體以製造薄膜電晶體的技術，以及使用此電晶體做為影像顯示裝置之開關元件或其類似物。
[參考文件]
[專利文獻]
[專利文獻1]日本公開專利申請案第S60-198861號
[專利文獻2]PCT國際申請案第H11-505377號之日譯
[專利文獻3]日本公開專利申請案第H8-264794號
[專利文獻4]日本公開專利申請案第2000-150900號
[專利文獻5]日本公開專利申請案第2004-103957號
[專利文獻6]日本公開專利申請案第2007-123861號
[專利文獻7]日本公開專利申請案第2007-96055號
[非專利文獻]
[非專利文獻1] M.W.Prins,K. O. Grosse-Holz,G. Muller,J.F.M. Cillessen,J. B. Giesbers,R. P. Weening,及R. M. Wolf,“鐵電透明薄膜電晶體”，應用物理文壇，1996年6月17日，第68冊，第3650至3652頁
[非專利文獻2]M. Nakamura,N. Kimizuka,及T. Mohri,“在1350℃時之In2 O3 -Ga2 ZnO4 -ZnO系統中的相關係”，固態化學期刊，1991年，第93冊，第298至315頁
[非專利文獻3]N. Kimizuka,M. Isobe,及M. Nakamura,“在In2 O3 -ZnGa2 O4 -ZnO系統中之同系化合物，In2 O3 (ZnO)m (m=3，4，及5)，InGa3 (ZnO3 )，及Ga2 O3 (ZnO)m (m=7，8，9，及16)的合成及單晶資料”，固態化學期刊，1995年，第116冊，第170至178頁
[非專利文獻4]M. Nakamura,N. Kimizuka,T. Mohri,及M. Isobe,“新同系化合物，銦鐵鋅氧化物(InFeO3 (ZnO)m )(m：自然數)及相關化合物之合成及晶體結構”，KOTAI BUTSURI(固態物理)，1993年，第28冊，第5號，第317至327頁
[非專利文獻5]K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M.Hirano,及H. Hosono,“在單晶透明氧化物半導體中所製造的薄膜電晶體”，SCIENCE，2003年，第300冊，第1269至1272頁
[非專利文獻6]K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,及H. Hosono,“使用非晶氧化物半導體之透明撓性薄膜電晶體的室溫製造”，NATURE，2004年，第432冊，第488至492頁
使用金屬氧化物半導體(下文中，將稱為氧化物半導體)於通道形成區之薄膜電晶體的場效應遷移率係比使用非晶矽之薄膜電晶體的場效應遷移率更高。氧化物半導體膜可藉由濺鍍法或其類似方法而在300℃或更低溫度處形成，且其之製造方法比使用多晶矽之薄膜電晶體的製造方法更簡單。
此氧化物半導體係期待被使用以形成薄膜電晶體於玻璃基板、塑膠基板、或其類似物之上，且被施加至液晶顯示裝置、電激發光顯示裝置、電子紙、及其類似物。
使用氧化物半導體所形成的薄膜電晶體可形成高性能的半導體裝置；然而，當與使用非晶矽的薄膜電晶體相比較時，仍具有製造成本之改善的空間。
因此，本發明之目的在於提供用以減少光罩的數目以降低製造成本，且同時改善半導體裝置的生產率及可靠度之技術於使用薄膜電晶體所形成之半導體裝置的製造方法中。
依據本發明之實施例，形成通道保護層的膜係形成於具有透光性質的氧化物半導體層之上，正光阻係形成於形成通道保護層的膜之上，以及通道保護層係藉由使用背面光曝射法而選擇性地形成於氧化物半導體層中的通道形成區之上。特別地，本發明之實施例係一種半導體裝置的製造方法，包含以下步驟：形成具有光阻擋性質的閘極電極層於透光基板之上；形成具有透光性質的閘極絕緣膜於閘極電極層之上；形成具有透光性質的氧化物半導體層於閘極絕緣膜之上；形成具有透光性質的絕緣層於氧化物半導體層之上；形成正光敏薄膜於絕緣層之上；以來自基板側的光源之光照射正光敏薄膜，而使正光敏薄膜曝射至光；藉由顯影以去除正光敏薄膜的曝射區；藉由使用正光敏薄膜的未曝射區做為罩幕以蝕刻絕緣層，而形成通道保護層；以及形成導線層於氧化物半導體層之上。
本發明之另一實施例係一種半導體裝置的製造方法，包含以下步驟：形成具有光阻擋性質的閘極電極層於透光基板之上；形成具有透光性質的閘極絕緣膜於閘極電極層之上；連續形成具有透光性質的氧化物半導體層於閘極絕緣膜之上，及具有透光性質的絕緣層於氧化物半導體層之上；形成正光敏薄膜於絕緣層之上；以來自基板側的光源之光照射正光敏薄膜，而使正光敏薄膜曝射至光；藉由顯影以去除正光敏薄膜的曝射區；藉由使用正光敏薄膜的未曝射區做為罩幕以蝕刻絕緣層，而形成通道保護層；藉由氧化物半導體層以形成島形氧化物半導體層；以及形成導線層於島形氧化物半導體層之上。
本發明之另一實施例可係半導體裝置的製造方法，其中氧化物半導體層係由InMO3 (ZnO)m (m>0)所代表的薄膜，且M表示鎵、鐵、鎳、鎂、及鈷的其中之一者或更多者。
本發明之另一實施例可係半導體裝置的製造方法，其中氧化物半導體層係由濺鍍法所形成。
本發明之另一實施例可係半導體裝置的製造方法，其中使用氬氣體的逆濺鍍法係在氧化物半導體層的形成之前執行於閘極絕緣膜的表面上。
本發明之另一實施例可係半導體裝置的製造方法，其中200℃至600℃的熱處理係執行於氧化物半導體層之上。
本發明之另一實施例可係半導體裝置的製造方法，其中熱處理係執行於空氣氛圍或氮氛圍之中。
本發明之另一實施例可係半導體裝置的製造方法，其中通道保護層係包含氧之絕緣膜。
本發明之另一實施例可係半導體裝置的製造方法，其中將氧化物半導體層蝕刻以形成島形氧化物半導體層。
依據本發明，可達成光罩數目及製造成本的降低；此外，可減少使用於光微影術方法中之光阻的數量，且因為製造步驟之數目的降低，所以可預期生產率的改善。進一步地，可藉由使用氧化物半導體而預期薄膜電晶體之可靠度的改善。
將參照附圖以詳細敘述本發明的實施例；然而，本發明並未受限於以下之說明，且熟習於本項技藝之該等人士將易於瞭解的是，本發明的模式及其細節可以以各式各樣之方式加以改變，而不會背離本發明之精神及範疇。因此，本發明不應被解讀成為受限於下文實施例之說明，注意的是，在下文中所敘述之本發明的結構中，在不同圖式中之相同的參考符號表示相同的部件或具有相似功能之部件，且其之解說將不予以重複。
(實施例1)
在實施例1之中，將參照圖式來敘述使用氧化物半導體所形成的薄膜電晶體及其之製造方法。
首先，第一導電層係使用光阻擋材料而形成於透光基板100之上，且係使用第一光罩而接受圖案化，以形成閘極電極層101；具有透光性質的閘極絕緣膜102係形成於閘極電極層101之上；氧化物半導體層係形成於閘極絕緣膜102之上，且係使用第二光罩而接受圖案化，以形成島形氧化物半導體層103，以便覆蓋閘極絕緣膜102之下的閘極電極層101(請參閱第1A圖)。注意的是，島形氧化物半導體層103係藉由使用第二光罩所形成之阻體罩幕181而形成，以致具有島形狀。
注意的是，圖案化係處理膜形狀，其意指藉由光微影術方法以形成膜的罩幕圖案(亦稱為光阻擋圖案)，該光微影術方法包含諸如光阻之形成、光曝射、顯影、蝕刻步驟、阻體去除步驟、清洗、及檢查的一系列之步驟。也就是說，圖案化意指去除形成在基板上之層的不要之部分，以致使該層被處理成為所欲的形狀。
注意的是，無需將光阻施加於將被處理之膜的整個表面上；選擇性地，可藉由網印法或噴墨法而事先形成比將被形成之罩幕圖案更大的圖案。光阻係事先形成為比將被形成之罩幕圖案更大的圖案，且該光阻係藉由光微影術方法或其類似方法而處理成為所欲的形狀，所以可降低由顯影所去除之光阻的數量；因此，可達成半導體裝置之製造成本的降低。
注意的是，在此說明書中所使用之諸如第一、第二、第三及第N(N係自然數)的用語係使用以避免組件之間的混淆，且在數目上並未設限。
做為基板100，係使用透光基板，該透光基板具有相對於在稍後步驟中之組件的光曝射中所使用之光的80%或更大，較佳地，90%或更大之光透射比；例如，使用玻璃基板、石英基板、陶質基板、或諸如聚乙烯對苯二甲酯(PET)之樹脂基板。
注意的是，絕緣層可形成於基板100上，絕緣層係藉由諸如CVD法、電漿CVD法、濺鍍法、或旋塗法之方法，而由使用含矽的氧化物材料或含矽的氮化物材料之單層或堆疊層所形成。雖然無需一定要形成此絕緣層，但此絕緣層具有阻擋來自基板100之污染物或其類似物的功效。
進一步地，閘極電極層101係使用具有相對於在稍後步驟中之阻體的光曝射中所使用之光的光阻擋性質之材料所形成；特定地，閘極電極層101係使用具有比相對於在稍後步驟中之阻體的光曝射中所使用之光的10%更小之光透射比的材料而形成，且膜厚度係適當地調整。閘極電極層101係使用諸如鈦、鉬、鉻、鉭、鎢、或鋁之金屬材料，或其合金材料而形成。閘極電極層101可以以此一方式而形成，亦即，導電膜係藉由濺鍍法或真空蒸鍍法而形成於基板100之上；罩幕係藉由光微影術方法或噴墨法而形成於導電膜之上；以及導電膜係使用該罩幕以蝕刻。選擇性地，閘極電極層101可藉由以噴墨法來排放銀、金、銅、或其類似物之導電奈米糊，且烘烤該導電奈米糊而形成。進一步地，閘極電極層101可具有單層之結構或堆疊層的結構；例如，可使用堆疊層，其中鉬膜及鋁膜，鉬膜及鋁和釹之合金膜，鈦膜及鋁膜，或鈦膜、鋁膜、及鈦膜係堆疊自基板100側。
當閘極電極層101係由蝕刻法所處理時，可形成罩幕以及可執行乾蝕刻或濕蝕刻；電極層可藉由使用ICP(感應耦合或電漿)蝕刻法且適當地調整蝕刻條件(例如，施加至線圈電極之電功率的量，施加至基板側的電極之電功率的量，或在基板側之基板的溫度)，而蝕刻成為錐狀之形狀。做為蝕刻氣體，可適當地使用由Cl2 、BCl3 、SiCl4 、CCl4 、或其類似物所代表之氯基氣體；由CF4 、SF6 、NF3 、或其類似物所代表之氟基氣體；或O2 。
做為閘極絕緣膜102，係使用具有相對於在稍後步驟中之光阻的光曝射中所使用之光的光阻擋性質之絕緣膜；例如，閘極絕緣膜102係使用氧化矽膜、氮化矽膜、氮氧化矽膜、或氧化氮化矽膜所形成。注意的是，可將閘極絕緣膜形成為具有氧化矽膜、氮化矽膜、氮氧化矽膜、或氧化氮化矽膜之二層的結構，以取代單層之結構；選擇性地，可將閘極絕緣膜形成為具有三層之結構。進一步地，閘極絕緣膜102可使用例如，諸如氧化鋁、氧化鎂、氮化鋁、氧化釔、或氧化鉿之金屬化合物以形成。
此處，氮氧化矽膜意指包含氧及氮，使得氧的數量比氮的數量更大的膜，且在其中使用拉塞福背面散射光譜術(RBS)及氫順向散射(HFS)以執行測量於該處的情況中，分別包含氧、氮、Si、及氫於範圍自55至70原子百分比、自0.5至15原子百分比、自25至35原子百分比、及自0.1至10原子百分比的濃度；進一步地，氧化氮化矽膜意指包含氮及氧，使得氮的數量比氧的數量更大的膜，且分別包含氧、氮、Si、及氫於範圍自5至30原子百分比、自20至55原子百分比、自25至35原子百分比、及至10至30原子百分比的濃度。注意的是，氮、氧、矽、及氫的百分比係落在上述所給定的範圍之內，其中包含於氮氧化矽膜或氧化氮化矽膜之中的原子之總數係界定為100原子百分比。
注意的是，做為氧化物半導體層103，係形成由InMO3 (ZnO)m (m>0)所代表的薄膜；此外，薄膜電晶體係使用薄膜於半導體層而製造出。注意的是，M表示選擇自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)、及鈷(Co)之金屬元素的其中之一者或更多者。除了其中僅包含Ga以做為M的情況之外，存在有其中包含Ga及除了Ga之外的上述金屬元素，例如Ga及Ni或Ga及Fe以做為M之情況。此外，在氧化物半導體層之中，在一些情況中，除了包含做為M的金屬元素之外，尚包含諸如Fe或Ni之過渡金屬元素或該過渡金屬的氧化物做為雜質元素。在此說明書中，此薄膜亦稱作In-Ga-Zn-O基非單晶膜。
非晶結構係藉由XRD(X射線繞射)而觀察於In-Ga-Zn-O基非單晶膜的晶體結構中，即使在執行用於沈積的濺鍍法之後執行200℃至500℃，典型地，300℃至400℃的熱處理於In-Ga-Zn-O基非單晶膜之上10至100分鐘時，亦然。此外，可製造出且有諸如109 或更大的開/關比以及10cm2 /V‧s或更大的遷移率於±20V的閘極電壓時之電性特徵的薄膜電晶體。當與使用非晶矽所製造之薄膜電晶體相比較時，使用氧化物半導體膜所製造出之具有該等電性特徵的薄膜電晶體具有更高的遷移率，且包含該薄膜電晶體的電路可被高速地驅動。
注意的是，氧化物半導體層103係以比一方式而形成，亦即，氧化物半導體層係藉由濺鍍法而形成於閘極絕緣膜102之上，阻體罩幕係藉由光微影術方法或噴墨法而形成於氧化物半導體層之上，以及該氧化物半導體層係使用該阻體罩幕以蝕刻。比例係設定為In2 O3 ：Ga2 O3 ：ZnO=1：1：1(In：Ga：Zn=1：1：0.5)之靶材係由濺鍍法所使用，以形成氧化物半導體層。該氧化物半導體層103具有相對於在稍後步驟中之光阻的光曝射中所使用之光的適當透光性質，且因此，當與非晶矽相比較時，光阻可有效地曝射至光。
濺鍍法的實例包含其中使用高頻電源做為濺鍍電源的RF濺鍍法、DC濺鍍法、以及其中偏壓係以脈波方式施加之脈波式DC濺鍍法。RF濺鍍法主要使用於其中形成絕緣膜於該處的情況中，以及DC濺鍍法主要使用於其中形成金屬膜於該處的情況中。此處，係使用DC濺鍍法於氧化物半導體層103的形成。
此外，亦具有其中可設定複數個不同材料的靶極之多源濺鍍設備。具備多源濺鍍設備，可在同一腔室中沈積而堆疊不同材料的膜，或者可在同一腔室中藉由放電而同時沈積複數種材料。
此外，具有設置磁系統於腔室內且使用於磁控管濺鍍法的濺鍍設備，以及使用於其中電漿係使用微波而不使用輝光放電以產生之ECR濺鍍法的濺鍍設備。
在濺鍍設備中，係適當地使用上述各式各樣之濺鍍法的任一者。
此外，做為膜形成方法，亦具有反應性濺鍍法，其中靶極物質及濺鍍氣體成分係在膜形成期間相互化學反應以形成其之化合物薄膜；以及偏壓濺鍍法，其中在膜形成期間亦施加電壓至基板。
注意的是，在藉由濺鍍法之氧化物半導體的沈積之前，附著至閘極絕緣膜102之表面的灰塵係較佳地藉由其中引入氬氣體以產生電漿之逆濺鍍法來加以去除。該逆濺鍍法表示其中無需施加電壓至靶極側，且使用RF電源於氬氛圍中，用於施加電壓至基板側，而產生電漿於基板上以修飾表面的方法。注意的是，可使用氮、氦、或其類似物以取代氬氛圍；選擇性地，可使用其中添加氧、氫、N2 O、或其類似物的氬氛圍；仍選擇性地，可使用其中添加Cl2 、CF4 、或其類似物的氬氛圍。藉由逆濺鍍法，可無需受到諸如水氣及雜質元素之氛圍成分以及漂浮在空氣中之灰塵所污染，以形成堆疊膜之間的介面；因此，可降低薄膜電晶體之特徵中的變化。由於薄膜電晶體的臨限壓值會受到氧化物半導體的介面，亦即，氧化物半導體層與閘極絕緣膜之間的介面所大大地影響，所以將閘極絕緣膜102與氧化物半導體層103之間的介面形成於潔淨的條件中，可藉以改善薄膜電晶體的電性特徵。
接著，執行200℃至600℃之熱處理於空氣氛圍或氮氛圍之中，熱處理係較佳地執行於300℃至400℃，且在此，熱處理係執行於350℃，1小時。注意的是，此熱處理的時序並未特殊地受到限制，且可將熱處理執行於任何時間，只要其係在氧化物半導體膜的形成之後執行即可；例如，熱處理可執行於即將變成通道保護層110的絕緣膜係形成於氧化物半導體層103上之後，通道保護層110係圖案化而形成之後，即將變成導線層111的導電膜形成之後，或薄膜電晶體的密封膜形成之後。選擇性地，平坦膜之形成後的熱硬化處理亦可用作熱處理。
其次，將變成通道保護層的絕緣層104係形成於氧化物半導體層103及閘極絕緣膜102之上；然後，正光阻105(光敏薄膜)係形成於絕緣層104之上(請參閱第1B圖)。
作用成為通道保護層之絕緣層104可使用無機材料(諸如氧化矽、氮化矽、氮氧化矽、或氧化氮化矽)以形成；選擇性地，可使用例如光敏或非光敏有機材料(有機樹脂材料)(諸如，聚醯亞胺、丙烯酸、聚醯胺、聚亞胺醯胺、阻體、及苯并環丁烯)的其中之一種或複數種所形成的膜或任何該等膜之堆疊；選擇性地，可使用矽氧烷。注意的是，可使用具有相對於在稍後步驟中之阻體的光曝射中所使用之光的透光性質之絕緣膜，以做為絕緣層104。
絕緣層104可由諸如電漿CVD法或熱CVD法之氣相沈積法、或濺鍍法所形成；選擇性地，可使用諸如其係濕處理之旋塗法的施加方法；進一步選擇性地，絕緣層104可由液滴排放法，印刷法(諸如網印法或平版印刷法之用以形成圖案的方法)，或其類似方法所形成。
可使用設置有金屬矽靶極以及用於氧化物半導體膜之靶極的多腔室濺鍍設備，以形成做為通道保護層的氧化矽膜，而無需使前一步驟中所形成的氧化物半導體膜暴露至空氣。
並未以光、電子、或離子能量線照射之正光阻105的一部分係在顯影之後維持成為阻體圖案。例如，可使用酚醛清漆樹脂及萘醌二疊氮化物之光敏劑；在使用該等材料的任一者中，表面張力及黏度可藉由調整溶劑的濃度，添加介面活性劑及其類似物，及/或其類似情事而予以適當地控制。
其次，形成於絕緣層104之上的光阻105係以來自基板100側之光源106的光107加以照射(請參閱第1C圖)；然後，光阻105係以來自光源106之透射穿過基板100的光107而自基板100側照射，此係所謂背面光曝射。光107係透射穿過基板100、閘極絕緣膜102、氧化物半導體層103、及絕緣層104，而並未透射穿過具有光阻擋性質的閘極電極層101且由該閘極電極層101所阻擋；因此，在光阻105中，與閘極電極層101重疊的區域係未曝射區108，且僅曝射區109會由顯影所溶解(請參閱第1D圖)。
在實施例1之中所敘述的結構中，因為使用背面光曝射法以形成未曝射區108及曝射區109於光阻105之中，所以未曝射區108及曝射區109的寬度可根據光曝射時間及顯影時間而決定，且當與對齊相比較時，可更精確地控制該等寬度；進一步地，光罩的數目可減少一個，使得可獲得成本的降低以及輸貫量的改善。
在來自光源106所發射出的光107之上，並無特殊的限制，且可使用紅外光、可見光、及紫外光之任一者或其之任何的組合。例如，可使用來自紫外線燈、不可見光、鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓水銀燈所發射出的光。在此情況中，來自燈之光源的光可針對所需的週期而發射出，或發射若干次。
此外，亦可使用雷射光束以做為光107。做為雷射，可使用能發射出紫外光、可見光、或紅外光的雷射。做為雷射，可使用KrF、ArF、XeCl、Xe、或其類似物之準分子雷射；He、He-Cd、Ar、He-Ne、HF、或其類似物之氣體雷射；利用摻雜有Cr、Nd、Er、Ho、Ce、Co、Ti、或Tm之YAG、GdVO4 、YVO4 、YLF、YAlO3 、或其類似物的晶體之固體雷射；或GaN、GaAs、GaAlAs、InGaAsP、或其類似物之半導體雷射。關於固體雷射，較佳地使用基板之第一至第五諧波。
可設置包含快門、諸如反射鏡或半反射鏡之反射鏡、柱面透鏡、凸透鏡、或其類似物的光學系統，以調整燈光源的光或來自雷射所發射出之雷射光束的形狀或路徑；此外，可設置一或更多個燈光源或雷射振盪器，且可依據將被照射的物體(物體的材料、厚度、或其類似者)而適當地配置包含光源之光學系統及將被照射的基板。注意的是，在其中光107係由雷射光束而獲得於該處的情況中，可藉由掃描雷射光束或掃描基板以處理大尺寸的基板。
注意的是，在第1C圖中，來自複數個光源所發射出的光係作成幾乎垂直於基板100的表面。
注意的是，雷射照射可藉由移動基板而選擇性地執行，或可藉由掃描光於X軸及Y軸方向中而執行。在此情況中，較佳地使用多面鏡或電流計鏡於光學系統。
此外，可使用來自燈光源所發射出之光與雷射光束的組合做為光107。其中光曝射係執行於相當寬的範圍上之區域可以以來自燈的光來照射，以及其中執行高精確之光照射於該處的區域可僅以雷射光束來照射。藉由以此方式所執行之光照射，可改善輸貫量。
在第1D圖中的狀態之後，絕緣層104係藉由使用所顯影之光阻105的未曝射區108做為罩幕而蝕刻，因而通道保護層110可以以自行對齊的方式形成(請參閱第1E圖)；所以，並不會發生由於光罩之失準直所導致的不良形狀或其類似者，且可以以高度可控制性而形成通道保護層110；因此，可高產能地製造出高度可靠的半導體裝置。進一步地，因為氧化物半導體層103具有透光性質，所以可使光阻有效率地曝射至光，且可降低光微影術處理中所使用之光阻數量以及可縮短用於光曝射所需的時間；因而，可改善半導體裝置的生產率。進一步地，在實施例1的結構中，通道保護層110作用成為蝕刻阻斷物，其保護氧化物半導體層103中之將變成通道形成區的部分；因此，可降低由於將變成導線層之導電層的圖案化處理中之蝕刻處理所造成之對氧化物半導體層103的表面之損壞(由於蝕刻中之電漿或蝕刻劑所導致之膜厚度降低、氧化、或其類似情事)；因而，可製造出具有高度電性特徵的半導體裝置。
注意的是，通道保護層110係使用諸如氧化矽之包含氧的絕緣膜以形成，因而，通道保護層110可具有阻擋氧解吸自氧化物半導體層103的通道形成區，或其類似情事之功效；因此，可在氧化物半導體層的形成之後藉由熱處理或其類似處理以維持氧化物半導體層之氧濃度於最佳的範圍之內。進一步地，當通道保護層110及閘極絕緣膜102係使用相同的材料而形成時，閘極絕緣膜102的表面係由通道保護層110之處理中的蝕刻劑所蝕刻。
接著，將導電膜形成於閘極絕緣膜102、氧化物半導體層103、及通道保護層110之上，阻體罩幕係使用第三光罩而由光微影術方法或噴墨法形成於導電膜之上，以及導電膜係使用阻體罩幕而蝕刻；然後，將形成於通道保護層110之上的導電膜蝕刻以畫分，使得形成將變成源極及汲極電極之導線層111(請參閱第1F圖)。使用導電膜所形成之導線層111可使用與閘極電極層101相同的材料以形成；做為導電膜之特定實例，可給定單一的鈦膜，鈦膜及鋁膜之堆疊，或其中鈦膜、鋁膜、及鈦膜係以此順序而堆疊的三層結構。
在實施例1中之其中使用In-Ga-Zn-O基非單晶膜於氧化物半導體層103的薄膜電晶體具有有利的透光性質，以致在背面光曝射中，可使光阻有效率地曝射至光，可使光阻的數量降低，以及可使光曝射所需的時間縮短，而造成生產率的改善。進一步地，電晶體係使用該氧化物半導體層以製造出，因而可改善電晶體的電性特徵及可靠度。
第2圖描繪對應於第1F圖中所描繪的橫剖面視圖之薄膜電晶體的頂視圖之一實例，沿著第2圖中的頂視圖中之點虛線A1-A2所取得的橫剖面視圖對應於第1F圖。與第1F圖中之橫剖面視圖相似地，在第2圖中的頂視圖之中，將變成閘極電極層101的層201、閘極絕緣膜(未描繪)、氧化物半導體層203、通道保護層210、以及將變成導線層111之層211係以此順序而堆疊，且該等層的形狀被描繪出。注意的是，將變成閘極電極層101的層201係設置以便與通道保護層210重疊。在第2圖中所描繪之薄膜電晶體的頂視圖中，將變成閘極電極層101的層201、氧化物半導體層203、通道保護層210、以及將變成導線層111之層211的形狀並未受限於第2圖中所描繪的結構，在相互面對的源極區與汲極區之間的通道區當從上方觀看時具有平行的形狀，薄膜電晶體可具有頂部表面形狀係C(U)形的通道形成區。
注意的是，在第1F圖中所描繪之薄膜電晶體的橫剖面視圖之中，具有與氧化物半導體層103不同之組成比的In-Ga-Zn-O基非單晶膜係設置於氧化物半導體層103與導線層111之間；具有比氧化物半導體層103更高的載子濃度之緩衝層係故意設置，使得可形成歐姆接觸。第3A及3B圖係橫剖面視圖的實例。
在第3A圖中的橫剖面視圖之中，例如，係描繪其中在使通道保護層110圖案化之後，形成緩衝層301a及將變成導線層之導電層，且執行圖案化的結構。在第3B圖之中，例如，係描繪其中使通道保護層110圖案化，形成將變成緩衝層之層，及執行圖案化以形成緩衝層301b的結構。在實施例1中的結構之中，通道保護層110作用成為蝕刻阻斷物，其保護氧化物半導體層103中之將變成通道形成區的部分；因此，可降低在使將變成導線層之導線層及將變成緩衝層之層圖案化處理中的蝕刻處理中，對氧化物半導體層之表面的損壞(由於蝕刻中之電漿或蝕刻劑所導致之膜厚度降低、氧化、或其類似情事)。
注意的是，緩衝層301a及緩衝層301b可使用包含In、Ga、或Zn之具有n型導電性的氧化物半導體，或其中添加給予n型導電性的雜質元素之氧化物半導體層以形成。做為雜質元素，例如可使用鎂、鋁、鈦、鈧、釔、鋯、鉿、硼、鉈、鍺、錫、鉛、或其類似物。
緩衝層301a及緩衝層301b作用成為n+ 層，且亦可稱為源極或汲極區。
如上述地，施加實施例1之結構，藉以在製造具有有利電性特徵的薄膜電晶體中，可降低製造成本，可改善生產率，且同時，可改善可靠度；因此，可提供包含具有高度電性特徵及高可靠度之薄膜電晶體的半導體裝置。
注意的是，上述步驟之順序僅係實例，且對此順序並無限制；例如，雖然光罩的數目增加一個，但用以蝕刻第二導電膜的光罩及用以蝕刻部分之n+ 層及部分之氧化物半導體膜的光罩可個別地使用。
注意的是，在實施例1之中，在圖式中所描繪的可與在其他實施例中所描述的自由地結合或予以適當地取代。
(實施例2)
在實施例2之中，將參照橫剖面視圖來敘述與實施例1的方法不同之使用氧化物半導體所形成的薄膜電晶體之製造方法。
首先，在具有透光性質的基板2100上，第一導電層係使用光阻擋材料以形成，以及圖案化係使用第一光罩以執行，以致使閘極電極2101形成。具有透光性質的閘極絕緣膜2102係形成於閘極電極2101之上，氧化物半導體層2103係形成於閘極絕緣膜2102之上，且然後，將變成保護層的絕緣層2104係連續地形成於氧化物半導體層之上(亦稱連續的膜形成)。正光阻2105係形成於將變成保護層的絕緣層2104之上(請參閱第21A圖)。
注意的是，基板2100、閘極電極2101、閘極絕緣膜2102、氧化物半導體層2103、將變成保護層的絕緣層2104、及正光阻2105的說明係與實施例1中所敘述之基板100、閘極電極層101、閘極絕緣膜102、氧化物半導體層103、將變成保護層的絕緣層104、及正光阻105的說明相同。
注意的是，在實施例2中所敘述之半導體裝置的製造方法係與實施例1中之半導體裝置的製造方法不同，其中氧化物半導體層2103及將變成保護層之絕緣層2104係連續地形成。藉由氧化物半導體層2103及將變成保護層之絕緣層2104的連續的膜形成，在氧化物半導體層2103與將變成保護層之絕緣層2104之間的介面可無需受到諸如水氣及雜質元素之氛圍成分及飄浮在空氣中的灰塵所污染地形成；因此，可減少半導體裝置之特徵中的變化。
注意的是，在實施例2中之連續的膜形成意指在從形成氧化物半導體層2103的步驟到處理將變成保護層之絕緣層2104的步驟之一系列步驟期間，將被處理的基板係在所有時間置放於可控制成為真空的氛圍或惰性氣體氛圍(氮氛圍或稀有氣體氛圍)之中，而無需暴露至諸如空氣之污染的氛圍。藉由連續的膜形成，可形成膜且同時防止水分或其類似物再附著至已清潔之將被處理的基板。此外，連續的膜形成包含諸如逆濺鍍法之電漿處理。注意的是，將變成保護層之絕緣層2104可形成於與其中形成氧化物半導體層2103於該處的腔室相同的腔室之中，或不同的腔室之中，只要可無需暴露至空氣地執行膜形成即可。
其次，光阻2105係以來自基板2100側之光源2106的光2107來照射(請參閱第21B圖)；然後，背面光照射係由基板2100側而執行於光阻2105之上。在光阻2105中，與閘極電極2101重疊的區域變成未曝射區2108，且僅曝射區2109會由顯影所溶化(請參閱第21C圖)。
在實施例2中所敘述之與實施例1相似的結構中，因為使用背面光曝射法以形成光阻2105的未曝射區2108及曝射區2109，所以未曝射區2108及曝射區2109的寬度可根據曝光時間及顯影時間而決定，且當與對齊相比較時，可更精確地控制該等寬度；進一步地，光罩的數目可減少一個，以致可達成成本的降低以及輸貫量的改善。
注意的是，光源2106、光2107、未曝射區2108、及曝射區2109的說明係與實施例1中之光源106、光107、未曝射區108、及曝射區109的說明相似。
在第21C圖中的狀態之後，將變成保護層的絕緣層2104係使用顯影之光阻2105的未曝射區2108做為罩幕而蝕刻，藉以可以以自行對齊的方式而形成通道保護層2110(請參閱第21D圖)。因而，並不會發生由於光罩之失對準所導致的不良形狀或其類似情事，且可以以高度可控制性來形成通道保護層2110；因此，可高產能地製造出高度可靠的半導體裝置。進一步地，因為氧化物半導體層2103具有透光性質，所以可使光阻有效率地曝射至光，可降低光微影術處理中所使用之光阻數量，以及可縮短用於光曝射所需的時間；因而，可改善半導體裝置的生產率。進一步地，在實施例2的結構中，通道保護層2110作用成為蝕刻阻斷物，其保護氧化物半導體層2103中之將變成通道形成區的部分；因此，可降低由於將變成導線層之導電層的圖案化處理中之蝕刻處理所造成之對氧化物半導體層2103的表面之損壞；因而，可製造出具有高度電性特徵的半導體裝置。
注意的是，通道保護層2110的說明係與實施例1中之通道保護層110的說明相似。
接著，阻體罩幕係藉由使用第二光罩之光微影術方法或噴墨法而形成於氧化物半導體層2103及通道保護層2110之上，且使氧化物半導體層2103圖案化；然後，將氧化物半導體層2103的不需要部分去除，以致使島形氧化物半導體層2111形成(請參閱第21E圖)。注意的是，島形氧化物半導體層2111係使用利用第二光罩所形成之阻體罩幕2181以形成，此係與實施例1中之氧化物半導體層的方法不同，其中設置通道保護層2110，可藉以降低對其中島形氧化物半導體層2111與通道保護層2110係由於圖案化處理中之蝕刻處理而相互接觸的區域之損壞。
其次，將導電膜形成於閘極絕緣膜2102、氧化物半導體層2111、及通道保護層2110之上，阻體罩幕係使用第三光罩而由光微影術方法或噴墨法形成於導電膜之上，且使導電膜圖案化；然後，將形成於通道保護層2110之上的導電膜蝕刻以畫分，使得形成將變成源極及汲極電極之導線層2112(請參閱第21F圖)。使用導電膜所形成之導電層2112可使用與閘極電極2101相同的材料以形成；做為導電膜之特定實例，可給定單一的鈦膜，鈦膜及鋁膜之堆疊，或其中鈦膜、鋁膜、及鈦膜係以此順序而堆疊的三層結構。
在實施例2中之其中使用In-Ga-Zn-O基非單晶膜於氧化物半導體層2103的薄膜電晶體具有有利的透光性質，以致在背面光曝射中，可使光阴有效率地曝射至光，可使光阻的數量降低，以及可使光曝射所需的時間縮短，而造成生產率的改善。進一步地，電晶體係使用該氧化物半導體層以製造出，因而可改善電晶體的電性特徵及可靠度。
如上述地，施加實施例2之結構，藉以在製造具有有利電性特徵的薄膜電晶體中，可降低製造成本，可改善生產率，且同時，可改善可靠度；因此，可提供包含具有高度電性特徵及高可靠度之薄膜電晶體的半導體裝置。
注意的是，上述步驟之順序僅係實例，且與實施例1相似地，對此順序並無特殊的限制；例如，可將n+ 層設置於氧化物半導體層2111與導線層2112之間，此外，可將部分之n+ 層加以蝕刻。
注意的是，在實施例2之中，在圖式中所描繪的可與在其他實施例中所描述的自由地結合或予以適當地取代。
(實施例3)
在實施例3中，將參照第4A至4C圖、第5A至5C圖、第6圖、第7圖、第8圖、第9圖、第10A、10B、10C、及10D圖、以及第11圖以敘述在其中施加實施例1中所述之半導體裝置至主動矩陣顯示裝置的各個像素之情況中的製造方法。
注意的是，一像素對應於可控制亮度之一分量；因此，例如，一像素對應於一彩色元素且亮度係以一彩色元素表示；因而，在具有R、G、及B之彩色元素的彩色顯示裝置之情況中，影像的最小單元係由R像素、G像素、及B像素之三像素所形成。
注意的是，顯示裝置意指包含諸如發光元件或液晶元件之顯示元件的裝置；此外，顯示裝置可包含用以驅動複數個像素之週邊驅動器電路，用以驅動複數個像素之週邊驅動器電路係形成於與複數個像素相同的基板上。顯示裝置可包含撓性印刷電路(FPC)。注意的是，顯示裝置可包含印刷導線板(PWB)，印刷導線板(PWB)係透過撓性印刷電路(FPC)或其類似物而連接，且IC晶片、電阻器、電容器、電感器、電晶體、或其類似物係附著至印刷導線板(PWB)。顯示裝置亦可包含諸如偏光板或延遲板之光學薄片；而且，顯示裝置可包含照明裝置、機架、聲頻輸入及輸出裝置、光感測器、或其類似物。
在第4A圖之中，做為透光基板400，例如可使用由Corning Incorporated所製造之#7059玻璃、#1737玻璃、或其類似物所代表之由鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或其類似物所形成的玻璃基板。
在將導電層形成於基板400的整個表面上之後，使用第一光罩以執行圖案化，且去除不必要的部分，以便形成導線及電極(包含閘極電極層401之閘極導線，電容器導線408，及第一端子421)；此時，蝕刻係執行使得閘極電極層401的至少末端部分具有錐形的形狀。第4A圖描繪此階段時之橫剖面視圖；注意的是，第6圖係此階段時之頂視圖。
包含閘極電極層401之閘極導線，電容器導線408，及端子部之中的第一端子421係使用光阻擋材料以形成。例如，所欲地，係使用諸如鋁(Al)或銅(Cu)之低電阻導電材料；然而，因為鋁本身具有諸如低熱阻及容易銹蝕之缺點，所以將其與具有熱阻之導電材料結合而使用。做為具有熱阻之導電材料，可使用選擇自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的元素，包含該等元素之任一者做為主要成分的合金，包含任何該等元素之組合的合金膜，或包含該等元素之任一者做為主要成分的氮化物。
接著，形成閘極絕緣膜402以覆蓋包含閘極電極層401之閘極導線，電容器導線408，及第一端子421的整個表面。做為閘極絕緣膜402，係使用具有透光性質之絕緣膜；閘極絕緣膜402係藉由濺鍍法或其類似方法而形成為50至250奈米之厚度。
例如，做為閘極絕緣膜402，係藉由濺鍍法而將氧化矽膜形成為100奈米之厚度。不用多說地，閘極絕緣膜402並未受限於此氧化矽膜，且可係包含諸如氮氧化矽膜、氮化矽膜、氧化鋁膜、或氧化鉭膜之另一絕緣膜的單層或堆疊層。
注意的是，在氧化物半導體膜的沈積之前，較佳地，附著至閘極絕緣膜之表面的灰塵係由其中引入氬氣體以產生電漿之逆濺鍍法所去除。注意的是，可使用氮、氦、或其類似物以取代氬氛圍；選擇性地，可使用其中添加氧、氫、N2 O、或其類似物的氬氛圍；進一步選擇性地，可使用其中添加Cl2 、CF4 、或其類似物的氬氛圍。
接著，將氧化物半導體層(In-Ga-Zn-O基非單晶膜)形成於閘極絕緣膜402之上。在電漿處理之後無需暴露至空氣之氧化物半導體層的形成係有效以防止灰塵及水分附著至閘極絕緣膜與氧化物半導體層之介面。在此，氧化物半導體層係使用具有8吋直徑且包含In、Ga、及Zn(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)之氧化物半導體靶極，而以170毫米之基板與靶極間的距離，在0.4Pa的壓力下，且以0.5kW之直流(DC)電源，而形成於氬或氧氛圍之中。注意的是，較佳地使用脈波直流(DC)電源，可藉以減少灰塵且使厚度分佈圴勻。氧化物半導體層的厚度係設定為5奈米至200奈米；在實施例3之中，氧化物半導體層的厚度係100奈米。注意的是，該氧化物半導體層具有相對於在稍後步驟中之光阻的光暴射中所使用之光的有利透光性質，使得當與使用非晶矽的情況相比較時，光阻可有效地曝射至光。
其次，使用第二光罩以執行圖案化，且去除不必要的部分，以便形成島形氧化物半導體層409。在此，係使用ITO-07N(KANTO CHEMICAL CO.,INC.之產品)以執行濕蝕刻，藉以使氧化物半導體層圖案化。注意的是，在此之蝕刻並未受限於濕蝕刻，且可係乾蝕刻。
接著，使將變成保護層之絕緣層形成於氧化物半導體層409及閘極絕緣膜402之上；然後，如實施例1中所敘述地，形成正光阻於絕緣層之上，且藉由使用背面光曝射法以執行圖案化，使得不必要的部分被去除，以便形成與閘極電極層相同之圖案的通道保護層411。
此處，做為形成通道保護層411之絕緣膜，係使用氧化矽膜；選擇性地，針對通道保護層411，可使用氧化鋁膜(Al2 O3 膜)、氧化鎂膜(MgOx 膜)、氮化鋁膜(AlNx 膜)、氧化釔膜(YOx 膜)、或其類似物，以取代氧化矽膜。
可將小量之諸如氟或氯的鹵素元素添加至通道保護層411，使得諸如鈉之可移動離子無法遷移。做為該方法，膜形成係由濺鍍法所執行，其中將包含鹵素元素之氣體引入至腔室內；在其中將包含鹵素元素之氣體引入至該處的情況，腔室的排氣裝置需設置有減緩系統。將包含於通道保護層411中的鹵素元素之濃度的峯值係由二次離子質譜儀(SIMS)所測量，且較佳地，係在1×1015 cm-3 至1×1020 cm-3 的範圍中。
當使用氧化矽膜於通道保護層411時，可使用濺鍍法，其中使用人造石英做為靶極及使用典型地，氬之稀有氣體；或反應性濺鍍法，其中使用單晶矽做為靶極且與氧氣化學反應，以獲得氧化矽膜。此處，例如，使用人造石英做為靶極，且執行濺鍍法於僅包含氧的氛圍中或包含90%或更高的氧及10%或更低的氬之氛圍中，使得盡可能多的氧包含於氧化矽膜之中。因此，可形成包含過度的氧之氧化矽膜。
此階段之橫剖面視圖係描繪於4B圖之中；注意的是，此階段之頂視圖對應於第7圖。通道保護層411係重疊於包含閘極電極層401的閘極導線，電容器導線408，及第一端子421之上，且並未特定地描繪於第7圖之中。
接著，圖案化係使用第三光罩以執行，且不必要的部分係由蝕刻所去除，因而形成到達導線及電極層之接觸孔，該等導線係使用與閘極電極層相同的材料以形成。此接觸孔係設置用於與稍後將被形成之導電膜直接接觸；例如，在驅動電路部之中，接觸孔係形成於當形成閘極電極係與源極或汲極電極層直接接觸的薄膜電晶體時，或當形成電性連接至端子部之閘極導線的端子時。
其次，導電膜432係使用金屬材料而由濺鍍法或真空蒸鍍法以形成於氧化物半導體層409之上。此階段之橫剖面視圖係描繪於第4C圖之中。
做為導電膜432之材料，可使用與閘極電極層401相同的材料。在此，導電膜432可具有鈦膜之單層結構；選擇性地，導電膜432可具有其中鈦膜係堆疊於鋁膜之上的雙層結構；仍選擇性地，導電膜432可具有三層之結構，其中Ti膜、包含Nd之鋁膜(Al-Nd)、及Ti膜係以此順序而堆疊；進一步選擇性地，導電膜432可具有包含矽之鋁膜的單層結構。
當執行200℃至600℃之熱處理於氧化物半導體層409之上時，導電膜432較佳地具有熱阻，以便耐受此熱處理。因為鋁本身具有諸如低的熱阻及容易銹蝕之缺點，所以將其與具有熱阻之導電材料結合而使用。做為與Al結合而使用之具有熱阻的導電材料，可使用選擇自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)、及鈧(Sc)的元素，包含該等元素之任一者做為主要成分的合金，包含任何該等元素之組合的合金膜，或包含該等元素之任一者做為主要成分的氮化物。
接著，使用第四光罩以執行圖案化，且藉由蝕刻法以去除不必要的部分，以致形成源極電極層405a、汲極電極層405b、及連接電極420；此時，係使用濕蝕刻或乾蝕刻以做為蝕刻方法。例如，當使用鋁膜或鋁合金膜做為導電膜432時，濕蝕刻法可使用磷酸、醋酸、及硝酸之混合溶液而執行；在此，濕蝕刻法係使用氨一過氧化氫混合物(過氧化氫：氨：水=5：2：2)，藉以蝕刻Ti膜之導電膜432而形成源極電極層405a及汲極電極層405b。在此蝕刻處理中，在氧化物半導體層409之上的通道保護層411作用成為蝕刻阻斷物，以致可降低在使用第四光罩的圖案化處理中由於蝕刻處理而對氧化物半導體層409之表面的損壞(由於在蝕刻中之電漿或蝕刻劑所造成之膜厚度降低、氧化、或類似情事)。在第5A圖中，濕蝕刻允許該等層被各向同性地蝕刻，以致使源極電極層405a及汲極電極層405b以及連接電極420的邊緣自阻體罩幕431凹入。透過上述處理，可製造出其中氧化物半導體層409用作通道形成區之薄膜電晶體470。此階段之橫剖面視圖係描繪於第5A圖之中，以及此階段之頂視圖對應於第8圖。
接著，熱處理係較佳地執行於200℃至600℃，且典型地，於300℃至500℃；在此，熱處理係在爐中的氮氛圍之中執行於350℃，1小時。透過此熱處理，在原子層次處之重配置會發生於其係In-Ga-Zn-O基非單晶膜的氧化物半導體層409之中。因為可釋放阻止載子移動之應變，所以該熱處理(包含光學退火)係重要的。注意的是，在何時執行熱處理上並無特定的限制，只要其係在氧化物半導體層409的形成之後執行即可；例如，其可在像素電極的形成之後執行。
在使用第四光罩的圖案化之中，其係使用與源極電極層405a及汲極電極層405b相同的材料所形成之第二端子422係留在端子部之中。注意的是，第二端子422係電性連接至源極導線(包含源極電極層405a及汲極電極層405b之源極導線)。
此外，在端子部之中，連接電極420係透過形成於閘極絕緣膜中之接觸孔而直接連接至端子部的第一端子421。注意的是，雖然並未描繪於此，但驅動器電路之薄膜電晶體的源極或汲極導線係透過與上述處理相同的處理而直接連接至閘極電極。
接著，去除阻體罩幕431，以及形成保護絕緣層407以覆蓋薄膜電晶體470。做為保護絕緣層407，可使用由濺鍍法或其類似方法所獲得之氮化矽膜、氧化矽膜、氮氧化矽膜、氧化鋁膜、氧化鉭膜、或其類似物。
其次，圖案化係使用第五光罩以執行，而形成阻體罩幕，且由蝕刻保護絕緣層407而形成到達汲極電極層405b的接觸孔425。此外，藉由此處之蝕刻，亦形成到達第二端子422之接觸孔427以及到達連接電極420之接觸孔426。此階段之橫剖面視圖係描繪於第5B圖之中。
然後，在去除阻體罩幕之後，形成透明導電膜，透明導電膜係藉由濺鍍法、真空蒸鍍法、或其類似方法，而使用氧化銦(In2 O3 )、氧化銦及氧化錫之合金(In2 O3 -SnO2 ，縮寫成為ITO)、或其類似物以形成。此一材料的蝕刻處理係使用氫氯酸基溶液以執行；取代地，因為在蝕刻ITO中特別容易產生殘留物，所以可使用氧化銦及氧化鋅之合金(In2 O3 -ZnO)以改善處理能力。
接著，使用第六光罩以執行圖案化，且藉由蝕刻以去除不必要的部分，以便形成像素電極層410。
進一步地，在使用第六光罩之此圖案化中，儲存電容器係藉由使用閘極絕緣膜402、在與通道保護層411之相同層之中所形成的絕緣層475、及保護絕緣層407於電容器部之中做為電介質，而利用電容器導線408及像素電極層410以形成。
此外，在使用第六光罩之此圖案化中，第一端子及第二端子係以阻體罩幕來覆蓋，使得透明導電膜428及429留在端子部之中。透明導電膜428及429作用成為連接至FPC之電極或導線，形成於直接連接至第一端子421之連接電極420上的透明導電膜428變成作用成為閘極導線之輸入端子的連接端子電極，形成於第二端子422之上的透明導電膜429係作用成為源極導線之輸入端子的連接端子電極。
然後，去除阻體罩幕。此階段之橫剖面視圖係描繪於第5C圖之中；注意的是，第9圖係此階段之頂視圖。
第10A及10B圖分別係此階段之閘極導線端子部的橫剖面視圖及頂視圖，第10A圖係沿著第10B圖之線C1-C2所取得的橫剖面視圖。在第10A圖之中，形成於保護絕緣膜454之上的透明導電膜455係作用成為輸入端子之連接端子電極。再者，在第10A圖之中，在端子部之中，使用與閘極導線相同的材料所形成的第一端子451及使用與源極導線相同的材料所形成的連接電極453相互重疊，而閘極絕緣膜452及絕緣膜491插置其間，且第一端子451及連接電極453係透過接觸孔而相互直接接觸，以形成導電於其間；此外，連接電極453及透明導電膜455係透過設置於保護絕緣膜454中之接觸孔而相互直接接觸，以形成導電於其間。注意的是，因為在通道保護層的形成中之來自閘極電極層側的背面光曝射，所以絕緣膜491係形成為與第一端子451重疊。
第10C及10D圖分別係源極導線端子部的橫剖面視圖及頂視圖，第10C圖係沿著第10D圖之線D1-D2所取得的橫剖面視圖。在第10C圖之中，形成於保護絕緣膜454之上的透明導電膜455係作用成為輸入端子之連接端子電極。再者，在第10C圖之中，在端子部之中，使用與閘極導線相同的材料所形成的電極456係形成於電性連接至源極導線之第二端子450的下面，且與該第二端子450重疊，而閘極絕緣膜452及絕緣膜492插置其間；電極456並未電性連接至第二端子450，且若將電極456的電位設定為諸如浮動、GND、或0V之與第二端子450之電位不同的電位時，則可形成電容器以防止雜訊或靜電。此外，第二端子450係電性連接至透明導電膜455，而保護絕緣膜454插置其間。注意的是，因為在通道保護層的形成中之來自閘極電極層側的背面光曝射，所以絕緣膜492係形成為與電極456重疊。
複數個閘極導線、源極導線、及電容器導線係根據像素密度而設置；而且，在端子部之中，與閘極導線相同電位的第一端子，與源極導線相同電位的第二端子，與電容器導線相同電位的第三端子，及其類似物係各自地以複數個而配置。在該等端子之各者的數目上並無特定的限制，且該等端子的數目可由業者適當地決定。
透過使用光罩之六個圖案化，可完成像素薄膜電晶體部及儲存電容器。該像素薄膜電晶體部包含薄膜電晶體470，其係底部閘極n通道薄膜電晶體。當將像素薄膜電晶體部及儲存電容器以對應於個別像素之矩陣來配置時，可形成像素部且可獲得用以製造主動矩陣顯示裝置之基板的其中之一者。在此說明書中，為便利起見，將此基板稱為主動矩陣基板。
當製造主動矩陣液晶顯示裝置時，主動矩陣基板與設置有相對電極之相對基板係相互接合，而液晶層插置其間。注意的是，電性連接至相對基板上所設置之相對基板的共用電極係設置於主動矩陣基板之上，且電性連接至共用電極的第四端子係設置於端子部之中。第四端子係設置使得共用電極被設定成為諸如GND或0V之固定電位。
像素結構並未受限於第9圖中之像素結構，且與第9圖不同的頂視圖係描繪於第11圖之中。第11圖描繪其中並未設置電容器導線，且其中儲存電容器係以像素電極與鄰接像素之閘極導線相互重疊而保護絕緣膜及閘極絕緣膜插置其間以形成的實例；在此情況中，可省略電容器導線以及連接至電容器導線的第三端子。注意的是，第11圖中所描繪的頂視圖具有與第9圖中所描繪的頂視圖以及第4A至4C圖及第5A至5C圖中所描繪的橫剖面視圖相同的形狀；因此，其之說明將予以省略。
在主動矩陣液晶顯示裝置中，顯示圖案係藉由驅動以矩陣所配置的像素電極而形成於螢幕之上；細言之，當施加電壓於所選擇的像素電極與對應於所選擇的像素電極之相對電極之間時，設置在像素電極與相對電極之間的液晶層會被光學地調變，且此光學調變可由觀看者辨識成為顯示圖案。
在顯示活動影像中，液晶顯示裝置具有液晶分子本身之長的回應時間會造成活動影像之殘留影像或模糊的問題。為了要改善液晶顯示裝置之活動影像的特徵，使用所謂黑色插入之驅動方法，其中黑色係每隔一像框週期地顯示於整個螢幕之上。
選擇性地，可使用其中垂直同步頻率係如通常之垂直同步頻率的1.5倍或更大，較佳地，2倍或更大之所謂雙像框速率驅動法的驅動方法，藉以改善活動影像的特徵。
進一步選擇性地，為了要改善液晶顯示裝置之活動影像的特徵，可使用其中利用複數個LED(發光二極體)光源或複數個EL光源以形成面光源做為背光，且該面光源的各個光源係以脈波方式而獨立地驅動於一像框週期之中的驅動方法。做為面光源，可使用三種或更多種的LED或可使用發射出白色光的LED。因為可獨立地控制複數個LED，所以LED的光發射時序可以與光學調變液晶層的時序同步；依據此驅動方法，可將LED部分地關閉；因此，可獲得降低功率消耗的功效，尤其是在顯示具有大部分顯示黑色之影像的情況中。
藉由結合該等驅動方法，當與習知液晶顯示裝置的顯示特徵相比較時，可改善諸如活動影像特徵之液晶顯示裝置的顯示特徵。
在實施例3中所獲得的n通道電晶體包含In-Ga-Zn-O基非單晶膜於通道形成區之中，且具有有利的動態特徵；因此，可結合地施加該等驅動方法。
當製造發光顯示裝置時，有機發光元件之一電極(亦稱為陰極)係設定為諸如GND或0V之低電源供應電位；因此，端子部係設置有第四端子，用以設定陰極成為諸如GND或0V之低電源供應電位。此外，當製造發光顯示裝置時，除了源極導線及閘極導線之外，亦提供電源供應線。因此，端子部係設置有電性連接至電源供應線的第五端子。
藉由使用其中使用氧化物半導體之薄膜電晶體於閘極線驅動器電路或源極驅動器電路之中，可藉以降低製造成本；此外，使用於驅動器電路之薄膜電晶體的閘極電極係直接連接至源極導線或汲極導線，因而可提供其中可減少接觸孔之數目及可縮減由驅動器電路所佔有之面積的顯示裝置。
在實施例3中所獲得之顯示裝置的像素中所包含之n通道電晶體可由實施例1中所敘述之半導體裝置的製造方法所製造；也就是說，在使通道保護膜圖案化之中，背面光曝射係使用閘極電極做為罩幕以執行，因而通道保護層係以自行對齊的方式而形成；所以，並不會發生由於光罩之失準直所導致的不良形狀或其類似者，且可以以高度可控制性而形成通道保護層；因此，可高產能地製造出高度可靠的半導體裝置。進一步地，氧化物半導體層具有透光性質，以致使光阻可有效率地曝射至光，使光微影術處理中所使用的光阻數量可降低，以及使光曝射所需之時間可縮短，而導致生產率的改善。進一步地，通道保護層作用成為蝕刻阻斷物，其保護氧化物半導體層中之將變成通道形成區的部分；因此，可降低由於將變成導線層之導電層的圖案化處理中之蝕刻處理所造成之對氧化物半導體層的表面之損壞(由於蝕刻中之電漿或蝕刻劑所導致之膜厚度降低、氧化、或其類似情事)；因而，可製造出具有高度電性特徵的半導體裝置。
注意的是，在實施例3中之各個圖式中所描述內容可與其他實施例中所描述的內容隨意地結合或予以適當地取代。
(實施例4)
在實施例4之中，將敘述其中將實施例1中所描述之半導體裝置施加至主動矩陣發光顯示裝置的實例；在此，將敘述使用電激發光之發光元件以做為包含於顯示裝置中的顯示元件。使用電激發光的發光元件係依據發光材料的類型，亦即，有機化合物或無機化合物而分類；一般而言，前者係稱為有機EL元件，以及後者係稱為無機EL元件。
在有機EL元件中，電壓係施加至發光元件，以致使電子自一電極注入至包含發光有機化合物之層，以及使電洞自另一電極注入至包含發光有機化合物之該層，且電流流動；然後，藉由該等載子(電子及電洞)的復合，發光有機化合物變成激勵狀態，且當發光有機化合物有激勵狀態返回至接地狀態時發射出光。針對上述機制，此發光元件係稱為電流激勵型發光元件。
無機EL元件係分類成為色散無機EL元件及薄膜無機EL元件。色散無機EL元件包含發光層，其中發光材料之粒子係色散於結合劑之中，且其之光發射機制係其中使用施體位準及受體位準之施體－受體復合光發射。在薄膜無機EL元件之中，發光層係插入於電介質層之間，且該等電介質層係進一步地插入於電極之間；薄膜無機EL元件的光發射機制係局部的光發射，其中使用金屬離子的內殼電子躍遷。注意的是，將使用有機EL元件做為發光元件之說明。
第12A及12B圖描繪主動矩陣發光顯示裝置以做為半導體裝置的實例，第12A圖係發光顯示裝置的平面視圖，以及第12B圖係沿著第12A圖的線Y-Z所取得的橫剖面視圖。第13圖顯示第12A及12B圖中所描繪之發光顯示裝置的等效電路。
使用於該半導體裝置中之薄膜電晶體1201及1202各可以以與實施例1或2中所敘述之薄膜電晶體相似的方式來製造，且係各包含In-Ga-Zn-O基非單晶膜以做為氧化物半導體層之高度可靠的薄膜電晶體。
描繪於第12A及13圖中之實施例4的發光顯示裝置包含具有多重閘極結構之薄膜電晶體1201、薄膜電晶體1202、發光元件1203、電容器1204、源極導線層1205、閘極導線層1206、及電源線1207。薄膜電晶體1201及1202係n通道薄膜電晶體。
在第12B圖中，實施例4的發光顯示裝置包含薄膜電晶體1202、絕緣層1211、絕緣層1212、絕緣層1213、隔板1221、以及使用於發光元件1227之第一電極層1220、發光層1222、及第二電極層1223。
較佳地，絕緣層1213係使用諸如丙烯酸、聚亞醯胺、或聚醯胺之有機樹脂或矽氧烷。
因為在實施例4中之像素中的薄膜電晶體1202係n通道電晶體，所以企望地，其係像素電極層之第一電極層1220係陰極。特定地，可使用諸如Ca、Al、CaF、MgAg、或AlLi之具有低功函數之材料做為陰極。
隔板1221係使用有機樹脂膜，無機絕緣膜，或有機聚矽氧烷以形成；尤其，較佳的是，隔板1221係使用光敏材料以形成，而具有開口部分於第一電極層1220之上，使得開口部分的側壁係形成為具有連續曲率之傾斜表面。
電激發光層1222可使用單層或堆疊的複數個層以形成。
第二電極層1223係使用陽極以形成，而覆蓋電激發光層1222；該第二電極層1223可使用諸如包含氧化鎢之氧化銦，包含氧化鎢之氧化銦鋅，包含氧化鈦之氧化銦，包含氧化鈦之氧化銦錫，氧化銦錫(下文中為ITO)，氧化銦鋅，或添加氧化矽之氧化銦錫的透光導電材料以形成；第二電極層1223亦可使用氮化鈦膜或鈦膜以及上述透光導電膜以形成。發光元件1227係以其中堆疊第一電極層1220，電激發光層1222，及第二電極層1223之方式而形成。之後，可將保護膜形成於第二電極層1223及隔板1221之上，以便防止氧、氫、水分、二氧化碳、或其類似物進入至發光元件1227之內。做為保護膜，可形成氮化矽膜、氧化氮化矽膜、DLC膜、或其類似物。
進一步地，在實際情況中，較佳的是，完成為第12B圖中所描繪之狀態的發光顯示裝置係以具有高氣密性及少許脫泡之保護膜(諸如接合膜或紫外線硬化樹脂膜)或覆蓋材料而封包(密封)，使得顯示裝置不致暴露至外部的空氣。
其次，將參照第14A至14C圖來敘述發光元件的結構。像素的橫剖面結構係藉由採用n通道驅動TFT做為實例以敘述，分別使用於第14A、14B、及14C圖中所描繪之半導體裝置的驅動TFT 1401、1411、及1421可以以與實施例1中所敘述之薄膜電晶體相似的方式來製造，且係各包含In-Ga-Zn-O基非單晶膜以做為氧化物半導體層之高度可靠的薄膜電晶體。
為了要提取來自發光元件所發射出的光，陽極及陰極的其中至少之一者需成為透明。薄膜電晶體及發光元件係形成於基板上。發光元件可具有頂部發射結構，其中光發射係透過相對於基板的表面而提取；底部發射結構，其中光發射係透過基板側之表面而提取；或雙重發射結構，其中光發射係透過相對於基板的表面及基板側之表面而提取。該等發射結構之任一者可施加至發光元件。
將參照第14A圖來敘述具有頂部發射結構的發光元件。
第14A圖係其中驅動TFT 1401係n通道TFT，且產生於發光元件1402中的光係發射出以穿過陽極1405的情況中之像素的橫剖面視圖。在第14A圖之中，發光元件1402的陰極1403係電性連接至驅動TFT 1401，且發光層1404及陽極1405係以此順序而堆疊於陰極1403之上。陰極1403可使用任何各式各樣的導電材料以形成，只要其具有低功函數且可反射光即可；例如，企望地使用Ca、Al、CaF、MgAg、AlLi、或其類似物。進一步地，發光層1404可使用單層或複數個數之堆疊層以形成。當發光層1404係形成以具有複數個層時，則電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層係以此順序而堆疊於陰極1403之上。注意的是，無需一定要形成所有該等層。陽極1405係使用諸如包含氧化鎢之氧化銦，包含氧化鎢之氧化銦鋅，包含氧化鈦之氧化銦，包含氧化鈦之氧化銦錫、氧化銦錫(下文中稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫的透光導電材料而形成。
發光元件1402對應於其中發光層1404係插入於陰極1403與陽極1405之間的區域。在第14A圖中所描繪之像素的情況中，光係如箭頭所示地自發光元件1402發射出至陽極1405側。
接著，將參照第14B圖來敘述具有底部發射結構的發光元件。第14B圖係其中驅動TFT 1411係n通道TFT，且產生於發光元件1412中的光係發射出以穿過陰極1413的情況中之像素的橫剖面視圖。在第14B圖之中，發光元件1412的陰極1413係電性連接至驅動TFT 1411，且發光層1414及陽極1415係以此順序而堆疊於陰極1413之上。當陽極1415具有透光性質時，可形成用以反射或阻擋光之光阻擋膜1416以覆蓋陽極。做為陰極1413，可如第14A圖之情況中似地使用任何各式各樣的材料，只要陰極1413係使用具有低功函數之導電材料以形成即可。注意的是，陰極1413具有致能光之透射的厚度(較佳地，大約5奈米至30奈米)；例如，可使用具有20奈米之厚度的鋁膜做為陰極1413。與第14A圖的情況相似地，發光層1414可以以單層或堆疊之複數個層以形成。陽極1415無需一定要透射光，但可如第14A圖之情況中似地使用透光導電膜以形成。做為光阻擋膜1416，例如可使用反射光之金屬或其類似物；然而，並不受限於金屬膜，例如亦可使用添加黑色顏料之樹脂。
其中發光層1414係插入於陰極1413與陽極1415之間的區域對應於發光元件1412。在第14B圖中所描繪的像素中，產生於發光元件1412中的光係如箭頭所示地發射出而穿過陰極1413。
其次，將參照第14C圖來敘述具有雙重發射結構的發光元件。在第14C圖之中，發光元件1422的陰極1423係形成於電性連接至驅動TFT 1421的透光導電膜1427之上，且發光層1424及陽極1425係以此順序而堆疊於陰極1423之上。做為陰極1423，可如第14A圖之情況中似地使用任何各式各樣的材料，只要陰極1423係使用具有低功函數之導電材料以形成即可。注意的是，陰極1423具有致能光之透射的厚度；例如，可使用具有20奈米之厚度的A1膜。與第14A圖的情況相似地，發光層1424可以以單層或堆疊之複數個層以形成。與第14A圖相似地，陽極1425可使用透射光之透光導電材料以形成。
其中堆疊陰極1423，發光層1424，及陽極1425的區域對應於發光元件1422。在第14C圖中所描繪的像素之中，產生於發光元件1422中的光係如箭頭所示地發射出而穿過陽極1425及陰極1423二者。
雖然描述有機EL元件以做為發光元件，但亦可提供無機EL元件以做為發光元件。
在實施例4之中，係描述其中用以控制發光元件之驅動的薄膜電晶體(驅動TFT)係電性連接至發光元件的實例；然而，可將電流控制TFT形成於驅動TFT與將連接至它們的發光元件之間。
在實施例4中所獲得之顯示裝置的像素中所包含之n通道電晶體可由實施例1中所敘述之半導體裝置的製造方法所製造；也就是說，在使通道保護膜圖案化之中，背面光曝射係使用閘極電極做為罩幕以執行，因而通道保護層係以自行對齊的方式而形成；所以，並不會發生由於光罩之失準直所導致的不良形狀或其類似者，且可以以良好的可控制性而形成通道保護層；因此，可高產能地製造出高度可靠的半導體裝置。進一步地，氧化物半導體層具有透光性質，以致使光阻可有效率地曝射至光，使光微影術處理中所使用的光阻數量可降低，以及使光曝射所需之時間可縮短，而導致生產率的改善。進一步地，通道保護層作用成為蝕刻阻斷物，其保護氧化物半導體層中之將變成通道形成區的部分；因此，可降低由於將變成導線層之導電層的圖案化處理中之蝕刻處理所造成之對氧化物半導體層的表面之損壞(由於蝕刻中之電漿或蝕刻劑所導致之膜厚度降低、氧化、或其類似情事)；因而，可製造出具有高度電性特徵的半導體裝置。
注意的是，在實施例4中之各個圖式中所描述的內容可與其他實施例中所描述的內容隨意地結合或予以適當地取代。
(實施例5)
在實施例5之中，將敘述其中將實施例1或2中所描述之半導體裝置使用於所謂電子紙(亦稱為數位紙或似紙狀顯示器，且在下文中，稱為電子紙)的顯示裝置中之實例。
第15圖描繪主動矩陣電子紙以做為半導體裝置的實例。使用於半導體裝置的薄膜電晶體1581可以以與實施例1中所敘述之薄膜電晶體相似的方式而形成，且係包含In-Ga-Zn-O基非單晶膜做為氧化物半導體層之高度可靠的薄膜電晶體。
第15圖中之電子紙係使用扭轉球顯示系統之顯示裝置的實例。扭轉球顯示系統意指其中各以黑色及白色所著色的球形粒子係配置於第一電極層與第二電極層之間，且電位差係產生於第一電極層與第二電極層之間以控制該等球形粒子的取向，使得可執行顯示之方法。
薄膜電晶體1581係反向交錯之薄膜電晶體，且其之源極或汲極電極層係透過形成於絕緣層1585中之開口而與第一電極層1587接觸，藉以使薄膜電晶體1581電性連接至第一電極層1587。在第一電極層1587與第二電極層1588之間，係設置球形粒子1589，該等球形粒子1589各包含黑色區1590a及白色區1590b，以及圍繞黑色區1590a及白色區1590b而充填有液體之空腔1594，而圍繞球形粒子1589的空間則以諸如樹脂之充填物1595來充填(請參閱第15圖)。
在第15圖之中，包含透光導電高分子的電極層係使用做為第一電極層，無機絕緣膜係設置於第一電極層1587之上，無機絕緣膜作用成為可防止離子雜質擴散自第一電極層1587的阻障膜。
亦可使用電泳顯示元件以取代扭轉球，因為電泳顯示元件具有比液晶顯示元件更高的反射比，所以無需輔助光、消耗更少功率，以及可在暗淡處辨識顯示部。此外，即使當電力並未供應至顯示部時，亦可維持一旦已被顯示的影像；因而，可儲存所顯示之影像，即使當具有顯示部之機架遠離電波源時，亦然。
在實施例5中所獲得的電子紙之中的n通道電晶體可由實施例1或2中所敘述之半導體裝置的製造方法所製造；也就是說，在使通道保護膜圖案化之中，背面光曝射係使用閘極電極做為罩幕以執行，因而通道保護層係以自行對齊的方式而形成；所以並不會發生由於光罩之失準直所導致的不良形狀或其類似者，且可以以良好的可控制性而形成通道保護層；因此，可高產能地製造出高度可靠的半導體裝置。進一步地，氧化物半導體層具有透光性質，以致使光阻可有效率地曝射至光，使光微影術處理中所使用的光阻數量可降低，以及使光曝射所需之時間可縮短，而導致生產率的改善。進一步地，通道保護層作用成為蝕刻阻斷物，其保護氧化物半導體層中之將變成通道形成區的部分；因此，可降低由於將變成導線層之導電層的圖案化處理中之蝕刻處理所造成之對氧化物半導體層的表面之損壞(由於蝕刻中之電漿或蝕刻劑所導致之膜厚度降低、氧化、或其類似情事)；因而，可製造出具有高度電性特徵的半導體裝置。
注意的是，在實施例5中之各個圖式中所描繪的內容可與另一實施例中所描述的內容隨意地結合或予以適當地取代。
(實施例6)
其次，將敘述其中施加實施例1中所描述之半導體裝置的顯示面板之結構於下文。在實施例6之中，將敘述其係具有液晶元件做為顯示元件之液晶顯示裝置的一實施例之液晶顯示面板(亦稱為液晶面板)，以及其係具有發光元件做為顯示元牛之半導體裝置的一實施例之發光顯示面板(亦稱為發光面板)。
發光顯示面板的外部視圖及橫剖面圖係參照第16A及16B圖以描繪。第16A圖係面板的頂視圖，其中包含In-Ga-Zn-O基非單晶膜的氧化物半導體層之高度可靠的薄膜電晶體，以及形成於第一基板上的發光元件係以密封劑而密封於第一基板與第二基板之間。第16B圖對應於第16A圖之沿著線H-I所取得的橫剖面視圖。
密封劑4505係提供以包圍設置在第一基板4501之上的像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b。此外，第二基板4506係設置於像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b之上；因而，像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b係藉由第一基板4501、密封劑4505、及第二基板4506而與充填物4507密封在一起。
設置在第一基板4501之上的像素部4502，信號線驅動器電路4503a及4503b，以及掃描線驅動器電路4504a及4504b各包含複數個薄膜電晶體。第16B圖描繪包含於像素部4502之中的薄膜電晶體4510以及包含於信號線驅動器電路4503a之中的薄膜電晶體4509。
薄膜電晶體4509及4510對應於各包含In-Ga-Zn-O基非單晶膜之氧化物半導體層的薄膜電晶體，其中可施加實施例1或2中所描述之薄膜電晶體的製造方法。在實施例6之中，薄膜電晶體4509及4510係n通道薄膜電晶體。
此外，參考符號4511表示發光元件。其係包含於發光元件4511中之像素電極的第一電極層4517係電性連接至薄膜電晶體4510之源極電極層或汲極電極層。注意的是，發光元件4511的結構並未受限於實施例6中所敘述的結構，發光元件4511的結構可根據其中光係自發光元件4511或其類似者所提取的方向而適當地改變。
各式各樣的信號及電位係由FPC 4518a及4518b供應至信號線驅動器電路4503a及4503b，掃描線驅動器電路4504a及4504b、或像素部4502。
在實施例6之中，連接端子4515係使用與第二電極層4512相同的導電膜以形成，以及導線4516係使用與包合於發光元件4511中之第一電極層4517相同的導電膜以形成。
連接端子4515係透過各向異性導電膜4519而電性連接至包含於FPC 4518a之中的端子。
位於其中自發光元件4511提取光之方向中的第二基板必須具有透光性質；在該情況中，係使用諸如玻璃板、塑膠片、聚酯膜、或丙烯酸膜之具有透光性質的材料。
做為充填物4507，除了諸如氮或氬之惰性氣體外，可使用紫外線硬化樹脂或熱硬化樹脂；例如，可使用PVC(聚氯乙烯)、丙烯酸、聚亞醯胺、環氧樹脂、矽氧樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯乙酸乙烯酯)。在實施例6之中，係使用氮做為充填物。
視需要地，可將諸如偏光板、圓形偏光板(包含橢圓偏光板)、延遲板(四分之一波板或半波板)、或濾色片之光學膜適當地設置於發光元件的發光表面。進一步地，偏光板或圓形偏光板可設置有抗反射膜，例如可執行抗眩光處理，其中反射光可藉該處理而由該表上之凸出物及凹處所漫射，以便降低眩光。
信號線驅動器電路4503a及4503b以及掃描線驅動器電路4504a及4504b可安裝成為使用單晶半導體膜或多晶半導體膜於分別所製備之基板上所形成的驅動器電路。選擇性地，可分別地僅形成及安裝信號線驅動器電路或其部件，或掃描線驅動器電路或其部件。實施例6並未受限於第16A及16B圖中所描繪之結構。
接著，將參照第17A、17B、及17C圖來敘述液晶顯示面板之外部視圖及橫剖面圖。第17A及17B圖各係面板的頂視圖，其中形成於第一基板4001上之各包含In-Ga-Zn-O基非晶單膜之氧化物半導體層的高度可靠之薄膜電晶體4010及4011，以及液晶元件4013係以密封劑4005而密封於第一基板4001與第二基板4006之間。第17C圖係沿著第17A及17B圖之線M-N所取得的橫剖面視圖。
密封劑4005係設置以包圍設置在第一基板4001上的像素部4002及掃描線驅動器電路4004。此外，第二基板4006係設置於像素部4002及掃描線驅動器電路4004之上；因此，像素部4002及掃描線驅動器電路4004係藉由第一基板4001、密封劑4005、及第二基板4006而與液晶層4008密封在一起。進一步地，使用單晶半導體膜或多晶半導體膜而形成於分開所製備之基板上的信號線驅動器電路4003係安裝於第一基板4001上之與由密封劑4005所包圍之區域不同的區域中。
注意的是，在分別所形成之驅動器電路的連接方法上並無特定的限制，且可使用COG法、導線接合法、TAB法、或其類似方法。第17A圖描繪其中信號線驅動器電路4003係由COG法所安裝的實例，以及第17B圖描繪其中信號線驅動器電路403係由TAB法所安裝的實例。
設置在第一基板4001之上的像素部4002及掃描線驅動器電路4004各包含複數個薄膜電晶體。第17C圖描繪包含於像素部4002中之薄膜電晶體4010以及包含於掃描線驅動器電路4004中之薄膜電晶體4011。
薄膜電晶體4010及4011對應於各包含In-Ga-Zn-O基非單晶膜之氧化物半導體層的薄膜電晶體，其中可施加實施例1或2中所描述之薄膜電晶體的製造方法。在實施例6之中，薄膜電晶體4010及4011係n通道薄膜電晶體。
包含於液晶元件4013中之像素電極層4030係電性連接至薄膜電晶體4010，液晶元件4013的相對電極層4031係形成於第二基板4006之上，其中像素電極層4030、相對電極層4031、及液晶層4008堆疊於該處的部分對應於液晶元件4013。注意的是，像素電極層4030及相對電極層4031係分別設置有各作用成為配向膜之絕緣層4032及絕緣層4033；液晶層4008係插入於像素電極層4030與相對電極層4031之間，而絕緣層4032及4033插置其間。
注意的是，第二基板4006可使用玻璃、金屬(典型地，不銹鋼)、陶質物、塑膠、或其類似物以形成。做為塑膠，可使用纖維玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。進一步地，亦可使用其中鋁箔係由PVF膜或聚酯膜所夾置的薄板。
由參考符號4035所表示之柱狀間隔物係藉由絕緣膜之選擇性蝕刻而獲得，且係設罝以控制像素電極層4030與相對電極層4031之間的距離(胞格間隙)。注意的是，可使用球狀間隔物。
此外，各式各樣的信號及電位係由FPC 4018供應至分離所形成之信號線驅動器電路4003，以及掃描線驅動器電路4004或像素部4002。
在實施例6之中，連接端子4015係使用與包含於液晶元件4013中之第一電極層4030相同的導電膜以形成，以及導線4016係使用與薄膜電晶體4010及4011之閘極電極層相同的導電膜以形成。
連接端子4015係透過各向異性導電膜4019而電性連接至包含於FPC 4018之中的端子。
雖然第17A、17B、及17C圖描繪其中信號線驅動器電路4003係分別地形成，且安裝於第一基板4001之上的實例，但實施例6並未受限於此結構。掃描線驅動器電路可分別地形成且然後安裝，或僅一部分之信號線驅動器電路或一部分之掃描線驅動器電路可分別地形成且然後安裝。
第18圖描繪其中液晶顯示模組係使用依據本發明所製造之TFT基板2600而形成為半導體裝置的實例。
第18圖顯示液晶顯示模組的實例，其中TFT基板2600及相對基板2601係以密封劑2602而相互固定，且包含TFT及其類似物之像素部2603、包含液晶層之顯示元件2604、彩色層2605、及偏光板2606係設置於該等基板之間而形成顯示區。彩色層2605係執行彩色顯示所必要的。在RGB系統的情況中，對應於紅、綠、及藍之彩色的個別彩色層係設置於個別的像素。偏光板2606及2607以及漫射板2613係設置於TFT基板2600及相對基板2601的外側。光源包含冷陰極管2610及反射板2611，電路板2612係透過撓性導線板2609而連接至TFT基板2600的導線電路部2608以及包含諸如控制電路及電源電路之外部電路，偏光板及液晶層可以以延遲膜插置其間而堆疊。
液晶顯示模組可使用TN(扭轉向列)模式、IPS(平面開關)模式、FFS(邊緣電場開關)模式、MVA(多域垂直配向)模式、PVA(圖案垂直配向)模式、ASM(軸向對稱配向微胞格)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式、及其類似模式的任一者。
上述之顯示面板可由實施例1或2中所敘述之半導體裝置的製造方法所製造；也就是說，在使通道保護膜圖案化之中，背面光曝射係使用閘極電極做為罩幕以執行，因而通道保護層係以自行對齊的方式而形成；所以並不會發生由於光罩之失準直所導致的不良形狀或其類似者，且可以以良好的可控制性而形成通道保護層；因此，可高產能地製造出高度可靠的半導體裝置。進一步地，氧化物半導體層具有透光性質，以致使光阻可有效率地曝射至光，使光微影術處理中所使用的光阻數量可降低，以及使光曝射所需之時間可縮短，而導致生產率的改善。進一步地，通道保護層作用成為蝕刻阻斷物，其保護氧化物半導體層中之將變成通道形成區的部分；因此，可降低由於將變成導線層之導電層的圖案化處理中之蝕刻處理所造成之對氧化物半導體層的表面之損壞(由於蝕刻中之電漿或蝕刻劑所導致之膜厚度降低、氧化、或其類似情事)；因而，可製造出具有高度電性特徵的半導體裝置。
注意的是，在實施例6中之各個圖式中所描繪的內容可與另一實施例中所描述的內容隨意地結合或予以適當地取代。
(實施例7)
在實施例7之中，將敘述配置有上述實施例之顯示裝置的電子設備之實例。
第19A圖描繪可攜帶式遊戲機，其包含機架9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、記錄媒體插入讀取部9672、及其類似物。第19A圖中所描繪之可攜帶式遊戲機可具有讀取儲存於記錄媒體中之程式或資料而在顯示部上顯示的功能；藉由與另一可攜帶式遊戲機之無線式通訊以分享資訊的功能；及其類似功能。注意的是，第19A圖中所描繪之可攜帶式遊戲機可具有各式各樣的功能，而無需受限於以上所述。
第19B圖描繪數位相機，其包含機架9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、快門鈕9676、影像接收部9677、及其類似物。第19B圖中所描繪之具有電視接收功能的數位相機可具有攝影靜像的功能；拍攝活動影像的功能；自動或手動校正所攝影之影像的功能；自天線獲得各式各樣資訊的功能；儲存由天線所獲得之攝影的影像或資訊的功能；顯示由天線所獲得之攝影的影像或資訊於顯示部之上的功能；及其類似功能。注意的是，第19B圖中所描繪之具有電視接收功能的數位相機可具有各式各樣的功能，而無需受限於以上所述。
第19C圖描繪電視接收機，其包含機架9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、及其類似物。第19C圖中所描繪之電視接收機可具有處理電視電波及轉換該電波成為像素信號的功能；處理該像素信號及轉換該像素信號成為適用於顯示之信號的功能；轉換該像素信號之像框頻率的功能，及其類似功能。注意的是，第19C圖中所描繪之電視接收機可具有各式各樣的功能，而無需受限於以上所述。
第20A圖描繪電腦，其包含機架9630、顯示部9631、揚聲器9633、操作鍵9635、連接端子9636、指標裝置9681、外部連接埠9680、及其類似物。第20A圖中所描繪之電腦可具有顯示各式各樣種類之資訊(例如，靜像、活動影像、及本文影像)於顯示部上的功能；藉由各式各樣種類的軟體(程式)以控制處理的功能；諸如無線通訊或有線通訊功能；藉由使用通訊功能而與各式各樣之電腦網路連接的功能；藉由使用通訊功能而傳輸或接收各式各樣種類之資料的功能；及其類似功能。注意的是，第20A圖中所描繪之電腦可具有各式各樣的功能，而無需受限於以上所述。
第20B圖描繪行動電話，其包含機架9630、顯示部9631、揚聲器9633、操作鍵9635、微音器9638、及其類似物。第20B圖中所描繪的行動電話可具有顯示各式各樣種類之資訊(例如，靜像、活動影像、及本文影像)的功能；顯示日曆、日期、時間、及其類似者於顯示部的功能；操作或編輯顯示部上所顯示之資訊的功能；藉由各式各樣種類的軟體(程式)以控制處理的功能；及其類似功能。注意的是，第20B圖中所描繪之行動電話可具有各式各樣的功能，而無需受限於以上所述。
包含於實施例7中所述的電子設備之中之用以顯示資訊的顯示部中之薄膜電晶體可由任一實施例中所敘述之半導體裝置的製造方法所製造；也就是說，在使通道保護膜圖案化之中，背面光曝射係使用閘極電極做為罩幕以執行，因而通道保護層係以自行對齊的方式而形成；所以並不會發生由於光罩之失準直所導致的不良形狀或其類似者，且可以以良好的可控制性而形成保護層；因此，可高產能地製造出高度可靠的半導體裝置。進一步地，氧化物半導體層具有透光性質，以致使光阻可有效率地曝射至光，使光微影術處理中所使用的光阻數量可降低，以及使光曝射所需之時間可縮短，而導致生產率的改善。進一步地，通道保護層作用成為蝕刻阻斷物，其保護氧化物半導體層中之將變成通道形成區的部分；因此，可降低由於將變成導線層之導電層的圖案化處理中之蝕刻處理所造成之對氧化物半導體層的表面之損壞(由於蝕刻中之電漿或蝕刻劑所導致之膜厚度降低、氧化、或其類似情事)；因而，可製造出具有高度電性特徵的半導體裝置。
注意的是，在實施例7中之各個圖式中所描繪的內容可與另一實施例中所描述的內容隨意地結合或予以適當地取代。
此申請案係根據2008年12月19日在日本專利局所申請之日本專利申請案序號2008-323297，該申請案的全部內容係結合於本文，以供參考之用。
100、400、4006、4501、4506、2100、4001．．．基板
101、401．．．閘極電極層
102、402、452、2102．．．閘極絕緣膜
103、203、2111、409、2103．．．氧化物半導體層
104、475、1585、2104、4032、1211、1212、1213．．．絕緣層
105、2105．．．光阻
106、2106．．．光源
107、2107．．．光
108、2108．．．未曝射區
109、2109．．．曝射區
110、210、411、2110．．．通道保護層
111、2112．．．導線層
201、211．．．層
301a、301b．．．緩衝層
405a．．．源極電極層
405b．．．汲極電極層
407、454．．．保護絕緣層
408．．．電容器導線
410．．．像素電極層
420、453．．．連接電極
421、422、450、451．．．端子
425、426、427．．．接觸孔
428、429、455．．．透明導電膜
431．．．阻體罩幕
432、1417、1427．．．導電膜
456．．．電極
470、1201、4010、4011、4509、4510、1202、1581．．．薄膜電晶體
491、492．．．絕緣膜
1203、1227、1422、4511、1402、1412．．．發光元件
1204．．．電容器
1205．．．源極導線層
1206．．．閘極導線層
1207．．．電源線
1220、1223、4512、4517、1587、1588．．．電極層
1221．．．隔板
1222．．．電激發光層
1401、1411、1421．．．驅動器TFT
1403、1413、1423．．．陰極
1404、1414、1424．．．發光層
1405、1415、1425．．．陽極
1416．．．光阻擋膜
1589．．．球形粒子
1590a．．．黑色區
1590b．．．白色區
1594．．．空腔
1595、4507．．．充填物
2101．．．閘極電極
2600．．．TFT基板
2601．．．相對基板
2602、4005、4505．．．密封劑
2603、4002、4502．．．像素部
2604．．．顯示元件
2605．．．彩色層
2606、2607．．．偏光板
2608．．．導線電路部
2609．．．撓性導線板
2610．．．冷陰極管
2611．．．反射板
2612．．．電路板
2613．．．漫射板
4003、4503a．．．信號線驅動器電路
4004、4504a．．．掃描線驅動器電路
4008．．．液晶層
4013．．．液晶元件
4015、4515、9636．．．連接端子
4016、4516．．．導線
4018、4518．．．撓性印刷電路
4019、4519．．．各向異性導電膜
4030．．．像素電極層
4031．．．相對電極層
9630．．．機架
9631．．．顯示部
9633．．．揚聲器
9635．．．操作鍵
9638．．．微音器
9672．．．記錄媒體插入讀取部
9676．．．快門鈕
9677．．．影像接收部
9680．．．外部連接埠
9681．．．指標裝置
在附圖中：
第1A至1F圖係描繪實施例1之圖式；
第2圖係描繪實施例1之圖式；
第3A及3B圖係描繪實施例1之圖式；
第4A及4C圖係描繪實施例3之圖式；
第5A及5C圖係描繪實施例3之圖式；
第6圖係描繪實施例3之圖式；
第7圖係描繪實施例3之圖式；
第8圖係描繪實施例3之圖式；
第9圖係描繪實施例3之圖式；
第10A，10B，10C，及10D圖係描繪實施例3之圖式；
第11圖係描繪實施例3之圖式；
第12A及12B圖係描繪實施例4之圖式；
第13圖係描繪實施例4之圖式；
第14A至14C圖係描繪實施例4之圖式；
第15圖係描繪實施例5之圖式；
第16A及16B圖係描繪實施例6之圖式；
第17A，17B，及17C圖係描繪實施例6之圖式；
第18圖係描繪實施例6之圖式；
第19A至19C圖係描繪實施例7之圖式；
第20A及20B圖係描繪實施例7之圖式；以及
第21A至21F圖係描繪實施例2之圖式。
106．．．光源
107．．．光

Claims (22)

  1. 一種半導體裝置的製造方法，包含以下步驟：形成具有光阻擋性質之閘極電極層於基板的第一表面之上；形成閘極絕緣膜於該閘極電極層之上；形成具有透光性質的島形氧化物半導體層於該閘極絕緣膜之上；形成絕緣層於該島形氧化物半導體層之上；形成正光敏薄膜於該絕緣層之上；藉由以來自與該基板的該第一表面相反一側之光的照射而執行光曝射於該正光敏薄膜之上；藉由顯影以去除該正光敏薄膜的曝射區；藉由使用該正光敏薄膜的未曝射區做為罩幕以蝕刻該絕緣層，而形成通道保護層；以及形成導線層於該島形氧化物半導體層之上。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中該基板具有透光性質。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中該閘極絕緣膜具有透光性質。
  4. 如申請專利範圍第1項之半導體裝置的製造方法，其中該絕緣層具有透光性質。
  5. 如申請專利範圍第1項之半導體裝置的製造方法，其中該島形氧化物半導體層係由InMO3 (ZnO)m (m>0)所代表的薄膜，且M表示鎵、鐵、鎳、鎂、及鈷 的其中之一或更多者。
  6. 如申請專利範圍第1項之半導體裝置的製造方法，其中使用氬氣體之逆濺鍍法係在該島形氧化物半導體層的形成之前於該閘極絕緣膜的表面上執行。
  7. 如申請專利範圍第1項之半導體裝置的製造方法，其中於該島形氧化物半導體層之上執行200℃至600℃的熱處理。
  8. 如申請專利範圍第7項之半導體裝置的製造方法，其中該熱處理係於空氣氛圍或氮氛圍之中執行。
  9. 如申請專利範圍第1項之半導體裝置的製造方法，其中該通道保護層係包含氧之絕緣膜。
  10. 如申請專利範圍第1項之半導體裝置的製造方法，其中該島形氧化物半導體層係由蝕刻氧化物半導體層所形成。
  11. 如申請專利範圍第10項之半導體裝置的製造方法，其中該氧化物半導體層係由濺鍍法所形成。
  12. 一種半導體裝置的製造方法，包含以下步驟：形成具有光阻擋性質之閘極電極層於基板的第一表面之上；形成閘極絕緣膜於該閘極電極層之上；形成具有透光性質的氧化物半導體層於該閘極絕緣膜之上，及絕緣層於該氧化物半導體層之上；形成正光敏薄膜於該絕緣層之上；藉由以來自與該基板之該第一表面相反一側之光的照 射而執行光曝射於該正光敏薄膜之上；藉由顯影以去除該正光敏薄膜的曝射區；藉由使用該正光敏薄膜的未曝射區做為罩幕以蝕刻該絕緣層，而形成通道保護層；由該氧化物半導體層以形成島形氧化物半導體層；以及形成導線層於該島形氧化物半導體層之上。
  13. 如申請專利範圍第12項之半導體裝置的製造方法，其中該基板具有透光性質。
  14. 如申請專利範圍第12項之半導體裝置的製造方法，其中該閘極絕緣膜具有透光性質。
  15. 如申請專利範圍第12項之半導體裝置的製造方法，其中該絕緣層具有透光性質。
  16. 如申請專利範圍第12項之半導體裝置的製造方法，其中該氧化物半導體層係由InMO3 (ZnO)m (m>0)所代表的薄膜，且M表示鎵、鐵、鎳、鎂、及鈷的其中之一或更多者。
  17. 如申請專利範圍第12項之半導體裝置的製造方法，其中該氧化物半導體層係由濺鍍法所形成。
  18. 如申請專利範圍第12項之半導體裝置的製造方法，其中使用氬氣體之逆濺鍍法係在該氧化物半導體層的形成之前，於該閘極絕緣膜的表面上執行。
  19. 如申請專利範圍第12項之半導體裝置的製造方法，其中於該氧化物半導體層之上執行200℃至600℃的熱 處理。
  20. 如申請專利範圍第19項之半導體裝置的製造方法，其中該熱處理係於空氣氛圍或氮氛圍之中執行。
  21. 如申請專利範圍第12項之半導體裝置的製造方法，其中該通道保護層包含氧之絕緣膜。
  22. 如申請專利範圍第12項之半導體裝置的製造方法，其中該島形氧化物半導體層係由蝕刻氧化物半導體層所形成。
TW098143359A 2008-12-19 2009-12-17 半導體裝置的製造方法 TWI496218B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008323297 2008-12-19

Publications (2)

Publication Number Publication Date
TW201044464A TW201044464A (en) 2010-12-16
TWI496218B true TWI496218B (zh) 2015-08-11

Family

ID=42264699

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098143359A TWI496218B (zh) 2008-12-19 2009-12-17 半導體裝置的製造方法

Country Status (4)

Country Link
US (1) US8883554B2 (zh)
JP (2) JP5615540B2 (zh)
TW (1) TWI496218B (zh)
WO (1) WO2010071183A1 (zh)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8338226B2 (en) * 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9401431B2 (en) * 2009-04-21 2016-07-26 Cbrite Inc. Double self-aligned metal oxide TFT
WO2011043163A1 (en) 2009-10-05 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011048945A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
KR20120102653A (ko) 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101872678B1 (ko) * 2009-12-28 2018-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101842865B1 (ko) * 2009-12-28 2018-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011081041A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011081011A1 (en) * 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and manufacturing method thereof
TWI525377B (zh) * 2010-01-24 2016-03-11 半導體能源研究所股份有限公司 顯示裝置
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR101399611B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
US9000438B2 (en) 2010-02-26 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN102213854B (zh) 2010-04-09 2015-08-05 株式会社半导体能源研究所 液晶显示装置及电子设备
JP5852793B2 (ja) 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP5556541B2 (ja) * 2010-09-29 2014-07-23 大日本印刷株式会社 ディスプレイ装置及び情報記録媒体
EP2657974B1 (en) * 2010-12-20 2017-02-08 Sharp Kabushiki Kaisha Semiconductor device and display device
US8921948B2 (en) * 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5357342B2 (ja) * 2011-01-13 2013-12-04 シャープ株式会社 薄膜トランジスタ基板及び製造方法
KR20120092923A (ko) * 2011-02-14 2012-08-22 삼성디스플레이 주식회사 유기 발광 표시 장치의 어레이 테스트 방법 및 유기 발광 표시 장치의 제조 방법
WO2012117439A1 (ja) * 2011-02-28 2012-09-07 パナソニック株式会社 薄膜半導体装置及びその製造方法
KR101844953B1 (ko) 2011-03-02 2018-04-04 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
US8900914B2 (en) * 2011-06-06 2014-12-02 Sharp Kabushiki Kaisha TFT substrate and method for manufacturing same
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
TWI605590B (zh) 2011-09-29 2017-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130043063A (ko) * 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP5792745B2 (ja) * 2011-10-28 2015-10-14 株式会社Ｊｏｌｅｄ 薄膜半導体装置及び薄膜半導体装置の製造方法
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
TWI613824B (zh) 2011-12-23 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101960796B1 (ko) * 2012-03-08 2019-07-16 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 표시 기판의 제조 방법 및 표시 기판
CN102751240B (zh) * 2012-05-18 2015-03-11 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
KR20140055848A (ko) 2012-11-01 2014-05-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN103050412B (zh) * 2012-12-20 2015-10-21 深圳丹邦投资集团有限公司 氧化物薄膜晶体管的制造方法
KR102131195B1 (ko) * 2013-07-16 2020-07-08 삼성디스플레이 주식회사 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN104157609B (zh) * 2014-08-20 2017-11-10 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
KR20160110583A (ko) * 2015-03-09 2016-09-22 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법
CN105206567B (zh) 2015-10-10 2018-04-10 深圳市华星光电技术有限公司 一种阵列基板及其制作方法
TWI569456B (zh) * 2015-10-15 2017-02-01 友達光電股份有限公司 薄膜電晶體及其製造方法
KR101897345B1 (ko) * 2016-09-21 2018-09-10 고려대학교 산학협력단 박막 트랜지스터
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527681A (en) * 2003-11-14 2005-08-16 Semiconductor Energy Lab Display device and method for manufacturing the same
TW200529444A (en) * 2003-11-14 2005-09-01 Semiconductor Energy Lab Light-emitting device and method for manufacturing the same
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080308979A1 (en) * 2004-09-01 2008-12-18 Kevin Fraser Composite Sparger

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) * 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
KR0171984B1 (ko) * 1995-12-11 1999-03-30 김주용 박막 트랜지스터의 자기 정렬 노광 방법
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW460731B (en) * 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2002014628A (ja) * 2000-04-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) * 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) * 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) * 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5250929B2 (ja) * 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) * 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101576813B1 (ko) * 2007-08-17 2015-12-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5164745B2 (ja) * 2007-09-03 2013-03-21 株式会社半導体エネルギー研究所 記憶装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
CN103258857B (zh) * 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI469354B (zh) * 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
WO2011062042A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200527681A (en) * 2003-11-14 2005-08-16 Semiconductor Energy Lab Display device and method for manufacturing the same
TW200529444A (en) * 2003-11-14 2005-09-01 Semiconductor Energy Lab Light-emitting device and method for manufacturing the same
US20080308979A1 (en) * 2004-09-01 2008-12-18 Kevin Fraser Composite Sparger
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20080308804A1 (en) * 2005-09-29 2008-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device and Manufacturing Method Thereof

Also Published As

Publication number Publication date
WO2010071183A1 (en) 2010-06-24
JP5973511B2 (ja) 2016-08-23
TW201044464A (en) 2010-12-16
US20100155719A1 (en) 2010-06-24
JP5615540B2 (ja) 2014-10-29
US8883554B2 (en) 2014-11-11
JP2015035608A (ja) 2015-02-19
JP2010166038A (ja) 2010-07-29

Similar Documents

Publication Publication Date Title
TWI496218B (zh) 半導體裝置的製造方法
TWI545779B (zh) 顯示裝置和其製造方法
TWI802017B (zh) 半導體裝置
TWI567799B (zh) 半導體裝置的製造方法
TWI605574B (zh) 半導體裝置及其製造方法
TWI476915B (zh) 半導體裝置及其製造方法
TW201501314A (zh) 半導體裝置
JP2011119691A (ja) 電界効果型トランジスタ
JP2011119690A (ja) 電界効果型トランジスタ
US9954110B2 (en) EL display device and electronic device
US11658185B2 (en) Metal oxide and semiconductor device
US20180013002A1 (en) Metal oxide and semiconductor device including the metal oxide

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees