CN111511675A - 用于制造半导体器件和切割道的方法 - Google Patents
用于制造半导体器件和切割道的方法 Download PDFInfo
- Publication number
- CN111511675A CN111511675A CN201880082710.XA CN201880082710A CN111511675A CN 111511675 A CN111511675 A CN 111511675A CN 201880082710 A CN201880082710 A CN 201880082710A CN 111511675 A CN111511675 A CN 111511675A
- Authority
- CN
- China
- Prior art keywords
- substrate
- pattern
- layer
- active layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 175
- 238000005530 etching Methods 0.000 claims abstract description 17
- 230000001678 irradiating effect Effects 0.000 claims abstract description 7
- 238000001459 lithography Methods 0.000 claims description 23
- 230000003313 weakening effect Effects 0.000 claims description 17
- 230000001070 adhesive effect Effects 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 3
- 229920000642 polymer Polymers 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 2
- 101100460147 Sarcophaga bullata NEMS gene Proteins 0.000 claims 1
- 238000000206 photolithography Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 141
- 238000005520 cutting process Methods 0.000 description 31
- 239000011347 resin Substances 0.000 description 19
- 229920005989 resin Polymers 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 238000000926 separation method Methods 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 7
- 238000003698 laser cutting Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 239000002344 surface layer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229920006302 stretch film Polymers 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 3
- 238000002679 ablation Methods 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000708 deep reactive-ion etching Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910017214 AsGa Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000000608 laser ablation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000284 resting effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00865—Multistep processes for the separation of wafers into individual elements
- B81C1/00904—Multistep processes for the separation of wafers into individual elements not provided for in groups B81C1/00873 - B81C1/00896
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/50—Working by transmitting the laser beam through or within the workpiece
- B23K26/53—Working by transmitting the laser beam through or within the workpiece for modifying or reforming the material inside the workpiece, e.g. for producing break initiation cracks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
- H01L21/0275—Photolithographic processes using lasers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
Abstract
在衬底(102)中制造半导体器件(100)的方法，该方法包括：‑将中间掩模的图案光刻到衬底的一部分上，该中间掩模的图案限定半导体器件的第一元件，多次重复对图案的曝光以限定所有器件；‑在所有衬底上对蚀刻掩模的图案进行光刻；‑将光刻图案蚀刻到衬底厚度的一部分中，其中，环绕器件的第一切割道(130)被包含在蚀刻掩模和/或中间掩模的图案中，并且对蚀刻掩模进行光刻限定了第二切割道(140)，第二切割道由衬底(102)的边缘的预定断裂线限定，并且该方法进一步包括通过第一切割道和第二切割道用激光束照射衬底的步骤。
Description
技术领域
本发明涉及批量制造半导体器件或芯片、特别是例如块体上的MEMS(微机电系统)器件和/或NEMS(纳米机电系统)器件或诸如SOI(绝缘体上硅)或BSOI(绝缘体上键合硅)的绝缘体上半导体、衬底或晶片的领域。
背景技术
衬底通常具有标准化的尺寸(4”、8”、12”等)，厚度为几百微米。在在洁净室中批量制造器件的步骤(沉积、蚀刻、掺杂等)之后，在这些衬底中制造半导体器件期间，衬底经历的主要步骤之一包括对衬底进行切割，以使器件彼此分离，从而获得单独的芯片。通常，在该切割后获得的器件具有微米级、毫米级或甚至厘米级的外部尺寸。
存在用于执行该衬底切割的各种技术。
这些技术中的第一种包括用圆形金刚石锯锯割衬底。这种切割技术具有许多优点。这种切割技术相对较快(针对每条切割线锯割单次)，并且即使衬底的高度沿着切割道变化或如果在该切割道上有金属化区域，也能够产生切割线。特别地，这种切割技术还能够通过同时穿过制造器件所在的区域和其上没有制造出器件的衬底的边缘，在单次锯割期间沿着衬底的整个长度对衬底进行切割。
但是，这种类型的锯切需要用于冷却和移除切割产生的残留物的装置。这些需求通常是通过高压水射流来满足的，由于存在由这些高压水射流造成的破裂和/或“粘附”(器件的可移动元件的粘附)的风险，因此该切割技术不适用于切割其上的器件没有受到例如WLP封盖(晶圆级封装)的保护的衬底。最后，衬底的锯切只能使直线切割线一直穿过衬底。
另一种切割技术包括通过烧蚀对衬底进行激光切割。激光的使用能够克服锯切的一些固有缺陷。首先，这种切割技术使得能够产生除了直线图案以外的切割图案。此外，这种切割技术不需要任何冷却装置。然而，由于由激光切割产生的颗粒再沉积在切割后的衬底上，因此存在切割后的衬底被污染的风险。因此，这种技术也不适用于切割包括未保护的可移动器件的衬底。
还有一种特殊的激光切割技术，被称为“隐形切割”或通过硅非晶化进行的激光切割，这种技术可消除由颗粒的再沉积而产生的污染风险，颗粒的再沉积是通过烧蚀进行激光切割的特征。已经在其上通过实施沉积、光刻、蚀刻等步骤产生器件的待切割的衬底被放置在拉伸膜上。然后，使用激光束在该光束的焦点处局部修改待切割的衬底的半导体的晶体结构。由于被照亮的半导体在晶体环境中变成局部非晶态，因此应力集中出现在该位置并因微裂纹而释放。激光束沿着切割道在衬底的不同深度处的多次通过使得弱化线或裂纹线能够形成贯穿衬底的整个厚度。在衬底中产生所有所需的弱化线之后，对衬底沉积在其上的拉伸膜进行各向同性地拉伸，这也对衬底进行了拉伸。这种拉伸在器件之间的弱化线处产生了几十微米的空间，使得可以将器件收集起来。如果需要，这种拉伸使得可以在切割未完成的位置处通过劈开来完成激光切割。
对于包括MEMS器件和/或NEMS器件的SOI(绝缘体上硅)衬底，衬底的元件(特别是可移动元件)在衬底的硅活性层或表面层中产生，通过将这些切割道包括在用于形成器件元件的蚀刻掩模的图案中，可以将切割道与器件元件同时蚀刻在活性层中。这通过半导体活性层形成可被激光束使用的通路，以便更容易地到达衬底的支撑层或夹持层，并沿着切割道改变衬底的晶体结构。
鉴于器件(特别是分别为微米或纳米级的MEMS器件和/或NEMS器件)的临界尺寸(构成器件的元件的最小尺寸)通常小于蚀刻掩模所能达到的极限尺寸，因此在制造器件的元件期间，在蚀刻之前，光刻系统(被称为“步进式”光刻系统或逐步光刻系统)通常用于光敏树脂的UV曝光步骤。与传统的曝光系统不同(在传统的曝光系统中，使用直接或在近场中覆盖衬底的整个表面的单个蚀刻掩模或光掩模同时曝光衬底的整个表面)，“步进式”器件的曝光使用一种被称为中间掩模的特殊蚀刻掩模，该特殊蚀刻掩模包括与一个或多个器件的元件以及与该器件或这些器件的切割道对应的基本图案。该中间掩模的曝光在衬底的表面上方、在衬底上的不同位置处重复多次。常规地，中间掩模包括几个器件到几千个器件的图案。由于横跨衬底边缘产生的器件不能被整合，并且存在由于可能产生未锚定的可移动部件而产生污染的风险，因此避免使用这种系统产生直到衬底边缘的图案。因此，必须在非溢出场中进行逐步光刻，该光刻步骤不会使衬底的边缘曝光。因此，在活性层中产生的切割道不能一直产生到衬底的边缘。
对于使用覆盖衬底的整个表面的单个蚀刻掩模对衬底的整个表面进行的光刻，这种不产生包括悬置在衬底边缘的元件的器件的预防措施也是有效的。
当衬底的半导体既不厚也没有被强掺杂时，不可能产生直到衬底边缘的切割道的事实不是问题。例如，对于在SOI衬底中制造的半导体器件，通过在器件周围进行DRIE(深反应离子蚀刻)来产生切割道，然后通过这些切割道在支撑层中进行激光照射来产生弱化线，该SOI衬底包括由掺杂有硅的厚度等于约60μm的活性层或表面层、厚度等于约2μm的SiO2埋置电介质(BOX)以及厚度等于约725μm的硅支撑层形成的叠层。在衬底的边缘处，仅形成弱化线，而没有切割道。在硅活性层的厚度薄的情况下，足够的激光束能量到达支撑层，这使得可以在衬底的边缘处在支撑层和活性层中产生弱化线。在这种情况下，所获得的器件之间的分隔是良好的并且与切割道和所产生的弱化线一致。
相反，对于切割强掺杂的或厚的半导体，例如在掺杂半导体的两个活性层(这两个活性层被叠置和设置在衬底的支撑层上方)内或者甚至在厚的单个活性层内制造器件的元件时，不可能产生直到衬底的边缘的切割道的事实就成为问题。实际上，激光束的透射率随着待通过的掺杂半导体的总厚度和掺杂水平而迅速下降。举例来说，通过厚度为60μm、掺杂浓度约为5.1018at/cm3的P(或硼)掺杂硅的激光束的透射率约为70％。当同一半导体的厚度为120μm时，该透射率仅为40％。这样的厚度可以对应于制造器件的元件所在的两个活性层的总厚度。例如，对于在SOI衬底中制造的器件，由于在衬底的边缘处不存在切割道，并且由于激光束要穿过半导体的活性层的厚度才能达到支撑层，因此不能在支撑层的整个厚度上形成在衬底的边缘处产生的弱化线，该SOI衬底包括由掺杂有硅的厚度等于约60μm的第一活性层(器件的一部分元件在该第一活性层中制造)、厚度等于约2μm的第一SiO2埋置电介质、掺杂有硅的厚度等于约60μm的第二活性层(器件的其余元件在该第二活性层中制造)、厚度等于约2μm的第二SiO2埋置电介质以及厚度等于约725μm的硅支撑层形成的叠层。在这种情况下，在对衬底所在的拉伸膜进行拉伸之后获得的器件的分离是良好的，并且在拉伸膜的扩展阶段期间，该分离遵循在衬底的、产生切割道的部分中的切割道，而不遵循衬底的边缘(在该边缘处，弱化线以不受控制的方式形成)处的切割道。这些不受控制的断裂线是不希望的，当这些断裂线出现时，断裂线在某种程度上会引起器件故障的严重风险(元件破裂、粘附等)，因为这些断裂相当于器件遭受的剧烈震动。
发明内容
本发明的一个目的是提出一种用于制造半导体器件的方法，该方法不具有现有技术中所描述的方法的缺点，换句话说，在该方法中，无论衬底的、制造器件所在的一个层或多个层的掺杂和厚度如何，都可以通过“隐形切割”实现器件的分离，并且在器件分离期间不会在衬底的边缘形成不受控制的断裂线。
为此，本发明提出一种用于在衬底中制造半导体器件的方法，该方法至少包括以下步骤的实施：
-在衬底的主面的一部分上光刻中间掩模(réticule)的图案，该中间掩模的图案在衬底中限定半导体器件中的至少一个半导体器件的至少第一元件，在衬底的主面上多次重复对中间掩模的图案的曝光，以便限定所有半导体器件的第一元件，
-在衬底的所有主面上光刻蚀刻掩模的图案，
-将衬底的主面上的光刻图案蚀刻成衬底厚度的一部分，
其中，环绕半导体器件的第一切割道被包含在蚀刻掩模的图案中和/或中间掩模的图案中，并且在衬底的所有主面上光刻蚀刻掩模的图案的步骤限定了第二切割道，该第二切割道由衬底的边缘的预定断裂线限定，
该方法进一步包括以下步骤的实施：通过第一切割道和第二切割道用激光束照射衬底，从而在衬底中形成弱化线或在第一切割道和第二切割道下方形成断裂线。
该方法提出使用两种现有的光刻技术，以便在不损坏半导体器件的情况下产生使半导体器件良好分离所需的所有切割道。
因此，使用逐步或“步进”式光刻系统来实施对中间掩模图案的光刻(对中间掩模图案的光刻使得可以限定半导体器件的第一元件)，这使得该方法与半导体器件的具有非常小的尺寸的元件的制造兼容。
使用与衬底接触或在近场(champ)中的蚀刻掩模进行的、并且通过在衬底的整个表面上进行单次曝光步骤而实现的另一光刻能够在衬底的边缘处产生第二切割道。因此，在第一切割道下方但也在第二切割道下方产生弱化线，该弱化线通过对衬底进行激光照射而形成。因此，在半导体器件分离期间，沿着所产生的弱化线以受控的方式形成断裂线。通过以下事实也能够在半导体器件分离时实现断裂线的该控制，所述事实即：根据衬底边缘的预定断裂线(换句话说，在半导体器件分离期间，在没有弱化线的情况下衬底断裂处的线)限定第二切割道以及在第二切割道下方形成的弱化线。
因此，即使在衬底很厚并且具有高掺杂水平的情况下，也可以消除在半导体器件分离期间衬底不受控制地断裂的风险。
该方法不具有锯切或激光烧蚀切割方法所遇到的缺点，因此与不具有盖的器件的制造兼容。
在上述方法中，可以在使用限定第二切割道的蚀刻掩模进行的光刻步骤之前或之后，实施使用限定半导体器件的第一元件的中间掩模进行的光刻步骤。
该方法可以进一步包括在实施光刻步骤之前，通过建模或通过解析计算或通过观察在与上述衬底相同的另一衬底中获得的断裂线来识别衬底边缘的预定断裂线的步骤，在该另一衬底中尚未产生第二切割道。
第二切割道可至少位于衬底的边缘的预定断裂线上。在这种情况下，在半导体器件分离期间，断裂线以受控的方式形成在衬底的边缘处并且至少对应于衬底的边缘的预定断裂线。
还可能的是，第二切割道没有沿着衬底的边缘的预定断裂线精确地定位，而是在基本上接近衬底的边缘的预定断裂线的方向上接近衬底的边缘的预定断裂线，这使得可以沿着第二切割道引导断裂线。
衬底的边缘的预定断裂线从由第一切割道形成的拐角延伸到衬底的边缘。该构造对应于当在该衬底上制造的器件的分离期间对衬底进行各向同性地拉伸时获得的预定断裂线。
半导体器件可以是MEMS和/或NEMS半导体器件。在这种情况下，半导体器件的元件对应于器件的固定和/或移动元件。
根据第一实施例，该方法可以使得：
-衬底包括支撑层、第一活性半导体层和第一介电层，该第一介电层被设置在支撑层与第一活性层之间，
-半导体器件的第一元件以及第一切割道和第二切割道被蚀刻在第一活性层中，以及
-弱化线形成在支撑层中。
在该第一实施例中，衬底对应于绝缘体上半导体式衬底，例如SOI衬底。另外，在该第一实施例中，衬底的在其上实施光刻步骤的主面对应于第一活性层的主面，该第一活性层的主面与和第一介电层接触的面相对。在这种半导体器件的制造期间，有可能在衬底的背面(换句话说，衬底的与支撑层的主面相对应的另一主面，该支撑层的主面与和第一介电层接触的面相对)上实施其他步骤，例如光刻、蚀刻和/或材料的沉积。
第一活性层的厚度可以大于或等于约120μm。
根据第二实施例，该方法可以使得：
-衬底包括支撑层、第一活性半导体层、第一介电层、第二介电层以及第二活性半导体层，第一介电层被设置在支撑层与第一活性层之间，第一活性层被设置在第一介电层与第二介电层之间，第二介电层被设置在第一活性层与第二活性层之间，
-半导体器件的第一元件以及第一切割道和第二切割道被至少蚀刻到第二活性层中，以及
-弱化线形成在支撑层和第一活性层中。
在该第二实施例中，衬底包括两个活性层，这两个活性层可以用于制造半导体器件的元件。衬底可以是SOI衬底，第二活性层和第二介电层已经被转移到该SOI衬底上。第一切割道、第二切割道以及激光照射与这种衬底的结合使用使得可以克服与活性层的掺杂和总厚度有关的限制。
在该第二实施例中，该方法可以进一步包括在实施光刻步骤之前，实施以下步骤：
-通过光刻和蚀刻从包括支撑层、第一介电层和第一活性层的叠层在第一活性层中制造半导体器件的第二元件，
-将第二介电层和第二活性层转移并固定在第一活性层上。
第一活性层和第二活性层的总厚度可以大于或等于约120μm。
根据有利的实施例，蚀刻掩模的图案可以包括用于半导体器件中的每一个半导体器件的单独的标识符。
蚀刻掩模的图案可以包括半导体器件的一部分图案。例如，与半导体器件的由中间掩模限定的其余部分图案相比，半导体器件的这部分图案可以对应于不要求显著分辨率或非常精确的定位(例如，不要求小于1微米或2微米的精度)的至少一个元件。这种元件可以例如对应于较低水平的开口，该开口例如用于制造接触座。
该方法可以使得：
-在对光刻图案进行蚀刻的步骤与用激光束照射衬底的步骤之间，将衬底设置在拉伸膜上，以及
-在实施对衬底进行照射的步骤之后，对拉伸膜进行拉伸，使得半导体器件在第一切割道处彼此分离，并且使得衬底的形成衬底边缘的不同部分在第二切割道处彼此分离。
有利地，拉伸膜可被各向同性地拉伸。
拉伸膜可以包括聚合物并且具有粘合特性，并且在对拉伸膜进行拉伸之后，可以将拉伸膜从与半导体器件所在的面相对的面暴露于紫外线辐射，以消除拉伸膜的粘合特性。
第一切割道可以围绕半导体器件形成大致矩形的框架。
衬底的半导体材料有利地是硅。然而，该方法可以实施用于诸如SiGe、Ge和AsGa等的其他半导体材料。
附图说明
通过参考附图，阅读仅以指示而非限制的方式给出的实施例的描述，将更好地理解本发明，在附图中，图1至图9示出了根据特定实施例的用于制造半导体器件的方法，即本发明的主题。
在下面描述的各个图中，相同、相似或等同的部件被赋予相同的附图标记，以便于从一个附图转到另一个附图。
为了使附图更易读，图中所示的各个部件不一定按统一的比例绘制。
各种可能性(变型和实施例)应当被理解为彼此不排斥并且可以组合在一起。
具体实施方式
下面结合图1至图9描述根据特定实施例的在衬底102中制造半导体器件100的方法。在该特定实施例中，所制造的半导体器件100是MEMS和/或NEMS器件。
如图1所示，衬底102包括支撑层104，从该衬底以芯片的形式制造半导体器件100。支撑层104包括例如至少一种半导体(在这种情况下为硅)，并且具有等于几百微米、例如大于或等于约500μm的厚度。
衬底102还包括被设置在支撑层104上的第一介电层或绝缘层106。第一介电层106的厚度例如介于大约0.1μm至5μm之间，在这种情况下等于约2μm，并且该介电层包括例如SiO2。
衬底102还包括第一半导体活性层108，该第一半导体活性层被设置在第一介电层106上，并且旨在在该第一半导体活性层中制造器件100的可移动部件和/或固定元件的一部分。第一活性层108包括例如硅，并且具有介于约5μm至200μm之间的厚度。在本文描述的特定实施例中，第一活性层108的厚度等于约60μm。此外，在这种情况下，第一活性层108的半导体例如掺杂有硼原子或磷原子，掺杂浓度例如介于约1013at/cm3至1020at/cm3之间，在这种情况下约为5.1018at/cm3。
通过实施光刻步骤和蚀刻步骤，在第一活性层108中制造器件100的可移动元件和/或固定元件109。图2示意性地示出了在这些步骤结束时针对器件100中的一个器件获得的结构。对第一介电层106的位于元件109中的一些元件(对应于可移动元件)的下方的部分进行蚀刻，以释放这些元件109。
然后将第二介电层或第二绝缘层110以及第二活性层112转移并固定在第一活性层108上。该转移可以从另一SOI衬底进行，该另一SOI衬底包括半导体的支撑层、埋置的介电层和表面层。该另一SOI衬底的旨在形成第二活性层112的表面层被部分氧化，从而在该表面层的表面上形成第二介电层110。然后在第二介电层110与第一活性层108之间产生键合。然后依次移除该另一SOI衬底的支撑层和埋置的介电层，以达到图3所示的叠层。在变型中，可以使用形成预先被氧化的第二活性层112的块状衬底来代替使用另一SOI衬底，该氧化部分形成第二介电层110。然后在第二介电层110与第一活性层108之间产生键合，从而形成图3所示的叠层。如果需要，可以通过磨削和/或抛光来减小第二活性层112的厚度。
第二介电层110的厚度例如介于约0.1μm至5μm之间(在这种情况下等于约2μm)，并且该第二介电层包括例如SiO2。第二介电层110的厚度和材料可以类似于第一介电层106的厚度和材料。
第二活性层112包括例如硅，并且具有介于约5μm至200μm之间的厚度。在本文描述的特定实施例中，第一活性层108的厚度等于约60μm。与第一活性层108一样，第二活性层112的半导体在这种情况下例如掺杂有硼原子或磷原子，并且掺杂浓度例如介于约1013at/cm3至1020at/cm3之间，在这种情况下约为5.1018at/cm3。
使用逐步或“步进”式光刻系统在第二活性层112中实施第一光刻步骤。图4示意性地示出了这种步进式光刻系统115的操作原理。在该第一光刻步骤期间，将光敏树脂116沉积在衬底102上，更确切地说，沉积在衬底102的与衬底102的正面对应并且由第二活性层112(或者当衬底102仅包括单个活性层时由第一活性层108)形成的主面上。然后将中间掩模(réticule)118的图案转移到树脂层116的位于第二活性层112(或者当衬底102仅包括单个活性层时位于第一活性层108)的一部分上的部分中。该图案可以限定其他器件100的元件111(在图9中可见)。凭借光源120发射光、随后通过第一光学元件122将该光准直在中间掩模118上来获得将中间掩模118的图案转移到树脂层116中。然后通过第二光学元件124将穿过中间掩模118的光线减少，接着通过第三光学元件126将该光线准直到第二活性层112的一部分上，在该第二活性层的一部分中将制造由中间掩模118限定的元件。第一光学元件122、第二光学元件124和第三光学元件126中的每一个例如由一个或多个透镜形成。
在本文描述的特定实施例中，所使用的光敏树脂是正性树脂，换句话说，是如下树脂，该树脂的曝露于光的部分与随后在树脂显影过程中将被移除的部分相对应。在变型中，可以使用负性树脂。
使用用于执行该第一光刻步骤的步进型系统使得可以以相对较小的尺寸(例如，微米级或几微米级)来限定器件100的各种可移动和/或固定元件。
中间掩模图案118到树脂层116中的这种转移在衬底102的主面上重复多次，以便例如通过使衬底102相对于系统115的、能够将光线聚焦在衬底102上的期望位置的元件移动来限定所有器件100的元件。
在本文描述的特定实施例中，中间掩模118的图案还包括围绕该器件100或围绕每个器件100的第一切割道130，器件的元件由中间掩模118的图案限定。与多个器件100中的一个器件相对应的图案中的每一个在此被第一切割道130包围，该第一切割道随后允许将多个器件100彼此分离。第一切割道130的宽度远大于限定器件100的可移动元件和/或固定元件的线的宽度，例如等于约300μm。
图5示出了从衬底102的主面上方看到的视图，在该视图中，器件100的元件(每个元件均以矩形形式表示)以及围绕器件100的第一切割道130在该方法的这个阶段已经曝光在树脂层116中。在该实施例中，第一切割道130形成围绕器件100的大致矩形形状的框架。
然后使用常规的光刻系统实施第二光刻步骤，换句话说，该常规的光刻系统为如下光刻系统：其中蚀刻掩模132或光掩模被设置成与树脂层116接触或在树脂层116的近场(champ)中，并且其图案使得能够曝光第二活性层112的所有主面。图6示意性地示出了这种系统(附图标记为134)，这种系统具有左侧图中的配置和右侧图中的配置，在左侧图中的配置中，蚀刻掩模132被设置成与树脂层116接触，在右侧图中的配置中，蚀刻掩模132被设置在树脂层116的近场中，即与树脂层116间隔开。借助于光源136发射光、然后通过例如由一个或多个透镜形成的光学元件138将光准直在蚀刻掩模132上来将蚀刻掩模132的图案转移到树脂层116中。
蚀刻掩模132的图案对应于位于衬底102的边缘的预定断裂线上的第二切割道140。这些断裂线对应于在器件100彼此分离期间衬底102旨在断裂的位置。这些断裂线被认为是预先确定的，因为这些断裂线的属性(数量、位置等)是事先已知的。例如通过预先借助建模或解析计算来识别这些断裂线，或者甚至通过观察在与衬底102相同的另一衬底中自然获得的断裂线，换句话说，通过使在另一衬底上产生的器件100以相同的方式分离而在该衬底中没有产生第二切割道140，可以预先确定这些断裂线。
在本文描述的实施例中，器件100旨在通过使用拉伸膜114(在图8中可见)而彼此分离，通过对该膜114进行各向同性拉伸而将衬底102粘附在该拉伸膜114上。在这种情况下，预定的断裂线从由第一切割道130形成的拐角延伸到衬底102的边缘。然而在变型中，这种拉伸可能不是各向同性的，或者通过不同的拉伸步骤使器件100再次彼此分离。
第二切割道140的宽度接近或等于第一切割道130的宽度，例如在本文描述的实施例中，第二切割道的宽度等于约300μm。
在本文描述的实施例中，第二切割道140的数量被限制为在对衬底102进行各向同性拉伸期间在没有第二切割道的情况下自然出现的断裂线的数量。这使得可以避免产生不必要的切割道，该不必要的切割道会使衬底102从这些切割道的产生直到器件100分离的过程中弱化。
在变型中，可以产生不位于预定断裂线上的另外的第二切割道140。在这种情况下，在器件100分离期间，衬底102的边缘通过遵循位于预定断裂线上的第二切割道140以及不位于预定断裂线上的另外的第二断裂道140而分成多个部分。
图7示出了在该方法的该阶段从衬底102的上方观察的视图，换句话说，除了器件100的元件和第一切割道130以外，还包括曝光在树脂层116中的第二切割道140。
在考虑由器件100和第一切割道130形成的总体图案时，第二切割道140从形成该图案的凸角的拐角开始并延伸到衬底102的边缘，并且每个第二切割道与如下直线对齐：该直线穿过衬底102的中心和该第二切割道140延伸所开始的拐角。在图7的示例中，由器件100和第一切割道130形成的图案的拐角(第二切割道140从该拐角延伸)对应于由仅围绕单个器件100的第一切割道130形成的图案的拐角。
然后，在第二活性层112的整个厚度上蚀刻出在上述两个光刻步骤期间曝光在树脂层116中的图案，即器件100的与先前在第一活性层108中制造的元件不同的元件、第一切割道130和第二切割道140。第二介电层110的某些部分也被蚀刻，这特别使得可以释放器件100的旨在形成在第二活性层112中的可移动元件。
然后将衬底102设置在拉伸膜114上。拉伸膜114包括粘合材料(例如聚合物)，该粘合材料使得能够将衬底102保持在拉伸膜上。此外，在这种情况下，拉伸膜114的粘合材料具有对曝光于紫外线敏感的性质，使得拉伸膜114的曝光于这些紫外线的区域失去其粘合特性。随后将实施该曝光于紫外线的操作，以便分离所制造的器件100。
如图8所示，拉伸膜114的边缘固定到例如呈环形式的保持元件113上，该保持元件用于对拉伸膜114进行各向同性地拉伸。
通过第一切割道130和第二切割道140实施用激光束照射衬底102的步骤(“隐形切割”)，这使得可以在支撑层104和第一活性层106中形成位于第一切割道130和第二切割道140下方的弱化线。所使用的激光束在光束的焦点处局部地改变支撑层104的半导体的晶体结构和第一活性层106的半导体的晶体结构。当被照射的半导体在晶体结构的周围环境中变成局部非晶态时，应力集中会出现在该位置，并因微裂纹而释放。为了在支撑层104和第一活性层106中均形成弱化线，在不同深度处进行激光束多次通过。
然后对拉伸膜114进行拉伸，以便使器件100在第一切割道130处以及在位于第一切割道130下方的弱化线处彼此分离(图8，其中仅示出了三个器件100)。例如，通过沿着保持元件113的内边缘(换句话说，沿着半径小于由保持元件113的内边缘形成的圆的半径且大于衬底102的半径的圆)在膜114的背面的边缘处施加力(在图8中由箭头象征性地示出的力)来实施该操作。例如，可以使用环形元件或管状元件并使该元件向上(换句话说，沿着与图8中所示的箭头对应的方向)移动，同时在该移动期间将其他元件(保持元件113、膜114和衬底102)保持在相同的高度。假定该元件所抵靠的、膜114的背面不具有粘合特性，则膜114在与该元件接触的接触区域局部滑动，从而在膜114的该背面上施加力。由于膜114的边缘被固定到固定的保持元件113上，因此施加在膜114的背面上的力使得能够对衬底102进行各向同性地拉伸。这种拉伸的结果是，分别与器件100的不同部分相对应的衬底102的不同部分彼此分离。
衬底102的位于边缘处的部分(该部分中未产生器件100)也在第二切割道140处以及在第二切割道140下方的弱化线处彼此分离。
然后，优选地通过使拉伸膜114预先从背面(换句话说，与器件100所在的面相对的面)暴露于紫外线以消除膜114相对于器件100的粘合特性，来使器件100与拉伸膜114分离。
图9示意性地示出了在该方法结束时获得的器件100之一。器件100的在第二活性层112中制造的元件在该图中可见，并带有附图标记111。
在上述特定实施例中，第一切割道130的图案包含在中间掩模118的图案中，该中间掩模也用于制造器件100的旨在在第二活性层112中被制造的元件111。根据变型，第一切割道130的图案可能不形成中间掩模118的图案的一部分，而是形成蚀刻掩模132的图案的一部分，利用该蚀刻掩膜132的图案限定第二切割道140。该变型是可能的，因为第一切割道130的宽度较大(例如大于约100μm)，这使得可以从旨在曝光在衬底102的整个表面上的蚀刻掩模来制造第一切割道。根据另一变型，第一切割道130的图案可以分布在中间掩模118的图案和蚀刻掩模132的图案中。
在上述特定实施例中，器件100包括分布在两个叠置的活性层108、112中的固定元件和/或可移动元件。在变型中，制造器件100所在的衬底102可以包括形成器件100的所有元件的单个活性层。因此，第一切割道130和第二切割道140也在该单个活性层中产生，而弱化线仅形成在支撑层104中。当该单个活性层例如包括具有较大的厚度(例如具有大于或等于约120μm)的掺杂半导体时，上述方法是非常有利的。
不管构成衬底102的层数有多少，该方法的有利变型均包括使用用于制造第二切割道140的蚀刻掩模132，以便通过将用于每个器件100的单独的标识符包括在蚀刻掩模132中来产生对器件100的标识。更具体地，当仅实施一个“步进”光刻步骤以制造器件100时，就不能产生对每个器件100的这种单独标识(由于中间掩模118的图案被重复多次以限定所有器件100的事实，这与对每个器件100进行单独标识符的关联不兼容)。该标识符可以对应于例如特定于每个器件100的编号。
另外，在上述方法中，第一切割道130以直线的形式被制造，形成围绕器件100的矩形框架。在变型中，由于这些第一切割道130是通过光刻制造的，第一切割道130可能不形成围绕器件100的矩形，而是根据期望获得的芯片的形状选择的不同形状。
Claims (16)
1.用于在衬底(102)中制造半导体器件(100)的方法，所述方法至少包括以下步骤的实施：
-在所述衬底(102)的主面的一部分上光刻中间掩模(118)的图案，所述中间掩模的图案在所述衬底(102)中限定所述半导体器件(100)中的至少一个半导体器件的至少第一元件(111)，在所述衬底(102)的主面上多次重复对所述中间掩模(118)的图案的曝光，以便限定所有所述半导体器件(100)的第一元件(111)，
-在所述衬底(102)的所有主面上光刻蚀刻掩模(132)的图案，
-将在所述衬底(102)的主面上的光刻图案蚀刻成所述衬底(102)的厚度的一部分，
其中，环绕所述半导体器件(100)的第一切割道(130)被包含在所述蚀刻掩模(132)的图案中和/或所述中间掩模(118)的图案中，并且在所述衬底(102)的所有主面上光刻蚀刻掩模(132)的图案的步骤限定了第二切割道(140)，所述第二切割道由所述衬底(102)的边缘的预定断裂线限定，
并且所述方法进一步包括以下步骤的实施：通过所述第一切割道和所述第二切割道(130，140)用激光束照射所述衬底(102)，从而在所述第一切割道和所述第二切割道(130，140)的下方在所述衬底(102)中形成弱化线。
2.根据权利要求1所述的方法，所述方法进一步包括在实施光刻步骤之前，通过建模或通过解析计算或通过观察在与所述衬底(102)相同的另一衬底中获得的断裂线来识别所述衬底(102)的边缘的预定断裂线的步骤，在所述另一衬底中尚未产生所述第二切割道(140)。
3.根据前述权利要求中的一项所述的方法，其中，所述第二切割道(140)至少位于所述衬底(102)的边缘的预定断裂线上。
4.根据前述权利要求中的一项所述的方法，其中，所述衬底(102)的边缘的预定断裂线从由所述第一切割道(130)形成的拐角延伸到所述衬底(102)的边缘。
5.根据前述权利要求中的一项所述的方法，其中，所述半导体器件(100)是MEMS和/或NEMS半导体器件。
6.根据前述权利要求中的一项所述的方法，其中：
-所述衬底(102)包括支撑层(104)、第一活性半导体层(108)和第一介电层(106)，所述第一介电层被设置在所述支撑层(104)与第一活性层(108)之间，
-所述半导体器件(100)的第一元件(111)以及所述第一切割道和所述第二切割道(130，140)被蚀刻在所述第一活性层(108)中，并且
-所述弱化线形成在所述支撑层(104)中。
7.根据权利要求6所述的方法，其中，所述第一活性层(108)的厚度大于或等于约120μm。
8.根据权利要求1至5中的一项所述的方法，其中：
-所述衬底(102)包括支撑层(104)、第一活性半导体层(108)、第一介电层(106)、第二介电层(110)以及第二活性半导体层(112)，所述第一介电层被设置在所述支撑层(104)与所述第一活性层(108)之间，所述第一活性层(108)被设置在所述第一介电层与所述第二介电层(106，110)之间，所述第二介电层(110)被设置在所述第一活性层与所述第二活性层(108，112)之间，
-所述半导体器件(100)的第一元件(111)以及所述第一切割道和所述第二切割道(130，140)被至少蚀刻在所述第二活性层(112)中，并且
-所述弱化线形成在所述支撑层(104)和所述第一活性层(108)中。
9.根据权利要求8所述的方法，所述方法进一步包括：在实施光刻步骤之前，实施以下步骤：
-通过光刻和蚀刻从包括所述支撑层(104)、所述第一介电层(106)和所述第一活性层(108)的叠层在所述第一活性层(108)中制造所述半导体器件(100)的第二元件(109)，
-将所述第二介电层(110)和所述第二活性层(112)转移并固定在第一活性层(108)上。
10.根据权利要求8或9所述的方法，其中，所述第一活性层和所述第二活性层(108，112)的总厚度大于或等于约120μm。
11.根据前述权利要求中的一项所述的方法，其中，所述蚀刻掩模(132)的图案包括针对每一个所述半导体器件(100)的单独的标识符。
12.根据前述权利要求中的一项所述的方法，其中，所述蚀刻掩模(132)的图案包括所述半导体器件(100)的图案的一部分。
13.根据前述权利要求中的一项所述的方法，其中：
-在对光刻图案进行蚀刻的步骤与用激光束照射所述衬底(102)的步骤之间，将所述衬底(102)设置在拉伸膜(114)上，并且
-在实施照射所述衬底(102)的步骤之后，对所述拉伸膜(114)进行拉伸，使得所述半导体器件(100)在所述第一切割道(130)处彼此分离，并且使得所述衬底(102)的形成所述衬底(102)的边缘的不同部分在所述第二切割道(140)处彼此分离。
14.根据权利要求13所述的方法，其中，所述拉伸膜(114)被各向同性地拉伸。
15.根据权利要求13或14所述的方法，其中，所述拉伸膜(114)包括聚合物并且具有粘合特性，并且其中，在对所述拉伸膜(114)进行拉伸之后，将所述拉伸膜(114)从与所述半导体器件(100)所在的面相对的面暴露于紫外线辐射。
16.根据前述权利要求中的一项所述的方法，其中，所述第一切割道(130)围绕所述半导体器件(100)形成大致矩形的框架。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1763160 | 2017-12-22 | ||
| FR1763160A FR3075773B1 (fr) | 2017-12-22 | 2017-12-22 | Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe |
| PCT/FR2018/053318 WO2019122641A1 (fr) | 2017-12-22 | 2018-12-17 | Procede de realisation de dispositifs semi-conducteurs et de chemins de decoupe |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111511675A true CN111511675A (zh) | 2020-08-07 |
Family
ID=62455571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880082710.XA Pending CN111511675A (zh) | 2017-12-22 | 2018-12-17 | 用于制造半导体器件和切割道的方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11538718B2 (zh) |
| EP (1) | EP3728109B1 (zh) |
| CN (1) | CN111511675A (zh) |
| FR (1) | FR3075773B1 (zh) |
| WO (1) | WO2019122641A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113378507A (zh) * | 2021-06-01 | 2021-09-10 | 中科晶源微电子技术（北京）有限公司 | 掩模数据切割方法和装置、设备及存储介质 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109671672A (zh) * | 2018-12-06 | 2019-04-23 | 武汉华星光电半导体显示技术有限公司 | 一种柔性基板切割方法 |
| US11094644B2 (en) * | 2019-10-04 | 2021-08-17 | Texas Instruments Incorporated | Integrated circuit with scribe lane patterns for defect reduction |
| DE102020109149A1 (de) * | 2020-04-02 | 2021-10-07 | Infineon Technologies Ag | Verfahren mit Stealth-Dicing-Prozess zur Herstellung von MEMS-Halbleiterchips |
| CN114178700A (zh) * | 2021-11-30 | 2022-03-15 | 武汉新芯集成电路制造有限公司 | 一种晶圆及其切割方法 |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1551832A (zh) * | 2001-09-06 | 2004-12-01 | 株式会社理光 | 液滴喷射头及其制造方法、微型器件、喷墨头、墨盒以及喷墨打印设备 |
| CN1649154A (zh) * | 2004-01-26 | 2005-08-03 | 雅马哈株式会社 | 半导体晶片及其制造方法 |
| CN101064247A (zh) * | 2006-04-28 | 2007-10-31 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| JP2008171864A (ja) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | 半導体装置の製造方法および半導体装置用基板 |
| US20080258269A1 (en) * | 2007-04-09 | 2008-10-23 | Lg Electronics Inc. | Semiconductor wafer and method for cutting the same |
| CN101447399A (zh) * | 2006-04-14 | 2009-06-03 | 台湾积体电路制造股份有限公司 | 集成电路设计系统 |
| CN101471349A (zh) * | 2007-12-28 | 2009-07-01 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| US20090218660A1 (en) * | 2008-02-28 | 2009-09-03 | Panasonic Corporation | Semiconductor substrate, semiconductor device and method of manufacturing the same |
| US20100127355A1 (en) * | 2008-11-25 | 2010-05-27 | Infineon Technologies Ag | Semiconductor device and method |
| US20140017881A1 (en) * | 2012-07-13 | 2014-01-16 | Brad Eaton | Laser scribing and plasma etch for high die break strength and clean sidewall |
| CN104124188A (zh) * | 2013-04-29 | 2014-10-29 | 三星电子株式会社 | 切割晶片的设备和方法、晶片吸盘、制造发光器件的方法 |
| US20160379884A1 (en) * | 2015-06-25 | 2016-12-29 | Infineon Technologies Ag | Method of Dicing a Wafer |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5589942B2 (ja) * | 2011-04-15 | 2014-09-17 | 豊田合成株式会社 | 半導体発光チップの製造方法 |
| FR3046223B1 (fr) | 2015-12-23 | 2018-02-16 | Safran | Systeme de suspension d'une masse mobile comprenant des moyens de liaison de la masse mobile a linearite optimisee |
| JP6998545B2 (ja) * | 2017-12-25 | 2022-01-18 | パナソニックＩｐマネジメント株式会社 | 素子チップの製造方法 |
-
2017
- 2017-12-22 FR FR1763160A patent/FR3075773B1/fr active Active
-
2018
- 2018-12-17 US US16/956,278 patent/US11538718B2/en active Active
- 2018-12-17 WO PCT/FR2018/053318 patent/WO2019122641A1/fr unknown
- 2018-12-17 CN CN201880082710.XA patent/CN111511675A/zh active Pending
- 2018-12-17 EP EP18833953.5A patent/EP3728109B1/fr active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1551832A (zh) * | 2001-09-06 | 2004-12-01 | 株式会社理光 | 液滴喷射头及其制造方法、微型器件、喷墨头、墨盒以及喷墨打印设备 |
| CN1649154A (zh) * | 2004-01-26 | 2005-08-03 | 雅马哈株式会社 | 半导体晶片及其制造方法 |
| CN101447399A (zh) * | 2006-04-14 | 2009-06-03 | 台湾积体电路制造股份有限公司 | 集成电路设计系统 |
| CN101064247A (zh) * | 2006-04-28 | 2007-10-31 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| JP2008171864A (ja) * | 2007-01-09 | 2008-07-24 | New Japan Radio Co Ltd | 半導体装置の製造方法および半導体装置用基板 |
| US20080258269A1 (en) * | 2007-04-09 | 2008-10-23 | Lg Electronics Inc. | Semiconductor wafer and method for cutting the same |
| CN101471349A (zh) * | 2007-12-28 | 2009-07-01 | 株式会社半导体能源研究所 | 半导体装置以及半导体装置的制造方法 |
| US20090218660A1 (en) * | 2008-02-28 | 2009-09-03 | Panasonic Corporation | Semiconductor substrate, semiconductor device and method of manufacturing the same |
| US20100127355A1 (en) * | 2008-11-25 | 2010-05-27 | Infineon Technologies Ag | Semiconductor device and method |
| US20140017881A1 (en) * | 2012-07-13 | 2014-01-16 | Brad Eaton | Laser scribing and plasma etch for high die break strength and clean sidewall |
| CN104124188A (zh) * | 2013-04-29 | 2014-10-29 | 三星电子株式会社 | 切割晶片的设备和方法、晶片吸盘、制造发光器件的方法 |
| US20160379884A1 (en) * | 2015-06-25 | 2016-12-29 | Infineon Technologies Ag | Method of Dicing a Wafer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113378507A (zh) * | 2021-06-01 | 2021-09-10 | 中科晶源微电子技术（北京）有限公司 | 掩模数据切割方法和装置、设备及存储介质 |
| CN113378507B (zh) * | 2021-06-01 | 2023-12-05 | 中科晶源微电子技术（北京）有限公司 | 掩模数据切割方法和装置、设备及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019122641A1 (fr) | 2019-06-27 |
| FR3075773B1 (fr) | 2020-01-24 |
| EP3728109A1 (fr) | 2020-10-28 |
| US11538718B2 (en) | 2022-12-27 |
| US20210082762A1 (en) | 2021-03-18 |
| EP3728109B1 (fr) | 2021-10-13 |
| FR3075773A1 (fr) | 2019-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111511675A (zh) | 用于制造半导体器件和切割道的方法 | |
| KR101587665B1 (ko) | 광학 요소의 제조 | |
| US9519220B2 (en) | Method, photolithography method, and method of manufacturing a semiconductor device using a pellicle film | |
| US11150409B2 (en) | Saw assisted facet etch dicing | |
| JP2014019120A (ja) | 内部加工層形成単結晶部材の製造方法 | |
| KR20190012128A (ko) | 기판을 프로세싱하는 방법 | |
| US8030180B2 (en) | Method of manufacturing a semiconductor device | |
| CN110491776A (zh) | 一种掩模版以及半导体器件的制造方法 | |
| Garcia et al. | Fabrication of a MEMS micromirror based on bulk silicon micromachining combined with grayscale lithography | |
| US10359609B2 (en) | Spacer wafer for wafer-level camera and method for manufacturing same | |
| CN101597021B (zh) | 构造基片的器件层的方法 | |
| US10748801B2 (en) | Carrier arrangement and method for processing a carrier by generating a crack structure | |
| JP6903647B2 (ja) | 膜アセンブリを製造するための方法 | |
| JP2008203851A (ja) | ウエハーの接着工程を用いるグレースケールマスクの製造方法 | |
| US20180061695A1 (en) | Method for processing a wafer and method for processing a carrier | |
| US7674688B2 (en) | Sawing method for a semiconductor element with a microelectromechanical system | |
| EP1308785A2 (en) | Technique for making deep microstructures in photoresist | |
| US11939216B2 (en) | Method with stealth dicing process for fabricating MEMS semiconductor chips | |
| CN113557126B (zh) | 制造多个光学元件的方法及其产品 | |
| KR101122521B1 (ko) | 주입된 불순물을 사용하여 반도체 웨이퍼를 개별 반도체 다이들로 분리하는 방법 | |
| CN113573877B (zh) | 晶圆对准特征 | |
| CN113260499B (zh) | 制造多个光学元件的方法 | |
| US7256128B2 (en) | Method of double-sided etching | |
| Arthur | MEMS Fabrication of Silicon Microwire Targets. | |
| Perez | Composants micro-optiques popur systèmes miniatures d'imagerie à base de technologie MEMS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |