CN101714519A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101714519A
CN101714519A CN200910178514A CN200910178514A CN101714519A CN 101714519 A CN101714519 A CN 101714519A CN 200910178514 A CN200910178514 A CN 200910178514A CN 200910178514 A CN200910178514 A CN 200910178514A CN 101714519 A CN101714519 A CN 101714519A
Authority
CN
China
Prior art keywords
crystal semiconductor
film
semiconductor layer
single crystal
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910178514A
Other languages
English (en)
Other versions
CN101714519B (zh
Inventor
牧野贤一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101714519A publication Critical patent/CN101714519A/zh
Application granted granted Critical
Publication of CN101714519B publication Critical patent/CN101714519B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体装置的制造方法。本发明的目的之一在于抑制在通过贴合玻璃衬底和单晶半导体衬底制造SOI衬底时产生的条纹状的图案(不均匀)。本发明的要旨在于，对单晶半导体衬底照射离子来在单晶半导体衬底形成脆化区；在形成在单晶半导体衬底的绝缘层表面的对应于单晶半导体衬底的边缘部的区域形成凹部或凸部；贴合单晶半导体衬底和支撑衬底；通过进行热处理，在脆化区分离单晶半导体衬底来在支撑衬底上形成单晶半导体层；去除对应于边缘部的区域的单晶半导体层。

Description

半导体装置的制造方法
技术领域
本发明涉及一种SOI(Silicon on Insulator；绝缘体上硅)衬底的制造方法以及使用该衬底的半导体装置的制造方法。
背景技术
近年来，对利用在绝缘表面上存在有较薄的单晶半导体层的SOI(Silicon on Insulator：绝缘体上硅)衬底来代替大块状硅片的集成电路进行了研究开发。通过使用SOI衬底，可以减小由晶体管的漏极与衬底形成的寄生电容，为此SOI衬底因其可以提高半导体集成电路的性能而倍受关注。
作为SOI衬底的制造方法之一，已知智能切割(注册商标)法(例如，参照专利文献1)。以下对利用智能切割法的SOI衬底的制造方法的概要进行说明。首先，利用离子注入法对硅片进行氢离子注入，以在离其表面有预定的深度处形成微小气泡层。接着，隔着氧化硅膜，将注入有氢离子的硅片与其他的硅片接合。然后，通过进行加热处理，将注入有氢离子的硅片的一部分以微小气泡层为边界分离为薄膜状，并在接合的其他的硅片上形成单晶硅膜。在此，有时将智能切割法也称为氢离子注入剥离法。
此外，还提出有一种利用该种智能切割法将单晶硅层形成在由玻璃构成的支撑衬底上的方法(例如，参照专利文献2)。与硅片相比，玻璃衬底容易实现大面积化，并且其是廉价的衬底，因此被主要用于液晶显示装置等的制造。通过使用玻璃衬底作为支撑衬底，可以制造大面积且廉价的SOI衬底。
[专利文献1]日本专利申请公开H05-211128号公报
[专利文献2]日本专利申请公开2005-252244号公报
当通过上述智能切割法等在玻璃衬底上形成单晶硅层时，会在硅层的表面上产生条纹状的图案(不均匀)。这种不均匀引发后面形成的半导体元件的特性不均匀，而成为使半导体装置的成品率降低的主要因素。例如，当制造用于显示装置的面板时等，作为开关元件的半导体元件的特性不均匀给显示品质带来的影响是极为严重的。
发明内容
鉴于上述问题，本发明的一个方式的目的之一在于抑制当通过贴合玻璃衬底和单晶半导体衬底制造SOI衬底时产生的条纹状的图案(不均匀)。并且，本发明的另一目的在于通过抑制上述不均匀的产生来提供高品质的半导体装置。
在本发明的一个方式中，当通过贴合制造SOI衬底时，在贴合的表面的一部分(特别是边缘部)预先设置凹部或凸部，来意图性地形成不贴合的区域。此外，当在后面形成半导体元件时去除形成在该区域中的单晶半导体层。下面进行详细的说明。
本发明之一为一种半导体装置的制造方法，其包括如下步骤：对单晶半导体衬底照射加速了的离子以在单晶半导体衬底形成脆化区；在形成在单晶半导体衬底的绝缘层的表面的对应于单晶半导体衬底的边缘部的区域形成凹部或凸部；隔着绝缘层贴合单晶半导体衬底和支撑衬底；通过热处理，在脆化区中分离单晶半导体衬底来在支撑衬底上形成单晶半导体层；以及当对单晶半导体层进行构图以形成半导体元件时，去除对应于边缘部的区域的单晶半导体层。
本发明之另一为一种半导体装置的制造方法，其包括如下步骤：对单晶半导体衬底照射加速了的离子以在单晶半导体衬底形成脆化区；在形成在支撑衬底的绝缘层的表面的与单晶半导体衬底的边缘部贴合的区域形成凹部或凸部；隔着绝缘层贴合单晶半导体衬底和支撑衬底；通过进行热处理，在脆化区中分离单晶半导体衬底来在支撑衬底上形成单晶半导体层；以及当通过对单晶半导体层进行构图以形成岛状半导体层时，去除对应于边缘部的区域的单晶半导体层。
本发明之另一为一种半导体装置的制造方法，其包括如下步骤：对单晶半导体衬底照射加速了的离子以在单晶半导体衬底形成脆化区；在支撑衬底表面的与单晶半导体衬底的边缘部贴合的区域形成凹部或凸部；隔着绝缘层贴合单晶半导体衬底和支撑衬底；通过进行热处理，在脆化区中分离单晶半导体衬底来在支撑衬底上形成单晶半导体层；当通过对单晶半导体层进行构图以形成岛状半导体层时，去除对应于边缘部的区域的单晶半导体层。
在上述步骤中，优选对单晶半导体层照射激光以提高单晶半导体层的特性。此外，作为支撑衬底，可以使用玻璃衬底。
注意，在本说明书中，单晶是指在注目于某个晶轴时，该晶轴的方向在样品的任何部分都朝向相同方向的结晶，并且是指结晶和结晶之间不存在晶界的结晶。注意，在本说明书中，即使包含结晶缺陷或悬空键，只要是如上述那样晶轴方向一致且不存在晶界的结晶，则都视为单晶。另外，单晶半导体层的再单晶化是指具有单晶结构的半导体层经过与其单晶结构不同的状态(例如，液相状态)再次具有单晶结构的情况。或者，单晶半导体层的再单晶化还可以是指使单晶半导体层再结晶化来形成单晶半导体层的情况。
在本说明书中，半导体装置是指能够通过利用半导体特性而工作的所有装置，电光装置、半导体电路及电子设备都包括在半导体装置的范畴内。
在本说明书中，显示装置包括发光装置、液晶显示装置。发光装置包括发光元件，液晶显示装置包括液晶元件。其灰度由电流或电压控制的元件都包括在发光元件的范畴内，具体包括无机EL(电致发光)和有机EL等。
在本发明的一个方式中，通过在贴合的表面的一部分(边缘部)预先设置凹部或凸部，来意图性地形成不贴合的区域。由此，可以缓和起因于热处理的衬底的膨胀及收缩的应力的产生。而且，可以抑制产生在单晶半导体层的条纹状的图案(不均匀)。
另外，单晶半导体层的边缘部有起因于单晶半导体衬底的结构的贴合强度不足的倾向。因此，当形成半导体元件时去除半导体层的边缘部。此时也可以将设置有凹部或凸部的区域的半导体层一起去除，所以上述凹部或凸部不会给半导体装置带来不良影响。
附图说明
图1A至1F是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图2A至2C是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图3A和3B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
图4A至4G是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图5A至5D是示出SOI衬底及半导体装置的制造方法的一例的截面图；
图6A和6B是示出SOI衬底及半导体装置的制造方法的一例的平面图；
图7A至7D是示出半导体装置(晶体管)的制造方法的一例的截面图；
图8A至8D是示出半导体装置(晶体管)的制造方法的一例的截面图；
图9A和9B分别是示出半导体装置(晶体管)的一例的平面图及截面图；
图10A至10H是示出使用半导体装置的电子设备的图；
图11A至11C是示出使用半导体装置的电子设备的图。
具体实施方式
下面，将参照附图说明本发明的实施方式。但是，本发明可以以多个不同形式来实施，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在本实施方式所记载的内容中。注意，在用来说明实施方式的所有附图中，使用相同的附图标记来表示相同的部分或具有相同的功能的部分，而省略其重复说明。
实施方式1
在本实施方式中，对半导体衬底(SOI衬底)及使用其的半导体装置的制造方法的一例，参照附图进行说明。具体而言，说明制造在支撑衬底上设置有单晶半导体层的半导体衬底的情况。
首先，准备支撑衬底100和单晶半导体衬底110(参照图1A、图1B)。
作为支撑衬底100，可以使用由绝缘体构成的衬底。具体而言，可举出用于电子工业的各种玻璃衬底诸如铝硅酸盐玻璃、铝硼硅酸盐玻璃、钡硼硅酸盐玻璃等、石英衬底、陶瓷衬底、蓝宝石衬底。另外，在上述玻璃衬底中，通常通过使其包含大量的多硼酸(B2O3)来提高玻璃的耐热性。但是，通过使其包含其量大于硼酸的氧化钡(BaO)，可以获得更实用的耐热玻璃。因此，优选使用包含其量大于B2O3的BaO的玻璃衬底。此外，还可以使用单晶半导体衬底(例如，单晶硅衬底等)作为支撑衬底100。在本实施方式中，说明使用玻璃衬底作为支撑衬底100的情况。通过使用可实现大面积化且廉价的玻璃衬底作为支撑衬底100，可以谋求实现低成本化。
至于上述支撑衬底100，优选预先对其表面进行清洗。具体而言，使用盐酸和过氧化氢以及纯水的混合液(HPM)、硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、氢氟酸(DHF)等对支撑衬底100进行超声波清洗。通过这种清洗处理，可以提高支撑衬底100表面的平坦性并去除残留在支撑衬底100表面的研磨粒子等。
作为单晶半导体衬底110，例如可以使用由第14族元素构成的单晶半导体衬底诸如单晶硅衬底、单晶锗衬底、单晶硅锗衬底等。此外，也可以使用诸如砷化镓、磷化铟等的化合物半导体衬底。作为市场上出售的硅衬底，典型的是直径为5英寸(125mm)、直径为6英寸(150mm)、直径为8英寸(200mm)、直径为12英寸(300mm)、直径为16英寸(400mm)的圆形的硅衬底。注意，单晶半导体衬底110的形状不局限于圆形，例如也可以加工为矩形等而使用。此外，可以通过CZ法及FZ(浮区)法制造单晶半导体衬底110。
从去除污染物的观点来看，优选预先使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、盐酸和过氧化氢以及纯水的混合液(HPM)、氢氟酸(DHF)等对单晶半导体衬底110的表面进行清洗。此外，也可以通过交替喷出氢氟酸和臭氧水进行清洗。
接着，在离单晶半导体衬底110的表面有预定的深度处形成结晶结构受到损伤的脆化区112。然后，隔着绝缘层114贴合支撑衬底100和单晶半导体衬底110(参照图1C、图1D)。
在此，在本实施方式中，在绝缘层114的表面的对应于单晶半导体衬底110的边缘部的区域中形成凹部140(或凸部)，来意图性地形成支撑衬底100和单晶半导体衬底110不贴合的部分(参照图1C)。由此，可以缓和因当贴合时的热处理等产生的应力而抑制在半导体层产生的条纹状的图案(不均匀)。
另外，在本实施方式中，通过在绝缘层114中形成凹部140来形成缓和应力的结构，但是本发明的一个方式不被解释为仅限定该结构。也可以形成凸部代替凹部。作为凹部的制造方法，有在形成绝缘层114之后的构图、利用激光照射等的打标(marking)等。此外，作为凸部的形成方法，有在形成绝缘层114之后的构图、以及将适当大小的粒子附着到绝缘层114的表面的方法等。
在上述结构中，可以通过对单晶半导体衬底110照射具有动能的氢等的离子来形成脆化区112。
此外，可以使用氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜等的绝缘层的单层或叠层形成绝缘层114。可以通过热氧化法、CVD法、溅射法等形成这些膜。
注意，在本说明书中，氧氮化硅指的是在其组成上氧含量多于氮含量的物质，其例如包含：50原子％以上且70原子％以下的氧；0.5原子％以上且15原子％以下的氮；25原子％以上且35原子％以下的硅；以及0.1原子％以上且10原子％以下的氢。另外，氮氧化硅指的是在其组成上氮含量多于氧含量的物质，其例如包含：5原子％以上且30原子％以下的氧；20原子％以上且55原子％以下的氮；25原子％以上且35原子％以下的硅；以及10原子％以上且30原子％以下的氢。但是，上述范围是为当利用卢瑟福背散射光谱学法(RBS：Rutherford Backscattering Spectrometry)或氢前方散射法(HFS：Hydrogen Forward Scattering)来测定时的范围。此外，结构元素的含有比率的总和不超过100原子％。
另外，在贴合支撑衬底100和单晶半导体衬底110之前，优选对贴合的表面，即本实施方式中的形成在单晶半导体衬底110上的绝缘层114和支撑衬底100进行表面处理。通过进行表面处理，可以提高绝缘层114和支撑衬底100的接合强度。
作为表面处理，可以举出湿处理、干处理或湿处理和干处理的组合。也可以组合不同的湿处理或不同的干处理而进行表面处理。
作为湿处理，可举出使用臭氧水的臭氧处理(臭氧水清洗)、兆频超声波清洗或二流体清洗(将纯水和添加有氢的水等的功能性水与氮等的载流子气体一起喷射的方法)等。作为干处理，可举出紫外线处理、臭氧处理、等离子体处理、偏压施加等离子体处理或自由基处理等。通过对被处理体(单晶半导体衬底、形成在单晶半导体衬底上的绝缘层、支撑衬底或形成在支撑衬底上的绝缘层)进行上述那样的表面处理来发挥提高被处理体表面的亲水性及清洁性的效果。其结果是，可以提高衬底之间的接合强度。
湿处理有效于去除附着到被处理体表面的大的尘屑等。而干处理有效于去除或分解附着到被处理体表面的有机物等的小的尘屑。在此，当在对被处理体进行紫外线处理等的干处理之后进行清洗等的湿处理时，可以使被处理表面清洁化及亲水化，并能抑制被处理体表面的水印(water mark)，所以是优选的。
此外，作为干处理，优选进行使用臭氧或单态氧等的处于活性状态的氧的表面处理。借助于臭氧或单态氧等的处于活性状态的氧，可以有效地去除或分解附着到被处理体表面的有机物。另外，通过对于臭氧或单态氧等的处于活性状态的氧组合利用包括紫外线中的低于200nm的波长的光的处理，可以更有效地去除附着到被处理体表面的有机物。下面进行具体的说明。
例如，通过在包含氧的气氛下照射紫外线，进行被处理体的表面处理。通过在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光和包括紫外线中的200nm以上的波长的光，可以生成臭氧和单态氧。此外，通过照射包括紫外线中的低于180nm的波长的光，可以生成臭氧和单态氧。
示出通过在包含氧的气氛下照射包括低于200nm的波长的光及包括200nm以上的波长的光，来发生的反应的例子。
O2+hv(λ1nm)→O(3P)+O(3P)  ...(1)
O(3P)+O2→O3               ...(2)
O3+hv(λ2nm)→O(1D)+O2     ...(3)
在上述反应式(1)中，通过在包含氧(O2)的气氛下照射包括低于200nm的波长(λ1nm)的光(hv)，生成基态的氧原子(O(3P))。接着，在反应式(2)中，基态的氧原子(O(3P))和氧(O2)起反应而生成臭氧(O3)。而且，通过在反应式(3)中，在包含所生成的臭氧(O3)的气氛下照射包括200nm以上的波长(λ2nm)的光，生成激发态的单态氧O(1D)。通过在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光，生成臭氧，并通过照射包括200nm以上的波长的光，分解臭氧来生成单态氧。例如可以通过在包含氧的气氛下照射低压汞灯(λ1＝185nm，λ2＝254nm)进行上述表面处理。
此外，示出在包含氧的气氛下照射包括低于180nm的波长的光发生的反应的例子。
O2+hv(λ3nm)→O(1D)+O(3P)   ...(4)
O(3P)+O2→O3                ...(5)
O3+hv(λ3nm)→O(1D)+O2      ...(6)
在上述反应式(4)中，通过在包含氧(O2)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧O(1D)和基态的氧原子(O(3P))。接着，在反应式(5)中，基态的氧原子(O(3P))和氧(O2)起反应来生成臭氧(O3)。在反应式(6)中，通过在包含所生成的臭氧(O3)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧和氧。通过在包含氧的气氛下照射包括紫外线中的低于180nm的波长的光，生成臭氧并分解臭氧或氧来生成单态氧。例如，可以通过在包含氧的气氛下照射Xe受激准分子UV灯进行上述那样的表面处理。
可以利用包括低于200nm的波长的光来切断附着到被处理体表面的有机物等的化学键，并可以利用臭氧或单态氧来对附着到被处理体表面的有机物及切断化学键的有机物等进行氧化分解而去除。通过进行上述那样的表面处理，可以进一步提高被处理体表面的亲水性及清洁性，并实现绝缘层114和支撑衬底100的优良的接合。
接着，通过进行热处理在脆化区112中进行分离，并在支撑衬底100上隔着绝缘层114设置单晶半导体层116(参照图1E、图1F)。
通过进行热处理，使所添加的元素析出到形成在脆化区112的微小的孔中，且使内部的压力升高。由于压力的升高而在脆化区112中产生裂缝，因此单晶半导体衬底110沿着脆化区112分离。因为绝缘层114是与支撑衬底100接合着的，所以在支撑衬底100上残留有从单晶半导体衬底110分离的单晶半导体层116。注意，因为在凹部140(或凸部)中不进行贴合，所以在支撑衬底100的对应于凹部140的区域中不形成单晶半导体层116。由此，可以缓和因上述热处理而产生的膜的应力的影响，而可以抑制在半导体层产生条纹状的图案(不均匀)。
接着，通过对单晶半导体层116的表面照射激光132，形成表面的平坦性提高且缺陷减少的单晶半导体层118(参照图2A、图2B、图3A)。注意，图2B对应于沿着图3A的A-B的截面。对于激光132的照射气氛没有特别的限制，但是通过在惰性气氛下或在减压气氛下进行照射，与在大气气氛下进行照射的情况相比，可以提高单晶半导体层118的表面的平坦性。
另外，借助于激光132的照射的单晶半导体层116的熔化优选是部分熔化。这是因为如下缘故：在进行完全熔化时，因在成为液相之后产生的无秩序的核使微晶化进展而使晶性降低。另一方面，由于在进行部分熔化时，可以根据不熔化的固相部分使结晶成长，因此与对单晶半导体层116进行完全熔化的情况相比，可以提高结晶品质。此外，可以抑制从绝缘层114引入氧及氮等。注意，上述步骤中的部分熔化是指将通过激光照射的单晶半导体层116熔化的深度设定为比与绝缘层114侧的界面的深度浅(也就是，设定为比单晶半导体层116的厚度浅)的情况。换言之，是指单晶半导体层116的上层熔化而成为液相，但是下层不熔化而保持固相状态的情况。此外，完全熔化是指单晶半导体层116熔化到与绝缘层114的界面而变成液体状态的情况。
至于上述激光的照射，优选使用脉冲振荡激光。这是因为其可以瞬间地振荡高能的脉冲激光，从而容易制造出部分熔化状态。振荡频率优选为1Hz以上且10MHz以下左右，但是不局限于此。作为上述脉冲振荡激光，有Ar激光、Kr激光、受激准分子(ArF、KrF、XeCl)激光、CO2激光、YAG激光、YVO4激光、YLF激光、YAlO3激光、GdVO4激光、Y2O3激光、红宝石激光、变石激光、Ti：蓝宝石激光、铜蒸汽激光、金蒸汽激光等。另外，若是能够进行部分熔化，则也可以使用连续振荡激光。作为连续振荡激光，有Ar激光、Kr激光、CO2激光、YAG激光、YVO4激光、YLF激光、YAlO3激光、GdVO4激光、Y2O3激光、红宝石激光、变石激光、Ti：蓝宝石激光、氦镉激光等。
至于激光132的波长，需要选择被单晶半导体层116吸收的波长。考虑到激光的趋肤深度(skin depth)等来决定该波长，即可。例如，可以设定为250nm以上且700nm以下的范围内。另外，考虑到激光132的波长、激光的趋肤深度、单晶半导体层116的厚度等来可以决定激光132的能量密度。将激光132的能量密度例如设定为300mJ/cm2以上且800mJ/cm2以下的范围内，即可。此外，上述能量密度的范围是将XeCl受激准分子激光(波长：308nm)用作脉冲振荡激光的情况下的一例。
可以在如大气气氛那样的包含氧的气氛或如氮气氛或氩气分那样的惰性气氛下进行激光132的照射。为了在惰性气氛中照射激光132，在具有气密性的反应室中照射激光132并控制该反应室中的气氛，即可。在不使用反应室的情况下，通过对激光132的被照射面喷射氮气体等的惰性气体，可以形成惰性气氛。
另外，与在大气气氛下相比，在氮等的惰性气氛下进行的激光照射的提高单晶半导体层118的平坦性的效果更高。此外，与在大气气氛下相比，在惰性气氛下抑制裂缝、皱纹的发生的效果更高，并且激光132可以使用的能量密度的范围变大。另外，也可以在减压气氛下进行激光132的照射。在减压气氛下照射激光132可以获得与在惰性气氛下的照射相等的效果。
虽然在本实施方式中，在进行用于单晶半导体层116的分离的热处理之后紧接着进行激光132的照射处理，但是本发明的一个方式不被解释为仅局限于此。既可以在进行用于单晶半导体层116的分离的热处理之后进行蚀刻处理来去除单晶半导体层116表面的缺陷多的区域，然后进行激光132的照射处理，又可以在提高单晶半导体层116表面的平坦性之后进行激光132的照射处理。另外，作为上述蚀刻处理，可以使用湿蚀刻或干蚀刻。
此外，虽然在本实施方式中没有图示，但是也可以如上所述那样，在照射激光132之后进行用来减少单晶半导体层118的厚度的薄膜化工序。至于单晶半导体层118的薄膜化，可以采用干蚀刻或湿蚀刻，还可以采用组合双方的方法。
通过上述工序，可以获得条纹状的图案(不均匀)减少的优质的SOI衬底。
然后，当对单晶半导体层118进行构图以使它成为岛状半导体层120时，去除上述对应于边缘部的区域(形成凹部140(或凸部)的区域的近旁)的单晶半导体层118(参照图2C、图3B)。另外，图2C对应于沿着图3B的A-B的截面。在此，去除对应于单晶半导体层118的边缘部的区域，这是因为在该区域中由于贴合强度不够而产生剥离的可能性增高的缘故。由于表面抛光处理而使单晶半导体衬底表面的端部为具有曲率的表面形状(称为塌边(Edge Roll Off))，因此在该区域中贴合强度不够。
然后，使用上述岛状半导体层制造半导体装置。在后面的实施方式中详细地描述半导体装置的具体的制造方法。
在本发明的一个方式中，当通过贴合制造SOI衬底时，在贴合的表面的一部分(边缘部)预先设置凹部或凸部来意图性地形成不贴合的区域。由此，可以缓和因热处理而产生的衬底的膨胀及收缩导致的应力的产生，所以可以抑制在单晶半导体层中产生条纹状的图案(不均匀)。
此外，因为当形成半导体元件时可以去除设置有凹部或凸部的区域的半导体层，所以可以抑制凹部或凸部给半导体装置带来的不良影响。
再者，如本实施方式所示，在本发明的一个方式中，通过在绝缘层114表面的对应于半导体衬底110的边缘部的区域中形成凹部140来意图性地形成支撑衬底100和单晶半导体衬底110不贴合的区域(参照图1C)，可以当在脆化区112中分离单晶半导体衬底110时制造分离的开端。因此，可以抑制因分离而形成的单晶半导体层116的表面粗糙。
注意，虽然在本实施方式中示出在单晶半导体层周边部的四个地方配置凹部(或凸部)的结构(参照图3A)，但是本发明的一个方式不局限于此。适当地设定凹部(或凸部)的数量、配置等，即可。例如，可以在对应于单晶半导体层的角部的区域形成凹部(或凸部)。此外，当考虑到提高后面的半导体装置的成品率时，可以说尤其优选在后面要被去除的区域中预先形成上述凹部或凸部(参照图3B)。
本实施方式所示的结构可以与本说明书的其他实施方式所示的结构适当地组合而使用。
实施方式2
在本实施方式中，参照附图说明半导体衬底(SOI衬底)及使用其的半导体装置的制造方法的另一例。
首先，准备支撑衬底100(参照图4A)。关于支撑衬底100的详细说明可以参照实施方式1，所以在此省略详细说明。
接着，在支撑衬底100的表面形成含氮层102(例如，氮化硅膜(SiNx)及氮氧化硅膜(SiNxOy)(x＞y)等的含有氮的绝缘膜)(参照图4B)。
在本实施方式中形成的含氮层102成为后面用来贴合单晶半导体层的层(接合层)。此外，含氮层102用作阻挡层，以防止包含在支撑衬底的钠(Na)等的杂质扩散到单晶半导体层。
如上所述，由于在本实施方式中将含氮层102用作接合层，因此优选将含氮层102的表面形成得具有预定的平坦性。具体而言，将含氮层102形成为：表面的平均面粗糙度(Ra)为0.5nm以下，均方根粗糙度(Rms)为0.60nm以下，更优选的是，表面的平均面粗糙度为0.35nm以下，均方根粗糙度为0.45nm以下。厚度设定为10nm以上且200nm以下的范围内，优选设定为50nm以下且100nm以下的范围内。像这样，通过预先提高表面的平坦性，可以防止单晶半导体层的接合不良。
接着，准备单晶半导体衬底110(参照图4C)。注意，虽然在本实施方式中采用在有关上述支撑衬底100的工序之后进行有关下面的单晶半导体衬底110的工序的结构，但是这是为方便起见，而本发明的一个方式不被解释为仅局限于该顺序。此外，由于关于单晶半导体衬底110的详细说明，可以参照实施方式1，因此在此省略详细说明。
从去除污染物的观点来看，优选的是，使用硫酸和过氧化氢以及纯水的混合液(SPM)、氨水和过氧化氢以及纯水的混合液(APM)、盐酸和过氧化氢以及纯水的混合液(HPM)、氢氟酸(DHF)等对单晶半导体衬底100的表面进行清洗。也可以交替喷出氢氟酸和臭氧水而进行清洗。
接着，在单晶半导体衬底110的表面上形成氧化膜115。
作为氧化膜115，例如可以使用氧化硅膜、氧氮化硅膜等的单层、或者层叠这些的膜而形成的叠层。作为上述氧化膜115的制造方法，有热氧化法、CVD法或溅射法等。此外，在通过使用CVD法形成氧化膜115的情况下，从生产率的观点来看，使用四乙氧基硅烷(简称；TEOS：化学式Si(OC2H5)4)等的有机硅烷形成氧化硅膜是优选的。
在本实施方式中，通过对单晶半导体衬底110进行热氧化处理来形成氧化膜115(在此，SiOx膜)。优选在氧化气氛中添加卤素进行热氧化处理。
例如，通过在添加有氯(Cl)的氧化气氛中对单晶半导体衬底110进行热氧化处理，可以形成氯氧化了的氧化膜115。在此情况下，氧化膜115为包含氯原子的膜。
包含在氧化膜115中的氯原子在其氧化膜115中形成歪曲。其结果是，氧化膜115对水分的吸收率提高，且水分的扩散速度增大。换言之，由于可以在氧化膜115的表面存在有水分的情况下，将存在于该表面上的水分快速地吸收到氧化膜115中而扩散，因此可以减少水分的存在所引起的贴合不良。
此外，通过使氧化膜115包含氯原子来俘获外来的杂质的重金属(例如，Fe、Cr、Ni、Mo等)，从而可以防止单晶半导体衬底110被污染。另外，在与支撑衬底贴合之后，通过固定来自支撑衬底的Na等的杂质来可以防止单晶半导体衬底110被污染。
此外，氧化膜115所包含的卤素原子不局限于氯原子。也可以使氧化膜115包含氟原子。作为对单晶半导体衬底110表面进行氟氧化的方法，有在将单晶半导体衬底110表面浸渗在HF溶液中之后在氧化气氛中进行热氧化处理的方法、以及将NF3添加到氧化气氛中进行热氧化处理的方法等。
接着，通过对单晶半导体衬底110照射由电场加速了的离子130，在单晶半导体衬底110的预定的深度处形成结晶结构受到损伤的脆化区112(参照图4D)。作为形成脆弱区112的区域的深度，可以根据离子130的动能、电荷、质量、离子130的入射角等来调节。在与离子130的平均侵入深度大略相同深度的区域中形成脆弱区112。由此，根据添加离子130的深度，调节从单晶半导体衬底110分离的单晶半导体层的厚度。将平均侵入深度调节为使单晶半导体层的厚度为10nm以上且500nm以下，优选为50nm以上且200nm以下左右，即可。
可以使用离子掺杂装置或离子注入装置进行上述离子照射处理。作为离子掺杂装置的典型例子，有将使工艺气体等离子体激发而产生的所有离子种照射到被处理体的非质量分离型的装置。在该装置中，其不对等离子体中的离子种进行质量分离而将它照射到被处理体。针对于此，离子注入装置是质量分离型的装置。在离子注入装置中，对等离子体中的离子种进行质量分离，并将某个特定的质量的离子种照射到被处理体。
在本实施方式中，说明使用离子掺杂装置将氢添加到单晶半导体衬底110的例子。作为源气体，使用包含氢的气体。至于照射的离子，优选提高H3 +的比例。具体而言，相对于H+、H2 +、H3 +的总量，H3 +的比例为50％以上(更优选为80％以上)。通过提高H3 +的比例，可以提高离子照射的效率。
另外，在使用离子掺杂装置的情况下，有重金属同时被添加的忧虑。但是，通过隔着含有卤素原子的氧化膜115照射离子，可以如上所述那样防止这些重金属对单晶半导体衬底110造成污染。
接着，在氧化膜115表面的对应于单晶半导体衬底110的边缘部的区域中形成凹部140(或凸部)来意图性地形成支撑衬底100和单晶半导体衬底110不贴合的部分(参照图4E)。由此，可以缓和因贴合时的热处理等而产生的应力，并抑制在半导体层中产生条纹状的图案(不均匀)。
虽然在本实施方式中形成通过在氧化膜115形成凹部140来缓和应力的结构，但是本发明的一个方式不被解释为仅局限于此。也可以形成凸部而代替凹部。作为凹部的制造方法，有在形成氧化膜115之后的构图、以及利用激光照射等的打标等。此外，作为凸部的形成方法，有在形成氧化膜115之后的构图、以及使适当大小的粒子附着到氧化膜115的表面的方法等。
此外，虽然在本实施方式中采用在单晶半导体衬底110一侧(氧化膜115)形成凹部140的结构，但是本发明的一个方式不被解释为仅局限于此。也可以在支撑衬底100一侧(含氮层102)的对应的区域中形成凹部或凸部。
接着，使支撑衬底100的表面和单晶半导体衬底110的表面相对，并使含氮层102的表面和氧化膜115的表面接合(参照图4F)。
在此，在隔着含氮层102和氧化膜115使支撑衬底100和单晶半导体衬底110密接之后，对单晶半导体衬底110的一处施加1N/cm2以上且500N/cm2以下左右的压力，优选施加11N/cm2以上且20N/cm2以下左右的压力。据此，从施加压力的部分含氮层102和氧化膜115开始接合并自发地形成接合，然后使接合扩展于整个面。该接合工序利用范德华力和氢键作用，可以在常温下进行。
另外，在贴合支撑衬底100和单晶半导体衬底110之前，优选对贴合的表面，即本实施方式中的形成在单晶半导体衬底110上的氧化膜115和形成在支撑衬底100上的含氮层102进行表面处理。通过进行表面处理，可以提高含氮层102和氧化膜115的接合强度。
作为表面处理，可以举出湿处理、干处理或湿处理和干处理的组合。也可以组合不同的湿处理或不同的干处理而进行表面处理。
作为湿处理，可举出使用臭氧水的臭氧处理(臭氧水清洗)、兆频超声波清洗或二流体清洗(将纯水和添加有氢的水等的功能性水与氮等的载流子气体一起喷附的方法)等。作为干处理，可举出紫外线处理、臭氧处理、等离子体处理、偏压施加等离子体处理或自由基处理等。通过对被处理体(单晶半导体衬底、形成在单晶半导体衬底上的绝缘层、支撑衬底或形成在支撑衬底上的绝缘层)进行上述那样的表面处理来发挥提高被处理体表面的亲水性及清洁性的效果。其结果是，可以提高衬底之间的接合强度。
湿处理有效于去除附着到被处理体表面的大的尘屑等。而干处理有效于去除或分解附着到被处理体表面的有机物等的小的尘屑。在此，当在对被处理体进行紫外线处理等的干处理之后进行清洗等的湿处理时，可以使被处理表面清洁化及亲水化，并抑制被处理体表面的水印(water mark)，所以是优选的。
此外，作为干处理，优选进行使用臭氧或单态氧等的处于活性状态的氧的表面处理。借助于臭氧或单态氧等的处于活性状态的氧，可以有效地去除或分解附着到被处理体表面的有机物。另外，通过对于臭氧或单态氧等的处于活性状态的氧组合包括紫外线中的低于200nm的波长的光的处理，可以更有效地去除附着到被处理体表面的有机物。下面进行具体的说明。
例如，通过在包含氧的气氛下照射紫外线，进行被处理体的表面处理。在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光和包括紫外线中的200nm以上的波长的光，可以生成臭氧和单态氧。此外，通过照射包括紫外线中的低于180nm的波长的光，可以生成臭氧和单态氧。
示出通过在包含氧的气氛下照射包括低于200nm的波长的光及包括200nm以上的波长的光来发生的反应的例子。
O2+hv(λ1nm)→O(3P)+O(3P)   ...(1)
O(3P)+O2→O3                ...(2)
O3+hv(λ2nm)→O(1D)+O2      ...(3)
在上述反应式(1)中，通过在包含氧(O2)的气氛下照射包括低于200nm的波长(λ1nm)的光(hv)，生成基态的氧原子(O(3P))。接着，在反应式(2)中，基态的氧原子(O(3P))和氧(O2)起反应而生成臭氧(O3)。而且，通过在反应式(3)中，在包含所生成的臭氧(O3)的气氛下照射包括200nm以上的波长(λ2nm)的光，生成激发态的单态氧O(1D)。通过在包含氧的气氛下照射包括紫外线中的低于200nm的波长的光，生成臭氧，并通过照射包括200nm以上的波长的光，分解臭氧来生成单态氧。例如可以通过在包含氧的气氛下照射低压汞灯(λ1＝185nm，λ2＝254nm)进行上述表面处理。
此外，示出在包含氧的气氛下照射包括低于180nm的波长的光发生的反应的例子。
O2+hv(λ3nm)→O(1D)+O(3P)  ...(4)
O(3P)+O2→O3               ...(5)
O3+hv(λ3nm)→O(1D)+O2     ...(6)
在上述反应式(4)中，通过在包含氧(O2)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧O(1D)和基态的氧原子(O(3P))。接着，在反应式(5)中，基态的氧原子(O(3P))和氧(O2)起反应来生成臭氧(O3)。在反应式(6)中，通过在包含所生成的臭氧(O3)的气氛下照射包括低于180nm的波长(λ3nm)的光，生成激发态的单态氧和氧。通过在包含氧的气氛下照射包括紫外线中的低于180nm的波长的光，生成臭氧并分解臭氧或氧来生成单态氧。例如，可以通过在包含氧的气氛下照射Xe受激准分子UV灯进行上述那样的表面处理。
利用包括低于200nm的波长的光来切断附着到被处理体表面的有机物等的化学键，并利用臭氧或单态氧来对附着到被处理体表面的有机物及切断化学键的有机物等进行氧化分解而去除。通过进行上述那样的表面处理，可以进一步提高被处理体表面的亲水性及清洁性，并实现含氮层102和氧化膜115的优良的接合。
此外，在使含氮层102和氧化膜115接合之后，优选进行热处理以增高接合强度。该热处理的温度为不在脆化区112中产生分离的温度(例如，室温以上且低于400℃)。另外，也可以在该温度范围内一边进行加热一边使含氮层102和氧化膜115接合。作为上述热处理，可以使用加热炉如扩散炉或电阻加热炉等、RTA(快速热退火；RapidThermal Anneal)装置、微波加热装置等。
接着，通过热处理在脆化区112中分离单晶半导体衬底110，并在支撑衬底100上隔着含氮层102及氧化膜115形成单晶半导体层116(参照图4G、图5A)。
借助于上述热处理，使所添加的元素析出到形成在脆化区112的微小的孔中，且使内部的压力升高。由于压力的升高而在脆化区112中产生裂缝，因此单晶半导体衬底110沿着脆化区112分离。因为氧化膜115是与支撑衬底100上的含氮层102接合着的，所以在支撑衬底100上残留有从单晶半导体衬底110分离的单晶半导体层116。注意，因为在凹部140(或凸部)中不进行贴合，所以在支撑衬底100的对应于凹部140的区域中不形成单晶半导体层116。由此，可以缓和因上述热处理而产生的膜的应力的影响而可以抑制在半导体层产生条纹状的图案(不均匀)。
接着，通过对单晶半导体层116的表面照射激光132，形成表面的平坦性提高且缺陷减少的单晶半导体层118(参照图5B、图5C、图6A)。注意，图5C对应于沿着图6A的A-B的截面。对于激光的照射气氛没有特别的限制，但是通过在惰性气氛下或在减压气氛下进行照射，与在大气气氛下进行照射的情况相比，可以提高单晶半导体层118的表面的平坦性。
由于对于激光的照射处理的详细说明，可以参照实施方式1，因此在此省略详细说明。
虽然在本实施方式中，在用于单晶半导体层116的分离的热处理之后紧接着进行激光132的照射处理，但是本发明的一个方式不被解释为仅局限于此。既可以在用于单晶半导体层116的分离的热处理之后进行蚀刻处理来去除单晶半导体层116表面的缺陷多的区域，然后进行激光132的照射处理，又可以在提高单晶半导体层116表面的平坦性之后进行激光132的照射处理。另外，作为上述蚀刻处理，可以使用湿蚀刻或干蚀刻。
此外，虽然在本实施方式中没有图示，但是也可以如上所述那样在照射激光132之后进行用来减少单晶半导体层118的厚度的薄膜化工序。至于单晶半导体层118的薄膜化，可以采用干蚀刻或湿蚀刻，还可以采用组合双方的方法。
通过上述工序，可以获得条纹状的图案(不均匀)减少的优质的SOI衬底。
然后，当对单晶半导体层118进行构图以使它成为岛状半导体层120时，去除上述对应于边缘部的区域(形成凹部140(或凸部)的区域的近旁)的单晶半导体层118(参照图5D、图6B)。另外，图5D对应于沿着图6B的A-B的截面。在此，去除对应于单晶半导体层118的边缘部的区域，这是因为在该区域中由于贴合强度不够而产生剥离的可能性增高的缘故。由于表面抛光处理而使单晶半导体衬底表面的端部为具有曲率的表面形状(称为塌边)，因此在该区域中贴合强度不够。
然后，使用上述岛状半导体层制造半导体装置。在后面的实施方式中详细地描述半导体装置的具体的制造方法。
在本发明的一个方式中，当通过贴合制造SOI衬底时，在贴合的表面的一部分(边缘部)预先设置凹部或凸部来意图性地形成不贴合的区域。由此，可以缓和因热处理而产生的衬底的膨胀及收缩导致的应力的产生，所以可以抑制在单晶半导体层中产生条纹状的图案(不均匀)。
此外，因为当形成半导体元件时可以去除设置有凹部或凸部的区域的半导体层，所以可以抑制凹部及凸部给半导体装置带来的不良影响。
注意，虽然在本实施方式中示出在单晶半导体层周边部的四个地方配置凹部(或凸部)的结构(参照图6A)，但是本发明的一个方式不局限于此。适当地设定凹部(或凸部)的数量、配置等，即可。例如，可以在对应于单晶半导体层的角部的区域形成凹部(或凸部)。此外，当考虑到提高后面的半导体装置的成品率时，可以说尤其优选在后面要被去除的区域中预先形成上述凹部或凸部(参照图6B)。
本实施方式所示的结构可以与本说明书的其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，参照图7A至图9B说明上述实施方式中的半导体装置的制造方法的详细内容。在此，作为半导体装置的一例，说明由多个晶体管构成的半导体装置的制造方法，注意，组合使用下面所示的晶体管来可以形成各种半导体装置。
图7A是示出根据实施方式1制造的半导体衬底的一部分的截面图(参照图2B等)。注意，虽然在本实施方式中，对于使用在实施方式1中制造的半导体衬底制造半导体装置的情况进行说明，但是不用说，也可以使用在实施方式2中制造的半导体衬底。
也可以对半导体层700(对应于图2B中的单晶半导体衬底118)添加p型杂质如硼、铝、镓等或n型杂质如磷、砷等，以便控制TFT的阈值。可以适当地改变添加杂质的区域及添加的杂质种类。例如，对n沟道型TFT的形成区添加p型杂质，而对p沟道型TFT的形成区添加n型杂质。当添加上述杂质时，将剂量设定为1×1015/cm2以上且1×1017/cm2以下左右，即可。
然后，将半导体层700分离为岛状来形成半导体膜702及半导体膜704(参照图7B)。另外，此时去除对应于边缘部的区域(形成凹部(或凸部)的区域的近旁)的单晶半导体层118(参照图2C等)。
接着，覆盖半导体膜702和半导体膜704地形成栅极绝缘膜706(参照图7C)。在此，通过等离子体CVD法形成氧化硅膜的单层。此外，也可以通过以单层结构或叠层结构形成包含氧氮化硅、氮氧化硅、氮化硅、氧化铪、氧化铝、氧化钽等的膜，来形成栅极绝缘膜706。
作为等离子体CVD法之外的制造方法，可以举出溅射法、利用通过高密度等离子体处理的氧化或氮化的方法。高密度等离子体处理例如使用氦、氩、氪、氙等的稀有气体与氧、氧化氮、氨、氮、氢等气体的混合气体来进行。在此情况下，可以通过引入微波来激发等离子体，而生成低电子温度且高密度的等离子体。通过使用由这种高密度的等离子体生成的氧自由基(也有包括OH自由基的情况)或氮自由基(也有包括NH自由基的情况)使半导体膜的表面氧化或氮化，而以与半导体膜相接触的方式形成1nm以上至20nm以下、优选2nm以上至10nm以下的绝缘膜。
因为上述的利用高密度等离子体处理的半导体膜的氧化或氮化是固相反应，所以可以将栅极绝缘膜706和半导体膜702及半导体膜704之间的界面密度设定得极低。另外，通过利用高密度等离子体处理来直接使半导体膜氧化或氮化，可以抑制所形成的绝缘膜的厚度的不均匀。另外，由于半导体膜是单晶，即使是通过利用高密度等离子体处理以固相反应使半导体膜的表面氧化，也可以形成均匀性良好且界面态密度低的栅极绝缘膜。如此，通过将利用高密度等离子体处理形成的绝缘膜用于晶体管的栅极绝缘膜的一部分或全部，可以抑制特性的不均匀。
或者，也可以通过使半导体膜702和半导体膜704热氧化，形成栅极绝缘膜706。像这样，在采用热氧化的情况下，需要使用具有一定程度的耐热性的玻璃衬底。
另外，形成包含氢的栅极绝缘膜706，然后也可以通过以350℃以上且450℃以下的温度进行加热处理，使包含在栅极绝缘膜706中的氢扩散到半导体膜702及半导体膜704中。在此情况下，作为栅极绝缘膜706，可以使用利用等离子体CVD法的氮化硅或氮氧化硅。另外，工艺温度优选为350℃以下。像这样，通过对半导体膜702及半导体膜704供给氢，可以有效地减少半导体膜702中、半导体膜704中、栅极绝缘膜706和半导体膜702的界面以及栅极绝缘膜706和半导体膜704的界面中的缺陷。
接着，通过当在栅极绝缘膜706上形成导电膜之后将该导电膜加工为预定的形状(构图)，在半导体膜702的上方形成电极708，并在半导体膜704的上方形成电极710(参照图7D)。当形成导电膜时，可以采用CVD法、溅射法等。可以使用钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等的材料形成导电膜。此外，既可以使用以上述金属为主要成分的合金材料，又可以使用包含上述金属的化合物。或者，也可以使用对半导体添加有赋予导电性的杂质元素的多晶硅等的半导体材料形成导电膜。
在本实施方式中，使用单层的导电膜形成电极708及电极710。根据本发明的一个方式的半导体装置不局限于该结构。电极708及电极710也可以由层叠的多个导电膜形成。在采用两层结构的情况下，例如将钼膜、钛膜、氮化钛膜等用作下层，将铝膜等用作上层，即可。在采用三层结构的情况下，优选采用钼膜、铝膜和钼膜的叠层结构以及钛膜、铝膜和钛膜的叠层结构等。
另外，也可以使用氧化硅及氮氧化硅等的材料形成当形成电极708及电极710时使用的掩模。虽然在此情况下，需要追加通过对氧化硅膜及氮氧化硅膜等进行构图来形成掩模的工序，但是与抗蚀剂材料相比，当蚀刻时的掩模的厚度减少小，所以可以形成具有更准确的形状的电极708及电极710。此外，也可以不使用掩模而采用液滴喷出法选择性地形成电极708及电极710。在此，液滴喷出法是指通过喷射或喷出包含预定的组成物的液滴而形成预定的图案的方法，因此喷墨法等包括在其范畴内。
另外，也可以通过使用ICP(Inductively Coupled Plasma：感应耦合等离子体)蚀刻法，并且适当地调节蚀刻条件(施加到线圈型电极上的电量、施加到衬底一侧电极的电量、衬底一侧电极温度等)，并通过将导电膜蚀刻成具有所希望的锥形状来形成电极708及电极710。另外，还可以根据掩模形状来控制锥形状。注意，作为蚀刻用气体，可以适当地使用氯类气体如氯、氯化硼、氯化硅或四氯化碳等；氟类气体如四氟化碳、氟化硫或氟化氮等；或氧等。
接着，以电极708及电极710为掩模对半导体膜702、半导体膜704添加赋予一导电型的杂质元素(参照图8A)。在本实施方式中，对半导体膜702添加赋予n型杂质元素(例如，磷、砷)，而对半导体膜704添加赋予p型杂质元素(例如，硼)。另外，当对半导体膜702添加赋予n型的杂质元素时，使用掩模等覆盖要添加p型杂质的半导体膜704，而选择性地进行赋予n型的杂质元素的添加。此外，当对半导体膜704添加赋予p型的杂质元素时，使用掩模等覆盖要添加n型杂质的半导体膜702，而选择性地进行赋予p型的杂质元素的添加。或者，也可以在对半导体膜702及半导体膜704添加赋予p型的杂质元素及赋予n型的杂质元素中的一方之后，只对一方的半导体膜以更高的浓度添加赋予p型的杂质元素及赋予n型的杂质元素中的另一方。通过上述杂质的添加，在半导体膜702中形成杂质区712，并且在半导体膜704中形成杂质区714。
接着，在电极708的侧面形成侧壁716，在电极710的侧面形成侧壁718(参照图8B)。例如，通过覆盖栅极绝缘膜706、电极708及电极710地新形成绝缘膜，并且利用以垂直方向为主体的各向异性刻蚀对该绝缘膜部分地进行蚀刻，而可以形成侧壁716及侧壁718。另外，也可以通过上述各向异性刻蚀对栅极绝缘膜706部分地进行蚀刻。作为用来形成侧壁716及侧壁718的绝缘膜，通过等离子体CVD法及溅射法等形成包含硅、氧化硅、氮化硅、氧氮化硅、氮氧化硅、有机材料等的膜的单层结构或叠层结构，即可。在本实施方式中，通过等离子体CVD法形成100nm厚的氧化硅膜。此外，作为蚀刻气体，可以使用CHF3和氦的混合气体。另外，用来形成侧壁716及侧壁718的工序并不局限于这些工序。
接着，以栅极绝缘膜706、电极708及电极710、侧壁716及侧壁718为掩模对半导体膜702、半导体膜704添加赋予一导电型的杂质元素(参照图8C)。注意，对半导体膜702、半导体膜704以更高的浓度添加与在前面的工序中分别添加的杂质元素相同的导电型的杂质元素。在此，当对半导体膜702添加赋予n型的杂质元素时，使用掩模等覆盖要添加p型杂质的半导体膜704，而选择性地进行赋予n型的杂质元素的添加。另外，当对半导体膜704添加赋予p型的杂质元素时，使用掩模等覆盖要添加n型杂质的半导体膜702，而选择性地进行赋予p型的杂质元素的添加。
通过上述杂质元素的添加，在半导体膜702中形成一对高浓度杂质区720、一对低浓度杂质区722和沟道形成区724。此外，通过上述杂质元素的添加，在半导体膜704中形成一对高浓度杂质区域726、一对低浓度杂质区728和沟道形成区730。高浓度杂质区720和高浓度杂质区726用作源极或漏极，而低浓度杂质区722和低浓度杂质区728用作LDD(轻掺杂漏；Lightly Doped Drain)区。
另外，形成在半导体膜702上的侧壁716和形成在半导体膜704上的侧壁718既可以形成为在载流子移动的方向(所谓平行于沟道长度的方向)上的长度彼此相同，又可以形成为该长度彼此不同。优选将成为p沟道型晶体管的半导体膜704上的侧壁718形成为比成为n沟道型晶体管的半导体膜702上的侧壁716大。这是因为用于在p沟道型晶体管中形成源极及漏极而注入的硼容易扩散，而容易引起短沟道效应的缘故。通过在p沟道晶体管中进一步增加侧壁718的长度，可以对源极和漏极添加高浓度的硼，从而可以实现源极和漏极的低电阻化。
也可以形成使半导体膜702及半导体膜704的一部分硅化物化了的硅化物层，以便使源极及漏极进一步低电阻化。通过将金属接触于半导体膜，并利用加热处理(例如，GRTA法、LRTA法等)使半导体膜中的硅和金属反应而进行硅化物化。作为硅化物层，使用钴硅化物或镍硅化物，即可。在半导体膜702、半导体膜704的厚度薄的情况下，也可以使硅化物反应进展到半导体膜702、半导体膜704的底部。作为可用于进行硅化物化的金属材料，可以举出钛(Ti)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、锆(Zr)、铪(Hf)、钽(Ta)、钒(V)、钕(Nd)、铬(Cr)、铂(Pt)、钯(Pd)等。另外，也可以通过激光照射等形成硅化物层。
根据上述工序，形成n沟道型晶体管732和p沟道型晶体管734。注意，虽然在图8C所示的阶段中没有形成用作源电极或漏电极的导电膜，但是有时将这些用作源电极或漏电极的导电膜包括在内而称为晶体管。
接着，覆盖n沟道型晶体管732、p沟道型晶体管734地形成绝缘膜736(参照图8D)。绝缘膜736不一定需要设置，但是通过形成绝缘膜736，可以防止碱金属、碱土金属等的杂质侵入到n沟道型晶体管732、p沟道型晶体管734。具体而言，优选使用氧化硅、氮化硅、氧氮化硅、氮氧化硅、氮化铝、氧化铝等的材料形成绝缘膜736。在本实施方式中，使用600nm左右厚的氮氧化硅膜作为绝缘膜736。在此情况下，也可以在形成该氮氧化硅膜之后进行上述氢化工序。另外，在本实施方式中，虽然绝缘膜736采用单层结构，但是当然也可以使用叠层结构。例如，在采用两层结构的情况下，可以采用氧氮化硅膜和氮氧化硅膜的叠层结构。
接着，覆盖n沟道型晶体管732、p沟道型晶体管734地在绝缘膜736上形成绝缘膜738。绝缘膜738优选使用聚酰亚胺、丙烯酸、苯并环丁烯、聚酰胺、环氧等的具有耐热性的有机材料形成。此外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、氧化硅、氮化硅、氧氮化硅、氮氧化硅、PSG(磷硅酸盐玻璃)、BPSG(硼磷硅酸盐玻璃)、矾土等。在此，硅氧烷类树脂相当于以硅氧烷类材料为初起材料形成的包含Si-O-Si键的树脂。作为硅氧烷类树脂的取代基，除了氢以外，还可以具有选自氟、烷基、芳香烃中的一种。注意，也可以通过层叠多个由上述材料形成的绝缘膜，来形成绝缘膜738。
绝缘膜738可以根据其材料通过CVD法、溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷出法(喷墨法、丝网印刷、胶版印刷等)、刮刀、辊涂机、幕涂机、刮刀涂布机等来形成。
接着，在绝缘膜736及绝缘膜738中形成使半导体膜702、半导体膜704的一部分露出的接触孔。然后，形成通过该接触孔接触于半导体膜702的导电膜740及导电膜742以及接触于半导体膜704的导电膜744及导电膜746(参照图9A)。导电膜740、导电膜742、导电膜744、导电膜746用作晶体管的源电极或漏电极。另外，在本实施方式中，作为用来形成接触孔的蚀刻的气体，使用CHF3和He的混合气体，但是不局限于此。
可以通过CVD法或溅射法等形成导电膜740、导电膜742、导电膜744、导电膜746。具体地，作为导电膜740、导电膜742、导电膜744、导电膜746，可以使用铝(Al)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、镍(Ni)、铂(Pt)、铜(Cu)、金(Au)、银(Ag)、锰(Mn)、钕(Nd)、碳(C)、硅(Si)等。另外，既可以使用以上述材料为主要成分的合金，又可以使用包含上述材料的化合物。此外，导电膜740、导电膜742、导电膜744、导电膜746可以采用单层结构或叠层结构。
作为以铝为主要成分的合金的例子，可以举出以铝为主要成分的包含镍的合金。此外，也可以举出以铝为主要成分的包含镍和碳、硅中的一方或者双方的合金。因为铝、铝硅(Al-Si)具有低电阻值并廉价，所以优选将其用作形成导电膜740、导电膜742、导电膜744、导电膜746的材料。特别地，优选使用铝硅，这是因为其可以抑制进行构图时的因抗蚀剂焙烧而产生的小丘。另外，也可以使用对铝混入0.5％左右的Cu的材料代替硅。
当导电膜740、导电膜742、导电膜744、导电膜746为叠层结构时，可以采用如下叠层结构，例如：阻挡膜、铝硅膜和阻挡膜的叠层结构；阻挡膜、铝硅膜、氮化钛膜和阻挡膜的叠层结构等。注意，阻挡膜是指使用钛、钛的氮化物、钼或钼的氮化物等形成的膜。通过以在阻挡膜之间夹着铝硅膜的方式形成导电膜，可以进一步防止铝或铝硅中的小丘的产生。此外，当使用还原性高的元素的钛形成阻挡膜时，即使在半导体膜702和半导体膜704上形成有薄的氧化膜，包含在阻挡膜中的钛也会将该氧化膜还原，而可以实现导电膜740及导电膜742和半导体膜702之间、以及导电膜744及导电膜746和半导体膜704之间的优良的接触。此外，也可以层叠多个阻挡膜而使用。在此情况下，例如导电膜740、导电膜742、导电膜744、导电膜746也可以采用如从下层层叠钛、氮化钛、铝硅、钛、氮化钛那样的五层结构或更多层的叠层结构。
此外，还可以将利用化学气相成长法由WF6气体和SiH4气体形成的硅化钨用作导电膜740、导电膜742、导电膜744、导电膜746。另外，也可以将通过对WF6进行氢还原而形成的钨用作导电膜740、导电膜742、导电膜744、导电膜746。
另外，导电膜740及导电膜742连接到n沟道型晶体管732的高浓度杂质区720。导电膜744及导电膜746连接到p沟道型晶体管734的高浓度杂质区726。
图9B示出图9A所示的n沟道型晶体管732和p沟道型晶体管734的平面图。在此，图9B的沿A-B的截面对应于图9A。但是。在图9B中，为了简便起见而省略导电膜740、导电膜742、导电膜744、导电膜746、绝缘膜736、绝缘膜738等。
另外，虽然在本实施方式中例示出n沟道型晶体管732和p沟道型晶体管734分别包括一个用作栅电极的电极的情况(具有电极708、电极710的情况)，但是本发明的一个方式不限于该结构。根据本发明的一个方式制造的晶体管也可以具有多栅结构，其中包括多个用作栅电极的电极并且该多个电极彼此电连接。
在本实施方式中，使用单晶半导体层形成晶体管。据此，与使用非晶半导体层及非单晶半导体层等的情况相比，晶体管的开关速度提高。再者，由于在本实施方式中使用没有条纹状的不均匀的优良的单晶半导体层，因此可以充分地抑制晶体管之间的特性不均匀。由此，可以提供特性优良的半导体装置。
注意，本实施方式所示的结构可以与本说明书中的其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中参照图10A至10H以及图11A至11C说明在上述实施方式中制造的半导体装置，特别是，使用显示装置的电子设备。
作为通过使用半导体装置(特别是显示装置)而制造的电子设备，可以举出摄像机、数码相机等的影像拍摄装置、护目镜式显示器(头戴式显示器)、导航系统、声音再现装置(汽车音响组件等)、计算机、游戏机、便携式信息终端(移动计算机、手机、便携式游戏机或电子图书等)、具备记录媒体的图像再现装置(具体来说，再现诸如数字视频光盘(DVD)之类的记录媒体并具备能够显示其图像的显示器的装置)等。
图10A示出电视接收器或个人计算机的监视器。其包括框体1601、支撑台1602、显示部1603、扬声器部1604、视频输入端子1605等。在显示部1603中使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的电视接收机或个人计算机的监视器。
图10B示出数码相机。在主体1611的正面部分设置有图像接收部1613。在主体1611的上面部分设置有快门按钮1616。另外，在主体1611的背面部分设置有显示部1612、操作键1614以及外部连接端口1615。在显示部1612中使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的数码相机。
图10C示出笔记型个人计算机。主体1621设置有键盘1624、外部连接端口1625以及定位装置1626。此外，主体1621安装有具有显示部1623的框体1622。在显示部1623中使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的笔记型个人计算机。
图10D示出便携式计算机，其包括主体1631、显示部1632、开关1633、操作键1634、红外线端口1635等。在显示部1632中设置有源矩阵显示装置。在显示部1632中使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的便携式计算机。
图10E示出图像再现装置。在主体1641中设置有显示部1644、记录媒体读取部1645以及操作键1646。在主体1641中安装有包括扬声器部1647及显示部1643的框体1642。在显示部1643及显示部1644中分别使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的图像再现装置。
图10F示出电子图书。在主体1651中设置有操作键1653。此外，主体1651安装有多个显示部1652。在显示部1652中使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的电子图书。
图10G示出摄像机。在主体1661中设置有外部连接端口1664、遥控接收部1665、图像接收部1666、电池1667、声音输入部1668、操作键1669。此外，在主体1661中安装有具有显示部1662的框体1663。在显示部1662中使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以廉价地提供可靠性及性能高的摄像机。
图10H示出手机，其包括主体1671、框体1672、显示部1673、声音输入部1674、声音输出部1675、操作键1676、外部连接端口1677、天线1678等。在显示部1673中使用有根据本发明的一个方式的半导体装置。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的手机。
图11A至11C示出可充当电话和信息终端的便携式电子设备1700的结构的一例。图11A是正视图，图11B是后视图，图11C是展开图。便携式电子设备1700具有电话和信息终端双方的功能，是所谓的智能手机(Smartphone)，它除了能够进行声音通话之外，还能够进行各种数据处理。
便携式电子设备1700由框体1701及框体1702构成。框体1701具备显示部1711、扬声器1712、麦克风1713、操作键1714、定位装置1715、影像拍摄装置用透镜1716、外部连接端子1717等，并且框体1702具备操作键1721、外部存储器插槽1722、影像拍摄装置用透镜1723、灯1724、耳机端子1725等。此外，在框体1701中内置有天线。除了上述结构之外，还可以内置非接触型IC芯片、小型存储装置等。
在显示部1711中安装有根据本发明的一个方式的半导体装置。另外，显示于显示部1711上的图像(及其显示方向)根据便携式电子设备1700的使用方式而变为各种各样。此外，因为在与显示部1711同一个面上具有影像拍摄装置用透镜1716，所以可以进行带有图像的声音通话(所谓的电视电话)。注意，扬声器1712及麦克风1713不局限于声音通话而可以用于录音、再现等。在使用影像拍摄装置用透镜1723(以及灯1724)拍摄静态图像及动态图像的情况下，将显示部1711用作取景器。操作键1714被用于拨打电话/接收电话、电子邮件等简单的信息输入、画面的卷动、光标的移动等。
彼此重叠的框体1701和框体1702(图11A)滑动，如图11C那样地展开，而可以用作信息终端。在此情况下，可以利用键盘1721、定位设备1715进行顺利的操作。外部连接端子1717可以与AC适配器、USB电缆等各种电缆连接，而可以进行充电、与计算机等的数据通信。此外，通过对外部存储器插槽1722插入记录媒体，能够对应更大量的数据的存储及移动。除了上述功能以外，还可以具有使用红外线等电磁波的无线通信功能、电视接收功能等。借助于根据本发明的一个方式的半导体装置，可以提供可靠性及性能高的便携式电子设备。
如上所述，本发明的应用范围极广，而可以用于所有领域的电子设备。另外，本实施方式可以与本说明书的其他实施方式所示的结构适当地组合而使用。
本说明书根据2008年9月29日在日本专利局受理的日本专利申请编号2008-249401而制作，所述申请内容包括在本说明书中。

Claims (9)

1.一种半导体装置的制造方法，包括如下步骤：
通过对单晶半导体衬底照射加速了的离子来在所述单晶半导体衬底中形成脆化区；
在设置在所述单晶半导体衬底上的绝缘层表面的区域中形成凹部或凸部，该区域对应于所述单晶半导体衬底的边缘部；
隔着所述绝缘层将所述单晶半导体衬底贴合到支撑衬底；
通过进行热处理在所述脆化区分离所述单晶半导体衬底，来在所述支撑衬底上形成单晶半导体层；以及
在对所述单晶半导体层进行构图来形成半导体元件时，去除对应于所述边缘部的所述区域中的所述单晶半导体层。
2.根据权利要求1所述的半导体装置的制造方法，其中对所述单晶半导体层照射激光来提高所述单晶半导体层的特性。
3.根据权利要求1所述的半导体装置的制造方法，其中将玻璃衬底用作所述支撑衬底。
4.一种半导体装置的制造方法，包括如下步骤：
通过对单晶半导体衬底照射加速了的离子来在所述单晶半导体衬底中形成脆化区；
在设置在所述支撑衬底上的绝缘层表面的区域中形成凹部或凸部，所述单晶半导体衬底的边缘部贴合到该区域；
隔着所述绝缘层将所述单晶半导体衬底贴合到所述支撑衬底；
通过进行热处理在所述脆化区分离所述单晶半导体衬底，来在所述支撑衬底上形成单晶半导体层；以及
在对所述单晶半导体层进行构图来形成岛状半导体层时，去除对应于所述边缘部的所述区域中的所述单晶半导体层。
5.根据权利要求4所述的半导体装置的制造方法，其中对所述单晶半导体层照射激光来提高所述单晶半导体层的特性。
6.根据权利要求4所述的半导体装置的制造方法，其中将玻璃衬底用作所述支撑衬底。
7.一种半导体装置的制造方法，包括如下步骤：
通过对单晶半导体衬底照射加速了的离子来在所述单晶半导体衬底中形成脆化区；
在所述支撑衬底表面的区域中形成凹部或凸部，所述单晶半导体衬底的边缘部贴合到该区域；
隔着绝缘层将所述单晶半导体衬底贴合到所述支撑衬底；
通过进行热处理在所述脆化区分离所述单晶半导体衬底，来在所述支撑衬底上形成单晶半导体层；以及
在对所述单晶半导体层进行构图来形成岛状半导体层时，去除对应于所述边缘部的所述区域中的所述单晶半导体层。
8.根据权利要求7所述的半导体装置的制造方法，其中对所述单晶半导体层照射激光来提高所述单晶半导体层的特性。
9.根据权利要求7所述的半导体装置的制造方法，其中将玻璃衬底用作所述支撑衬底。
CN200910178514.5A 2008-09-29 2009-09-24 半导体装置的制造方法 Expired - Fee Related CN101714519B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008249401 2008-09-29
JP2008-249401 2008-09-29

Publications (2)

Publication Number Publication Date
CN101714519A true CN101714519A (zh) 2010-05-26
CN101714519B CN101714519B (zh) 2014-03-12

Family

ID=42057898

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910178514.5A Expired - Fee Related CN101714519B (zh) 2008-09-29 2009-09-24 半导体装置的制造方法

Country Status (5)

Country Link
US (2) US7943487B2 (zh)
JP (1) JP5586906B2 (zh)
KR (1) KR101630216B1 (zh)
CN (1) CN101714519B (zh)
SG (1) SG160295A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443580B1 (ko) * 2007-05-11 2014-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Soi구조를 갖는 기판
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device
US8043938B2 (en) 2009-05-14 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
JP2011029609A (ja) * 2009-06-26 2011-02-10 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法およびｓｏｉ基板
JP5866088B2 (ja) * 2009-11-24 2016-02-17 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
JP5926887B2 (ja) * 2010-02-03 2016-05-25 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035204A (zh) * 1987-10-29 1989-08-30 德国Itt工业股份有限公司 Mos电路的保护装置
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
DE19936941A1 (de) * 1998-11-11 2000-05-18 Bosch Gmbh Robert Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
US20020109144A1 (en) * 1998-06-22 2002-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
US20070020947A1 (en) * 2005-07-13 2007-01-25 Nicolas Daval Method of reducing roughness of a thick insulating layer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191007B1 (en) 1997-04-28 2001-02-20 Denso Corporation Method for manufacturing a semiconductor substrate
US6380019B1 (en) 1998-11-06 2002-04-30 Advanced Micro Devices, Inc. Method of manufacturing a transistor with local insulator structure
FR2855650B1 (fr) * 2003-05-30 2006-03-03 Soitec Silicon On Insulator Substrats pour systemes contraints et procede de croissance cristalline sur un tel substrat
JP4677707B2 (ja) * 2003-05-30 2011-04-27 セイコーエプソン株式会社 電気光学装置用薄膜トランジスタアレイ基板の製造方法
JP4759919B2 (ja) * 2004-01-16 2011-08-31 セイコーエプソン株式会社 電気光学装置の製造方法
US7288458B2 (en) 2005-12-14 2007-10-30 Freescale Semiconductor, Inc. SOI active layer with different surface orientation
JP4839818B2 (ja) * 2005-12-16 2011-12-21 信越半導体株式会社 貼り合わせ基板の製造方法
US8629490B2 (en) * 2006-03-31 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Nonvolatile semiconductor storage device with floating gate electrode and control gate electrode
US7846817B2 (en) * 2007-03-26 2010-12-07 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1975998A3 (en) 2007-03-26 2013-12-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a plurality of island-shaped SOI structures
SG160295A1 (en) * 2008-09-29 2010-04-29 Semiconductor Energy Lab Method for manufacturing semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1035204A (zh) * 1987-10-29 1989-08-30 德国Itt工业股份有限公司 Mos电路的保护装置
US5374564A (en) * 1991-09-18 1994-12-20 Commissariat A L'energie Atomique Process for the production of thin semiconductor material films
JPH1145862A (ja) * 1997-07-24 1999-02-16 Denso Corp 半導体基板の製造方法
US20020109144A1 (en) * 1998-06-22 2002-08-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
DE19936941A1 (de) * 1998-11-11 2000-05-18 Bosch Gmbh Robert Verfahren zur Herstellung dünner Schichten, insbesondere Dünnschichtsolarzellen, auf einem Trägersubstrat
JP2005252244A (ja) * 2004-02-03 2005-09-15 Ishikawajima Harima Heavy Ind Co Ltd 半導体基板の製造方法
US20070020947A1 (en) * 2005-07-13 2007-01-25 Nicolas Daval Method of reducing roughness of a thick insulating layer

Also Published As

Publication number Publication date
CN101714519B (zh) 2014-03-12
US20110212597A1 (en) 2011-09-01
SG160295A1 (en) 2010-04-29
US8273637B2 (en) 2012-09-25
JP5586906B2 (ja) 2014-09-10
JP2010103513A (ja) 2010-05-06
KR20100036208A (ko) 2010-04-07
US7943487B2 (en) 2011-05-17
US20100081252A1 (en) 2010-04-01
KR101630216B1 (ko) 2016-06-14

Similar Documents

Publication Publication Date Title
JP5452900B2 (ja) 半導体膜付き基板の作製方法
JP5500914B2 (ja) レーザ照射装置
JP5404064B2 (ja) レーザ処理装置、および半導体基板の作製方法
CN101562153B (zh) 半导体装置及半导体装置的制造方法
JP5383143B2 (ja) 半導体基板の作製方法および半導体装置の作製方法
CN101887842B (zh) Soi衬底的制造方法及soi衬底
JP5586912B2 (ja) 半導体基板の作製方法
JP2009094488A (ja) 半導体膜付き基板の作製方法
KR101554470B1 (ko) 반도체 기판의 제작 방법
CN101714519B (zh) 半导体装置的制造方法
JP2009260315A (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
JP2011077504A (ja) 半導体装置の作製方法
US7772089B2 (en) Method for manufacturing semiconductor device
JP5583916B2 (ja) 半導体基板の作製方法及び半導体装置の作製方法
US8216915B2 (en) SOI substrate and manufacturing method thereof
JP5925440B2 (ja) Ｓｏｉ基板の作製方法及び半導体装置の作製方法
KR101641499B1 (ko) Ｓｏｉ 기판의 제작 방법
JP5576617B2 (ja) 単結晶半導体層の結晶性評価方法
JP2009212387A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140312

Termination date: 20190924