JP4239974B2 - 半導体素子の製造方法およびリング状補強部材 - Google Patents

半導体素子の製造方法およびリング状補強部材 Download PDF

Info

Publication number
JP4239974B2
JP4239974B2 JP2004530924A JP2004530924A JP4239974B2 JP 4239974 B2 JP4239974 B2 JP 4239974B2 JP 2004530924 A JP2004530924 A JP 2004530924A JP 2004530924 A JP2004530924 A JP 2004530924A JP 4239974 B2 JP4239974 B2 JP 4239974B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
reinforcing member
ring
shaped reinforcing
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004530924A
Other languages
English (en)
Other versions
JPWO2004001819A1 (ja
Inventor
文章 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Original Assignee
Sanken Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd filed Critical Sanken Electric Co Ltd
Publication of JPWO2004001819A1 publication Critical patent/JPWO2004001819A1/ja
Application granted granted Critical
Publication of JP4239974B2 publication Critical patent/JP4239974B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Description

本発明は、比較的薄い半導体基板を備える半導体素子の製造方法及びこれに用いるリング状補強部材に関する。
例えばパワートランジスタ等のパワー系半導体素子は、複数の半導体領域が形成されている半導体基板と、半導体基板の両面に形成された電極とを備える。
電子機器の小型化に伴い、パワー系半導体素子のなかには小型化、薄型化されたものがある。この種のパワー系半導体素子は、通常、厚みが比較的薄い半導体基板を備えている。
従来、薄い半導体基板を備えたパワー系半導体素子は、例えば以下に説明する手順で製造されていた。
まず、図４Ａに示すように、半導体基板１００を用意する。この半導体基板１００の一面の表面領域には、複数の半導体領域が不純物拡散等によって形成されている。これらの複数の半導体領域によって複数の半導体素子が形成されている。また、半導体基板１００の一面には、エミッタ電極やソース電極等の図示しない電極が形成されている。
次に、半導体基板１００の一面に、第１の補強部材１０１を有機系接着剤（例えば、紫外線硬化性樹脂）で固着する。
続いて、半導体基板１００の他面を切削またはエッチングして、半導体基板１００を、図４Ｂに示すように薄くする。
半導体基板１００を薄くすると、半導体基板１００の強度が低下する。このため、半導体基板１００単独では、後続する種々の工程でのハンドリングや搬送の際に、半導体基板１００に割れや欠けが生じやすい。第１の補強部材１０１は、半導体基板１００に割れや欠けが生じることを防止するためのものであり、半導体基板１００に固着された状態で、半導体基板１００の強度を補っている。
続いて、半導体基板１００の他面にスパッタリングや真空蒸着等により、図４Ｃに示すように金属膜１０２を形成する。金属膜１０２をパターニングして、コレクタ電極やドレイン電極等の電極を構成する。
次に、図４Ｄに示すように、リング状のフレーム１０４が固着された第２の補強部材１０３を半導体基板１００の他面に貼りつける。第２の補強部材１０３は、例えば、半導体基板１００を個々の半導体素子チップにダイシングする際に、該各半導体素子チップを固定するためのものである。続いて、第１の補強部材１０１を半導体基板１００から除去する。
続いて、半導体基板１００は、図４Ｅに示すように、ダイシング刃１０５によって複数の半導体素子チップ１０６に分割される。
そして、第２の補強部材１０３を各半導体素子チップ１０６から除去する。これによって、半導体素子チップ１０６は、個々に分離され、ボンディング工程等の次の工程に送られる。
上述した従来の製造工程では、半導体基板１００の一面に有機系接着剤で第１の補強部材１０１を固着している。
しかしながら、この手法では、半導体基板１００の他面に金属膜１０２を形成する際に、有機系接着剤の成分が揮発して、金属膜１０２の形成に悪影響を与える場合がある。
例えば、１０−５Ｐａ程度の真空度かつ１００℃〜２００℃程度の温度で、第１の補強部材１０１が固着された半導体基板１００にスパッタリングや真空蒸着等を施すと、有機系接着剤が分解してガスが発生する。このガスのために、金属膜１０２の膜質が低下してしまう。
半導体基板１００の強度を補うとともに、金属膜１０２の膜質の低下を防止するため、専用の治具によって半導体基板１００を保持した状態で半導体基板１００の搬送等をすることも考えられる。しかし、専用治具を使用する場合、既存の搬送ユニット、カセット、ステージ等を使用することができず、専用治具に対応させて製造プロセスのユニットを変更しなくてはならない。
このように、半導体基板に割れや欠けが生じることを防止することは、様々な問題があり、従来は困難であった。
本発明は上記実状に鑑みてなされたもので、半導体基板に割れや欠けが発生することを容易に防止することができる半導体素子の製造方法及びこれに用いるリング状補強部材を提供することを目的とする。
また、本発明は、信頼性の高い電極を形成することができる半導体素子の製造方法及びこれに用いるリング状補強部材を提供することを目的とする。
さらに、本発明は、製造コストの増大を招くことなく半導体基板に割れや欠けが発生することを防止することができる半導体素子の製造方法及びこれに用いるリング状補強部材を提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係る半導体素子の製造方法は、複数の半導体素子が形成された半導体基板（１１）を用意し、該半導体基板（１１）を薄くする第１の工程と、前記半導体基板（１１）の一面に、該一面の一部を露出する補強部材（１３）を接着部材によって固着させる第２の工程と、
前記半導体基板（１１）の一面の露出部分または該半導体基板（１１）の他面に、前記半導体素子が備える電極を構成するための金属膜（１５）を形成する第３の工程と、前記補強部材（１３）を前記半導体基板（１１）から除去し、該半導体基板（１１）をダイシングする第４の工程と、を含んでおり、前記接着部材（１３、２５）は、状態が前記第３の工程における処理温度よりも高い温度で変化する材料から構成されている、ことを特徴とする。
このように、この製造方法では、薄く加工することによって強度が低下した半導体基板に、リング状の補強部材を固着することによって、この半導体基板に割れや欠けが発生することを防止している。外径が半導体基板と等しいリング状の補強部材を使用することにより、例えば、薄く加工された半導体基板の強度を補うための専用の治具等を使用する場合のように、専用の治具にあわせて搬送ユニットやカセットを変更する必要がない。さらに、この製造方法では、半導体基板にリング状の補強部材を固着するための接着部材に、金属膜を形成する際に加わる温度では状態変化を起こさない材料を用いている。このため、金属膜形成条件下で、接着部材が金属膜の形成に悪影響をもたらすガスを溶融によって生じさせない。これにより、信頼性の高い電極を形成することが可能となる。
前記補強部材（１３）は、中心に開口を有し、前記半導体基板（１１）の外径と等しい外径を有するリング状の形状を有し、前記第２の工程では、該半導体基板（１１）の外周縁と該リング状の補強部材（１３）の外周縁とを合わせて該半導体基板（１１）の一面に該補強部材（１３）を前記接着部材によって固着し、
前記第３の工程は、前記リング状の補強部材（１３）の開口を介して露出した前記半導体基板（１１）の一面に、前記金属膜（１５）を形成する、ようにしてもよい。
前記接着部材は、前記第３の工程における処理温度よりも高い融点を有する金属あるいは合金、または前記第３の工程における処理温度よりも高い融点あるいは軟化点を有する耐熱性樹脂から構成されてもよい。
前記耐熱性樹脂は、ポリイミド系樹脂であってもよい。
前記第２の工程では、前記リング状の補強部材（１３）の一面に前記接着部材の層（１４、２５）を形成し、前記リング状の補強部材（１３）の一面を前記半導体基板（１１）の一面に重ね、加熱によって前記リング状の補強部材（１３）と前記半導体基板（１１）との間に介在する前記接着部材の層（１４、２５）を溶融させ、冷却によって前記接着部材の層（１４、２５）を固化させることにより、前記リング状の補強部材（１３）を前記半導体基板（１１）に固着させる、ようにしてもよい。
前記第１の工程では、用意した前記半導体基板（１１）の他面に、第１のテープ状補強部材（１２）を有機系接着剤によって貼り付け、前記第１のテープ状補強部材（１２）を貼り付けた状態で、該半導体基板（１１）の一面に薄く加工することにより、該半導体基板（１１）を所定の厚さにまで薄くし、前記第２の工程では、前記第１のテープ状補強部材（１２）が前記半導体基板（１１）の他面に貼り付けられた状態で、該半導体基板の一面に前記リング状の補強部材（１３）を接着部材の層（１４）によって固着させ、前記第３の工程では、該リング状の補強部材（１３）が該半導体基板（１１）に固着された状態で、該半導体基板（１１）から第１のテープ状補強部材（１２）を除去した後に、前記金属膜（１５）を該リング状補強部材（１３）の開口を介して該半導体基板（１１）の一面に形成する、ようにしてもよい。
前記接着部材の層（１４）は、前記第１のテープ状補強部材（１２）が備える耐熱温度よりも低い融点を有するものであってもよい。
さらに、前記第４の工程では、前記半導体基板（１１）の他面に第２のテープ状補強部材（１８）を貼り付け、該半導体基板（１１）の一面から前記リング状の補強部材（１３）を除去し、該半導体基板（１１）を各半導体素子を構成するチップ（２２）にダイシングする、ようにしてもよい。
前記接着部材の層（１４）は、前記第２のテープ状補強部材（１８）の耐熱温度よりも低い融点を有し、前記第２のテープ状補強部材（１８）の耐熱温度よりも低い温度の加熱によって前記接着部材の層（１４）を溶融することにより、前記リング状の補強部材（１３）を前記半導体基板（１１）から除去する、ようにしてもよい。
前記第１の工程では、用意した半導体基板（１１）の他面に、第１のテープ部材（１１）を有機系接着剤で貼り付け、該半導体基板（１１）の一面に、薄く加工することにより、該半導体基板（１１）を所定の厚さにまで薄くし、前記第２の工程では、前記半導体基板（１１）を、ヒータを備えるステージ（２４）上に固定し、該ステージ（２４）上に固定された前記半導体基板（１１）を加熱することにより、前記第１のテープ状補強部材（１２）が有する線膨張係数と該半導体基板（１１）が有する線膨張係数との差によって該半導体基板（１１）に生じた反りを緩和する、ようにしてもよい。
また、前記の課題を解決するため、本発明の第２の観点に係るリング補強部材は、所定の厚みに薄く加工された半導体基板（１１）上に金属膜を形成する金属膜形成工程を有する半導体素子の製造工程に用いられ、中心に開口を有し、前記半導体基板（１１）の外径と等しい外径を有するリング状の形状を有し、該半導体基板（１１）の一面に接着部材によって固着されることにより、薄く加工することによって低下した該半導体基板（１１）の強度を補い、前記接着部材は、状態が前記金属膜形成工程における処理温度よりも高い温度で変化する材料から構成されている、ことを特徴とする。
このリング状補強部材は、例えば無機接着剤やポリイミド系樹脂から構成される接着部材によって半導体基板に固着されることにより、薄く加工することによって低下した半導体基板の強度を補う。また、リング状補強部材が例えば無機接着剤やポリイミド系樹脂によって半導体基板に固着されているので、半導体基板の一面または他面に電極を形成する処理条件下でガスが発生することがない。さらに、リング状補強部材が半導体基板と同一の外径を有するので、専用治具で半導体基板を保持する場合のように、専用治具に合わせて既存の搬送ユニット等を変更する必要がない。従って、製造ユニットを大幅に変更する必要がなく、製造コストの増大を招くことなく、薄く加工された半導体基板に割れや欠けが発生することを防止することが可能となる。
前記リング状補強部材は、薄く加工された前記半導体素子の所定の厚みよりも大きな厚みを有するものであってもよい。
前記リング状補強部材は、前記半導体基板（１１）と同一の材料から構成され、該半導体基板（１１）と等しい線膨張係数を有するものであってもよい。
以下、本発明の実施の形態に係る半導体素子の製造方法及びこれに用いるリング状補強部材について、図面を参照して詳細に説明する。以下では、パワートランジスタを製造する場合を例にして説明する。
（第１の実施の形態）
この実施の形態の、半導体素子の製造方法及びこれに用いるリング状補強部材について、図１Ａ〜図１Ｇと図２を参照して説明する。
まず、図１Ａに示すように、半導体基板（半導体ウェハ）１１を用意する。半導体基板１１は、例えば、単結晶シリコンから構成され、例えば厚さ５００μｍ、直径１５ｍｍ（６インチ）のサイズのほぼ円形の形状を有する。半導体基板１１の一面の表面領域には、複数の半導体素子を形成するための複数の半導体領域（図示せず）が不純物拡散等によって形成されている。また、半導体基板１１の一面には、スパッタリングや真空蒸着等によって金属膜（図示せず）が形成されている。この金属膜は、半導体素子の電極の一端、例えばパワートランジスタのエミッタ電極やベース電極を構成する。
次に、第１のテープ部材１２を、紫外線硬化型接着剤、低粘着性接着剤、熱可逆性樹脂等の有機系接着剤により半導体基板１１の一面に固着させる。第１のテープ部材１２は、耐熱性の高い樹脂、例えば、ポリエチレンテレフタレート樹脂、塩化ビニル樹脂、ポリオレフィン樹脂から構成される。第１のテープ部材１２は、半導体基板１１の一面を保護するとともに、次の工程で半導体基板１１を薄くする際に、半導体基板１１に割れや欠けが発生することを防止するためのものである。
次に、バックグラインド（切削加工）やケミカルエッチングにより、図１Ｂに示すように、半導体基板１１の他面近傍部分（図の破線部分）を除去し、半導体基板１１を薄くする。例えば、当所厚さ５００μｍの半導体基板を、１００μｍの厚さにまで薄くする。半導体基板１１は、その一面に貼り付けられた第１のテープ部材１２によって補強されているので、薄く加工する時に発生する機械的ストレスによって割れや欠けが生じることが抑制または防止されている。
続いて、補強リング１３を、図１Ｃに示すように該半導体基板１１の他面に固着させる。補強リング１３は、例えば半導体基板１１と同じ材料（例えば単結晶シリコン）から構成され、円板状のシリコン基板の中央部を円形に切削することによって形成されている。
図２に補強リング１３が半導体基板１１に固着している状態を示す。図示するように、補強リング１３の外径は、半導体基板１１の外径とほぼ同じに設定されている。補強リング１３は、半導体基板１１の外周縁に沿って貼り付けられている。この状態で、半導体基板１１の他面が電極形成予定領域として補強リング１３の中央部（円形に切削された部分）を介して露出する。補強リング１３は、例えば、幅５〜７ｍｍ、厚さ４００〜９００μｍ程度であって、半導体基板１１に貼り付けられた状態で該半導体基板１１の強度が十分に得られるとともに電極形成予定領域が十分に露出できるサイズ及び形状に構成されている。なお、望ましくは、補強リング１３の厚さは、半導体基板１１のうち、薄く加工された半導体基板１１の厚さよりも大きい値に設定されているとよい。さらに好ましくは、補強リング１３は、薄く加工された半導体基板１１と補強リング１３とを合わせた厚さが、薄くする前の半導体基板１１とテープ部材１２とを合わせた厚さとほぼ同じとなるように形成されているとよい。本実施の形態においては、半導体基板１１は４００μｍ切削されており、補強リング１３は６００μｍ程度の厚さを有する。
補強リング１３は、無機接着材層１４によって半導体基板１１に固着されている。無機接着材層１４は、例えば、半導体基板１１を構成する材料、すなわちシリコンと良好な接着性を有する無機材料から構成されている。また、無機材料１４は、第１のテープ部材１２の耐熱温度よりも低く、後述するスパッタリングや真空蒸着工程を実行する温度（例えば１００℃〜２００℃）よりも高い融点を有する。
このような条件を満たす無機材料としては、例えば、インジウム（融点１５６．６℃）、スズ（融点２３２℃）、ビスマス（融点２７１．４℃）等の金属あるいはこれらの合金等が挙げられる。スパッタリングや真空蒸着工程を実行する温度や第１のテープ部材１２の耐熱温度に応じて使用する無機材料を選択する。
例えば、スズ４２％、ビスマス５８％から構成される合金の融点（液相温度）は１３８．５℃であり、鉛４４．５％、ビスマス４５．５％から構成される合金の融点（液相温度）は１２４℃、スズ６０％、ビスマス４０％から構成される合金の融点（液相温度）は１７０℃、インジウム５２％、スズ４８％から構成される合金の融点（液相温度）は１１７℃、インジウム５０％、スズ５０％から構成される合金の融点は１２７℃である。
以上のような無機接着材層１４を用いた、補強リング１３の半導体基板１１への固着は、具体的には以下のようにして行うことができる。
まず、補強リング１３の一面に、例えばメッキによって無機接着材層１４を形成する。無機接着材層１４は、半導体基板１１と補強リング１３とが十分に固着されるように、補強リング１３の一面全体、あるいは点在するように設けられる。
次に、無機接着材層１４が形成された補強リング１３の一面を、半導体基板１１の他面に重ねる。続いて、無機接着材層１４が溶融する温度（無機接着材層１４を構成する金属または合金の融点以上の温度）でこれらを加熱する。そして、これらを冷却することにより、無機接着材層１４を硬化させ、補強リング１３を半導体基板１１に固着させる。
上述したように、無機接着材層１４を構成する金属または合金の融点は、第１のテープ部材１２の耐熱温度よりも低い。このため、無機接着材層１４の加熱溶融の際に、第１のテープ部材１２が熱によって劣化することは避けられる。
補強リング１３の固着の後、図１Ｄに示すように、半導体基板１１の一面から第１のテープ部材１２を剥離し、除去する。例えば、第１のテープ部材１２を紫外線硬化性樹脂から構成される有機系接着剤によって半導体基板１１に固着した場合は、接着剤に紫外線を照射する。これによって重合反応が生じて接着剤の接着力が低下するので、第１のテープ部材１２を半導体基板１１から容易に剥離することができる。
次に、半導体基板１１の他面に金属膜（電極）を形成するため、半導体基板１１を金属膜形成ユニットに搬送する。なお、搬送の際は、半導体基板１１には補強リング１３が固着されているために半導体基板１１の強度は十分に確保され、割れや欠けの発生が抑制または防止されている。
また、上述したように、半導体基板１１（例えば、１００μｍ）と補強リング１３（例えば、６００μｍ）とを合わせた厚さは、薄くされる前の元の半導体基板１１の厚さとほぼ同じである。このため、薄くされていない従来の半導体基板１１を搬送するための、既存の搬送装置を用いて半導体基板１１と補強リング１３とを搬送することができる。
搬送に続いて、スパッタリングや真空蒸着等によって図１Ｅに示すように、半導体基板１１の他面に金属膜１５を形成する。金属膜１５は、例えば、チタン、ニッケル、金、白金等から構成されており、例えば０．５μｍの厚さで形成されている。この金属膜１５は、例えばパワートランジスタのコレクタ電極を構成する。金属膜１５は、半導体基板１１の他面のみならず、補強リング１３の上面にも形成される。
金属膜１５を形成する際、半導体基板１１の他面には、無機接着材層１４によって補強リング１３が固着されている。無機接着材層１４は、上述したように、スパッタリングや真空蒸着等の処理温度よりも融点が高い金属または合金から構成されている。このため、無機系接着材層１４は、有機系接着剤とは異なり、金属膜１５を形成する条件下、例えば、処理温度１００℃〜２００℃、真空密度約１０−５Ｐａ（１０−７Ｔｏｒｒ）では状態変化を起こさず、ガスを発生させない。
膜形成時に無機系接着材層１４が熱によって溶融することがないので、半導体基板１１は補強リング１３に確実に保持された状態を維持することができる。
このように、補強リング１３を、無機材料から構成される接着材で半導体基板１１に固着することにより、悪影響がもたらされることなく、信頼性の高い金属膜１５を形成することができる。
金属膜１５を形成した後、必要に応じて、金属膜１５をパターニングし、電極を形成する。
続いて、半導体基板１１を他の処理ユニットに搬送する。この搬送の際にも、半導体基板１１は補強リング１３によって補強され、また、補強リング１３によって十分な厚みが付与されているので、薄く加工されていない従来の半導体基板１１を搬送するための既存の搬送装置によって搬送可能である。
処理ユニットには、図１Ｆに示すように、半導体基板１１を載置するための凸型のステージ（サセプタ）１６が配置されている。ステージ１６の凸部の上面は、補強リング１３の内径よりも小径の平坦面に形成されている。この平坦面には、補強リング１３が固着された面（他面）を下方に向けた半導体基板１１が載置される。従って、半導体基板１１の他面に形成された金属膜１５と平坦面とは、互いに接する。
ステージ１６の凸部のうち、少なくとも金属膜１５に接する部分は、金属から構成されており、検査回路３０に接続されている。検査回路３０は、また、処理ユニットが備えるプローブ１７に接続されている。プローブ１７は、半導体基板１１の一面に形成された電極に接触し、良品／不良品をインクマーキングやマッピング等によって区別する。
次に、図１Ｇに示すように、半導体基板１１の一面に、有機系接着剤（図示せず）を用いて第２のテープ部材１８を貼り付ける。第２のテープ部材１８は、第１のテープ部材１２と同様に、無機接着材層１４の融点よりも高い耐熱温度を有する樹脂材料から構成される。
続いて、半導体基板１１を、一面に第２のテープ部材１８が、他面に補強リング１３がそれぞれ固着された状態で、無機接着材層１４の融点温度以上の温度で加熱する。これにより、無機接着材層１４が溶融し、図１Ｈに示すように、補強リング１３が半導体基板１１から除去される。第２のテープ部材１８の耐熱温度は、無機接着材層１４の融点よりも高いので、補強リング１３を除去する際に熱によって劣化することはない。
半導体基板１１の一方の主面には第２のテープ部材１８が貼着されているので、補強リング１３が除去された後も半導体基板１１の強度は十分に保持されている。なお、この状態では、半導体基板１１の他面には、無機材料が残存付着している。
次に、図１Ｉに示すように、半導体基板１１の他面に、ダイシング用テープ１９を貼り付ける。ダイシング用テープ１９は、塩化ビニルやポリエステル等から構成される。ダイシング用テープ１９は、その外周縁に配置されたリング状のキャリア部材２０によって保持されている。
続いて、半導体基板１１から第２のテープ部材１８を除去する。紫外線硬化性接着剤で第２のテープ部材１８を半導体基板１１の一面に貼り付けた場合は、紫外線を照射することによって第２のテープ部材１８を除去できる。
次に、図１Ｊに示すように、ダイシング用テープ１９がダイシングステージ２３の上面に接するように半導体基板１１をダイシングステージ２３に載置する。ダイシングステージ２３は、例えば、多孔質材料から構成されている。ダイシングステージ２３に載置された半導体基板１１は、ダイシングステージ２３の下方から吸気することにより、ダイシングステージ２３に固定される。
次に、半導体基板１１をダイシング刃２１でダイシングする。これによって半導体基板１１から個々の半導体素子（ダイ）２２を分離する。半導体基板１１には、例えば紫外線硬化性接着剤でダイシング用テープ１９が貼り付けられているので、各ダイ２２からダイシング用テープ１９を剥離するため、紫外線を照射する。そして、コレットと呼ばれる吸引治具によって各ダイ２２をピックアップし、ダイボンディング等の次の工程を実行するためのユニットに搬送する。
以上のように、本実施の形態では、比較的薄い半導体基板１１を用いた半導体素子の製造方法において、金属または合金から構成される無機接着材層１４により、シリコンから構成される補強リング１３を半導体基板１１に固着して金属膜１５を形成している。
上記のような構成の補強リング１３及び無機接着材層１４を用いることにより、補強のためにテープ部材を有機系接着剤で半導体基板１１に固着することなく、スパッタリングや真空蒸着等によって電極を形成することができる。これにより、有機系接着剤からのガスの発生等がない状態で電極（金属膜１５）を形成することが可能となるので、信頼性の高い半導体素子を製造することができる。また、膜形成の際に、無機接着材層１４が溶融することなく、薄く加工された半導体基板１１が補強リング１３によって保持された状態を維持することが可能である。このため、半導体基板１１に割れや欠けが発生することが防止される。
また、無機接着材層１４は、第１のテープ部材１２の耐熱温度よりも低い融点を有する金属または合金から構成されている。このため、半導体基板１１に第１のテープ部材１２を貼り付けた状態でこれを劣化させることなく、無機接着材層１４を溶融させて補強リング１３を半導体基板１１に固着させることができる。
さらに、薄く加工された半導体基板１１と補強リング１３とを合わせた厚さが、薄く加工される前の元の半導体素子の厚さとほぼ等しい。このため、既存の製造ユニットをそのまま使用することができる。従って、本実施の形態の補強リング１３を用いることにより、製造コストを大幅に増大させることなく、薄い半導体基板１１に割れや欠けが発生することを防止できる。
（第２の実施の形態）
この実施の形態では、補強リング１３を、無機接着材層１４の代わりにポリイミド系樹脂等から構成される耐熱性樹脂によって半導体基板１１に固着する場合の半導体素子の製造方法について説明する。以下、この実施の形態の半導体素子の製造方法を図３Ａ〜図３Ｇを参照して説明する。
まず、半導体基板１１を用意する。この半導体基板１１は、第１の実施の形態と同様に、複数の半導体素子が形成されている。また、半導体基板１１の一面には、電極が形成されている。
次に、半導体基板１１の一面に、例えば紫外線硬化型接着剤を介して第１のテープ部材１２を貼り付け、半導体基板１１を薄くする。本実施の形態においても、例えば当初厚さ５００μｍの半導体基板１１を厚さ１００μｍにまで薄くした。
続いて、半導体基板１１を、図３Ａに示すように、第１のテープ部材１２が貼り付けられた他面を上にして、吸着ステージ２４上に載置する。吸着ステージ２４は、例えば多孔質材料から構成されている。半導体基板１１は、吸着ステージ２４の下方からの吸気によって吸着ステージ２４上に固定される。
吸着ステージ２４は、ヒータ３１を備えており、吸着面（半導体基板１１が載置された面）を室温よりも５〜７０℃程度高い温度にし、半導体基板１１を加熱する。吸着ステージ２４は、載置された半導体基板１１を室温よりも数十℃高い温度（例えば、４０〜７０℃）に加熱する。
第１のテープ部材１２が貼り付けられた半導体基板１１には、半導体基板１１と第１のテープ部材１２との線膨張係数の差によって反りが生じている場合がある。この反りは、吸着ステージ２４による加熱によって緩和される。
より詳細に説明すると、第１のテープ部材１２は、半導体基板１１が所定の温度に加熱された状態で該半導体基板１１の一面に貼り付けられる。このため、半導体基板１１の温度が低下すると、線膨張係数の差によって半導体基板１１に反りが生じる場合がある。そこで、第１のテープ部材１２が貼り付けられた半導体基板１１を吸着ステージ２４上で再度加熱することにより、線膨張係数の差によって生じた反りを緩和させる。これにより、後続する種々の工程での処理を、高い精度で実行することができる。
次に、吸着ステージ２４に固定された半導体基板１１から、第１のテープ部材１２を除去する。
続いて第１の実施の形態と同様の補強リング１３を用意し、図３Ｃに示すように、耐熱性接着材層２５を介して半導体基板１１に固着する。
耐熱性接着材層２５は、例えば、ポリイミド系樹脂から構成されている。耐熱性接着材層２５は、後述するスパッタリングや真空蒸着工程を実行する温度（例えば、１００〜２００℃）よりも高い融点または軟化点を有する。
この耐熱性接着材層２５を用いた補強リング１３の半導体基板１１への固着は、具体的には以下のようにして実行することができる。
まず、補強リング１３の一面に、例えば溶解または軟化させた耐熱性接着材を塗布することにより、耐熱性接着材層２５を形成する。
次いで、補強リング１３の一面と半導体基板１１の一面とが対向するように、補強リング１３を半導体基板１１に載置する。半導体基板１１、補強リング１３、耐熱性接着材層２５等を後述するスパッタリングや真空蒸着工程を実行する温度よりも高い温度で加熱し、耐熱性接着材層２５を再び溶解または軟化させる。
そして、半導体基板１１、補強リング１３、耐熱性接着材層２５等を冷却することにより、補強リング１３を半導体基板１１に固着させる。
補強リング１３の固着は、第１のテープ部材１２を半導体基板１１から剥離した後に行われている。しかし、半導体基板１１は吸着ステージ２４に固定されているので半導体基板１１の強度は十分に確保されている。これにより、補強リング１３を固着する際に半導体基板１１に割れや欠けが発生することが抑制または防止されている。
補強リング１３の固着後、金属膜を形成するための金属膜形成ユニットに半導体基板１１を搬送する。搬送の際、半導体基板１１には補強リング１３が固着されているので、半導体基板１１の強度は十分に確保され、割れや欠けの発生は抑制または防止される。
半導体基板１１と補強リング１３とを合わせた厚さは、薄く加工されていない半導体基板１１の厚さとほぼ同じである。このため、薄く加工されていない従来の半導体基板１１を搬送するための、既存の搬送装置で半導体基板１１と補強リング１３とを搬送することができる。
金属膜形成ユニットに半導体基板１１を搬送した後、スパッタリングや真空蒸着等により、図３Ｄに示すように、半導体基板１１の他面に金属膜１５を形成する。金属膜１５は、例えば、チタン、ニッケル、金、白金等から構成され、例えば、０．５μｍの厚さで形成されている。
金属膜１５を形成する際、半導体基板１１には、ポリイミド系樹脂から構成された耐熱性接着材層２５によって補強リング１３が固着されている。上述したように、耐熱性接着材層２５は、スパッタリングや真空蒸着工程を実行する温度よりも高い融点または軟化点を有するので、電極形成の条件下、処理温度１００℃〜２００℃、真空度約１０−５Ｐａ（１０−７Ｔｏｒｒ）で分解等によってガスが発生しない。
このように、ポリイミド系樹脂から構成される接着材で補強リング１３を半導体基板１１に固着することにより、悪影響がもたらされることなく金属膜１５を形成することができる。
金属膜１５を形成した後、必要に応じて金属膜１５をパターニングし、例えばパワートランジスタのコレクタ電極を形成する。
続いて、半導体基板１１を他の処理ユニットに搬送する。この搬送の際も、補強リング１３によって安定に保持された状態の半導体基板１１を、既存の搬送装置で搬送することができる。
処理ユニットには、図３Ｅに示すように、平坦な平面を有するステージ２６が配置されている。搬送された半導体基板１１は、ステージ２６の平坦面に載置される。図示するように、半導体基板１１は、補強リング１３が取り付けられた面を上向きにしてステージ２６に載置されるので、ステージ２６は、第１の実施の形態のステージ１６のように凸型である必要はない。
ステージ２６の、少なくとも半導体基板１１に接する部分は、金属から構成され、検査回路３０に接続されている。この検査回路３０は、処理ユニットに設けられたプローブ２７にも接続されている。プローブ２７により、第１の実施の形態と同様に検査が行われる。
検査の後、第１の実施の形態と同様にして、図３Ｆに示すように、半導体基板１１の他面にダイシング用テープ１９が貼り付けられる。ダイシング用テープ１９は、塩化ビニルやポリエステル等から構成されており、その外周縁に沿って配されたリング状のキャリア部材２０によって保持されている。
次に、図３Ｇに示すように、ダイシングステージ２３に、半導体基板１１を載置する。より詳細には、半導体基板１１の他面に貼り付けられたダイシング用テープ１９がダイシングステージ２３の上面に接するように半導体基板１１をダイシングステージ２３に載置する。ダイシングステージ２３に載置された半導体基板１１は、第１の実施の形態と同様に、例えばダイシングステージ２３の下方からの吸気によって、ダイシングステージ２３の上面に固定する。
そして、第１の実施の形態と同様に、ダイシングステージ２３に固定された状態で、半導体基板１１をダイシング刃２１でダイシングする。
ダイシングによって分離された個々の半導体素子（ダイ）２２から、第１の実施の形態と同様にダイシング用テープ１９を剥離する。そして、コレットと呼ばれる吸引治具で各ダイ２２をピックアップし、次の処理（例えばダイボンディング）を行うためのユニットに搬送する。
なお、補強リング１３が固着された部分の半導体基板１１は、ダイ２２として使用されないので、補強リング１３が固着されたままの状態で除去される。
以上のように、補強リング１３を半導体基板１１に固着させるためにポリイミド系樹脂等から構成される耐熱性接着材層２５を用いても、第１の実施の形態と同様の効果を得ることができる。
また、本実施の形態の製造方法では、半導体基板１１から第１のテープ部材１２を剥離した後に、補強リング１３を半導体基板１１に固着している。このため、補強リング１３を固着する際に、第１のテープ部材１２の耐熱性を考慮する必要がない。この結果、第１のテープ部材１２として使用できる材料の自由度が、第１の実施の形態よりも大きくなるので、コスト削減等が可能となる。
さらに、本実施の形態の製造方法では、薄く加工した半導体基板１１を加熱しているので、半導体基板１１と第１のテープ部材１２の線膨張係数の差によって生じた反りを緩和することができる。
本実施の形態の製造方法によれば、第１の実施の形態の製造方法よりもテープ部材の張り替え工程が少なく、より高い生産性を実現できる。
なお、第１及び第２の実施の形態の製造方法は、コンピュータがプログラムに基づいて搬送ユニットや半導体処理ユニット等を制御することによって実行することができる。
本発明は上記実施の形態に限定されない。例えば、第１及び第２の実施の形態の製造方法を適宜組み合わせてもよい。例えば、第１の実施の形態において無機接着材層１４の代わりに耐熱性接着材層２５を用いてもよいし、第２の実施の形態において耐熱性接着材層２５の代わりに無機接着材層１４を用いてもよい。
第１及び第２の実施の形態では、補強リング１３が、半導体基板１１と同一の材料から構成される場合を例にして説明した。このような構成を採用することにより、半導体基板１１と補強リング１３との線膨張係数を同じにすることができ、線膨張係数差に起因する歪み等の発生を低減または防止できる。しかし、線膨張係数差に起因する歪み等の発生を低減または防止できる限り、補強リング１３は他の材料から構成されてもよい。
第１及び第２の実施の形態では、半導体基板１１が、シリコン単結晶基板から構成される場合を例にした。しかし、半導体基板１１は、インジウム−リンやシリコンカーバイド等の化合物半導体等から構成されてもよい。
第１及び第２の実施の形態では、パワー系の半導体素子を製造する場合を例にした。しかし、これに限定されず、比較的薄い半導体基板を用いた他の種の半導体素子を製造してもよい。
なお、本発明は、２００２年６月２５日に出願された日本国特許出願２００２−１８３９３９号及び２００２年１１月１日出願された日本国特許出願２００２−３１９８８４号に基づき、本明細書中にその明細書、特許請求の範囲、図面全体を取り込むものとする。
本発明は、比較的薄い半導体基板を備えた半導体素子の製造方法に利用可能である。
図１Ａは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｂは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｃは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｄは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｅは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｆは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｇは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｈは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｉは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図１Ｊは、本発明の第１の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図２は、半導体基板に補強リングが固着された状態を示す斜視図である。 図３Ａは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図３Ｂは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図３Ｃは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図３Ｄは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図３Ｅは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図３Ｆは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図３Ｇは、本発明の第２の実施の形態に係る半導体素子の製造方法を説明するための側面図である。 図４Ａは、従来の半導体素子の製造方法を説明するための側面図である。 図４Ｂは、従来の半導体素子の製造方法を説明するための側面図である。 図４Ｃは、従来の半導体素子の製造方法を説明するための側面図である。 図４Ｄは、従来の半導体素子の製造方法を説明するための側面図である。 図４Ｅは、従来の半導体素子の製造方法を説明するための側面図である。

Claims (13)

  1. 複数の半導体素子が形成された半導体基板（１１）を用意し、該半導体基板（１１）を薄くする第１の工程と、
    前記半導体基板（１１）の一面に、該一面の一部を露出する補強部材（１３）を接着部材によって固着させる第２の工程と、
    前記半導体基板（１１）の一面の露出部分または該半導体基板（１１）の他面に、前記半導体素子が備える電極を構成するための金属膜（１５）を形成する第３の工程と、
    前記補強部材（１３）を前記半導体基板（１１）から除去し、該半導体基板（１１）をダイシングする第４の工程と、
    を含んでおり、
    前記接着部材（１３、２５）は、状態が前記第３の工程における処理温度よりも高い温度で変化する材料から構成されている、
    ことを特徴とする半導体素子の製造方法。
  2. 前記補強部材（１３）は、中心に開口を有し、前記半導体基板（１１）の外径と等しい外径を有するリング状の形状を有し、
    前記第２の工程は、該半導体基板（１１）の外周縁と該リング状の補強部材（１３）の外周縁とを合わせて該半導体基板（１１）の一面に該補強部材（１３）を前記接着部材によって固着し、
    前記第３の工程は、前記リング状の補強部材（１３）の開口を介して露出した前記半導体基板（１１）の一面に、前記金属膜（１５）を形成する、
    ことを特徴とする請求項１に記載の半導体素子の製造方法。
  3. 前記接着部材は、前記第３の工程における処理温度よりも高い融点を有する金属あるいは合金、または前記第３の工程における処理温度よりも高い融点あるいは軟化点を有する耐熱性樹脂から構成されることを特徴とする請求項１に記載の半導体素子の製造方法。
  4. 前記耐熱性樹脂は、ポリイミド系樹脂である、ことを特徴とする請求項３に記載の半導体素子の製造方法。
  5. 前記第２の工程では、
    前記リング状の補強部材（１３）の一面に前記接着部材の層（１４、２５）を形成し、
    前記リング状の補強部材（１３）の一面を前記半導体基板（１１）の一面に重ね、加熱によって前記リング状の補強部材（１３）と前記半導体基板（１１）との間に介在する前記接着部材の層（１４、２５）を溶融させ、
    冷却によって前記接着部材の層（１４、２５）を固化させることにより、前記リング状の補強部材（１３）を前記半導体基板（１１）に固着させる、
    ことを特徴とする請求項３に記載の半導体素子の製造方法。
  6. 前記第１の工程では、
    用意した前記半導体基板（１１）の他面に、第１のテープ状補強部材（１２）を有機系接着剤によって貼り付け、前記第１のテープ状補強部材（１２）を貼り付けた状態で、該半導体基板（１１）の一面に薄く加工をすることにより、該半導体基板（１１）を所定の厚さにまで薄くし、
    前記第２の工程では、
    前記第１のテープ状補強部材（１２）が前記半導体基板（１１）の他面に貼り付けられた状態で、該半導体基板の一面に前記リング状の補強部材（１３）を接着部材の層（１４）によって固着させ、
    前記第３の工程では、
    該リング状の補強部材（１３）が該半導体基板（１１）に固着された状態で、該半導体基板（１１）から第１のテープ状補強部材（１２）を除去した後に、前記金属膜（１５）を該リング状補強部材（１３）の開口を介して該半導体基板（１１）の一面に形成する、
    ことを特徴とする請求項５に記載の半導体素子の製造方法。
  7. 前記接着部材の層（１４）は、前記第１のテープ状補強部材（１２）が備える耐熱温度よりも低い融点を有することを特徴とする請求項６に記載の半導体素子の製造方法。
  8. 前記第４の工程では、前記半導体基板（１１）の他面に第２のテープ状補強部材（１８）を貼り付け、該半導体基板（１１）の一面から前記リング状の補強部材（１３）を除去し、該半導体基板（１１）を各半導体素子を構成するチップ（２２）にダイシングする、ことをさらに特徴とする請求項６に記載の半導体素子の製造方法。
  9. 前記接着部材の層（１４）は、前記第２のテープ状補強部材（１８）の耐熱温度よりも低い融点を有し、
    前記第２のテープ状補強部材（１８）の耐熱温度よりも低い温度の加熱によって前記接着部材の層（１４）を溶融することにより、前記リング状の補強部材（１３）を前記半導体基板（１１）から除去する、
    ことを特徴とする請求項８に記載の半導体素子の製造方法。
  10. 前記第１の工程では、
    用意した半導体基板（１１）の他面に、第１のテープ部材（１２）を有機系接着剤で貼り付け、該半導体基板（１１）の一面に、薄く加工することにより、該半導体基板（１１）を所定の厚さにまで薄くし、
    前記第２の工程では、
    前記半導体基板（１１）を、ヒータを備えるステージ（２４）上に固定し、該ステージ（２４）上に固定された前記半導体基板（１１）を加熱することにより、前記第１のテープ状補強部材（１２）が有する線膨張係数と該半導体基板（１１）が有する線膨張係数との差によって該半導体基板（１１）に生じた反りを緩和する、
    ことを特徴とする請求項３に記載の半導体素子の製造方法。
  11. 所定の厚みに薄く加工された半導体基板（１１）上に金属膜を形成する金属膜形成工程を有する半導体素子の製造工程に用いられ、
    中心に開口を有し、前記半導体基板（１１）の外径と等しい外径を有するリング状の形状を有し、該半導体基板（１１）の一面に接着部材によって固着されることにより、薄く加工することによって低下した該半導体基板（１１）の強度を補い、
    前記接着部材は、状態が前記金属膜形成工程における処理温度よりも高い温度で変化する材料から構成されている、
    ことを特徴とするリング状補強部材。
  12. 薄く加工された前記半導体素子の所定の厚みよりも大きな厚みを有する、ことを特徴とする請求項１１に記載のリング状補強部材。
  13. 前記半導体基板（１１）と同一の材料から構成され、該半導体基板（１１）と等しい線膨張係数を有する、ことを特徴とする請求項１２に記載のリング状補強部材。
JP2004530924A 2002-06-25 2003-06-24 半導体素子の製造方法およびリング状補強部材 Expired - Lifetime JP4239974B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002183939 2002-06-25
JP2002183939 2002-06-25
JP2002319884 2002-11-01
JP2002319884 2002-11-01
PCT/JP2003/007975 WO2004001819A1 (ja) 2002-06-25 2003-06-24 半導体素子の製造方法およびリング状補強部材

Publications (2)

Publication Number Publication Date
JPWO2004001819A1 JPWO2004001819A1 (ja) 2005-10-27
JP4239974B2 true JP4239974B2 (ja) 2009-03-18

Family

ID=30002271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004530924A Expired - Lifetime JP4239974B2 (ja) 2002-06-25 2003-06-24 半導体素子の製造方法およびリング状補強部材

Country Status (3)

Country Link
US (1) US7148126B2 (ja)
JP (1) JP4239974B2 (ja)
WO (1) WO2004001819A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112240A1 (ja) * 2013-01-21 2014-07-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004055860A (ja) * 2002-07-22 2004-02-19 Renesas Technology Corp 半導体装置の製造方法
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
JP4767702B2 (ja) * 2006-01-23 2011-09-07 株式会社ディスコ ウエーハの分割方法
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
JP4806282B2 (ja) * 2006-03-29 2011-11-02 株式会社ディスコ ウエーハの処理装置
US20080242052A1 (en) * 2007-03-30 2008-10-02 Tao Feng Method of forming ultra thin chips of power devices
JP5001074B2 (ja) * 2007-06-20 2012-08-15 株式会社ディスコ ウエーハの搬送機構
JP4985513B2 (ja) * 2008-03-26 2012-07-25 富士通セミコンダクター株式会社 電子部品の剥離方法及び剥離装置
KR101105981B1 (ko) * 2009-04-28 2012-01-18 한양대학교 산학협력단 저항변화 메모리 소자 및 이의 제조방법
US8624358B2 (en) 2009-06-04 2014-01-07 Mitsumi Electric Co., Ltd. Semiconductor substrate and semiconductor device
JP5813289B2 (ja) * 2010-02-02 2015-11-17 信越ポリマー株式会社 半導体ウェーハの加工方法
JP2012156292A (ja) * 2011-01-26 2012-08-16 Seiko Epson Corp 基板の加工方法
TWI523263B (zh) * 2011-02-01 2016-02-21 隆達電子股份有限公司 發光二極體及其製造方法
JP5912656B2 (ja) * 2012-02-27 2016-04-27 信越ポリマー株式会社 半導体ウェーハ用治具の剥離装置及び半導体ウェーハの取り扱い方法
JP5895676B2 (ja) * 2012-04-09 2016-03-30 三菱電機株式会社 半導体装置の製造方法
JP6385131B2 (ja) * 2014-05-13 2018-09-05 株式会社ディスコ ウェーハの加工方法
DE102015112648B4 (de) * 2015-07-31 2021-02-04 Infineon Technologies Ag Verfahren zum bilden einer waferstruktur, verfahren zum bilden eines halbleiterbauelements und einer waferstruktur
DE102016112976A1 (de) 2016-07-14 2018-01-18 Infineon Technologies Ag Verfahren zum Bearbeiten eines Wafers und Schichtstapel
KR102525490B1 (ko) 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법
JP7424896B2 (ja) 2020-04-13 2024-01-30 株式会社ディスコ ウエーハの加工方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3176542B2 (ja) * 1995-10-25 2001-06-18 シャープ株式会社 半導体装置及びその製造方法
US6342434B1 (en) * 1995-12-04 2002-01-29 Hitachi, Ltd. Methods of processing semiconductor wafer, and producing IC card, and carrier
JP2000012492A (ja) * 1998-06-22 2000-01-14 Nippon Motorola Ltd 半導体ウェハの研磨方法および半導体ウェハ構造体
JP3441382B2 (ja) * 1998-10-14 2003-09-02 日本電信電話株式会社 半導体装置の製造方法
JP2002100589A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014112240A1 (ja) * 2013-01-21 2014-07-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9449823B2 (en) 2013-01-21 2016-09-20 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
WO2004001819A1 (ja) 2003-12-31
US20050250295A1 (en) 2005-11-10
US7148126B2 (en) 2006-12-12
JPWO2004001819A1 (ja) 2005-10-27

Similar Documents

Publication Publication Date Title
JP4239974B2 (ja) 半導体素子の製造方法およびリング状補強部材
JP3761444B2 (ja) 半導体装置の製造方法
US6792991B2 (en) Device for detaching a carrier from a semi-conductor disk
TWI283457B (en) Manufacturing method of semiconductor device
JP5354149B2 (ja) エキスパンド方法
US10186447B2 (en) Method for bonding thin semiconductor chips to a substrate
JP2004055684A (ja) 半導体装置及びその製造方法
JPS61112345A (ja) 半導体装置の製造方法
US20030134490A1 (en) Method of fabricating semiconductor device on semiconductor wafer
JP6524553B2 (ja) 素子チップの製造方法
JP2011077138A (ja) 保護テープ剥離方法およびその装置
KR20030029152A (ko) 반도체 웨이퍼 처리 방법 및 양면 접착 시트
WO2004030053A1 (ja) 薄型半導体チップの製造方法
JPH1167699A (ja) 半導体装置の製造方法
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
WO2005083763A1 (ja) ウェハの転写方法
JP2005019435A (ja) ウェハ研磨方法
JP2000091281A (ja) ウエハ表面保護テープ剥離装置
JP2013236016A (ja) 半導体装置の製造方法
US20030073264A1 (en) Method of manufacturing semiconductor device from semiconductor wafer having thick peripheral portion
JP2022017930A (ja) 半導体装置の製造方法
JP2005116588A (ja) チップ部品の製造方法
US20200266089A1 (en) Carrier and method for manufacturing semiconductor device
JP2005209829A (ja) 半導体ウェハ固定方法及び装置、並びに半導体ウェハが固定された構造体
TW201918441A (zh) 基板處理方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4239974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term