JPH02246117A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPH02246117A JPH02246117A JP6691189A JP6691189A JPH02246117A JP H02246117 A JPH02246117 A JP H02246117A JP 6691189 A JP6691189 A JP 6691189A JP 6691189 A JP6691189 A JP 6691189A JP H02246117 A JPH02246117 A JP H02246117A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- wafer
- circuit
- thermal expansion
- same
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 75
- 230000015572 biosynthetic process Effects 0.000 title abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 230000002265 prevention Effects 0.000 abstract description 6
- 230000035882 stress Effects 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体製造プロセスで使用して好適な薄膜形
成方法に関するものである。
成方法に関するものである。
例えばＬＳＩや−Ｓ１等の電子回路をウェハ上に形成す
るには、ウェハに対して成膜処理を施すことにより行わ
れる。
るには、ウェハに対して成膜処理を施すことにより行わ
れる。
従来、この種の成膜処理の方法には、例えば酸化、拡散
および熱処理等のプロセスを経て、ウェハに例えばＣＶ
Ｄ等によって薄膜を形成するものが採用されている。
および熱処理等のプロセスを経て、ウェハに例えばＣＶ
Ｄ等によって薄膜を形成するものが採用されている。
ところが、従来の薄膜形成方法においては、第４図（Ｊ
ｌ）に示すＳ１ウエハ１の片面にのみ同図（ｂ）に示す
ように５ｉＯｚｆ！［膜２が形成されるものであり、こ
のため電子回路の形成途中で雰囲気温度が変化すると、
Ｓｉウェハ１とＳｉＯ□薄膜２の各材料がもつ熱膨張係
数の差異によってＳｉウェハ１に同図′（Ｃ）に示すよ
うに反り変形が生じていた。すなわち、例えばウェハ処
理温度から室温に戻すと、Ｓｉウェハ１とＳｉＯ□薄膜
２に互いに大小異なる熱応力が発生して所謂バイメタル
効果が作用してしまうからである。この場合、薄膜とし
て例えば八１を使用すると、このＡＩの熱膨張係数がＳ
ｉウェハ１の熱膨張係数より大きいから、ウェハ１には
第４図（Ｃ）で示す側と反対の側に反り変形が生じる。
ｌ）に示すＳ１ウエハ１の片面にのみ同図（ｂ）に示す
ように５ｉＯｚｆ！［膜２が形成されるものであり、こ
のため電子回路の形成途中で雰囲気温度が変化すると、
Ｓｉウェハ１とＳｉＯ□薄膜２の各材料がもつ熱膨張係
数の差異によってＳｉウェハ１に同図′（Ｃ）に示すよ
うに反り変形が生じていた。すなわち、例えばウェハ処
理温度から室温に戻すと、Ｓｉウェハ１とＳｉＯ□薄膜
２に互いに大小異なる熱応力が発生して所謂バイメタル
効果が作用してしまうからである。この場合、薄膜とし
て例えば八１を使用すると、このＡＩの熱膨張係数がＳ
ｉウェハ１の熱膨張係数より大きいから、ウェハ１には
第４図（Ｃ）で示す側と反対の側に反り変形が生じる。
この結果、電子回路の特性が不均一になり、微細な回路
形成を行うことができず、特に単一の素子サイズがウェ
ハと略等しいサイズをもつ−ＳＩでは歩留まりが低下す
るという問題があった。
形成を行うことができず、特に単一の素子サイズがウェ
ハと略等しいサイズをもつ−ＳＩでは歩留まりが低下す
るという問題があった。
本発明はこのような事情に鑑みてなされたもので、電子
回路の特性が均一な薄膜を得ることができ、もってウェ
ハの表面に対して微細な回路を形成することができる薄
膜形成方法を提供するものである。
回路の特性が均一な薄膜を得ることができ、もってウェ
ハの表面に対して微細な回路を形成することができる薄
膜形成方法を提供するものである。
本発明に係る薄膜形成方法は、ウェハの表面に回路用の
薄膜を形成する方法であって、この薄膜の熱膨張係数と
路間−の熱膨張係数をもつ材料からなる反り防止用の薄
膜を回路用薄膜の形成工程と同一の工程時にウェハの裏
面に形成するものである。
薄膜を形成する方法であって、この薄膜の熱膨張係数と
路間−の熱膨張係数をもつ材料からなる反り防止用の薄
膜を回路用薄膜の形成工程と同一の工程時にウェハの裏
面に形成するものである。
本発明においては、雰囲気温度が変化して生じるウェハ
の反り変形を打ち消すような応力を反り防止用の薄膜に
よってウェハに発生させることができる。
の反り変形を打ち消すような応力を反り防止用の薄膜に
よってウェハに発生させることができる。
〔実施例〕
以下、本発明における薄膜形成方法を図に示す実施例に
よって詳細に説明する。
よって詳細に説明する。
第１図（ａ）および（ｂｌは本発明に係る薄膜形成方法
を説明するための断面図である。同図において、符号１
１で示すものは半導体ウェハとしてのＳｉウェハで、表
面に電子回路用の第１表面薄膜１２が形成されており、
裏面には反り防止用の第１裏面薄膜１３が形成されてい
る。この第１裏面薄膜１３は前記第１表面薄膜１２の材
料の熱膨張係数と路間−の熱膨張係数をもつ材料によっ
て形成されており、第１表面薄膜１２としてＳｉＯ熱膨
張係数より小さい熱膨張係数をもつ例えばＳｉｎｇ、Ｓ
ｉＮあるいはＰＳＧ （リンガラス）等の材料が使用さ
れると小さい熱膨張係数をもつ材料を使用し、第１表面
薄膜１２としてＳｉの熱膨張係数より大きい熱膨張係数
をもつ例えばＡ１等の材料が使用されると大きい熱膨張
係数をもつ材料を使用するものとする。また、１４およ
び１５は前記第１表面薄膜１２．第１裏面薄膜１３に各
々形成される第２表面薄膜と第２裏面薄膜である。
を説明するための断面図である。同図において、符号１
１で示すものは半導体ウェハとしてのＳｉウェハで、表
面に電子回路用の第１表面薄膜１２が形成されており、
裏面には反り防止用の第１裏面薄膜１３が形成されてい
る。この第１裏面薄膜１３は前記第１表面薄膜１２の材
料の熱膨張係数と路間−の熱膨張係数をもつ材料によっ
て形成されており、第１表面薄膜１２としてＳｉＯ熱膨
張係数より小さい熱膨張係数をもつ例えばＳｉｎｇ、Ｓ
ｉＮあるいはＰＳＧ （リンガラス）等の材料が使用さ
れると小さい熱膨張係数をもつ材料を使用し、第１表面
薄膜１２としてＳｉの熱膨張係数より大きい熱膨張係数
をもつ例えばＡ１等の材料が使用されると大きい熱膨張
係数をもつ材料を使用するものとする。また、１４およ
び１５は前記第１表面薄膜１２．第１裏面薄膜１３に各
々形成される第２表面薄膜と第２裏面薄膜である。
次に、本発明における薄膜形成方法について説明すると
、第１図（ａ）に示すようにＳｉウェハ１１の表面に第
１表面薄膜１２が形成される前後にウェハ１１の裏面に
第１裏面ＩＩ膜１３を形成し、同図山）に示すように第
１表面薄膜１２に第２表面薄膜１４が形成される前後に
第１裏面薄膜１３に第２裏面薄膜１５を形成する。すな
わち、本発明の薄膜形成は、Ｓｉウェハ１１の表面に回
路用の第１表面薄膜１２．第２表面薄膜１４を形成する
方法であって、反り防止用の第１裏面薄膜１３．第２裏
面薄膜１４を回路用の第１表面薄膜１２．第２表面薄膜
１４の形成工程と同一の工程時にＳｉウェハ１１の裏面
に形成することにより行う、ここで、裏面薄膜の暦数は
表面薄膜の暦数に応じて決定されるため、電子回路の製
造工程が増加すればそれだけ多数層の構造となる。
、第１図（ａ）に示すようにＳｉウェハ１１の表面に第
１表面薄膜１２が形成される前後にウェハ１１の裏面に
第１裏面ＩＩ膜１３を形成し、同図山）に示すように第
１表面薄膜１２に第２表面薄膜１４が形成される前後に
第１裏面薄膜１３に第２裏面薄膜１５を形成する。すな
わち、本発明の薄膜形成は、Ｓｉウェハ１１の表面に回
路用の第１表面薄膜１２．第２表面薄膜１４を形成する
方法であって、反り防止用の第１裏面薄膜１３．第２裏
面薄膜１４を回路用の第１表面薄膜１２．第２表面薄膜
１４の形成工程と同一の工程時にＳｉウェハ１１の裏面
に形成することにより行う、ここで、裏面薄膜の暦数は
表面薄膜の暦数に応じて決定されるため、電子回路の製
造工程が増加すればそれだけ多数層の構造となる。
このように、Ｓｉウェハ１１に表面薄膜１２．１４を形
成するに伴い裏面薄膜１３．１５を形成したから、電子
回路の製造途中で雰囲気温度が変化して生じるＳｉウェ
ハの反り変形を打ち消すような応力を裏面薄膜１３．１
５の形成によって発生させることができ、電子回路の特
性が均一な表面薄膜１２．１４を得ることができる。
成するに伴い裏面薄膜１３．１５を形成したから、電子
回路の製造途中で雰囲気温度が変化して生じるＳｉウェ
ハの反り変形を打ち消すような応力を裏面薄膜１３．１
５の形成によって発生させることができ、電子回路の特
性が均一な表面薄膜１２．１４を得ることができる。
なお、本実施例においては、電子回路用の成膜工程の前
後に裏面薄膜１３．１５を形成する場合を示したが、こ
の他写真製版工程の以前に形成しても差し支えない。
後に裏面薄膜１３．１５を形成する場合を示したが、こ
の他写真製版工程の以前に形成しても差し支えない。
また、本実施例においては、裏面薄膜をＳｉウェハ１１
の全体に形成する例を示したが、本発明はこれに限定さ
れず、第２図（ａ）および（ｂ）に示すように複数の裏
面薄膜２１〜２３をドーナツ状に形成しても実施例と同
様の効果を奏する。この場合、裏面薄膜２１〜２３の厚
さは、比較的大きな応力が発生するウェハ周辺部分の厚
さを大きい寸法に設定する。
の全体に形成する例を示したが、本発明はこれに限定さ
れず、第２図（ａ）および（ｂ）に示すように複数の裏
面薄膜２１〜２３をドーナツ状に形成しても実施例と同
様の効果を奏する。この場合、裏面薄膜２１〜２３の厚
さは、比較的大きな応力が発生するウェハ周辺部分の厚
さを大きい寸法に設定する。
また、本発明においては、第３図（ａｌおよび山）に示
すように帯状の、裏面薄膜３１を平行に多数形成しても
よ＜、Ｓｉウェハ１１のように結晶軸によって力学的特
性が異なる場合には一層効果的である。
すように帯状の、裏面薄膜３１を平行に多数形成しても
よ＜、Ｓｉウェハ１１のように結晶軸によって力学的特
性が異なる場合には一層効果的である。
以上説明したように本発明によれば、ウェハの表面に回
路用の薄膜を形成する方法であって、この薄膜の熱膨張
係数と路間−の熱膨張係数をもつ材料からなる反り防止
用の薄膜を回路用薄膜の形成工程と同一の工程時にウェ
ハの裏面に形成するので、電子回路の製造途中で雰囲気
温度が変化して生じるウェハの反り変形を打ち消すよう
な応力を反り防止用の薄膜によって発生させることがで
きる。したがって、電子回路の特性が均一な表面薄膜を
得ることができるから、ウェハの表面に微細な回路を形
成することができ、大型の電子回路からなる一Ｓｌに実
施した場合の歩留まりを高めることができる。
路用の薄膜を形成する方法であって、この薄膜の熱膨張
係数と路間−の熱膨張係数をもつ材料からなる反り防止
用の薄膜を回路用薄膜の形成工程と同一の工程時にウェ
ハの裏面に形成するので、電子回路の製造途中で雰囲気
温度が変化して生じるウェハの反り変形を打ち消すよう
な応力を反り防止用の薄膜によって発生させることがで
きる。したがって、電子回路の特性が均一な表面薄膜を
得ることができるから、ウェハの表面に微細な回路を形
成することができ、大型の電子回路からなる一Ｓｌに実
施した場合の歩留まりを高めることができる。
第１図（ａｌおよび（′ｂ）は本発明に係る薄膜形成方
法を説明するための断面図、第２図（ａ）、 （ｂ）お
よび第３図（ａ）、 （ｂｌは他の実施例を説明するた
めの下面図と断面図、第４図（ａ）〜（Ｃ）は従来の薄
膜形成方法による不良例を説明するための断面図である
。 １１・・・・Ｓｉウェハ、１２・・・・第１表面薄膜、
１３・・・・第１裏面薄膜、１４・・・・第２表面薄膜
、１５・・・・第２裏面薄膜。 代 理 人 大岩増雄 第 図 （ａ） （ｂ） ＣＧ） （ｂ）
法を説明するための断面図、第２図（ａ）、 （ｂ）お
よび第３図（ａ）、 （ｂｌは他の実施例を説明するた
めの下面図と断面図、第４図（ａ）〜（Ｃ）は従来の薄
膜形成方法による不良例を説明するための断面図である
。 １１・・・・Ｓｉウェハ、１２・・・・第１表面薄膜、
１３・・・・第１裏面薄膜、１４・・・・第２表面薄膜
、１５・・・・第２裏面薄膜。 代 理 人 大岩増雄 第 図 （ａ） （ｂ） ＣＧ） （ｂ）
Claims (1)
- ウェハの表面に回路用の薄膜を形成する方法であって
、この薄膜の熱膨張係数と略同一の熱膨張係数をもつ材
料からなる反り防止用の薄膜を前記回路用の薄膜の形成
工程と同一の工程時に前記ウェハの裏面に形成すること
を特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6691189A JPH02246117A (ja) | 1989-03-17 | 1989-03-17 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6691189A JPH02246117A (ja) | 1989-03-17 | 1989-03-17 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02246117A true JPH02246117A (ja) | 1990-10-01 |
Family
ID=13329625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6691189A Pending JPH02246117A (ja) | 1989-03-17 | 1989-03-17 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02246117A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409407C (zh) * | 2002-09-25 | 2008-08-06 | 硅电子股份公司 | 用于晶圆的两层lto背面密封 |
| CN102655125A (zh) * | 2012-01-16 | 2012-09-05 | 中国科学院上海微系统与信息技术研究所 | 一种双面溅射金属层减小硅圆片翘曲的结构 |
| JP2017069281A (ja) * | 2015-09-28 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-03-17 JP JP6691189A patent/JPH02246117A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100409407C (zh) * | 2002-09-25 | 2008-08-06 | 硅电子股份公司 | 用于晶圆的两层lto背面密封 |
| CN102655125A (zh) * | 2012-01-16 | 2012-09-05 | 中国科学院上海微系统与信息技术研究所 | 一种双面溅射金属层减小硅圆片翘曲的结构 |
| JP2017069281A (ja) * | 2015-09-28 | 2017-04-06 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07102368A (ja) | 薄膜の形成方法 | |
| JPH02246117A (ja) | 薄膜形成方法 | |
| JP3157012B2 (ja) | 半導体素子の配線形成方法 | |
| JPS60176235A (ja) | Ｘ線露光用マスク原板 | |
| JP2904145B2 (ja) | 荷電ビーム描画装置用アパチャおよびその製造方法 | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JP3160936B2 (ja) | ウエハの貼り合わせ方法 | |
| JPH06267804A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH03283637A (ja) | 半導体装置 | |
| JPS5852332B2 (ja) | 不純物拡散方法 | |
| JPS62194628A (ja) | 半導体装置の製造方法 | |
| JP3095928B2 (ja) | 化合物半導体の製造方法 | |
| JPH0582405A (ja) | 半導体集積回路装置の製造方法 | |
| JPH09266192A (ja) | 半導体装置製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPH02303032A (ja) | 半導体装置の製造方法 | |
| JPS5893254A (ja) | 半導体装置の製造方法 | |
| JPH0494532A (ja) | 半導体装置の製造方法 | |
| JPS5922373B2 (ja) | 半導体ウエハの処理法 | |
| JP2004356363A (ja) | Ｅｂマスクの製造方法及びｅｂマスク並びに露光方法 | |
| JPS582069A (ja) | 半導体装置の製造方法 | |
| JPS5875838A (ja) | シリコン基板の加工方法 | |
| JPH0620099B2 (ja) | 半導体素子の製造方法 | |
| JPS62281324A (ja) | Ｘ線マスクおよびその製造方法 | |
| JPH03219630A (ja) | 半導体装置の製造方法 |