JPH06267804A - 貼り合わせ半導体基板及びその製造方法 - Google Patents
貼り合わせ半導体基板及びその製造方法Info
- Publication number
- JPH06267804A JPH06267804A JP7856193A JP7856193A JPH06267804A JP H06267804 A JPH06267804 A JP H06267804A JP 7856193 A JP7856193 A JP 7856193A JP 7856193 A JP7856193 A JP 7856193A JP H06267804 A JPH06267804 A JP H06267804A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- bonded
- film
- bonding
- bonded semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 反りを低減し、厳密な規格を要求するデバイ
ス製造ラインに投入可能な貼り合わせ半導体基板とす
る。 【構成】 二枚の半導体基板１１，１４の一方の主面ど
うしを貼り合わせて構成される貼り合わせ半導体基板に
おいて、貼り合わせる一方の半導体基板１１の少なくと
も一方の主面に、貼り合わせ半導体基板の反りを矯正す
る応力を有する膜１２を形成する。
ス製造ラインに投入可能な貼り合わせ半導体基板とす
る。 【構成】 二枚の半導体基板１１，１４の一方の主面ど
うしを貼り合わせて構成される貼り合わせ半導体基板に
おいて、貼り合わせる一方の半導体基板１１の少なくと
も一方の主面に、貼り合わせ半導体基板の反りを矯正す
る応力を有する膜１２を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、貼り合わせ半導体基板
及びその製造方法に係り、特に高機能あるいは高性能な
半導体デバイスを作り込むのに最適な貼り合わせ半導体
基板及びその製造方法に関する。
及びその製造方法に係り、特に高機能あるいは高性能な
半導体デバイスを作り込むのに最適な貼り合わせ半導体
基板及びその製造方法に関する。
【０００２】
【従来の技術】近年、素子間の完全な絶縁分離、寄生容
量の低減等の要請、及び三次元回路素子の実現等を目的
として、ＳＯＩ（Silicon On Insulator) 技術が種々検
討されており、その中に、複数の半導体基板を貼り合わ
せてＳＯＩ基板を作製する方法がある。基板の貼り合わ
せ方法としては、例えば、特開昭６１−２４２０３３号
公報、特開昭６２−１７７９３８号公報に開示された貼
り合わせ方法がある。
量の低減等の要請、及び三次元回路素子の実現等を目的
として、ＳＯＩ（Silicon On Insulator) 技術が種々検
討されており、その中に、複数の半導体基板を貼り合わ
せてＳＯＩ基板を作製する方法がある。基板の貼り合わ
せ方法としては、例えば、特開昭６１−２４２０３３号
公報、特開昭６２−１７７９３８号公報に開示された貼
り合わせ方法がある。
【０００３】以下、この基板貼り合わせ法の一例につい
て図２２〜図２４を用いて工程順に従い説明する。な
お、工程の詳細は本発明の実施例において説明するので
ここでは概略的に説明を行う。
て図２２〜図２４を用いて工程順に従い説明する。な
お、工程の詳細は本発明の実施例において説明するので
ここでは概略的に説明を行う。
【０００４】まず、図２２に示すように、特定の面方
位、例えばＳｉにおいては（１００）面を有する半導体
基板２４をホトエッチングで加工し、Ｖ字状の凹部を形
成し、その表面にＳｉＯ2 膜２５を作製する。次に、Ｓ
ｉＣｌ4 を主成分とする原料を酸水素炎中で燃焼させる
ことで得られる『すす（Ｓｏｏｔ）』状のＳｉＯ2 を主
成分とするスート微粒子（もしくは微粒子）を所定の厚
みだけ堆積して微粒子層２６′を形成し、さらにＳｉの
支持基板２１を貼り合わせる。
位、例えばＳｉにおいては（１００）面を有する半導体
基板２４をホトエッチングで加工し、Ｖ字状の凹部を形
成し、その表面にＳｉＯ2 膜２５を作製する。次に、Ｓ
ｉＣｌ4 を主成分とする原料を酸水素炎中で燃焼させる
ことで得られる『すす（Ｓｏｏｔ）』状のＳｉＯ2 を主
成分とするスート微粒子（もしくは微粒子）を所定の厚
みだけ堆積して微粒子層２６′を形成し、さらにＳｉの
支持基板２１を貼り合わせる。
【０００５】この状態で、図２３に示すように、炉に入
れてアニールすると先のすす状のスート微粒子（もしく
は微粒子）がガラス化し、体積収縮した絶縁分離層２６
になると共に、半導体基板２４と支持基板２１を均一に
貼り合わせることができる。
れてアニールすると先のすす状のスート微粒子（もしく
は微粒子）がガラス化し、体積収縮した絶縁分離層２６
になると共に、半導体基板２４と支持基板２１を均一に
貼り合わせることができる。
【０００６】次に、図２４に示すように、半導体基板２
４の一部を研磨加工により除去して絶縁分離された半導
体領域を作成する。
４の一部を研磨加工により除去して絶縁分離された半導
体領域を作成する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
この種の貼り合わせ基板は、ガラス層および基板に内部
応力が残っており、大きな反りを生ずる（なお、反りの
量は、基板，ガラス層の材質、製造条件等によって異な
る）場合がある。その結果、半導体基板に各種デバイス
を作り込む生産ラインにおいて搬送や微細なホトリソグ
ラフィ精度を高めることが困難となる場合があった。
この種の貼り合わせ基板は、ガラス層および基板に内部
応力が残っており、大きな反りを生ずる（なお、反りの
量は、基板，ガラス層の材質、製造条件等によって異な
る）場合がある。その結果、半導体基板に各種デバイス
を作り込む生産ラインにおいて搬送や微細なホトリソグ
ラフィ精度を高めることが困難となる場合があった。
【０００８】
【課題を解決するための手段】本発明の貼り合わせ半導
体基板は、二枚の半導体基板の一方の主面どうしを貼り
合わせて構成される貼り合わせ半導体基板において、貼
り合わせる一方の半導体基板の少なくとも一方の主面
に、貼り合わせ半導体基板の反りを矯正する応力を有す
る膜を形成したことを特徴とする。
体基板は、二枚の半導体基板の一方の主面どうしを貼り
合わせて構成される貼り合わせ半導体基板において、貼
り合わせる一方の半導体基板の少なくとも一方の主面
に、貼り合わせ半導体基板の反りを矯正する応力を有す
る膜を形成したことを特徴とする。
【０００９】また、本発明の貼り合わせ半導体基板の製
造方法は、二枚の半導体基板の一方の主面どうしを貼り
合わせて構成される貼り合わせ半導体基板の製造方法に
おいて、二枚の半導体基板の一方の主面どうしを貼り合
わせる前に、貼り合わせる一方の半導体基板の少なくと
も一方の主面に、貼合せにより生ずる反りを矯正する応
力を有する膜を形成することを特徴とする。
造方法は、二枚の半導体基板の一方の主面どうしを貼り
合わせて構成される貼り合わせ半導体基板の製造方法に
おいて、二枚の半導体基板の一方の主面どうしを貼り合
わせる前に、貼り合わせる一方の半導体基板の少なくと
も一方の主面に、貼合せにより生ずる反りを矯正する応
力を有する膜を形成することを特徴とする。
【００１０】また、本発明の貼り合わせ半導体基板の製
造方法は、二枚の半導体基板の一方の主面どうしを貼り
合わせて構成される貼り合わせ半導体基板の製造方法に
おいて、二枚の半導体基板の一方の主面どうしを貼り合
わせた後に、貼り合わせ半導体基板の少なくとも一方の
主面に、貼合せにより生じた反りを矯正する応力を有す
る膜を形成したことを特徴とする。
造方法は、二枚の半導体基板の一方の主面どうしを貼り
合わせて構成される貼り合わせ半導体基板の製造方法に
おいて、二枚の半導体基板の一方の主面どうしを貼り合
わせた後に、貼り合わせ半導体基板の少なくとも一方の
主面に、貼合せにより生じた反りを矯正する応力を有す
る膜を形成したことを特徴とする。
【００１１】本発明は貼り合わせ半導体基板の反りの矯
正のために用いられるものであり、特に貼り合わせ半導
体基板の接合方法は限定されないが、例えば、前述した
特開昭６１−２４２０３３号公報、特開昭６２−１７７
９３８号公報に開示された接合方法に本発明は好適に用
いられる。かかる接合方法は、ガラス層及びその基板に
内部応力が残っているために、貼合せた場合に反りを生
ずる場合がある。この反りは基板の材質、ガラス層の材
質等の条件によって凸状に反ったり、凹状に反ったりす
る。
正のために用いられるものであり、特に貼り合わせ半導
体基板の接合方法は限定されないが、例えば、前述した
特開昭６１−２４２０３３号公報、特開昭６２−１７７
９３８号公報に開示された接合方法に本発明は好適に用
いられる。かかる接合方法は、ガラス層及びその基板に
内部応力が残っているために、貼合せた場合に反りを生
ずる場合がある。この反りは基板の材質、ガラス層の材
質等の条件によって凸状に反ったり、凹状に反ったりす
る。
【００１２】本発明に用いられる、貼合せにより生じる
反りを矯正する応力を有する膜は、当該膜を形成する半
導体基板について、圧縮応力または引っ張り応力を生ず
る膜であり、例えば、半導体基板がＳｉの場合は、圧縮
応力を生ずる膜としては熱酸化膜、スパッタ酸化膜があ
り、引っ張り応力を生ずる膜としては窒化膜（ＬＰＣＶ
Ｄ法等による）がある。この様な応力の性質は例えば、
R.W.Hoffman;Physicsof Thin Films 3 (1966)211 (Acad
emic Pressi Ed G.Hass and R.E.Thum)、又は金原，藤
原；薄膜，裳華房(1979)P.127 に示されている。図１９
は膜の性質を示す図である。
反りを矯正する応力を有する膜は、当該膜を形成する半
導体基板について、圧縮応力または引っ張り応力を生ず
る膜であり、例えば、半導体基板がＳｉの場合は、圧縮
応力を生ずる膜としては熱酸化膜、スパッタ酸化膜があ
り、引っ張り応力を生ずる膜としては窒化膜（ＬＰＣＶ
Ｄ法等による）がある。この様な応力の性質は例えば、
R.W.Hoffman;Physicsof Thin Films 3 (1966)211 (Acad
emic Pressi Ed G.Hass and R.E.Thum)、又は金原，藤
原；薄膜，裳華房(1979)P.127 に示されている。図１９
は膜の性質を示す図である。
【００１３】貼り合わせ半導体基板の反りの矯正は、基
板の反りの方向によって、圧縮応力を生ずる膜か引っ張
り応力を生ずる膜かを選択するとともに、当該膜を半導
体基板のどちらの主面に形成するかを選択して形成する
ことで行うことができる。
板の反りの方向によって、圧縮応力を生ずる膜か引っ張
り応力を生ずる膜かを選択するとともに、当該膜を半導
体基板のどちらの主面に形成するかを選択して形成する
ことで行うことができる。
【００１４】即ち、反りが図２０（Ａ）に示すように凸
状に生じる場合には、図２１（Ａ）に示すように内面の
Ｘ2 側に圧縮応力を生ずる膜を形成すれば反りを矯正す
ることができ、或は図２１（Ｂ）に示すように外面のＸ
1 側に引っ張り応力を生ずる膜を形成すれば反りを矯正
することができる。
状に生じる場合には、図２１（Ａ）に示すように内面の
Ｘ2 側に圧縮応力を生ずる膜を形成すれば反りを矯正す
ることができ、或は図２１（Ｂ）に示すように外面のＸ
1 側に引っ張り応力を生ずる膜を形成すれば反りを矯正
することができる。
【００１５】逆に、反りが図２０（Ｂ）に示すように、
凹状に生じた場合には、図２１（Ａ）に示すように内面
のＸ2 側に引っ張り応力を生ずる膜を形成すれば反りを
矯正することができ、或は図２１（Ｂ）に示すように外
面のＸ1 側に圧縮応力を生ずる膜を形成すれば反りを矯
正することができる。
凹状に生じた場合には、図２１（Ａ）に示すように内面
のＸ2 側に引っ張り応力を生ずる膜を形成すれば反りを
矯正することができ、或は図２１（Ｂ）に示すように外
面のＸ1 側に圧縮応力を生ずる膜を形成すれば反りを矯
正することができる。
【００１６】なお、応力の方向の異なる膜を、半導体基
板の両方の主面に形成してもよい。即ち、反りが図２０
（Ａ）に示すように、凸状に生じた場合には、図２１
（Ｃ）に示すように、内面のＸ2 側に圧縮応力を生ずる
膜を形成し、且つ外面のＸ1 側に引っ張り応力を生ずる
膜を形成すれば反りを矯正することができる。
板の両方の主面に形成してもよい。即ち、反りが図２０
（Ａ）に示すように、凸状に生じた場合には、図２１
（Ｃ）に示すように、内面のＸ2 側に圧縮応力を生ずる
膜を形成し、且つ外面のＸ1 側に引っ張り応力を生ずる
膜を形成すれば反りを矯正することができる。
【００１７】なお、貼合せにより生じる反りを矯正する
応力を有する膜は、貼り合わせ前に形成しても、貼り合
わせ後に形成してもよい。
応力を有する膜は、貼り合わせ前に形成しても、貼り合
わせ後に形成してもよい。
【００１８】
【実施例】以下、本発明の実施例について図面を用いて
詳細に説明する。なお、以下に説明する実施例では、代
表的な半導体基板であるシリコン基板をとりあげるが、
本発明はこれに限定されるものではない。
詳細に説明する。なお、以下に説明する実施例では、代
表的な半導体基板であるシリコン基板をとりあげるが、
本発明はこれに限定されるものではない。
【００１９】［実施例１］図１は本発明の貼り合わせ半
導体基板の第１実施例の構造を示す断面図である。同図
において、１１はＳｉ半導体基板であり、１２は貼り合
わせ半導体基板の反りを矯正する応力を有する膜となる
熱酸化膜である。熱酸化膜は図１９に示されるようにＳ
ｉ基板に対して圧縮応力を生ずる膜である。１４は半導
体基板を研磨することで得られる半導体領域、１５は半
導体基板上に設けられた酸化膜、１６はスート微粒子
（もしくは微粒子）がガラス化し、体積収縮した絶縁分
離層である。
導体基板の第１実施例の構造を示す断面図である。同図
において、１１はＳｉ半導体基板であり、１２は貼り合
わせ半導体基板の反りを矯正する応力を有する膜となる
熱酸化膜である。熱酸化膜は図１９に示されるようにＳ
ｉ基板に対して圧縮応力を生ずる膜である。１４は半導
体基板を研磨することで得られる半導体領域、１５は半
導体基板上に設けられた酸化膜、１６はスート微粒子
（もしくは微粒子）がガラス化し、体積収縮した絶縁分
離層である。
【００２０】以下、図３〜図８を用いて、上記第１実施
例の貼り合わせ半導体基板の製造工程を説明する。
例の貼り合わせ半導体基板の製造工程を説明する。
【００２１】先ず図３に示すように、特定の面方位、例
えばＳｉにおいては（１００）面を有する、直径１００
ｍｍ，厚さ４５０μｍのＳｉ半導体基板１１を用意し、
図４に示すようにその表面を約１０５０℃で熱酸化して
１μｍ程度の熱酸化膜１２を形成する。なお、この時に
は基板面全体に熱酸化膜を形成するのでほとんど反りは
生じない。
えばＳｉにおいては（１００）面を有する、直径１００
ｍｍ，厚さ４５０μｍのＳｉ半導体基板１１を用意し、
図４に示すようにその表面を約１０５０℃で熱酸化して
１μｍ程度の熱酸化膜１２を形成する。なお、この時に
は基板面全体に熱酸化膜を形成するのでほとんど反りは
生じない。
【００２２】次に、図５に示すように、半導体基板１１
の一方の主面（熱酸化膜面上）にスピンコート等でホト
レジスト１３を形成する。
の一方の主面（熱酸化膜面上）にスピンコート等でホト
レジスト１３を形成する。
【００２３】次に、図６に示すように、ホトレジスト１
３をマスクにして熱酸化膜１２をＨＦ液等で除去し、さ
らに不要となったホトレジストパターン１３を除去す
る。
３をマスクにして熱酸化膜１２をＨＦ液等で除去し、さ
らに不要となったホトレジストパターン１３を除去す
る。
【００２４】次に、図７に示すように、Ｖ字状に加工し
た凹部を有する約５２５μｍの厚さの半導体基板１４を
用意する。半導体基板１４のＶ字状の凹部は、ホトエッ
チングにより、ＳｉＯ2 のマスクパターンを作製し、Ｓ
ｉが露出した領域を、ＫＯＨの２０％水溶液に、イソプ
ロピルアルコールを飽和するまで加えた、いわゆる異方
性エッチング液でエッチングすることで作製することが
できる。エッチング時は、温度を５０〜８５℃の範囲で
所定の値に設定する。高温になる程、エッチング速度は
大きくなるが、アルコールの蒸発が早まり不安定なエッ
チング速度を示すので注意を要する。なお、必要に応じ
て、エッチング後、デバイスの寄生抵抗を下げるために
必要な埋め込み拡散層を、不純物を添加し、引き続いて
アニールすることで形成する。
た凹部を有する約５２５μｍの厚さの半導体基板１４を
用意する。半導体基板１４のＶ字状の凹部は、ホトエッ
チングにより、ＳｉＯ2 のマスクパターンを作製し、Ｓ
ｉが露出した領域を、ＫＯＨの２０％水溶液に、イソプ
ロピルアルコールを飽和するまで加えた、いわゆる異方
性エッチング液でエッチングすることで作製することが
できる。エッチング時は、温度を５０〜８５℃の範囲で
所定の値に設定する。高温になる程、エッチング速度は
大きくなるが、アルコールの蒸発が早まり不安定なエッ
チング速度を示すので注意を要する。なお、必要に応じ
て、エッチング後、デバイスの寄生抵抗を下げるために
必要な埋め込み拡散層を、不純物を添加し、引き続いて
アニールすることで形成する。
【００２５】Ｖ字状の凹部を有する主面に酸化膜１５を
形成し、更に基板の貼り合わせを容易とするため、Ｓｉ
Ｃｌ4 を主成分とする原料を酸水素炎中で燃焼させるこ
とで得られる『すす（Ｓｏｏｔ）』状のＳｉＯ2 を主成
分とするスート微粒子（もしくは微粒子）を所定の厚み
だけ堆積してスート微粒子（もしくは微粒子）層を形成
し、さらに半導体基板１１を貼り合わせる。この状態
で、炉に入れてアニールすると先のすす状のスート微粒
子（もしくは微粒子）がガラス化し、体積収縮した絶縁
分離層１６になると共に、半導体基板１１と半導体基板
１４を均一に貼り合わせることができる。
形成し、更に基板の貼り合わせを容易とするため、Ｓｉ
Ｃｌ4 を主成分とする原料を酸水素炎中で燃焼させるこ
とで得られる『すす（Ｓｏｏｔ）』状のＳｉＯ2 を主成
分とするスート微粒子（もしくは微粒子）を所定の厚み
だけ堆積してスート微粒子（もしくは微粒子）層を形成
し、さらに半導体基板１１を貼り合わせる。この状態
で、炉に入れてアニールすると先のすす状のスート微粒
子（もしくは微粒子）がガラス化し、体積収縮した絶縁
分離層１６になると共に、半導体基板１１と半導体基板
１４を均一に貼り合わせることができる。
【００２６】その後、図８に示すように、半導体基板１
４の一方の主面側から、研磨加工により不要な半導体領
域を除去して貼り合わせ半導体基板を作製した。研磨後
の厚さは約５２５μｍであった。
４の一方の主面側から、研磨加工により不要な半導体領
域を除去して貼り合わせ半導体基板を作製した。研磨後
の厚さは約５２５μｍであった。
【００２７】本実施例においては、直径１００ｍｍの貼
り合わせ半導体基板の研磨後の厚さ約５２５μｍの時
に、従来では図２に示すように、凸状に反っていた貼合
せ半導体基板の反り（ｔ1 ＝６５μｍ）を、図１に示す
ように、矯正された反り（ｔ2＝１５μｍ）まで減少さ
せることができた。
り合わせ半導体基板の研磨後の厚さ約５２５μｍの時
に、従来では図２に示すように、凸状に反っていた貼合
せ半導体基板の反り（ｔ1 ＝６５μｍ）を、図１に示す
ように、矯正された反り（ｔ2＝１５μｍ）まで減少さ
せることができた。
【００２８】［実施例２］図９は本発明の貼り合わせ半
導体基板の第２実施例の構造を示す断面図である。なお
貼合せ工程の条件は、実施例１の熱酸化膜１２の代わり
に、窒化膜１７を用いたことを除いて同じである。窒化
膜は図１９に示されるようにＳｉ基板に対して引っ張り
応力を生ずる膜である。
導体基板の第２実施例の構造を示す断面図である。なお
貼合せ工程の条件は、実施例１の熱酸化膜１２の代わり
に、窒化膜１７を用いたことを除いて同じである。窒化
膜は図１９に示されるようにＳｉ基板に対して引っ張り
応力を生ずる膜である。
【００２９】図９に示すように、直径１００ｍｍの半導
体基板１１の貼合せ面側に、ＬＰＣＶＤ（減圧気相成
長）法を用いて約０．１μｍ程度の窒化膜１７を形成
後、ＣＦ4 −Ｏ2 ガス雰囲気でプラズマエッチングによ
り片面の窒化膜を除去する。この窒化膜形成側を貼合せ
面として、貼り合わせ基板を作製し、厚さ約５２５μｍ
まで研磨した。本実施例においては、直径１００ｍｍの
貼り合わせ半導体基板の研磨後の厚さ約５２５μｍの時
に、従来では図２に示すように、凸状に反っていた貼合
せ半導体基板の反り（ｔ1 ＝６５μｍ）を、矯正された
反り（ｔ3 ＝２３μｍ）とすることができた。
体基板１１の貼合せ面側に、ＬＰＣＶＤ（減圧気相成
長）法を用いて約０．１μｍ程度の窒化膜１７を形成
後、ＣＦ4 −Ｏ2 ガス雰囲気でプラズマエッチングによ
り片面の窒化膜を除去する。この窒化膜形成側を貼合せ
面として、貼り合わせ基板を作製し、厚さ約５２５μｍ
まで研磨した。本実施例においては、直径１００ｍｍの
貼り合わせ半導体基板の研磨後の厚さ約５２５μｍの時
に、従来では図２に示すように、凸状に反っていた貼合
せ半導体基板の反り（ｔ1 ＝６５μｍ）を、矯正された
反り（ｔ3 ＝２３μｍ）とすることができた。
【００３０】［実施例３］本実施例は半導体基板１１の
両面に、貼り合わせ基板の反りを矯正するための膜を形
成したものであり、その矯正効果は大きく、貼り合わせ
基板の反りが大きい場合に特に有効である。
両面に、貼り合わせ基板の反りを矯正するための膜を形
成したものであり、その矯正効果は大きく、貼り合わせ
基板の反りが大きい場合に特に有効である。
【００３１】図１０は本発明の貼り合わせ半導体基板の
第３実施例の構造を示す断面図である。なお貼合せ工程
の条件は実施例１，２と同じであるが、本実施例では貼
り合わせ面側に約０．１μｍの窒化膜１７を形成すると
ともに、貼り合わせ面と反対の側に約１μｍの熱酸化膜
１２を形成した。
第３実施例の構造を示す断面図である。なお貼合せ工程
の条件は実施例１，２と同じであるが、本実施例では貼
り合わせ面側に約０．１μｍの窒化膜１７を形成すると
ともに、貼り合わせ面と反対の側に約１μｍの熱酸化膜
１２を形成した。
【００３２】窒化膜及び熱酸化膜を半導体基板に形成す
るには、まず図１１に示した半導体基板１１上に、図１
２に示すように実施例２と同様に、ＬＰＣＶＤ（減圧気
相成長）法を用いて約０．１μｍの窒化膜１７を形成
後、ＣＦ4 −Ｏ2 ガス雰囲気でプラズマエッチングによ
り片面の窒化膜を除去する。
るには、まず図１１に示した半導体基板１１上に、図１
２に示すように実施例２と同様に、ＬＰＣＶＤ（減圧気
相成長）法を用いて約０．１μｍの窒化膜１７を形成
後、ＣＦ4 −Ｏ2 ガス雰囲気でプラズマエッチングによ
り片面の窒化膜を除去する。
【００３３】次に図１３に示すように、窒化膜を除去し
た表面を約１０５０℃で熱酸化して約１μｍ程度の熱酸
化膜１２を形成する。窒化膜１７の形成側を貼合せ面と
して、貼り合わせ基板を作製し、厚さ約５２５μｍまで
研磨した。本実施例においては、直径１００ｍｍの貼り
合わせ半導体基板の研磨後の厚さ約５２５μｍの時に、
従来では図２に示すように、凸状に反っていた貼合せ半
導体基板の反り（ｔ1＝６５μｍ）を、矯正された反り
（ｔ4 ＝−５μｍ）とすることができた。
た表面を約１０５０℃で熱酸化して約１μｍ程度の熱酸
化膜１２を形成する。窒化膜１７の形成側を貼合せ面と
して、貼り合わせ基板を作製し、厚さ約５２５μｍまで
研磨した。本実施例においては、直径１００ｍｍの貼り
合わせ半導体基板の研磨後の厚さ約５２５μｍの時に、
従来では図２に示すように、凸状に反っていた貼合せ半
導体基板の反り（ｔ1＝６５μｍ）を、矯正された反り
（ｔ4 ＝−５μｍ）とすることができた。
【００３４】［実施例４］実施例１〜実施例３は、貼り
合わせ半導体基板が凸状に反った場合について説明した
が、本実施例では、貼り合わせ半導体基板が凹状に反っ
た場合について説明する。
合わせ半導体基板が凸状に反った場合について説明した
が、本実施例では、貼り合わせ半導体基板が凹状に反っ
た場合について説明する。
【００３５】図１４は本発明の貼り合わせ半導体基板の
第４実施例の構造を示す断面図である。なお貼合せ工程
の条件は実施例１と同じであるが、本実施例では貼り合
わせ面側を約１０５０℃で熱酸化して約１μｍの熱酸化
膜１２を形成した。
第４実施例の構造を示す断面図である。なお貼合せ工程
の条件は実施例１と同じであるが、本実施例では貼り合
わせ面側を約１０５０℃で熱酸化して約１μｍの熱酸化
膜１２を形成した。
【００３６】本実施例においては、直径１００ｍｍの貼
り合わせ半導体基板の研磨後の厚さ約５２５μｍの時
に、従来では図１５に示すように、凹状に反っていた貼
合せ半導体基板の反り（ｔ5 ＝５０μｍ）を、図１４に
示すように、矯正された反り（ｔ6 ＝２μｍ）とするこ
とができた。
り合わせ半導体基板の研磨後の厚さ約５２５μｍの時
に、従来では図１５に示すように、凹状に反っていた貼
合せ半導体基板の反り（ｔ5 ＝５０μｍ）を、図１４に
示すように、矯正された反り（ｔ6 ＝２μｍ）とするこ
とができた。
【００３７】［実施例５］実施例１〜実施例４は、貼合
せにより生じる反りを矯正する応力を有する膜を貼り合
わせ前に形成した場合について説明したが、貼り合わせ
後に形成しても反りを矯正することは可能である。
せにより生じる反りを矯正する応力を有する膜を貼り合
わせ前に形成した場合について説明したが、貼り合わせ
後に形成しても反りを矯正することは可能である。
【００３８】図１６は研磨加工前の従来の貼り合わせ半
導体基板を示す断面図である。なおこの貼り合わせ半導
体基板は凸状に反っており、このまま研磨加工を行う
と、研磨後にも凸状の反りが生ずる。
導体基板を示す断面図である。なおこの貼り合わせ半導
体基板は凸状に反っており、このまま研磨加工を行う
と、研磨後にも凸状の反りが生ずる。
【００３９】本実施例では、図１７に示すように、ＲＦ
スパッタ法により、凸状に反った貼り合わせ半導体基板
の内面側に、約１μｍの酸化膜１８を形成した。その
後、図１８に示すように、約５２５μｍの厚さまで貼り
合わせ半導体基板の研磨加工を行った。
スパッタ法により、凸状に反った貼り合わせ半導体基板
の内面側に、約１μｍの酸化膜１８を形成した。その
後、図１８に示すように、約５２５μｍの厚さまで貼り
合わせ半導体基板の研磨加工を行った。
【００４０】本実施例においては、直径１００ｍｍの貼
り合わせ半導体基板の研磨後の厚さ５２５μｍの時に、
従来６５μｍであった反りは３３μｍ程度になった。
り合わせ半導体基板の研磨後の厚さ５２５μｍの時に、
従来６５μｍであった反りは３３μｍ程度になった。
【００４１】
【発明の効果】以上詳細に説明したように、本発明の貼
り合わせ半導体基板及びその製造方法によれば、基板内
に残留する内部応力を相殺する応力を持った膜を貼り合
わせ前もしくは貼り合わせ後に形成することにより、反
りを低減することができる。
り合わせ半導体基板及びその製造方法によれば、基板内
に残留する内部応力を相殺する応力を持った膜を貼り合
わせ前もしくは貼り合わせ後に形成することにより、反
りを低減することができる。
【００４２】この結果、厳密な規格を要求するデバイス
製造ラインに投入可能な貼り合わせ半導体基板を製造す
ることが可能となる。
製造ラインに投入可能な貼り合わせ半導体基板を製造す
ることが可能となる。
【図１】本発明の貼り合わせ半導体基板の第１実施例の
構造を示す断面図である。
構造を示す断面図である。
【図２】従来の貼り合わせ半導体基板の構造及び反り量
を示す図である。
を示す図である。
【図３】上記第１実施例の貼り合わせ半導体基板の製造
工程を説明する断面図である。
工程を説明する断面図である。
【図４】上記第１実施例の貼り合わせ半導体基板の製造
工程を説明する断面図である。
工程を説明する断面図である。
【図５】上記第１実施例の貼り合わせ半導体基板の製造
工程を説明する断面図である。
工程を説明する断面図である。
【図６】上記第１実施例の貼り合わせ半導体基板の製造
工程を説明する断面図である。
工程を説明する断面図である。
【図７】上記第１実施例の貼り合わせ半導体基板の製造
工程を説明する断面図である。
工程を説明する断面図である。
【図８】上記第１実施例の貼り合わせ半導体基板の製造
工程を説明する断面図である。
工程を説明する断面図である。
【図９】本発明の貼り合わせ半導体基板の第２実施例の
構造を示す断面図である。
構造を示す断面図である。
【図１０】本発明の貼り合わせ半導体基板の第３実施例
の構造を示す断面図である。
の構造を示す断面図である。
【図１１】上記第３実施例の貼り合わせ半導体基板の製
造工程を説明する断面図である。
造工程を説明する断面図である。
【図１２】上記第３実施例の貼り合わせ半導体基板の製
造工程を説明する断面図である。
造工程を説明する断面図である。
【図１３】上記第３実施例の貼り合わせ半導体基板の製
造工程を説明する断面図である。
造工程を説明する断面図である。
【図１４】本発明の貼り合わせ半導体基板の第４実施例
の構造を示す断面図である。
の構造を示す断面図である。
【図１５】従来の貼り合わせ半導体基板の構造及び反り
量を示す図である。
量を示す図である。
【図１６】従来の貼り合わせ半導体基板を示す断面図で
ある。
ある。
【図１７】本発明の貼り合わせ半導体基板の第５実施例
の構造を説明するための断面図である。
の構造を説明するための断面図である。
【図１８】本発明の貼り合わせ半導体基板の第５実施例
の構造を説明するための断面図である。
の構造を説明するための断面図である。
【図１９】半導体基板の反りを矯正する応力を有する膜
の性質を示す図である。
の性質を示す図である。
【図２０】本発明の作用を説明するための図である。
【図２１】本発明の作用を説明するための図である。
【図２２】従来の貼り合わせ法の製造工程を示す断面図
である。
である。
【図２３】従来の貼り合わせ法の製造工程を示す断面図
である。
である。
【図２４】従来の貼り合わせ法の製造工程を示す断面図
である。
である。
１１ 半導体基板 １２ 熱酸化膜（反りを矯正する応力を有する膜） １３ ホトレジスト １４ 半導体基板 １５ 酸化膜 １６ 絶縁分離層 １７ 窒化膜（反りを矯正する応力を有する膜） １８ 酸化膜（反りを矯正する応力を有する膜）
フロントページの続き (72)発明者 渡辺 義明 千葉県市原市五井南海岸８番の１ 宇部興 産株式会社千葉研究所内
Claims (3)
- 【請求項１】 二枚の半導体基板の一方の主面どうしを
貼り合わせて構成される貼り合わせ半導体基板におい
て、 貼り合わせる一方の半導体基板の少なくとも一方の主面
に、貼り合わせ半導体基板の反りを矯正する応力を有す
る膜を形成したことを特徴とする貼り合わせ半導体基
板。 - 【請求項２】 二枚の半導体基板の一方の主面どうしを
貼り合わせて構成される貼り合わせ半導体基板の製造方
法において、 二枚の半導体基板の一方の主面どうしを貼り合わせる前
に、貼り合わせる一方の半導体基板の少なくとも一方の
主面に、貼合せにより生ずる反りを矯正する応力を有す
る膜を形成することを特徴とする貼り合わせ半導体基板
の製造方法。 - 【請求項３】 二枚の半導体基板の一方の主面どうしを
貼り合わせて構成される貼り合わせ半導体基板の製造方
法において、 二枚の半導体基板の一方の主面どうしを貼り合わせた後
に、貼り合わせ半導体基板の少なくとも一方の主面に、
貼合せにより生じた反りを矯正する応力を有する膜を形
成したことを特徴とする貼り合わせ半導体基板の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856193A JPH06267804A (ja) | 1993-03-15 | 1993-03-15 | 貼り合わせ半導体基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7856193A JPH06267804A (ja) | 1993-03-15 | 1993-03-15 | 貼り合わせ半導体基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06267804A true JPH06267804A (ja) | 1994-09-22 |
Family
ID=13665326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7856193A Pending JPH06267804A (ja) | 1993-03-15 | 1993-03-15 | 貼り合わせ半導体基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06267804A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006245067A (ja) * | 2005-02-28 | 2006-09-14 | Toshiba Corp | アクティブマトリクス基板用中間生成物、アクティブマトリクス基板の製造方法及びアクティブマトリクス基板 |
| JP2007234725A (ja) * | 2006-02-28 | 2007-09-13 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
| US7608520B2 (en) | 2003-11-06 | 2009-10-27 | Panasonic Corporation | Method for bonding substrate, bonded substrate, and direct bonded substrate |
| JP2021034586A (ja) * | 2019-08-26 | 2021-03-01 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
-
1993
- 1993-03-15 JP JP7856193A patent/JPH06267804A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7608520B2 (en) | 2003-11-06 | 2009-10-27 | Panasonic Corporation | Method for bonding substrate, bonded substrate, and direct bonded substrate |
| JP2006245067A (ja) * | 2005-02-28 | 2006-09-14 | Toshiba Corp | アクティブマトリクス基板用中間生成物、アクティブマトリクス基板の製造方法及びアクティブマトリクス基板 |
| JP4693439B2 (ja) * | 2005-02-28 | 2011-06-01 | 株式会社東芝 | アクティブマトリクス基板の製造方法 |
| JP2007234725A (ja) * | 2006-02-28 | 2007-09-13 | Sony Corp | 固体撮像装置および固体撮像装置の製造方法 |
| JP2021034586A (ja) * | 2019-08-26 | 2021-03-01 | 住友電気工業株式会社 | 半導体素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01315159A (ja) | 誘電体分離半導体基板とその製造方法 | |
| KR20040095658A (ko) | 마스크, 마스크 블랭크, 그리고 이들의 제조 방법 | |
| JPS59121876A (ja) | 薄膜デバイス用ガラス基板 | |
| JPS62149132A (ja) | Ｘ線ホトリソグラフイに使用するマスクの製造方法及びその結果得られる構成体 | |
| JPH0485827A (ja) | 半導体装置の製造方法 | |
| JPH01112736A (ja) | 厚膜スピンオン・ガラスを使用する半導体装置の製造方法 | |
| JPH06267804A (ja) | 貼り合わせ半導体基板及びその製造方法 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JP3160936B2 (ja) | ウエハの貼り合わせ方法 | |
| JP4333107B2 (ja) | 転写マスク及び露光方法 | |
| JP3427616B2 (ja) | 静電容量型センサ及びその製造方法 | |
| JPH02219252A (ja) | 半導体装置の製造方法 | |
| JPH0465126A (ja) | 半導体基板の製造方法 | |
| JP2002350259A (ja) | 半導体圧力センサおよびその製造方法 | |
| JP2768595B2 (ja) | Ｘ線マスク構造体の製造方法 | |
| JP6180162B2 (ja) | 基板の貼り合わせ方法および貼り合わせ基板 | |
| JP3271390B2 (ja) | 荷電ビーム露光用透過マスク及びその製造方法 | |
| JPH10160606A (ja) | 半導体圧力センサ及びその製造方法 | |
| JPH06350050A (ja) | 半導体素子の電荷蓄積部の誘電体絶縁膜の形成方法 | |
| JPH03268444A (ja) | 半導体装置の製造方法 | |
| JPH05129636A (ja) | ダイアフラムを有する素子およびその製造方法 | |
| JPH1073505A (ja) | 半導体装置の製造方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPH02246117A (ja) | 薄膜形成方法 | |
| JPH06140640A (ja) | 半導体圧力センサの製造方法 |