JP2009283693A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】ゲート酸化膜のフラットバンド電圧のマイナス側へのシフトを抑制した半導体装置の製造方法を提供する。
【解決手段】第１導電型のシリコンカーバイド基板２０を準備する工程と、シリコンカーバイド基板に、成膜温度を第１温度として水蒸気及び酸素を含有する雰囲気下で成膜して第１酸化膜３２を形成する工程と、第１酸化膜上に、乾燥酸素を含有する雰囲気下で第１温度よりも低温である第２温度で熱処理を行って第２酸化膜３４を形成して、第１酸化膜及び第２酸化膜により構成されるゲート酸化膜３０を完成させる工程と、ゲート酸化膜上に、ポリシリコンのゲート電極４０を形成する工程とを具える。
【選択図】図１

Description

この発明は、半導体装置の製造方法、特にシリコンカーバイド（以下、単にＳｉＣと記す。）基板にゲート酸化膜を形成し、かつポリシリコンを材料とするゲート電極を形成する、金属−酸化膜−半導体（ＭＯＳ）構造を有する電界効果型トランジスタといった半導体装置の製造方法に関する。

ＳｉＣ基板は、いわゆるシリコン基板と比較して大きな熱伝導率及び電子移動度を有している。このため、ＳｉＣ基板は、スイッチング素子といった高耐圧でありかつ高周波動作するいわゆるパワー半導体素子のような、より優れた電気的特性が求められる素子の製造に用いられている。

このＳｉＣ基板には、シリコン基板と同様にして、例えばゲート酸化膜として用いられるシリコン酸化膜を熱酸化により形成することができる。

しかしながら、このようにＳｉＣ基板に熱酸化膜を形成した場合には、ＳｉＣ基板とこの熱酸化膜との界面に生じる界面準位、熱酸化膜中に形成される固定電荷等の原因により、理論的に得られるであろうと予測されている電気的特性が得られていないのが現実である。

このような界面準位の原因として、熱酸化膜形成時にＳｉＣ基板と熱酸化膜との界面に残留する 炭素の影響が指摘されている。

このような炭素を除去することにより、デバイスの電気的特性を向上させることを目的として、ＳｉＣ基板を熱酸化して酸化膜を形成する際に、酸素（Ｏ₂）及び水蒸気（Ｈ₂Ｏ）を含有する雰囲気下で熱酸化膜を形成する第１ステップと、ＮＯ、Ｎ₂Ｏ又はＮＯ₂を含有する雰囲気下で熱処理を行う第２ステップとを複数回繰り返して実施するゲート酸化膜の形成工程が知られている（例えば、特許文献１参照。）。
特開２００７−２０１３４３号公報

上記特許文献１に開示の技術によれば、熱酸化膜の形成工程と、かかる工程に引き続いて行われる熱処理工程とを複数セット繰り返して実施する必要があるため、デバイスの製造工程が複雑になってしまい、完成品のスループット及び歩留まりが低下してしまうおそれがある。

また、ＳｉＣ基板を用い、このＳｉＣ基板にゲート酸化膜を形成し、かつこのゲート酸化膜上に特にポリシリコンのゲート電極を形成した場合には、いわゆるフラットバンド電圧がマイナス側にシフトしてしまうため、閾値電圧がマイナスの値になってしまう、すなわちノーマリーオフの動作ができなくなるおそれがある。

上述した問題の解決を図り、かつゲート酸化膜の膜質にも起因することが知られている閾値特性の良好さを表わすＳ値などの電気的特性に優れたデバイスを実現することを目的として、この発明の発明者は鋭意研究を進めたところ、いわゆるウエット条件での熱酸化膜形成後の熱処理工程において、温度及びガスを含む熱処理条件を工夫することにより、容量−電圧特性（以下、単にＣＶ特性とも称する。）におけるフラットバンド電圧のシフトといった電気的特性の悪化を防止しつつ、極めて簡易な工程でかかる問題を解決できることを見出し、この発明を完成するに至った。

すなわち、この発明の半導体装置の製造方法によれば、下記の工程を有している。

まず、上面及び当該上面と対向する下面を有している第１導電型のシリコンカーバイド基板を準備する。

シリコンカーバイド基板の上面側に、成膜温度を第１温度として水蒸気及び酸素を含有する雰囲気下で熱酸化して第１酸化膜を形成する。

第１酸化膜上に、乾燥酸素を含有する雰囲気下で第１温度よりも低温である第２温度で熱処理を行って第２酸化膜を形成して、第１酸化膜及び第２酸化膜により構成されるゲート酸化膜を完成させる。

ゲート酸化膜上に、ポリシリコンのゲート電極を形成する。

この発明の半導体装置の製造方法によれば、第１酸化膜及び第２酸化膜を、それぞれ、温度及び雰囲気を含む形成条件の最適化によって形成してこれら両方の膜により構成されたゲート酸化膜を形成する。従って、この発明の製造方法によれば、
（１）簡易な工程で、極めて 高品質かつ電気的特性に優れたゲート酸化膜を形成し得ることができ、
（２）簡易な工程で電気的特性に優れた半導体装置を歩留まりよく、より効率的に製造することができ、
（３）さらに、ＳｉＣ基板とゲート酸化膜との界面での界面準位の発生、及びゲート酸化膜中の固定電荷の発生を、特に乾燥酸素雰囲気下での第２酸化膜の成膜ステップにより効果的に抑制するか、又は発生した界面準位及び固定電荷を減少させることができる。

このように、この発明の半導体装置の製造方法によれば、特にＳｉＣ基板を用い、かつポリシリコンのゲート電極を採用した場合に問題となる、フラットバンド電圧がマイナス側へ大きくシフトすることによる電気特性、特に閾値電圧の変化を簡易な工程でより効果的に防止することができる。

以下、図面を参照して、この発明を実施するための最良の形態を説明する。なお、製造方法を説明する各図において、各構成要素の大きさ、形状及び配置関係については、この発明が理解できる程度に概略的に示してあるに過ぎず、この発明はこれらに限定されるものではない。また、各図において、同一の構成成分については同一の番号を付して示し、その重複する説明を省略することもある。

なお、この発明の製造方法により製造されるゲート酸化膜は、ＳｉＣ基板と、ポリシリコンのゲート電極とを具えており、かついわゆるＭＯＳ構造を有している電界効果型トランジスタといった従来公知の任意好適な半導体装置に適用することができる。

よって、ここでは、半導体装置の構成要素の一部であるＳｉＣ基板、ゲート酸化膜及びゲート電極にのみ着目して、図示及び説明を行う。

１．構成例
図１を参照して、この発明の製造方法により製造される半導体装置の構成例につき説明する。

図１は、この発明の半導体装置の構成を説明するための断面の切り口を示す模式図である。

半導体装置１０は、上面２０ａ及びこの上面２０ａと対向する下面２０ｂを有している第１導電型、すなわちこの例ではＮ型であるＳｉＣ基板２０を有している。

ＳｉＣ基板２０の導電型は、所望のデバイスの電気特性により決定されるが、Ｎ型とする場合には、Ｎ型ドーパントとして例えば窒素（Ｎ）イオンが１×１０¹⁶ｃｍ^-3程度ドープされているものを用いるのがよい。

このＳｉＣ基板２０の一部領域には、ＰＮ接合を形成してトランジスタ動作を目的としたデバイス構造を作製するために、第２導電型である領域、この例ではＰ型の領域が形成されている（図示しない。）場合がある。

このような領域は、常法に従うイオン注入法により任意好適なイオン種、例えばＰ型の場合にはボロン（Ｂ）を注入することによって形成される 。

ここでいう、第１導電型及び第２導電型は、互いに異なる導電型であって、それぞれＰ型又はＮ型のいずれの導電型でもあり得る。

このＳｉＣ基板２０の上面２０ａ側には熱酸化膜３０が設けられている。詳細は後述するが、この熱酸化膜３０は、上面２０ａ上に設けられた第１酸化膜３２と、この第１酸化膜３２上に設けられた第２酸化膜３４とにより構成されている。

熱酸化膜３０はいわゆるゲート酸化膜である。よって、熱酸化膜３０の膜厚はデバイスの構造、及び所望の電気的特性を考慮して決定される任意好適な膜厚とすることができる。

熱酸化膜をゲート酸化膜として用いるＳｉＣ基板を具えるデバイス構造の一般的な技術的水準でいうと、第１酸化膜３２の膜厚は好ましくは例えば５ｎｍ（ナノメートル）から５００ｎｍ程度とするのがよい。

第１酸化膜３２と第２酸化膜３４との膜厚の比率は、製造されるデバイスに求められる電気的特性により、任意好適な比率に設定することができる。

第２酸化膜３４の膜厚は、好ましくは例えば０（ゼロ）よりも厚く第１酸化膜３２の膜厚の１／２程度までの範囲とするのがよく、より好ましくは例えば第１酸化膜３２の膜厚の１／５程度とするのがよい。

熱酸化膜３０の総膜厚は、好ましくは例えば６０ｎｍ程度とするのがよい。この場合には、第１酸化膜３２の膜厚を５０ｎｍ程度とし、第２酸化膜３４の膜厚は１０ｎｍ程度とするのがよい。

この熱酸化膜３０上、すなわち第２酸化膜３４上には電極４０が設けられている。この電極４０は、いわゆる多結晶シリコン、すなわちポリシリコンを用いるポリシリコンゲート電極である。

電極４０の平面的な形状及び厚みは、所望の電気的特性を考慮して任意好適なものとすることができる。電極４０の厚みは、好ましくは例えば５００ｎｍ程度とするのがよい。

電極４０は、より低抵抗とするために、高い導電性を持つようにある特定の不純物をドープするのがよい。好ましくは例えばリン（Ｐ）、ボロン（Ｂ）といったドーパントを、所望のデバイス構造に導電型を適合させて添加して形成するのがよい。

ドーパントとしては、好ましくは例えば第１導電型、すなわちこの例ではＮ型のリンイオンを１×１０²⁰ｃｍ^-3程度ドープするのがよい。

２．製造方法
図２を参照して、上述した構成を具える半導体装置の製造方法例につき説明する。

図２（Ａ）、（Ｂ）及び（Ｃ）は、半導体装置の製造工程を説明するために製造途中のデバイスの断面を模式的に示した製造工程図である。

図２（Ａ）に示されるように、ＳｉＣ基板２０を準備する。ＳｉＣ基板２０は、既に説明したように上面２０ａ及びこの上面２０ａと対向する下面２０ｂを有している。

ＳｉＣ基板２０は、第１導電型、すなわちこの例ではＮ型導電性を示し、好ましくは例えばドーパントとして窒素（Ｎ）イオンを１×１０¹⁶ｃｍ^-3程度含むのがよい。

次いで、ＳｉＣ基板２０の洗浄を行う。この工程は、後述する熱酸化膜３０の形成工程の前工程として行われる工程である。

まず、ＳｉＣ基板２０の上面２０ａを、常法に従って洗浄する。この洗浄工程は、例えば硫酸及び過酸化水素水といった成分を任意好適な組成で含有する従来公知の洗浄液を用いて行うのがよい。

ここで、不可避的に形成されるいわゆる自然酸化膜を、常法に従って除去する。この除去工程は、好ましくは例えば５％程度の体積濃度の希フッ酸溶液を用いて実施するのがよい。

次に、図２（Ｂ）に示されるように、ＳｉＣ基板２０の上面２０ａ側に、熱酸化膜３０を形成する。

この熱酸化膜３０を形成する工程は、ＳｉＣ基板２０の上面２０ａ上に、第１酸化膜３２を形成する第１ステップと、この第１酸化膜３２を乾燥酸素雰囲気下で熱処理することにより、副産物として第１酸化膜３２上に現れる、第２酸化膜３４を形成する第２ステップとを含んでいる。

これら第１ステップと第２ステップとは、例えば同一処理室で連続的に実施することができる。また、第１ステップ終了後に、例えば時間をおいて異なる処理室で、第２ステップを行うこともできる。

まず、第１ステップを実施する。ＳｉＣ基板２０の上面２０ａ側に、成膜温度を第１温度として成膜を行う。この第１温度による成膜工程は、気体状の水（Ｈ₂Ｏ）、すなわち水蒸気及び酸素（Ｏ₂）を含有する雰囲気下で行われるいわゆるウエット酸化工程である。

具体的には、好ましくは例えば温度を９０℃程度とした純水を満たした水槽を用いて、Ｏ₂ガスを流量を５ＳＬＭ（標準リッター毎分）程度として純水にくぐらせることによりバブリングすればよい。

こうして水分（水蒸気）を含有するＯ₂ガスを成膜室内に供給しつつ、第１温度で、２５分間成膜工程を行うのがよい。なお、Ｏ_２ガス中に含まれる水蒸気濃度により酸化膜の成長速度が変化するため、純水の加熱温度、Ｏ_２ガス流量などを変更することにより水蒸気濃度を適宜調整する。

この第１温度は、好ましくは例えば１０００℃程度から１３００℃程度、より好ましくは例えば１１００℃程度から１１７０℃程度までの範囲として実施するのがよい。

拡散炉、すなわち成膜室の昇温は、窒素（Ｎ_２）ガス等の不活性ガス中で行うこととし、酸化膜を成長させる熱酸化後、降温中もＳｉＣ基板２０がほとんど酸化されなくなる温度まで、例えば５００℃程度まで、既に説明した水蒸気（Ｈ_２Ｏ）を含む酸素（Ｏ_２）雰囲気を維持し続けることが肝要である。

以上の工程により、第１ステップが終了し、ＳｉＣ基板２０上に第１酸化膜３２が形成される。

次いで、第１酸化膜３２が形成されたＳｉＣ基板を乾燥酸素雰囲気下で熱処理することにより第２酸化膜３４が形成される第２ステップを実施する。この第２ステップは、第１温度よりも低温である第２温度で熱処理を行う工程である。

この第２温度は、第１温度との温度差を好適な温度差に設定するのがよい。この第２温度を、好ましくは例えば第１温度より５０℃から３５０℃程度低い温度、より好ましくは第１温度より最低でも１５０℃程度低い温度とするのがよい。

また、第２ステップにおける熱処理工程の場合にも、第１ステップと同様にして、すなわち昇温時には不活性ガス雰囲気とし、降温時には熱処理雰囲気と同じ乾燥酸素雰囲気を維持して熱処理工程を実施するのが肝要である。

一般的な技術水準でいうと、上述した第１温度を１１７０℃程度として実施し、第２酸化膜３４を形成する第２ステップの第２温度を１０００℃程度として１時間程度の加熱処理を実施するものとするのがよい。すなわち、この場合には、第１温度は最小でも１５０℃程度の温度差分だけ高い温度とするのがよい。

このように、酸素雰囲気下、第２温度を第１温度よりも１５０℃以上低い温度とすれば、第２ステップを行うことによる第２酸化膜３４における界面準位、固定電荷等の発生を防止することができる。

この第２ステップは、既に説明した第１ステップと異なり、好ましくは例えば常圧で、乾燥したＯ₂ガス、すなわち乾燥酸素ガスを供給しつつ行われる、いわゆるドライ酸化工程である。このとき、Ｏ₂ガスは、好ましくは例えば流量を５ＳＬＭ程度として供給するのがよい。

以上の工程により、第２ステップが終了し、第２酸化膜３４が形成され、ゲート酸化膜に相当する熱酸化膜３０が完成する。

この第２ステップにより形成される第２酸化膜３４の膜厚は、第１酸化膜３２の膜厚の最大でも１／５程度とするのがよい。

上述した第１ステップ及び第２ステップにおいて、成膜ガスとして酸素ガスを用いる例を説明したが、代わりにオゾン（Ｏ₃）ガスを用いてもよい。

次に、形成された熱酸化膜３０上、すなわち第２酸化膜３４上に、ゲート電極に相当する電極４０を形成する。

図２（Ｃ）に示されるように、まず、リン（Ｐ）がドープされたポリシリコン膜、すなわち前駆電極膜４０Ｘを成膜する。この成膜は、好ましくは例えば常法に従うＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｅｒ Ｄｅｐｏｓｉｔｉｏｎ、化学気相堆積法）法により成膜するのがよい。

このとき、ドーパントであるリンの濃度は、設計に応じた任意好適なものとすることができるが、好ましくは例えば１×１０²⁰ｃｍ^-3程度とするのがよい。また、前駆電極膜４０Ｘの膜厚は、５００ｎｍ程度とすればよい。

前駆電極膜４０Ｘの具体的な成膜条件は、好ましくは例えば基板温度を５００℃程度とし、成膜ガスとして、モノシラン（ＳＨ₄）ガスを流量１０００ｓｃｃｍ程度、フォスフィン（ＰＨ₃）ガスを流量１５０ｓｃｃｍ（標準ＣＣ（シーシー）毎分）程度、及びキャリアガスである窒素（Ｎ₂）ガスを流量５ＳＬＭ程度として反応室内に供給し、反応室内の圧力を減圧状態である１３３３Ｐａ（パスカル）（１０Ｔｏｒｒ）程度とするのがよい。このような条件とすれば、２００ｎｍ／時間程度の成長レートで成膜することができる。

次いで、フォスフィンに由来するドーパントであるリン（Ｐ）を電気的に活性化するために、熱処理（アニール処理）を行う。この熱処理は、好ましくは例えば常圧の窒素雰囲気下、８５０℃程度の温度で２０分間程度行うのがよい。

次に、ポリシリコン膜、すなわち前駆電極膜４０Ｘを、常法に従って、任意好適な所望の平面形状にパターニングする。このパターニング工程により、図１を参照して説明した電極４０が形成される。

このパターニング工程は、常法に従う任意好適な条件でフォトリソグラフィ工程及びエッチング工程を行えばよい。

この発明の半導体装置の製造方法によれば、特にＳｉＣ基板を用い、かつポリシリコンのゲート電極を採用した場合に問題となる、フラットバンド電圧のマイナス側への大きなシフトによる電気的特性の悪化をより効果的に防止することができる。

ここで、この発明の半導体装置及びその製造方法とフラットバンド電圧のシフトとの関係について、図３、図４及び図５を参照して説明する。

図３（Ａ）及び（Ｂ）は、容量−電圧特性の説明図であって、縦軸に規格化された容量をとって示してあり、横軸に印加電圧（Ｖ：ボルト）をとって示してある。図３は、上述した第１酸化膜の成膜工程と同様のいわゆるウエット条件で成膜後、降温時の雰囲気をアルゴンガスに置換して熱酸化膜を形成した例である。

なお、（Ａ）図は対照データであって、ゲート電極に相当する電極としてアルミニウム電極を用いた構成のデータである。（Ｂ）図は、既に説明したように形成されたポリシリコン電極を用いた構成のデータである。なお、図３（Ａ）及び図３（Ｂ）の測定に用いた評価用デバイスは、電極材料を除き、同一の構成を有している。

この評価用のデバイスは、上述したようなＳｉＣ基板と、ＳｉＣ基板に形成された熱酸化膜と、この熱酸化膜上に形成されている電極とを具えるいわゆるＭＯＳ構造を有しているキャパシタである。

各電極の厚みは、この例では４００ｎｍ程度とし、その平面形状をこの例では１００μｍ×２００μｍ程度の長方形とした。

また、アルミニウム電極は、従来公知の抵抗加熱蒸着法により形成したものを用いた。

抵抗加熱蒸着法によってアルミニウム電極を形成すれば、特に熱酸化膜に対して熱及びイオンによる衝突ダメージを与えないことが知られている。よって、熱酸化膜のＣＶ特性の評価に際しては、かかる製法により形成されたアルミニウム電極が従来から一般的に使用されている。

図３（Ａ）と図３（Ｂ）との比較から理解されるように、ウエット条件で形成された熱酸化膜上にポリシリコン電極を形成した場合には、アルミニウム電極を形成した場合と比較して５Ｖ程度のフラットバンド電圧のマイナス側へのシフトがみられる。すなわち、ウエット条件で形成された熱酸化膜上にポリシリコン電極を形成した場合には、この形成プロセスが熱酸化膜に電気的な悪影響を及ぼすことがわかる。

図４は、容量−電圧特性の説明図であって、縦軸に規格化された容量をとって示してあり、横軸に印加電圧（Ｖ）をとって示してある。図４は、上述した第１酸化膜の成膜工程と同様のいわゆるウエット条件で成膜後、成膜雰囲気を維持しつつ降温して形成された熱酸化膜上にアルミニウム電極を設けた例である。

なお、図４の測定に用いた評価用デバイスは、熱酸化膜を除き、既に説明した図３（Ａ）にかかる評価用デバイスと同一の構成、すなわちアルミニウム電極を具えている。

この例の界面準位密度は、４×１０¹¹ｃｍ^-2程度であり、固定電荷密度は９×１０¹¹ｃｍ^-2ｅＶ^-1程度であった。また、フラットバンド電圧は−２Ｖ程度とシフト量が極めて小さいことがわかる。

すなわち、図３（Ａ）及び図４の結果から、熱酸化により形成された酸化膜は、降温時の雰囲気により界面準位および固定電荷密度が変化することがわかる。

降温時の雰囲気に酸化を引き起こす成分があることで、酸化膜中に取り残されていた炭素（Ｃ）が降温の余熱により酸化されて、より均一なシリコン（Ｓｉ）と酸素（Ｏ）から成る酸化膜が形成されるものと考えられる。

さらに、図３（Ａ）及び（Ｂ）から、通常のシリコン基板に形成されるＭＯＳデバイス等で用いられているような、ポリシリコン膜をＣＶＤ法により形成後、活性化アニール工程を実施しても、ＳｉＣ基板の場合には、フラットバンドがマイナス側に大きくシフトしてしまい、所要の電気特性を得られないことがわかる。

酸化膜の製法により、膜中に残る極微量の炭素（Ｃ）、水酸基（ＯＨ基）、あるいはこれらの複合体の含まれる量が、シリコン基板をドライ酸化してできるシリコン基板上のシリコン酸化膜とは違うために、ポリシリコンのようなＮ型あるいはＰ型導電性電極との接合により電気的なバランスが崩れて、フラットバンド電圧がシフトすると考えられる。

図５（Ａ）及び（Ｂ）は、既に説明した図３及び図４と同様の容量−電圧特性の説明図であって、縦軸に規格化された容量をとって示してあり、横軸に印加電圧（Ｖ）をとって示してある。図５は、上述した第２酸化膜と同様のいわゆるドライ条件でゲート酸化膜を形成した例である。

（Ａ）図は対照データであって、ゲート電極に相当する電極としてアルミニウム電極を用いた構成のデータである。（Ｂ）図は、既に説明したように形成されたポリシリコン電極を用いた構成のデータである。なお、図５（Ａ）及び図５（Ｂ）の測定に用いた評価用デバイスは、電極材料を除き、同一の構成を有している。

図５（Ａ）と図５（Ｂ）との比較から、ドライ条件で形成された熱酸化膜上にポリシリコン電極を形成した場合と、アルミニウム電極を形成した場合とを比較すると、ドライ条件で電極形成を行った場合にはフラットバンド電圧のシフトがほとんど起きないことがわかる。

すなわち、ドライ条件下で熱酸化により形成されたゲート酸化膜を有するＭＯＳキャパシタのＣ−Ｖ特性は、確かに、図５（Ａ）及び（Ｂ）のいずれもフラットバンド電圧が、−１０Ｖ程度とマイナス側に大きくシフトしている。

しかしながら、図３（Ａ）及び（Ｂ）のウエット条件で示したようなアルミニウム、ポリシリコンといった電極材料による差異はほとんどないと言える。

以上から、図４に示したようなフラットバンド電圧の０（ゼロ）に近い良質のゲート酸化膜の膜質を維持しつつ、しかもポリシリコンのゲート電極を形成してもそのフラットバンド電圧はアルミニウム電極で測った値とほとんど変化しない、良好なＣ−Ｖ特性を実現できることが推察される。

なお、図５（Ａ）にかかるデバイスの界面準位密度は５×１０¹²ｃｍ^-2程度であり、固定電荷密度は８×１０¹²ｃｍ^-2ｅＶ^-1程度であった。

この発明の製造方法によれば、ゲート酸化膜、すなわち熱酸化膜を形成するにあたり、ウエット条件による第１酸化膜の形成後、ドライ条件で第２酸化膜を形成、すなわちアニール処理するため、特に図４を参照して説明したデバイスのようなウエット条件により形成された第１酸化膜の優れたＣＶ特性を、ポリシリコンの電極を用いた場合でも、第２酸化膜の形成工程により最大限維持することができる。

半導体装置の構成を説明するための断面を示す模式図である。 半導体装置の製造工程を説明するために製造途中のデバイスの切断面を模式的に示した製造工程図である。 容量−電圧特性の説明図（１）である。 容量−電圧特性の説明図（２）である。 容量−電圧特性の説明図（３）である。

符号の説明

１０：半導体装置
２０：第１導電型基板（ＳｉＣ基板）
２０ａ：上面
２０ｂ：下面
３０：熱酸化膜（ゲート酸化膜）
３２：第１酸化膜
３４：第２酸化膜
４０：電極（ゲート電極）
４０Ｘ：前駆電極膜

Claims (3)

1. 上面及び当該上面と対向する下面を有している第１導電型のシリコンカーバイド基板を準備する工程と、
   前記シリコンカーバイド基板の前記上面側に、成膜温度を第１温度として水蒸気及び酸素を含有する雰囲気下で熱酸化して成膜して第１酸化膜を形成する工程と、
   前記第１酸化膜上に、乾燥酸素を含有する雰囲気下で前記第１温度よりも低温である第２温度で熱処理を行って第２酸化膜を形成して、前記第１酸化膜及び当該第２酸化膜により構成されるゲート酸化膜を完成させる工程と、
   前記ゲート酸化膜上に、ポリシリコンのゲート電極を形成する工程と
   を含むことを特徴とする半導体装置の製造方法。
2. 前記ゲート酸化膜を完成させる工程は、前記第２温度を、前記第１温度と当該第２温度との温度差を最小でも１５０℃とする温度に設定して、前記第２酸化膜を形成する工程であることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記ゲート酸化膜を完成させる工程は、前記第２酸化膜の膜厚を、０（ゼロ）よりも厚く、かつ前記第１酸化膜の膜厚の１／２までの範囲として形成する工程であることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
   

Images