DE10133537C2 - Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat - Google Patents

Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat

Info

Publication number
DE10133537C2
DE10133537C2 DE10133537A DE10133537A DE10133537C2 DE 10133537 C2 DE10133537 C2 DE 10133537C2 DE 10133537 A DE10133537 A DE 10133537A DE 10133537 A DE10133537 A DE 10133537A DE 10133537 C2 DE10133537 C2 DE 10133537C2
Authority
DE
Germany
Prior art keywords
nitrided
temperature
producing
oxide layer
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10133537A
Other languages
English (en)
Other versions
DE10133537A1 (de
Inventor
Ayad Abdul-Hak
Thomas Gaertner
Joerg Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10133537A priority Critical patent/DE10133537C2/de
Priority to US10/193,730 priority patent/US6794312B2/en
Priority to TW091115472A priority patent/TWI292607B/zh
Publication of DE10133537A1 publication Critical patent/DE10133537A1/de
Application granted granted Critical
Publication of DE10133537C2 publication Critical patent/DE10133537C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstel­ lung einer nitridierten Oxidschicht auf einem Silizium- Halbleitersubstrat.
Obwohl prinzipiell auf beliebige Oxide anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Proble­ matik in bezug auf Tunneloxide in integrierten DRAM- Schaltungen in Silizium-Technologie erläutert.
Zur Herstellung von nitridiertem Tunneloxid, beispielsweise für Flash-Speicherbauelemente, ist der definierte Einbau von Stickstoff nahe der Silizium-Siliziumoxid-Grenzfläche erfor­ derlich, um den Anforderungen an eine lange Oxidfunktionali­ tät (häufiges Tunneln, sehr viele Schreib-/Lösch-Zyklen) zu entsprechen.
Im Zuge der fortschreitenden Miniaturisierung dieser integ­ rierten Schaltungen ist es weiterhin erforderlich, das ther­ mische Budget dieses Verfahrens gering zu halten, um die Aus­ diffusion der zu diesem Prozessierungszeitpunkt bereits ein­ gebrachten Dotierstoffe gering zu halten.
Für eine enge Ausbeuteverteilung auf hohem Niveau sind insbe­ sondere die Gleichmäßigkeit der Oxiddicke und des Stickstoff­ einbaus bedeutsam.
Fig. 3 zeigt eine schematische Darstellung einer Halbleiter­ struktur mit einem nitridierten Tunneloxid zur Illustration der der vorliegenden Erfindung zugrundeliegenden Problematik.
In Fig. 3 bezeichnet 1 ein Silizium-Halbleitersubstrat, 10 ein erstes aktives Gebiet, 20 ein zweites aktives Gebiet, 15 einen dazwischenliegenden Kanalbereich, 30 ein über dem Ka­ nalbereich 15 liegendes nitridiertes Tunneloxid und 40 einen üblichen Gatestapel, der beispielsweise ein FloatingGate und ein Control-Gate enthält.
Der Bereich A ist separat vergrößert dargestellt. Hier be­ zeichnet G die Grenzfläche zwischen dem Silizium-Halb­ leitersubstrat 1 und dem nitridierten Tunneloxid 30. Deutlich erkennbar ist der definierte Einbau von Stickstoff in das Kristallgitter des Siliziumdioxids.
Fig. 4 zeigt einen beispielhaften Temperaturverlauf für ei­ nen üblichen RTP-Prozess zur Herstellung eines nitridierten Tunneloxids.
Beim gezeigten Beispiel erfolgt die Nitridierung mittels NH3 wodurch sich Tunneloxide mit besonders hohen Zyklusfestigkei­ ten von typischer Weise 106 Schreib-/Lösch-Zyklen herstellen lassen. Der RTP-Prozess bedingt eine Lampenheizung im Einzel­ scheibenverfahren, wobei die einzelnen Siliziumscheiben auf die entsprechende Prozesstemperatur gebracht werden und bei wechselnden Temperaturen und Gasflüssen nacheinander oxi­ diert, nitridiert und reoxidiert werden. Der Reoxidationspro­ zess dient insbesondere der Entfernung von Wasserstoff.
Die Produktivität eines solchen Prozesses ist sehr gering, da die Bearbeitung einer Einzelscheibe einige Minuten dauert. Um zumindest in diesem Zeitrahmen zum Prozessergebnis zu gelan­ gen, sind sehr hohe Prozesstemperaturen erforderlich, was zu einer hohen Temperatur-Zeit-Belastung der Prozessscheiben führt. Da sich der prozessierte Wafer und die Prozesskammer während des gesamten Prozesses nicht im thermodynamischen Gleichgewicht befinden, ist die Temperaturverteilung über der Scheibe nur mit großem technischen Aufwand zu kontrollieren und zu optimieren. Weitere störende Eigenschaften des RTP- Prozesses sind dadurch erzeugte mechanische Spannungen, welche von einem durch die Lampenheizung verursachten Tempera­ turgradienten herrühren.
Beim vorliegenden Beispiel erfolgt die Oxidation bei einer Temperatur von 1100°C in einem Zeitintervall von 60 Sekunden. Danach erfolgt eine Abkühlung auf 750°C und ein erneutes Auf­ heizen auf 1040°C, wo ein NH3-Anneal für 20 Sekunden durchge­ führt wird. Nach einem erneuten Abkühlen auf 750°C erfolgt eine Reoxidation bei 1170°C für eine Zeitdauer von 60 Sekun­ den. Bei dem in Fig. 4 gezeigten Verfahren beträgt die Ge­ samtprozesszeit ca. 400 Sekunden. Allerdings wird, wie ge­ sagt, jeder Wafer einzeln prozessiert, was einen erheblichen Zeitaufwand zur Fertigungsstellung einer gesamten Charge von circa 100 bis 150 Wafern mit sich bringt.
Bei weiteren bekannten Verfahren wird statt NH3 NO oder N2O in einem RTP-Prozess eingesetzt. Ebenfalls möglich ist eine Nitridierung in einem atmosphärischen Oxidationsofen mit NO oder N2O bzw. eine Nitridierung in einem LPCVD-Ofen mit NH3 als Nitridierungsgas.
Ein Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat, das einen Oxidations­ schritt, einen Nitridierungsschritt und einen Reoxidati­ onsschritt aufweist, ist aus GROSS, B. J., (u. a.): An optimi­ zed 850°C Low-Pressure-Furnance Reoxidized Nitrided Oxide (ROXNOX) Process. In: IEEE Trans. Electron Devices, 1991, Vol 38 No. 9 S. 2036-2041 bekannt.
Die DE 195 01 388 A1 beschreibt ein Multiformkristall und ein Gerät für dessen Herstellung.
Aus WIDMANN, D., Mader, H., Friedrich, H.: Technologie hoch­ integrierter Schaltungen, 2. Auflage, Springer, Berlin, 1996, S. 20-29 ist ein Verfahren zur thermischen Oxidation von Sil­ zium-Halbleitersubstraten bekannt.
YANG, W., (u. a.): Optimization of Low-Pressure Nitridati­ on/Reoxidation of SiO2 for Scaled MOS Devices, In: IEEE Trans. Electron Devices, 1988, Vol. 35, No. 7, S. 935-944 beschreiben den Effekt von Niederdruck-Nitridierung bei 950°C und Niederdruck-Reoxidation auf die elektrischen Eigenschaf­ ten von dünnen Siliziumdioxidfilmen.
LAI, S. K., (u. a.): Electrical Properties of Nitrided-Oxide Systems for Use in Gate Dielectrics and EEPROM. In: IEDM In­ ternational Electron Devices Meeting Technical Digest, New York, USA, IEEE, 1983, S. 190-193 beschreibt die elektrischen Eigenschaften von nitridierten und zum Teil reoxidierten Oxidsystemen als Funktion der Prozessbedingungen bei Temperaturen zwischen 900 und 1000°C für die Nitridierung und (Re)Oxidation.
MA, Z. J., LAI, P. T., CHENG; Y. C.: Electrical Characterization and Simulation of Substrate Current in n-MOSFETs with Nitri­ ded/Reoxidized-Nitrided/Reoxidized-Nitrided Oxides as Gate Dielectrics. In: Solid-Strate Electronics, 1992, Vol. 35, No. 10, S. 1433-1439 beschreibt das Verhalten von Gateoxiden bei einer Oxidation von 1.000°C eine Nitridierung von 1.000°C und einer Reoxidation bei 1.000°C.
US 5,198,392 beschreibt ein Verfahren zum Bilden eines nitri­ dierten Siliziumdioxydfilms.
Die DE 198 32 271 A1 beschreibt eine Halbleitervorrichtung mit einer Silizium-Nitridoxidschicht, die auf einem Silizium­ substrat ausgebildet ist, wobei Stickstoff nur in einer Umge­ bung einer Grenzfläche zwischen dem Siliziumsubstrat und der Siliziumnitridoxidschicht verteilt ist.
US 5,891,809 beschreibt die Herstellung eines Dielektrikums unter Verwendung mehrerer Oxidationsschritte und Tem­ perschritte in Stickstoffatmosphäre.
Die US 6,204,125 B1 offenbart ein Verfahren zum Bilden eines nitridierten Tunneloxids, wobei eine Oxidschicht auf einem Tunnelbereich des Substrats gebildet wird, danach eine Nit­ ridschicht in einem LPCVD-Prozess auf der Oxidschicht gebil­ det wird, dann ein Reoxidationsprozess durchgeführt wird und schließlich die Nitridschicht entfernt wird.
Die US 5,258,333 offenbart ein Verfahren zur Herstellung eines nitridierten Tunneloxids, wobei eine über einem Kanal­ bereich liegende Siliziumoberfläche zuerst nitridiert wird, dann eine Oxidschicht auf der nitridierten Siliziumoberfläche gebildet wird, und danach die Oxidschicht und die nitridierte Siliziumoberfläche zur Bildung einer zusammengesetzten die­ lektrischen Schicht oxidiert werden. Insbesondere erfolgt da­ bei die Nitridierung durch einen thermischen Prozess in rei­ nem Ammoniak (NH3).
Temperaturerhöhungen zwischen Oxidation, Nitridierung und Reoxidation sind bei diesen bekannten Verfahren nicht vorgesehen.
Daher ist es Aufgabe der vorliegenden Erfindung, ein verbes­ sertes Verfahren zur Herstellung einer nitridierten Oxid­ schicht auf einem Silizium-Halbleitersubstrat zu schaffen, welches eine Gleichmäßigkeit der Oxiddicke und des Stick­ stoffeinbaus gewährleistet und ein geringes thermisches Budget benötigt.
Erfindungsgemäß wird diese Aufgabe durch das im Anspruch an­ gegebene Herstellungsverfahren gelöst.
Die der vorliegenden Erfindung zugrundeliegende Technik besteht in der Verwendung von NH3 als Nitridierungsgas in einem atmo­ sphärischen Batchofen, welcher gleichzeitig zur Oxidation und zur Reoxidation verwendet wird.
Das erfindungsgemäße Herstellungsverfahren weist gegenüber dem bekannten Lösungsansatz den Vorteil auf, daß mit den (im wesentlichen gleichmäßigen) Temperatur­ erhöhungen zwischen Oxidation, Nitridierung und Reoxidation, die ohne eine Abkühlung dazwischen durchgeführt werden, zunächst eine Verbesserung der Gleichmäßigkeit des Stickstoffeinbaus im Vergleich zu üblichen Verfahren erreichbar ist. Als Folge dessen führt die anschließende Reoxidation ebenfalls zu einer verbesserten Gleichmäßigkeit der Gesamtoxiddicke, da das Oxidwachstum maßgeblich vom Grad der Nitridierung abhängig ist.
Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher er­ läutert.
Es zeigen:
Fig. 1 einen Temperaturverlauf eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens zur Herstellung eines nitridierten Tunneloxids;
Fig. 2 Schichtdicke-Verteilungen für durch einen RTP-Prozess hergestelltes nitridiertes Tunneloxid (A) sowie für gemäß der obigen Ausführungsform mit NH3 in einem Batchofen hergestelltes nitridiertes Tunneloxid (B);
Fig. 3 eine schematische Darstellung einer Halbleiter­ struktur mit einem nitridierten Tunneloxid zur Il­ lustration der der vorliegenden Erfindung zugrunde­ liegenden Problematik; und
Fig. 4 einen beispielhaften Temperaturverlauf für einen üblichen RTP-Prozess zur Herstellung eines nitri­ dierten Tunneloxids.
Fig. 1 zeigt einen Temperaturverlauf eines Ausführungsbei­ spiels des erfindungsgemäßen Verfahrens zur Herstellung eines nitridierten Tunneloxids.
Die vorliegende Ausführungsform wird mit einer Vielzahl von Wafern in einem sogenannten atmosphärischen Batchofen durchge­ führt. Zunächst erfolgt eine Erhöhung der Temperatur auf ein erstes Temperaturplateau bei einer ersten Temperatur T1 von ca. 850°C, wo für ca. 30 Minuten eine Oxidation durchgeführt wird. Anschließend wird die Temperatur weiter auf ein zweites Temperaturplateau bei einer zweiten Temperatur T2 von ca. 900°C erhöht; wo ein NH3-Anneal während ca. 10 Minuten statt­ findet. Eine weitere Temperaturerhöhung führt zu einem drit­ ten Temperaturplateau bei einer dritten Temperatur T3 von ca. 950°C, wo eine Reoxidation für ca. 30 Minuten durchgeführt wird.
Im Gegensatz zu den bekannten Verfahren befinden sich sämtli­ che Wafer während der Hauptprozessschritte Oxidation, NH3- Nitridierung und Reoxidation im thermischen Gleichgewicht, wodurch die Dicke und Zusammensetzung der hergestellten Schicht gleichmäßiger werden als beim bekannten RTP-Prozess, was wiederum zu einer erheblichen Verbesserung der Ausbeute­ stabilität führt. Durch die Nutzung eines derartigen atmo­ sphärischen Batchofens können typischerweise 150-200 Wafer gleichzeitig prozessiert werden, und so kann trotz einer Er­ höhung der Gesamtprozesszeit von 400 Sekunden auf circa 300 Minuten ein höherer Durchsatz erzielt werden.
Typische Dickenbereiche für die nitridierten Tunneloxide lie­ gen zwischen 6,5 nm und 15 nm.
Fig. 2 zeigt Schichtdicke-Verteilungen (in %) für durch einen RTP-Prozess hergestelltes nitridiertes Tunneloxid (A) sowie für gemäß der obigen Ausführungsform mit NH3 in einem Batchofen hergestelltes nitridiertes Tunneloxid (B).
Deutlich ersichtlich ist, dass beim herkömmlichen Verfahren die mit 1 bis 4 bezeichneten Wafer alle eine Schichtdickevertei­ lung aufweisen, die etwa viermal so groß ist wie eine ent­ sprechende Schichtdickeverteilung der Wafer 1' bis 4' bei der oben erläuterten Ausführungsform des erfindungsgemäßen Ver­ fahrens.
Die vorliegende Ausführungsform ist nicht nur auf nitridierte Tunneloxide anwendbar, sondern auch auf ande­ re nitridierte Oxide, beispielsweise auf nitridierte Logik- Gateoxide, welche beispielsweise im Dickenbereich 0,8 nm bis 5 nm liegen.
Bezugszeichenliste
10
,
20
aktive Gebiete
15
Kanalgebiet
30
nitridiertes Oxid
40
Gatestapel
G Grenzfläche
A Ausschnitt

Claims (1)

1. Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat mit den Schritten:
  • a) Einbringen einer Vielzahl von Wafern in einen atmosphärischen Batchofen;
  • b) Durchführen eines Oxidationsschritts bei einer ersten vorbe­ stimmten Temperatur (T1);
  • c) Durchführen eines Nitridierungsschritts bei einer zweiten vorbestimmten Temperatur (T2);
  • d) Durchführen eines Reoxidationsschritts bei einer dritten vor­ bestimmten Temperatur (T3);
  • e) Abkühlen und Entfernen der Wafer aus dem atmosphärischen Bat­ chofen
wobei
der Oxidationsschritt b) bei einer Temperatur (T1) von 830-870°C stattfindet;
der Nitridierungsschritt c) in einer NH3-Atmosphäre bzw. NH3/N2- Atmosphäre bei einer Temperatur (T2) von 880-920°C stattfin­ det;
der Reoxidationsschritt d) bei einer Temperatur (T3) von 930-­ 970°C stattfindet, und
zwischen den Schritten b), c) und d) keine Abkühlung durchgeführt wird.
DE10133537A 2001-07-11 2001-07-11 Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat Expired - Fee Related DE10133537C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10133537A DE10133537C2 (de) 2001-07-11 2001-07-11 Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat
US10/193,730 US6794312B2 (en) 2001-07-11 2002-07-11 Layering nitrided oxide on a silicon substrate
TW091115472A TWI292607B (en) 2001-07-11 2002-07-11 Process for producing a nitrided oxide layer on a silicon semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10133537A DE10133537C2 (de) 2001-07-11 2001-07-11 Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat

Publications (2)

Publication Number Publication Date
DE10133537A1 DE10133537A1 (de) 2003-01-30
DE10133537C2 true DE10133537C2 (de) 2003-07-17

Family

ID=7691311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10133537A Expired - Fee Related DE10133537C2 (de) 2001-07-11 2001-07-11 Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat

Country Status (3)

Country Link
US (1) US6794312B2 (de)
DE (1) DE10133537C2 (de)
TW (1) TWI292607B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253777A (ja) * 2003-01-31 2004-09-09 Nec Electronics Corp 半導体装置及び半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198392A (en) * 1989-11-20 1993-03-30 Oki Electric Industry Co., Ltd. Method of forming a nitrided silicon dioxide (SiOx Ny) film
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
DE19501388A1 (de) * 1994-01-27 1995-08-03 Trw Inc Multiformkristall und Gerät zu dessen Herstellung
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
DE19832271A1 (de) * 1998-01-14 1999-07-15 Mitsubishi Electric Corp Halbleitervorrichtung und Herstellungsverfahren derselben
US6204125B1 (en) * 1999-06-28 2001-03-20 Hyundai Electronics Industries Co., Ltd. Method of forming a gate in a stack gate flash EEPROM cell

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5851892A (en) * 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage
US6541394B1 (en) * 1999-01-12 2003-04-01 Agere Systems Guardian Corp. Method of making a graded grown, high quality oxide layer for a semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198392A (en) * 1989-11-20 1993-03-30 Oki Electric Industry Co., Ltd. Method of forming a nitrided silicon dioxide (SiOx Ny) film
US5258333A (en) * 1992-08-18 1993-11-02 Intel Corporation Composite dielectric for a semiconductor device and method of fabrication
DE19501388A1 (de) * 1994-01-27 1995-08-03 Trw Inc Multiformkristall und Gerät zu dessen Herstellung
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
DE19832271A1 (de) * 1998-01-14 1999-07-15 Mitsubishi Electric Corp Halbleitervorrichtung und Herstellungsverfahren derselben
US6204125B1 (en) * 1999-06-28 2001-03-20 Hyundai Electronics Industries Co., Ltd. Method of forming a gate in a stack gate flash EEPROM cell

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
GROSS, B.J., (u.a.): An optimized 850C Low- Pressure-Frunace Reoxidized Nitrided Oxide (ROXNOX) Process, in: IEEE Trans. Elektron Devices, 1991, Vol. 38, No. 9, S. 2036-2041 *
LAI, S.K., (u.a.): Electrical Properties of Nitrided-Oxide Systems for Use in Gate Dielectricsand EEPROM, in: IEDM International Electron Devices Meeting Technical Digest, New York, USA IEEE, 1983, S. 190-193 *
MA, Z.J., LAI, P.T., CHENG, Y.C.: Electrical Characterization and Simulation of Substrate Current in n-MOSFETs with Nitrided/Reoxidized- Nitrited Oxides as Gate Dielectrics, in: *
WIDMANN, D., MADER, H., FRIEDRICH, H.: Technologie hochintegrierter Schaltungen, 2. Aufl., Springer, Berlin, 1996, S. 20-29 *
YANG, W., (u.a.): Optimization of Low-Pressure Nitridation/Reoxidation of SiO2 for Scaled MOS Devices, in: IEEE Trans. Electron Devices, 1988, Vol. 35, No. 7, S. 935-944 *

Also Published As

Publication number Publication date
US20030032307A1 (en) 2003-02-13
US6794312B2 (en) 2004-09-21
DE10133537A1 (de) 2003-01-30
TWI292607B (en) 2008-01-11

Similar Documents

Publication Publication Date Title
DE69414764T2 (de) Verfahren zum Steuern der Dicke des Gate-Oxyds für die Herstellung von Halbleiterbauelementen
EP0087581B1 (de) Verfahren zur Herstellung von Siliziumoxidschichten
DE60118817T2 (de) Integrierte Schaltung mit einem dielektrischen Schichtverbund und Verfahren
DE69425527T2 (de) Oxidation von Silizium-Nitrid in der Herstellung von Halbleitenden Anordnungen
DE2620155C2 (de)
DE4006701C2 (de) Schichtkondensator in Halbleitereinrichtungen und Verfahren zu dessen Herstellung
DE4440857A1 (de) Verfahren zur Herstellung einer Gateelektrode einer Halbleitervorrichtung
DE68917494T2 (de) Niederschlagverfahren von Wolfram auf Silizium bei einem sich selbst begrenzenden CVD-Verfahren und somit hergestelltes Halbleiterbauelement.
EP0066730B1 (de) Gateisolations-Schichtstruktur, Verfahren zu ihrer Herstellung und ihre Verwendung
DE68917006T2 (de) Methode zur Herstellung einer Schicht auf einem Substrat.
DE10133537C2 (de) Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat
DE112013004226T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE3313163C2 (de)
DE102004024207B4 (de) Verfahren und Vorrichtung zur Niedertemperaturepitaxie auf einer Vielzahl von Halbleitersubstraten
DE69115395T2 (de) Verfahren zum Herstellen eines oxydischen Hochtemperatursupraleiters
JPH08255905A (ja) 半導体装置の製造方法
DE19626386A1 (de) Verfahren zur Herstellung eines Halbleiterelements
DE102005028643A1 (de) Verfahren zur Bildung einer LP-CVD-Oxidschicht ohne Oxidieren einer darunter liegenden Metallschicht
DE10132430B4 (de) Verfahren zur Bildung einer dünnen Oxidschicht mit einer verbesserten Zuverlässigkeit auf einer Halbleiteroberfläche
DE112014003019T5 (de) Prozess für die Herstellung einer Verbundstruktur
DE4333155A1 (de) RTP-Verfahren mit erhöhter Reaktionsrate
DE10337061A1 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür
WO2006037317A2 (de) Zweistufiger oxidationsprozess für halbleiterscheiben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee