DE19832271A1 - Halbleitervorrichtung und Herstellungsverfahren derselben - Google Patents
Halbleitervorrichtung und Herstellungsverfahren derselbenInfo
- Publication number
- DE19832271A1 DE19832271A1 DE19832271A DE19832271A DE19832271A1 DE 19832271 A1 DE19832271 A1 DE 19832271A1 DE 19832271 A DE19832271 A DE 19832271A DE 19832271 A DE19832271 A DE 19832271A DE 19832271 A1 DE19832271 A1 DE 19832271A1
- Authority
- DE
- Germany
- Prior art keywords
- oxide layer
- silicon oxide
- nitrided
- silicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 148
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 146
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 69
- 239000010703 silicon Substances 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 20
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 claims abstract description 16
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 48
- 229910052757 nitrogen Inorganic materials 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000001272 nitrous oxide Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims 2
- 230000003647 oxidation Effects 0.000 abstract description 14
- 238000007254 oxidation reaction Methods 0.000 abstract description 14
- 230000008569 process Effects 0.000 abstract description 6
- 229960001730 nitrous oxide Drugs 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 196
- 230000015556 catabolic process Effects 0.000 description 27
- 230000015654 memory Effects 0.000 description 25
- 238000005121 nitriding Methods 0.000 description 19
- 238000009826 distribution Methods 0.000 description 13
- 238000009413 insulation Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 238000005259 measurement Methods 0.000 description 11
- 239000007787 solid Substances 0.000 description 11
- 108091006146 Channels Proteins 0.000 description 10
- 125000004429 atom Chemical group 0.000 description 9
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 230000036962 time dependent Effects 0.000 description 7
- 230000001698 pyrogenic effect Effects 0.000 description 6
- 230000005669 field effect Effects 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 206010012289 Dementia Diseases 0.000 description 1
- 229910014299 N-Si Inorganic materials 0.000 description 1
- ODUCDPQEXGNKDN-UHFFFAOYSA-N Nitrogen oxide(NO) Natural products O=N ODUCDPQEXGNKDN-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000863032 Trieres Species 0.000 description 1
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001420 photoelectron spectroscopy Methods 0.000 description 1
- 230000035755 proliferation Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleitervor
richtung und auf ein Herstellungsverfahren derselben.
Insbesondere bezieht sich die vorliegende Erfindung auf eine
Halbleitervorrichtung und auf ein Herstellungsverfahren dersel
ben, bei denen eine nitrierte Oxidschicht als eine Gateisolier
schicht verwendet wird.
Die Nachfrage nach Halbleitervorrichtungen hat sich rapide zu
sammen mit der merklichen Verbreitung von Informationsausrüstung
wie Computern erhöht. Bezüglich der Funktion werden Vorrichtun
gen nachgefragt, die eine große Speicherkapazität aufweisen und
zu einem Betrieb bei hoher Geschwindigkeit in der Lage sind.
Dementsprechend sind technische Anstrengungen gemacht worden, um
einen höheren Integrationsgrad, eine höhere Antwortgeschwindig
keit und eine höhere Zuverlässigkeit der Halbleitervorrichtungen
zu realisieren.
Ein DRAM (Dynamischer Speicher mit wahlfreiem Zugriff) ist all
gemein als eine der Halbleitervorrichtungen bekannt, die eine
wahlfreie Eingabe/Ausgabe von Speicherinformation erlaubt. Der
DRAM enthält ein Speicherzellenfeld als einen Speicherbereich,
der eine Anzahl von Speicherinformationsstücken speichert, und
eine periphere Schaltungsanordnung, die für die externe Einga
be/Ausgabe notwendig ist.
Das Speicherzellenfeld wird durch eine Mehrzahl von Speicherzel
len, die jeweils eine Einheitsspeicherinformation speichern, ge
bildet, die in einer Matrix aus Zeilen und Spalten angeordnet
sind. Die Speicherzelle weist im allgemeinen einen MOS-
Transistor auf.
Fig. 45 ist ein Querschnitt eines MOS-Transistors, der in einem
herkömmlichen DRAM verwendet wird. Unter Bezugnahme auf Fig. 45,
n-Typ Source/Drain-Bereiche 202a und 202b sind in einem p-Typ
Siliziumsubstrat 201 ausgebildet. Ein Bereich zwischen den Sour
ce/Drain-Bereichen 202a und 202b ist ein p-Typ Kanalbereich
201a. Eine Gateelektrode 204 ist auf dem Kanalbereich 201a mit
einer Gateisolierschicht 203, die aus Siliziumoxid ausgebildet
ist, dazwischen ausgebildet.
Wenn der MOS-Transistor, der auf diese Weise strukturiert ist,
betrieben wird, wird eine Spannung an seine Gateelektrode 204
angelegt. Dann wird der Kanalbereich 201a in den n-Typ inver
tiert, und daher fließt ein Strom zwischen den Source/Drain-
Bereichen 202a und 202b.
Wenn die Größe des MOS-Transistors reduziert wird, wird die
Dicke der Gateisolierschicht 203 reduziert, und der Abstand zwi
schen den Source/Drain-Bereichen 202a und 202b wird ebenfalls
reduziert. Selbst in diesem Fall unterscheiden sich die Span
nung, die an die Gateelektrode 204 angelegt wird, und die Span
nung, die an die Source/Drain-Bereiche 202a und 202b angelegt
wird, nicht viel von denjenigen, die herkömmlich benutzt werden.
Darum wird, wenn er miniaturisiert ist, das elektrische Feld in
der longitudinalen Richtung des Kanals 201a (longitudinale Rich
tung in Fig. 45) höher. Dieses erniedrigt die effektive Mobili
tät bzw. Beweglichkeit µeff der Elektronen in dem Kanalbereich
201a, was die Treibbarkeit bzw. Ansteuerbarkeit des Transistors
vermindert.
Desweiteren werden, da das elektrische Feld in der lateralen
Richtung des Kanalbereichs 201a (Richtung von dem Source/Drain-
Bereich 202a zu dem Source/Drain-Bereich 202b) höher wird, La
dungsträger (Elektronen) beschleunigt, was das Eintreten von La
dungsträgern in die Gateisolierschicht 203 fördert. Dieses macht
die Heiße-Ladungsträger-Lebensdauer des Transistors unerwünsch
ter Weise kürzer.
Desweiteren, da die Gateisolierschicht 203 dünner gemacht ist,
wird auch das elektrische Feld in der Gateisolierschicht 203 hö
her. Dementsprechend wird die Isolierung der Gateisolierschicht
vermindert, was in einer scharfen Erniedrigung der dielektri
schen Durchbruchslebensdauer Tbd gegen TDDB (Time Dependent Di
electric Breakdown = zeitabhängiger dielektrischer Durchbruch)
des Transistors resultiert.
Um diese Probleme zu lösen, ist ein Transistor, der ein silizi
umnitriertes Oxid bzw. ein nitriertes Siliziumoxid als die Ga
teisolierschicht verwendet, in der Japanischen Patentveröffent
lichung Nr. 7-28041 vorgeschlagen worden. Fig. 46 ist ein Quer
schnitt des Transistors, der ein nitriertes Siliziumoxid als die
Gateisolierschicht verwendet. In dem Transistor, der in Fig. 45
gezeigt ist, wurde Siliziumoxid für die Gateisolierschicht ver
wendet, während in dem Transistor, der in Fig. 46 gezeigt ist,
nitriertes Siliziumoxid 103 als die Gateisolierschicht verwendet
wird.
Anders als dieser Punkt ist eine Elementtrenn-Isolierschicht 104
auf einem Siliziumsubstrat 101 ausgebildet, und eine Zwischen
schicht-Isolierschicht 107 ist auf der Elementtrenn-
Isolierschicht 104 ausgebildet. Source/Drain-Bereiche 106 sind
an der Oberfläche des Siliziumsubstrates ausgebildet, und eine
Gateelektrode 105 ist mit dazwischen gesetztem nitriertem Sili
ziumoxid 103 auf der Oberfläche des Siliziumsubstrates 101 aus
gebildet. Eine Zwischenschicht-Isolierschicht 107 ist zum Be
decken der Gateelektrode 105 ausgebildet, und eine Aluminiumelek
trode 108, die die Source/Drain-Bereiche 106 erreicht, ist auf
der Zwischenschicht-Isolierschicht 107 ausgebildet.
Bei der Halbleitervorrichtung, die wie oben beschrieben struktu
riert ist, ist die effektive Beweglichkeit µeff der Elektronen
verbessert. Jedoch sind die Probleme der verminderten Heiße-
Ladungsträger-Lebensdauer und der dielektrischen Durchbruchsle
bensdauer nicht gelöst.
Die US 5 237 188 offenbart auch einen Transistor, der ein ni
triertes Oxid als die Gateisolierschicht verwendet. Jedoch löst
dieser Transistor die Probleme der verminderten Heiße-
Ladungsträger-Lebensdauer und der dielektrischen Durchbruchsle
bensdauer ebenfalls nicht.
Darum wurde die Erfindung zur Lösung der oben beschriebenen Pro
bleme gemacht, und es eine Aufgabe der Erfindung, eine Halblei
tervorrichtung, die eine hohe Zuverlässigkeit aufweist und zu
einem Betrieb bei hoher Geschwindigkeit in der Lage ist, die
überlegene Eigenschaften bezüglich der effektiven Beweglichkeit
µeff, der Heiße-Ladungsträger-Lebensdauer und der dielektrischen
Durchbruchslebensdauer aufweist, und ein Verfahren zu deren Her
stellung anzugeben.
Diese Aufgabe wird gelöst durch eine Halbleitervorrichtung nach
Anspruch 1 oder 2 bzw. ein Verfahren nach Anspruch 4 oder 5.
Weiterbildungen der Erfindung sind in den Unteransprüchen ange
geben.
Die Erfinder haben verschiedene Experimente zur Verbesserung der
effektiven Beweglichkeit, der Heiße-Ladungsträger-Lebensdauer
und der dielektrischen Durchbruchslebensdauer gemacht und die
folgende Schlußfolgerung erreicht.
- (1) Um die effektive Beweglichkeit zu verbessern, ist es notwen dig, nitriertes Siliziumoxid (SiON) als die Gateisolierschicht anzupassen bzw. zu verwenden.
- (2) Die Siliziumnitridoxidschicht wird durch Nitrieren von Sili ziumoxid ausgebildet, das durch thermische Oxidation gebildet ist. Die thermische Oxidation enthält eine trockene Oxidation unter Verwendung von trockenem Sauerstoff und eine nasse Oxi dation unter Verwendung von Dampf. Wenn die Oxidation bei der selben Temperatur ausgeführt wird, wird die längere dielektri sche Durchbruchslebensdauer durch Nitrieren des Siliziumoxids, das durch nasse Oxidation ausgebildet ist, erhalten.
- (3) Um die dielektrische Durchbruchslebensdauer und die Heiße- Ladungsträger-Lebensdauer zu verbessern, muß bzw. sollte die Verteilung von Stickstoff in dem Siliziumnitridoxid und der Zustand der Bindung des Stickstoffes optimiert sein.
Basierend auf diesen Erkenntnissen enthält die Halbleitervor
richtung ein Siliziumsubstrat, eine Siliziumnitridoxidschicht
(nitrierte Siliziumoxidschicht), die auf dem Siliziumsubstrat
ausgebildet ist, und eine Gateelektrode, die auf der nitrierten
Siliziumoxidschicht ausgebildet ist. Stickstoff ist nur in der
Umgebung einer Grenzfläche zwischen dem Siliziumsubstrat und der
nitrierten Siliziumoxidschicht verteilt. Nahe der Grenzfläche
sind alle Stickstoffatome mit zwei Siliziumatomen und einem Sau
erstoffatom verbunden. Diese Bindung wird dargestellt durch die
folgende chemische Formel:
In einer solchen Halbleitervorrichtung ist die effektive Beweg
lichkeit verbessert, da die nitrierte Siliziumoxidschicht als
die Gateisolierschicht verwendet wird. Desweiteren sind, da die
Verteilung des Stickstoffs und der Bindungszustand der Stick
stoffatome optimiert sind, die dielektrische Durchbruchslebens
dauer und die Heiße-Ladungsträger-Lebensdauer verbessert. Als
ein Ergebnis kann eine Halbleitervorrichtung bereitgestellt wer
den, die eine sehr hohe Zuverlässigkeit aufweist und zum Betrieb
bei hoher Geschwindigkeit in der Lage ist.
Eine andere Halbleitervorrichtung weist ein Siliziumsubstrat,
eine Siliziumnitridoxidschicht (nitrierte Siliziumoxidschicht),
die auf dem Siliziumsubstrat ausgebildet ist, und eine Gateelek
trode, die auf der nitrierten Siliziumoxidschicht ausgebildet
ist, auf. Stickstoff ist nur in der Umgebung einer Grenzfläche
zwischen dem Siliziumsubstrat und der nitrierten Siliziumoxid
schicht verteilt. Ein Stickstoffatom, das mit drei Siliziumato
men verbunden ist, existiert nur nahe der Grenzfläche, und es
existiert bevorzugter Weise nur in einem Abschnitt, der sehr na
he an der Grenzfläche ist, das heißt, in einem Abschnitt, in dem
die nitrierte Siliziumoxidschicht nahe an der Grenzfläche ist.
Die Bindung wird ausgedrückt durch die folgende chemische For
mel:
In einer solchen Halbleitervorrichtung ist die effektive Beweg
lichkeit verbessert, da die nitrierte Siliziumoxidschicht als
die Gateisolierschicht verwendet wird. Desweiteren können, da
die Verteilung des Stickstoffs und der Bindungszustand der
Stickstoffatome optimiert sind, die dielektrische Durchbruchsle
bensdauer und die Lebensdauer von heißen Ladungsträgern verbes
sert werden. Als ein Ergebnis kann eine Halbleitervorrichtung
bereitgestellt werden, die eine hohe Zuverlässigkeit aufweist
und zum Betrieb bei hoher Geschwindigkeit in der Lage ist.
Es ist zu bevorzugen, daß die Gateelektrode der Halbleitervor
richtungen eine schwebende Gateelektrode (d. h., eine Gateelek
trode, die nicht auf ein festes Potential gelegt ist) ist, und
daß die Halbleitervorrichtungen weiter eine Steuergateelektrode
aufweisen, die auf der schwebenden Gateelektrode mit einer da
zwischen gesetzten dielektrischen Schicht ausgebildet ist. In
diesem Fall kann eine nichtflüchtige Halbleiterspeichervorrich
tung bereitgestellt werden, die eine hohe Zuverlässigkeit auf
weist und zu einem Betrieb bei hoher Geschwindigkeit in der Lage
ist.
Ein Verfahren zur Herstellung einer Halbleitervorrichtung weist
die Schritte des Ausbildens einer Siliziumoxidschicht auf einem
Siliziumsubstrat, des Ausbildens einer nitrierten Siliziumoxid
schicht durch Nitrieren der Siliziumoxidschicht, und des Ausbil
dens einer Gateelektrode auf der Siliziumnitridoxidschicht auf.
Der Schritt des Ausbildens der Siliziumoxidschicht enthält das
Ausbilden einer Siliziumoxidschicht durch Oxidation in einer
Dampfatmosphäre. Der Schritt des Ausbildens einer nitrierten Si
liziumoxidschicht enthält den Schritt des Haltens der Silizium
oxidschicht in einer Atmosphäre von Distickstoffoxid (N2O) bei
einer Temperatur von 800°C bis 900°C für mindestens 5 Minuten
und höchstens 60 Minuten.
Entsprechend des oben beschriebenen Herstellungsverfahrens für
eine Halbleitervorrichtung wird eine nitrierte Siliziumoxid
schicht als eine Gateisolierschicht, die die wirksame Beweglich
keit verbessert, ausgebildet. Die nitrierte Siliziumoxidschicht
wird durch Nitrieren einer Siliziumoxidschicht erhalten, die in
einer Dampfatmosphäre ausgebildet worden ist, und daher kann die
dielektrische Durchbruchslebensdauer verbessert werden. Deswei
teren wird das Nitrieren durch Halten der Siliziumoxidschicht in
einer Atmosphäre aus Distickstoffoxid bei einer Temperatur von
800°C bis 900°C für mindestens 5 Minuten und höchstens 60 Minu
ten ausgeführt, der Stickstoff wird nur in der Umgebung der
Grenzfläche verteilt, und jedes Stickstoffatom ist mit zwei Si
liziumatomen und einem Sauerstoffatom verbunden. Darum sind die
Verteilung und der Bindungszustand des Stickstoffs optimiert, so
daß eine Gateisolierschicht ausgebildet werden kann, die eine
verbesserte dielektrische Durchbruchslebensdauer und Lebensdauer
von heißen Ladungsträgern sicherstellt. Als ein Ergebnis kann
eine Halbleitervorrichtung hergestellt werden, die eine hohe Zu
verlässigkeit aufweist und zum Betrieb bei hoher Geschwindigkeit
in der Lage ist.
In dem Schritt des Ausbildens der nitrierten Siliziumoxidschicht
ist die Temperatur auf mindestens 800°C eingestellt. Wenn die
Temperatur niedriger als 800°C eingestellt wird, schreitet der
Nitrierungsprozeß nicht ausreichend fort, was im Fehlschlagen
der Ausbildung der nitrierten Siliziumoxidschicht resultiert.
Die obere Grenze der Temperatur ist 900°C. Wenn die Temperatur
900°C überschreitet, wird das Stickstoffatom mit drei Siliziuma
tomen verbunden.
Die Siliziumoxidschicht wird für 5 bis 60 Minuten in der Atmo
sphäre aus Distickstoffoxid gehalten, da der Nitrierungsprozeß
nicht ausreichend fortschreitet, falls die Zeit kürzer als 5 Mi
nuten ist, und die Nitrierungsrate gesättigt ist, wenn die Zeit
60 Minuten überschreitet.
In dem Schritt der Ausbildung der nitrierten Siliziumoxidschicht
ist es zu bevorzugen, daß eine nitrierte Siliziumoxidschicht,
die eine Dicke von mindestens 1,16-mal derjenigen der Siliziu
moxidschicht aufweist, ausgebildet wird.
Ein anderes Verfahren zur Herstellung einer Halbleitervorrich
tung enthält die Schritte des Ausbildens einer Siliziumoxid
schicht auf einem Siliziumsubstrat, des Ausbildens einer Silizi
umnitridoxidschicht durch Nitrieren der Siliziumoxidschicht, und
des Ausbildens einer Gateelektrode auf der nitrierten Siliziu
moxidschicht. Der Schritt des Ausbildens der Siliziumoxidschicht
weist das Ausbilden einer Siliziumoxidschicht durch Oxidieren in
einer Dampfatmosphäre auf. Der Schritt des Ausbildens der ni
trierten Siliziumoxidschicht weist den Schritt des Haltens der
Siliziumoxidschicht in einer Atmosphäre aus Stickstoffoxid (NO)
bei einer Temperatur von 800°C bis 900°C für mindestens 5 Minu
ten und höchstens 60 Minuten auf.
Bei dem Verfahren zur Herstellung einer Halbleitervorrichtung,
das oben beschrieben worden ist, wird die nitrierte Siliziu
moxidschicht als eine Gateisolierschicht ausgebildet, die die
effektive Beweglichkeit verbessert. Die nitrierte Siliziumoxid
schicht wird durch Nitrieren einer Siliziumoxidschicht erhalten,
die in einer Dampfatmosphäre ausgebildet ist, und daher wird die
dielektrische Durchbruchslebensdauer verbessert. Desweiteren
wird das Nitrieren durch Halten der Siliziumoxidschicht in einer
Atmosphäre aus Stickstoffoxid bei einer Temperatur von 800°C bis
900°C für mindestens 5 Minuten und höchstens 60 Minuten ausge
führt, und daher wird Stickstoff nur in der Umgebung der Grenz
fläche zwischen dem Siliziumsubstrat und der nitrierten Siliziu
moxidschicht verteilt, und die Stickstoffatome, die jeweils mit
drei Siliziumatomen verbunden sind, existieren nur in der Umge
bung bzw. der Nachbarschaft der Grenzfläche. Darum sind die Ver
teilung und der Bindungszustand des Stickstoffes optimiert, so
daß die dielektrische Durchbruchslebensdauer und die Heiße-
Ladungsträger-Lebensdauer verbessert sind. Als ein Ergebnis kann
eine Halbleitervorrichtung angegeben worden, die eine hohe Zu
verlässigkeit aufweist und zum Betrieb bei hoher Geschwindigkeit
in der Lage ist.
In dem Schritt des Ausbildens der nitrierten Siliziumoxidschicht
ist die Temperatur auf mindestens 800° einzustellen. Falls die
Temperatur niedriger als 800° ist, kann der Nitrierungsprozeß
nicht ausreichend fort schreiten, was in einem Fehlschlagen des
Lieferns einer nitrierten Siliziumoxidschicht resultiert. Des
weiteren ist die Temperatur auf höchstens 900°C einzustellen.
Wenn die Temperatur 900°C überschreitet, würden überall in der
nitrierten Siliziumoxidschicht Stickstoffatome jeweils mit drei
Siliziumatomen verbunden sein.
Desweiteren sollte die Siliziumoxidschicht in der Stickstoffat
mosphäre für mindestens 5 Minuten und höchstens 60 Minuten ge
halten werden. Wenn die Zeit kürzer als 5 Minuten ist, schreitet
der Nitrierungsprozeß nicht ausreichend fort, was in einem Fehl
schlagen des Lieferns einer nitrierten Siliziumoxidschicht re
sultieren würde. Wenn die Zeit 60 Minuten überschreitet, ist die
Rate des Nitrierens gesättigt.
Desweiteren ist es in dem Schritt des Ausbildens der nitrierten
Siliziumoxidschicht zu bevorzugen, daß die nitrierte Siliziu
moxidschicht mit einer Dicke, die mindestens 1,16-mal diejenige
der Siliziumoxidschicht ist, ausgebildet wird.
Weitere Merkmale und Vorteile von Ausführungsformen ergeben sich
aus der folgenden detaillierten Beschreibung von Ausführungsfor
men anhand der Figuren. Von den Figuren zeigen:
Fig. 1-3 Querschnitte, die den ersten bis dritten Schritt
des Herstellens der Halbleitervorrichtung in
Übereinstimmung mit einer ersten Ausführungsform
zeigen;
Fig. 4 u. 5 einen ersten und zweiten Schritt zum Messen der
Beweglichkeit von Elektronen;
Fig. 6-10 Graphen, die die Beziehung zwischen der Gate
spannung und der Beweglichkeit von Elektronen in
Mustern 1 bis 5 im Vergleich mit einem Muster 6
zeigen;
Fig. 11 u. 12 einen ersten und zweiten Schritt zum Messen der
Heiße-Ladungsträger-Lebensdauer;
Fig. 13-17 Graphen, die eine Beziehung zwischen der Drain
spannung und der Heiße-Ladungsträger-Lebensdauer
für Muster 1 bis 5 im Vergleich mit einem Muster
6 zeigen;
Fig. 18 einen Graph, der eine Beziehung zwischen der
Heiße-Ladungsträger-Lebensdauer und der Flußrate
von N2O-Gas zeigt;
Fig. 19 u. 25 Darstellungen, die sich auf ein Verfahren zum
Messen einer TDDB-Eigenschaft (TDDB = Time De
pendent Dielectric Breakdown = zeitabhängiger
dielektrischer Durchbruch) bei einer konstanten
Spannung beziehen;
Fig. 20-24 Graphen, die eine Beziehung zwischen der Zeit
des Durchbruchs und der summierten Fehlerrate
von Mustern 1-5 im Vergleich mit einem Muster 6
zeigen;
Fig. 26-30 Graphen, die eine Beziehung zwischen der Zeit
des Durchbruchs und einer summierten Fehlerrate
von Mustern 1-5 in Vergleich mit einem Muster 6
unter der Bedingung einer negativen Vorspannung
zeigen;
Fig. 31 eine Verteilung von Stickstoffatomen, Sauer
stoffatomen und Siliziumatomen in einer nitrier
ten Siliziumoxidschicht (A);
Fig. 32 ein Modell, in dem eine nitrierte Oxidschicht in
einige Schichten unterteilt ist;
Fig. 32B ein Graph, der den Zustand der Bindung des
Stickstoffs in der nitrierten Siliziumoxid
schicht (A) zeigt;
Fig. 33 ein Graph, der Verteilungen von Stickstoffato
men, Sauerstoffatomen und Siliziumatomen in ei
ner nitrierten Oxidschicht (B) zum Vergleich
zeigt;
Fig. 34 ein Graph, der den Zustand der Bindung des
Stickstoffs in der nitrierten Oxidschicht (B)
zum Vergleich zeigt;
Fig. 35 eine Darstellung, die sich auf ein Verfahren zur
Messung eines elektrischen Feldes und einer
Stromdichte der Gateisolierschicht bezieht;
Fig. 36 ein Graph, der eine Beziehung zwischen der
Stromdichte und dem elektrischen Feld in der ni
trierten Siliziumoxidschicht (A) zeigt;
Fig. 37 eine Querschnittsansicht, die eine Speicherzelle
eines Flash-Speichers zeigt, der die nitrierte
Siliziumoxidschicht, die entsprechend einer Aus
führungsform der vorliegenden Erfindung herge
stellt worden ist, als die Gateisolierschicht
verwendet;
Fig. 38 einen Graph, der eine Beziehung zwischen der
Stromdichte und dem elektrischen Feld in einer
nitrierten Siliziumoxidschicht (C) und einer Si
liziumoxidschicht im Vergleich miteinander
zeigt;
Fig. 39 u. 40 einen ersten und zweiten Schritt des Verfahrens
zur Messung einer Variation der Schwellspannung
einer Speicherzelle in dem Flash-Speicher;
Fig. 41 einen Graph, der eine Beziehung zwischen einem
Schichtparameter, einem Verhältnis des Anstiegs
der Dicke und einer Variation in der
Schwellspannung zeigt;
Fig. 42 einen Graph, der Verteilungen von Stickstoffato
men, Sauerstoffatomen und Siliziumatomen in ei
ner nitrierten Siliziumoxidschicht (J) zeigt;
Fig. 43 einen Graph, der den Zustand der Bindung des
Stickstoffs in der nitrierten Siliziumoxid
schicht (J) zeigt;
Fig. 44 einen Graph, der die Beziehung zwischen der
Stromdichte und dem elektrischen Feld in der ni
trierten Siliziumoxidschicht (J) zeigt;
Fig. 45 einen Querschnitt, der eine nitrierte Oxid
schicht, die in einem herkömmlichen Transistor
verwendet wird, zeigt; und
Fig. 46 einen Querschnitt, der eine verbesserte nitrier
te Oxidschicht, die in dem herkömmlichen Transi
stor verbessert wird, zeigt.
Unter Bezugnahme auf Fig. 1, eine Trenn-Isolierschicht 2 wurde
auf einem p-Typ Siliziumsubstrat 1 durch ein LOCOS-Verfahren
(LOCOS = Local Oxidation of Silicon = Lokale Oxidation von Sili
zium) ausgebildet.
Unter Bezugnahme auf Fig. 2, das Siliziumsubstrat 1 wurde in ei
nen Ofen vom Stapeltyp gesetzt, der durch einen Heizer geheizt
wird. Die Temperatur des Ofens wurde auf ungefähr 750°C gehal
ten, die Volumenflußrate von Wasserstoff und Sauerstoff wurde
auf das Verhältnis von 1 : 10 bis 2 : 1 eingestellt, und Wasserstoff
und Sauerstoff wurden zur Erzeugung von Dampf zur Reaktion mit
einander gebracht. In diesem Dampf wird die Oberfläche des Sili
ziumsubstrates 1 zur Ausbildung einer Siliziumoxidschicht oxi
diert (pyrogene Oxidation).
Danach wurde ein gemischtes Gas mit einem Verhältnis der Volu
menflußrate von 5 : 95 aus Distickstoffoxid (N2O) und Stickstoff
(N2) in den Ofen eingebracht, die Temperatur des Ofens wurde auf
800°C eingestellt, und dieser Zustand wurde für 20 Minuten ge
halten, so daß die Siliziumoxidschicht zu einer nitrierten Oxid
schicht 3 nitriert wurde.
Dotiertes Polysilizium wurde zum Bedecken der nitrierten Oxid
schicht 3 abgeschieden, und das dotierte Polysilizium und die
nitrierte Oxidschicht 3 wurden in eine vorbestimmte Gestalt ge
mustert, wodurch eine Gateelektrode 4 und eine Gateisolier
schicht 6, die die Dicke von 7,5 nm aufweist, ausgebildet wurden,
wie in Fig. 3 gezeigt ist. Durch Implantieren von Phosphor in
das Siliziumsubstrat 1 wurden Source/Drain-Bereiche 5a und 5b
ausgebildet.
Auf diese Weise wurden Feldeffekttransistoren des Musters 1 her
gestellt.
Unter Bezugnahme auf Fig. 4, die Gatelänge L und die Gatebreite
W des in den oben beschriebenen Schritten hergestellten Transi
stors wurden beide auf 100 µm eingestellt. Das Siliziumsubstrat 1
wurde auf Massepotential gesetzt. Ein CV-Meter 7 zur Messung ei
ner Kapazität wurde mit der Gateelektrode 4 und dem Sour
ce/Drain-Bereich 5a verbunden. Die Source/Drain-Bereiche 5a und
5b wurden ebenfalls auf Massepotential gesetzt. In diesem Zu
stand wurde eine Spannung, die an die Gateelektrode 4 angelegt
war, von -0,5 V bis 5 V variiert, und die Kapazität Cgc zwischen
der Gateelektrode 4 und dem Kanalbereich 1a wurde gemessen.
Unter Bezugnahme auf Fig. 5, nach der Vervollständigung der Mes
sung der Kapazität Ccg wurde die Gateelektrode 4 mit einer va
riablen Gatestromversorgung 8 verbunden und der Source/Drain-
Bereich 5a und das Siliziumsubstrat 1 wurden auf das Massepoten
tial gesetzt. Durch Verbinden des Source/Drain-Bereiches 5b mit
einem Amperemeter 10 und einer Drainstromversorgung 9, die die
Spannung von 0,05 V hat, wurde das Potential des Source/Drain-
Bereiches 5b auf 0,05 V eingestellt.
In diesem Zustand wurde eine Spannung VG, die an die Gateelek
trode 4 angelegt ist, variiert, während ein Strom ID, der zwi
schen den Source/Drain-Bereichen 5a und 5b fließt, gemessen wur
de. Die Ergebnisse wurden in die Gleichung unten gesetzt, und
die Stromdichte QN (VG) in dem Kanalbereich 1a wurde berechnet.
Danach wurden die Ergebnisse der Experimente, die oben beschrie
ben worden sind, und der Wert QN (VG) in der folgenden Gleichung
ersetzt, und die effektive Beweglichkeit µeff der Elektronen in
dem Kanalbereich 1a wurde berechnet.
µeff = (L/W).(1/QN(VG)).(ID/VD) (4).
Desweiteren wurden Muster 2-6 von Feldeffekttransistoren, die
verschiedene Gateisolierschichten aufweisen, hergestellt durch
Einstellen des Verhältnisses der Volumenflußrate von N2O und N2
und der Temperatur zum Nitrieren, die variierend eingestellt
wurden, wie unten gezeigt ist, in dem Schritt, der in Fig. 2 ge
zeigt ist.
Die Beweglichkeit µeff der Elektronen in dem Kanalbereich 1a von
jedem der Muster 2-6 wurde ebenfalls in Übereinstimmung mit dem
Verfahren gemessen, daß in den Fig. 4 und 5 gezeigt ist.
Unter Bezugnahme auf Fig. 6-10 ist zu erkennen, daß die Beweg
lichkeit µeff von jedem der Muster 1-5 größer als diejenige des
Musters 6 ist, bei 0 V ≦ VG ≦ 5 V in Muster 1, 0 V ≦ VG ≦ 5 V in Mu
ster 2, 2,2 V ≦ VG ≦ 5 V in Muster 3, 2,7 V ≦ VG ≦ 5 V in Muster 4
und 17 V ≦ VG ≦ 5 V in Muster 5. Darum kann, falls die Gatespan
nung innerhalb eines solchen Bereiches eingestellt wird, ein
Feldeffekttransistor als eine Halbleitervorrichtung, die zu ei
nem Betrieb bei hoher Geschwindigkeit in der Lage ist, unter
Verwendung der Muster 1-5 geliefert werden.
Unter Bezugnahme auf Fig. 11, beim Messen der wirksamen Beweg
lichkeit µeff von Elektronen wurden Transistoren mit der Gate
länge L von 100 µm und der Gatebreite W von 100 µm hergestellt,
während Feldeffekttransistoren in Mustern 1-6 mit einer Gatelän
ge L von 0,5 µm und einer Gatebreite von 5 µm zur Messung der
Heiße-Ladungsträger-Lebensdauer hergestellt wurden.
Das Siliziumsubstrat 1 und der Source/Drain-Bereich 5b wurden
auf das Massepotential eingestellt. Der Source/Drain-Bereich 5a,
das Amperemeter 10 und die Drainstromversorgung 9, die die Span
nung 0,05 V hat, wurden angeschlossen. Auf diese Weise wurde das
Potential des Source/Drain-Bereiches 5a auf 0,05 V eingestellt.
Die Gateelektrode 4 wurde mit der variablen Gatestromversorgung
8 verbunden.
In diesem Zustand wurde die anfängliche Schwellspannung VTH0 für
die Transistoren der Muster 1-6 berechnet, wobei die an die Ga
teelektrode 4 angelegte Spannung variiert wurde.
Unter Bezugnahme auf Fig. 12, das Siliziumsubstrat 1 wurde auf
das Massepotential gesetzt, und das Amperemeter 10 wurde das Si
liziumsubstrat 1 und die Massestromversorgung geschaltet. Der
Source/Drain-Bereich 5a wurde auf das Massepotential gesetzt.
Der Source/Drain-Bereich 5b, das Amperemeter 10 und die variable
Drainstromversorgung 11 wurden angeschlossen. Die Gateelektrode
4 wurde mit der variablen Gatestromversorgung 8 verbunden.
Die Drainspannung VD der variablen Drainstromversorgung 11 wurde
auf 5,25 V eingestellt. Eine Spannung wird an die Gateelektrode 4
derart angelegt, daß der Wert eines Stromes Isub, der durch das
Amperemeter 10 fließt, ein Maximum erreicht. Der Zustand wurde
für "a" Sekunden beibehalten, und eine elektrische Beanspruchung
bzw. Belastung wurde auf die Gateisolierschicht 6 ausgeübt. Da
nach wurde die Schwellspannung VTH erneut für die Transistoren
der Muster 1-6 in der Anordnung, die in Fig. 11 gezeigt ist, be
rechnet. Falls die Schwellspannung VTH um mehr als 10 mV gegen
über der ursprünglichen Schwellspannung VTH0 geändert wurde,
dann wurde der Zeitraum von "a" Sekunden als die Heiße-
Ladungsträger-Lebensdauer betrachtet. Falls die Schwellspannung
VTH nicht um mehr als 10 mV gegenüber dem ursprünglichen Schwel
lenwert VTH0 geändert wurde, wurde die elektrische Beanspruchung
erneut für a Sekunden an die Gateisolierschicht 6 durch das Ver
fahren, das in Fig. 12 gezeigt ist, ausgeübt, und danach wurde
die Schwellspannung VTH durch das Verfahren, das in Fig. 11 ge
zeigt ist, gemessen.
Durch Wiederholen dieser Schritte wurde die Zeit, bis sich die
Schwellspannung VTH nach dem Ausüben der elektrischen Beanspru
chung um mehr als 10 mV gegenüber der ursprünglichen
Schwellspannung VTH0 geändert hatte, gemessen, und der Zeitraum
wurde als die Heiße-Ladungsträger-Lebensdauer, d. h. die Lebens
dauer der Vorrichtung bei Auftreten von heißen Ladungsträgern,
betrachtet. Eine solche Messung wurde mit einer Drainspannung VD
von 5,25 V, 5,00 V, 4,75 V bzw. 4,50 V ausgeführt.
Aus den Fig. 13-17 ist zu bemerken, daß die Heiße-Ladungsträger-
Lebensdauer der Transistoren (Muster 1-5), das heißt die Lebens
dauer der Transistoren bei Auftreten von heißen Ladungsträgern,
die entsprechend der Ausführungsform der vorliegenden Erfindung
hergestellt wurden, vergleichbar zu oder bis zu höchstens 5mal
größer als die Heiße-Ladungsträger-Lebensdauer des Transistors
(Muster 6) war, der eine herkömmliche thermische Oxidschicht als
die Gateisolierschicht verwendet. Darum kann, wenn die Gateiso
lierschicht, die entsprechend der Ausführungsform der vorliegen
den Erfindung hergestellt wurde, verwendet wird, die Lebensdauer
des Feldeffekttransistors als eine Halbleitervorrichtung um bis
zu bzw. höchstens 5-mal länger gemacht werden.
Unter Bezugnahme auf Fig. 18 kann verstanden werden, daß, je
größer das Verhältnis der Flußrate des N2O-Gases ist, desto län
ger die Lebensdauer T ist. Desweiteren ist zu bemerken, daß die
Heiße-Ladungsträger-Lebensdauer T des Musters 5, in dem die Ga
teisolierschicht bei einer hohen Temperatur (900°C) hergestellt
wurde, die längste Lebensdauer ist.
Unter Bezugnahme auf Fig. 19, die Transistoren des Musters 1
wurden hergestellt. Das Siliziumsubstrat 1 und die Source/Drain-
Bereiche 5a und 5b wurden auf das Massepotential gesetzt. Die
Gateelektrode 4, das Amperemeter 10 und die variable Gatestrom
versorgung 8 wurden angeschlossen. Die einander gegenüberliegen
de Fläche S zwischen dem Kanalbereich 1a und der Gateelektrode 4
wurde auf 0,1 mm2 eingestellt. In diesem Zustand wurde eine Gate
spannung VG, die ein elektrisches Feld EOX, das an die Gateiso
lierschicht 6 angelegt wird, von +13 MV/cm liefern würde, ent
sprechend der folgenden Gleichung berechnet, und die Gatespan
nung VG wurde an die Gateelektrode 4 angelegt.
VG = VFB + 2ΦF + TOXEOX (A)
VFB: Flachbandspannung
ΦF: Fermi-Potential
TOX: Dicke der Gateisolierschicht 6
EOX = +13 MV/cm.
ΦF: Fermi-Potential
TOX: Dicke der Gateisolierschicht 6
EOX = +13 MV/cm.
Die Zeit des Anlegens der Gatespannung V0 an die Gateelektrode 4
und der Strom IG, der durch das Amperemeter 10 fließt, wurden ge
messen. Dabei steigt, wenn der dielektrische Durchbruch der Ga
teisolierschicht 6 auftritt, der Leckstrom an und der Strom IG
steigt abrupt an.
Die Zeit von direkt nach dem Anlegen der Spannung VG an die Ga
teisolierschicht 6 bis zu dem abrupten Anstieg des Stromes IG in
97 Transistoren des Musters 1 wurde als die Durchbruchszeit (t1,
t2, . . ., t97) gemessen. Die Transistoren der Muster 2-6 wurden
hergestellt und vergleichbare Messungen wurden ausgeführt.
Dabei stellt die "summierte Fehlerrate" das Verhältnis der Mu
ster dar, die aus den 97 Mustern zu einem gewissen Durchbruchs
zeitpunkt einem dielektrischen Durchbruch unterworfen waren. Aus
den Fig. 20-24 ist zu bemerken, daß die summierte Fehlerrate bei
Muster 5 leicht erhöht ist. Jedoch unterdrücken die Transistoren
der Muster 1-4 entsprechend den Ausführungsformen der vorliegen
den Erfindung den dielektrischen Durchbruch in demselben Ausmaß
oder einem höheren Ausmaß als herkömmliche Transistoren (Muster
6). Derart werden hochgradig zuverlässige Transistoren bereitge
stellt.
Unter Bezugnahme auf Fig. 25, eine Trenn-Isolierschicht 2 und
eine nitrierte Siliziumoxidschicht 14 wurden auf einem Silizium
substrat 1 ausgebildet, und eine Gateelektrode 15 wurde darauf
ausgebildet. Transistoren der Muster 1-6 wurden auf diese Weise
hergestellt. Das Siliziumsubstrat 1 wurde auf das Massepotential
gesetzt, und die Gateelektrode 15, das Amperemeter 10 und die va
riable Gatestromversorgung 8 wurden angeschlossen.
In diesem Zustand wurde eine Gatespannung VG, die, angelegt an
die Gateelektrode 15, ein elektrisches Feld EOX von -12 MV/cm,
das an die Gateisolierschicht 14 wird, liefert, in Übereinstim
mung mit der obigen Gleichung (A) berechnet. Die Zeit des Anle
gens von VG an die Gateelektrode 15 und der Strom IG, der durch
das Amperemeter 10 fließt, wurden gemessen. Dabei steigt, wenn
der dielektrische Durchbruch der Gateisolierschicht 14 auftritt,
der Leckstrom an und der Strom IG steigt abrupt an. Die Zeit von
direkt nach dem Anlegen der Spannung VG an die Gateelektrode 15
bis zu dem abrupten Anstieg des Stromes IG wurde für 97 Muster
als Durchbruchszeit (t1, t2, . . ., t97) gemessen.
Aus den Fig. 26-30 ist zu bemerken, daß die Durchbruchszeit der
Ausführungsformen der vorliegenden Erfindung (Muster 1-5) länger
als diejenigen des herkömmlichen Transistors (Muster 6) ist.
Darum kann, wenn die Gateisolierschicht entsprechend der Ausfüh
rungsform der vorliegenden Erfindung hergestellt wird, der di
elektrische Durchbruch unterdrückt werden und ein hochgradig zu
verlässiger Transistor kann geliefert werden.
In einer ähnlichen bzw. identischen Weise wie bei der ersten
Ausführungsform wurde eine Siliziumoxidschicht, die die Dicke
von 80 µm aufweist, auf einem Siliziumsubstrat durch pyrogene
Oxidation ausgebildet.
Danach wurde in einem Stapelofen vom Heizertyp die Flußrate des
N2O-Gases auf 4 slm (Standardliter pro Minute) eingestellt, und
das Siliziumsubstrat wurde in einer Atmosphäre bei einer Tempe
ratur von 90° für 30 Minuten belassen, wodurch eine Silizium
oxidschicht nitriert wurde. Auf diese Weise wurde eine nitrier
te Siliziumoxidschicht (A) mit der Dicke von 100 × 10-10 m aus
gebildet.
Das Prinzip von SIMS wird kurz beschrieben. Wenn eine Oberfläche
eines Festkörpers mit einem Ionenstrahl bestrahlt wird, kolli
diert der Ionenstrahl mit Atomen an der Oberfläche des Festkör
pers, und ein Teil der Atome geht aus dem Festkörper. Dieses
Phänomen wird als Sputtern bezeichnet, und ein Teil der Atome,
die durch das Sputtern herauskommen, werden als Ionen
(Sekundärionen) emittiert. Durch Analysieren der Sekundärionen
maske, ist es möglich, die Elemente des Festkörpers zu analysie
ren. Durch Fortsetzen des Sputterns ist es möglich, die Vertei
lung der Elemente in der Tiefenrichtung des Festkörpers zu er
fahren. Das Muster 7 wurde durch SIMS analysiert.
Unter Bezugnahme auf Fig. 31, eine Grenzfläche zwischen dem Si
liziumsubstrat und der nitrierten Siliziumoxidschicht entspricht
der Sputterzeit von ungefähr 130 Sekunden, ein Abschnitt, der
einer Sputterzeit entspricht, die 130 Sekunden überschreitet,
stellt die Zusammensetzung des Siliziumsubstrates dar, und ein
Abschnitt, der einer Sputterzeit von weniger als 130 Sekunden
entspricht, stellt die Zusammensetzung der nitrierten Silizium
oxidschicht dar. Es ist zu verstehen, daß die Stickstoffkonzen
trationsverteilung nur nahe der Grenzfläche zwischen dem Silizi
umsubstrat und der nitrierten Siliziumoxidschicht existiert.
Desweiteren hat die Stickstoffkonzentration ihren Maximalwert
nur in der Umgebung der Grenzfläche zwischen dem Silizium
substrat und der nitrierten Siliziumoxidschicht.
Das Prinzip von XPS wird kurz beschrieben. Wenn eine Oberfläche
eines Festkörpers mit Röntgenstrahlen bestrahlt wird, erhalten
Elektronen auf inneren Schalen Energie aus den Röntgenstrahlen
durch den photoelektrischen Effekt und gehen aus dem Festkörper
bzw. verlassen den Festkörper. Das Elektron wird als ein Photo
elektron bezeichnet, und die kinetische Energie Ek des Photo
elektrons entspricht einer Differenz zwischen der Energie Ex des
Röntgenstrahls, mit dem bestrahlt wurde, und der Bindungsenergie
des Elektrons, und sie wird daher durch Ek = Ex - Eb darge
stellt. Ex ist bekannt, und daher kann, wenn Ek durch eine Ener
giespektroskopie gemessen wird, die Bindungsenergie Eb der Elek
tronen durch Eb = Ex - Ek gefunden werden. Das Niveau der inne
ren Schale der Elektronen kann basierend auf der Bindungsenergie
gefunden wurden, und da das Niveau der inneren Schale sich auf
den Zustand der chemischen Bindung bezieht, kann der Zustand der
Bindung ausgewertet bzw. erfahren werden.
Eine tatsächliche XPS-Analyse wurde unter Verwendung eines win
kelaufgelösten XPS-Verfahrens durchgeführt.
Bis Photoelektronen, die in dem Festkörper erzeugt werden, in
das Vakuum austreten, wird ein Teil der Photoelektronen durch
Festkörperatome gestreut und verliert Energie. Verglichen mit
Photoelektronen, die in einem flachen (nahe an der Oberfläche
gelegenen) Abschnitt erzeugt werden, laufen Photoelektronen, die
in einem tieferen Abschnitt erzeugt werden, über einen größeren
Abstand (längere Weglänge) in dem Festkörper, und daher ist die
Möglichkeit, daß solche Photoelektronen in das Vakuum austreten
(Möglichkeit des Entkommens) kleiner. Ein Abstand von der Ober
fläche, in dem die Möglichkeit des Entkommens gleich 1/e ist,
wird als mittlere freie Weglänge bezeichnet, während die Mög
lichkeit des Entkommens an der äußersten Oberfläche gleich 1
ist. Wenn der Detektionswinkel eines Photoelektrons flacher ge
macht wird, wird der Weg des Durchgangs durch den Festkörper,
bis das Photoelektron in das Vakuum austritt, länger, selbst
falls das Photoelektron in derselben Tiefe erzeugt wird. Genauer
gesagt, der Betrag der Signale von dem flacheren Bereich erhöht
sich relativ, und daher kann die effektive mittlere freie
Weglänge kürzer gemacht werden. Auf diese Weise kann durch Än
dern des Detektionswinkels die Tiefe der Signalerzeugung geän
dert werden, und daher kann eine Information in der Tiefenrich
tung erhalten werden. Selbst wenn der Detektionswinkel erhöht
wird, um ihn tiefer zu machen, werden jedoch Signale aus flache
ren Abschnitten, die diesen überlagert sind, detektiert. Dement
sprechend wird, um die Signale in eine Konzentrationsverteilung
in der Tiefenrichtung umzuwandeln, ein Modell benutzt, in dem
eine Schicht in Schichten definierter Dicken unterteilt ist, und
eine Analyse wird unter Verwendung von Simulation und Kurvenan
passung (Fitting) ausgeführt.
Wenn die Schichten als erste, zweite, . . ., n-te Schicht begin
nend an der Oberfläche, bezeichnet werden, dann werden Photo
elektronen, die in der j-ten Schicht erzeugt werden, sukzessive
durch j-1 Schichten gedämpft und treten in das Vakuum aus. Die
Summe dieser Photoelektronen, die von der ersten bis n-ten
Schicht erzeugt werden, stellen die Gesamtmenge der tatsächlich
detektierten Photoelektronen dar. Wenn die Konzentration von N
(Stickstoff) in der j-ten Schichten durch N(j) dargestellt
wird, dann ist der Gesamtbetrag R der Intensitäten der Photo
elektronen, die von N-Atomen (Stickstoffatomen) erzeugt werden,
eine Funktion von N(j). Wenn R gemessen wird, wobei der Wert θ
geändert wird, ist nur N(j) eine unbekannte Zahl. Jedoch ist es
schwierig, diese Gleichung für N(j) zu lösen. Darum wird ein
Wert N(j), für den der (N(j),θ)-Wert mit einem tatsächlich
gemessenen Wert übereinstimmt, durch Kurvenanpassung (Fitting)
unter Verwendung eines Computers gefunden. Der Wert N(j), der
auf diese Weise gefunden wird, entspricht der
N-Konzentrationsverteilung in der Tiefenrichtung.
Desweiteren wird das XPS-Spektrum von N1s (1s-Bahn der Stick
stoffatome) in Spitzen von Si3 ∼ N und Si2 = N-0, die Tiefenver
teilung wurde für jedes berechnet, durch winkelaufgelöste Spek
troskopie unterteilt. Der Zustand der Bindung der Atome in der
nitrierten Siliziumoxidschicht (A), die in der oben beschriebe
nen Weise erhalten wurde, wurde durch solche XPS analysiert.
In Fig. 32B bezieht sich der "Abstand von der Grenzfläche" auf
einen Abstand zwischen der Grenzfläche des Siliziumsubstrates
und der nitrierten Siliziumoxidschicht zu einem inneren Ab
schnitt der nitrierten Siliziumoxidschicht. Desweiteren bezieht
sich die "Si3 ∼ N-Konzentration" auf das Verhältnis der Stick
stoffatome, die mit drei Siliziumatomen verbunden sind, bezüg
lich aller Atome.
Die "Si2 = N-O-Konzentration" bezieht sich auf das Verhältnis
der Stickstoffatome, die mit zwei Siliziumatomen und einem Sau
erstoffatom verbunden sind, bezüglich aller Atome. Die "Si3 ∼ N-
Konzentration" ist zehn-mal größer skaliert als die "Si2 = N-O-
Konzentration". Es kann aus Fig. 32B ersehen werden, daß in der
Umgebung der Grenzfläche zwischen dem Siliziumsubstrat und der
nitrierten Siliziumoxidschicht jedes Stickstoffatom mit zwei Si
liziumatomen und einem Sauerstoffatom verbunden ist.
Eine Siliziumoxidschicht wurde auf einem Siliziumsubstrat durch
pyrogene Oxidation in ähnlicher Weise wie bei der ersten Ausfüh
rungsform bei einer Temperatur von 750°C hergestellt. Die Sili
ziumoxidschicht wurde für 2 Minuten durch Ammoniumgas bei einer
Temperatur von 900°C nitriert, und derart wurde eine nitrierte
Siliziumoxidschicht (B) ausgebildet.
Unter Bezugnahme auf die Fig. 33 und 34, wenn mit Ammonium ni
triert wird, wird die Menge des Stickstoffs in der nitrierten
Siliziumoxidschicht gegenüber dem Fall, in dem mit N2O nitriert
wird, wie es in den Fig. 32 und 31 gezeigt ist, erhöht. Jedoch
ist die Verteilung des Stickstoffes breiter, und der Stickstoff
neigt dazu, an drei Siliziumatome gebunden zu sein bzw. mit die
sen verbunden zu sein.
Unter Bezugnahme auf Fig. 35, in einem Bereich, der durch die
Trenn-Oxidschicht 2, die an der Oberfläche des Siliziumsubstra
tes 1 ausgebildet ist, umgeben ist, wurde eine Gateisolier
schicht 21, die eine Dicke von 100 × 10-10 m aufweist, die aus
einer nitrierten Siliziumoxidschicht (A) ausgebildet ist, vorge
sehen. Eine dotierte Polysiliziumschicht 20 wurde auf der Gatei
solierschicht 21 ausgebildet und mit einer variablen Stromver
sorgung 52 verbunden. Das Siliziumsubstrat 1 wurde auf das Mas
sepotential gesetzt. Durch Ändern der Spannung der variablen
Stromversorgung 52 wurde der Strom, der durch das Amperemeter 10
fließt, auf diese Weise gemessen.
Danach wurden Elektronen bei einer Stromdichte von 0,02 A/cm2
für 50 Sekunden in die Gateisolierschicht 21 eingebracht, um ei
ne elektrische Beanspruchung auf die Gateisolierschicht 21 aus
zuüben.
Danach wurden verschiedene Spannungen durch die variable Strom
versorgung 52 an die elektrisch beanspruchte Gateisolierschicht
21 angelegt, und der Strom, der durch das Amperemeter 10 fließt,
wurde gemessen.
Desweiteren wurde die Gateisolierschicht 21 durch eine Siliziu
moxidschicht, die eine Dicke von 100 × 10-10 m aufweist, er
setzt, und ähnliche bzw. vergleichbare Experimente wurden ausge
führt.
In Fig. 36 stellt die Markierung "○" die Siliziumoxidschicht
vor dem Anlegen der elektrischen Beanspruchung dar, "⚫" stellt
die Siliziumoxidschicht nach dem Anlegen der elektrischen Bean
spruchung dar, "◊" stellt die nitrierte Siliziumoxidschicht vor
dem Anlegen der elektrischen Beanspruchung dar, und "∆" stellt
die nitrierte Siliziumoxidschicht nach dem Anlegen der elektri
schen Beanspruchung dar. Dasselbe gilt für die Fig. 38 und 44.
Aus Fig. 36 ist zu verstehen, daß die nitrierte Siliziumoxid
schicht, die entsprechend der Ausführungsformen der vorliegenden
Erfindung hergestellt ist, eine kleinere Stromdichte nach dem
Anwenden der elektrischen Beanspruchung verglichen mit der Sili
ziumoxidschicht erhält. Das bedeutet, daß die Schicht selbst
nach dem Anlegen eines hohen elektrischen Feldes eine hohe Iso
lierung aufweist, das heißt, sie weist eine verbesserte Ladungs
halteeigenschaft auf.
In Fig. 37 ist eine Gateisolierschicht 21 aus einer nitrierten
Siliziumoxidschicht (A) zwischen dem Siliziumsubstrat 1 und ei
ner schwebenden Gateelektrode 20 (einer Gateelektrode, an der
kein festes Potential anliegt) ausgebildet.
Bezüglich der anderen Struktur, eine Trenn-Isolierschicht 2 ist
auf der Oberfläche des Siliziumsubstrates 1 ausgebildet, eine
ONO-Schicht (eine gestapelte Schicht, die eine Siliziumoxid
schicht, eine Siliziumnitridschicht und eine Siliziumoxidschicht
enthält) 22, eine Steuergateelektrode 23 und eine Zwischen
schicht-Isolierschicht 24 sind zum Bedecken der schwebenden Ga
teelektrode 20 und der Trenn-Isolierschicht 2 ausgebildet.
In einer solchen Struktur lecken, da die Gateisolierschicht 2
eine hohe Ladungshalteeigenschaft aufweist, Ladungen, die einmal
in der schwebenden Gateelektrode 2 gespeichert sind, nicht in
das Siliziumsubstrat 1, und daher wird ein Flash-Speicher mit
einer überlegenen Ladehalteeigenschaft erhalten. Desweiteren,
wenn unter Verwendung von Fluorwasserstoffsäure geätzt wird, ist
eine N-O-Bindung leichter zu trennen als eine N-Si-Bindung. Dar
um erleichtert die vorliegende Erfindung das Ätzen verglichen
mit einer nitrierten Oxidschicht, in der der Stickstoff an drei
Siliziumatome gebunden ist.
Eine Siliziumoxidschicht, die eine Dicke von 86 × 10-10 m auf
weist, wurde auf einem Siliziumsubstrat durch pyrogene Oxidation
in einer ähnlichen Weise wie bei der ersten Ausführungsform aus
gebildet.
Danach wurde die Siliziumoxidschicht in einem Stapelofen vom
Heizertyp für 30 Minuten durch N2O-Gas mit einer Flußrate von
4 slm bei einer Temperatur von 850°C nitriert, und derart wurde
eine nitrierte Siliziumoxidschicht (C) ausgebildet. Die Dicke
der nitrierten Siliziumoxidschicht (C) war 100 × 10-10 m, was
1,16-mal diejenige der Siliziumoxidschicht war. Das Verhältnis
des Anstiegs der Schichtdicke zu diesem Zeitpunkt wurde entspre
chend der folgenden Gleichung berechnet:
A: Verhältnis des Anstiegs der Schichtdicke
B: Dicke der nitrierten Siliziumoxidschicht
C: Dicke der Siliziumoxidschicht
D: Dicke der Siliziumoxidschicht.
B: Dicke der nitrierten Siliziumoxidschicht
C: Dicke der Siliziumoxidschicht
D: Dicke der Siliziumoxidschicht.
Das Verhältnis des Anstiegs der Schichtdicke der nitrierten Si
liziumoxidschicht (C) war 14%.
Weiterhin wurde eine Siliziumoxidschicht mit der Dicke von
100 × 10-10 m durch pyrogene Oxidation auf einem anderen Silizi
umsubstrat ausgebildet.
Das elektrische Feld und die Stromdichte der nitrierten Siliziu
moxidschicht (C) mit der Dicke von 100 × 10-10 m und der Silizi
umoxidschicht mit der Dicke von 100 × 10-10 m wurde durch das
Verfahren, das in Fig. 35 gezeigt ist, gemessen. Die Markierun
gen "○", "⚫", "◊", und "∆" aus Fig. 38 stellen dieselben gra
phischen Darstellungen wie in Fig. 36 dar. Aus Fig. 38 ist zu
ersehen, daß die nitrierte Siliziumoxidschicht, die entsprechend
den Ausführungsformen der vorliegenden Erfindung hergestellt
ist, selbst nach dem Anlegen der elektrischen Beanspruchung eine
höhere Isolierung aufweist. Darum ist es, wenn die nitrierte Si
liziumoxidschicht (C) als die Gateisolierschicht 21, die in Fig.
37 gezeigt ist, verwendet wird, möglich, einen Flash-Speicher,
der eine hohe Ladehalteeigenschaft aufweist, bereitzustellen.
Entsprechend des oben beschriebenen Verfahrens wurden nitrierte
Siliziumoxidschichten (D) bis (I), die als Muster 8-13 darge
stellt sind, mit verschiedenen Verhältnissen des Anstiegs der
Schichtdicke hergestellt (D: Verhältnis des Anstiegs der
Schichtdicken 0%, E: 4%, F: 14%, G: 21%, H: 22%, I: 31%).
Unter Bezugnahme auf Fig. 39, die Gateisolierschicht 21 der ni
trierten Siliziumoxidschicht (D) wurde auf dem Siliziumsubstrat
1 ausgebildet. Die schwebende Gateelektrode 20, die ONO-Schicht
22, die Steuergateelektrode 23 wurden auf der Gateisolierschicht
21 ausgebildet und ein Sourcebereich 30 und ein Drainbereich 31
wurden auf beiden Seiten der Gateisolierschicht 21 ausgebildet.
Auf diese Weise wurden 28 800 Speicherzellen von solchen Flash-
Speichern ausgebildet und an einer Speicherzelle A derselben
wurde +1 V an den Drainbereich 31 angelegt, das Siliziumsubstrat
1 wurde auf das Massepotential gesetzt, und eine positive Span
nung wurde an die Steuergateelektrode 23 angelegt. Die an das
Steuergate 23 angelegte Spannung zu dem Zeitpunkt, wenn der
Stromwert, der zwischen dem Sourcebereich 30 und dem Drainbe
reich 31 gleich 30 µA war, wurde als die Schwellspannung betrach
tet. Die Variation in der Schwellspannung wurde in der folgenden
Weise gemessen.
Zuerst wurde in einer Speicherzelle (A) der 28 800 Speicherzellen
der Drainbereich 31 in einen schwebenden Zustand gesetzt, wie es
in Fig. 39 gezeigt ist. Eine negative Spannung NV wurde an den
Sourcebereich 30 und das Siliziumsubstrat 1 angelegt, eine posi
tive Spannung MV wurde an die Steuergateelektrode angelegt, für
t1 Sekunden, und Elektronen wurden in die schwebende Gateelek
trode 20 aus dem Siliziumsubstrat 1 für den Zeitraum von t1 Se
kunden eingebracht bzw. injiziert. Derart erhielt die
Schwellspannung eine positiven Spannung LV. In anderen Speicher
zellen wurden der Sourcebereich 30, das Siliziumsubstrat 1 und
die Steuergateelektrode 23 auf Potentiale gesetzt, wie es in
Fig. 39 gezeigt ist, und Elektronen wurden in die schwebende Ga
teelektrode 21 für t1 Sekunden injiziert.
Danach wurden in der Speicherzelle A, die oben beschrieben wor
den ist, der Sourcebereich 30 und das Siliziumsubstrat 1 in den
schwebenden Zustand gesetzt, wie es in Fig. 40 gezeigt ist. Eine
positive Spannung PV wurde an den Drainbereich 31 angelegt und
ein negatives Potential QV wurde an die Steuergateelektrode 23
angelegt, für einen Zeitraum von t2, und Elektronen wurden aus
der schwebenden Gateelektrode 20 in den Drainbereich 31 für ei
nen Zeitraum von t2 herausgezogen. Als Folge erreicht die
Schwellspannung R1V.
In anderen Speicherzellen wurden Spannungen, wie sie in Fig. 40
gezeigt sind, an die Steuergateelektrode 23 und den Drainbereich
31 angelegt, Elektronen wurden aus der schwebenden Gateelektrode
20 für den Zeitraum von t2 herausgezogen, und Schwellspannungen
R2 bis R28 800 wurden gemessen. Der Unterschied zwischen dem Maxi
malwert und dem Minimalwert der Schwellspannungen R1 bis R28 800
wurde als Variation Z der Schwellspannung betrachtet. Desweite
ren wurden Speicherzellen von Flash-Speichern entsprechend der
Herstellungsschritte, die oben beschrieben worden sind, auf Ga
teisolierschichten 21 ausgebildet, die aus nitrierten Siliziu
moxidschichten (E) bis (I) ausgebildet wurden, und die Variation
in der Schwellspannung wurde gemessen.
Es kann aus Fig. 41 ersehen werden, daß, wenn das Verhältnis des
Anstiegs der Schichtdicke 14% überschreitet (Schichtparameter
1,16), die Variation in der Schwellspannung breiter wird. Um
Flash-Speicher herzustellen, bei denen die Variation der
Schwellspannung unterdrückt ist, ist es zu bevorzugen, das Ver
hältnis des Anstiegs der Schichtdicke auf höchstens 14% einzu
stellen, das heißt den Schichtparameter auf höchstens 1,16 ein
zustellen.
Eine Siliziumoxidschicht mit einer Dicke von 96 × 10-10 m wurde
auf einem Siliziumsubstrat durch pyrogene Oxidation durch ein
ähnliches Verfahren, wie es in Fig. 1 bei der ersten Ausfüh
rungsform gezeigt ist, hergestellt.
Danach wurde die Siliziumoxidschicht in einem Stapelofen vom
Heizertyp für 30 Minuten in einer Atmosphäre aus NO-Gas mit ei
ner Flußrate von 4 slm bei einer Temperatur von 900°C nitriert,
und eine nitrierte Siliziumoxidschicht (J) mit einer Dicke von
100 × 10-10 m wurde ausgebildet, was ähnlich zu derjenigen ist,
die in Fig. 2 der ersten Ausführungsform gezeigt ist.
Unter Bezugnahme auf Fig. 42, wenn die Sputterzeit zwischen 0
und 30 Sekunden ist, steigt die Stickstoffkonzentration an. Je
doch tritt dieses aufgrund mechanischer Fehler auf, und die
Stickstoffkonzentration in diesem Abschnitt ist nahezu 0. Darum
ist zu verstehen, daß die Stickstoffkonzentration nur in der Um
gebung bzw. Nähe der Grenzfläche zwischen dem Siliziumsubstrat
und der nitrierten Siliziumoxidschicht existiert.
Weiterhin ist aus Fig. 43 zu ersehen, daß Stickstoffatome, die
an drei Siliziumatome gebunden sind, nur in Abschnitten existie
ren, die sehr nahe an der Grenzfläche zwischen dem Silizium
substrat und der nitrierten Siliziumoxidschicht sind, in der Nä
he der Grenzfläche. Genauer gesagt, solche Stickstoffatome exi
stieren nur in dem Abschnitt der nitrierten Siliziumoxidschicht,
der der Grenzfläche am nächsten ist.
Die Ladungshalteeigenschaft der nitrierten Siliziumoxidschicht
(J) wurde durch das Verfahren, das in Fig. 35 gezeigt ist, un
tersucht.
In Fig. 44 stellen die Markierungen "○", "⚫", "◊" und "∆"
dieselben graphischen Darstellungen wie in Fig. 36 dar. Es ist
aus Fig. 44 zu ersehen, daß die nitrierte Siliziumoxidschicht
(J) selbst nach dem Anlegen einer elektrischen Beanspruchung ei
ne überlegene Isolierung aufweist. Darum können, wenn die ni
trierte Siliziumoxidschicht (J) als die Gateisolierschicht 21,
die in Fig. 37 gezeigt ist, verwendet wird, Flash-Speicher mit
einer überlegenen Ladehalteeigenschaft hergestellt werden. Des
weiteren wurden verschiedene nitrierte Siliziumoxidschichten mit
unterschiedlichen Schichtparametern in ähnlicher Weise wie bei
der dritten Ausführungsform hergestellt, und die Variation der
Schwellspannungen wurde studiert. Ähnliche Ergebnisse wie dieje
nigen, die bei der Ausführungsform aus Fig. 41 erhalten wurden,
wurden erhalten. Genauer gesagt, falls der Schichtparameter
höchstens 1,16 ist, ist die Variation der Schwellspannung klein.
Die Ausführungsformen der vorliegenden Erfindung, die oben be
schrieben worden sind, können in verschiedener Weise modifiziert
werden. In der zweiten bis vierten Ausführungsform können der
Schritt zur Ausbildung einer Oxidschicht und der Schritt zum Ni
trieren in derselben Vorrichtung ausgeführt werden. Desweiteren
können die Dicken der entsprechenden Schichten, die anzulegenden
Spannungen und so weiter frei wählbar geändert werden, so wie es
benötigt wird.
Obwohl die vorliegende Erfindung im Detail beschrieben und illu
striert worden ist, ist klar zu verstehen, daß dasselbe nur zum
Zwecke der Illustration und des Beispiels dient und nicht als
Begrenzung verstanden werden kann und soll.
Claims (6)
1. Halbleitervorrichtung, mit
einem Siliziumsubstrat (1),
einer Siliziumnitridoxidschicht (6), die auf dem Silizium substrat ausgebildet ist, und
einer Gateelektrode (4), die auf der nitrierten Siliziumoxid schicht ausgebildet ist, bei der
Stickstoff nur in einer Umgebung einer Grenzfläche zwischen dem Siliziumsubstrat und der nitrierten Siliziumoxidschicht verteilt ist, und
jedes Stickstoffatom mit zwei Siliziumatomen und einem Sauer stoffatom, in der Nähe der Grenzfläche, verbunden ist.
einem Siliziumsubstrat (1),
einer Siliziumnitridoxidschicht (6), die auf dem Silizium substrat ausgebildet ist, und
einer Gateelektrode (4), die auf der nitrierten Siliziumoxid schicht ausgebildet ist, bei der
Stickstoff nur in einer Umgebung einer Grenzfläche zwischen dem Siliziumsubstrat und der nitrierten Siliziumoxidschicht verteilt ist, und
jedes Stickstoffatom mit zwei Siliziumatomen und einem Sauer stoffatom, in der Nähe der Grenzfläche, verbunden ist.
2. Halbleitervorrichtung, mit
einem Siliziumsubstrat,
einer nitrierten Siliziumoxidschicht, die auf dem Silizium substrat ausgebildet ist, und
einer Gateelektrode, die auf der nitrierten Siliziumoxidschicht ausgebildet ist, bei der
Stickstoff nur in einer Umgebung einer Grenzfläche zwischen dem Siliziumsubstrat und der nitrierten Siliziumoxidschicht verteilt ist, und
Stickstoffatome, die jeweils mit drei Siliziumatomen verbunden sind, nur in der Umgebung der Grenzfläche existieren.
einem Siliziumsubstrat,
einer nitrierten Siliziumoxidschicht, die auf dem Silizium substrat ausgebildet ist, und
einer Gateelektrode, die auf der nitrierten Siliziumoxidschicht ausgebildet ist, bei der
Stickstoff nur in einer Umgebung einer Grenzfläche zwischen dem Siliziumsubstrat und der nitrierten Siliziumoxidschicht verteilt ist, und
Stickstoffatome, die jeweils mit drei Siliziumatomen verbunden sind, nur in der Umgebung der Grenzfläche existieren.
3. Halbleitervorrichtung nach Anspruch 1 oder 2, bei der
die Gateelektrode eine schwebende Gateelektrode (20) ist, und die
weiter eine Steuergateelektrode (23), die auf der schwebenden Gateelektrode mit einer dazwischen gesetzten dielektrischen Schicht (22) ausgebildet ist, aufweist.
die Gateelektrode eine schwebende Gateelektrode (20) ist, und die
weiter eine Steuergateelektrode (23), die auf der schwebenden Gateelektrode mit einer dazwischen gesetzten dielektrischen Schicht (22) ausgebildet ist, aufweist.
4. Verfahren zur Herstellung einer Halbleitervorrichtung, das
die Schritte aufweist:
Ausbilden einer Siliziumoxidschicht auf einem Siliziumsubstrat;
Ausbilden einer nitrierten Siliziumoxidschicht (3, 6) durch Ni trieren der Siliziumoxidschicht; und
Ausbilden einer Gateelektrode (4) auf der nitrierten Silizium oxidschicht (6); bei dem
der Schritt des Ausbildens der Siliziumoxidschicht das Ausbilden einer Siliziumoxidschicht durch Oxidieren in einer Dampfatmo sphäre enthält, und
der Schritt des Ausbildens der nitrierten Siliziumoxidschicht (3, 6) den Schritt des Haltens der Siliziumoxidschicht in einer Atmosphäre aus Distickstoffoxid bei einer Temperatur von minde stens 800°C und höchstens 900°C für mindestens 5 Minuten und höchstens 60 Minuten enthält.
Ausbilden einer Siliziumoxidschicht auf einem Siliziumsubstrat;
Ausbilden einer nitrierten Siliziumoxidschicht (3, 6) durch Ni trieren der Siliziumoxidschicht; und
Ausbilden einer Gateelektrode (4) auf der nitrierten Silizium oxidschicht (6); bei dem
der Schritt des Ausbildens der Siliziumoxidschicht das Ausbilden einer Siliziumoxidschicht durch Oxidieren in einer Dampfatmo sphäre enthält, und
der Schritt des Ausbildens der nitrierten Siliziumoxidschicht (3, 6) den Schritt des Haltens der Siliziumoxidschicht in einer Atmosphäre aus Distickstoffoxid bei einer Temperatur von minde stens 800°C und höchstens 900°C für mindestens 5 Minuten und höchstens 60 Minuten enthält.
5. Verfahren zur Herstellung einer Halbleitervorrichtung, das
die Schritte aufweist:
Ausbilden einer Siliziumoxidschicht auf einem Siliziumsubstrat;
Ausbilden einer nitrierten Siliziumoxidschicht (3, 6) durch Ni trieren der Siliziumoxidschicht; und
Ausbilden einer Gateelektrode (4) auf der nitrierten Silizium oxidschicht (6); bei dem
der Schritt des Ausbildens der Siliziumoxidschicht das Ausbilden einer Siliziumoxidschicht durch Oxidieren in einer Dampfatmo sphäre enthält, und
der Schritt des Ausbildens der nitrierten Siliziumoxidschicht den Schritt des Haltens der Siliziumoxidschicht in einem Stick stoffoxid bei einer Temperatur von mindestens 800°C und höch stens 900°C für mindestens 5 Minuten und höchstens 60 Minuten enthält.
Ausbilden einer Siliziumoxidschicht auf einem Siliziumsubstrat;
Ausbilden einer nitrierten Siliziumoxidschicht (3, 6) durch Ni trieren der Siliziumoxidschicht; und
Ausbilden einer Gateelektrode (4) auf der nitrierten Silizium oxidschicht (6); bei dem
der Schritt des Ausbildens der Siliziumoxidschicht das Ausbilden einer Siliziumoxidschicht durch Oxidieren in einer Dampfatmo sphäre enthält, und
der Schritt des Ausbildens der nitrierten Siliziumoxidschicht den Schritt des Haltens der Siliziumoxidschicht in einem Stick stoffoxid bei einer Temperatur von mindestens 800°C und höch stens 900°C für mindestens 5 Minuten und höchstens 60 Minuten enthält.
6. Verfahren nach Anspruch 4 oder 5, bei dem
der Schritt des Ausbildens der nitrierten Siliziumoxidschicht
den Schritt des Ausbildens der nitrierten Siliziumoxidschicht
mit einer Dicke, die höchstens 1,16-mal diejenige der Silizium
oxidschicht ist, enthält.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10005931A JPH11204787A (ja) | 1998-01-14 | 1998-01-14 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19832271A1 true DE19832271A1 (de) | 1999-07-15 |
Family
ID=11624651
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19832271A Withdrawn DE19832271A1 (de) | 1998-01-14 | 1998-07-17 | Halbleitervorrichtung und Herstellungsverfahren derselben |
Country Status (5)
Country | Link |
---|---|
US (1) | US6215146B1 (de) |
JP (1) | JPH11204787A (de) |
KR (1) | KR100278459B1 (de) |
DE (1) | DE19832271A1 (de) |
TW (1) | TW393778B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10133537A1 (de) * | 2001-07-11 | 2003-01-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6587994B1 (en) * | 1999-03-09 | 2003-07-01 | Fujitsu Limited | Hot-carrier degradation simulation of a semiconductor device |
TW495887B (en) * | 1999-11-15 | 2002-07-21 | Hitachi Ltd | Semiconductor device and manufacturing method of the same |
JP2002076364A (ja) | 2000-06-15 | 2002-03-15 | Seiko Epson Corp | 基板装置及びその製造方法並びに電気光学装置 |
JP2004111538A (ja) * | 2002-09-17 | 2004-04-08 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法と評価方法、及びプロセス条件評価方法 |
JP3519397B1 (ja) | 2002-10-09 | 2004-04-12 | 沖電気工業株式会社 | 固体表面層の膜厚方向組成プロファイル解析方法 |
US7160740B2 (en) * | 2003-07-07 | 2007-01-09 | Advanced Micro Devices, Inc. | Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same |
US8212206B2 (en) * | 2003-09-04 | 2012-07-03 | Griffin Analytical Technologies, L.L.C. | Analysis methods, analysis device waveform generation methods, analysis devices, and articles of manufacture |
WO2006002027A2 (en) | 2004-06-15 | 2006-01-05 | Griffin Analytical Technologies, Inc. | Portable mass spectrometer configured to perform multidimensional mass analysis |
KR100673205B1 (ko) * | 2004-11-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
GB2439261B (en) | 2005-04-25 | 2011-02-23 | Griffin Analytical Technologies Llc | Analytical apparatuses and methods |
US20070090493A1 (en) * | 2005-10-11 | 2007-04-26 | Promos Technologies Inc. | Fabrication of nitrogen containing regions on silicon containing regions in integrated circuits, and integrated circuits obtained thereby |
US7992424B1 (en) | 2006-09-14 | 2011-08-09 | Griffin Analytical Technologies, L.L.C. | Analytical instrumentation and sample analysis methods |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5874766A (en) * | 1988-12-20 | 1999-02-23 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device having an oxynitride film |
KR940011483B1 (ko) | 1990-11-28 | 1994-12-19 | 가부시끼가이샤 도시바 | 반도체 디바이스를 제조하기 위한 방법 및 이 방법에 의해 제조되는 반도체 디바이스 |
JPH0728041A (ja) | 1993-07-15 | 1995-01-31 | Kuraray Co Ltd | 液晶素子 |
US5939763A (en) * | 1996-09-05 | 1999-08-17 | Advanced Micro Devices, Inc. | Ultrathin oxynitride structure and process for VLSI applications |
-
1998
- 1998-01-14 JP JP10005931A patent/JPH11204787A/ja not_active Withdrawn
- 1998-06-04 US US09/090,420 patent/US6215146B1/en not_active Expired - Fee Related
- 1998-07-17 DE DE19832271A patent/DE19832271A1/de not_active Withdrawn
- 1998-10-22 TW TW087117471A patent/TW393778B/zh not_active IP Right Cessation
- 1998-12-24 KR KR1019980058673A patent/KR100278459B1/ko not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10133537A1 (de) * | 2001-07-11 | 2003-01-30 | Infineon Technologies Ag | Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat |
DE10133537C2 (de) * | 2001-07-11 | 2003-07-17 | Infineon Technologies Ag | Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat |
US6794312B2 (en) | 2001-07-11 | 2004-09-21 | Infineon Technologies Ag | Layering nitrided oxide on a silicon substrate |
Also Published As
Publication number | Publication date |
---|---|
KR19990066868A (ko) | 1999-08-16 |
JPH11204787A (ja) | 1999-07-30 |
TW393778B (en) | 2000-06-11 |
KR100278459B1 (ko) | 2001-02-01 |
US6215146B1 (en) | 2001-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69434745T2 (de) | Verfahren zur Herstellung eines Aggregats von Mikro-Nadeln aus Halbleitermaterial und Verfahren zur Herstellung eines Halbleiterbauelements mit einem solchen Aggregat | |
DE3033333C2 (de) | ||
DE19603810C1 (de) | Speicherzellenanordnung und Verfahren zu deren Herstellung | |
DE4112072C2 (de) | MIS-Transistor mit hoher Stehspannung und Verfahren zu seiner Herstellung | |
DE4340419C2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit einer Isolierschicht, in der ein Kontaktloch gebildet ist | |
DE4006701C2 (de) | Schichtkondensator in Halbleitereinrichtungen und Verfahren zu dessen Herstellung | |
DE2756855A1 (de) | Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet | |
DE2741152A1 (de) | Speicherzelle fuer einen silizium- gate-n-kanal-mos-direktzugriffspeicher und verfahren zu ihrer herstellung | |
DE4443968A1 (de) | Halbleitereinrichtung und Verfahren zum Herstellen derselben | |
DE19832271A1 (de) | Halbleitervorrichtung und Herstellungsverfahren derselben | |
DE102004013928A1 (de) | Grabenisolation mit dotierter Oxid-Grabenfüllung | |
DE19627630A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE19705001A1 (de) | Dynamischer Speicher mit wahlfreiem Zugriff ohne Kondensator und Verfahren zum Herstellen eines derartigen Speichers | |
DE19747776A1 (de) | Halbleiterspeicher und Verfahren zu dessen Herstellung | |
DE19520958C2 (de) | Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung | |
DE102016124264B4 (de) | Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Vorrichtung | |
DE19625670C2 (de) | Halbleitereinrichtung mit Gateelektrode und Kontaktloch | |
DE10116800A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
DE10022696A1 (de) | Herstellungsverfahren einer Halbleitereinrichtung und Halbleitereinrichtung | |
DE3543937A1 (de) | Halbleitervorrichtung | |
DE4441153C2 (de) | Verfahren zur Herstellung eines Kondensators einer Halbleiterspeichervorrichtung | |
DE3915594C2 (de) | Kondensator, insbesondere für integrierte Halbleiterschaltungen | |
DE3145101A1 (de) | Verfahren zur herstellung eines halbleiterspeichers und durch anwendung eines derartigen verfahrens hergestellter halbleiterspeicher | |
DE4415955A1 (de) | Verfahren zur Herstellung eines Halbleiter-MOS-Transistors | |
DE102011082875A1 (de) | Dielektrischer Stapel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8139 | Disposal/non-payment of the annual fee |