DE112013005536T5 - Verfahren zur Herstellung eines Halbleiter-auf-lsolator-Substrats - Google Patents

Verfahren zur Herstellung eines Halbleiter-auf-lsolator-Substrats Download PDF

Info

Publication number
DE112013005536T5
DE112013005536T5 DE112013005536.8T DE112013005536T DE112013005536T5 DE 112013005536 T5 DE112013005536 T5 DE 112013005536T5 DE 112013005536 T DE112013005536 T DE 112013005536T DE 112013005536 T5 DE112013005536 T5 DE 112013005536T5
Authority
DE
Germany
Prior art keywords
silicon dioxide
heat treatment
semiconductor
manufacturing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE112013005536.8T
Other languages
English (en)
Inventor
Christophe Gourdel
Oleg Kononchuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of DE112013005536T5 publication Critical patent/DE112013005536T5/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Vielzahl von Halbleiter-auf-Isolator-Strukturen (200), wobei der Isolator aus einer Schicht (202) aus Siliziumdioxid gebildet ist und eine Dicke von kleiner als 50 nm aufweist, wobei jede Struktur (200) eine auf der Siliziumdioxidschicht (202) angeordnete Halbleiterschicht (203) umfasst, das Herstellungsverfahren einen Schritt zur Wärmebehandlung der Vielzahl von Strukturen (200) umfasst, der Wärmebehandlungsschritt dergestalt ist, dass die Siliziumdioxidschicht (202) teilweise aufgelöst wird, der Wärmebehandlungsschritt in einer nicht-oxidierenden Atmosphäre durchgeführt wird und der Druck der nicht-oxidierenden Atmosphäre niedriger als 0,1 bar ist.

Description

  • GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft die Herstellung von Halbleiter-auf-Isolator-Strukturen.
  • HINTERGRUND DER ERFINDUNG
  • Ein aus dem Stand der Technik bekanntes Herstellungsverfahren, das in den 1A und 1B dargestellt ist, betrifft ein Verfahren zur Herstellung einer Vielzahl von Halbleiter-auf-Isolator-Strukturen 20, wobei der Isolator eine Schicht 22 aus Siliziumdioxid umfasst und eine Dicke von kleiner als 50 nm aufweist, wobei das Herstellungsverfahren einen Schritt zur Wärmebehandlung der Vielzahl von Strukturen 20 umfasst, wobei der Wärmebehandlungsschritt ausgebildet ist, die Siliziumdioxidschicht 22 teilweise aufzulösen.
  • Eine technische Beschreibung bezüglich der Auflösung einer Siliziumdioxidschicht findet der Fachmann in den folgenden Artikeln von Kononchuck: Kononchuk et al., Novel trends in SOI technology for CMOS applications, Solid State Phenomena, Bd. 156–158 (2010), S. 69–76, und Konochuck et al., Internal Dissolution of Buried Oxide in SOI Wafers, Solid State Phenomena, Bd. 131–133 (2008), S. 113–118.
  • Jede Struktur 20 umfasst eine Halbleiterschicht 23, die auf der Siliziumdioxidschicht 22 angeordnet ist, wobei die Halbleiterschicht 23 eine freie Oberfläche S1 aufweist.
  • Die Siliziumdioxidschicht 22 liegt auf einem Trägersubstrat 21 auf.
  • Das Trägersubstrat 21 weist eine freie Seite S4 auf.
  • Die Wärmebehandlung soll die vergrabene Siliziumdioxidschicht 22 teilweise auflösen. Sie wird im Allgemeinen in einem Ofen 10, der eine Vielzahl von Strukturen 20 enthält, durchgeführt. Wie in 2 gezeigt, sind die Wärme zu behandelnden Strukturen 20 derart im Ofen 10 gestapelt, dass die freie Fläche S1 der Halbleiterschicht 23 einer jeden Struktur 20 der freien Seite S4 des Trägersubstrats 21 der obigen Struktur 20 gegenüberliegt.
  • Eine nicht-oxidierende Atmosphäre wird durch einen Strom eines nicht-oxidierenden Gases gebildet, das über einen Einlass 11 in den Ofen eingespritzt und über einen Auslass 12 aus dem Ofen 10 gepumpt wird.
  • Der größte Nachteil dieser Wärmebehandlung besteht darin, dass sich dadurch die Gleichförmigkeit der Dicke der Siliziumdioxidschicht 22 und der Halbleiterschicht 23, wie in 1B veranschaulicht, verschlechtert.
  • Dieser Nachteil wird in einem Ofen 10, der eine einzige Struktur 20 enthält, nicht beobachtet. Angesichts der relativ langen Wärmebehandlungsdauer und aus wirtschaftlichen Gründen ist es jedoch aus industriellen Sicht nicht vorstellbar, ein solches Verfahren in einem Ofen 10 mit lediglich einer einzigen Struktur 20 durchzuführen.
  • Wie in 1B gezeigt ist, sind die Dicke der Siliziumdioxidschicht 22 und die Dicke der Halbleiterschicht 23 nach der Wärmebehandlung in der Mitte der Struktur 20 größer als an ihrem Rand. Wenn die Siliziumdioxidschicht 22 und die Halbleiterschicht 23 jeweils eine Dicke von mehr als 50 nm und 80 nm aufweisen, stellt eine Verschlechterung der Gleichförmigkeit der Dicke der Schichten kein großes Problem dar.
  • Für bestimmte Anwendungen ist es jedoch erforderlich, dass die Siliziumdioxidschicht 22 eine Dicke von weniger als 50 nm aufweist, um beispielsweise eine elektrische Spannung an Vorrichtungen, die in oder auf der Halbleiterschicht 23 vorgesehen sind, anlegen zu können. In diesem Fall ist es notwendig, dass die Dicke der Siliziumdioxidschicht 22 sehr genau gesteuert wird.
  • Außerdem sind vollständig verarmte Silizium-auf-Isolator-(FDSOI)-Strukturen für die Herstellung von elektronischen Komponenten, wie beispielsweise vollständig verarmte Metalloxidhalbleiter-(FDMOS)-Transistoren, deren Kanäle in oder auf der Halbleiterschicht 23 vorgesehen sind, besonders vorteilhaft.
  • Aufgrund der enorm dünnen Dicke der Halbleiterschicht 23, reagiert die Schwellenspannung des Transistors (üblicherweise als Vt bezeichnet), die von dieser Dicke abhängt, sehr empfindlich auf Veränderungen in der Dicke der Halbleiterschicht 23.
  • Es ist somit eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung von Halbleiter-auf-Isolator-Strukturen bereitzustellen, das eine präzise Einstellung der Dicken der Halbleiter- und Siliziumdioxidschicht 23, 22 gewährleistet.
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Die vorliegende Erfindung wurde konzipiert, um die vorgenannten Nachteile ganz oder teilweise zu beheben, und sie betrifft ein Verfahren zur Herstellung einer Vielzahl von Halbleiter-auf-Isolator-Strukturen, wobei der Isolator aus einer Schicht aus Siliziumdioxid gebildet ist und eine Dicke von weniger als 50 nm aufweist, wobei die Strukturen eine auf der Siliziumdioxidschicht angeordnete Halbleiterschicht umfassen, das Verfahren einen Schritt zur Wärmebehandlung der Vielzahl von Strukturen umfasst, der Wärmebehandlungsschritt die Siliziumdioxidschicht (202) teilweise auflösen soll, und in dem Verfahren der Druck der nicht-oxidierenden Atmosphäre nennenswerterweise niedriger als 0,1 bar ist.
  • Die Wärme zu behandelnden Strukturen werden derart in einem Ofen, der eine Vielzahl von Strukturen aufweist, angeordnet, dass eine Seite jeder Struktur einer Seite einer anderen Struktur gegenüberliegt.
  • Somit löst sich die Siliziumdioxidschicht während der Wärmebehandlung teilweise auf, ein Teil der Halbleiterschicht wird abgebaut und Halbleiter-Monoxid freigesetzt. Im Falle einer Halbleiterschicht aus Silizium, wird während der Wärmebehandlung Silizium-Monoxid freigesetzt.
  • Ferner hängt die Geschwindigkeit, mit der die Siliziumdioxidschicht auflöst wird, von der Konzentration des Halbleiter-Monoxids in der Nähe der freien Oberfläche der Halbleiterschicht ab.
  • Die Anmelderin fand heraus, dass die Anordnung der Strukturen im Ofen eine ungleichmäßige Halbleiter-Monoxid-Konzentration im Ofen erzeugt. Die Konzentration ist in der Mitte der freien Oberfläche einer Halbleiterschicht höher als an ihrem Rand. Die Auflösungsreaktion ist somit in der Mitte der Struktur langsamer als an ihrem Rand. Die Ungleichförmigkeit in der Halbleiter-Monoxid-Konzentration führt wiederum zu einer Ungleichförmigkeit in der Dicke der Siliziumdioxidschicht und der Dicke der Halbleiterschicht.
  • Eine Verringerung des Drucks der nicht-oxidierenden Atmosphäre im Ofen auf einen Wert von weniger als 0,1 bar erhöht die Gleichförmigkeit der Halbleiter-Monoxid-Konzentration im Ofen. Die Ungleichförmigkeit der Dicke der Siliziumdioxidschicht und die der Dicke der Halbleiterschicht werden somit verringert.
  • Darüber hinaus verringert die Wärmebehandlung zur Auflösung die Oberflächenrauheit der Halbleiterschicht.
  • In einer Ausführungsform ist die nicht-oxidierende Atmosphäre eine inerte Atmosphäre.
  • Der Ausdruck ”inerte Atmosphäre” bezeichnet eine Atmosphäre, die mit der Halbleiterschicht nicht chemisch reagiert.
  • Somit verhindert die Verwendung einer inerten Atmosphäre einen weiteren Abbau der Halbleiterschicht.
  • Überdies könnte eine Atmosphäre, die in Bezug auf die Halbleiterschicht nicht inert ist, bereits in der Halbleiterschicht vorhandene Defekte freilegen oder vergrößern. Dies ist insbesondere bei einer wasserstoffhaltigen Atmosphäre und einer Halbleiterschicht aus wenigstens einem Material, das aus der Gruppe umfassend Silizium und Germanium auswählbar ist, der Fall.
  • In einer weiteren Ausführungsform ist der Druck der Atmosphäre im Ofen höher als 0,01 bar, und vorzugsweise höher als 0,05 bar.
  • In einer weiteren Ausführungsform weist die Halbleiterschicht eine Dicke auf, die größer als 230 nm, vorzugsweise größer als 250 nm und noch bevorzugter größer als 280 nm ist.
  • Das Auswählen einer solchen Dicke für die Halbleiterschicht verlangsamt die Geschwindigkeit, mit der die Siliziumdioxidschicht aufgelöst wird. Diese Ausführungsform ist für eine Steuerung der Dicke der Siliziumdioxidschicht unter 1 Å besonders vorteilhaft.
  • Ferner ermöglicht eine Verlangsamung der Auflösungsreaktionsgeschwindigkeit die Berücksichtigung längerer Wärmebehandlungszeiten und somit eine Verringerung der Oberflächenrauheit der Halbleiterschicht.
  • In einer weiteren Ausführungsform wird die Wärmebehandlung zur Auflösung von einem Halbleiterdünnungsschritt, beispielsweise einem Opferoxidationsschritt, gefolgt. Die Opferoxidation umfasst das Bilden einer thermischen Oxidschicht durch thermisches Oxidieren der Halbleiterschicht und anschließendes Entfernen der thermischen Oxidschicht in einem Ätzschritt.
  • In einer weiteren Ausführungsform wird die Halbleiterschicht aus Silizium gebildet.
  • Diese Ausführungsform ist für die Herstellung von Silizium-auf-Isolator-Substraten vorteilhaft, die eine vergrabene Siliziumdioxidschicht mit einer Dicke von kleiner als 50 nm aufweisen.
  • In einer weiteren Ausführungsform enthält die nicht-oxidierende Atmosphäre Argon und/oder Stickstoff.
  • In einer weiteren Ausführungsform wird die nicht-oxidierende Atmosphäre in einer solchen Weise gesteuert, dass sie weniger als 1 ppm Sauerstoff enthält.
  • Die geringe Menge an Sauerstoff in der Atmosphäre des Ofens verhindert die Oxidation und das Aufrauen der Oberfläche der Halbleiterschicht.
  • In einer weiteren Ausführungsform wird die Wärmebehandlung bei einer Temperatur zwischen 900°C und 1350°C, und vorzugsweise zwischen 1150°C und 1350°C, durchgeführt.
  • In einer weiteren Ausführungsform wird die Wärmebehandlung für eine Zeitdauer zwischen 10 Minuten und 8 Stunden, und vorzugsweise zwischen 10 Minuten und 5 Stunden, durchgeführt.
  • In einer weiteren Ausführungsform weist die Siliziumdioxidschicht eine Dicke von kleiner als 50 nm, vorzugsweise kleiner als 25 nm und noch bevorzugter kleiner als 15 nm auf.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Weitere Merkmale und Vorteile werden aus der folgenden Beschreibung der Ausführungsformen eines Herstellungsverfahrens gemäß der vorliegenden Erfindung, die als nicht einschränkendes Beispiel dienen und unter Bezugnahme auf diebeiliegenden Zeichnungen beschrieben sind, deutlicher, wobei:
  • 1A und 1B schematische Ansichten einer Struktur zeigen, die mit einem Verfahren zur Herstellung einer Halbleiter-auf-Isolator-Struktur gemäß dem Stand der Technik hergestellt wird;
  • 2 eine schematische Ansicht eines Ofens zur Durchführung einer Wärmebehandlung zur Auflösung einer vergrabenen Siliziumdioxidschicht gemäß dem Stand der Technik darstellt;
  • 3A und 3B schematische Ansichten einer Struktur gemäß der vorliegenden Erfindung darstellen;
  • 4A Kurven der Halbleiter-Monoxid-Konzentration in der Nähe der freien Oberfläche der Halbleiterschicht entlang des Radius der Struktur für nicht-oxidierende Atmosphärendrücke von 1, 0,1 und 0,01 bar zeigt; und
  • 4B die Änderung in der Dicke der Siliziumdioxidschicht entlang des Radius der Oberfläche der Struktur für nicht-oxidierende Atmosphärendrücke von 1, 0,1 und 0,01 bar zeigt.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN DER ERFINDUNG
  • In den verschiedenen Ausführungsformen werden zur Vereinfachung der Beschreibung für jene Elemente, die identisch sind oder die gleiche Funktion aufweisen, die gleichen Bezugszeichen verwendet.
  • Das Herstellungsverfahren der 3A und 3B betrifft ein Verfahren zur Herstellung einer Vielzahl von Halbleiter-auf-Isolator-Strukturen 200, wobei der Isolator eine Schicht 202 aufweist, die aus Siliziumdioxid gebildet ist und eine Dicke kleiner als 50 nm umfasst, wobei jede Struktur 200 eine auf der Siliziumdioxidschicht 202 angeordnete Halbleiterschicht 203 umfasst, das Verfahren einen Schritt zur Wärmebehandlung der Vielzahl von Strukturen 200 aufweist, der Wärmebehandlungsschritt die Siliziumdioxidschicht 202 teilweise auflösen soll, und der Druck der nicht-oxidierenden Atmosphäre niedriger als 0,1 bar ist.
  • Die Siliziumdioxidschicht 202 liegt im Allgemeinen auf einem Trägersubstrat 201 auf.
  • Das Trägersubstrat 201 ist aus jedem Material herstellbar, das herkömmlicherweise in der Mikroelektronik, Optik, Optoelektronik und Photovoltaik-Branche verwendet wird. Insbesondere umfasst das Trägersubstrat 201 wenigstens ein Material, das aus der folgenden Gruppe, umfassend Silizium, Siliziumkarbid, Silizium-Germanium, Glas, eine Keramik und eine Metalllegierung, auswählbar ist. Die Halbleiterschicht 203 umfasst wenigstens ein Material, das aus der folgenden Gruppe, umfassend Silizium, Germanium und eine Silizium-Germanium-Legierung, auswählbar ist.
  • Es ist besonders vorteilhaft, wenn die Halbleiterschicht 203 aus Silizium gebildet ist.
  • Während der Wärmebehandlung der Halbleiter-auf-Isolator-Strukturen 200 können verschiedene Prozesse in Betracht gezogen werden:
    • – Zersetzung des Siliziumdioxids an der Grenzfläche 82, die zwischen der Siliziumdioxidschicht 202 und der Halbleiterschicht 203 gebildet wird, in atomaren Sauerstoff O und Silizium Si;
    • – Diffusion von Sauerstoffatomen O durch die Halbleiterschicht 203; und
    • – Reaktion der Sauerstoffatome O mit den Atomen der freien Fläche S1 der Halbleiterschicht 203 zur Bildung einer flüchtigen Halbleiter-Monoxid-Spezies. In dem Fall, in dem die Halbleiterschicht 203 aus Silizium gebildet ist, erzeugt die Reaktion zwischen den Sauerstoffatomen O und Silizium Silizium-Monoxid SiO, das flüchtig ist.
  • Das Halbleiter-Monoxid beeinträchtigt dann das chemische Gleichgewicht der Auflösung der Siliziumdioxidschicht 202.
  • Die Anmelderin fand jedoch heraus, dass die Anordnung der Vielzahl von Halbleiter-auf-Isolator-Strukturen 200 in dem Wärmebehandlungsofen den Abtransport von Halbleiter-Monoxid von der Mitte der Oberfläche der Halbleiterschicht 203 relativ zu ihrem Rand behindert.
  • 4A zeigt die Halbleiter-Monoxid-Konzentration in der Nähe der freien Oberfläche S'1 der Halbleiterschicht 203 als eine Funktion der Entfernung von der Mitte der Oberflächen S'1 für nicht-oxidierende Atmosphärendrücke gleich 1, 0,1 und 0,01 bar. Die x-Achse O entspricht der Mitte der Oberfläche S'1, die Entfernung ist in mm ausgedrückt und die besagte Struktur 200 weist einen Durchmesser von 300 mm auf.
  • 4B zeigt die Dicke der Siliziumdioxidschicht 202 als eine Funktion der Entfernung von der Mitte der freien Oberfläche S1 für nicht-oxidierende Atmosphärendrücke gleich 1, 0,1 und 0,01 bar. Die x-Achse O entspricht der Mitte der Oberfläche S1, die Entfernung ist in mm ausgedrückt und die besagte Struktur 200 weist einen Durchmesser von 300 mm auf.
  • Ist der Druck der nicht-oxidierenden Atmosphäre gleich 1 bar, wird ein eindeutiger Unterschied in der Halbleiter-Monoxid-Konzentration zwischen der Mitte und dem Rand der freien Oberfläche S1 beobachtet. Folglich löst sich die Siliziumdioxidschicht 202, wie in 3B gezeigt, am Rand der Halbleiter-auf-Isolator-Struktur 200 schneller auf als in ihrer Mitte.
  • Indem in dem Schritt zur Wärmebehandlung der Silizium-auf-Isolator-Strukturen 200 der Druck der nicht-oxidierenden Atmosphäre im Ofen auf einen Wert von weniger als 0,1 bar verringert wird, kann die Differenz in der Halbleiter-Monoxid-Konzentration an der freien Oberfläche S1 der Halbleiterschicht 203 verringert werden. Somit ist es möglich, die Ungleichförmigkeit in der Halbleiterschicht 203 zu reduzieren.
  • Zudem ist es vorteilhaft, den Druck der nicht-oxidierenden Atmosphäre im Ofen auf über 0,01 bar, und bevorzugter auf über 0,05 bar zu halten.
  • Der Wärmebehandlungsofen ist beispielsweise ein Ofen für Auflösungsvorgänge, der für die Bearbeitung einer Vielzahl von Strukturen 200 ausgebildet ist. Der Wärmebehandlungsofen ist zum Beispiel ein von Kokusai verkaufter QUIXACE® Ofen.
  • Der Wärmebehandlungsofen ist zur Aufrechterhaltung einer nicht-oxidierenden Atmosphäre ausgebildet.
  • Vorteilhafterweise wird die nicht-oxidierende Atmosphäre bei der Wärmebehandlung im Ofen so gesteuert, dass sie weniger als 1 ppm Sauerstoff enthält.
  • Zudem ist es auch vorteilhaft, dass die nicht-oxidierende Atmosphäre im Ofen eine inerte Atmosphäre ist. Eine inerte Atmosphäre ist eine Atmosphäre, die mit der Halbleiterschicht 203 nicht chemisch reagiert. Wasserstoff kommt als inerte Atmosphäre in Bezug auf eine Halbleiterschicht 203 aus einem Material, das aus der folgenden Gruppe, umfassend Silizium, Germanium, und eine Silizium-Germanium-Legierung auswählbar ist, nicht in Frage. Eine Wärmebehandlung in einer Wasserstoffatmosphäre könnte Defekte in einer Halbleiterschicht 203, die Silizium, Germanium oder eine Silizium-Germanium-Legierung aufweist, freilegen oder vergrößern.
  • Es ist besonders vorteilhaft, wenn die nicht-oxidierende Atmosphäre ein Element umfasst, das aus der folgenden Gruppe, umfassend Argon und Stickstoff, auswählbar ist.
  • Vorteilhafterweise wird die Wärmebehandlung bei einer Temperatur zwischen 900°C und 1350°C, und vorzugsweise zwischen 1150°C und 1350°C, durchgeführt.
  • Vorteilhafterweise wird die Wärmebehandlung bei einer Temperatur von über 1150°C durchgeführt.
  • Die Siliziumdioxidschicht 202 weist eine Dicke auf, die kleiner als 50 nm, vorzugsweise kleiner als 25 nm und noch bevorzugter kleiner als 15 nm ist.
  • Es ist besonders vorteilhaft, wenn die Halbleiterschicht 203 eine Dicke aufweist, die größer als 230 nm, vorzugsweise größer als 250 nm und noch bevorzugter größer als 280 nm ist.
  • Die Verwendung von Halbleiterschichten 203 mit solchen Dicken ermöglicht eine Verringerung der Auflösungsgeschwindigkeit der Siliziumdioxidschicht 202 während der Wärmebehandlung, wodurch die Reduzierung der Dicke des Siliziumdioxidschicht 202 mit größerer Genauigkeit gesteuert werden kann.
  • In Kombination mit einem Druck von weniger als 0,1 bar kann zudem das chemische Gleichgewicht der Auflösung im Wesentlichen aufgrund der Diffusion von Sauerstoffatomen durch die Halbleiterschicht 203 anstatt der Diffusion von Halbleiter-Monoxid begrenzt werden.
  • Beispiel 1:
  • Gemäß der vorliegenden Erfindung wird an Silizium-auf-Isolator-Strukturen 200 eine Wärmebehandlung durchgeführt, die eine Siliziumdioxidschicht mit einer Dicke von 30 bis 40 nm und eine Halbleiterschicht aus Silizium mit einer Dicke von 100 nm umfassen.
  • Die Wärmebehandlung wird in einer nicht-oxidierenden Atmosphäre, die nur Argon oder Stickstoff enthält, bei einer Temperatur von 1200°C für 5 bis 10 Minuten durchgeführt. Durch die Wärmebehandlung kann die Dicke der Siliziumdioxidschicht auf zwischen 10 und 20 nm verringert werden.
  • Nach der Wärmebehandlung werden die Strukturen 200 einem Siliziumschichtdünnungsschritt, d. h., einer Oxidation gefolgt von einer Oxidentfernung, unterzogen, um eine 12 nm dicke Siliziumschicht zu erhalten.
  • Ist der Druck der nicht-oxidierenden Atmosphäre während der Wärmebehandlung gleich 1 bar, führt dies zu einer Siliziumdioxidschicht mit einer Ungleichförmigkeit in der Dicke von 3 nm und einer Siliziumschicht mit einer Ungleichförmigkeit in der Dicke von 1,5 nm.
  • Indem der Druck der nicht-oxidierenden Atmosphäre auf einen Druck unter 0,1 bar verringert wird, kann die Ungleichförmigkeit in der Siliziumdioxid- und Siliziumschicht jeweils auf Werte unter 0,5 nm und 0,2 nm verringert werden.
  • Beispiel 2:
  • Gemäß der vorliegenden Erfindung wird an Silizium-auf-Isolator-Strukturen 200 eine Wärmebehandlung durchgeführt, die eine Siliziumdioxidschicht mit einer Dicke von 30 bis 40 nm und eine Halbleiterschicht aus Silizium mit einer Dicke von 300 nm Dicke umfassen.
  • Die Wärmebehandlung wird in einer nicht-oxidierenden Atmosphäre, die nur Argon oder Stickstoff enthält, bei einer Temperatur von 1200°C für etwa 10 Stunden durchgeführt. Durch die Wärmebehandlung kann die Dicke der Siliziumdioxidschicht auf zwischen 10 und 20 nm verringert werden.
  • Nach der Wärmebehandlung werden die Strukturen 200 einem Siliziumschichtdünnungsschritt, d. h., einer Oxidation gefolgt von einer Oxidentfernung, unterzogen, um eine 12 nm dicke Siliziumschicht zu erhalten.
  • Ist der Druck der nicht-oxidierenden Atmosphäre während der Wärmebehandlung gleich 1 bar, führt dies zu einer Siliziumdioxidschicht mit einer Ungleichförmigkeit in der Dicke von 1 bis 1,5 nm und einer Siliziumschicht mit einer Ungleichförmigkeit in der Dicke von 0,5 bis 1 nm.
  • Indem der Druck der nicht-oxidierenden Atmosphäre auf einen Druck unter 0,1 bar verringert wird, kann die Ungleichförmigkeit in der Siliziumdioxid- und Siliziumschicht jeweils auf Werte unter 0,13 nm und 0,07 nm verringert werden.
  • Das Verfahren gemäß der vorliegenden Erfindung ermöglicht somit die Bildung einer Halbleiter-auf-Isolator-Struktur 200, die Steuerung deren Siliziumdioxidschicht auf eine Dicke von in etwa weniger als +/–1 Å und eine Ungleichförmigkeit in der Dicke von weniger als 2 Å.
  • Darüber hinaus kann mithilfe der Wärmebehandlung die Oberflächenrauheit der Halbleiterschicht verringert werden.
  • Somit können Silizium-auf-Isolator-Strukturen 200 erhalten werden, die eine ausgezeichnete Qualität aufweisen und insbesondere für entsprechende Anwendungen bei der elektronischen Bauteileherstellung geeignet sind.

Claims (10)

  1. Verfahren zur Herstellung einer Vielzahl von Halbleiter-auf-Isolator-Strukturen (200), wobei der Isolator aus einer Schicht (202) aus Siliziumdioxid gebildet ist und eine Dicke von kleiner als 50 nm aufweist, wobei jede Struktur (200) eine auf der Siliziumdioxidschicht (202) angeordnete Halbleiterschicht (203) umfasst, das Herstellungsverfahren einen Schritt zur Wärmebehandlung der Vielzahl von Strukturen (200) umfasst, der Wärmebehandlungsschritt dergestalt ist, dass die Siliziumdioxidschicht (202) teilweise aufgelöst wird, der Wärmebehandlungsschritt in einer nicht-oxidierenden Atmosphäre durchgeführt wird, wobei das Herstellungsverfahren dadurch gekennzeichnet ist, dass der Druck der nicht-oxidierenden Atmosphäre niedriger als 0,1 bar ist.
  2. Herstellungsverfahren nach Anspruch 1, wobei die nicht-oxidierende Atmosphäre eine inerte Atmosphäre umfasst.
  3. Herstellungsverfahren nach einem der Ansprüche 1 und 2, wobei die nicht-oxidierende Atmosphäre Argon und/oder Stickstoff enthält.
  4. Herstellungsverfahren nach einem der Ansprüche 1 bis 3, wobei die nicht-oxidierende Atmosphäre so gesteuert wird, dass die weniger als 1 ppm Sauerstoff enthält
  5. Herstellungsverfahren nach einem der Ansprüche 1 und 4, wobei der Druck der nicht-oxidierenden Atmosphäre höher als 0,01 bar, und vorzugsweise höher als 0,05 bar, ist.
  6. Herstellungsverfahren nach einem der Ansprüche 1 bis 5, wobei die Halbleiterschicht (203) eine Dicke aufweist, die größer als 230 nm, vorzugsweise größer als 250 nm und noch bevorzugter größer als 280 nm ist.
  7. Herstellungsverfahren nach einem der Ansprüche 1 bis 6, wobei die Halbleiterschicht (203) aus Silizium hergestellt ist.
  8. Herstellungsverfahren nach einem der Ansprüche 1 bis 7, wobei der Wärmebehandlungsschritt bei einer Temperatur zwischen 900°C und 1350°C, und vorzugsweise zwischen 1150°C und 1350°C, durchgeführt wird.
  9. Herstellungsverfahren nach einem der Ansprüche 1 bis 8, wobei der Wärmebehandlungsschritt für eine Zeitdauer zwischen 10 Minuten und 8 Stunden, und vorzugsweise zwischen 10 Minuten und 5 Stunden, durchgeführt wird.
  10. Herstellungsverfahren nach einem der Ansprüche 1 bis 9, wobei die Siliziumdioxidschicht eine Dicke aufweist, die kleiner als 50 nm, vorzugsweise kleiner als 25 nm und noch bevorzugter kleiner als 15 nm ist.
DE112013005536.8T 2012-11-20 2013-09-25 Verfahren zur Herstellung eines Halbleiter-auf-lsolator-Substrats Withdrawn DE112013005536T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FRFR1203106 2012-11-20
FR1203106A FR2998418B1 (fr) 2012-11-20 2012-11-20 Procede de fabrication d'un substrat de type semi-conducteur sur isolant
PCT/IB2013/002146 WO2014080256A1 (en) 2012-11-20 2013-09-25 Process for fabricating a semiconductor-on-insulator substrate

Publications (1)

Publication Number Publication Date
DE112013005536T5 true DE112013005536T5 (de) 2015-07-30

Family

ID=48128353

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112013005536.8T Withdrawn DE112013005536T5 (de) 2012-11-20 2013-09-25 Verfahren zur Herstellung eines Halbleiter-auf-lsolator-Substrats

Country Status (7)

Country Link
US (1) US9679799B2 (de)
KR (1) KR20150087244A (de)
CN (1) CN104798192B (de)
DE (1) DE112013005536T5 (de)
FR (1) FR2998418B1 (de)
SG (1) SG11201503975VA (de)
WO (1) WO2014080256A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3034565B1 (fr) 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4598241B2 (ja) * 2000-06-19 2010-12-15 新日本製鐵株式会社 Simox基板の製造方法
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Soiウエーハの製造方法
KR100947815B1 (ko) * 2003-02-19 2010-03-15 신에쯔 한도타이 가부시키가이샤 Soi 웨이퍼의 제조 방법 및 soi 웨이퍼
US20100193899A1 (en) * 2007-11-23 2010-08-05 S.O.I.Tec Silicon On Insulator Technologies Precise oxide dissolution
US8148242B2 (en) * 2008-02-20 2012-04-03 Soitec Oxidation after oxide dissolution
CN102067281B (zh) * 2008-04-25 2013-06-12 株式会社半导体能源研究所 半导体器件及其制造方法
JP5493345B2 (ja) * 2008-12-11 2014-05-14 信越半導体株式会社 Soiウェーハの製造方法
CN101587902B (zh) * 2009-06-23 2011-12-07 吉林大学 一种纳米绝缘体上硅结构材料及其制作方法

Also Published As

Publication number Publication date
CN104798192B (zh) 2017-08-25
KR20150087244A (ko) 2015-07-29
CN104798192A (zh) 2015-07-22
FR2998418B1 (fr) 2014-11-21
WO2014080256A1 (en) 2014-05-30
SG11201503975VA (en) 2015-06-29
FR2998418A1 (fr) 2014-05-23
US9679799B2 (en) 2017-06-13
US20150311110A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
DE10208450B4 (de) Verfahren zum Abscheiden dünner Schichten mittels ALD/CVD-Prozessen in Verbindung mit schnellen thermischen Prozessen
DE112014001279B4 (de) Bearbeitungsverfahren einer Silizium-auf-Isolator-Struktur zur Verminderung von Licht-Punkt-Defekten und Oberflächenrauigkeit
DE112005000863T5 (de) Verfahren zur Hitzebehandlung eines Siliziumhalbleitersubstrats und durch dieses Verfahren behandeltes Silizumhalbleitersubstrat
DE102011002398B4 (de) Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
KR101521555B1 (ko) 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
DE102009047307A1 (de) Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE112014006413T5 (de) Herstellungsverfahren für epitaktischen Siliciumwafer und epitaktischer Siliciumwafer
DE102013104608A1 (de) Kohlenstoffschicht und Verfahren zur Herstellung
DE102004018250A1 (de) Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE102013204614B4 (de) Verfahren zum Bilden von einer Gateelektrode einer Halbleitervorrichtung
DE10255936B4 (de) Verfahren zur Herstellung einer Isolationsschicht und Verfahren zum Steuern einer Stickstoffkonzentration während der Herstellung der Isolationsschicht
DE10350354B4 (de) Orientierungs-unabhängige Oxidation von nitriertem Silizium
DE102013205068A1 (de) Passivieren von Punktdefekten in Gatedielektrikumsschichten mit großer Dielektrizitätskonstante während der Gatestapelbildung
DE112016002091T5 (de) Silicium-Epitaxie-Wafer und Verfahren zu dessen Herstellung
DE112013005536T5 (de) Verfahren zur Herstellung eines Halbleiter-auf-lsolator-Substrats
EP1852901B1 (de) Verfahren zur Herstellung einer Schichtenstruktur
DE102012206405B4 (de) Verfahren zur Erzielung erhöhter Bauteilzuverlässigkeit eines Halbleiterbauelements durch Bereitstellen günstigerer Prozessbedingungen beim Aufwachsen einer Schicht mit großem ε
DE10120523A1 (de) Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates
DE112013001393T5 (de) Verfahren zum Dünnen der aktiven Siliziumschicht eines Substrats vom Typ "Silizium-auf-lsolator" (SOI))
DE102005058713B4 (de) Verfahren zur Reinigung des Volumens von Substraten, Substrat sowie Verwendung des Verfahrens
DE10240449B4 (de) Verfahren zur Herstellung einer dielektrischen Schicht mit geringem Leckstrom, wobei eine erhöhte kapazitive Kopplung erzeugt wird
DE10314504B4 (de) Verfahren zur Herstellung einer nitridhaltigen Isolationsschicht durch Kompensieren von Stickstoffungleichförmigkeiten
DE112017002225B4 (de) Siliziumwafer
DE112014003019T5 (de) Prozess für die Herstellung einer Verbundstruktur

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee