DE102013205068A1 - Passivieren von Punktdefekten in Gatedielektrikumsschichten mit großer Dielektrizitätskonstante während der Gatestapelbildung - Google Patents

Passivieren von Punktdefekten in Gatedielektrikumsschichten mit großer Dielektrizitätskonstante während der Gatestapelbildung Download PDF

Info

Publication number
DE102013205068A1
DE102013205068A1 DE102013205068A DE102013205068A DE102013205068A1 DE 102013205068 A1 DE102013205068 A1 DE 102013205068A1 DE 102013205068 A DE102013205068 A DE 102013205068A DE 102013205068 A DE102013205068 A DE 102013205068A DE 102013205068 A1 DE102013205068 A1 DE 102013205068A1
Authority
DE
Germany
Prior art keywords
layer
deposition
dielectric constant
gaseous precursor
high dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102013205068A
Other languages
English (en)
Other versions
DE102013205068B4 (de
Inventor
Martin Trentzsch
Elke Erben
Richard J. Carter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102013205068A1 publication Critical patent/DE102013205068A1/de
Application granted granted Critical
Publication of DE102013205068B4 publication Critical patent/DE102013205068B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

Es werden Techniken zum Verbessern der Zuverlässigkeit von Halbleitervorrichtungen mit Gatedielektrikumsschichten mit großer Dielektrizitätskonstante bereitgestellt, wobei Punktdefekte während der Gatestapelbildung passiviert werden. Gemäß eines anschaulichen Verfahrens wird eine Mehrzahl von Materialabscheidungszyklen zum Bilden einer Dielektrikumsschicht mit großer Dielektrizitätskonstante über einem Halbleitermaterial durchgeführt und ein passivierendes Material wird in einen gasförmigen Precursor eingebracht, der während wenigstens einem der Mehrzahl von Materialabscheidungszyklen zum Bilden der Dielektrikumsschicht mit großer Dielektrizitätskonstante verwendet wird.

Description

  • Die vorliegende Erfindung betrifft im Allgemeinen komplexe integrierte Schaltungen und insbesondere Techniken zur Verbesserung der Zuverlässigkeit von Halbleitervorrichtungen, die Gatedielektrikumsschichten mit großer Dielektrizitätskonstante aufweisen, durch Passivieren von Punktdefekten während der Gatestapelbildung.
  • Die Herstellung von fortgeschrittenen integrierten Schaltungen, wie z. B. CPU's Speichervorrichtungen, anwendungsspezifische integrierte Schaltungen (ASICs) und dergleichen, erfordert die Herstellung einer großen Anzahl von Schaltelementen auf einer gegebenen Chipfläche entsprechend eines vorgegebenen Schaltungsentwurfs. Feldeffekttransistoren stellen ein wichtiges Schaltelement dar, das das Leistungsvermögen von integrierten Schaltungen wesentlich bestimmt. Gegenwärtig wird eine Vielzahl von Prozesstechnologien eingesetzt, wobei aufgrund der ausgezeichneten Eigenschaften im Hinblick auf die Betriebsgeschwindigkeit und/oder den Leistungsverbrauch und/oder die Kosteneffizienz die MOS-Technologie im Allgemeinen für viele Arten von komplexen Schaltungen mit Feldeffekttransistoren eine sehr vielversprechende Vorgehensweise darstellt. Bei der Herstellung von komplexen integrierten Schaltungen, z. B. unter Verwendung der MOS-Technologie, werden Millionen an Transistoren, z. B. N-Kanal Transistoren und/oder P-Kanal Transistoren, auf einem Substrat mit einer kristallinen Halbleiterschicht gebildet. Unabhängig davon, ob ein N-Kanal Transistor oder ein P-Kanal Transistor betrachtet wird, umfasst ein Feldeffektransistor typischerweise sogenannte PN-Übergänge, die von Grenzflächen hochdotierter Bereiche, welche auch als Drain- und Sourcebereiche bezeichnet werden, mit einem leicht dotierten oder undotierten Bereich, wie z. B. einem Kanalgebiet, gebildet werden, wobei das leicht dotierte oder undotierte Gebiet neben den hochdotierten Gebieten angeordnet ist.
  • In einem Feldeffekttransistor wird die Leitfähigkeit des Kanalgebiets, insbesondere das Vermögen zur Ausbildung von Betriebsströmen im leitenden Kanal, durch eine neben dem Kanalgebiet ausgebildeten Gateelektrode gesteuert, die von dem Kanalgebiet durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets unter Ausbildung eines leitenden Kanals bei Anlegen einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Ladungsträgerbeweglichkeit und, bei einer gegebenen Ausdehnung des Kanalgebiets in Breitenrichtung des Transistors, vom Abstand zwischen den Source- und Drainbereichen ab, der auch als Kanallänge bezeichnet wird. Das Leistungsvermögen von MOS-Transistoren wird im wesentlichen von der Leitfähigkeit des Kanalgebiets zusammen mit dem Vermögen zur schnellen Bildung eines leitenden Kanals unter der isolierenden Schicht bei Anlegen der Steuerspannung an die Gateelektrode beeinflusst. Da die Geschwindigkeit, mit der der Kanal gebildet wird, und der Kanalwiderstand die Transistoreigenschaften wesentlich beeinflussen, stellt die Skalierung der Kanallänge, und damit verbunden die Verringerung des Kanalwiderstands und die Zunahme des Gatewiderstands, für integrierte Schaltungen ein bestimmendes Designkriterium zum Erreichen einer größeren Betriebsgeschwindigkeit dar. Dabei hängt die Geschwindigkeit zur Bildung des Kanals von der Leitfähigkeit der Gateelektrode ab.
  • Bei vielen Entwicklungen in der Gerätetechnologie weisen Gatestrukturen der meisten Transistorelemente Materialien auf der Basis von Silizium, wie z. B. Gatedielektrikumsschichten auf der Basis von Siliziumdioxid und/oder Siliziumoxinitrid, zusammen mit einer Gateelektrode aus Polizium auf. Mit einer zunehmenden Verringerung der Kanallänge bei aggressiv skalierten Transistorelementen wurden jedoch bei vielen Vorrichtungen der neueren Generation Gatee lektrodenstapel mit alternativen Materialien in Betracht gezogen, um die mit der Verwendung von traditionellen Materialien auf der Basis von Silizium in Transistoren mit verringerten Kanallängen verbundene Kurzkanaleffekte zu vermeiden. Es hat sich z. B. herausgestellt, dass Gateelektrodenstapel mit einer sogenannten High-K-Dielektrikum/Metallgate-Konfiguration (HK/MG-Konfiguration) in einigen aggressiv skalierten Transistorelementen, die Kanallängen in einem Bereich von 14 bis 32 nm aufweisen können, gegenüber den bis dato gemeinhin verwendeten Siliziumdioxid-Konfigurationen oder Konfigurationen aus Polysilizium und Siliziumoxinitrid (Poly-SiON-Konfigurationen) bedeutend verbesserte Betriebseigenschaften bereitstellen.
  • Abhängig von den vorgegebenen Gesamtanforderungen an die Vorrichtung(en) wurden diverse unterschiedliche high-K Materialien (Materialien mit einer Dielektrizitätskonstante bzw. einem K-Wert von ca. 10 oder mehr) mit unterschiedlichem Erfolg für die Gatedielektrikumsschicht einer HK/MG-Gatestruktur verwendet. Beispielsweise kann eine high-K Gatedielektrikumsschicht gemäß einiger Entwürfe von Transistorelementen Hafniumoxid (HfO2), Tantaloxid (Ta2O5), Zirkoniumoxid (ZrO2), Titanoxid (TiO2), Aluminiumoxid (Al2O3), Hafniumsilikate (HfSiOx) und dergleichen, sowie beliebige Kombinationen davon, umfassen, wie entsprechend den gesamten Entwurfsparametern der Vorrichtung erforderlich ist. Eine aus einem oder mehreren einer Vielzahl von unterschiedlichen Metallgate-Elektrodenmaterialien, mit Ausnahme von Poysilizium, gebildete Metallmaterialschicht kann in HK/MG Konfigurationen über der high-K Gatedielektrikumsschicht gebildet werden, um die Austrittsarbeit des Transistors einzustellen. Dieses Metallmaterial wird manchmal als Austrittsarbeitsmaterial oder als Austrittsarbeitsmaterialschicht bezeichnet. Geeignete Austrittsarbeitsmaterialien können z. B. Titan (Ti), Titannitrid (TiN), Titanaluminium (TiAl), Aluminium (Al), Aluminiumnitirid (AlN), Tantal (Ta), Tantalnitrid (TaN), Tantalkohlenstoff (TaC), Tantalkohlenstoffnitrid (TaCN), Tantalsilliziumnitrid (TaSiN), Tantalsilizid (TaSi) und dergleichen umfassen.
  • In den vergangenen Jahren wurde insgesamt eine Verbesserung des Leistungsvermögens von Halbleitervorrichtungen basierend auf der Verwendung von HK/MG-Gateelektrodenkonfigurationen erreicht. Eine Verschlechterung der Zuverlässigkeit von HK/MG-Vorrichtungen kann jedoch aufgrund von unterschiedlichen prozessinduzierten Defekten auftreten, wie etwa von Punktdefekten, z. B. nicht abgesättigte Bindungen (dangling bonds) und dergleichen, die im high-K Dielektrikumsbulkmaterial oder an der Grenzfläche zwischen der high-K Dielektrikumsschicht und einer darunter liegenden Zwischenschicht aus Siliziumdioxid oder Siliziumoxinitrid vorliegen können. In einigen Fällen können diese Punktdefekte zu einer Zunahme des zeitabhängigen dielektrischen Zusammenbruchs (TDDB = time dependent dielectric breakdown) der Vorrichtung oder zu einer Zunahme in der Bias-Temperaturinstabilität (BTI = bias temperature instability) führen, wobei jedes davon zu einer Verschlechterung der gesamten Zuverlässigkeit von HK/MG-Vorrichtung ergeben kann.
  • Gemäß einem bekannten Verfahren, das sich wenigstens annähernd mit den vorangehend beschriebenen Defekt bezogenen Zuverlässigkeitsproblemen befasst, wird die Dicke der high-K Dielektrikumsschicht oder die Dicke der Zwischenschicht oder werden die Dicken von beiden Schichten vergrößert. Es wird jedoch angemerkt, dass einfach ein Vergrößern der Dicken der high-K Dielektrikumsschicht und/oder der Zwischenschicht in der Anwendung auf viele Vorrichtungen einen, in gewissem Maße, beschränkten Nutzen aufweist, da einige Vorrichtungsparameter, beispielsweise die Schwellwertspannung, das Leistungsvermögen der Vorrichtung und dergleichen, durch größere Dicken nachteilig beeinflusst werden. Demgemäß wird dieser Ansatz herkömmlicherweise nur verwendet, wenn die Anpassung hinsichtlich der äquivalenten Oxiddicken (EOT = equivalent oxide thickness) für die Zwischenschicht plus der Dicke des high-K Films nicht ungefähr 0,02 nm (0,2 Ångström) überschreiten, da die mit einer um ungefähr 0,02 nm überschrittenen EOT einhergehenden nachteiligen Effekte den anderweitig bereitgestellten annähernden Nutzen überwiegen können.
  • Ein weiterer bekannter Ansatz, der hinsichtlich der mit den high-K Dielektrikumsschichten verbundenen und vorangehend beschriebenen Defektproblemen eingesetzt wurde, schlägt die Durchführung eines Implantationsprozesses zum Implantieren von Ionen eines chemischen Elements, das für die Passivierung von während der HK/MG-Vorrichtungsverarbeitung erzeugten Punktdefekten bekannt ist, wie z. B. Fluor und dergleichen, in und um die high-K Dielektrikumsschichten vor. In den 1a bis 1d sind einige bekannte anschauliche Implantationsprozesse dargestellt, die nachstehend allgemein beschrieben werden.
  • 1a zeigt schematisch eine Halbleitervorrichtung 100 in einer frühen Herstellungsphase, z. B. in einer Gate-First-Technik zur Bildung von HK/MG-Transistorelementen, wobei ein isolierendes Gebiet eines Gateelektrodenmaterialstapels vor der Bildung einer Schicht eines Gateelektrodenmaterials und einer Strukturierung des Materialstapels zur Bildung einer Gatestruktur gebildet wurde. Die Halbleitervorrichtung 100 in 1a umfasst ein Substrat 101 und eine darauf gebildete Halbleiterschicht 102. Die Halbleitervorrichtung 100 umfasst auch eine Zwischenschicht 103, die auf der Halbleiterschicht 102 gebildet ist und eine Dicke in einem Bereich von 0,4 bis 0,6 nm (4 bis 6 Ångström) aufweist. Die Zwischenschicht 103 kann z. B. aus Siliziumdioxid oder Siliziumoxinitrid bestehen. Über der Zwischenschicht 103 ist auch eine high-K Dielektrikumsschicht 104 mit einer Dicke von ca. 1 nm bis 2 nm gebildet und weist z. B. Hafniumoxid auf.
  • 1b zeigt schematisch eine vergrößerte Ansicht der Halbleitervorrichtung 100 und insbesondere eine vergrößerte Ansicht in der Fläche der Zwischenschicht 103 und der high-K Dielektrikumsschicht 104. In der high-K Dielektrikumsschicht 104 und/oder nahe einer Grenzfläche 103f zwischen der Zwischenschicht 103 und der high-K Dielektrikumsschicht 104 können, wie aus 1b ersichtlich, Punktdefekte 104p vorhanden sein.
  • Während der in den 1a und 1b dargestellten Herstellungsphase wird ein Implantationsprozess 120 durchgeführt, um z. B. Fluor-Ionen zur Passivierung der Punktdefekte 104p in die high-K Dielektrikumsschicht 104 zu implantieren. Da die high-K Dielektrikumsschicht 104 sehr dünn ist, z. B. in der Größenordnung von 1 nm bis 2 nm, wie vorangehend angemerkt, wären jedoch im Allgemeinen sehr geringe Implantationsenergien notwendig, um die Position der implantierten Ionen in einer entsprechend dünnen Schicht in geeignetem Maße anzupassen. Es kann demgemäß sehr schwer sein, den Implantationsprozess 120 derart zu steuern, dass eine konsistente Ionendichte über die high-K Dielektrikumsschicht 104 hinweg oder an einer bestimmten Position innerhalb der high-K Dielektrikumsschicht 104 erreicht wird. Folglich kann der Implantationsprozess 120 nicht für die typische Fertigungsumgebung geeignet sein, da der Implantationsprozess 120 nicht immer eine exakt wiederholbare, und folglich zuverlässige, Passivierungsbehandlung der Punktdefekte 104p bereitstellen kann.
  • 1c zeigt schematisch einen weiteren bekannten Prozess, der zur Passivierung der Punktdefekte 104p verwendet wird und der dem in den 1a bis 1b gezeigten Prozess ähnlich ist, wie vorangehend beschrieben wurde. Über der high-K Dielektrikumsschicht 104 wird jedoch vor der Durchführung eines Implantationsprozesses 121 eine Opferschicht 112 gebildet, wie in 1c dargestellt ist. Der Implantationsprozess 121 wird zum Implantieren von z. B. Fluor-Ionen in die high-K Dielektrikumsschicht 104 verwendet. Die Opferschicht 112 kann aus einem beliebigen Material bestehen, das während einer späteren Herstellungsphase bezüglich der high-K Dielektrikumsschicht 104 selektiv entfernbar ist, wie z. B. ein Metallmaterial, Polysilizium oder dergleichen. Abhängig von einer während des Implantationsprozesses 121 verwendeten Implatationsenergie kann, gegenüber dem mit Bezug auf die 1b oben beschriebenen Implantationsprozess 120, eine Kontrollierbarkeit der Ionendichte in und um die Fläche der high-K Dielektrikumsschicht 104 zu einem gewissen Grad verbessert werden. Eine präzise Steuerung und Wiederholbarkeit des gesamten Implantationsprozesses, und demzufolge eine insgesamte Zuverlässigkeit der Vorrichtung, kann jedoch nur schwer erreicht werden. Darüber hinaus wird die Prozessintegration durch die Verwendung der Opferschicht 112 im Allgemeinen komplexer (und demzufolge steigen die Produktionskosten), da zusätzliche Prozessschritte erforderlich sind, um zuerst die Schicht 112 abzuscheiden und dann die Schicht 112 vor der Bildung der restlichen Schichten des HK/MG-Gatematerialstapels zu entfernen.
  • 1d stellt schematisch einen weiteren bekannten Implantationsprozess dar, wobei eine Halbleitervorrichtung 100 gegenüber den in den 1a bis 1c dargestellten Verfahren in einer im Wesentlichen fortgeschrittenen Herstellungsphase dargestellt ist. Es wird nun auf 1d Bezug genommen. Ein Gatestrukturierungsprozess wurde durchgeführt, so dass eine Gatestruktur 110 gebildet ist, die die Zwischenschicht 103, die high-K Dielektrikumsschicht 104 und eine Gateelektrode 105 über der Halbleiterschicht 102 umfasst. Gemäß einer sogenannten „Gate-First”-Vorgehensweise kann die Gateelektrode 105 z. B. eine Metallgateelektrode darstellen und, falls geeignet, eine Austrittsarbeitsmaterialschicht aufweisen, wie vorangehend beschrieben ist. Demgegenüber kann die Gateelektrode 105 gemäß einer sogenannten „Gate-Last”- oder Austauschgate-Vorgehensweise z. B. Polysilizium umfassen. Im Allgemeinen wird in vielen Prozessintegrationsschemata nach der Bildung der Gatestruktur 110 eine Implantationssequenz durchgeführt, so dass neben den Seitenwänden der Gatestruktur 110 Source- und Drainbereiche (nicht dargestellt) der Vorrichtung in der Halbleiterschicht 102 gebildet werden. Abhängig von den gesamten Vorrichtungsanforderungen können Seitenwandabstandshalter (nicht dargestellt) auf oder neben den Seitenwänden der Gatestruktur 110 vor und/oder während der Implantationssequenz gebildet werden.
  • Die Implantationssequenz, die zur Bildung der Source- und Drainbereiche der Halbleitervorrichtung 100 verwendet wird, ist derart angepasst, dass sie einen Implantationsprozess 122 unter einem Neigungswinkel umfasst, der zur Implantation von z. B. Fluor-Ionen ausgeführt ist, um die Punkdefekte 104p zu passivieren, wie vorangehend beschrieben und in 1d dargestellt ist. Aufgrund der Masken- oder Abschirmungseffekte der Gateelektrode 105 kann der Bereich 110r der Gatestruktur 110, in den die Ionen während des Implantationsprozesses 122 unter Neigungswinkel implantiert werden, in vielen Fällen jedoch begrenzt sein, beispielsweise auf einen Abstand 110L, so dass im Endeffekt nur die Kantenbereiche 104e der high-K Dielektrikumsschicht 104 passiviert werden. Demgemäß ist das in 1d dargestellte Implantationsverfahren im Allgemeinen auch in Grenzen auf Vorrichtungen mit Gatelängen und/oder Gatebreiten anwendbar, die innerhalb bestimmter dimensionaler Beschränkungen liegen, wie z. B. in der Größenordnung von ca. 10 bis 30 nm.
  • Es besteht dementsprechend ein Bedarf an der Entwicklung von Prozesstechniken, die zur Passivierung von Punktdefekten angepasst sind, welche in und um die high-K Gatedielektrikumsschicht und Zwischenschicht von HK/MG-Vorrichtungen angepasst sind. Die vorliegende Erfindung betrifft verschiedene Verfahren, die die Effekte von einem oder mehreren der oben genannten Probleme vermeiden oder wenigsten. verringert. Hierzu wird ein Verfahren gemäß Anspruch 1, Anspruch 6 und Anspruch 18 bereitgestellt. Weitere vorteilhafte Ausgestaltungen dieser Verfahren sind in den abhängigen Ansprüchen 2 bis 5, 7 bis 17 und 19 bis 21 definiert.
  • Im Allgemeinen betrifft die vorliegende Erfindung Technik zur Verbesserung der Zuverlässigkeit von Halbleitervorrichtungen mit high-K Gatedielektrikumsschichten durch Passivierung von Punktdefekten während der Gatestapelbildung. Ein hierin offenbartes anschauliches Verfahren umfasst ein Durchführen von einer Vielzahl von Materialabscheidungszyklen zum Bilden einer high-K Dielektrikumsschicht über einer Halbleitermaterialschicht und Einbringen eines Passivierungsmaterials in einen gasförmigen Precursor, der während wenigstens eines der Vielzahl von Materialabscheidungszyklen zur Bildung der high-K Dielektrikumsschicht verwendet wird.
  • Es wird auch ein anschauliches Verfahren bereitgestellt, das ein Bilden einer Schicht aus einem dielektrischen Material mit großer Dielektrizitätskonstante über einer Halbleiterschicht einer Halbleitervorrichtung unter Durchführen eines Atomlagenabscheidungsprozesses mit einer Vielzahl von selbstbeschränkenden Abscheidungszyklen umfasst, wobei das Durchführen eines jeden der Vielzahl von selbstbeschränkenden Abscheidungszyklen ein Bilden einer Subschicht der Schicht aus dielektrischem Material mit großer Dielektrizitätskonstante durch Aussetzen der Halbleiterschicht einer Abscheidungsumgebung, die einen ersten gasförmigen Precursor umfasst. Der erste gasförmige Precursor umfasst dabei eine Materialkomponente der Schicht aus dielektrischem Material mit großer Dielektrizitätskonstante. Das offenbarte Verfahren umfasst ferner ein Modifizieren der Abscheidungsumgebung während wenigstens einem der Vielzahl von selbstbeschränkenden Abscheidungszyklen, um ferner einen zweiten gasförmigen Precursor zu umfassen, wobei der zweite gasförmige Precursor ein Passivierungsmaterial aufweist.
  • In einem weiteren anschaulichen Verfahren wird eine Zwischenschicht über einer Halbleiterschicht einer Halbleitervorrichtung gebildet und es wird ein Atomlagenabscheidungsprozess durchgeführt, um eine Dielektrikumsschicht mit großer Dielektrizitätskonstante über der Zwischenschicht zu bilden, wobei das Durchführen des Atomlagenabscheidungsprozesses ein Aussetzen der Halbleitervorrichtung einem ersten gasförmigen Precursor umfasst. Das Verfahren umfasst ferner ein Einbauen eines passivierenden Materials in die Dielektrikumsschicht mit großer Dielektrizitätskonstante, wobei das Einbauen des passivierenden Materials ferner ein Kombinieren eines zweiten gasförmigen Precursor mit dem ersten gasförmigen Precursor während wenigstens eines Abscheidungszyklus des Atomlagenabscheidungsprozesses umfasst. Das Verfahren umfasst ferner ein Steuern einer Menge des passivierenden Materials, das in die Dielektrikumsschicht mit großer Dielektrizitätskonstante eingebaut wird, durch ein Anpassen einer Reaktionstemperatur und/oder einem Kammerdruck und/oder einer Flussrate des ersten gasförmigen Precursor und einer Flussrate des zweiten gasförmigen Precursor während des wenigstens einen Abscheidungszyklus.
  • Weitere Einzelheiten der Erfindung werden in den Figuren anhand von schematisch dargestellten Ausführungsformen beschrieben, wobei gleiche Bezugszeichen gleiche Elemente bezeichnen. Hierbei zeigen:
  • 1a bis 1d schematisch bekannte Ausführungsformen zur Durchführung von Ionenimplantationsprozesse für die Passivierung von Punktdefekte in einer high-K Dielektrikumsschicht;
  • 2a bis 2e schematisch eine anschauliche Ausführungsform der vorliegenden Erfindung;
  • 3a bis 3e schematisch eine weitere Ausführungsform der vorliegenden Erfindung;
  • 4: schematisch eine weitere beispielhafte Ausführungssform der vorliegenden Erfindung; und
  • 5: schematisch eine weitere Ausführungsform der vorliegenden Erfindung.
  • Im Allgemeinen betrifft die vorliegende Erfindung unter anderem Verfahren zum Einbauen eines geeigneten passivierenden Materials in eine Dielektrikumsschicht mit großer Dielektrizitätskonstante, z. B. von einer HK/MG-Elektrodenstruktur eines CMOS-Transistorelements, um Punktdefekte zu passivieren, die während der Abscheidung des Materials mit großer Dielektrizitätskonstante erzeugt werden. In einigen Ausführungsformen der vorliegenden Erfindung kann die Dielektrikumsschicht mit großer Dielektrizitätskonstante über einer Halbleiterschicht einer Halbleitervorrichtung unter Verwendung eines geeigneten Materialabscheidungsprozesses gebildet werden, wie z. B. eines Atomlagenabscheidungsprozesses (ALD-Prozess = atomic layer deposition process). Bei einem ALD-Prozess kann eine Vielzahl selbstbeschränkender Materialabscheidungszyklen durchgeführt werden, während denen eine Oberfläche einem gasförmigen Precursormaterial ausgesetzt sein kann, so dass die Dicke einer gegebenen Schicht unter Bildung einer Vielzahl konformer Materialsubschichten schrittweise zunimmt. In vielen Fällen kann ein jeder der selbstbeschränkenden Materialabscheidungszyklen eine Abfolge von Puls-/Reinigungsschritten (pulse/purge steps) umfassen, wie z. B.:
    • 1) einen ersten Puls-Schritt zum in-Kontakt-bringen einer Oberfläche, auf der die Materialschicht zu bilden ist, mit einem gasförmigen Precursor, wobei eine Materialkomponente des gasförmigen Precursor durch eine thermische Zerlegung mit der Oberfläche eine Bindung eingehen kann. Der gasförmige Precursor kann eine Materialkomponente der eventuellen Materialschicht umfassen, wie z. B. eine geeignete organometallische und/oder inorganische Komponente und dergleichen;
    • 2) ein erster Reinigungs- oder Evakuierungsschritt der Reaktionskammer, um die Reaktionsnebenprodukte und auch das nicht reagierte gasförmige Precursormaterial des ersten Puls-Schritts zu entfernen;
    • 3) einen zweiten Puls-Schritt zum in-Kontakt bringen der Oberfläche des während des ersten Puls-Schritts abgeschiedenen Materials mit einem geeigneten Oxidationsmittel, wie z. B. Wasser oder Ozon, um die Oberfläche für eine weitere Reaktion mit dem gasförmigen Precursor während eines nachfolgenden Materialabscheidezyklus vorzubereiten; und
    • 4) einen zweiten Reinigungs- oder Evakuierungsschritt der Reaktionskammer, um das Oxidatonsmittel zu entfernen.
  • Der gasförmige Precursor kann eine Materialkomponente der abzuscheidenden Materialschicht umfassen, wie vorangehend erläutert wurde. Wenn das Dielektrikumsmaterial mit großer Dielektrizitätskonstante beispielsweise aus Hafniumdioxid und dergleichen gebildet ist, kann der während des ersten Puls-Schrittes in die Reaktionskammer „gepulste” gasförmige Precursor gemäß einigen Ausführungsformen Hafniumtetrachlorid (HfCl4) umfassen. Die Reaktionstemperatur, bei der sich das Material des gasförmigen Precursor, z. B. Hafniumtetrachlorid, thermisch zersetzt und an die freiliegende Oberfläche bindet, kann des Weiteren durch Steuern der Temperaturen von 1) der Reaktionskammer und/oder 2) der Oberfläche, auf die die Materialschicht abzuscheiden ist (beispielsweise die Substratoberfläche) und/oder 3) des speziell verwendeten gasförmigen Precursor gesteuert werden.
  • In einigen anschaulichen Ausführungsformen der vorliegenden Erfindung kann ein geeignetes passivierendes Material, wie z. B. Fluor oder Chlor, in die Dielektrikumsschicht mit großer Dielektrizitätskonstante eingebaut werden, während die Materialschicht durch den ALD-Prozess abgeschieden wird. Der gasförmige Precursor, der zum Abscheiden der mehreren verschiedenen Subschichten der Dielektrikumsschicht mit großer Dielektrizitätkonstante verwendet wird, wie vorangehend beschreiben ist, kann wenigstens in einigen Ausführungsformen als erster gasförmiger Precursor einer ALD-Abscheidungsumgebung bereitgestellt werden. Eines der oben genannten passivierenden Materialien kann ferner in einem zweiten gasförmigen Precursor vorgesehen sein und der zweite gasförmige Precursor kann mit dem ersten gasförmigen Precursor kombiniert werden, um eine modifizierte Abscheidungsumgebung zu erzeugen. Auf diese Art kann dementsprechend wenigstens eine bestimmte Menge des passivierenden Materials des zweiten gasförmigen Precursor als eine Komponente der Dielektrikumsschicht mit großer Dielektrizitätskonstante bereitgestellt werden. In den anschaulichen Ausführungsformen, in denen das passivierende Material z. B. Fluor umfasst, kann der zweite gasförmige Precursor z. B. Stickstofftrifluorid (NF3) oder Wasserstofftetrafluorid (HF4) oder dergleichen umfassen. Es wird jedoch angemerkt, dass andere Fest- oder Flüssigverbindungen verwendet werden können, die zum Bilden weiterer gasförmiger Precursor angepasst sind, die z. B. Fluor- oder Chlor-Verbindungen umfassen und die in dem speziellen Temperaturbereich reaktiv sind, der mit den Anforderungen an die Reaktionstemperatur des speziellen ALD-Prozesses übereinstimmt.
  • Bei Anwendung der oben beschriebenen Vorgehensweise mit gasförmigen Precursorn kann die Menge und/oder Konzentration des in die Dielektrikumsschicht mit großer Dielektrizitätskonstante eingebauten passivierenden Materials gegenüber den oben genannten bekannten Implantationsverfahren auf eine sehr gut steuerbare Weise abgestimmt (tuned) oder angepasst werden. Z. B. kann ein beliebiger oder mehrere der während des ALD-Prozesses verwendeten unterschiedlichen Parameter derart angepasst werden, dass die Zusammensetzung der Dielektrikumsschicht mit großer Dielektrizitätskonstante abgestimmt wird, wie z. B. die Reaktionstemperatur und/oder der Kammerdruck und/oder die Flussraten der verschiedenen gasförmigen Precursor.
  • Es wird weiterhin angemerkt, dass der oben beschriebene Prozess derart angepasst werden kann, dass das passivierende Material nur in bestimmte Subschichten der gesamten Dielektrikumsschicht mit großer Dielektrizitätskonstante eingebaut wird. Der zweite gasförmige Precursor kann z. B. in einigen Ausführungsformen nur während des ersten von mehreren selbstbeschränkenden Abscheidungszyklen des ALD-Prozesses verwendet und nachfolgend unterbrochen werden, so dass nur der erste gasförmige Precursor in der Abscheidungsumgebung vorhanden ist. In anderen Ausführungsformen kann ein Verwenden des zweiten gasförmigen Precursor verzögert sein bis eine oder mehrere Subschichten der Dielektrikumsschicht mit großer Dielektrizitätskonstante lediglich auf Basis der Verwendung des ersten gasförmigen Precursor abgeschieden sind. In wieder anderen Ausführungsformen kann der zweite gasförmige Precursor abwechselnd verwendet werden und durch Unterbrechungen in konsekutiven Gruppen von Materialabscheidungszyklen vorgesehen sein. Jede alternierende Gruppe kann entweder aus einem Abscheidungszyklus oder einer Vielzahl von konsekutiven Zyklen zusammengesetzt sein. Es wird jedoch angemerkt, dass die vorangehend beschriebenen Abscheidungszyklen und Subschichtkombinationen lediglich von beispielhafter Natur sind und nicht als die vorlegende Erfindung beschränkend auszulegen sind.
  • Darüber hinaus können die freiliegenden Oberflächen in einigen Ausführungsformen während eines oder mehrerer der Puls-Schritte des ALD-Prozesses einer gasförmigen Behandlungsumgebung ausgesetzt sein, wobei der erste gasförmige Precursor zeitweise unterbrochen, aber der zweite gasförmige Precurser weiterhin vorhanden sein kann. Durch die der gasförmige Behandlungsumgebung ausgesetzten freiliegenden Oberflächen können an der Oberfläche vorhandenen Punktdefekte, wie z. B. ungesättigte Bindungen und dergleichen, passiviert werden, ohne dass ein Material der Dielektrikumsschicht mit großer Dielektrizitätskonstante abgeschieden wird. Manchmal können z. B. Punktdefekte an oder nahe der Grenzfläche der Dielektrikumsschicht mit großer Dielektrizitätskonstante und der darunter liegenden Zwischenschicht, die auf der Halbleiterschicht einer Vorrichtung gebildet ist, vorhanden sein, wie vorangehend beschrieben ist. In einigen Ausführungsformen kann dementsprechend die Oberfläche der Zwischenschicht der gasförmigen Behandlungsumgebung ausgesetzt sein, so dass auf oder nahe der Oberfläche der Zwischenschicht angeordnete Punktdefekte vor der Durchführung des anfänglichen selbstbeschränkenden Materialabscheidungszyklus, insbesondere vor Bildung der anfänglichen Subschicht der Dielektrikumsschicht mit großer Dielektrizitätskonstante, passiviert werden. Es wird weiterhin angemerkt, dass während des ALD-Prozesses eine jede oder mehrere der Subschichten der Dielektrikumsschicht mit großer Dielektrizitätskonstante der gasförmigen Behandlungsumgebung ausgesetzt sein kann.
  • Im Folgenden werden die 2a bis 2e, 3a bis 3e, 4 und 5, mittels welchen einige der anschaulichen Ausführungsformen der vorliegenden Erfindung schematisch dargestellt sind, detaillierter beschrieben. Es wird angemerkt, dass, wenn zutreffend, die in der Beschreibung der verschiedenen, in den anschaulichen Ausführungsformen der 2a bis 2e, 3a bis 3e und 4 bis 5 gezeigten Elemente verwendeten, Bezugszeichen im Wesentlichen den Bezugszeichen entsprechen können, die im Hinblick auf die Beschreibung der entsprechenden, in den 1a bis 1d dargestellten Elemente, verwendet wurden. Die entsprechenden unterschiedlichen Bezugszeichen unterscheiden sich lediglich in der ersten Ziffer, die, sofern passend, an die Numerierung der Figuren angepasst ist. Die Halbleiterschicht „102” entspricht beispielsweise der Halbleiterschicht „202”, „302”, „402” und „502”. Die Dielektrikumsschicht mit großer Dielektrizitätskonstante „104” entspricht z. B. den Dielektrikumsschichten mit großer Dielektrizitätskonstante „204”, „304”, „404”, und „504” und so weiter. Mit den Bezugszeichen werden also einige Elemente der vorliegenden Erfindung bezeichnet, die in den 2a bis 2e, 3a bis 3e und 4 bis 5 dargestellt sind, jedoch in der folgenden Beschreibung nicht mehr im Detail beschrieben werden. Es wird angemerkt, dass in diesen Fällen die nicht im Hinblick auf die 2a bis 2e, 3a bis 3e und 4 bis 5 im Detail beschriebenen Bezugszeichen im Wesentlichen ihren ähnlich nummerierten Gegenstücken entsprechen, in den 1a bis 1d dargestellt und in der zugehörigen Beschreibung beschrieben sind.
  • Es wird weiterhin angemerkt, dass, falls nicht anderweitig im Speziellen angemerkt, eine relative Bezeichnung hinsichtlich einer in der nachfolgenden Beschreibung verwendeten Anordnung oder Richtung, wie z. B. „oberer”, „unterer”, „über”, „unter”, „neben”, „auf”, „darunter”, „darüber”, „unten”, „oben”, „Boden”, „vertikal”, „horizontal” und dergleichen, im Sinne der geläufigen Bedeutung entsprechend der Darstellung der Komponenten oder Elemente in den entsprechenden Figuren zu verstehen ist. Im Hinblick auf die schematische Querschnittsansicht der in 1a dargestellten Halbleitervorrichtung 100 wird angemerkt, dass die Dielektrikumsschicht mit großer Dielektrizitätskonstante 104 „über” der Zwischenschicht 103 angeordnet ist, wohingegen, in speziellen Fällen, die Dielektrikumsschicht mit großer Dielektrizitätskonstante 104 „auf” der Zwischenschicht 103 entsprechend Konfigurationen angeordnet sein kann, in denen keine andere Schicht oder Schichten oder Strukturen dazwischen gelegt sind. Ähnlich dazu wird angemerkt, dass das Substrat 101 „unter” der Halbleiterschicht 102 oder „unterhalb” der Halbleiterschicht 102 angeordnet sein kann.
  • 2a zeigt schematisch eine Halbleitervorrichtung 200 während einer frühen Herstellungsphase, wobei eine Zwischenschicht 203, wie z. B. Siliziumdioxid oder Siliziumoxinitrid oder dergleichen, über einer Halbleiterschicht 202 gebildet sein kann, die Halbleiterschicht 202 ein Material auf der Basis von Silizium oder dergleichen aufweisen kann. Es wird angemerkt, dass die Halbleitervorrichtung 200 ferner ein Substrat aufweisen kann, wie z. B. das in 1a gezeigte Substrat 101, obwohl dies nicht in 2a dargestellt ist. Die Halbleiterschicht 202 kann auf oder als Teil von einem im Wesentlichen kristallinen Substratmaterial (nicht dargestellt) gebildet sein. Alternativ kann die Halbleiterschicht 202 auf einer vergrabenen isolierenden Schicht (nicht dargestellt) gebildet sein, wenn eine Silizium-auf-Isolator-Vorrichtungsarchitektur (SOI Vorrichtungsarchitektur; silicon-on-insulator device architecture) verwendet wird. Die Zwischenschicht 203 kann eine relativ dünne Schicht, beispielsweise in der Größenordnung von 0,4 nm bis 0,6 nm (4 bis 6 Ångström) darstellen und kann durch eine oder mehrere bekannte Techniken gebildet werden, wie z. B. durch eine chemische Oxidationsbehandlung, eine thermische Oxidationsbehandlung oder sogar durch geeignet ausgebildete Materialabscheidungsprozesse.
  • Gemäß der in 2a dargestellten anschaulichen Ausführungsform kann die Halbleitervorrichtung 200 vor einer Durchführung eines selbstbeschränkenden Atomlagenabscheidungsprozesses (ALD-Prozess) einer gasförmigen Behandlungsumgebung 250 ausgesetzt sein, um eine Schicht aus dielektrischem Material mit hoher Dielektrizitätskonstante zu bilden wie im Hinblick auf die 2b bis 2e nachstehend beschrieben ist. In einigen anschaulichen Ausführungsformen ist die gasförmige Behandlungsumgebung 250 zum Passivieren von Punktdefekten angepasst, wie z. B. von ungesättigten Bindungen und dergleichen, die an oder nahe zu der Oberfläche 203s der Zwischenschicht 203 vorhanden sein können. In einigen Ausführungsformen kann die gasförmige Behandlungsumgebung 250 u. a. ein geeignetes passivierendes Material umfassen, das für seine Eigenschaft zur Sättigung von Grenzflächenzuständen an der Oberfläche 203s bekannt ist, wie z. B. Fluor oder Chlor oder dergleichen. Die gasförmige Behandlungsumgebung 250 kann ferner z. B. einen gasförmigen Precursor aufweisen, der im wesentlichen ähnlich dem Precursor sein kann, der während des nachfolgend durchgeführten ALD-Prozesses verwendet wird, wie nachstehend beschrieben ist. In der gasförmigen Behandlungsumgebung 250 werden in einem oberen Bereich 203u der Zwischenschicht 203 vorhandene Punktdefekte passiviert, wie obenstehend beschrieben ist.
  • 2b zeigt die illustrative Halbleitervorrichtung aus 2a während eines anfänglichen Materialabscheidungszyklus 240 eines ALD-Prozesses. Eine anfängliche Subschicht 230 einer Dielektrikumsschicht mit großer Dielektrizitätskonstante 204 (vgl. 2e) kann gemäß der Darstellung in 2b über der Zwischenschicht 203 gebildet werden, wobei ein oberer Bereich 203u der Zwischenschicht 203 vorangehend der gasförmigen Behandlungsumgebung 250 ausgesetzt wurde. In einigen Ausführungsformen kann ein erster Puls-Schritt des Materialabscheidungszyklus 240 eine Abscheidungsumgebung hervorrufen, die einen ersten gasförmigen Precursor 240a umfasst, der u. a. eine Materialkomponente der Subschicht 230 der Dielektrikumsschicht mit großer Dielektrizitätskonstante 204 aufweisen kann, die über der Zwischenschicht 203 auszubilden ist. In einigen Ausführungsformen kann die Subschicht 203 z. B. Hafniumdioxid aufweisen oder aus Hafniumdioxid hergestellt sein, wobei in diesem Fall der erste gasförmige Precursor 240 Hafniumtetrachlorid umfassen kann. Es sind jedoch auch andere Materialien bezüglich der Subschicht und des gasförmigen Precursor denkbar, die im Rahmen der vorliegenden Erfindung eingesetzt werden können.
  • Wenigstens in einigen Ausführungsformen kann die während des ersten Puls-Schrittes des Materialabscheidungszyklus 240 hervorgerufene Abscheidungsumgebung modifiziert werden, so dass dieser einen zweiten gasförmigen Precursor 240b umfasst. Der zweite gasförmigen Precursor 240b kann u. a. ein geeignetes passivierendes Material, beispielsweise Fluor oder Chlor, umfassen, dass zum Passivieren von Punktdefekten angepasst ist, die während des Materialscheidungszyklus 240 in der Subschicht 230 entstanden sein können. In einigen anschaulichen Ausführungsformen kann der zweite gasförmige Precursor 230b Stickstofftrifluorid oder Wasserstofftetrafluorid umfassen, wenn das passivierende Material z. B. Fluor aufweist. In anderen anschaulichen Ausführungsformen kann der zweite gasförmige Precursor 240b im Wesentlichen der gasförmigen Behandlungsumgebung 250 entsprechen, die vorangehend mit Bezug auf 2a beschrieben ist.
  • Während des ersten Puls-Schrittes des Materialabscheidungszyklus 240 kann die Menge und Konzentration des passivierenden Materials, das in die Subschicht 230 eingebunden wird, effektiv durch „Einstellen” oder „Abstimmen” von wenigstens einem der verschiedenen Parameter der Abscheidungsumgebung gesteuert werden, die die Kombination des ersten gasförmigen Precursor und des zweiten gasförmigen Precursor 240a, 240b umfasst. In einigen Ausführungsformen kann z. B. die Reaktionstemperatur, die unter anderem die Temperatur der Reaktorkammer und/oder die Oberflächentemperatur der Halbleitervorrichtung 200 und/oder die Temperaturen der ersten und zweiten gasförmigen Precursor 240a, 240b umfassen kann, gezielt eingestellt werden, so dass die gewünschte Konzentration von passivierendem Material in der Subschicht 230 erreicht wird. In anderen Ausführungsformen kann der Druck der Reaktionskammer geeignet angepasst werden oder die kombinierten und/oder individuellen Flussraten des ersten und zweiten gasförmigen Precursor 240a, 240b können entsprechend gesteuert werden. Darüber hinaus kann die Menge und Konzentration des passivierenden Materials in der Subschicht 230 durch ein kontrolliertes Anpassen von einer beliebigen Kombination der vorangehend genannten Parameter der Abscheidungsumgebung erhalten werden.
  • 2c zeigt schematisch die Halbleitervorrichtung 200 aus 2b nach zusätzlichen Materialabscheidungszyklen des ALD-Prozesses, wobei die zusätzlichen Subschichten 231, 232 und 233 gebildet wurden. In der anschaulichen Ausführungsform gemäß 2c können die Subschichten 231 bis 233 auch eine geeignete Menge an passivierendem Material aufweisen, um die Punktdefekte, ähnlich wie im Falle der Subschicht 230, zu passivieren. Die zur Bildung der Subschichten 231 bis 233 verwendete Abscheidungsumgebung kann dementsprechend gemäß einigen Ausführungsformen auch eine Mischung von gasförmigen Precursor umfassen, wie z. B. aus den ersten und zweiten gasförmigen Precursor 240a und 240b, wie vorangehend beschrieben ist. Die verschiedenen Parameter der Abscheidungsumgebungen, die zum Bilden der Subschichten 231 bis 233 verwendet werden, können ferner in einigen Ausführungsformen in einer Weise eingepasst werden, wie vorangehend zur Bildung der Subschicht 230 verwendet wurde, wobei die Subschichten 231 bis 233 mit im Wesentlichen der gleichen Menge und Konzentration an passivierendem Material bereitgestellt werden. In anderen Ausführungsformen können jedoch ein oder mehrere der unterschiedlichen Parameter von einer Subschicht zur anderen in unterschiedlicher Weise angepasst werden, so dass ein oder mehrere der Subschichten 231 bis 233 mit einer individuell „eingestellten” Menge und Konzentration an passivierendem Material gebildet werden, die von Schicht zu Schicht variieren kann.
  • Die Halbleitervorrichtung 200 kann gemäß der Darstellung in 2c einem weiteren Materialabscheidungszyklus 244 ausgesetzt werden, so dass eine Subschicht 234 gebildet wird. In der in 2c dargestellten Ausführungsform umfasst die Abscheidungsumgebung während des ersten Puls-Schrittes des Materialabscheidungszyklus 244 einen ersten gasförmigen Precursor 244a, der im Wesentlichen gemäß dem ersten gasförmigen Precursor 240a ausgebildet sein kann und beispielsweise Hafniumtetrachlorid umfassen kann, wie vorangehend im Hinblick auf die Subschicht 230 beschrieben ist. Im Unterschied zu dem Materialabscheidungszyklus 240 wird jedoch in einigen Ausführungsformen ein zweiter gasförmiger Precursor, z. B. mit einem geeignetem passivierenden Material, nicht während des Materialabscheidungszyklus 244 verwendet. Dementsprechend kann die Subschicht 234 der Dielektrikumsschicht mit großer Dielektrizitätskonstante 204 (vgl. 2e) im wesentlichen ohne die Gegenwart von passivierendem Material gebildet werden, obwohl eine geringe Restmenge oder Spur von unabsichtlich in der Reaktorkammer nach dem zweiten Reinigungsschritt eines vorangegangenen Materialabscheidungszyklus verbliebenem Material vorhanden sein kann. Während in 2c vier Subschichten 230 bis 234 dargestellt sind, die eine Menge an passivierendem Material aufweisen, wird weiterhin angemerkt, dass dies lediglich eine schematische Darstellung zeigt, da die Anzahl an Subschichten entsprechend spezifischer Vorrichtungs- und/oder Materialanforderungen variieren kann, wobei die Subschichten mit einer beispielsweise unter Verwendung einer Kombination von ersten und zweiten gasförmigen Precursor gebildeten Menge an passivierendem Material gebildet werden können.
  • 2d stellt schematisch die Halbleitervorrichtung 200 aus 2c in einer weiter fortgeschrittenen Herstellungsphase dar, nachdem zusätzliche Materialabscheidungszyklen des ALD-Prozesses durchgeführt wurden und über der Subschicht 234 zusätzliche Subschichten 235 und 236 gebildet wurden. Wie auch die Subschicht 234 können die zusätzlichen Subschichten 235, 236 in einer Abscheidungsumgebung gebildet werden, die keinen zweiten gasförmigen Precursor aufweist, insbesondere ohne eine im Wesentlichen speziell gesteuerte Menge an passivierendem Material. Daraufhin kann, wie in 2d gezeigt, eine Subschicht 237 während eines weiteren Materialabscheidungszyklus 247 des ALD-Prozesses gebildet werden. Die Subschicht 237 kann auch eine kontrollierte Menge an passivierendem Material aufweisen. Dementsprechend kann die während dem ersten Puls-Schritt des Materialabscheidungszyklus 247 verwendete Abscheidungsumgebung modifiziert werden, so dass dieser einen ersten gasförmigen Precursor 247a (beispielsweise mit einer Materialkomponente der Dielektrikumsschicht mit großer Dielektrizitätskonstante 204) und einen zweiten gasförmigen Precursor 247b (beispielsweise mit einem geeigneten passivierendem Material) umfasst, wie vorangehend beschrieben ist. Weiterhin kann die in die Subschicht 237 eingebundene Menge und Konzentration an passivierendem Material ähnlich zu der vorangehenden Beschreibung hinsichtlich der Subschichten 230 bis 233 abgestimmt werden. Alternativ kann sich die Menge und Konzentration des passivierenden Materials in der Subschicht 237 von der Menge und Konzentration der Subschichten 230 bis 233 unterscheiden, wie vorangehend beschrieben ist.
  • 2e zeigt schematisch die Halbleitervorrichtung 200 nach Abschluss des ALD-Prozesses, wobei gemäß eines anschaulichen Beispiels eine vollständige Dielektrikumsschicht mit großer Dielektrizitätskonstante 204 gebildet aus Subschichten 230 bis 239 über der Zwischenschicht 203 und der Halbleiterschicht 202 gebildet ist. Die anschauliche Dielektrikumsschicht mit großer Dielektrizitätskonstante 204 der vorliegenden Ausführungsform umfasst gemäß der Darstellung in 2e drei Unterbereiche 204a, 204b und 204c. Hierbei kann das Vorhandensein und/oder die Menge an passivierendem Material von einem Unterbereich zum anderen variieren. Der Unterbereich 204a kann z. B. die Subschichten 230 bis 233 umfassen, wobei eine jede davon eine kontrollierte Menge an passivierendem Material aufweist. Der Unterbereich 204b kann die Subschichten 234 bis 236 umfassen, wobei keine davon eine kontrollierte Menge an passivierendem Material aufweist. Die Subschichten 237 bis 239 des Unterbereichs 204c können, wie der Unterbereich 204a, auch eine kontrollierte Menge an passivierendem Material aufweisen. Darüber hinaus ist die in die verschiedenen Subschichten eingebundene Menge an passivierendem Material nicht unbedingt konstant, obwohl dies in wiederum anderen Anwendungen der Fall sein kann.
  • Es wird angemerkt, dass die Halbleitervorrichtung 200 in 2e nur schematisch dargestellt ist und die Anzahl und Materialeigenschaften von einem beliebigen der Unterbereiche von Vorrichtung zu Vorrichtung variieren kann. Darüber hinaus wird angemerkt, dass die Gesamtanzahl von Subschichten in der Dielektrikumsschicht mit großer Dielektrizitätskonstante 204 und in jedem der Unterbereiche 204a bis 204c in bedeutendem Maße variieren kann, obwohl in 2e nur zehn Subschichten (insbesondere die Subschichten 230 bis 239) schematisch dargestellt sind. In vielen Ausführungsformen kann die Anzahl an Subschichten wesentlich größer sein, beispielsweise in der Größenordnung von Dutzenden oder sogar Hunderten von Subschichten.
  • Nach Abschluss der Bildung der Dielektrikumsschicht mit großer Dielektrizitätskonstante 204 kann die weitere Verarbeitung der Vorrichtung fortgesetzt werden, beispielsweise durch Bilden einer Metallgateelektrodenmaterialschicht (nicht dargestellt), die ein oder mehrere der vorangehend beschriebenen Austrittsarbeitsmaterialien umfassen kann, über der Dielektrikumsschicht mit großer Dielektrizitätskonstante 204.
  • Die 3a bis 3e zeigen schematisch eine andere anschauliche Ausführungsform der vorliegenden Erfindung, wobei die im Hinblick auf die 2a bis 2e vorangehend beschriebenen unterschiedlichen Schritte in einer im Wesentlichen verschiedenen Gesamtsequenz durchgeführt werden können.
  • In 3a ist schematische eine Halbleitervorrichtung 300 dargestellt, die in vieler Hinsicht ähnlich ist zu der Halbleitervorrichtung 200 aus 2a. Es kann jedoch eine anfängliche Subschicht 330 während eines ersten Puls-Schrittes eines Materialabscheidungszyklus 340 über der Zwischenschicht 303 unter Verwendung einer Abscheidungsumgebung gebildet werden, der einen ersten gasförmigen Precursor 340a und jedoch nicht einen zweiten gasförmigen Precursor umfasst. Die anfängliche Subschicht 330 ist mit anderen Worten unter Verwendung eines ersten gasförmigen Precursor 340a gebildet, der eine Materialkomponente der Dielektrikumsschicht mit großer Dielektrizitätskonstante 304 (vgl. 3e) aufweist, jedoch keine kontrollierte Menge an passivierendem Material umfasst. Weiterhin können zusätzliche Materialabscheidungszyklen durchgeführt werden, um die zusätzlichen Subschichten 331 bis 333 zu bilden, wie in 3b dargestellt ist. Die zur Bildung der Subschichten 331 bis 333 verwendete Abscheidungsumgebung kann in einigen Ausführungsformen lediglich den ersten gasförmigen Precursor umfassen, insbesondere ohne den zweiten gasförmigen Precursor mit dem passivierenden Material aufzuweisen, so dass die Subschichten 331 bis 333 keine kontrollierte Menge an passivierendem Material aufweisen.
  • Die Halbleitervorrichtung 300 kann daraufhin einer gasförmigen Behandlungsumgebung 350 ausgesetzt werden, wie in 3b dargestellt ist, wobei die gasförmige Behandlungsumgebung 350 ein geeignetes passivierendes Material (beispielsweise ähnlich der gasförmigen Behandlungsatmosphäre 250 in 2a gemäß der vorangehenden Beschreibung) umfassen kann, um die an oder nahe der Oberfläche 333s der Subschicht 333 vorhandenen Punktdefekte zu passivieren. Die in einem oberen Bereich 333u der Subschicht 333 vorhandenen Punktdefekte können passiviert werden, während die Halbleitervorrichtung 300 der Behandlungsumgebung 350 ausgesetzt ist, wie vorangehend beschrieben ist.
  • 3c stellt schematisch die Halbleitervorrichtung aus 3b in einer weiter fortgeschrittenen Phase des ALD-Prozesses dar, der zur Bildung der Dielektrikumsschicht mit großer Dielektrizitätskonstante 304 (vgl. 3e) verwendet wird, wobei der ALD-Prozess unter Durchführen eines Materialabscheidungszyklus 344 zum Bilden der Subschicht 334 fortgesetzt wird. Die zur Bildung der Subschicht 334 verwendete Abscheidungsumgebung kann einen ersten gasförmigen Precursor 344a (mit einer Materialkomponente des dielektrischen Materials mit großer Dielektrizitätskonstante) und einem zweiten gasförmigen Precursor 344b (mit einem passivierenden Material) umfassen, wie in 3c dargestellt ist. Dadurch wird die Subschicht 334 mit einer kontrollierten Menge an passivierendem Material gebildet. Gemäß der vorangehenden Beschreibung kann die in die Subschicht 334 eingebaute Menge und Konzentration an passivierendem Material effektiv durch Steuern von wenigstens einem der verschiedenen Parameter angepasst werden, die zur Erzeugung der Abscheidungsumgebung während des ersten Puls-Schrittes des Materialabscheidungszyklus 344 verwendet werden.
  • Daraufhin können zusätzliche Subschichten 335 und 336 mit einer kontrollierten Menge an passivierendem Material mittels Verwenden eines ersten und zweiten gasförmigen Precursor gebildet werden, wie in 3d dargestellt ist. Die ersten und zweiten gasförmigen Precursor können z. B. den ersten und den zweiten gasförmigen Precursor 344a, 344b umfassen, die zur Bildung der Subschicht 334 verwendet werden. Über den Subschichten 330 bis 336 kann eine weitere Subschicht 337 während eines Materialabscheidungszyklus 346 auf Basis einer Abscheidungsumgebung gebildet werden, die nur den ersten gasförmigen Precursor 346a umfasst, wie in 3d dargestellt ist. Insbesondere weist hierbei die Abscheidungsumgebung nicht einen zweiten gasförmigen Precursor auf, so dass die Subschicht 337 keine speziell kontrollierte Menge an passivierendem Material aufweist, wie vorangehend beschrieben ist.
  • 3e stellt schematisch die anschauliche Halbleitervorrichtung 300 nach Abschluß des ALD-Prozesses dar, wobei eine vollständige Dielektrikumsschicht mit großer Dielektrizitätskonstante 304 über der Zwischenschicht 303 und der Halbleiterschicht 302 gebildet ist. Die spezielle Anzahl und Anordnung von Subschichten, die in 3e dargestellt ist, beispielsweise die Subschichten 330 bis 338, dient nur zur Veranschaulichung, wie vorangehend angemerkt wurde. Die tatsächliche Anzahl an zur Bildung der Dielektrikumsschicht mit großer Dielektrizitätskonstante 304 erforderlichen Subschichten kann abhängig von beispielsweise dem speziellen Typ an verwendetem Material mit großer Dielektrizitätskonstante, der gewünschten Gesamtdicke und dergleichen, in bedeutendem Maße variieren. Die weitere Verarbeitung der Vorrichtung kann anschließend fortgesetzt werden, wie vorangehend beschrieben wurde, beispielsweise durch Abscheiden von wenigstens einer Metallgateelektrodenmaterialschicht über der Dielektrikumsschicht mit großer Dielektrizitätskonstante 304.
  • Die 4 und 5 stellen schematisch Ausführungsformen der vorliegenden Erfindung dar, wobei unterschiedliche Anordnungen von Subschichten für die Bildung der Dielektrikumsschicht mit großer Dielektrizitätskonstante verwendet werden. Wie z. B. in der Halbleitervorrichtung 400 gemäß der Darstellung in 4 gezeigt ist, kann eine anschauliche Dielektrikumsschicht mit großer Dielektrizitätskonstante 404 eine alternierende Anordnung von Subschichten (oder alternierende Gruppen von Subschichten) aufweisen, wobei Subschichten mit einer kontrollierten Menge an passivierendem Material zwischen benachbarten Subschichten zwischengelegt sein können, die keine kontrollierte Menge an passivierendem Material aufweisen. Genauer gesagt können in einigen anschaulichen Ausführungsformen die Subschichten 430, 432, 434, 436 und 438 während Materialabschedungszyklen gebildet werden, die eine Abscheidungsumgebung auf Basis von lediglich einem ersten gasförmigen Precursor verwenden, wohingegen die alternierenden Subschichten 431, 433, 435, 437 und 439 unter Verwendung einer Abscheidungsumgebung gebildet werden können, die dahingehend modifiziert ist, dass sie den ersten gasförmigen Precursor und einen zweiten gasförmigen Precursor mit einem geeigneten passivierenden Material aufweist. Darüber hinaus kann die Zwischenschicht 403 einer gasförmigen Behandlungsumgebung ausgesetzt sein, die auch ein geeignetes passivierendes Material aufweist, so dass in einem oberen Bereich 403u der Zwischenschicht 403 vorhandene Punktdefekt auch vor einer Durchführung eines Atomlagenabscheidungsprozesses zur Bildung der Dielektrikumsschicht mit großer Dielektrizitätskonstante 404 passiviert werden können. Es wird angemerkt, dass wenigstens eine der Subschichten 430 bis 439 aus einer Mehrzahl von einzelnen Schichten gebildet sein kann, wie auf Grund der Parameter des speziellen ALD-Prozesses erforderlich sein kann.
  • Es wird auf die 5 Bezug genommen. Wie anhand der anschaulichen Halbleitervorrichtung 500 dargestellt ist, können die ersten Subschichten, beispielsweise die Subschichten 530 bis 535, der Dielektrikumsschicht mit großer Dielektrizitätskonstante 504 während Materialabscheidungszyklen eines ALD-Prozesses gebildet werden, der eine Abscheidungsumgebung auf Basis einer Kombination eines ersten und eines zweiten gasförmigen Precursor aufweist, insbesondere eine darin eingebaute speziell kontrollierte Menge und Konzentration an passivierendem Material aufweist. Nachdem eine gewünschte anfängliche Dicke 504i der Dielektrikumsschicht mit großer Dielektrizitätskonstante 504 gebildet wurde, wird die Verwendung des zweiten gasförmigen Precursor unterbrochen, so dass die verbleibende Dicke 504r (z. B. Subschichten 536 bis 538) im Wesentlichen ohne eine kontrollierte Menge an passivierendem Material gebildet werden können.
  • Wie aus der vorangehenden Beschreibung ersichtlich, werden verschiedene anschauliche Techniken zur Passivierung von Punktdefekte offenbart, die in einer Dielektrikumsschicht mit großer Dielektrizitätskonstante durch Einbinden eines passivierenden Materials in die Dielektrikumsschicht mit großer Dielektrizitätskonstante während des Materialabscheidungsprozesses passiviert werden. Es werden auch weiterhin Techniken zum Passivieren von Punktdefekten offenbart, die an oder nahe der Grenzfläche der Dielektrikumsschicht mit großer Dielektrizitätskonstante und einer darunterliegenden Zwischenschicht vorhanden sind.
  • Darüber hinaus wird angemerkt, dass die vorangehend beschriebenen Techniken in verschiedenen unterschiedlichen Integrationsschemata eingebunden sein können, die gemeinhin zur Bildung von Metallgateelektrodenstrukturen mit großer Dielektrizitätskonstante verwendet werden, z. B. können die vorangehend beschriebenen Techniken in einem Gate-First-Schema verwendet werden, wobei der Gateelektrodenmaterialstapel mit der Dielektrikumsschicht mit großer Dielektrizitätskonstante und dem Metallgateelektrodenmaterial über einer Halbleiterschicht vor einer Durchführung von Gatestrukturierungsaktivitäten gebildet werden kann. Die vorangehend beschriebenen Techniken können aber auch in Verbindung mit einem Gate-Last- oder Austauschgateschema verwendet werden, wobei ein Austauschgateelektrodenmaterialstapel gebildet wird, eine Austauschgatestruktur strukturiert wird, dann die Austauschgatestruktur entfernt und mit einer geeigneten HK/MG-Gatestruktur ersetzt wird, die die Dielektrikumsschicht mit großer Dielektrizitätskonstante und die Metallgateelektrode umfasst. Die vorangehend beschriebenen Verfahren können ferner auch in sogenannten „Hybridaustauschgatetechniken” verwendet werden, in denen der anfänglich gebildete Gateelektrodenmaterialstapel die gewünschte Dielektrikumsschicht mit großer Dielektrizitatskonstante und eine Dummy-Gateelektrodenmaterialsschicht (beispielsweise Polysilizium) umfasst, die dann zur Bildung einer Dummy-Gateelektrode strukturiert wird, wobei lediglich die Dummy-Gateelektrode hinsichtlich der Gatedielektrikumsschicht mit großer Dielektrizitätskonstante entfernt und mit einem geeigneten Metallgateelektrodenmaterial ersetzt wird.
  • Im Rahmen der vorliegenden Beschreibung werden Techniken zum Verbessern der Zuverlässigkeit von Halbleitervorrichtungen mit Gatedielektrikumsschichten mit großer Dielektrizitätskonstante bereitgestellt, wobei Punktdefekte während der Gatestapelbildung passiviert werden. Gemäß eines anschaulichen Verfahrens wird eine Mehrzahl von Materialabscheidungszyklen zum Bilden einer Dielektrikumsschicht mit großer Dielektrizitätskonstante über einem Halbleitermaterial durchgeführt und ein passivierendes Material wird in einen gasförmigen Precursor eingebracht, der während wenigstens einem der Mehrzahl von Materialabscheidungszyklen zum Bilden der Dielektrikumsschicht mit großer Dielektrizitätskonstante verwendet wird.

Claims (21)

  1. Verfahren, umfassend: Durchführen einer Mehrzahl von Materialabscheidungszyklen (240, 244, 247; 340, 344, 346) zum Bilden einer Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 505) über einem Halbleitermaterial (202; 302; 402; 502); und Einbringen eines passivierenden Materials in einen gasförmigen Precursor (240b, 247b; 344b), der zum Bilden der Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 504) während wenigstens einem der Mehrzahl von Materialabscheidungszyklen (240, 244, 247; 340, 344, 346) verwendet wird.
  2. Verfahren nach Anspruch 1, wobei ein jeder der Mehrzahl von Materialabscheidungszyklen (240, 244, 247; 340, 344, 346) einen selbstbeschränkenden Abscheidungszyklus eines Atomlagenabschreibungsprozesses darstellt.
  3. Verfahren nach Anspruch 1 oder 2, ferner umfassend ein Bilden einer Zwischenschicht (203; 303; 403; 503) über dem Halbleitermaterial (202; 302; 402; 502) und Bilden der Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 504) über der Zwischenschicht (203; 303; 403; 503).
  4. Verfahren nach Anspruch 3, ferner umfassend ein Aussetzen einer Oberfläche (203s) der Zwischenschicht (203) einer gasförmigen Behandlungsumgebung (250) vor dem Durchführen eines anfänglichen Materialabscheidungszyklus der Mehrzahl von Materialabscheidungszyklen (240, 244, 247), wobei die gasförmige Behandlungsumgebung (250) das passivierende Material umfasst.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das passivierende Material Fluor oder Chlor umfasst.
  6. Verfahren, umfassend: Bilden einer Schicht aus dieelektrischem Material mit großer Dielektrizitätskonstante (204; 304; 404; 504) über einer Halbleiterschicht (202; 302; 402; 502) einer Halbleitervorrichtung (200; 300; 400; 500) durch ein Durchführen eines Atomlagenabscheidungsprozesses, der eine Mehrzahl von selbstbeschränkenden Abscheidungszyklen (240, 244, 247; 340, 344, 346) umfasst, wobei das Durchführen eines jeden der Mehrzahl von selbstbeschränkenden Abscheidungszyklen (240, 244, 247; 340, 344, 346) ein Bilden einer Subschicht (230–239; 330–338; 430–439; 530–538) der Schicht aus dielektrischem Material mit großer Dielektrizitätskonstante (204; 304; 404; 504) umfasst, wobei das Bilden der Subschicht durch Aussetzen der Halbleitervorrichtung (200; 300; 400; 500) einer Abscheidungsumgebung umfasst, welche einen Fluss eines ersten gasförmigen Precursor (240a, 244a, 247a; 340a, 344a, 346a) umfasst, wobei der erste gasförmige Precursor (240a, 244a, 247a; 340a, 344a, 346a) eine Materialkomponente der Schicht aus dielektrischem Material mit großer Dielektrizitätskonstante (204; 304; 404; 504) aufweist; und Modifizieren der Abscheidungsumgebung während wenigstens einem der Mehrzahl von selbstbeschränkenden Abscheidungszyklen (240, 244, 247; 340, 344, 346), um einen Fluss eines zweiten gasförmigen Precursor (240b, 247b; 344b) zu umfassen, wobei der zweite gasförmige Precursor (240b, 247b; 344b) ein passivierendes Material aufweist.
  7. Verfahren nach Anspruch 6, während des Atomlagenabscheidungsprozesses ferner umfassend ein Unterbrechen des Flusses des ersten gasförmigen Precursor (340a), während des Atomlagenabscheidungsprozesses und ein in-Kontakt-Bringen einer Oberfläche (333s) von wenigstens einer der Subschichten (333) der Schicht aus dielektrischem Material mit großer Dielektrizitätskonstante (305) mit einer gasförmigen Behandlungsumgebung (344), die den zweiten gasförmigen Precursor (344b) aufweist.
  8. Verfahren nach Anspruch 6 oder 7, ferner umfassend ein Modifizieren der Abscheidungsumgebung während eines anfänglichen selbstbeschränkenden Abscheidungszyklus der Mehrzahl von selbstbeschränkenden Abscheidungszyklen (240, 244, 247; 340, 344, 346).
  9. Verfahren nach Anspruch 6 oder 7, ferner umfassend ein Modifizieren der Abscheidungsumgebung nach einem Durchführen eines anfänglichen selbstbeschränkenden Abscheidungszyklus der Mehrzahl von selbstbeschränkenden Abscheidungszyklen (240, 244, 247; 340, 344, 346).
  10. Verfahren nach einem der Ansprüche 6 bis 9, ferner umfassend ein alternierendes Bilden einer ersten Gruppe (430, 432, 434, 436, 438) von Subschichten und einer zweiten Gruppe (431, 433, 435, 437, 439) von Subschichten, wobei die erste Gruppe (430; 432, 434, 436, 438) von Subsschichten und die zweite Gruppe (431, 433, 435, 437, 439) von Subschichten wenigstens eine Subschicht aufweisen, wobei jede Subschicht der ersten Gruppe (430, 432, 434, 436, 438) von Subschichten unter Verwendung der modifizierten Abscheidungsumgebung gebildet wird, und wobei jede Subschicht der zweiten Gruppe (431, 433, 435, 437, 439) von Subschichten ohne Verwendung der modifizierte Abscheidungsumgebung gebildet wird.
  11. Verfahren nach einem der Ansprüche 6 bis 10, ferner umfassend ein Bilden einer Zwischenschicht (203; 303; 403; 503) über der Halbleiterschicht (202; 302; 402; 502) und ein Bilden der Schicht aus dielektrischem Material mit großer Dielektritzitätskonstante (204; 304; 404; 504) über der Zwischenschicht (203; 303; 403; 503).
  12. Verfahren nach Anspruch 11, ferner umfassend ein Aussetzten einer Oberfläche (203s) der Zwischenschicht (203) einer gasförmigen Behandlungsumgebung (250) vor dem Bilden der Schicht aus dielektrischem Material mit großer Dielektrizitätskonstante (204), wobei die gasförmige Behandlungsumgebung (250) den zweiten gasförmigen Precursor umfasst.
  13. Verfahren nach einem der Ansprüche 6 bis 12, wobei das dielektrische Material mit großer Dielektrizitätskonstante (204; 304; 404; 504) Hafniumdioxid und der erste gasförmige Precursor Hafniumtetrachlorid umfasst.
  14. Verfahren nach einem der Ansprüche 6 bis 13, wobei das passivierende Material Fluor oder Chlor umfasst.
  15. Verfahren nach einem der Ansprüche 6 bis 13, wobei das passivierende Material Fluor umfasst und der zweite gasförmige Precursor Stickstofftrifluorid oder Wasserstofftetrafluorid aufweist.
  16. Verfahren nach einem der Ansprüche 6 bis 15, ferner umfassend ein Kontrollieren einer Menge des passivierenden Materials, welches in die Schicht aus dielektrischem Material mit großer Dielektrizitätskonstante (204; 304; 404; 504) eingebaut wird, mittels Anpassen von wenigstens einem Prozessparameter der modifizierten Abscheidungsumgebung, die zum Durchführen von wenigstens einem der Mehrzahl von selbstbeschränkenden Abscheidungszyklen (240, 244, 247; 340, 344, 346) verwendet wird.
  17. Verfahren nach Anspruch 16, wobei das Anpassen des wenigstens einen Prozessparameters der modifizierten Abscheidungsumgebung ein Anpassen von einer Reaktionstemperatur und/oder eines Kammerdrucks und/oder einer Flussrate des ersten gasförmigen Precursor und/oder einer Flussrate des zweiten gasförmigen Precursor umfasst.
  18. Verfahren, umfassend: Bilden einer Zwischenschicht (203; 303; 403; 503) über einer Halbleiterschicht (202; 302; 402; 502) einer Halbleitervorrichtung (200; 300; 400; 500); Durchführen eines Atomlagenabscheidungsprozesses zum Abscheiden einer Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 504) über der Zwischenschicht (203; 303; 403; 503), wobei das Durchführen des Atomlagenabscheidungsprozesses ein Aussetzen der Halbleitervorrichtung (200; 300; 400; 500) einem ersten gasförmigen Precursor (240a, 244a, 247a; 340a, 344a, 346a) umfasst; Einbauen eines passivierenden Materials in die Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 504), wobei das Einbauen des passivierenden Materials ein Kombinieren eines zweiten gasförmigen Precursor (240b, 247b; 344b) mit dem ersten gasförmigen Precursor (240a, 244a, 247a; 340a, 344a, 346a) während wenigstens eines Abscheidungszyklus des Atomlagenabscheidungsprozesses umfasst; und Kontrollieren einer Menge an passivierendem Material, welche in die Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 504) eingebaut wird, wobei das Kontrollieren der Menge ein Anpassen von einer Reaktionstemperatur und/oder einem Kammerdruck und/oder einer Flussrate des ersten gasförmigen Precursor (240a, 244a, 247a; 340a, 344a, 346a) und/oder einer Flussrate des zweiten gasförmigen Precursor (240b, 247b; 344b) während des wenigstens einen Abscheidungszyklus umfasst.
  19. Verfahren nach Anspruch 18, wobei die Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 504) Hafniumdioxid und der erste gasförmige Precursor (240a, 244a, 247a; 340a, 344a, 346a) Hafniumtetrachlorid umfasst.
  20. Verfahren nach Anspruch 18 oder 19, wobei das passivierende Material Fluor und der zweite gasförmige Precursor (240b, 247b; 344b) Stickstofftrifluorid oder Wasserstofftetrachlorid umfasst.
  21. Verfahren nach einem der Ansprüche 18 bis 20, ferner umfassend ein Bilden einer Metallgateelektrodenmaterialschicht über der Dielektrikumsschicht mit großer Dielektrizitätskonstante (204; 304; 404; 504).
DE102013205068.2A 2012-04-04 2013-03-22 Verfahren zur Herstellung eines Gatedielektrikums einer Gateelektrode Expired - Fee Related DE102013205068B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/439,016 US8658490B2 (en) 2012-04-04 2012-04-04 Passivating point defects in high-K gate dielectric layers during gate stack formation
US13/439,016 2012-04-04

Publications (2)

Publication Number Publication Date
DE102013205068A1 true DE102013205068A1 (de) 2013-10-10
DE102013205068B4 DE102013205068B4 (de) 2018-06-28

Family

ID=49210067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013205068.2A Expired - Fee Related DE102013205068B4 (de) 2012-04-04 2013-03-22 Verfahren zur Herstellung eines Gatedielektrikums einer Gateelektrode

Country Status (6)

Country Link
US (1) US8658490B2 (de)
KR (1) KR101423752B1 (de)
CN (1) CN103367135B (de)
DE (1) DE102013205068B4 (de)
SG (1) SG193698A1 (de)
TW (1) TWI508189B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020120508A1 (de) 2020-05-15 2021-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und herstellungsverfahren

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196475B2 (en) * 2014-04-16 2015-11-24 GlobalFoundries, Inc. Methods for fabricating integrated circuits including fluorine incorporation
GB201420366D0 (en) * 2014-11-17 2014-12-31 Univ Liverpool Dielectric barrier layer
US10580643B2 (en) * 2016-02-16 2020-03-03 Applied Materials, Inc. Fluorination during ALD high-k, fluorination post high-k and use of a post fluorination anneal to engineer fluorine bonding and incorporation
US10629749B2 (en) * 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853903B1 (ko) 2001-03-20 2008-08-25 맷슨 테크놀로지, 인크. 비교적 높은 유전율을 갖는 코팅을 기판 상에 증착하는 방법
EP1485513A2 (de) * 2002-03-08 2004-12-15 Sundew Technologies, LLC Ald verfahren und vorrichtung
US7221586B2 (en) * 2002-07-08 2007-05-22 Micron Technology, Inc. Memory utilizing oxide nanolaminates
US7015088B2 (en) * 2002-12-31 2006-03-21 Texas Instruments Incorporated High-K gate dielectric defect gettering using dopants
KR101191222B1 (ko) * 2003-04-23 2012-10-16 아익스트론 인코포레이티드 트랜지언트 강화 원자층 증착
US20050153571A1 (en) * 2003-11-17 2005-07-14 Yoshihide Senzaki Nitridation of high-k dielectric films
US7055263B2 (en) * 2003-11-25 2006-06-06 Air Products And Chemicals, Inc. Method for cleaning deposition chambers for high dielectric constant materials
US20050252449A1 (en) * 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US7176039B1 (en) * 2004-09-21 2007-02-13 Novellus Systems, Inc. Dynamic modification of gap fill process characteristics
US7749879B2 (en) * 2006-08-03 2010-07-06 Micron Technology, Inc. ALD of silicon films on germanium
US7902018B2 (en) * 2006-09-26 2011-03-08 Applied Materials, Inc. Fluorine plasma treatment of high-k gate stack for defect passivation
US7763317B2 (en) * 2007-03-30 2010-07-27 Intel Corporation High K dielectric growth on metal triflate or trifluoroacetate terminated III-V semiconductor surfaces
US20100109098A1 (en) * 2008-11-06 2010-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Gate structure including modified high-k gate dielectric and metal gate interface
US8313994B2 (en) * 2009-03-26 2012-11-20 Tokyo Electron Limited Method for forming a high-K gate stack with reduced effective oxide thickness
US8071452B2 (en) 2009-04-27 2011-12-06 Asm America, Inc. Atomic layer deposition of hafnium lanthanum oxides
US8487292B2 (en) * 2010-03-16 2013-07-16 Sandisk 3D Llc Resistance-switching memory cell with heavily doped metal oxide layer
US9282097B2 (en) 2010-05-07 2016-03-08 Citrix Systems, Inc. Systems and methods for providing single sign on access to enterprise SAAS and cloud hosted applications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020120508A1 (de) 2020-05-15 2021-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor-gates und herstellungsverfahren

Also Published As

Publication number Publication date
KR101423752B1 (ko) 2014-08-01
TWI508189B (zh) 2015-11-11
US8658490B2 (en) 2014-02-25
CN103367135A (zh) 2013-10-23
CN103367135B (zh) 2016-03-02
SG193698A1 (en) 2013-10-30
US20130267086A1 (en) 2013-10-10
KR20130112777A (ko) 2013-10-14
TW201342487A (zh) 2013-10-16
DE102013205068B4 (de) 2018-06-28

Similar Documents

Publication Publication Date Title
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102009031155B4 (de) Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
DE102012209512B4 (de) Metall-Gate-Stapelbildung in Austausch-Gate-Technologie
DE10206148B4 (de) Verfahren zur Ausbildung einer Diffusionssperrschicht in einem pMOS-Bauteil
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102009047307B4 (de) Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102007004862B4 (de) Verfahren zur Herstellung von Si-Ge enthaltenden Drain/Source-Gebieten in Transistoren mit geringerem Si/Ge-Verlust
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE102014019363B4 (de) Verfahren zum herstellen einer halbleiterstruktur
DE112015006291T5 (de) Verfahren zur ONO-Stapel-Bildung
DE102012215988B4 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
DE102009006801B4 (de) Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation
DE102004048679B4 (de) Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE102019109861A1 (de) Gatestapel-Behandlung
DE102013205068B4 (de) Verfahren zur Herstellung eines Gatedielektrikums einer Gateelektrode
DE102008009086B3 (de) Verfahren zum Herstellen eines integrierten Schaltkreises
DE102009035418B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Abscheiden einer Hartmaske für das selektive epitaktische Aufwachsen
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102010063774B4 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102011005718B4 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102010064291A1 (de) Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE112013004226B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102009039419B4 (de) Verfahren zum Bearbeiten eines Gateelektrodenmaterialsystems unter Bewahrung der Integrität eines Gatestapels mit großem ε durch Passivierung mittels eines Sauerstoffplasmas und Transistorbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee