DE102014019363B4 - Verfahren zum herstellen einer halbleiterstruktur - Google Patents

Verfahren zum herstellen einer halbleiterstruktur Download PDF

Info

Publication number
DE102014019363B4
DE102014019363B4 DE102014019363.2A DE102014019363A DE102014019363B4 DE 102014019363 B4 DE102014019363 B4 DE 102014019363B4 DE 102014019363 A DE102014019363 A DE 102014019363A DE 102014019363 B4 DE102014019363 B4 DE 102014019363B4
Authority
DE
Germany
Prior art keywords
dielectric layer
phase
semiconductor structure
producing
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014019363.2A
Other languages
English (en)
Other versions
DE102014019363A1 (de
Inventor
c/o Taiwan Semiconductor Mfg. Lin Su-Horng
c/o Taiwan Semiconductor Mfg. Wu Lin-Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102014019363A1 publication Critical patent/DE102014019363A1/de
Application granted granted Critical
Publication of DE102014019363B4 publication Critical patent/DE102014019363B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren zum Herstellen einer Halbleiterstruktur (10), welches umfasst:Bilden einer dielektrischen Schicht (101) mit einer Dicke von 1 nm bis 3 nm über einem Substrat (100);Bilden einer Gate-Schicht (103) über der dielektrischen Schicht (101); undTransformieren eines Bereichs der dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung der dielektrischen Schicht (101) und thermische Behandlung.

Description

  • HINTERGRUND
  • Die Industrie für Halbleiter-integrierte Schaltungen (IC) hat ein schnelles Wachstum erfahren. Technologische Fortschritte bei IC-Materialien und Design haben Generationen von ICs erzeugt, bei denen jede Generation kleinere und komplexere Schaltungen als die vorangehende Generation aufweist. Diese Fortschritte haben die Komplexität bei Verarbeitung und Herstellung von ICs erhöht und, um diese Fortschritte zu verwirklichen, sind ähnliche Entwicklungen bei der IC-Verarbeitung und -Herstellung nötig.
  • Im Verlaufe der IC-Entwicklung hat sich die funktionelle Dichte (d.h. die Anzahl an miteinander verbundenen Bauelementen pro Chipfläche) im allgemeinen erhöht, während die Geometriegröße (d.h. die kleinste Komponente (oder Linie), die unter Verwendung eines Herstellungsverfahrens erzeugt werden kann) abgenommen hat. Dieses Verkleinerungsverfahren liefert im allgemeinen Vorteile durch Erhöhen der Produktionseffizienz und das Absenken assoziierter Kosten. Jedoch stellt eine solche Verkleinerung ebenfalls kritische Herausforderungen für die Herstellung und Verarbeitung von IC-Bauelementen mit Gate-Stapeln dar, wie eine Reduzierung einer effektiven/äquivalenten Oxid-Dicke (EOT), während ein Gate-Schwund unter Kontrolle gehalten wird. Ein IC-Bauelement mit Gate-Stapel ist beispielsweise aus der WO 2003/ 058 695 A1 bekannt. Ähnliche Vorrichtungen sind außerdem aus der DE 102 16 614 A1 , der US 2006 /0 040 483 A1 , der US 7 183 604 B2 und der US 8 476 155 B1 bekannt.
  • Demzufolge ist ein Verfahren zum Herstellen eines Halbleiterbauelements nötig, das sich an die oben genannten Probleme wendet.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Erscheinungen der vorliegenden Erfindung werden am besten verstanden aus der folgenden detaillierten Beschreibung, wenn sie mit den beiliegenden Figuren gelesen wird. Es wird erwähnt, dass, gemäß der Standardpraxis in der Industrie, zahlreiche Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der zahlreichen Merkmale zur Klarheit der Diskussion beliebig vergrößert oder verkleinert werden.
    • 1 und 2 zeigen Querschnittsansichten einer Halbleiterstruktur mit teilweise kristallisierter dielektrischer Gate-Schicht gemäß einigen Beispielen der vorliegenden Erfindung;
    • 3 und 4 zeigen Querschnittsansichten einer Halbleiterstruktur mit einem Metall-Gate mit teilweise kristallisierter dielektrischer Gate-Schicht gemäß einigen Beispielen der vorliegenden Erfindung;
    • 5 ist ein Diagramm, das die Beziehung zwischen Kristallphasenübergangstemperaturen bei unterschiedlichen dielektrischen Dicken zeigt;
    • 6 zeigt Vorgänge in einem Verfahren zum Herstellen einer Halbleiterstruktur mit einer teilweise kristallisierten dielektrischen Schicht gemäß einigen Beispielen der vorliegenden Erfindung;
    • 7 zeigt Vorgänge in einem Verfahren zum Herstellen einer Halbleiterstruktur mit einer teilweise kristallisierten dielektrischen Schicht gemäß einigen Beispielen der vorliegenden Erfindung;
    • 8 bis 12 zeigen Querschnittsansichten von Vorgängen in einem Verfahren zum Herstellen einer Halbleiterstruktur mit einer teilweise kristallisierten dielektrischen Schicht gemäß einigen Beispielen der vorliegenden Erfindung;
    • 13 zeigt Bedingungen der Mikrowellenfrequenz und der Leistung während eines Verlaufs eines Kristallphasentransformationsvorgangs gemäß einigen Beispielen der vorliegenden Erfindung;
    • 14 zeigt Bedingungen der Mikrowellenfrequenz und der Leistung während eines Verlaufs eines Kristallphasentransformationsvorgangs gemäß einigen Beispielen der vorliegenden Erfindung; und
    • 15 zeigt Bedingungen der Mikrowellenfrequenz und der Leistung während eines Verlaufs eines Kristallphasentransformationsvorgangs gemäß einigen Beispielen der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele unterschiedliche Beispiele oder Beispiele zum Implementieren unterschiedlicher Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Erfindung zu vereinfachen. Diese sind jedoch lediglich Beispiele und nicht als begrenzend beabsichtigt. Beispielsweise kann die Bildung eines ersten Merkmals über oder auf einem folgenden zweiten Merkmal in der Beschreibung Beispiele einschließen, bei denen die ersten und zweiten Merkmale in direktem Kontakt gebildet sind, und kann ebenfalls Beispiele einschließen, bei denen zusätzliche Merkmale zwischen den ersten und zweiten Merkmalen gebildet sind, so dass die ersten und zweiten Merkmale nicht in direktem Kontakt sein können. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung ist zum Zwecke der Vereinfachung und Klarheit und gibt selbst keine Beziehung zwischen den verschiedenen Beispielen und/oder Konfigurationen, die diskutiert werden, vor.
  • Ferner können räumlich relative Begriffe, wie „unterhalb“, „unten“, „unter“, „über“, „oberhalb“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um eine Beziehung eines Elements oder eines Merkmals zu einem oder mehreren anderen Element(en) oder Merkmal(en) zu beschreiben, wie es in den Figuren veranschaulicht ist. Die räumlich relativen Begriffe sind beabsichtigt, um unterschiedliche Ausrichtungen des Bauelements bei Verwendung oder Betrieb zusätzlich zu der in den Figuren gezeigten Ausrichtung zu umfassen. Die Vorrichtung kann anderweitig ausgerichtet sein (gedreht um 90° oder mit anderen Ausrichtungen), und die räumlich relativen Beschreiber, die hierin verwendet werden, können ebenfalls dementsprechend interpretiert werden.
  • Definition
  • Wie hierin verwendet, bezieht sich ein „Substrat“ auf einen elementaren Halbleiter einschließend Silizium oder Germanium in Kristall-, polykristalliner oder einer amorphen Struktur; einen Verbindungshalbleiter einschließend Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid; einen Legierungshalbleiter einschließend SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP und/oder GaInAsP; jedes andere geeignete Material; und/oder Kombinationen derselben. Ein „Substrat“ schließt hierin ebenfalls das Legierungshalbleitersubstrat mit einem SiGe-Gradientenmerkmal ein, bei dem sich die Si- und Ge-Zusammensetzung von einem Verhältnis an einer Stelle zu einem anderen Verhältnis an einer anderen Stelle des SiGe-Gradientenmerkmals ändert. Ein „Substrat“ schließt hierin ebenfalls ein gespanntes SiGe, gebildet über einem Siliziumsubstrat, ein. Ferner kann das „Substrat“ hierin ein Halbleiter auf Isolator sein, wie ein Silizium auf Isolator (SOI) oder ein Dünnschichttransistor (TFT).
  • Wie hierin verwendet, bezieht sich „k-Wert“ auf die relative Permittivität eines Materials bei Raumtemperatur unter einer Frequenz von 1 kHz. Die relative Permittivität eines Materials unter der obigen Bedingung ist ein Verhältnis des Ausmaßes der in einem Material durch eine beaufschlagte Spannung gespeicherten elektrischen Energie relativ zu derjenigen, die in einem Vakuum gespeichert wird. Mit anderen Worten ist dies ebenfalls das Verhältnis der Kapazität eines Kondensators unter Verwendung dieses Materials als ein Dielektrikum, verglichen mit einem ähnlichen Kondensator, der ein Vakuum als sein Dielektrikum hat. Unter der obigen Bedingung weist Siliziumdioxid einen k-Wert von 3,9 auf. Der „high k-Wert“ und/oder der „higher k-Wert“, der in der vorliegenden Erfindung angesprochen wird, bezieht sich auf den k-Wert von größer als 3,9. In ähnlicher Weise bezieht sich der „low k-Wert“ und/oder „lower k-Wert“, der in der vorliegenden Erfindung angesprochen wird, auf den k-Wert, der kleiner oder gleich ist als 3,9.
  • Wenn hierin verwendet, bezieht sich eine „high k-dielektrische Schicht“ auf eine high k-dielektrische Schicht, einschließend Hafniumoxid (HfO2), Hafniumsiliziumoxid (HfSiO), Hafniumsiliziumoxynitrid (HfSiON), Hafniumtantaloxid (HfTaO), Hafniumtitanoxid (HfTiO), Hafniumzirconiumoxid (HfZrO), Metalloxide, Metallnitride, Metallsilikate, Übergangsmetalloxide, Übergangsmetallnitride, Übergangsmetallsilikate, Oxynitride von Metallen, Metallaluminate, Zirkoniumsilikat, Zirkoniumaluminat, Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Zirkoniumoxid, Titanoxid, Aluminiumoxid, Hafniumdioxid-Aluminiumoxid-Legierung (HfO2-Al2O3), andere geeignete high k-dielektrische Materialien und/oder Kombinationen derselben.
  • Wenn hierin verwendet, bezieht sich eine „Gate-Schicht“ auf ein Gate, das aus dielektrischem Material zusammengesetzt ist, wie Silizium enthaltenden Materialien einschließend polykristallines Silizium, Siliziumnitrid, Siliziumoxynitrid und Siliziumcarbid; Germanium enthaltenden Materialien; anderen geeigneten dielektrischen Materialien; und/oder Kombinationen derselben. Eine „Gate-Schicht“ bezieht sich hierin ebenfalls auf ein Gate, das aus leitfähigem Material zusammengesetzt ist, wie Aluminium, Kupfer, Wolfram, Titan, Tantal, Titannitrid, Tantalnitrid, Nickelsilicid, Kobaltsilicid, TaC, TaSiN, TaCN, TiAl, TiAlN, anderen geeigneten Materialien und/oder Kombinationen derselben.
  • Da eine Transistortechnologie von 40 nm- bis 28 nm-Knoten reicht, wird die Erfordernis für den k-Wert des Gate-Dielektrikums noch strenger, um die EOT zu bewahren und den Schwundstrom zu vermeiden, der einen hohen Energieverbrauch und verminderte Bauelementsverlässlichkeit verursacht. Beispielsweise ist Hafniumdioxid (HfO2) ein gut bekannter Kandidat, um Siliziumdioxid als das Gate-Dielektrikum in einem Bauteil der nächsten Generation zu ersetzen, mit einem k-Wert von 25. Jedoch bleibt die Erfordernis für einen noch höheren k-Wert bestehen, wenn der Transistor weiter einen Maßstab von 28 nm bis hinunter zu 20 nm- oder 16 nm-Knoten festlegt. Anstatt nach weiteren dielektrischen Materialien mit höherem k-Wert zu suchen, kann eine Änderung der Kristallphase eines dielektrischen Materials den k-Wert wesentlich erhöhen oder absenken. Beispielsweise besitzt ein amorphes HfO2 einen k-Wert von etwa 20, während ein kubisches HfO2 einen k-Wert von etwa 26 besitzt, und ein tetragonales HfO2 besitzt einen k-Wert von etwa 29. In diesem Zusammenhang kann man den k-Wert des Gate-Dielektrikums effektiv erhöhen, ohne die fundamentalen Materialien zu verändern, jedoch eine Phasenänderung des dielektrischen Materials induzieren.
  • Das abgeschiedene HfO2 kann in einer amorphen Phase sein. Ein Tempervorgang kann durchgeführt werden, um die kristalline Umlagerung des amorphen HfO2 zu induzieren und somit die Kristallinität desselben zu erhöhen. Beispielsweise kann eine HfO2-Schicht von 4,5 nm von einer amorphen Phase zu einer polykristallinen Phase durch Beaufschlagen eines Tempervorgangs bei 750°C transformieren. Ein Bauelement der nächsten Generation kann eine thermische Behandlung bei einer Temperatur im Bereich zwischen etwa 1.200 bis etwa 1.300°C erfordern, wohingegen ein normaler Gate-Stapel lediglich Temperaturen über etwa 800°C für lediglich einige wenige Millisekunden standhalten kann. Der Tempervorgang führt zu einer großen thermischen Herausforderung sowohl unter einer Mikro- als auch einer Makroperspektive. Mikroskopisch erzeugt der Heizvorgang (d.h. thermische Energieverfahren) Zwischenschichtdiffusionen in dem Gate-Stapel, insbesondere dann, wenn eine Metall-Gatestruktur mit dem high k-Gate-Dielektrikum zusammen vorliegt. Wenn Bauelemente mit Stapeln mit high k-Wert/Metall-Gate hergestellt werden, findet ein Ausgleich zwischen dem Bereitstellen ausreichender Energie zum Tempern der Schichten des Gate-Stapels und dem Verhindern einer Zwischenschichtdiffusion statt. Unter dem makroskopischen Gesichtspunkt induziert das Ungleichgewicht der thermischen Expansionskoeffizienten (CTE) zwischen unterschiedlichen Materialien Spannungen, die die Wafersenkungsprobleme als ein Ergebnis der Beaufschlagung einer hohen thermischen Spannung verschlimmern. Das Wafersenkungsproblem ist bei der erhöhten Wafergröße hervorspringender, beispielsweise bei einem 450 mm Wafer, der in der Technologie der nächsten Generation verwendet werden soll. Temperverfahren erfordern typischerweise höhere Temperaturen für bevorzugt längere Zeitdauern, während ein Erhalt der Funktionalität der Gate-Stapel niedrigere Temperaturen für kürzere Zeitdauern erfordert.
  • Insgesamt erzeugt ein Induzieren einer Kristallphasentransformation durch thermisches Erwärmen vorhersehbare Wafersenkungs- und Zwischenschichtdiffusionsprobleme. Einige Ausführungsformen der vorliegenden Erfindung stellen einen selektiven Erwärmungsvorgang bereit, bei dem lediglich eine vorbestimmte Schicht in der Halbleiterstruktur erwärmt wird und die Energie ausreichend ist, um eine Phasentransformation in der vorbestimmten Schicht zu erzeugen. In einigen Ausführungsformen wird eine Mikrowellenstrahlungsbehandlung mit spezifischen Frequenzbereichen an der Halbleiterstruktur beaufschlagt. Die spezifischen Frequenzbereiche werden ausgewählt, um Vibration und/oder Rotation der molekularen Bindungen der polaren Materialien (d.h. dielektrischen Materialien) in der Halbleiterstruktur zu induzieren.
  • In einigen Ausführungsformen der vorliegenden Erfindung wird eine Mikrowellenstrahlungsbehandlung in die Verarbeitungssequenz der Halbleitervorrichtungen eingeführt und wird an den Gate-Stapeln der Halbleitervorrichtungen beaufschlagt. Durch Beaufschlagen einer Mikrowellenstrahlungsbehandlung oszillieren elektromagnetische Wellen Moleküle eines Zielmaterials, einheitlich erwärmend das gesamte Volumen des Zielmaterials von innen (d.h. volumetrisches Erwärmen). Absorption der Mikrowellenenergie hängt stark von den intrinsischen Eigenschaften (z.B. einem dielektrischen Verlustfaktor) des Materials ab. Wenn auf eine bestimmte Mikrowellenfrequenz abgestimmt wird, wird die Mikrowellenenergie lediglich an der Zielschicht des Gate-Stapels absorbiert, während die anderen Schichten in dem Gate-Stapel unbeeinflusst bleiben.
  • 1 zeigt einen Gate-Bereich einer Halbleitertransistorstruktur 10 gemäß einigen Beispielen der vorliegenden Erfindung. Die Halbleitertransistorstruktur 10 schließt ein Substrat 100, eine high k-dielektrische Schicht 101 mit einer Dicke T von etwa 1 nm bis etwa 3 nm, positioniert über dem Substrat 100, und eine Gate-Schicht 103, angeordnet über der high k-dielektrischen Schicht 101, ein. Optional kann ein Seitenwandabstandshalter 105 den Gate-Stapel umgeben (d.h. einschließend wenigstens die high k-dielektrische Schicht 101 und die Gate-Schicht 103). Wie in 1 erkannt werden kann, sind mehrere Bereiche (101A, 101B, 101C) der high k-dielektrischen Schicht 101 kristallisiert, wohingegen andere Bereiche der high k-dielektrischen Schicht 101 entweder amorph sind oder bestimmte Nahordnungen aufweisen, die keine kristallinen Strukturen ausbilden. In einigen Beispielen kann jeder der kristallisierten Bereiche (101A, 101B, 101C) einzelkristallin oder polykristallin sein, und die in dem kristallisierten Bereich besetzte Fläche kann sich von einer oberen Fläche zu einer unteren Fläche der high k-dielektrischen Schicht 101 (wie Bereich 101A) ausbreiten, kann sich in der Mitte der high k-dielektrischen Schicht 101 (wie Bereich 101B) befinden, oder kann in Verbindung sein mit lediglich einer Fläche der high k-dielektrischen Schicht 101 (wie Bereich 101C). Die Form des kristallisierten Bereichs (101A, 101B, 101C) kann unregelmäßig sein, und die Größe jedes kristallisierten Bereichs hat keine Korrelation zueinander.
  • 2 zeigt einen Gate-Bereich einer Halbleitertransistorstruktur 20 gemäß einigen Beispielen der vorliegenden Erfindung. Elemente in 2, die die gleichen Zahlenbezeichnungen wie solche in 1 tragen, werden als die gleichen Elemente oder deren Äquivalente bezeichnet und werden hier aus Einfachheitsgründen nicht wiederholt. In 2 ist eine Grenzflächenschicht 107 zwischen der high k-dielektrischen Schicht und dem Substrat 100 positioniert. In einigen Beispielen ist die Grenzflächenschicht 107 das native Oxid des Substrats 100. In anderen Beispielen ist die Grenzflächenschicht 107 eine abgeschiedene Oxidschicht mit wenigen elektronischen Defekten, die eine gute Grenzfläche mit dem Substrat 100 bildet. In einigen Beispielen kann die Grenzflächenschicht 107 eine gewachsene SiO2-Schicht einschließen und/oder weiter SiON einschließen. Jedoch kann die Grenzflächenschicht 107 weggelassen werden, solange die Grenzfläche zwischen dem Substrat gebildet werden kann und die high k-dielektrische Schicht 101 eine normale elektrische Leistung des Bauelements nicht verschlechtert.
  • Wie in 2 erkannt werden kann, können kristallisierte Bereiche (101A, 101B, 101C) in der high k-dielektrischen Schicht 101 anstatt in der Grenzflächenschicht 107 gefunden werden. Obwohl in einigen Beispielen die high k-dielektrische Schicht 101 und die Grenzflächenschicht 107 beide aus Isolator zusammengesetzt sind, sind die Polaritäten zwischen der high k-dielektrischen Schicht 101 und der Glanzflächenschicht 107 verschieden, und somit werden unterschiedliche Energiebanden durch die zwei Schichten absorbiert werden. Mit anderen Worten, eine bestimmte Mikrowellenfrequenz kann selektiv durch die dielektrische Schicht 101, jedoch nicht durch die Grenzflächenschicht 107, absorbiert werden, was das Auftreten eines selektiven Erwärmens in der high k-dielektrischen Schicht 101 verursacht. In einigen Beispielen ist die Grenzflächenschicht 107 amorph, und die high k-dielektrische Schicht 101 ist wenigstens teilweise kristallisiert.
  • In 2 besitzen die kristallisierten Bereiche (101A, 101B, 101C) in der high k-dielektrischen Schicht 101 mehr als eine Kristallstruktur. In einigen Beispielen ist der Bereich 101A kubisch, wohingegen die Bereiche 101B und 101C tetragonal sind. Jedoch können die kristallisierten Bereiche (101A, 101B, 101C) von der gleichen Kristallstruktur sein. In einigen Beispielen kann die high k-dielektrische Schicht 101 einheitlich kristallisiert sein, lediglich mit einer einzelnen tetragonalen Phase.
  • 3 zeigt einen Gate-Bereich einer Halbleitertransistorstruktur 30 mit einem Metall-gate gemäß einigen Beispielen der vorliegenden Erfindung. Elemente in 3, die die gleichen Zahlzeichen wie solche in 1 und 2 tragen, werden als die gleichen Elemente oder deren Äquivalente bezeichnet und werden hier aus Einfachheitsgründen nicht wiederholt. In 3 ist die Gate-Schicht 103 ein Metall-Gate, das wenigstens eine Gate-Füllmetallschicht 103B und eine Arbeitsfunktionsmetallschicht 103A einschließt. In einigen Beispielen ist die Halbleitertransistorstruktur 30 eine FinFET-Metall-Gate Struktur. Die Gate-Schicht 103 in 3 ist über einer Halbleiterfinne 113 und dem Substrat 100 positioniert. In einigen Beispielen kann die Gate-Schicht 103 ferner Auskleidungschichten, Zwischenschichten, Keimschichten, Haftschichten, Barriereschichten oder der gleich einschließen. Wenn beispielsweise ein P-artiges Arbeitsfunktionsmetall (P-Metall) für ein PMOS-Bauelement gewünscht wird, können TiN, WN oder W verwendet werden. Wenn auf der anderen Seite ein N-artiges Arbeitsfunktionsmetall (N-Metall) für NMOS-Bauelemente gewünscht wird, können TiAl, TiAlN oder TaCN verwendet werden. In einigen Beispielen kann das Metall-Gate dotierte leitfähige Metalloxidmaterialen einschließen.
  • Ein Zwischenschichtdielektrikum (ILD) 115 umgibt das Metall-Gate und ist auf der Halbleiterfinne 113 angeordnet. Wie zuvor diskutiert, obwohl die high k-dielektrische Schicht 101 und die ILD 115 beide aus Isolator zusammengesetzt sind, sind die Polaritäten zwischen der high k-dielektischen Schicht 101 und der ILD 115 unterschiedlich, und somit werden unterschiedliche Energiebanden durch die zwei Schichten absorbiert werden. Sich beziehend auf 3 ist ein horizontaler Teil der high k-dielektrischen Schicht 101 zwischen der Gate-Schicht 103 und der Halbleiterfinne 113 angeordnet, und ein vertikaler Teil der high k-dielektrischen Schicht 101 ist ebenfalls zwischen dem Seitenwandabstandshalter 105 und der Gate-Schicht 103 angeordnet. In einigen Beispielen können die kristallisierten Bereiche (schattierter Bereich in der high k-dielektrischen Schicht 101) über die gesamte high k-dielektrische Schicht 101 gebildet sein.
  • 4 zeigt einen Gate-Bereich einer Halbleitertransistorstruktur 40 mit einem Metall-Gate und einer FinFET Struktur gemäß einigen Beispielen der vorliegenden Erfindung. Elemente in 4, die die gleichen Zahlen Bezeichnungen wie solche in 1 bis 3 teilen, werden als die gleichen Elemente oder deren Äquivalente bezeichnet und hier aus Einfachheitsgründen nicht wiederholt. Da die kristallisierten Bereiche (schraffierte Fläche in der high k-dielektrischen Schicht 101) der high k-dielektrischen Schicht 101 durch selektiven Mikrowellenerwärmunsgvorgang gebildet werden, kann eine Zwischenschichtdiffusion in den Metall-Gate-Schichten mit feinen Dicken in der Größenordnung von einigen Nanometern verhindert werden.
  • 5 ist eine grafische log-log-Darstellung einer Beziehung zwischen der dielektrischen Dicke und der Kristallphasenübergangstemperatur (im Folgenden „Übergangstemperatur“). Drei Kurven sind in der Darstellung gezeigt, darstellend die oben erwähnte Beziehung in high k-dielektrischen Materialien aus HfO2, Zr0,5Hf0,5O2 bzw. ZrO2. Wie in 5 gezeigt ist, erreicht die Übergangstemperatur einen Sättigungswert, wenn die Dicke der dielektrischen Schicht größer als 1000 nm wird. In einem Beispiel ist die Übergangstemperatur von Masse-ZrO2 nahe an 1500 K, wohingegen eine ZrO2-Schicht von 20 nm eine Übergangstemperatur von etwa Raumtemperatur (300K) aufweist. In einem weiteren Beispiel ist die Übergangstemperatur von Masse-HfO2 mehr als 2000 K, wohingegen eine HfO2-Schicht von 2nm eine Übergangstemperatur von etwa Raumtemperatur aufweist. Wie in der log-log-Darstellung erkannt wird, liegt die Übergangstemperatur von Zr0,5Hf0,5O2 zwischen der ZrO2-Kurve und der HfO2-Kurve.
  • Sich beziehend auf 5 stellt die untere rechte Ecke der Darstellung einen dicken Film bei niedriger Temperatur dar. Die high k-dielektrischen Materialien aus HfO2, ZrO0,5Hf0,5O2 und ZrO2 besitzen unter diesen Bedingungen häufig monoklinische Kristallstruktur. Im Gegensatz dazu stellt die obere linke Ecke der Darstellung einen dünnen Film bei hoher Temperatur dar, und die high k-dielektrischen Materialien aus HfO2, ZrO0,5Hf0,5O2 und ZrO2 besitzen unter diesen Bedingungen tetragonale Kristallstrukturen. Da in dem Bauelement der nächsten Generation ein Gate-Dielektrikum von dünner als 2nm erfordert wird, wenn eine Temperatur, auferlegt auf die high k-dielektrische Schicht auf etwa 900 K, d.h. 627 Grad Celsius) angehoben wird, kann eine HfO2-Schicht von monoklin zu tetragonal transformiert werden, und eine Zunahme des k-Werts von 45% kann erwartet werden.
  • 6 zeigt Vorgangsweisen eines Verfahrens zum Herstellen einer Halbleiterstruktur. Das Verfahren schließt Vorgang 601 ausbildend eine dielektrische Schicht mit einer Dicke von etwa 1 nm bis etwa 3 nm über einem Substrat und Vorgang 603 ausbildend eine Gate-Schicht über der dielektrischen Schicht ein. Ein Transformungsvorgang 605, der einen Bereich der dielektrischen Schicht von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung und thermische Behandlung transformiert, illustriert in einem Kasten mit gepunkteter Umrandung, kann entweder vor oder nach dem Vorgang 603 ausbildend eine Gate-Schicht über der dielektrischen Schicht angewendet werden.
  • In einigen Ausführungsformen schließt der Vorgang 601 ausbildend eine dielektrische Schicht mit einer Dicke von etwa 1 nm bis etwa 3 nm über einem Substrat einen atomischen Schichtabscheidungsvorgang (ALD) mit Unterzyklen einer Hf-Quellenpulsierung und einer Sauerstoff-Quellenpulsierung (z.B. HfCl4 bzw. H2O) ein, um eine Hf-O-Schicht (z.B. HfOx, wie HfO2) zu bilden. Der ALD-Vorgang kann ein N-Trägergas einschließen und kann durch ein oder mehrere Spülverfahren zwischengeschaltet sein. Eine Spülung kann der Hafnium-Quellenpulsierung vor Einführen der Sauerstoff-Quellenpulsierung folgen. Eine Spülung kann ebenfalls der Sauerstoff-Quellenpulsierung folgen, wo Reaktionsprodukte und/oder überschüssige Reaktanten aus der Kammer ausgespült werden. In einigen Ausführungsformen kann jede geeignete Anzahl an Unterzyklen einer Hf-Quellenpulsierung und einer Sauerstoff-Quellenpulsierung angepasst werden, um eine HfO2-Schicht mit einer Dicke von etwa 1 nm bis etwa 3 nm Dicke zu bilden. In einigen Ausführungsformen ist die HfO2-Schicht, die durch einen ALD-Vorgang abgeschieden wird, amorph.
  • In einigen Ausführungsformen schließt der Vorgang 603 ausbildend eine Gate-Schicht über der dielektrischen Schicht ein Bilden eines Polysilizium-Gates oder eines Metall-Gates ein. Die Gate-Schicht kann durch herkömmliche Abscheidungs-Photolithographiemusterungs-und Ätzverfahren und/oder Kombinationen derselben gebildet werden. Die Abscheidungsverfahren können PVD, CVD, ALD, PECVD, RPCVD, MOCVD, Sputtern, Metallieren oder andere geeignete Verfahren und/oder Kombinationen derselben einschließen. Die Photolithographiemusterungsverfahren können Fotolackbeschichtung (z.B. spin-on-Beschichtungen), weiches Einbrennen, Maskenausrichtung, Exposition, Nachexpositionsbacken, Entwicklung des Photolacks, Spülen, Trocknen (z.B. hartes Backen), andere geeignete Verfahren und/oder Kombinationen derselben einschließen. Das Photolithographieexpositionsverfahren kann ebenfalls durch andere geeignete Verfahren, wie maskenfreie Lithographie, Elektronenstrahlschreiben, Ionenstrahlschreiben und Molekulardruck implementiert oder ersetzt werden. Die Ätzverfahren können trockenes Ätzen, Nassätzen und/oder andere Ätzverfahren (z.B. reaktives Ionenätzen) einschließen. Das Ätzverfahren kann ebenfalls entweder rein chemisch (Plasmaätzen), rein physikalisch (Ionenmahlen) und/oder Kombinationen derselben sein.
  • In einigen Ausführungsformen kann das Metall-Gate gebildet werden unter Verwendung eines „gate-first“-und/oder eines „gate-last“-Vorgangs (z.B. einschließend ein Opferpolysilizium-gate). Das Metall-Gate kann durch irgendein geeignetes Verfahren zu einer geeigneten Dicke gebildet werden, wie ALD, CVD, PVD, RPCVD, PECVD, MOCVD, Sputtern, Metallieren, andere geeignete Verfahren und/oder Kombinationen derselben.
  • In einigen Ausführungsformen kann Vorgang 605, der einen Bereich der dielektrischen Schicht von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung und thermische Behandlung transformiert, einen getrennten Tempervorgang und eine Mikrowellenbestrahlung einschließen oder kann den Tempervorgang und die Mikrowellenbestrahlung zur gleichen Zeit beaufschlagen. In einigen Ausführungsformen kann eine thermische Behandlung ein Vorgang in einem herkömmlichen Ofen sein, erwärmend die gesamte Halbleiterstruktur auf eine Temperatur von unter 650 Grad Celsius. In anderen Ausführungsformen kann eine thermische Behandlung ein schneller thermischer Tempervorgang (RTA) sein, der einen Wärmepuls im Millisekundenbereich zu der Halbleiterstruktur schickt. Die Mikrowellenbestrahlung kann beaufschlagt werden, um die dielektrische Schicht der Halbleiterstruktur bei einer Frequenz von 2,54GHz unter einer Leistung von 2,5KW für eine Dauer von unter 10 Minuten selektiv zu erwärmen.
  • Sich beziehend auf 6 kann der Transformationsvorgang 605 oder 605' nach dem ersten Bildungsvorgang 601 oder nach dem zweiten Bildungsvorgang 603 durchgeführt werden. Jedoch ist in einigen Ausführungsformen ein Durchführen der zwei Transformierungsvorgänge 605 und 605' ebenfalls innerhalb des in Erwägung zu ziehenden Umfangs der vorliegenden Erfindung. Abhängig von der Temperatur der thermischen Behandlung kann eine geeignete Vorgangssequenz bestimmt werden. Wenn beispielsweise die Temperatur, die durch eine thermische Behandlung erreicht wird, möglicherweise die Zwischenschichtdiffusion in den Metall-Gate-Schichten verursacht, beispielsweise 1.000°C, sollte der Transformationsvorgang 605 vor der Bildung der Metall-Gate-Schicht angewendet werden. Wenn demzufolge die Temperatur, die durch eine thermische Behandlung erreicht wird, keine ernste Spannung in dem Wafer oder keine Zwischenschichtdiffusion in den Metall-Gate-Schichten erzeugt, kann jeder der Transformationsvorgänge 605 und 605' angewendet werden.
  • In 6 transformiert der Transformationsvorgang 605 oder 605' die dielektrische Schicht von einer ersten Kristallphase zu einer zweiten Kristallphase. In einigen Ausführungsformen ist die abgeschiedene high k-dielektrische Schicht amorph, und nach der Wärmebehandlung und der Mikrowellenbestrahlung wird die amorphe dielektrische Schicht zu einer teilweise kristallinen Phase oder einer vollständig kristallinen Phase transformiert. Es ist zu verstehen, dass nach der Wärmebehandlung die amorphe dielektrische Schicht wenigstens teilweise zu einer ersten kristallinen Phase transformiert werden kann, als ein Ergebnis der atomaren Umlagerung, die durch den Tempervorgang unterstützt wird, und nach der Mikrowellenbestrahlung der ersten kristallinen Phase weiter zu einer zweiten kristallinen Phase transformiert wird. Beispielsweise ist eine abgeschiedene HfO2-Schicht amorph (k-Wert 20), jedoch wandelt sich nach einem Tempervorgang von 650°C ein Bereich der amorphen HfO2-Schicht in eine monokline (k-Wert ~22), und ein weiterer Bereich der amorphen HfO2-Schicht wandelt sich in eine kubische (k-Wert 26). Nach einer anschließenden Mikrowellenbestrahlung, selektiv erwärmend die teilweise kristallisierte HfO2-Schicht, wird die HfO2-Schicht dann zu einer tetragonalen transformiert (k-Wert 29). Es kann erkannt werden, dass die frühere Phase (d.h. amorph oder monoklin) einen niedrigeren k-Wert als die spätere Phase (d.h. kubisch oder tetragonal) aufweist.
  • 7 zeigt Vorgangsweisen eines Verfahrens zum Herstellen einer Halbleiterstruktur. Das Verfahren schließt einen Vorgang 701 ausbildend eine Grenzflächenschicht über dem Substrat, Vorgang 703 ausbildend eine high k-dielektrische Schicht mit einer Dicke von etwa 1 nm bis etwa 3 nm über einem Substrat und Vorgang 705 ausbildend eine Gate-Schicht über der dielektrischen Schicht ein. Vorgang 707 oder 707' transformierend wenigstens einen Bereich der dielektrischen Schicht von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung kann unmittelbar nach der Bildung des Dielektrikums durchgeführt werden, unmittelbar nach der Gate-Schichtbildung oder beiden. Die Bildung der high k-dielektrischen Schicht und der Gate-Schicht wurden zuvor in der vorliegenden Erfindung unter Bezug auf 6 diskutiert und werden hier aus Einfachheitsgründen nicht wiederholt.
  • Vorgang 701 ausbildend eine Grenzflächenschicht über einem Substrat kann jedes geeignete Verfahren und jede geeignete Dicke einschließen. In einigen Ausführungsformen kann die Grenzflächenschicht durch schnelle thermische Oxidation gebildet werden. Ferner kann in einigen Beispielen die Grenzflächenschicht 214 vollständig weggelassen werden.
  • Ein Unterschied zwischen dem in 7 gezeigten Vorgang und in 6 ist, dass die Vorgänge in 6 einen Transformationsvorgang 605 und/oder 605' aufweisen, einschließend sowohl eine thermische Behandlung (nicht selektives Erwärmen) als auch eine Mikrowellenbestrahlung (selektives Erwärmen), während die Vorgänge in 7 einen Transformierungsvorgang 707 und/oder 707' aufweisen, einschließend lediglich eine Mikrowellenbestrahlung (selektives Erwärmen). Die durch die Mikrowellenbestrahlung allein bei bestimmten Frequenzbanden bereitgestellte Energie kann effektiv die Kristallphase zu einem dielektrischen Zielmaterial transformieren. Die detaillierten Vorgangsbedingungen der Mikrowellenbestrahlung werden in 13 bis 15 der vorliegenden Erfindung beschrieben.
  • 8 bis 12 zeigen Querschnittsansichten von Vorgängen in einem Verfahren zum Herstellen einer Halbleiterstruktur mit einer teilweise kristallisierten dielektrischen Schicht. 8 bis 11 demonstrieren unterschiedliche Zeitvorgaben einer Mikrowellenbestrahlung während des Verlaufs einer Polysiliziumgate-Bildung. 12 zeigt eine Mikrowellenbestrahlung auf einem Metall-Gate. In 8 werden eine Grenzflächenschicht 107 und eine high k-dielektrische Schicht 101 auf einem Substrat 100 gebildet, und der Halbleiter-Stapel 50 wird durch Mikrowelle 115 bestrahlt. In einigen Ausführungsformen induziert die Energie der Mikrowelle 115 eine Teilkristallisation (schraffierter Bereich in Schicht 101) in der high k-dielektrischen Schicht 101. In einigen Ausführungsformen wird der Halbleiter-Stapel 50 ferner auf einem Wafer-Träger 110 mit einer Rotationsgeschwindigkeit von unter 20 Upm angeordnet. Rotieren des Halbleiter-Stapels 50 wird durchgeführt, um ferner einen einheitlichen Bestrahlungseffekt der Mikrowelle bereitzustellen. In einigen Ausführungsformen wird der Halbleiter-Stapel 50 auf einem stationären Wafer-Träger 110 ohne Rotation angeordnet. In 9 kann die Mikrowelle 115 auf einen Halbleiter-Stapel 60 nach der Bildung der Gate-Schicht 103, jedoch vor dem Bemustern des Gate-Stapels, bestrahlt werden. In 10 wird eine Hartmaske 109 auf der Gate-Schicht 103 für die anschließende Gate-Stapel-Bildung gebildet.
  • Folgend 10 wird ein Halbleiter-Gate-Stapel 70 durch geeignete Ätzvorgänge gebildet, und die Mikrowelle 115 wird auf einen bemusterten Halbleiterstapel 70 in 11 bestrahlt. Wie in 11 gezeigt ist, wandelt sich die vollständige high k-dielektrische Schicht 101 in eine kristalline Struktur (schraffierte Fläche). In 12 wird die Mikrowelle 115 auf ein Metall-Gate nach der Bildung der Gate-Schicht 103 und des Seitenwandabstandshalters 105 beaufschlagt. Es ist zu verstehen, dass, da lediglich die high k-dielektrische Schicht die Mikrowelle 115 absorbiert und somit volumetrisch erwärmt, Mikrowelle 115 jederzeit während des Verlaufs der Gate-Bildung ohne Beeinträchtigung anderer Schichten beaufschlagt werden kann. Es ist ebenfalls zu verstehen, dass die Mikrowelle 115 von jedem Winkel in Bezug auf die Halbleiterstruktur bestrahlt werden kann, da die Absorption lediglich in der high k-dielektrischen Schicht 101 stattfindet und somit die Mikrowelle 115 gegenüber anderen Schichten der Materialien der Halbleiterstruktur transparent ist und nicht abgeschwächt werden würde.
  • 13 bis 15 zeigen Bedingungen der Mikrowellenfrequenz und der Mikrowellenleistung während eines Verlaufs eines Kristallphasentransformationsvorgangs. Die Mikrowellenfrequenz kann ein fester Wert oder ein variierender Wert sein. Die Variation der Mikrowellenfrequenz kann in einer periodischen Art und Weise sein. Die Mikrowellenfrequenz, die zum Erwärmen der high k-dielektrischen Schicht geeignet ist, soll eine bestimmte Energie besitzen, die in der Lage ist zum Induzieren der Bindungsrotation oder -vibration in den polaren Materialien. In einigen Ausführungsformen ist die Mikrowellenfrequenz, die zum Erwärmen einer high k-dielektrischen Schicht geeignet ist, innerhalb eines Bereichs von etwa 2,45±2,0 GHz unter einem Bereich der Mikrowellenleistung von 2,5±2,0 KW.
  • In einigen Ausführungsformen der vorliegenden Erfindung, wie in 13 gezeigt, ist die Dauer der Mikrowellenbestrahlung etwa 10 Minuten. Während des Verlaufs der 10 Minuten wird die Mikrowellenfrequenz bei einem festen Wert von 2,45 GHz unter einer stationären Leistung von 2,5 KW gehalten. In einigen Ausführungsformen der vorliegenden Erfindung, wie in 14 gezeigt, ist die Dauer der Mikrowellenbestrahlung etwa 5 Minuten. Während der ersten Hälfte der 5 Minuten wird die Mikrowellenfrequenz bei einem festen Wert von 1,8 GHz gehalten, jedoch wird während der zweiten Hälfte der 5 Minuten die Mikrowellenfrequenz geändert, um einen weiteren festen Wert von 2,45 GHz zu halten. In der mittleren Zeit wird die Mikrowellenleistung bei einem festen Wert von 2,5 KW für den gesamten Verlauf der Bestrahlung gehalten. In einigen Ausführungsformen der vorliegenden Erfindung, wie in 15 gezeigt, ist die Dauer der Mikrowellenbestrahlung etwa 3 Minuten. Die Frequenz der Mikrowelle variiert in einer periodischen Art und Weise mit einem Fluktuationsbereich von 0,45 GHz. Ein oberes Ende von 2,45 GHz und ein unteres Ende von 2,0 GHz werden demzufolge eingestellt. An der mittleren Zeit wird die Mikrowellenleistung bei einem festen Wert von 4,0 KW für den gesamten Verlauf der Bestrahlung gehalten.
  • Die Erfindung wird durch den Hauptanspruch und die nebengeordneten Patentansprüche definiert. Weitere Ausführungsformen der Erfindung werden durch die abhängigen Patentansprüche wiedergegeben.

Claims (20)

  1. Verfahren zum Herstellen einer Halbleiterstruktur (10), welches umfasst: Bilden einer dielektrischen Schicht (101) mit einer Dicke von 1 nm bis 3 nm über einem Substrat (100); Bilden einer Gate-Schicht (103) über der dielektrischen Schicht (101); und Transformieren eines Bereichs der dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung der dielektrischen Schicht (101) und thermische Behandlung.
  2. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, wobei das Bilden der dielektrischen Schicht (101) mit einer Dicke von 1 nm bis 3 nm über dem Substrat (100) ein Abscheiden eines amorphen high k-Materials über dem Substrat (100) umfasst.
  3. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, wobei das Bilden der Gate-Schicht (103) über der dielektrischen Schicht (101) ein Bilden eines Polysilizium-Gates oder eines Metall-Gates umfasst.
  4. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, wobei das Transformieren eines Bereichs der dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase ein Transformieren der dielektrischen Schicht (101) von einer amorphen Phase zu einer kristallinen Phase umfasst.
  5. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, wobei das Transformieren eines Bereichs der dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase ein Transformieren der dielektrischen Schicht (101) von einer monoklinen zu einer tetragonalen Phase umfasst.
  6. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, wobei das Transformieren eines Bereichs der dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase durchgeführt wird vor dem Bilden der Gate-Schicht (103) über der dielektrischen Schicht (101).
  7. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, wobei das Transformieren eines Bereichs der dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung der dielektrischen Schicht (101) und thermische Behandlung ein Durchführen der Handlungen unter 650°C umfasst.
  8. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, wobei die Mikrowellenbestrahlung der dielektrischen Schicht (101) und die thermische Behandlung einen getrennten Tempervorgang und eine Mikrowellenbestrahlung umfasst oder einen Tempervorgang mit gleichzeitiger Mikrowellenbestrahlung umfasst.
  9. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, bei dem die thermische Behandlung ein Vorgang in einem herkömmlichen Ofen ist.
  10. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 1, bei dem die thermische Behandlung ein schneller thermischer Tempervorgang ist, der einen Wärmepuls im Millisekundenbereich zu der Halbleiterstruktur schickt.
  11. Verfahren zum Herstellen einer Halbleiterstruktur (10), wobei das Verfahren umfasst: Bilden einer high k-dielektrischen Schicht (101) mit einer Dicke von 1 nm bis 3 nm über einem Substrat (100); Bilden einer Gate-Schicht (103) über der high-k-dielektrischen Schicht (101); und Transformieren wenigstens eines Bereichs der high-k-dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung der dielektrischen Schicht (101).
  12. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 11, weiter umfassend ein Bilden einer Grenzflächenschicht (107) über dem Substrat (100) vor dem Bilden der high k-dielektrischen Schicht (101) mit einer Dicke von 1 nm bis 3 nm.
  13. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 12, wobei das Transformieren wenigstens eines Bereichs der high-k-dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase durchgeführt wird (a) zwischen dem Bilden der high k-dielektrischen Schicht (101) und Bilden der Gate-Schicht (103), (b) nach Bilden einer Gate-Schicht (103), (c) nach Bilden der Grenzflächenschicht (107) und der high k-dielektrischen Schicht (101), oder (d) nach Bilden der Grenzflächenschicht (107), der high k-dielektrischen Schicht (101) und der Gate-Schicht (103).
  14. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 11, wobei das Transformieren wenigstens eines Bereichs der high-k-dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase ein Beaufschlagen von Mikrowellen mit einer festen Frequenz oder variierenden Frequenzen umfasst.
  15. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 14, wobei die feste Frequenz 2,45 GHz ist und die variierenden Frequenzen in einem Bereich von 2,45±2,0 GHz liegen.
  16. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 14, wobei die Mikrowellenleistung in einem Bereich von 2,5±2,0 KW liegt.
  17. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 11, wobei das Transformieren wenigstens eines Bereichs der high-k-dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase durch Mikrowellenbestrahlung ein Transformieren der high-k-dielektrischen Schicht (101) von einer Phase mit niedrigerem k-Wert zu einer Phase mit höherem k-Wert umfasst.
  18. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 11, wobei die Mikrowellenbestrahlung bei einer Frequenz von 2,54 GHz unter einer Leistung von 2,5 kW zur selektiven Erwärmung der high-k-dielektrischen Schicht (101) für eine Dauer von unter 10 Minuten beaufschlagt wird.
  19. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 17, wobei die high-k-dielektrischen Schicht (101) eine HfO2-Schicht ist, deren Phase mit niedrigem k-Wert einen monoklinen Bereich mit einem k-Wert von 22 und einen kubischen Bereich mit einem k-Wert von 26 aufweist, wobei die Phase mit höherem k-Wert einen eine tetragonale Phase ist und einen k-Wert von 29 aufweist, welche durch selektives Erwärmen der HfO2-Schicht mittels der Mikrowellenbestrahlung erzeugt wird.
  20. Verfahren zum Herstellen einer Halbleiterstruktur (10) nach Anspruch 11, wobei das Transformieren wenigstens eines Bereichs der high-k-dielektrischen Schicht (101) von einer ersten Phase zu einer zweiten Phase entweder kubische und tetragonale Kristallstrukturen oder einheitlich tetragonale Kristallstrukturen erzeugt.
DE102014019363.2A 2014-01-17 2014-12-22 Verfahren zum herstellen einer halbleiterstruktur Active DE102014019363B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/158,368 US9331168B2 (en) 2014-01-17 2014-01-17 Semiconductor structure and manufacuturing method of the same
US14/158,368 2014-01-17

Publications (2)

Publication Number Publication Date
DE102014019363A1 DE102014019363A1 (de) 2015-07-23
DE102014019363B4 true DE102014019363B4 (de) 2024-03-07

Family

ID=53497607

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014019363.2A Active DE102014019363B4 (de) 2014-01-17 2014-12-22 Verfahren zum herstellen einer halbleiterstruktur

Country Status (3)

Country Link
US (1) US9331168B2 (de)
DE (1) DE102014019363B4 (de)
TW (1) TWI556445B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761700B2 (en) * 2012-06-28 2017-09-12 Skyworks Solutions, Inc. Bipolar transistor on high-resistivity substrate
US9048284B2 (en) 2012-06-28 2015-06-02 Skyworks Solutions, Inc. Integrated RF front end system
US20130127174A1 (en) * 2013-01-15 2013-05-23 Duncan G. Cumming Method for Generating Tidal Energy Utilizing the Scalar Gravitational Potential of Celestial Bodies
US10056462B2 (en) * 2014-08-13 2018-08-21 Taiwan Semiconductor Manufacturing Company Ltd. Metal gate structure and manufacturing method thereof
US11239258B2 (en) 2016-07-19 2022-02-01 Applied Materials, Inc. High-k dielectric materials comprising zirconium oxide utilized in display devices
US9741720B1 (en) * 2016-07-26 2017-08-22 Globalfoundries Inc. Higher ‘K’ gate dielectric cap for replacement metal gate (RMG) FINFET devices
JP6887307B2 (ja) * 2017-05-19 2021-06-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109087943A (zh) * 2017-06-13 2018-12-25 联华电子股份有限公司 隧穿场效晶体管结构与其制作方法
US10741678B2 (en) * 2017-10-30 2020-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058695A1 (en) 2001-12-27 2003-07-17 Advanced Micro Devices, Inc. Preparation of stack high-k gate dielectrics with nitrided layer
DE10216614A1 (de) 2002-04-15 2003-10-30 Infineon Technologies Ag Verstärkung einer dielektrischen Schicht an Fehlstellen durch selbstjustierende und selbstlimitierende elektrochemische Umwandlung eines Substratmaterials
US20060040483A1 (en) 2004-08-18 2006-02-23 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US7183604B2 (en) 2002-06-10 2007-02-27 Interuniversitair Microelektronica Centrum (Imec Vzw) High dielectric constant device
US8476155B1 (en) 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573197B2 (en) * 2001-04-12 2003-06-03 International Business Machines Corporation Thermally stable poly-Si/high dielectric constant material interfaces
JP3588607B2 (ja) * 2002-03-29 2004-11-17 株式会社東芝 電界効果トランジスタ
US20040121566A1 (en) * 2002-12-23 2004-06-24 Infineon Technologies North America Corp Method to produce low leakage high K materials in thin film form
KR100607178B1 (ko) * 2004-01-14 2006-08-01 삼성전자주식회사 불균일하게 분포된 결정 영역을 갖는 유전막을 포함하는캐패시터 및 그 제조 방법
US20050224897A1 (en) * 2004-03-26 2005-10-13 Taiwan Semiconductor Manufacturing Co., Ltd. High-K gate dielectric stack with buffer layer to improve threshold voltage characteristics
US7564108B2 (en) * 2004-12-20 2009-07-21 Taiwan Semiconductor Manufacturing Company, Ltd. Nitrogen treatment to improve high-k gate dielectrics
US8735243B2 (en) * 2007-08-06 2014-05-27 International Business Machines Corporation FET device with stabilized threshold modifying material
WO2009133515A1 (en) * 2008-05-02 2009-11-05 Nxp B.V. Gate structure for field effect transistor
EP2244306B1 (de) * 2009-04-22 2014-05-14 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherzelle, Anordnung und Verfahren zur Herstellung einer Speicherzelle
US8952462B2 (en) * 2010-02-05 2015-02-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus of forming a gate
US8481389B2 (en) * 2011-04-05 2013-07-09 International Business Machines Corporation Method of removing high-K dielectric layer on sidewalls of gate structure
TW201248735A (en) * 2011-05-30 2012-12-01 United Microelectronics Corp Method for fabricating semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003058695A1 (en) 2001-12-27 2003-07-17 Advanced Micro Devices, Inc. Preparation of stack high-k gate dielectrics with nitrided layer
DE10216614A1 (de) 2002-04-15 2003-10-30 Infineon Technologies Ag Verstärkung einer dielektrischen Schicht an Fehlstellen durch selbstjustierende und selbstlimitierende elektrochemische Umwandlung eines Substratmaterials
US7183604B2 (en) 2002-06-10 2007-02-27 Interuniversitair Microelektronica Centrum (Imec Vzw) High dielectric constant device
US20060040483A1 (en) 2004-08-18 2006-02-23 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US8476155B1 (en) 2010-07-14 2013-07-02 Samsung Electronics Co., Ltd. Formation of a high-K crystalline dielectric composition

Also Published As

Publication number Publication date
DE102014019363A1 (de) 2015-07-23
TWI556445B (zh) 2016-11-01
US9331168B2 (en) 2016-05-03
TW201530770A (zh) 2015-08-01
US20150206951A1 (en) 2015-07-23

Similar Documents

Publication Publication Date Title
DE102014019363B4 (de) Verfahren zum herstellen einer halbleiterstruktur
DE102015106573B4 (de) Struktur und verfahren für finfet-bauelemente
DE112006003059B4 (de) Halbleiteranordnungen und Verfahren zur Herstellung derselben
DE102014109807B4 (de) Kanal-Verspannungssteuerung für nichtplanare Verbindungshalbleitervorrichtungen
DE112018004463B4 (de) Formangepasste ersatz-gate-elektrode für kurzkanaleinheiten, halbleitereinheit und verfahren zum bilden einer gate-struktur
DE102014106152B4 (de) FinFET-Vorrichtung mit High-k-Metallgate-Stapel
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102009047310B4 (de) Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
DE112005002350B4 (de) Ein Verfahren zur Herstellung eines Halbleiterbauelements mit High-k-Gate-Dielektrikumschicht und Silizid-Gate-Elektrode
DE102014222289A1 (de) Verfahren zum Bilden von Gatestrukturen mit mehreren Austrittsarbeitsfunktionen und die sich ergebenden Produkte
DE102019125773B4 (de) Verfahren zur herstellung von halbleitervorrichtungen und halbleitervorrichtungen
DE102007041082A1 (de) Verfahren und Vorrichtung zur Verringerung von Funkelrauschen in einer Halbleitereinrichtung
DE102012209512A1 (de) Metall-Gate-Stapelbildung in Austausch-Gate-Technologie
DE102019117656A1 (de) Gate structures having interfacial layers
DE102009039521B4 (de) Verbesserte Füllbedingungen in einem Austauschgateverfahren unter Anwendung einer zugverspannten Deckschicht
DE112004002307T5 (de) Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE102004048679B4 (de) Verfahren zum Herstellen eines Isolator-Dünnfilms sowie Verfahren zum Herstellen eines Halbleiterbauteils
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102008009086B3 (de) Verfahren zum Herstellen eines integrierten Schaltkreises
DE102010064281B4 (de) Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
DE102013101919A1 (de) Metallgate-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE102020115422A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen und Halbleitervorrichtungen
DE102020125336A1 (de) Pmosfet source drain
DE102020121265A1 (de) Struktur und Verfahren zur Leckage-Verhinderung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division