JPS59158554A - トランジスタ - Google Patents
トランジスタInfo
- Publication number
- JPS59158554A JPS59158554A JP3123783A JP3123783A JPS59158554A JP S59158554 A JPS59158554 A JP S59158554A JP 3123783 A JP3123783 A JP 3123783A JP 3123783 A JP3123783 A JP 3123783A JP S59158554 A JPS59158554 A JP S59158554A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- collector
- base
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000000758 substrate Substances 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001771 impaired effect Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は低電圧での定電流源等に用いる電流反転回路
を構成するに好適なトランジスタに関する。
を構成するに好適なトランジスタに関する。
第１図はモノリシック半導体集積回路で構成された電流
反転回路を示し、トランジスタ２．４はベース及びエミ
ッタをそれぞれ共１ｌｌ）に接続し、トランジスタ２の
ベース・コレクタ間はＦランシスクロのベース・エミッ
タを介して接続されている。
反転回路を示し、トランジスタ２．４はベース及びエミ
ッタをそれぞれ共１ｌｌ）に接続し、トランジスタ２の
ベース・コレクタ間はＦランシスクロのベース・エミッ
タを介して接続されている。
ｌ・ランシスク２のコレクタと、駆動電圧Ｖｃｃを印加
する電源端子８との間には、トランジスタ２に入力電流
１＋を流すための定電流源１０が接続され、トランジス
タ６のコレクタには定電流源１０と共通に電源端子８か
ら駆動電圧Ｖｃｃが印加されている。そして、トランジ
スタ４のコレクタには、反転電流である出力電流■２を
吸い込むための出力端子１２が形成され、例えば、この
出力端子１２と電ｔＸ端子８との間には、負荷を挿入し
て電流■２を流すようにする。そして、各トランジスタ
２．４のエミッタは基準電位点に接続するものとする。
する電源端子８との間には、トランジスタ２に入力電流
１＋を流すための定電流源１０が接続され、トランジス
タ６のコレクタには定電流源１０と共通に電源端子８か
ら駆動電圧Ｖｃｃが印加されている。そして、トランジ
スタ４のコレクタには、反転電流である出力電流■２を
吸い込むための出力端子１２が形成され、例えば、この
出力端子１２と電ｔＸ端子８との間には、負荷を挿入し
て電流■２を流すようにする。そして、各トランジスタ
２．４のエミッタは基準電位点に接続するものとする。
このように構成した場合、定電流源１０から電流１１が
与えられると、トランジスタ２．４の電流増幅率ｈＦＥ
が等しいとき、トランジスタ４にＩＩ／ｈＦＥで与えら
れるベース電流が流れるとともに、出力端子１２から電
流Ｉ２か吸い込まれる。トランジスタ２．４の特性か揃
っており、且つ電流増幅率ｈ’Ｆ Ｅが高い理想的な場
合には、電流１１と電流１２は等しくなる。
与えられると、トランジスタ２．４の電流増幅率ｈＦＥ
が等しいとき、トランジスタ４にＩＩ／ｈＦＥで与えら
れるベース電流が流れるとともに、出力端子１２から電
流Ｉ２か吸い込まれる。トランジスタ２．４の特性か揃
っており、且つ電流増幅率ｈ’Ｆ Ｅが高い理想的な場
合には、電流１１と電流１２は等しくなる。
従来、前記トランジスタ４には第２図に示す構造を持つ
トランジスタが用いられている。即ぢ、半導体基板１４
の表面に形成されたエピタキシャル屓１６は、トランジ
スタ４を形成するために分離領域１８で一定の範囲に区
画分離されてコレク夕領域２０が形成されている。この
コレクタ領域２０にはベース領域２２か形成され、ごの
−・−ス領域２２の内部にはエミッタ領域２４が形成さ
れ、また、コレクタ領域２０には電極を形成するための
拡散領域２５か形成され、トランジスタが構成されてい
る。コレクタ領域２０内の拡散領域２５、ベース領域２
２及びエミッタ領域２４乙こは、それぞれコレクタ電極
２６、ベース電極２８及びエミッタ電極３０が形成され
ている。
トランジスタが用いられている。即ぢ、半導体基板１４
の表面に形成されたエピタキシャル屓１６は、トランジ
スタ４を形成するために分離領域１８で一定の範囲に区
画分離されてコレク夕領域２０が形成されている。この
コレクタ領域２０にはベース領域２２か形成され、ごの
−・−ス領域２２の内部にはエミッタ領域２４が形成さ
れ、また、コレクタ領域２０には電極を形成するための
拡散領域２５か形成され、トランジスタが構成されてい
る。コレクタ領域２０内の拡散領域２５、ベース領域２
２及びエミッタ領域２４乙こは、それぞれコレクタ電極
２６、ベース電極２８及びエミッタ電極３０が形成され
ている。
この場合、電流増幅率βを大きくとるためにエミッタ領
域２４の不純物濃度は高＜（Ｎ’−＞、；コレクタ領域
２０の不純物濃度は低く（Ｎ−）設定される。
域２４の不純物濃度は高＜（Ｎ’−＞、；コレクタ領域
２０の不純物濃度は低く（Ｎ−）設定される。
このように構成されたＩ−ランジノ、夕では、第３図に
示す等価回路のようＧこ、ベース コレクタ間に形成さ
れるダイオード■〕１、ベース・エミッタ間のダイオ−
１” Ｄ ２において、クイオー１−ＤＩ、Ｄ２のダイ
オード電圧Ｖｄ、 、Ｖｄ２を比較すると、ｖａ、〈ｖ
ａ、、となる。即ら、低電圧駆動時において、コレクタ
・エミッタ間電圧＼’ＣＥがトランジスタベの飽和電圧
ＶＣＥ（ＳＡＴ）以下になると、ベース市流ＩＢはベー
ス電極２８からコレクタ電極２６に流れ、この結果、Ｖ
ＣＥか２００〜１００ｍＶ以下の低電圧となる場合、第
４図に示す特性領域Ｉのように反転比率がｍな１っれる
。即ち、入力電流■１に対して出力電流Ｉ２はＩ、＞１
２となり、反転比率が低下するごとになる。
示す等価回路のようＧこ、ベース コレクタ間に形成さ
れるダイオード■〕１、ベース・エミッタ間のダイオ−
１” Ｄ ２において、クイオー１−ＤＩ、Ｄ２のダイ
オード電圧Ｖｄ、 、Ｖｄ２を比較すると、ｖａ、〈ｖ
ａ、、となる。即ら、低電圧駆動時において、コレクタ
・エミッタ間電圧＼’ＣＥがトランジスタベの飽和電圧
ＶＣＥ（ＳＡＴ）以下になると、ベース市流ＩＢはベー
ス電極２８からコレクタ電極２６に流れ、この結果、Ｖ
ＣＥか２００〜１００ｍＶ以下の低電圧となる場合、第
４図に示す特性領域Ｉのように反転比率がｍな１っれる
。即ち、入力電流■１に対して出力電流Ｉ２はＩ、＞１
２となり、反転比率が低下するごとになる。
また、この場合、１−ランジスク、１の出力コンダクタ
ンスｌｌ０Ｅが大きくなるため、コレクタ・エミッタ間
電圧ＶＣＥかトランジスタ２のコレクタ・エミッタ間電
圧ＶＣＥ以上に高くなると、誤差電流か大となり、第４
図に示す特性領域Ｈのように反転比率が損なわれる。
ンスｌｌ０Ｅが大きくなるため、コレクタ・エミッタ間
電圧ＶＣＥかトランジスタ２のコレクタ・エミッタ間電
圧ＶＣＥ以上に高くなると、誤差電流か大となり、第４
図に示す特性領域Ｈのように反転比率が損なわれる。
、−のように従来のトランジスタでは、コレクタ・エミ
ッタ間電圧ＶＣＥが１００〜２００ｍＶから１■の極め
て狭い範囲においてしか精密な定電流特性が得られず、
例えば携州用のテープレコーダ等、３■駆動用のオーテ
ィオ機器に用いた場合、駆動時の電圧低下によって動作
特性が悪化し、正常な動作が得られないおそれがある。
ッタ間電圧ＶＣＥが１００〜２００ｍＶから１■の極め
て狭い範囲においてしか精密な定電流特性が得られず、
例えば携州用のテープレコーダ等、３■駆動用のオーテ
ィオ機器に用いた場合、駆動時の電圧低下によって動作
特性が悪化し、正常な動作が得られないおそれがある。
ごのＢ 明は、コレクタ・エミッタ間電圧ＶＣＥの広い
変動範囲に対して安定した定電流特性を維持できるトラ
ンジスタの提供を目的とする。
変動範囲に対して安定した定電流特性を維持できるトラ
ンジスタの提供を目的とする。
この発明は、コレクタ領域の不純物濃度をエミッタ領域
のそれより高く設定したことを特徴とする。
のそれより高く設定したことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第５図はこの発明のトランジスタの実施例を示している
。図において、シリコン等で形成された一導電型の半導
体基板３２の表面に形成された反対導電型のエピタキシ
ャル層３４は分離領域３６で区画分離されてエミッタ領
域３８と成っている。
。図において、シリコン等で形成された一導電型の半導
体基板３２の表面に形成された反対導電型のエピタキシ
ャル層３４は分離領域３６で区画分離されてエミッタ領
域３８と成っている。
このエミッタ領域３８にはベース領域４０が形成され、
このベース領域４０の内部にはコレクタ領域４２が形成
され、また、エミッタ領域３８には電極を形成するため
の拡散領域４３が形成され、［・ランジスクが構成され
ている。そして、エミッタ領域３８の不純物濃度は低く
設定され、ベース領域４０を介在して形成されたコレク
タ領域４２の不純物濃度は、エミッタ領域３８のそれよ
り高く設定されている。即ち、エミッタ領域３８及びコ
レクタ領域４２のそれぞれの不純物濃度は、従来のトラ
ンジスタにおけるエミッタ及びコレクタの不純物濃度の
割合を逆にしたような関係にある。
このベース領域４０の内部にはコレクタ領域４２が形成
され、また、エミッタ領域３８には電極を形成するため
の拡散領域４３が形成され、［・ランジスクが構成され
ている。そして、エミッタ領域３８の不純物濃度は低く
設定され、ベース領域４０を介在して形成されたコレク
タ領域４２の不純物濃度は、エミッタ領域３８のそれよ
り高く設定されている。即ち、エミッタ領域３８及びコ
レクタ領域４２のそれぞれの不純物濃度は、従来のトラ
ンジスタにおけるエミッタ及びコレクタの不純物濃度の
割合を逆にしたような関係にある。
そして、エミッタ領域３８内の拡散領域４３、ベース領
域４０及びコレクタ領域４２には、それぞれエミッタ電
極４４、ベース電極４６及びコレクタ電極４８が形成さ
れている。
域４０及びコレクタ領域４２には、それぞれエミッタ電
極４４、ベース電極４６及びコレクタ電極４８が形成さ
れている。
第６図は前記ｌ−ランジスタを用いて構成した電流反転
回路を示している。この電流反転回路は、トランジスタ
５０．５２．５４、及び定電流源５６で構成され、１−
ランジスタ５０．５２は第５図に示すトランジスタで構
成されている。電源端子５８には駆動電圧Ｖｃｃが印加
され、トランジスタ５２のコレクタに形成された反転電
流を取込む出力端子６０と電源端子５８との間には負荷
６２か挿入されている。トランジスタ５０．５２．５４
及び定電流源５６の接続については、第１図に示す電流
反転回路と同様である。
回路を示している。この電流反転回路は、トランジスタ
５０．５２．５４、及び定電流源５６で構成され、１−
ランジスタ５０．５２は第５図に示すトランジスタで構
成されている。電源端子５８には駆動電圧Ｖｃｃが印加
され、トランジスタ５２のコレクタに形成された反転電
流を取込む出力端子６０と電源端子５８との間には負荷
６２か挿入されている。トランジスタ５０．５２．５４
及び定電流源５６の接続については、第１図に示す電流
反転回路と同様である。
以上の構成に基づきその動作を説明する。第５図に示す
ように、トランジスタ５ｏ、５２が構成された場合、（
・ランジスク５ｏ、５２のコレクタ電圧ＶＣＥが低下し
たとき、ベース・コレクタ間のダイオード電圧Ｖｄ、と
、ベース・エミッタ間のダイオード電圧Ｖｄ２とは、Ｖ
ｄ、＞Ｖｄ２となる。このようにダイオード電圧Ｖｄ、
、Ｖｄ２が従来のトランジスタの場合と逆になるので
、トランジスタ５０．５２のコレクタ・エミッタ間電圧
ＶＣ＋：が低下しても、従来のようなベースがらコレク
タへのベース電流ＩＢの流入はなく、各トランジスタ５
０．５２の定電流特性は、例えば５０ｍＶ程度まで維持
される。
ように、トランジスタ５ｏ、５２が構成された場合、（
・ランジスク５ｏ、５２のコレクタ電圧ＶＣＥが低下し
たとき、ベース・コレクタ間のダイオード電圧Ｖｄ、と
、ベース・エミッタ間のダイオード電圧Ｖｄ２とは、Ｖ
ｄ、＞Ｖｄ２となる。このようにダイオード電圧Ｖｄ、
、Ｖｄ２が従来のトランジスタの場合と逆になるので
、トランジスタ５０．５２のコレクタ・エミッタ間電圧
ＶＣ＋：が低下しても、従来のようなベースがらコレク
タへのベース電流ＩＢの流入はなく、各トランジスタ５
０．５２の定電流特性は、例えば５０ｍＶ程度まで維持
される。
また、ｌ・ランジスク５２のコレクタ領域４２とベース
領域４０におりる不純物濃度蓋が、従来のトランジスタ
のコレクタにおりる不純物濃度とベースにおける不純物
濃度の差より少なくなるため、出力コンダクタンスｈＯ
Ｅが小さくなり、トランジスタ５２のコレクタ電圧ＶＣ
Ｅが高い時、前記ｈｏＥによる誤差電流の発生が極めて
少なくなり、定電流性が向上する。
領域４０におりる不純物濃度蓋が、従来のトランジスタ
のコレクタにおりる不純物濃度とベースにおける不純物
濃度の差より少なくなるため、出力コンダクタンスｈＯ
Ｅが小さくなり、トランジスタ５２のコレクタ電圧ＶＣ
Ｅが高い時、前記ｈｏＥによる誤差電流の発生が極めて
少なくなり、定電流性が向上する。
このように各トランジスタ５０．５２の特性からコレク
タ・エミッタ間電流ＶＣＥが低電圧になった場合でも、
電流比率は損なわれないため、第６図に示す電流反転回
路では、例えばトランジスタ５２のコレクタ・エミッタ
間電圧ＶＣＥが５０ｍＶ以」二で安定した定電流特性を
得ることができる。この場合、各１−ランシスタ５０．
５２の電流増幅率βが第５図Ｇこ示ずようなトランジス
タ構造をとることで小さくなるので、トランジスタ５４
は各１〜ランシスタ５０．５２を駆動するために設置さ
れ、この駆動によって定電流特性か維持助長される。
タ・エミッタ間電流ＶＣＥが低電圧になった場合でも、
電流比率は損なわれないため、第６図に示す電流反転回
路では、例えばトランジスタ５２のコレクタ・エミッタ
間電圧ＶＣＥが５０ｍＶ以」二で安定した定電流特性を
得ることができる。この場合、各１−ランシスタ５０．
５２の電流増幅率βが第５図Ｇこ示ずようなトランジス
タ構造をとることで小さくなるので、トランジスタ５４
は各１〜ランシスタ５０．５２を駆動するために設置さ
れ、この駆動によって定電流特性か維持助長される。
第７図はこの実施例におけるコレクタ・エミッタ間電圧
■こＥに対する電流比率を示すものであり、従来の特性
Ｂに対し、この発明に係るトランジスタでは特性Ａに示
すように安定した定電流特性か得られている。従って、
低電流駆動のテープレフーダ等携帯用の電子機器に使用
する集積回路の定電流回路等として有効に利用でき、安
定した動作特性を得ることができる。
■こＥに対する電流比率を示すものであり、従来の特性
Ｂに対し、この発明に係るトランジスタでは特性Ａに示
すように安定した定電流特性か得られている。従って、
低電流駆動のテープレフーダ等携帯用の電子機器に使用
する集積回路の定電流回路等として有効に利用でき、安
定した動作特性を得ることができる。
ま）こ、トランジスタ５０．５２は第５図に示すような
構造に形成することにより、第８図に示すように共通の
エミソク領域３８の内部に共通のベース領域４０を形成
し、このベース領域４０に一定の間隔をおいて２つのコ
レクク領ｔ５４２Ａ、４２Ｂを形成することにより、ｌ
−ランジスタ５０＝５２を共通のエピタキシャル層の領
域内に形成することができる。このようにすれば、各ト
ランジスタ５０．５２を個別に形成する場合に比較し、
集積回路がコンバクＩ・になり、半導体基板上の占める
面積の縮小を図ることができる。
構造に形成することにより、第８図に示すように共通の
エミソク領域３８の内部に共通のベース領域４０を形成
し、このベース領域４０に一定の間隔をおいて２つのコ
レクク領ｔ５４２Ａ、４２Ｂを形成することにより、ｌ
−ランジスタ５０＝５２を共通のエピタキシャル層の領
域内に形成することができる。このようにすれば、各ト
ランジスタ５０．５２を個別に形成する場合に比較し、
集積回路がコンバクＩ・になり、半導体基板上の占める
面積の縮小を図ることができる。
また、第９図に示すように、ベース領域４． ＯＡ、４
０Ｂを各トランジスタ５０．５２毎に形成してもよい。
０Ｂを各トランジスタ５０．５２毎に形成してもよい。
さらに、このような構造のトランジスタを構成すること
により、複数のトランジスタを共通のエピタキシャル層
の領域内に形成し、集積回路のコンパクト化を図ること
ができる。
により、複数のトランジスタを共通のエピタキシャル層
の領域内に形成し、集積回路のコンパクト化を図ること
ができる。
さらに、第１０図に示すように、共通のエミッタ領域３
８に共通のベース領域４０を形成し、このベース領域４
０に一定の間隔を置いて複数のコレクタ領域４２Ａ、４
．．２Ｂ、４２Ｃ１４２，Ｄを形成し、定電流源を構成
するトランジスタを複数設置すれば、集積回路の構成を
簡略化し、半導体基板３２の面積を効率的に使用し、そ
のコンパクト化を図ることかできる。
８に共通のベース領域４０を形成し、このベース領域４
０に一定の間隔を置いて複数のコレクタ領域４２Ａ、４
．．２Ｂ、４２Ｃ１４２，Ｄを形成し、定電流源を構成
するトランジスタを複数設置すれば、集積回路の構成を
簡略化し、半導体基板３２の面積を効率的に使用し、そ
のコンパクト化を図ることかできる。
以上説明したようにこの発明によれば、エミッタ・コレ
クタ間電圧ＶＣＥの大きな変化範囲に対応し、安定した
定電流特性を得ることができ、低電圧で使用する集積回
路上の定電流源等に有効に用いることができる。
クタ間電圧ＶＣＥの大きな変化範囲に対応し、安定した
定電流特性を得ることができ、低電圧で使用する集積回
路上の定電流源等に有効に用いることができる。
第１図は従来の電流反転回路を示す回路図、第２図は従
来のトランジスタの構造を示す断面図、第３図はその動
作を示す説明図、第４図はその動作特性を示す説明図、
第５図はこの発明の１−ランシスタの実施例を示す断面
図、第６図はこの発明のトランジスタの実施例を示す回
路図、第７図はその動作特性を示す説明図、第８図ない
し第１０図はこの発明の他の実施例を′示ず断面図であ
る。 ３８・ ・ ・エミッタ領域８．１ｏ、４０ Ａ、４０
Ｂ・・・ベース領域、４２．４２Ａ、４２Ｂ、４２ｃ１
４２Ｉ〕・・・コレクタ領域。 第１図 第２図 第３図 第４図 ニル・クヅ・エミッタＩ？ｉ’１ｆｆｌｌ王Ｖ ＣＥ第
５図 ） ２ 第６図 第７図 ：： ｌ／２９ ・二ｃ ｉ ツタｉｉＭＪ下ｖ１−１
゜第８図 ノ ２ 第９図 第１０図
来のトランジスタの構造を示す断面図、第３図はその動
作を示す説明図、第４図はその動作特性を示す説明図、
第５図はこの発明の１−ランシスタの実施例を示す断面
図、第６図はこの発明のトランジスタの実施例を示す回
路図、第７図はその動作特性を示す説明図、第８図ない
し第１０図はこの発明の他の実施例を′示ず断面図であ
る。 ３８・ ・ ・エミッタ領域８．１ｏ、４０ Ａ、４０
Ｂ・・・ベース領域、４２．４２Ａ、４２Ｂ、４２ｃ１
４２Ｉ〕・・・コレクタ領域。 第１図 第２図 第３図 第４図 ニル・クヅ・エミッタＩ？ｉ’１ｆｆｌｌ王Ｖ ＣＥ第
５図 ） ２ 第６図 第７図 ：： ｌ／２９ ・二ｃ ｉ ツタｉｉＭＪ下ｖ１−１
゜第８図 ノ ２ 第９図 第１０図
Claims (1)
- コレクタ領域の不純物濃度をエミッタ領域のそれより高
く設定したことを特徴とするｌ・ランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123783A JPS59158554A (ja) | 1983-02-27 | 1983-02-27 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3123783A JPS59158554A (ja) | 1983-02-27 | 1983-02-27 | トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59158554A true JPS59158554A (ja) | 1984-09-08 |
Family
ID=12325789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3123783A Pending JPS59158554A (ja) | 1983-02-27 | 1983-02-27 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59158554A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842390A (ja) * | 1971-09-30 | 1973-06-20 | ||
| JPS50142181A (ja) * | 1974-05-07 | 1975-11-15 | ||
| JPS5198986A (ja) * | 1975-02-26 | 1976-08-31 | ||
| JPS51107779A (ja) * | 1975-02-19 | 1976-09-24 | Siemens Ag | |
| JPS5380181A (en) * | 1976-12-25 | 1978-07-15 | Toshiba Corp | Semiconductor device |
-
1983
- 1983-02-27 JP JP3123783A patent/JPS59158554A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4842390A (ja) * | 1971-09-30 | 1973-06-20 | ||
| JPS50142181A (ja) * | 1974-05-07 | 1975-11-15 | ||
| JPS51107779A (ja) * | 1975-02-19 | 1976-09-24 | Siemens Ag | |
| JPS5198986A (ja) * | 1975-02-26 | 1976-08-31 | ||
| JPS5380181A (en) * | 1976-12-25 | 1978-07-15 | Toshiba Corp | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0265409A (ja) | 電圧クランプ差動シングル・エンド比較器 | |
| JP2004355612A (ja) | 低バンド・ギャップ参照電圧回路 | |
| JPH0865063A (ja) | 半導体集積回路 | |
| JP2006269902A (ja) | 半導体集積回路 | |
| JPH06180332A (ja) | 電流検出回路 | |
| JPS59158554A (ja) | トランジスタ | |
| JP2805198B2 (ja) | 電源回路及びその電源回路用の半導体集積回路装置 | |
| JP2639350B2 (ja) | 演算増幅器 | |
| JP3331523B2 (ja) | カレントミラー回路 | |
| JPS59157728A (ja) | 電流反転回路 | |
| JP2000323935A (ja) | 高耐圧出力回路 | |
| JPS58207672A (ja) | 半導体装置 | |
| US20030030128A1 (en) | Transistor configuration for a bandgap circuit | |
| US6255868B1 (en) | Buffer circuit and hold circuit | |
| JPH053424A (ja) | 微小電圧検出回路およびこれを用いた電流制限回路 | |
| JPS59208618A (ja) | 電流反転回路 | |
| JP2926746B2 (ja) | 半導体増幅回路 | |
| US6768145B1 (en) | Semiconductor integrated circuit device | |
| JPH0642252Y2 (ja) | 定電圧回路 | |
| JP2596151B2 (ja) | 電圧比較器 | |
| JP3074886B2 (ja) | 増幅器 | |
| JP2971666B2 (ja) | 半導体回路 | |
| JP2671304B2 (ja) | 論理回路 | |
| JP2000305644A (ja) | 電流発生装置 | |
| JPS6062149A (ja) | 半導体装置 |