DE3528562A1 - Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung - Google Patents

Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung

Info

Publication number
DE3528562A1
DE3528562A1 DE19853528562 DE3528562A DE3528562A1 DE 3528562 A1 DE3528562 A1 DE 3528562A1 DE 19853528562 DE19853528562 DE 19853528562 DE 3528562 A DE3528562 A DE 3528562A DE 3528562 A1 DE3528562 A1 DE 3528562A1
Authority
DE
Germany
Prior art keywords
area
region
gate
channel
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19853528562
Other languages
English (en)
Other versions
DE3528562C2 (de
Inventor
Erfinder Wird Nachtraeglich Benannt Der
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
MOTOYA KAORU
Original Assignee
Research Development Corp of Japan
MOTOYA KAORU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP59164824A external-priority patent/JPH0620143B2/ja
Priority claimed from JP59180447A external-priority patent/JPH0614535B2/ja
Application filed by Research Development Corp of Japan, MOTOYA KAORU filed Critical Research Development Corp of Japan
Publication of DE3528562A1 publication Critical patent/DE3528562A1/de
Application granted granted Critical
Publication of DE3528562C2 publication Critical patent/DE3528562C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

BESCHREIBUNG
Die Erfindung betrifft einen statischen Induktionstransistor (der nachstehend auch als SIT bezeichnet ist) und eine integrierte Schaltung eines solchen Transistors. Insbesondere betrifft die Erfindung einen SIT vom Tunnelinjektionstyp, in dem eine Tunnelinjektion als Quanteneffekt angewandt wird, um eine höhere Betriebsgeschwindigkeit des SIT zu erzielen, und weiterhin betrifft die Erfindung eine integrierte Schaltung eines solchen Transistors.
Nach dem Stande der Technik ist ein SIT ein Transistor, in dem das Niveau der Höhe der Potentialbarriere, die mittels einer Verarmungs- bzw. Sperrschicht errichtet ist, welche sich zwischen Torbereichen erstreckt, verändert wird., um den Strom zu steuern, der zwischen einem Quellenbereich und einem Senkenbereich fließt. In einem solchen Transistor wird das Potential durch die elektrostatische Kapazität der Verarmungs- bzw, Sperrschicht gesteuert. Daher ist der SIT einem bipolaren Transistor equivalent, von dem die Speicherkapazität seiner Basisschicht eliminiert ist. Auf diese Weise ist der SIT insofern hervorragend gegenüber einem FET (einem Feldeffekttransistor), als er mit einer sehr viel höheren Geschwindigkeit bei niedrigerem Rauschen arbeitet.
Jedoch hat ein SIT nach dem Stande der Technik, in dem der Abstand zwischen dem Quellenbereich und dem Senkenbereich sowie derjenige zwischen dem Quellenbereich und dem Torbereich beträchtlich groß ist, insbesondere den Nachteil, daß die Ladungsträger der Tendenz unterworfen sind, von den Kristallgittern gestreut zu werden, was eine beschränkte Grenzfrequenz zur Folge hat.
Infolgedessen wurde von den Erfindern des Gegenstands der vorliegenden Erfindung und von anderen Erfindern, um die oben beschriebenen Nachteile des Standes der Technik zu überwinden, ein SIT vom thermischen bzw. thermionischen Emissionstyp vorgeschlagen, in dem die Ladungsträger mit einer thermischen bzw, thermionischen Geschwindigkeit driften können, ohne daß sie durch die Kristallgitter gestreut werden,
In dem SIT vom thermischen bzw. thermionischen Emissionstyp ist der Abstand zwischen dem Quellenbereich und dem Torbereich so angeordnet bzw. ausgebildet, daß er geringer als die mittlere freie Weglänge der Ladungsträger ist, um dem SIT eine thermische bzw, thermionische Emissionsstruktur zu geben.
Die Stromdichte J in einem solchen SIT vom thermischen bzw. thermionischen Emissionstyp ist durch die folgende Gleichung (1) gegeben:
20
ΓνΓ γ
irr
(D
worin q die Einheitsladung bedeutet, k ist die Boltzmann1-sche Konstante, T ist die absolute Temperatur, m* ist die effektive Masse der Ladungsträger, η ist die Störstellenkonzentration des Quellenbereichs, φ ist das Diffusionspotential zwischen dem Torbereich und dem Quellenbereich, und Vg ist das am Torbereich anliegende Potential.
Die Grenzfrequenz f des SIT ist, wenn die Ladungsträger nun in einer thermischen bzw. thermionischen Emissionsweise injiziert werden, durch die nachfolgende Gleichung (2) gegeben, in der die Zweitstufeneingangskapazität, wenn der SIT in Kaskade mit einem anderen SIT verbunden ist, berücksichtigt
' kT
27Tm*
8 ,8 Wg
worin Wg die Breite der Potentialbarriere in dem Torbereich ist,
Daher ist die Grenzfrequenz f des SIT etwa 780 GHz., wenn GaAs als das Halbleitermaterial verwendet wird, und die Breite Wg der Potentialbarriere im Torbereich beträgt 0,1
Infolgedessen wurde dadurch, daß ein SIT in thermischer bzw. thermionischer Emissionsstruktur ausgebildet worden ist, eine höhere Betriebsgeschwindigkeit des SIT im Vergleich mit einem konventionellen SIT erzielt. Jedoch konnte die Grenzfrequenz nicht höher als auf 800 GHz angehoben werden.
Außerdem wird, da die Verbindungen der Quellen., Tore und Senken in einer konventionellen integrierten Halbleiterschaltung kompliziert sind, generell ein wesentlicher Raum für die Verbindungen benötigt, so daß das Erreichen einer Integration hoher Dichte bzw. eines hohen Integrationsgrads bisher schwierig war.
Kurz zusammengefaßt ist es ein.primäres Ziel der vorliegenden Erfindung, die oben beschriebenen Nachteile des Standes der Technik und des früheren Vorschlags zu überwinden, und es wird mit der Erfindung ein SIT vom Tunnelinjektionstyp zur Verfügung gestellt, in dem die Grenzfrequenz höher als diejenige ist, die man mit einem SIT vom thermischen 5 bzw. thermionischen Emissionstyp erreichen kann.
— Q —
Gemäß einem Aspekt der vorliegenden Erfindung, durch den das obige Ziel erreicht wird, wird ein SIT vom Tunnelinjektionstyp zur Verfugung gestellt, der folgendes umfaßt: einen Kanalbereich; einen Quellenbereich und einen Senkenbereich, die jeweils in Verbindung mit den Oberflächen des Kanalbereichs ausgebildet sind, einen Tunnelinjektionsbereich, der zwischen dem Quellenbereich und dem Kanalbereich ausgebildet ist; und einen Torbereich aus einem Halbleiter, der eine verbotene Bandlücke hat, die größer als diejenige des Kanalbereichs ist; wobei der Torbereich in teilweisem oder vollständigem Kontakt mit den Oberflächen des Kanalbereichs ausgebildet ist.
Gemäß dem oben beschriebenen ersten Merkmal wird die Grenzfrequenz in einem solchen SIT sogar um das hundertfache der Grenzfrequenz erhöht, welche in einem SIT vom thermischen bzw. thermionischen Emissionstyp erzielt wird.
Zusätzlich zu dem ersten Merkmal ist es ein zweites Merkmal der vorliegenden Erfindung, daß die Breite des Kanalbereichs in einem solchen SIT so gewählt ist, daß sie kleiner als 2 A0 ist 1 wobei A0 die Debye-Länge ist, die durch die Störstellenkonzentration des Kanalbereichs bestimmt ist.
Gemäß diesem zweiten Merkmal wird die Kapazität Cgs zwischen dem Tor und der Quelle zusammen mit dem Torwiderstand rg vermindert, so daß eine höhere Betriebsgeschwindigkeit erzielt werden kann.
Zusätzlich zu dem ersten Merkmal ist es ein drittes Merkmal der vorliegenden Erfindung, daß in einem solchen SIT die Zusammensetzung des Halbleiters., der den Torbereich bildet, so abgewandelt wird, daß man eine Übereinstimmung zwischen der Halbleitergitterkonstanten des Torbereichs und derjenigen des Kanalbereichs erzielt.
Gemäß diesem dritten Merkmal nimmt das Oberflächenniveau an der Grenzfläche des Torbereichs ab, so daß dadurch die Quellen-Tor-Durchbruchsspannungscharakteristik verbessert wird, wodurch der Leckagestrom herabgesetzt und dadurch der Leistungsbzw» Stromverbrauch vermindert werden kann.
Gemäß einem anderen Aspekt der vorliegenden Erfindung wird eine integrierte Halbleiterschaltung zur Verfügung gestellt, die einen darin aufgenommenen SIT vom Tunnelinjektionstyp umfaßt, wobei der Transistor folgendes umfaßt: einen Kanalbereich; einen einen Tunnelinjektionsbereich aufweisenden Quellenbereich und einen Senkenbereich, die in Kontakt mit je einer Seite des Kanalbereichs ausgebildet sind; und einen Torbereich, der teilweise in Kontakt mit dem Kanalbereich ausgebildet ist; wobei ein Eingangsanschluß, ein Massenanschluß und ein Ausgangsanschluß sowie außerdem ein über einen Widerstand geführter Leistungs- bzw, Stromversorgungsanschluß mit dem Torbereich bzw, dem Quellenbereich bzw. dem Senkenbereich verbunden sind.
Gemäß diesem vorstehend beschriebenen vierten Merkmal wird ein SIT vom Tunnelinjektionstyp, der eine vertikale Struktur hat, in eine integrierte Schaltung aufgenommen. Daher wird das erforderliche Verdrahten vereinfacht und erleichtert, und der Bereich, der für Verdrahtungsverbindungen erforderlich ist,kann auf etwa zwei Drittel des nach dem Stande der Technik erforderlichen Werts vermindert werden, so daß dadurch eine Integration mit einer hohen Packungsdichte bzw. einem hohen Integrationsgrad sichergestellt wird und so daß eine integrierte Halbleiterschaltung zur Verfügung gestellt wird, die eine hohe Betriebsgeschwindigkeit, einen niedrigen Leistungs- bzw. Stromverbrauch und ein niedriges Rauschen hat und deren Betrieb bei Raumtemperatur sichergestellt ist,
Die vorstehenden sowie weitere Vorteile und Merkmale der Erfindung seien nachfolgend unter Bezugnahme auf die Zeichnung anhand von besonders bevorzugten Ausführungsformen der Erfindung näher erläutert;es zeigen: 5
Figuren 1-9 schematische Schnittansichten, die jeweils verschiedene Ausführungsformen eines SIT vom Tunneiinjektionstyp gemäß der vorliegenden Erfindung veranschaulichen?
Figur 10 eine schematische Schnittansicht, die eine Ausführungsform einer integrierten Halbleiterschaltung gemäß der vorliegenden Erfindung veranschaulichen? 15
Figur 11 ein Equivalentschaltbild der in Figur 10 gezeigten integrierten Schaltung;
Figur 12 eine schematische Schnittansicht, die eine andere Ausführungsform einer integrierten
Halbleiterschaltung gemäß der vorliegenden Erfindung zeigt; und
Figur 13 ein Equivalentschaltbild der in Figur 12 dargestellten integrierten Schaltung.
In der nun folgenden Beschreibung der bevorzugten Ausführungsformen der Erfindung sei zunächst auf Figur 1 Bezug genommen, welche den Aufbau eines SIT vom Tunnelinjektionstyp der vorliegenden Erfindung veranschaulicht, in dem ein Senkenbereich 1 mittels einer n+-Schicht eines GaAs-Substrats ausgebildet ist. Auf dem Substrat sind weiter ein Kanalbereich 2 aus einer n~-Schicht* eine n+-Schicht 3 und ein Quellenbereich 4 aus einer ρ -Schicht jeweils in Schichten bzw, übereinandergeschichtet ausgebildet. Im Kanalbereich 2 ist eine darin verlegte Schicht aus
GaΜ .Al As vorgesehen, die einen Torbereich 5 bildet. Obwohl der Torbereich 5 in Figur 1 nur im Schnitt gezeigt ist, ist er in einem gitterförmigem oder linearem Muster ausgebildet , und die dargestellten Teile sind an ihren Enden so kombiniert bzw, zusammengefaßt, daß sie an der Oberfläche frei liegen. Eine Torelektrode 6 ist auf den freiliegenden Teilen des Torbereichs 5 ausgebildet. Weiter sind eine Quellenelektrode 7 und eine Senkenelektrode 8 auf der oberen Oberfläche des Quellenbereichs 4 bzw. auf der unteren Oberfläche des Senkenbereichs 1 ausgebildet.
Im Falle eines Verbindungshalbleiters., wie beispielsweise GaAs kann ein zufriedenstellender elektrisch isolierender Film nicht darauf ausgebildet werden. Jedoch kann der Torbereich dann, wenn ein Mischkristall, wie beispielsweise
Ga,., . Al As, dessen verbotene Bandlücke größer als diejeni-I ι—χ) χ
ge von GaAs ist, zur Ausbildung des Torbereichs 5 verwendet wird, wie oben beschrieben, eine elektrische Isolation bilden, die derjenigen entspricht, welche durch einen SiO--Film oder dgl, gebildet wird.
In dem Kanalbereich 2, der zwischen dem Quellenbereich 4 und dem Senkenbereich 1 vorhanden und in dem der Torbereich 5 in der in Figur 1 gezeigten Transistorstruktur ausgebildet ist, ist der Abstand von dem Quellenbereich 4 zu dem eigenleitenden Torbereich 5 so gewählt, daß er kleiner als die mittlere freie Weglänge von Ladungsträgern bzw. der Ladungsträger ist. Dann kann der auf diese Weise erhaltene Transistor als ein selbstleitender Typ oder als ein selbstsperrender Typ arbeiten, indem man den Abstand zwischen den Teilen des Torbereichs 4 und die Dicke der Teile des Torbereichs 4 in geeigneter Weise wählt und außerdem die Störstellenkonzentration des Kanalbereichs 2 in geeigneter Weise verändert. Der Wert von χ in Ga. 1 ,Al As, das den Torbereich 4 bildet,
I I—X/ X
ist beispielsweise χ = 0,3, Der Mischkristall ist vorzugsweise undotiert bis zu einer solchen Störstellenkonzentration, daß eine Injektion von Ladungsträgern von dem Tor nach
dem Kanalbereich hin nicht auftreten kann.
Die Grenzfrequenz f des SIT vom Tunnelinjektionstyp, welcher in der oben beschriebenen Weise aufgebaut istr ist durch die folgende Gleichung (3) gegeben:
Gm Wn τ
c " 2TCg " 27TCg
(3) 10
worin Gm die Steilheit bzw. gegenseitige Leitfähigkeit ist und
Q = CgVg,
(4) 15
Kombiniert man die Gleichungen (3) und (4), so erhält man
c. = 2τττ - 2π (5)
worin die Durchtunnelungslaufzeit f der Kehrwert von ist. Dieses ist durch die folgende Gleichung (6) gegeben:
(6) 25
worin ti die Planck'sehe Konstante geteilt durch 2 7Γ ist (ti = 1 .0546x10~34J«sec) , während E die Feldstärke des Tunnelübergangs und a die Gitterkonstante sind. Wenn angenommen wird, daß der Wert der Gitterkonstanten von GaAs
die Größe von 5,6533 A hat, dann beträgt gemäß den Gleichungen (5) und (6) die Grenzfrequenz f gleich 1,37x10 Hz,
1 ~\ 1 τ. 14
6,83x10 Hz, 9,56x10 °Hz und 1,23x10 Hz, das ist in der Größenordnung von 100 THz, wenn die Feldstärke E gleich 106 V/cm bzw. 5x1O6 V/cm bzw. 7x1O6 V/cm bzw. 107 V/cm beträgt, Dieser Wert der Grenzfrequenz ist etwa das hundertfache des Wert, der in einem SIT vom thermischen bzw.
thermionischen Emissionstyp, welcher von den Anmeldern der vorliegenden Anmeldung vorgeschlagen worden ist, erreicht wird. Infolgedessen ist ersichtlich., daß die Grenzfrequenz f eines SIT in hohem Maße vergrößert werden kann, indem die Tunnelinjektion, basierend auf dem Quanteneffekt angewandt wird, anstatt daß man die thermische bzw. thermionische Injektion anwendet.
In der in Figur 1 gezeigten Ausführungsform haben die Tor-Quellen-Kapazität Cgs und die Tor-Senken-Kapazität Cgd die Tendenz, groß zu werden.
Dieses Problem wird durch eine andere Ausführungsform der vorliegenden Erfindung gelöst, die in Figur 2 gezeigt ist, Gemäß der in Figur 2 gezeigten Ausführungsform kann die Tor-Quellen-Kapazität Cgs auf einen sehr kleinen Wert herabgesetzt werden. In Figur 2 sind die gleichen Bezugszeichen zur Bezeichnung der gleichen Teile, wie sie in Figur 1 erscheinen ,oder zur Bezeichnung von equivalenten Teilen verwendet. Aus Figur 2 ist ersichtlich, daß der Torbereich 5 und der Quellenbereich 4 auf der gleichen Hauptoberfläche vorgesehen sind, so daß dadurch das Herausführen der Torelektrode 8 erleichtert und sowohl die Tor-Quellen-Kapazität Cgs als auch der Torwiderstand vermindert wird. Infolgedessen ist die in Figur 2 gezeigte Ausführungsform insofern vorteilhaft, als der SIT mit einer höheren Geschwindigkeit arbeiten kann.
Die Figuren 3 und 4 zeigen eine noch andere Ausführungsform der vorliegenden Erfindung, worin eine Schicht 9 aus einem elektrischen Isolator vorgesehen ist, um die Tor-Senken-Kapazität Cgd zu vermindern. Der elektrische Isolator ist vorzugsweise SiO2/ Si-,Ν., ein Polyimidharz oder dgl. Die Dielektrizitätskonstante von Si3N4 ist etwa 5,5, diejenige von SiO2 ist etwa 3,8, und diejenige von Polyimid ist etwa 3,2,
und zwar im Gegensatz zu der Dielektrizitätskonstanten von GaAs, die 11 beträgt. Infolgedessen wird die Tor-Senken-Kapazität Cgd auf weniger als 1/2 des Werts vermindert, der sich ergibt* wenn anstelle des Isolators GaAs vorhanden ist, 5
Die Figur 5 zeigt eine noch andere Ausführungsform der vorliegenden Erfindung, die eine teilweise Abwandlung der in den Figuren 3 und 4 gezeigten Ausführungsform ist. Wie man sieht, ist der Kanalbereich 2 vom n~-Typ der Figuren 3 und 4 durch eine Schicht vom p-Typ ersetzt, die den Kanalbereich 10 bildet. Wenn der Torbereich 5 und die Schicht vom p-Typ, welche den Kanalbereich 10 bildet, im Zustand invertiert werden, und wenn der Teil der Schicht vom p-Typ, der sich in Kontakt mit dem Torbereich 5 befindet., in eine Schicht vom η-Typ verwandelt wird, dann werden Elektronen durch Durchtunnelung von dem Quellenbereich 4 in den Senkenbereich 1 injiziert, so daß sie den SIT in Betrieb bringen.
Obwohl die Länge von dem Quellenbereich 4 zu dem Senkenbereich 1, d.h. die Kanallänge, so gesteuert werden kann, daß
sie einen Wert von beispielsweise 100 A hat, muß das Torintervall, d.h. die Kanalbreite, auf der Basis der Debye-Länge festgelegt bzw. bestimmt werden, die durch die folgende Gleichung (7) gegeben ist,
/TkT
η« = / τ
D / nq- (7)
worin η die Störstellenkonzentration des Kanalbereichs und
£ die Dielektrizitätskonstante ist.
30
Gemäß der Gleichung (7) beträgt die Debye-Länge AQ etwa 3,95 um, 0,4 μΐη and 0,04 qm, wenn die Störstellenkonzentration η den Wert 1012cm~ bzw. 10l4cm bzw 1016cm~3 hat. Da die Dimensionssteuerung der Kanalbreite in diesem Falle generell durch die Genauigkeit der Photolithographie bestimmt wird, ist es notwendig* die Dimension der Kanalbrei-
te in Relation zu der Fabrikationstechnologie zu bestimmen bzw. festzulegen.
Die Figur 6 zeigt eine andere Ausführungsform der vorliegenden Erfindung, die eine teilweise Abwandlung der in Figur 5 gezeigten Ausführungsform ist. In Figur 6 ist ein Bereich 11 vom p+-Typ, der eine hohe Störstellenkonzentration hat, in dem in Figur 5 gezeigten Kanalbereich 10 vom p-Typ ausgebildet, so daß der Fluß von Elektronen, die von dem Quellenbereich 4 injiziert sind, durch den Torbereich wirksam beschränkt werden kann.
Der im Kanalbereich 10 verlegte Bereich 11 bildet eine Hochpotentialbarriere gegen die Elektronen, die von dem Quel-
1^ lenbereich 4 injiziert sind. Daher driften die Elektronen durch die beiden Seiten des Bereichs 11 vom p+-Typ, der in dem Kanalbereich 10 vom p-Typ verlegt ist. Da der Seitenteil des Kanalbereichs 10 vom p-Typ, der sich in Kontakt mit dem Torbereich 5 befindet, der aktuell arbeitende bzw. funktionierende Teil ist, kann die Dicke des Quellenbereichs 4 und diejenige der Quellenelektrode 7 z. B. etwa 0,5 um sein, und das erleichtert die Herstellung des SIT.
2^ Figur 7 zeigt eine noch andere Ausführungsform der vorliegenden Erfindung, die eine teilweise Abwandlung der in Figur 5 gezeigten Ausführungsform ist. In Figur 7 ist der Bereich 10 vom p-Typ durch den Bereich 2 vom η -Typ ersetzt, jedoch mit Ausnahme desjenigen Teils, der sich in Kontakt mit dem Torbereich 5 befindet.
Die Figur 8 zeigt eine teilweise Abwandlung der in Figur 7 dargestellten Ausführungsform. In Figur 8 ist der Bereich 10 vom p-Typ in den Kanalbereich 2 vom n~-Typ eingefügt, um die Tor-Quellen-Kapazität Cgs herabzusetzen und auch,
um die Höhe des Torbereichs 5 zu vermindern.
In allen Ausführungsformen, die unter Bezugnahme auf die Figuren 1 bis 8 beschrieben worden sind, ist der Abstand von dem Quellenbereich zum eigenleitenden Torbereich natürlich so gewählt, daß er kleiner als die mittlere freie Weglänge von Trägern bzw, der Träger ist.
Die Störstellenkonzentration in den Schichten vom n+-Typ und ρ -Typ der Tunnelinjektionsschicht kann in der nachfolgenden Weise bestimmt bzw. festgelegt werden. Wenn die Störstellenkonzentration in den Schichten vom η -Typ und p+-Typ gleichförmig ist, dann wird die Dicke W der Verarmungs- bzw. Sperrschicht durch das Diffusionspotential bei Nullvorspannung bestimmt und läßt sich wie folgt ausdrücken;
(8)
E = ^T (9)
worin N, und Nn die Akzeptorendichte im Bereich 4 vom ρ -Typ bzw. die Donatorendichte im Bereich 3 vom η -Typ bedeuten,
21 —3
Wenn N2. den Wert von 10 cm hat, dann sind die Werte
von W, E und der Wert der Grenzfrequenz f wie folgt: 130 A, 2,16x1O6 V/cm und 40 THz für N = 1O19CM-3, und 41 A, 6,8x106 V/cm und 72 THz for ND = 1020cm""3.
Obwohl der Quellenbereich in allen oben beschriebenen Ausführungsformen aus der Schicht 4 vom ρ -Typ im Tunnelinjektionsbereich der Schichten vom P+-Typ und n+-Typ gebildet ist, kann der Quellenbereich auch aus einer Schicht
vom η -Typ gebildet sein., wie in Figur 9 gezeigt ist,
Es ist erforderlich* daß das Oberflächenniveau von Gaii „lAl As, welches den Torbereich bildet, so niedrig wie möglich relativ zu demjenigen von GaAs ist. Zu diesem Zweck wird vorzugsweise ein Mischkristall, wie beispielsweise
Gan ,Al Asn \P * der durch Dotieren einer kleinen Men- \ι—χ) χ (ι—y) y
ge von Phosphor (P) in Ga,1 ,Al As erhalten wird, verwen-
\I—X/ X
det, so daß dessen Gitterkonstante in genügender Weise an diejenige von GaAs angepaßt werden kann. Die Zusammensetzung von Ga,, ,Al As,., .P ist vorzugsweise derart, daß y etwa 0,01 ist, wenn χ = 0f3. Indem man so eine Übereinstimmung zwischen der Halbleitergitterkonstanten des Torbereichs und derjenigen des Kanalbereichs erzielt, kann die Quellen-Tor-Durchbruchsspannungscharakteristik verbessert werden, um den Leckagestrom herabzusetzen und den Leistungsbzw. Stromverbrauch zu vermindern.
Vorzugsweise wird die Störstellenkonzentration des Kanal-
19 -3
bereichs für die i-Schicht so gewählt, daß sie etwa 10 cm beträgt, und diejenige des Tunnelinjektionsbereichs wird
13 21 —3 vorzugsweise so gewählt, daß sie etwa 10 -10 cm beträgt.
Als Elektrodenmaterialien der Quelle und der Senke sind Legierungen, wie beispielsweise Au-Ge und Au-Ge-Ni für die Schicht vom η -Typ un
vom ρ -Typ verfügbar.
Schicht vom η -Typ und Au-Zn, Ag-Zn und Cr-Au für die Schicht
Als Elektrodenmaterialien für den Torbereich von Ga,1 .Al As
\I—X) X
sind metallische Materialien mit hohem Schmelzpunkt verfügbar, wie beispielsweise Ti, Pt, W, Cr, Hf und Ni, die keinen Ohm1sehen Kontakt mit Ga, 1 .Al As bilden.
\ι—X/ X
Es wird nun eine integrierte Schaltung eines SIT vom Tunnelinjektionstyp gemäß der vorliegenden Erfindung nachstehend beschrieben,
Die Tunnelinjektion ist dadurch charakterisiert, daß sie relativ niedriges Rauschen hatf die gegenseitige Leitfähigkeit bzw. Steilheit Gm kann, da ein ziemlich großer Strom mittels einer kleinen Spannung erzeugt werden kann, leicht erhöht werden* und die Stromaussteuerfähigkeit ist hoch. Da die Tunnelinjektion die Tendenz hat, leichter bei einer erhöhten Temperatur aufzutreten, ist es weiter nicht notwendig, den SIT zu kühlen. Infolgedessen ist ersichtlich, daß ein SIT vom Tunnelinjektionstyp in hohem Masse für den Aufbau einer integrierten Schaltung geeignet ist,
Die Figur 10 zeigt eine Ausführungsform einer integrierten Schaltung gemäß der vorliegenden Erfindung. Nach Figur 10 wird ein Substrat 21 aus GaAs, das ein eigenleitender Halbleiter i oder ein halbisolierender Halbleiter s.i. ist, hergestellt, und es wird eine verlegte Schicht vom η -Typ, die einen Senkenbereich 22 bildet, in einer der Hauptoberflächen des Substrats 21 ausgebildet. Ein Kanalbereich 23 wird auf dem Senkenbereich 22 ausgebildet. Ein Heteroübergangs-Torbereich 24 wird in Kontakt mit der Seitenoberfläche des Kanalbereichs 23 ausgebildet. Der Torbereich 24 wird von einem Verbindungshalbleiter, wie beispielsweise Ga,, ,Al As,. .P gebildet., dessen verbotene Bandlücke größer als diejenige von GaAs ist, welches das Substrat 21 bildet. Ein Bereich 25 vom η -Typ, der die Tunnelinjektions-0 schicht bildet, wird auf dem Kanalbereich 23 ausgebildet, und ein Quellenbereich 26 vom ρ -Typ, der die Tunnelinjektionsschicht bildet, wird auf dem Bereich 25 vom n+-Typ ausgebildet. Andererseits wird eine Schicht vom η-Typ, die einen Widerstandsbereich 27 bildet, auf der Hauptoberfläche des Substrats 21 aus GaAs in der Nähe bzw. Nachbarschaft des Senkenbereichs 22 ausgebildet, und eine Schicht vom
BAD ORIGINAL
n+-Typ., die einen Elektrodenbereich 28 bildet, wird in dem Widerstandsbereich 27 ausgebildet. Eine Ausgangselektrode 29 ist so vorgesehen, daß sie einen Teil des Senkenbereichs 22 und des Widerstandsbereichs 27 bedeckt, und eine Leistungs- bzw, Stromzuführungselektrode 30 wird auf dem Elektrodenbereich 28 ausgebildet. Der übrige Bereich der Hauptoberfläche des Substrats 21 aus GaAs wird mit einem Film aus einem elektrischen Isolator 31, wie beispielsweise Si^N., SiO- oder ein Polyimidharz bedeckt. Eine Torelektrode 32 wird auf dem Torbereich 24, der nach aufwärts durch den Isolatorfilm 31 vorsteht, ausgebildet, und eine Quellenelektrode 33 wird auf dem Quellenbereich 26 ausgebildet. Ein Eingangsanschluß 40, ein Masseanschluß 41, ein Ausgangsanschluß 42 und ein Leistungs- bzw. Stromzuführungsanschluß 43 sind mit der Torelektrode 32 bzw. der Quellenelektrode 33 bzw, der Ausgangselektrode 29 bzw. der Leistungs- bzw, Stromzuführungselektrode 30 verbunden, so daß dadurch eine integrierte Schaltung ausgebildet ist.
Die Ausbildung eines SIT vom Tunnelinjektionstyp und von dem vertikalen Aufbau auf dem Substrat 21 aus GaAs in der oben beschriebenen Weise erleichtert Verdrahtungsverbindungen mit dem Senkenbereich 22, dem Torbereich 24 und dem Quellenbereich 26.
Die Figur 11 zeigt eine der Figur 10 equivalente Schaltung, und in Figur 11 sind die gleichen Bezugszeichen zur Bezeichnung der gleichen Teile, die in Figur 10 auftreten, verwendet. Es ist ersichtlich, daß ein Lastwiderstand 51 mit einem SIT 50 vom Tunnelinjektionstypf welcher eine selbstsperrende Charakteristik hat, verbunden ist, v/ie in Figur 11 dairgestellt.Wenn ein Eingangssignal von niedrigem Niveau auf den Eingangsanschluß 40 in dem Zustand gegeben wird, in welchem die Stromversorgungsspannung V an den Strom-Versorgungsanschluß 43 angelegt ist, bleibt der SIT 50 vom Tunnelinjektionstyp in seinem gesperrten Zustand, und
am Ausgangsanschluß 42 erscheint ein Ausgangssignal von hohem Niveau, Wenn andererseits ein Eingangssignal von hohem Niveau auf den Eingangsanschluß 40 gegeben wird, wird der SIT 50 vom Tunnelinjektionstyp eingeschaltet, bzw, in den leitenden Zustand gebracht, und am Ausgangsanschluß 42 erscheint ein Ausgangssignal von niedrigem Niveau. Infolgedessen führt der SIT 50 einen sogenannten Invertervorgang aus. Da der Widerstand des SIT vom Tunnelinjektionstyp klein ist, ist der Wert des Stroms in der in Figur 11 gezeigten Schaltung nahezu durch den Wert des Lastwiderstands 51 bestimmt. Wenn beispielsweise der Lastwiderstand 51 einen Widerstandswert von 100 k*ß hat, und V einen Wert von 0,1 Volt besitzt, dann beträgt der Wert des Stroms etwa ein μ,Α.
Die Figur 12 zeigt eine andere Ausführungsform der integrierten Schaltung gemäß der vorliegenden Erfindung, in der ein SIT vom Tunnelinjektionstyp in der Depressionsbzw. Herabsetzungsbetriebsweise einen Lastwiderstand bil- det. In Figur 12 weist der Transistor, der als die Last wirkt, einen Torbereich 60 auf, welcher eine Dicke hat, die kleiner als diejenige des selbstsperrenden Transistors ist, so daß der Transistor einen selbstleitenden Betrieb ausführt, um als der Widerstand zu funktionieren. Infolgedessen besteht in dem in Figur 12 gezeigten Aufbau keine Notwendigkeit, den Widerstand zum Bewirken eines Invertervorgangs bzw, -betriebs eines anderen SIT gesondert vorzusehen.
Der Torbereich 60 kann in direktem Kontakt mit den η -Typ-Schichten des Quellenbereichs 25 bzw. des Senkenbereichs 22 sein.
Der Lasttransistor kann ein SIT vom thermischen bzw. thermionischen Emissionstyp, ein konventioneller SIT oder FET oder dgl,, außer dem SIT vom Tunnelinjektionstyp,sein.
Die Figur 13 zeigt eine der Figur 12 equivalente Schaltung. Es ist ersichtlich, daß ein selbstleitender Transistor 52, der als Impedanzelement wirkt, mit dem SIT 50 vom Tunnelinjektionstyp so verbunden ist, so daß eine Inverterschaltung gebildet wird. Der Betrieb dieser Inverterschaltung entspricht demjenigen der in Figur 11 gezeigten Schaltung,und daher wird hinsichtlich dieses Betriebs auf die Beschreibung der Figur 11 verwiesen, um Wiederholungen zu vermeiden. Obwohl in den vorerwähnten Ausführungsformen der vorliegenden Erfindung eine Torstruktur vom HeteroÜbergangs- . typ gezeigt ist, kann diese natürlich durch ein isoliertes Tor, ein Schottky-Tor oder ein pn-Übergangs-Tor ersetzt sein.
in der Ausführungsform der integrierten Schaltung erleichtert es die Ausbildung des SIT vom Tunnelinjektionstyp und von dem vertikalen Aufbau, die Kanallänge kleiner als
1000 A zu machen, und sie erleichtert außerdem die Verdrahtung mit der Quelle und der Senke, die auf dem Kanal ausgebildet sind, so daß die integrierte Schaltung leichter als eine integrierte Schaltung von einem FET oder einem HEMT, bei denen eine feine Verdrahtung mit deren Quelle, Toren und Senke erforderlich sind, erzeugt werden kann. Daher kann der Bereich, der für die Verdrahtung erforder-Hch ist, auf etwa 2/3 desjenigen vermindert werden, der nach dem Stand der Technik erforderlich ist, so daß eine hohe Packungsdichte erzielt werden kann.
In den vorerwähnten Ausführungsformen der vorliegenden 0 Erfindung kann die bekannte Technik, z. B. diejenige von Doppelschichtverbindungen, für die Verbindung der integrierten Schaltung mit der Stromquelle, Masse und dem Eingangs- sowie Ausgangsanschluß durch eine planare bzw. ebene Struktur und einen Isolator angewandt werden. Das Material ist in keiner Weise auf GaAs beschränkt und kann auch Si, InP, InAs, InSb oder ein II-V-Verbindungshalbleiter
sein. Es ist ohne weiteres ersichtlich, daß das Material auch z, B»durch die Kombination von HgTe oder CdTe mit
sein kann.
Weiterhin können der SIT vom. Tunnelinjektionstyp und dessen integrierte Schaltung* die mit der vorliegenden Erfindung zur Verfügung gestellt werden, mittels eines molekularen oder photoerregten molekularen epitaxialen Wachstumsvorgangs ausgebildet werden, der von einem der Erfinder der vorliegenden Erfindung erfunden worden ist und in dem Molekularschichten von GaAs eine nach der anderen in dem epitaxialen Wachstumsprozeß gebildet werden können. Entsprechend kann die integrierte Schaltung mittels einer Dampfphasenepitaxie, einer Flüssigphasenepitaxie, einem metallorganischen Dampfphasenepitaxieverfahren, einem MoIekularstrahlepitaxialprozeß, einem Ionenimplantations- oder diffusionsprozeß, einer Photolithographie, einem Plasmaätzen, einem chemischen Ätzen, oder irgendeiner der Kombinationen aus verschiedenen Vakuumverdampfungsprozessen, ausgebildet werden.
- Leerseite

Claims (17)

  1. KRAUS ■ WElSERT & PARTNER
    PATENTANWÄLTE
    UND ZUGELASSENE VERTRETER VOR DEM EUROPÄISCHEN PATENTAMT
    DR. WALTER KRAUS DIPLOMCHEMIKER · DR.-ING. DIPL.-ING. ANNEKÄTE WEISERT · DIPL.-PHYS. JOHANNES SPIES
    THOMAS-WIMMER-RING 15 · D - 800O MÜNCH EN 22 · TE LEFON O89/2 2 73 77
    TELEGRAMM KRAUSPATENT · TELEX 5-212156 kpat d · TELEFAX (O89) 22 79 94
    5111 JS/ge
    RESEARCH DEVELOPMENT CORPORATION OF JAPAN
    Tokyo/Japan
    JUNICHI NISHIZAWA Sendai/Japan
    KAORU MOTOYA Sendai/Japan
    Statischer Induktionstransistor vom Tunnelinjektionstyp und denselben umfassende integrierte Schaltung
    PATENTANSPRÜCHE
    /f). Statischer Induktionstransistor vom Tunnelinjektionstyp, dadurch gekennzeichnet, daß er folgendes umfaßt: einen Kanalbereich (2, 10); einen Quellenbereich (4) und einen Senkenbereich (1), die in Kontakt mit je einer der beiden Seiten des Kanalbereichs (2, 10) ausgebildet sind; einen Tunnelinjektionsbereich (3, 4), der zwischen dem Quellenbereich (4) und dem Kanalbereich (2, 10) ausgebildet ist; und einen Torbereich (5), der sich in Kontakt mit einem Teil des Kanalbereichs (2, 10) oder dem gesamten Kanalbereich (2, 10) befindet und aus einem Halbleiter ausgebildet ist, welcher
    BAD
    eine verbotene Bandlücke hat, die größer als diejenige des Halbleiters istf der den Kanalbereich (2, 10) bildet,
  2. 2. Statischer Induktionstransistor nach Anspruch 1, da-
    durch gekenn zeichnet, daß der Kanalbereich (2, 10) aus GaAs ausgebildet ist* und daß der Torbereich (5) aus Ga,., v.Al As ausgebildet ist.
  3. 3. Statischer Induktionstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Kanalbereich (10) einen Halbleiterbereich (11) aufweist bzw. enthält, der eine Barriere höheren Potentials gegen Ladungsträger,
    die von dem Quellenbereich (4) her driften, bildet, als der übrige Teil des Kanalbereichs (10).
    15
  4. 4. Statischer Induktionstransistor nach Anspruch 1, 2 oder 3, dadurch gekennzeichnet, daß eine Torelektrode (6), die in Kontakt mit dem Torbereich (5) vorgesehen ist, aus einem Metallmaterial ausgebildet ist, das einen Ohm1sehen Kontakt mit dem Torbereich (5) bildet.
  5. 5. Statischer Induktionstransistor vom Tunnelinjektionstyp, dadurch gekennzeichnet, daß er folgendes umfaßt: einen Kanalbereich (2, 10); einen Quellenbereich
    (4) und einen Senkenbereich (1), die iji Kontakt mit je einer der beiden Seiten des Kanalbereichs (2, 10) ausgebildet sind; einen Tunnelinjektionsbereich (3, 4), der zwischen dem Quellenbereich (4) und dem Kanalbereich (2f 10) ausgebildet ist; und einen Torbereich (5), der in Kontakt mit einem Teil des Kanalbereichs (2, 10) oder mit dem gesamten Kanalbereich (2, 10) ist und der aus einem Halbleiter ausgebildet ist, welcher eine verbotene Bandlücke hat, die größer als diejenige des Halbleiters ist, der den Kanalbereich (2f 10) bildet; wobei die Breite des Kanalbereichs (2, 10) so gewählt ist, 5 daß sie kleiner als 2 Λο ist, worin AD die Debye-Länge ist,
    die durch die Störstellenkonzentration des Kanalbereichs (2f 10) bestimmt ist.
  6. 6. Statischer Induktionstransistor nach Anspruch 5, da-
    durch gekennzeichne t, daß der Kanalbereich (10J einen Halbleiterbereich (11) aufweist bzw. enthält, der eine Barriere höheren Potentials gegen Ladungsträger, welche von dem Quellenbereich (4) her driften, bildet, als der übrige Teil des Kanalbereichs (10). 10
  7. 7. Statischer Induktionstransistor nach Anspruch 5 oder
    6, dadurch gekennzeichnet, daß eine Torelektrode (6), die in Kontakt mit dem Torbereich (5) vorgesehen ist, aus einem Metallmaterial ausgebildet ist, das einen Ohm1sehen Kontakt mit dem Torbereich (5) bildet.
  8. 8. Statischer Induktionstransistor nach Anspruch 5, 6 oder
    7, dadurch gekennzeichnet, daß der Kanalbereich (2, 10) aus GaAs ausgebildet ist, und daß der Torbereich (5) aus Ga, Λ .AIvAs11 .P ausgebildet ist.
    I ι-χ; λ \ ι-yj y
  9. 9. Statischer Induktionstransistor vom Tunnelinjektionstyp, dadurch gekennzeichnet, daß er folgendes umfaßt: einen Kanalbereich (2, 10); einen Quellenbereich
    (4) und einen Senkenbereich (1), die in Kontakt mit je einer der beiden Seiten des Kanalbereichs (2, 10) ausgebildet sind; einen Tunnelinjektionsbereich (3, 4), der zwischen dem Quellenbereich (4) und dem Kanalbereich (2, 10) ausgebildet ist; und einen Torbereich (5), der sich in Kontakt mit einem Teil des Kanalbereichs (2, 10) oder mit dem ganzen Kanalbereich (2, 10) befindet und aus einem Halbleiter ausgebildet ist, welcher eine verbotene Bandlücke hat, die größer als diejenige des Halbleiters ist, der den Kanalbereich (2, 10) bildet; wobei die Zusammensetzung des Halbleiters, der den Torbereich (5) bildet, so modifiziert ist, daß eine Übereinstimmung zwischen der Halbleitergitterkonstanten des Torbe-
    35285£2
    reichs (5) und derjenigen des Kanalbereichs (2, 10) erzielt ist,
  10. 10. Statischer Induktionstransistor nach Anspruch 9,
    dadurch gekennze ichnet, daß der Kanalbereich (2, 10) aus GaAs ausgebildet ist, und daß der Torbereich aus Ga,. ,AlxASj1 ,P ausgebildet ist.
  11. 11. Statischer Induktionstransistor nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß eine Torelektrode (6), die in Kontakt mit dem Torbereich (5) vorgesehen ist, aus einem Metallmaterial ausgebildet ist, das einen Ohm1sehen Kontakt mit dem Torbereich (5) bildet.
    15
  12. 12. Statischer Induktionstransistor nach Anspruch 9, oder 11, dadurch gekennzeichnet, daß der Kanalbereich (10) einen Halbleiterbereich (11) aufweist bzw. enthält, der eine Barriere höheren Potentials gegen Ladungsträger, die von dem Quellenbereich (4) driften, als der übrige Teil des Kanalbereichs (10) bildet,
  13. 13. Statischer Induktionstransistor nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, daß die Breite des Kanalbereichs (2, 10) so gewählt ist, daß sie kleiner als 2 AD 1st, wobei λ0 die Debye-Länge ist, die durch die StorStellenkonzentration des Kanalbereichs (2, 10) bestimmt ist.
  14. 14. Integrierte Halbleiterschaltung, die einen darin aufgenommenen statischen Induktionstransistor vom Tunnelinjektionstyp, insbesondere einen solchen nach einem der Ansprüche 1 bis 13, umfaßt, dadurch gekennzeichnet, daß der Transistor (50) folgendes um- faßt: einen Kanalbereich (23); einen mit einem Tunnelinjektionsbereich (25) versehenen Quellenbereich (26) und
    einen Senkenbereich (22), die in Kontakt mit je einer der beiden Seiten des Kanalbereichs (23) ausgebildet sind; und einen Torbereich (24), der in Kontakt mit einem Teil des Kanalbereichs (23) ausgebildet ist; einen Signaleingangsanschluß (40), einen Masseanschluß (41) und einen Ausgangsanschluß (42) sowie einen über einen Widerstand (51;52) geführten Leistungs- bzw, Stromversorgungsanschluß (43) , die auf dem Torbereich (24) bzw, dem Quellenbereich (26) bzw. dem Senkenbereich (22) vorgesehen sind, so daß auf diese Weise die integrierte Schaltung gebildet ist.
  15. 15. Integrierte Halbleiterschaltung nach Anspruch 14, dadurch gekennzeichnet, daß der Torbereich (24) aus einem Halbleiter ausgebildet ist, der eine verbotene Bandlücke hat, die größer als diejenige des Halbleiters ist, welcher den Kanalbereich (23) bildet.
  16. 16. Integrierte Halbleiterschaltung nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß der Widerstand durch einen statischen Induktionstransistor (52) vom selbstleitenden Typ oder durch einen statischen Induktionstransistor (52) vom Tunnelinjektionstyp gebildet ist.
  17. 17. Integrierte Halbleiterschaltung nach Anspruch 14, 15 oder 16, dadurch gekennzeichnet, daß der Kanalbereich (23) aus GaAs ausgebildet ist, und daß der Torbereich (24) aus Ga,. .Al As oder Ga... .Al As , 1 _ , P ausgebildet ist,
DE19853528562 1984-08-08 1985-08-08 Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung Granted DE3528562A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP59164824A JPH0620143B2 (ja) 1984-08-08 1984-08-08 トンネル注入型静電誘導トランジスタ
JP59180447A JPH0614535B2 (ja) 1984-08-31 1984-08-31 半導体集積回路

Publications (2)

Publication Number Publication Date
DE3528562A1 true DE3528562A1 (de) 1986-02-13
DE3528562C2 DE3528562C2 (de) 1993-02-04

Family

ID=26489778

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853528562 Granted DE3528562A1 (de) 1984-08-08 1985-08-08 Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung

Country Status (4)

Country Link
US (1) US4870469A (de)
DE (1) DE3528562A1 (de)
FR (1) FR2569056B1 (de)
GB (2) GB2163002B (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4712122A (en) * 1984-07-26 1987-12-08 Research Development Corp. Heterojunction gate ballistic JFET with channel thinner than Debye length
JPH0642555B2 (ja) * 1989-06-20 1994-06-01 株式会社東芝 半導体装置
DE69125306T2 (de) * 1990-04-18 1997-10-30 Fujitsu Ltd Halbleiteranordnung mit einer Struktur zur Beschleunigung von Ladungsträgern
JPH1041579A (ja) * 1996-05-21 1998-02-13 Toshiba Corp 半導体装置とその製造方法
EP0999579B1 (de) * 1998-11-04 2007-05-30 Lucent Technologies Inc. Induktivität oder Leiterbahn mit geringem Verlust in einer integrierten Schaltung
DE102005023361A1 (de) * 2005-05-20 2006-11-23 Robert Bosch Gmbh Feldeffekttransistor
US8476709B2 (en) * 2006-08-24 2013-07-02 Infineon Technologies Ag ESD protection device and method
US8178400B2 (en) * 2009-09-28 2012-05-15 International Business Machines Corporation Replacement spacer for tunnel FETs
US8258031B2 (en) 2010-06-15 2012-09-04 International Business Machines Corporation Fabrication of a vertical heterojunction tunnel-FET
US9146059B2 (en) 2012-05-16 2015-09-29 The United States Of America, As Represented By The Secretary Of The Navy Temperature actuated capillary valve for loop heat pipe system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2069754A (en) * 1980-02-14 1981-08-26 Itt Ind Ltd Field effect transistor
EP0050988A2 (de) * 1980-10-28 1982-05-05 Zaidan Hojin Handotai Kenkyu Shinkokai Durch statische Induktion gesteuertes Halbleiterbauelement mit Tunnelinjektion

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3171042A (en) * 1961-09-08 1965-02-23 Bendix Corp Device with combination of unipolar means and tunnel diode means
US3462700A (en) * 1966-08-10 1969-08-19 Bell Telephone Labor Inc Semiconductor amplifier using field effect modulation of tunneling
USRE29971E (en) * 1971-07-31 1979-04-17 Zaidan Hojin Hondotai Kenkyn Shinkokai Field effect semiconductor device having an unsaturated triode vacuum tube characteristic
US4075652A (en) * 1974-04-17 1978-02-21 Matsushita Electronics Corporation Junction gate type gaas field-effect transistor and method of forming
JPS5396842A (en) * 1977-02-03 1978-08-24 Ricoh Co Ltd Actuator of sheet gripper in sheet conveying device
JPS53121581A (en) * 1977-03-31 1978-10-24 Seiko Instr & Electronics Ltd Logical element of electrostatic inductive transistor
US4131902A (en) * 1977-09-30 1978-12-26 Westinghouse Electric Corp. Novel bipolar transistor with a dual-dielectric tunnel emitter
US4160261A (en) * 1978-01-13 1979-07-03 Bell Telephone Laboratories, Incorporated Mis heterojunction structures
JPS5598871A (en) * 1979-01-22 1980-07-28 Semiconductor Res Found Static induction transistor
US4379005A (en) * 1979-10-26 1983-04-05 International Business Machines Corporation Semiconductor device fabrication
JPS5664430A (en) * 1979-10-30 1981-06-01 Semiconductor Res Found Multiple hetero junction and manufacture thereof
JPS56124273A (en) * 1980-03-04 1981-09-29 Semiconductor Res Found Semiconductor device
IT1138998B (it) * 1980-03-17 1986-09-17 Gte Laboratories Inc Transistor a induzione statica con strutture di porta perfezionate
US4366493A (en) * 1980-06-20 1982-12-28 International Business Machines Corporation Semiconductor ballistic transport device
JPS57186374A (en) * 1981-05-12 1982-11-16 Semiconductor Res Found Tunnel injection type travelling time effect semiconductor device
JPS5882570A (ja) * 1981-11-11 1983-05-18 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US4466173A (en) * 1981-11-23 1984-08-21 General Electric Company Methods for fabricating vertical channel buried grid field controlled devices including field effect transistors and field controlled thyristors utilizing etch and refill techniques
JPS58188167A (ja) * 1982-04-28 1983-11-02 Agency Of Ind Science & Technol 半導体デバイス
US4546375A (en) * 1982-06-24 1985-10-08 Rca Corporation Vertical IGFET with internal gate and method for making same
US4583105A (en) * 1982-12-30 1986-04-15 International Business Machines Corporation Double heterojunction FET with ohmic semiconductor gate and controllable low threshold voltage
US4639753A (en) * 1984-04-19 1987-01-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US4712122A (en) * 1984-07-26 1987-12-08 Research Development Corp. Heterojunction gate ballistic JFET with channel thinner than Debye length
JP3058505B2 (ja) * 1992-02-27 2000-07-04 東京瓦斯株式会社 １３ｃ標識化合物の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2069754A (en) * 1980-02-14 1981-08-26 Itt Ind Ltd Field effect transistor
EP0050988A2 (de) * 1980-10-28 1982-05-05 Zaidan Hojin Handotai Kenkyu Shinkokai Durch statische Induktion gesteuertes Halbleiterbauelement mit Tunnelinjektion

Also Published As

Publication number Publication date
GB2163002A (en) 1986-02-12
US4870469A (en) 1989-09-26
FR2569056A1 (fr) 1986-02-14
GB2194677B (en) 1989-01-05
GB2163002B (en) 1989-01-05
GB8519851D0 (en) 1985-09-11
FR2569056B1 (fr) 1989-03-10
GB2194677A (en) 1988-03-09
GB8723051D0 (en) 1987-11-04
DE3528562C2 (de) 1993-02-04

Similar Documents

Publication Publication Date Title
DE3122768C2 (de)
DE2910566C2 (de) Statische Induktionshalbleitervorrichtung
DE2804568C2 (de)
DE3136682C2 (de)
DE1564411C3 (de) Feldeffekt-Transistor
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE3526826C2 (de)
DE2757762A1 (de) Monolithische kombination zweier komplementaerer bipolartransistoren
DE1924726A1 (de) Feldeffektvorrichtung mit steuerbarem pn-UEbergang
DE1811492A1 (de) Feldeffekttransistor
DE2504088A1 (de) Ladungsgekoppelte anordnung
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2220789A1 (de) Feldeffekttransistor
DE3528562A1 (de) Statischer induktionstransistor vom tunnelinjektionstyp und denselben umfassende integrierte schaltung
DE1230500B (de) Steuerbares Halbleiterbauelement mit einem Halbleiterkoerper mit der Zonenfolge NN P oder PP N
DE2515577A1 (de) Schaltungsanordnung mit einem transistor hoher eingangsimpedanz
DE2833068A1 (de) Integrierte halbleitervorrichtung
DE2030917A1 (de) Halbleiteranordnung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1297233B (de) Feldeffekttransistor
DE1639177C3 (de) Monolithisch integrierte Gleichrichterschaltung
DE2513893C2 (de) Transistorverstärker
DE1803032A1 (de) Steuerbares Halbleiterbauelement
DE2454561A1 (de) Halbleitervorrichtung
DE1464971A1 (de) Halbleiterschalter

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee