-
Diese
Anmeldung nimmt die Priorität
der am 13. Oktober 2005 eingereichten Koreanischen Anmeldung No.
10-2005-0096365 in Anspruch, welche hierin vollumfänglich als
Referenz aufgenommen ist.
-
HINTERGRUND DER ERFINDUNG
-
1. Bereich der Erfindung
-
Die
vorliegende Erfindung betrifft einen CMOS("complementary metal oxide silicon", komplementärer Metall-Oxid-Silizium)-Bildsensor.
Spezieller betrifft die vorliegende Erfindung einen CMOS-Bildsensor
und ein Verfahren zu seiner Herstellung, welcher/welches dazu geeignet
ist, die Struktur des CMOS-Bildsensors zu vereinfachen, und dabei
ein Verkleinern eines Pixels zu erreichen.
-
2. Beschreibung der fachverwandten
Technik
-
Im
Allgemeinen ist ein Bildsensor ein Halbleiterbauteil zum Konvertieren
optischer Bilder in elektrische Signale, und wird in einen Ladungsgekoppeltes-Bauteil("charge coupled device", CCD)-Bildsensor
und einen CMOS-Bildsensor klassifiziert.
-
Die
CCD weist eine Mehrzahl von Photodioden (PDs) auf, welche in Form
einer Matrix angeordnet sind, um optische Signale in elektrische
Signale zu konvertieren. Die CCD beinhaltet eine Mehrzahl vertikaler
ladungsgekoppelter Bauteile ("vertical charge
coupled devices",
VCCDs), welche zwischen vertikal in der Matrix angeordneten Photodioden
derart bereitgestellt sind, dass sie elektrische Ladungen in der
Vertikalrichtung übertragen,
wenn die elektrischen Ladungen von jeder Photodiode erzeugt werden,
eine Mehrzahl horizontaler ladungsgekoppelter Bauteile ("horizontal charge
coupled devices",
HCCDs) zum Übertragen
der elektrischen Ladungen, welche von den VCCDs in der Horizontalrichtung übertragen
worden sind, und einen Sensor-Verstärker zum Ausgeben elektrischer
Signale mittels Abfühlens
der elektrischen Ladungen, welche in der Horizontalrichtung übertragen
werden.
-
Allerdings
hat eine solche CCD verschiedene Nachteile, wie einen komplizierten
Treibe-Modus, hohen Leistungsverbrauch und so weiter. Ferner benötigt die
CDD mehrstufige Photo-Prozesse, so dass der Herstellungs-Prozess
für die
CCD kompliziert ist.
-
Da
es darüber
hinaus schwierig ist, eine Steuerung, einen Signalprozessor und
einen Analog/Digital-Konverter (A/D-Konverter) auf einem einzelnen
Chip der CCD zu integrieren, ist die CCD nicht für Produkte kompakter Größe geeignet.
-
In
jüngerer
Zeit wird der CMOS-Bildsensor als ein Bildsensor der/einer nächsten Generation
in's Auge gefasst,
welcher dazu geeignet ist, das Problem der CCD zu lösen.
-
Der
CMOS-Bildsensor ist ein Bauteil, welches einen Schaltmodus einsetzt,
um sequentiell eine Ausgabe jedes Einheitspixels mittels MOS-Transistoren
zu detektieren, wobei die MOS-Transistoren auf einem Halbleiter-Substrat
korrespondierend zu den Einheitspixeln mittels einer CMOS-Technologie ausgebildet
sind, welche periphäre
Bauteile wie eine Steuerung und einen Signalprozessor verwendet.
-
Dies
bedeutet, der CMOS-Sensor beinhaltet eine Photodiode und einen MOS-Transistor
in jedem Einheitspixel, und detektiert sequentiell die elektrischen
Signale jedes Einheitspixels in einem Schaltmodus, um Bilder zu
realisieren.
-
Da
der CMOS-Bildsensor die CMOS-Technologie verwendet, weist der COM-Bildsensor
Vorteile auf, wie den niedrigen Leistungsverbrauch und den/einen
einfachen Herstellungsprozess mit einer verhältnismäßig kleinere Anzahl an Photo-Verarbeitungs-Schritten.
-
Darüber hinaus
ermöglicht
es der CMOS-Bildsensor, dass das Produkt eine kompakte Größe aufweist,
weil die Steuerung, der Signalprozessor und der A/D-Konverter auf
einem Chip des CMOS-Bildsensors integriert werden können.
-
Daher
sind CMOS-Bildsensoren in verschiedenen Anwendungen, wie digitale
Standbild-Kameras, digitale Video-Kameras, und so weiter, ausgiebig verwendet
worden.
-
Ferner
wird der CMOS-Bildsensor gemäß der Anzahl
von Transistoren in einen 3Tr-1PD-Typ-Bildsensor, 4Tr-1PD-Typ-Bildsensor und
5Tr-1PD-Typ-Bildsensor klassifiziert. Der 3Tr-1PD-Typ-Bildsensor
beinhaltet eine Photodiode und drei Transistoren, und der 4Tr-1PD-Typ-Bildsensor
beinhaltet eine Photodiode und vier Transistoren.
-
Im
Folgenden wird eine Beschreibung angegeben, welche auf eine Äquivalenzschaltung
und ein Layout eines Einheitspixels eines herkömmlichen 3Tr-1PD-Typ-Bildsensors
Bezug nimmt.
-
1 ist eine Aquivalenz-Schaltungs-Ansicht
des herkömmlichen
3Tr-1PD Typ-Bildsensors, und 2 ist
eine Layout-Ansicht, welche den Einheitspixel des herkömmlichen
3Tr-1PD-Typ-Bildsensors zeigt.
-
Wie
in 1 gezeigt, beinhaltet
das Einheitspixel des herkömmlichen
3Tr-1PD- Typ Bildsensors
eine Photodiode PD und drei nMOS-Transistoren T1, T2 und T3.
-
Eine
Kathode der Photodiode PD ist mit einem Drain des ersten nMOS-Transistors
T1 und einem Gate des zweiten nMOS-Transistors T2 verbunden.
-
Darüber hinaus
sind Sources des ersten und des zweiten nMOS-Transistors T1 und
T2 mit einer Stromversorgungsleitung ("power line") verbunden, welche eine Referenz-Spannung
VR zuführt,
und ein Gate des ersten nMOS-Transistors T1 ist mit einer Rücksetz-Leitung
verbunden, welche ein Rücksetz-Signal
RST zuführt.
-
Ein
Source des dritten nMOS Transistor T3 ist mit einem Drain des zweiten
nMOS Transistors T2 verbunden, ein Drain des dritten nMOS Transistors T3
ist mit einer Auslese-Schaltung (nicht gezeigt) durch eine Signalleitung
verbunden, und ein Gate des dritten nMOS-Transistors T3 ist mit
einer Spalten-Auswahl-Leitung verbunden, welche ein Auswahl-Signal
SLCT zuführt.
-
Der
erste nMOS Transistor T1 ist ein Rücksetz-Transistor Rx zum Zurücksetzen
in der Photodiode PD gesammelter optischer Ladungen, der zweite nMOS
Transistor T2 ist ein Source-Folger-Transistor Dx, welcher als ein
Source-Folger-Pufferverstärker dient,
und der dritte nMOS-Transistor T3 ist ein Auswahl-Transistor Sx,
welcher Schalt- und Adressierungs-Funktionen ausführt.
-
Wie
in 2 gezeigt, ist ein
aktiver Bereich auf dem Einheitspixel des herkömmlichen 3Tr-1PD-Typ-Bildsensors
so definiert, dass eine Photodiode 20 in einem Teil des
aktiven Bereiches 10 mit großer Breite ausgebildet wird,
und Gate-Elektroden 30, 40 und 50 von
drei Transistoren jeweils die verbleibenden Teile des aktiven Bereichs 10 überlappen.
-
Dies
bedeutet, dass der Rücksetz-Transistor Rx
die Gate-Elektrode 30 beinhaltet, der Source-Folger Transistor
Dx die Gate-Elektrode 40 beinhaltet und der Auswahl-Transistor
Sx das Gate 50 beinhaltet.
-
Dotierungen
werden in dem aktiven Bereich 10 jedes Transistors, mit
Ausnahme unterer Teile der Gate-Elektroden 30, 40 und 50 implantiert,
wobei ein Source/Drain-Bereich jedes Transistors gebildet wird.
-
Daher
wird ein Eingangs-Anschluss Vein, welcher ein externes Potential
empfängt,
im zwischen dem Rücksetz-Transistor
Rx und dem Source-Folger-Transistor Dx ausgebildeten Source/Drain-Bereich
bereitgestellt, und ein Ausgangs-Anschluss Vaus, welcher mit einer
Auslese-Schaltung (nicht gezeigt) verbunden ist, ist im an einer
Seite des Auswahl-Transistors Sx ausgebildeten Source/Drain-Bereich
bereitgestellt.
-
3 ist eine entlang Linie
IV-IV' aus 2 aufgenommene Schnittansicht,
welche den herkömmlichen
CMOS-Bildsensor zeigt.
-
Wie
in 3 gezeigt, beinhaltet
der herkömmliche
CMOS-Bildsensor eine Isolations-Schicht 42, welche auf
einem Isolations-Bereich eines p-Typ-Halbleiter-Substrats 41 ausgebildet
ist, auf welchem ein aktiver Bereich und der Isolations-Bereich
definiert sind, einen Source-Folger-Transistor, welcher eine Gate-Elektrode 43 aufweist,
welche sich einen Teil der Isolations-Schicht 42 und den/des aktiven
Bereich(es) kreuzend erstreckt, einen auf einem Teil des aktiven
Bereiches des Halbleiter-Substrats 41 ausgebildeten Photodioden-Bereich
(PD) 44, eine auf der gesamten (Ober)fläche des Halbleiter-Substrats 41 ausgebildete
dielektrische Schicht 45, und eine metallische Verbindung 46,
welche sich derart passierend durch die dielektrische Schicht 45 erstreckt,
dass sie die Gate-Elektrode 43 mit dem Photodioden-Bereich 44 elektrisch
verbindet.
-
Die
metallische Verbindung 46 verbindet die Gate-Elektrode 43 mit
dem Photodioden-Bereich 44 durch ein Kontaktloch 47,
welches die dielektrische Schicht 45 derart durchquerend
ausgebildet ist, dass vorbestimmte Abschnitte von (Ober)flächen der Gate-Elektrode 43 und
des Photodioden-Bereiches 44 freigelegt werden/sein können, und
einen im Kontaktloch 47 ausgebildete Wolfram-Verschluss/Anschluss 48.
-
Da
der Photodioden-Bereich mit der Gate-Elektrode 43 elektrisch
verbunden ist, kann gemäß dem herkömmlichen
CMOS-Bildsensor, welcher den oben genannten Aufbau aufweist, (eine)
Potential-Variation im Photodioden-Bereich 44 einen Einfluss
auf das Gate-Potential des Source-Folger-Transistors ausüben.
-
Darüber hinaus
kann das Gate-Potential einen großen Einfluss auf die Leistungsfähigkeit
des Transistors ausüben.
-
Um
allerdings die Kenndaten des Bildsensors zu maximieren, ist es notwendig,
die Potential-Variation des Photodioden-Bereiches ohne Potential-Verlust
direkt auf einen Gate-Anschluss eines benachbarten Transistors zu übertragen.
-
Daher
ist abweichend von anderen Vorrichtungen ein Verfahren zum Verbinden
eines Photodioden-Bereiches mit einer Gate-Elektrode eines benachbarten
Transistors sehr wichtig.
-
Wie
oben erwähnt,
wird gemäß des herkömmlichem
Verbindungs-Verfahrens das Kontaktloch in oberen Bereichen des Photodioden-Bereiches
und des Gates ausgebildet, und dann wird durch Ausfüllen des
Kontaktlochs mit metallischen Materialien der Wolfram-Verschluss/Anschluss
gebildet. In diesem Zustand wird eine Metallschicht, wie eine Aluminium-Schicht,
aufgebracht und strukturiert, um eine metallische Verbindung zu
bilden.
-
Allerdings
verursacht das oben genannte Verbindungs-Verfahren (eine) Beschädigung der Photodiode,
wenn das Kontaktloch im Photodioden-Bereich ausgebildet wird. Da
der Photodioden-Bereich mit der Gate-Elektrode mittels der metallischen
Verbindung durch vier Kontakte verbunden ist, ist es darüber hinaus
schwierig, die Pixel-Design-Bandbreite ("pixel design margin") zu verbessern.
-
KURZFASSUNG
DER ERFINDUNG
-
Die
vorliegende Erfindung wurde durchgeführt, um das im Stand der Technik
auftretende oben angegebene Problem zu lösen, und es ist daher ein Ziel
der vorliegenden Erfindung, (einen) CMOS-Bildsensor und ein Verfahren
zu seiner Herstellung bereitzustellen, welcher/welches dazu geeignet
ist, zu verhindern, dass eine Photodiode beschädigt wird, und eine Pixel-Design-Bandbreite
zu verbessern, um (ein) Verkleinern eines Pixels zu erreichen.
-
Gemäß eines
Aspekts der vorliegenden Erfindung wird ein CMOS-Bildsensor bereitgestellt, welcher
eine Photodiode und eine Mehrzahl von Transistoren beinhaltet, wobei
der CMOS-Bildsensor umfasst: eine auf einem Isolations-Bereich eines Halbleiter-Substrats,
auf welchem ein aktiver Bereich und der Isolations-Bereich definiert
sind, ausgebildete Isolations-Schicht; eine Gate-Elektrode, welche sich
einen Teil der Isolations-Schicht und den/des aktiven Bereich(es)
kreuzend erstreckt; einen auf einem Teil des aktiven Bereiches des
Halbleiter-Substrats ausgebildeten Photodioden-Bereich; eine an
beiden Seiten der Gate-Elektrode ausgebildete isolierende Seitenwand;
eine an/auf einer oberen (Ober)fläche der Gate-Elektrode und
einem zur Gate-Elektrode benachbarten Teil einer (Ober)fläche des
Photodioden-Bereiches ausgebildete Metall-Silizid-Schicht; eine
Metallschicht zum elektrischen Verbinden der Gate-Elektrode mit
dem Photodioden-Bereich; und eine auf einer gesamten (Ober)fläche des Halbleiter-Substrats
inklusive der Metallschicht und der Metall-Silizid-Schicht ausgebildete
dielektrische Schicht.
-
Gemäß eines
anderen Aspekts der vorliegenden Erfindung wird ein Verfahren zum
Herstellen eines CMOS-Bildsensors, welcher eine Photodiode und eine
Mehrzahl von Transistoren beinhaltet, bereitgestellt, wobei das
Verfahren die folgenden Schritte umfasst: Ausbilden einer Isolations-Schicht auf
einem Isolations-Bereich eines Halbleiter-Substrats, auf welchem
ein aktiver Bereich und der Isolations-Bereich definiert sind; Ausbilden
einer Gate-Elektrode auf einem Teil der Isolations-Schicht und dem
aktiven Bereich mittels Anordnens einer Gate-Isolierschicht dazwischen;
Ausbilden eines Photodioden-Bereiches auf einem vorbestimmten Teil
des aktiven Bereiches des Halbleiter-Substrats; Ausbilden einer
isolierenden Seitenwand an beiden Seiten der Gate-Elektrode; Aufbringen
einer Metallschicht auf einer gesamten (Ober)fläche des Halbleiter-Substrats
inklusive der Gate-Elektrode; Ausführen eines Wärmebehandlungs-Prozesses
bezüglich des
Halbleiter-Substrats, wodurch eine Metall-Silizid-Schicht auf der
Metallschicht, der Gate-Elektrode und einem Grenzflächen-Bereich
des Photodioden-Bereiches ausgebildet wird; selektives Ätzen der Metallschicht
mit Ausnahme eines vorbestimmten Anteils der Metallschicht, welcher
zum elektrischen Verbinden der Gate-Elektrode mit dem Photodioden-Bereich
verwendet wird; und Ausbilden einer dielektrischen Schicht auf einer
gesamten (Ober)fläche des
Halbleiter-Substrats inklusive der Metallschicht und der Metall-Silizid-Schicht.
-
KURZE BESCHREIBUNG DER
ZEICHNUNGEN
-
1 ist
eine Äquivalenz-Schaltungs-Ansicht
eines herkömmlichen
3Tr-1PD-Typ-Bildsensors;
-
2 ist
eine Layout-Ansicht, welche ein Einheitspixel des herkömmlichen 3Tr-1PD-Typ-Bildsensors
zeigt;
-
3 ist
eine entlang Linie IV-IV' von 2 aufgenommene
Schnittansicht, welche den herkömmlichen
CMOS-Bildsensor zeigt;
-
4 ist
eine entlang Linie IV-IV' von 2 aufgenommene
Schnittansicht, welche einen CMOS-Bildsensor gemäß der vorliegenden Erfindung
zeigt; and
-
5a bis 5g sind
Schnittansichten, welche das Verfahren zum Herstellen eines CMOS-Bildsensors
gemäß der vorliegenden
Erfindung zeigen.
-
DETAILLIERTE
BESCHREIBUNG DER ERFINDUNG
-
Im
Folgenden wird ein CMOS-Sensor und ein Verfahren zu seiner Herstellung
gemäß der vorliegenden
Erfindung im Detail mit Bezug zu den folgenden Zeichnungen beschrieben
werden.
-
4 ist
eine entlang Linie IV-IV' von 2 aufgenommene
Schnittansicht, welche den CMOS-Bildsensor gemäß der vorliegenden Erfindung
zeigt.
-
Wie
in 4 gezeigt, beinhaltet der CMOS-Bildsensor eine
auf einem Isolations-Bereich eines p-Typ-Halbleiter-Substrats 101,
auf welchem ein aktiver Bereich und der Isolations-Bereich definiert
sind, ausgebildete Isolations-Schicht 102, einen Source-Folger-Transistor,
welcher eine Gate-Elektrode 103 aufweist, welche sich einen
Teil der Isolations-Schicht 102 und den/des aktiven Bereich(es) kreuzend
erstreckt, einen auf einem Teil des aktiven Bereichs des Halbleiter-Substrats 101 ausgebildeten Photodioden-Bereich
(PD) 105, eine an beiden Seiten der Gate-Elektrode 103 ausgebildete
isolierende Seitenwand 106, eine an/auf der oberen (Ober)fläche der
Gate-Elektrode 103 und einem Teil einer (Ober)fläche des
zur Gate-Elektrode 103 benachbarten Photodioden-Bereichs 105 ausgebildete
Metall-Silizid-Schicht 109, eine Metallschicht 107 zum
elektrischen Verbinden der Gate-Elektrode 103 mit dem Photodioden-Bereich 105,
eine auf der Metallschicht 107 und der Metall-Silizid-Schicht 109 ausgebildete Barriere-Metallschicht 108,
und eine auf der gesamten (Ober)fläche des Halbleiter-Substrats 101,
inklusive der Barriere-Metallschicht 108, ausgebildete
dielektrische Schicht 111.
-
5a bis 5g sind
Schnittansichten, welche das Verfahren zum Herstellen des CMOS-Bildsensors
gemäß der vorliegenden
Erfindung zeigen.
-
Wenn
ein Salicid-Prozess ausgeführt
wird, nachdem die Transistoren hergestellt worden sind, wird die
Gate-Elektrode mittels einer Salicid-Metallschicht elektrisch mit
der Photodiode verbunden, so dass die Photodiode davor bewahrt wird,
beschädigt zu
werden.
-
Wie
in 5a gezeigt, wird die Isolations-Schicht 102 auf
dem Isolations-Bereich des Halbleiter-Substrats 101 ausgebildet,
auf welchem der aktive Bereich und der Isolations-Bereich definiert
sind.
-
Obwohl
in den Figuren nicht dargestellt, ist das Verfahren zum Herstellen
der Isolations-Schicht 102 wie folgt:
Zuerst werden
eine Stützstelle("pad")-Oxidschicht, eine
Stützstelle-Nitridschicht
und eine TEOS(Tetraethyl-Ortho-Silikat) Oxidschicht sequentiell
auf dem Halbleiter-Substrat ausgebildet. Dann wird eine Photolack-Schicht
auf der TEOS-Oxidschicht ausgebildet.
-
Anschließend wird
die Photolack-Schicht dem Belichtungs- und Entwicklungs-Prozess
unterworfen, und wird dann unter Verwendung einer Maske strukturiert,
welche eine Struktur zum Definieren der aktiven Bereiche und der
Isolations-Bereiche aufweist. Hierbei wird die auf der Isolations-Schicht
ausgebildete Photolack-Schicht entfernt.
-
Dann
werden die Stützstelle-Oxidschicht,
die Stützstelle-Nitridschicht
und die TEOS-Oxidschicht, welche auf der Isolations-Schicht ausgebildet
sind, selektiv entfernt. Hierbei wird die strukturierte Photolack-Schicht
als eine Maske verwendet.
-
Anschließend wird
der Isolations-Bereich des Halbleiter-Substrats zu einer vorbestimmten
Tiefe geätzt,
wobei ein Graben ausgebildet wird. Hierbei werden die strukturierte
Stützstelle-Oxidschicht, Stützstelle-Nitridschicht
und die TEOS-Oxidschicht als eine Ätz-Maske verwendet. Dann wird
die Photolack-Schicht vollständig
entfernt.
-
Anschließend wird
eine Opfer-Oxidschicht dünn
auf der gesamten (Ober)fläche
des Substrats, welches den Graben aufweist, ausgebildet, und dann wird
eine O3-TEOS-Schicht auf dem Substrat derart ausgebildet,
dass der Graben mit der O3-TEOS-Schicht
ausgefüllt
werden kann. Hierbei wird die Opfer-Oxidschicht auch in/an der Innenwand des
Grabens ausgebildet. Darüber
hinaus wird die O3-TEOS-Schicht unter der
Bedingung einer Temperatur von 1000°C oder mehr ausgebildet.
-
Dann
wird der CMP ("chemical
mechanical polishing",
Chemisch-Mechanisches-Polieren)-Prozess an der gesamten (Ober)fläche des
Halbleiter-Substrats in einer solchen Weise ausgeführt, dass
die O3-TEOS-Schicht nur im Graben-Bereich verbleiben
kann, wodurch die Isolations-Schicht 102 im Graben ausgebildet
wird. Anschließend
werden die Stützstelle-Oxidschicht,
die Stützstelle-Nitridschicht
und die TEOS-Oxidschicht entfernt.
-
Wie
in 5b gezeigt, werden dann eine Gate-Isolierschicht
(nicht gezeigt) und eine leitfähige Schicht
(beispielsweise eine multikristalline Poly-Silizium-Schicht) sequentiell
auf der gesamten (Ober)fläche
des Halbleiter-Substrats 101 aufgebracht, und dann werden
die Gate-Isolierschicht und die leitfähige Schicht selektiv geätzt, wodurch
die Gate-Elektrode 103 gebildet wird.
-
Die
Gate-Elektrode 103 dient als die Gate-Elektrode des Source-Folger-Transistors. Gate-Elektroden
anderer Transistoren werden ebenfalls simultan mit der Gate-Elektrode 103 des
Source-Folger-Transistors gebildet.
-
Wie
in 5c gezeigt, wird dann eine erste Photolack-Schicht 104 auf
die gesamte (Ober)fläche des
Halbleiter-Substrats 101, inklusive der Gate-Elektrode 103,
beschichtet. Danach wird die erste Photolack-Schicht 104 durch
den Belichtungs- und Entwicklungs-Prozess in einer solchen Weise selektiv
strukturiert, dass ein Photodioden-Bereich im aktiven Bereich definiert
werden kann.
-
Als
nächstes
werden Dotierungen niederer Dichte in das Halbleiter-Substrat 101 implantiert,
wodurch der Photodioden-Bereich 105 gebildet wird. Hierbei
wird die strukturierte erste Photolack-Schicht 104 als
eine Maske verwendet.
-
Wie
in 5d gezeigt, wird dann nach Entfernen der ersten
Photolack-Schicht 104 die Isolier-Schicht auf der gesamten
(Ober)fläche
des Halbleiter-Substrats 101 ausgebildet. Danach wird ein Rückätz-Prozess
an der gesamten (Ober)fläche
der resultierenden Struktur ausgeführt, wodurch die isolierende
Seitenwand 106 an beiden Seiten der Gate-Elektrode 103 gebildet
wird.
-
Obwohl
in den Figuren nicht dargestellt, sind darüber hinaus Source/Drain-Dotierungen
in das an beiden Seiten der Gate-Elektrode 103 ausgebildete Halbleiter-Substrat 101 implantiert,
wodurch ein Source/Drain-Diffusions-Bereich ausgebildet wird.
-
Wie
in 5e gezeigt, wird dann die Salicid-Metallschicht 107 auf
der gesamten (Ober)fläche des
Halbleiter-Substrats 101, inklusive der Gate-Elektrode 103,
aufgebracht. [0062] Die Metallschicht 107 beinhaltet ein
aus der Gruppe, welche aus Titan (Ti), Tantal (Ta), Nickel (Ni)
und Kobalt (Co) besteht, ausgewähltes
(Metall), welche(s) in Silicide umgewandelt werden kann/können, wenn
sie mit dem Halbleiter-Substrat 101 reagieren. Alternativ hierzu
kann die Barriere-Metallschicht 108, welche TiN oder TaN
beinhaltet, auf der Metallschicht 107 ausgebildet werden.
-
In
diesem Fall hat die Barriere-Metallschicht 108 eine Dicke
von ungefähr
200 bis 2000 Å.
-
Wie
in 5f gezeigt, wird dann der erste Wärmebehandlungs-Prozess
am mit der Metallschicht 107 versehenen Halbleiter-Substrat 101 ausgeführt. Der
erste Wärmebehandlungs-Prozess dauert für 30 Sekunden
unter der Bedingung einer Temperatur von ungefähr 500°C an. Als ein Ergebnis wird die
Metall-Silizid-Schicht 109 auf der Gate-Elektrode 103 und
dem Photodioden-Bereich 105 ausgebildet.
-
Hiernach
wird eine zweite Photolack-Schicht 110 auf das Halbleiter-Substrat 101 beschichtet.
Die zweite Photolack-Schicht 110 wird mittels des Belichtungs-
und Entwicklungs-Prozesses selektiv strukturiert.
-
Dann
werden die Barriere-Metallschicht 108 und die Metallschicht 107,
welche nicht mit dem mit der Gate-Elektrode 103 und dem
Photodioden-Bereich 105 versehenen Halbleiter-Substrat 101 reagieren,
unter Verwendung der strukturierten zweiten Photolack-Schicht 110 als
einer Ätz-Maske
selektiv entfernt.
-
Hierbei
werden die Barriere-Metallschicht 108 und die mit der zweiten
Photolack-Schicht 110 bedeckte Metallschicht 107 nicht
entfernt, sondern verbleiben auf dem Halbleiter-Substrat 101.
Der verbleibende Teil der Barriere-Metallschicht 108 und der/die
Metallschicht 107 kann als eine leitfähige Verbindungsleitung dienen,
welche die Gate-Elektrode 103 mit dem Photodioden-Bereich 105 elektrisch
verbindet.
-
Wie
in 5g gezeigt, wird hiernach die zweite Photolack-Schicht 110 entfernt
und wird dann der zweite Wärmebehandlungs-Prozess
am Halbleiter-Substrat 101 ausgeführt. Der zweite Wärmebehandlungs-Prozess
dauert unter der Bedingung einer Temperatur von ungefähr 750°C für 60 Sekunden
an. Als ein Ergebnis wird die Metall-Silizid-Schicht 109 stabilisiert.
-
Dann
wird die dielektrische Schicht 11 auf der gesamten (Ober)fläche des
Halbleiter-Substrats 101 ausgebildet.
-
Obwohl
die Erfindung mit Bezug zu bestimmten bevorzugten Ausführungsformen
davon gezeigt und beschrieben worden ist, werden Fachleute verstehen,
dass verschiedene Veränderungen
in Form und Details daran ausgeführt
werden können,
ohne vom Geist und Umfang der Erfindung, wie sie durch die beigefügten Ansprüche definiert
sind, abzuweichen.
-
Wie
oben beschrieben, haben der CMOS-Bildsensor und sein Herstellungs-Verfahren gemäß der vorliegenden
Erfindung die folgenden Vorteile.
-
Erstens
wird die Photodiode durch die Silicid-Metallschicht direkt mit der
Gate-Elektrode verbunden, ohne spezielle Kontakt-Medien zu verwenden,
so dass der Herstellungsprozess und die Struktur des CMOS-Bildsensors
vereinfacht werden kann. Dementsprechend kann die Pixel-Design-Bandbreite verbessert
werden, so dass das Verkleinern des/der Pixel erreicht werden kann.