CN115064627A - 正装led芯片及其制备方法 - Google Patents

正装led芯片及其制备方法 Download PDF

Info

Publication number
CN115064627A
CN115064627A CN202210990025.5A CN202210990025A CN115064627A CN 115064627 A CN115064627 A CN 115064627A CN 202210990025 A CN202210990025 A CN 202210990025A CN 115064627 A CN115064627 A CN 115064627A
Authority
CN
China
Prior art keywords
electrode
semiconductor layer
layer
substrate
led chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210990025.5A
Other languages
English (en)
Inventor
张雪
张星星
简弘安
胡加辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Zhao Chi Semiconductor Co Ltd
Original Assignee
Jiangxi Zhao Chi Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangxi Zhao Chi Semiconductor Co Ltd filed Critical Jiangxi Zhao Chi Semiconductor Co Ltd
Priority to CN202210990025.5A priority Critical patent/CN115064627A/zh
Publication of CN115064627A publication Critical patent/CN115064627A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

本发明提供一种正装LED芯片及其制备方法，该正装LED芯片包括衬底及衬底上的外延层，外延层包括层叠的第一半导体层、量子阱发光层、第二半导体层；第二半导体层设有向下延伸的凹槽，第一半导体层于凹槽处设有与其电性连接的第一电极，第二半导体层在远离凹槽侧设有与其电性连接的第二电极；第一电极向下延伸至衬底侧面；第二电极向下延伸至衬底侧面；衬底于第一电极和第二电极的下端位置均设有锡球，锡球分别电性连接位于衬底下方的基板P极和基板N极。本发明有效的提升量子阱发光层的发光面积，使得LED芯片的设计电流降低；并且与基板的连接方式与常规的焊线连接相比，避免了闪烁、死灯、光衰等问题。

Description

正装LED芯片及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种正装LED芯片及其制备方法。
背景技术
LED(Light Emitting Diode，发光二极管)是一种利用载流子复合时释放能量形成发光的半导体器件，正装LED芯片具有耗电低、色度纯、寿命长、体积小、响应时间快、节能环保等诸多优势。
现有常规正装LED芯片结构如附图1所示，包括衬底、以及依次层叠在衬底上的N型半导体、量子阱发光区以及P型半导体、P型半导体上开设有从P型半导体延伸至N型半导体的凹槽，P型半导体与P型电极进行电性连接，N型半导体与N型电极进行电性连接。
在常规LED芯片封装结构中，为了将N型电极设置在N型半导体上，从P型半导体延伸至N型半导体的凹槽面积较大，使得量子阱发光区面积减小，受凹槽面积影响，导致LED发光亮度变低，电流密度变大，电压升高。
发明内容
基于此，本发明的目的是提供一种正装LED芯片及其制备方法，以至少解决上述相关技术中的不足。
一种正装LED芯片，包括衬底及设于所述衬底上的外延层，所述外延层包括由下往上依次层叠设置的第一半导体层、量子阱发光层、第二半导体层；
所述第二半导体层的一侧设有向下延伸至所述第一半导体层的凹槽，所述第一半导体层于所述凹槽处设有与其电性连接的第一电极，所述第二半导体层在远离所述凹槽的一侧设有与其电性连接的第二电极；
所述第一电极包括第一接触部和第一加强部，所述第一接触部设于所述第一半导体层的上表面，所述第一加强部沿所述第一接触部向下延伸至所述衬底侧面；所述第二电极包括第二接触部和第二加强部，所述第二接触部设于所述第二半导体层的上表面，所述第二加强部沿所述第二接触部向下延伸至所述衬底侧面；
所述衬底于所述第一加强部的位置设有与所述第一加强部电性连接的第一锡球且于所述第二加强部的位置设有与所述第二加强部电性连接的第二锡球，所述第一锡球和所述第二锡球分别电性连接位于所述衬底下方的基板P极和基板N极。
进一步的，上述正装LED芯片，所述外延层呈锥台状，形成两个倾斜的侧面，所述第一接触部和所述第二接触部分别与两个倾斜的侧面固定连接。
进一步的，上述正装LED芯片，所述正装LED芯片设有绝缘阻挡层，所述绝缘阻挡层设于所述第二加强部内侧面、所述第二半导体层上表面以及所述凹槽表面。
进一步的，上述正装LED芯片，所述绝缘阻挡层由SiO2、Al2O3、SiNx中的一种或多种材料组成。
进一步的，上述正装LED芯片，所述绝缘阻挡层和所述第二半导体层之间设有透明导电层，所述透明导电层的材质为ITO、IZO中的一种。
进一步的，上述正装LED芯片，所述第一电极和所述第二电极采用Cr、Al、Au、Pt、Ni、Ti、Cu、Sn中任意一种形成的金属叠层或多种组合形成的合金叠层。
进一步的，上述正装LED芯片，所述第一电极和所述第二电极采用Cr、Al、Au、Pt、Ni、Ti、Cu、Sn中任意一种形成的金属叠层或多种组合形成的合金叠层。
本发明还公开了一种正装LED芯片的制备方法，包括，
在外延层上通过第一次曝光进行MESA图形制作；使所述外延层形成凹槽，所述凹槽由第二半导体层向下延伸至第一半导体层；
将第一电极和第二电极通过蒸镀工艺分别固定在所述凹槽处和远离所述凹槽一侧的第二半导体层上表面；所述第一电极包括第一接触部和第一加强部，所述第一接触部设于所述第一半导体层的上表面，所述第一加强部沿所述第一接触部向下延伸至衬底侧面；所述第二电极包括第二接触部和第二加强部，所述第二接触部设于所述第二半导体层的上表面，所述第二加强部沿所述第二接触部向下延伸至所述衬底侧面；
使用锡膏将所述正装LED芯片的所述衬底与基板连接，并通过回流焊接固定，形成锡球，所述锡球分别将所述第一电极以及第二电极均与所述衬底和所述基板固定连接。
进一步的，上述制备方法，所述在外延层上通过第一次曝光进行MESA图形制作的步骤之后，还包括：
将所述外延层的侧边通过第二次曝光，使外延层的侧边倾斜呈锥台型；
将所述第一电极和所述第二电极通过MESA图形进行干法刻蚀，使得所述第一电极和所述第二电极的外侧形成倾斜向下的斜坡结构。
进一步的，上述制备方法，所述将所述外延层的侧边通过第二次曝光，使外延层的侧边倾斜呈锥台型的步骤之后，还包括：
在所述第二半导体层上沉积透明导电层并通过MESA图形制作透明导电层图形，形成位于所述第二半导体层上表面的透明导电层；
在所述透明导电层上沉积绝缘阻挡层并通过MESA图形制作绝缘阻挡层图形，形成覆盖在所述透明导电层上表面，且一端延伸至第一电极处、另一端延伸至衬底侧面的绝缘阻挡层。
本发明中，所述第二半导体层的一侧设有向下延伸至所述第一半导体层的凹槽，所述第一半导体层于所述凹槽处设有与其电性连接的第一电极，所述第二半导体层在远离所述凹槽的一侧设有与其电性连接的第二电极；所述第一电极的所述第一加强部沿所述第一接触部向下延伸至所述衬底侧面；所述第二电极的第二加强部沿所述第二接触部向下延伸至所述衬底侧面；所述衬底于所述第一加强部和所述第二加强部的位置均设有锡球，所述锡球分别电性连接位于所述衬底下方的基板P极和基板N极。
本发明中的正装LED芯片，通过设计第一电极和第二电极的排布形式（分别位于外延层的两侧边，且由外延层的两侧向下延伸至衬底），使得两个电极对于量子阱发光层的遮挡面积减小，可以有效的提升量子阱发光层的发光面积，使得LED芯片的设计电流降低，并且通过设置焊球的方式将电极和基板进行焊接固定，实现了脱离焊线进行电性连接的目的，降低了因虚焊或接触不良造成的闪烁、死灯、光衰等问题，提高LED芯片封装器件的稳定性。
附图说明
图1为常规的正装LED芯片的层级整体结构示意图；
图2为图1所示的LED芯片侧面结构示意图；
图3为图1中正装LED芯片与基板的焊接结构示意图；
图4为本发明实施例1提出的正装LED芯片层级整体结构示意图；
图5为图4所示的LED芯片侧面结构示意图；
图6为图4中正装LED芯片与基板的焊接结构示意图；
图7为本发明实施例2提出的正装LED芯片层级整体结构示意图；
图8为本发明实施例3提出的正装LED芯片层级整体结构示意图；
图9为本发明实施例4提出的正装LED芯片的制备方法流程图；
图10为本发明实施例5提出的正装LED芯片的制备方法流程图；
图11为本发明实施例6提出的正装LED芯片的制备方法流程图。
主要元件符号说明：
10：衬底、11：第一半导体层、12：量子阱发光层、13：第二半导体层、14：凹槽、15：第一电极、151：第一接触部、152：第一加强部、16：第二电极、161：第二接触部、162：第二加强部、171：第一锡球、172：第二锡球、18：绝缘阻挡层、19：透明导电层、20：外延层、31：基板N极、32：基板P极。
如下具体实施方式将结合上述附图进一步说明发明。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的若干实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。
需要说明的是，当元件被称为“固设于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
现有常规正装LED芯片结构如附图1、附图2以及附图3所示，包括衬底、以及依次层叠在衬底上的N型半导体、量子阱发光区以及P型半导体、P型半导体上开设有从P型半导体延伸至N型半导体的凹槽，P型半导体与P型电极进行电性连接，N型半导体与N型电极进行电性连接。
在常规LED芯片封装结构中，为了将N型电极设置在N型半导体上，从P型半导体延伸至N型半导体的凹槽面积较大，使得量子阱发光区（附图2网格所示区域）面积减小，受凹槽面积影响，导致LED发光亮度变低，电流密度变大，电压升高。
并且，在常规LED芯片封装结构中，P型电极上设置焊球并通过焊线与基板P极进行电性连接，N型电极上设置焊球并通过焊线与基板N极进行电性连接。这样设置焊线的焊接方式容易产生金属线虚焊或接触不良的问题。以使得LED芯片存在死灯、闪烁的问题。
为此，本发明实施例提出一种正装LED芯片，以解决现有技术中的不足。
实施例1
请参阅图4至图6，所示为本发明实施例一中的正装LED芯片，包括衬底10及设于衬底上的外延层20，该外延层20包括由下往上依次层叠设置的第一半导体层11、量子阱发光层12、第二半导体层13。
示例而非限定的，本发明实施例中，所述第一半导体层11为N型半导体层，具体为N型氮化镓。所述第二半导体层13为P型半导体层，具体为P型氮化镓。
其中，第二半导体层13的一侧设有向下延伸至第一半导体层11的凹槽14。该凹槽14具体由第二半导体层13向下沉降，直到沉降至第一半导体层11内。第一半导体层11于凹槽14处设有与其电性连接的第一电极15，第二半导体层13在远离凹槽14的一侧设有与其电性连接的第二电极16。
示例而非限定的，本发明实施例中，所述第一电极15为N型电极；所述第二电极16为P型电极。
具体的，第一电极15包括第一接触部151和第一加强部152，第一接触部151设于凹槽14处的第一半导体层11上表面，第一加强部152沿第一接触部151的端部向下延伸至衬底10侧面；第一接触部151和第一加强部152形成L型结构贴附在凹槽14处。第二电极16包括第二接触部161和第二加强部162，第二接触部161设于第二半导体层13的上表面，第二加强部162沿第二接触部161向下延伸至衬底10侧面；第二接触部161和第二加强部162形成L型结构贴附在远离凹槽14端的第二半导体层13处。
此外，衬底10于第一加强部152的位置设有与第一加强部152电性连接的第一锡球171且于第二加强部162的位置设有与第二加强部162电性连接的第二锡球172，第一锡球171和第二锡球172分别使第一电极15和第二电极16电性连接位于衬底下方的基板N极31和基板P极32。
本实施例中，第一电极15和第二电极16分别位于外延层20的两侧边，且由外延层20的两侧向下延伸至衬底10，相比于图1所示的LED正装芯片，两个电极对于量子阱发光层12（即附图4所示的网格区域）的遮挡面积减小，可以有效的提升量子阱发光层12的发光面积，使得LED芯片的设计电流降低。并且相比于图1所示的LED正装芯片，通过设置焊球的方式将电极和基板进行焊接固定，实现了脱离焊线进行电性连接的效果，降低了因虚焊或接触不良造成的闪烁、死灯、光衰等问题，提高LED芯片封装器件的稳定性。使得该正装LED芯片的良品率以及产品稳定性得到显著的提升，可应用于对于产品规格要求较高的工程机械、车规等领域。
可选的，本实施例中，外延层20呈锥台状，具体的，外延层20的上端窄于下端，使得外延层20形成两个倾斜的侧面，并且该倾斜的侧边结构延伸至衬底10，使得衬底10的侧面也部分倾斜。第一接触部151和第二接触部161分别和两个倾斜的侧面固定连接，进而使得第一接触部151和第二接触部161相对于衬底10是向内倾斜的朝向。本实施例中，通过侧边倾斜设置，避免了电极侧面结构过薄而断裂，并且，相比于现有的正常LED芯片采用垂直侧边的封装结构，其侧面披覆性得到优化，使得正装LED芯片的整体结构强度加强。
实施例2
请参阅图7，本实施例当中的正装LED芯片与实施例1当中的正装LED芯片的结构基本相同，不同之处在于：
本实施例中，正装LED芯片还设有绝缘阻挡层18，该绝缘阻挡层18设于所述第二加强部162的内侧面、第二半导体层13上表面以及凹槽14表面。通过设置的绝缘阻挡层18，可将第二电极16侧边的第二加强部162与外延层20侧面的量子阱发光层12、第一半导体层11进行隔绝，避免发生短路情况。并且通过在第二半导体层13上表面以及凹槽14表面设置绝缘阻挡层18使得该正装LED芯片的外部绝缘性得到优化。
优选的，本发明实施例中，所述绝缘阻挡层18由SiO2、Al2O3、SiNx中的一种或多种材料组成。
实施例3
请参阅图8，本实施例当中的正装LED芯片与实施例2当中的正装LED芯片的结构基本相同，不同之处在于：
本实施例中，绝缘阻挡层18和第二半导体层13之间还设有透明导电层19。具体的，该透明导电层19的材质为ITO、IZO中的一种。通过设置的透明导电层19使得该正装LED芯片的透光率得到进一步的提升。使得正装LED芯片的发光效果得到优化。
优选的，本发明实施例中，第一电极15和第二电极16采用Cr、Al、Au、Pt、Ni、Ti、Cu、Sn中任意一种形成的金属叠层或多种组合形成的合金叠层。以实现具有良好的导电特性以及具有较强的结构强度特性的目的。
实施例4
请参阅图9，为本实施例中的正装LED芯片的制备方法，包括步骤S01-步骤S03，
步骤S01、在外延层上通过第一次曝光进行MESA图形制作；使外延层形成凹槽，所述凹槽由第二半导体层向下延伸至第一半导体层。
步骤S02、将第一电极和第二电极通过蒸镀工艺分别固定在凹槽处和远离凹槽一侧的第二半导体层上表面。
具体的，本发明实施例中，第一电极和第二电极均呈L型结构。第一电极包括第一接触部和第一加强部，第一接触部设于第一半导体层的上表面，第一加强部沿第一接触部向下延伸至衬底侧面；第二电极包括第二接触部和第二加强部，第二接触部设于第二半导体层的上表面，第二加强部沿第二接触部向下延伸至衬底侧面。
本发明实施例中，第一电极和第二电极采用Cr、Al、Au、Pt、Ni、Ti、Cu、Sn中任意一种形成的金属叠层或多种组合形成的合金叠层。以实现具有良好的导电特性以及具有较强的结构强度特性的目的。
步骤S03、使用锡膏将正装LED芯片的衬底与基板连接，并通过回流焊接固定，形成锡球，锡球分别将第一电极以及第二电极均与衬底和基板固定连接。
综上，本发明实施例中，通过采用上述制备方法制成的正装LED芯片，其电极分别位于外延层的两侧边，且由外延层的两侧向下延伸至衬底，相比于图1所示的LED正装芯片，两个电极对于量子阱发光层（即附图4所示的网格区域）的遮挡面积减小，可以有效的提升量子阱发光层的发光面积，使得LED芯片的设计电流降低。并且相比于图1所示的LED正装芯片，通过设置焊球的方式将电极和基板进行焊接固定，实现了脱离焊线进行电性连接的效果，降低了因虚焊或接触不良造成的闪烁、死灯、光衰等问题，提高LED芯片封装器件的稳定性。使得该正装LED芯片的良品率以及产品稳定性得到显著的提升，可应用于对于产品规格要求较高的工程机械、车规等领域。
实施例5
优选的，请参阅图10，为本发明实施例提出的正装LED芯片的制备方法包括：步骤S11-步骤S15
步骤S11、在外延层上通过第一次曝光进行MESA图形制作；使外延层形成凹槽，所述凹槽由第二半导体层向下延伸至第一半导体层。
步骤S12、将外延层的侧边通过第二次曝光，使外延层的侧边倾斜呈锥台型。
步骤S13、将第一电极和第二电极通过MESA图形进行干法刻蚀，使得第一电极和第二电极的外侧形成倾斜向下的斜坡结构。
步骤S14、将第一电极和第二电极通过蒸镀工艺分别固定在凹槽处和远离凹槽一侧的第二半导体层上表面。
具体的，本发明实施例中，第一电极和第二电极均呈L型结构。第一电极包括第一接触部和第一加强部，第一接触部设于第一半导体层的上表面，第一加强部沿第一接触部向下延伸至衬底侧面；第二电极包括第二接触部和第二加强部，第二接触部设于第二半导体层的上表面，第二加强部沿第二接触部向下延伸至衬底侧面。
步骤S15、使用锡膏将正装LED芯片的衬底与基板连接，并通过回流焊接固定，形成锡球，锡球分别将第一电极以及第二电极均与衬底和基板固定连接。
本实施例提出的正装LED芯片制备方法，相比于实施例4，增加了对应外延层侧边曝光的处理工序，使外延层的侧边倾斜。且将第一电极和第二电极通过MESA图形进行干法刻蚀，使得第一电极和第二电极的外侧形成倾斜向下的斜坡结构。进而使得相比于实施例4制成的正装LED芯片，其侧面披覆性得到优化，使得正装LED芯片的整体结构强度加强。
实施例6
优选的，请参阅图11，为本发明实施例提出的正装LED芯片的制备方法包括：步骤S21-步骤S27
步骤S21、在外延层上通过第一次曝光进行MESA图形制作；使外延层形成凹槽，凹槽由第二半导体层向下延伸至第一半导体层。
步骤S22、将外延层的侧边通过第二次曝光，使外延层的侧边倾斜呈锥台型。
步骤S23、在第二半导体层上沉积透明导电层并通过MESA图形制作透明导电层图形，形成位于第二半导体层上表面的透明导电层。
步骤S24、在透明导电层上沉积绝缘阻挡层并通过MESA图形制作绝缘阻挡层图形，形成覆盖在透明导电层上表面，且一端延伸至第一电极处、另一端延伸至衬底侧面的绝缘阻挡层。
步骤S25、将第一电极和第二电极通过MESA图形进行干法刻蚀，使得第一电极和第二电极的外侧形成倾斜向下的斜坡结构。
步骤S26、将第一电极和第二电极通过蒸镀工艺分别固定在凹槽处和远离凹槽一侧的第二半导体层上表面。
具体的，本发明实施例中，第一电极和第二电极均呈L型结构。第一电极包括第一接触部和第一加强部，第一接触部设于第一半导体层的上表面，第一加强部沿第一接触部向下延伸至衬底侧面；第二电极包括第二接触部和第二加强部，第二接触部设于第二半导体层的上表面，第二加强部沿第二接触部向下延伸至衬底侧面。
步骤S27、使用锡膏将正装LED芯片的衬底与基板连接，并通过回流焊接固定，形成锡球，锡球分别将第一电极以及第二电极均与衬底和基板固定连接。
本实施例提出的正装LED芯片制备方法，相比于实施例5，增加了透明导电层以及绝缘阻挡层。使得该正装LED芯片的透光性得到提升、外部绝缘性得到优化。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种正装LED芯片，其特征在于，包括衬底及设于所述衬底上的外延层，所述外延层包括由下往上依次层叠设置的第一半导体层、量子阱发光层、第二半导体层；
所述第二半导体层的一侧设有向下延伸至所述第一半导体层的凹槽，所述第一半导体层于所述凹槽处设有与其电性连接的第一电极，所述第二半导体层在远离所述凹槽的一侧设有与其电性连接的第二电极；
所述第一电极包括第一接触部和第一加强部，所述第一接触部设于所述第一半导体层的上表面，所述第一加强部沿所述第一接触部向下延伸至所述衬底侧面；所述第二电极包括第二接触部和第二加强部，所述第二接触部设于所述第二半导体层的上表面，所述第二加强部沿所述第二接触部向下延伸至所述衬底侧面；
所述衬底于所述第一加强部的位置设有与所述第一加强部电性连接的第一锡球且于所述第二加强部的位置设有与所述第二加强部电性连接的第二锡球，所述第一锡球和第二锡球分别电性连接位于所述衬底下方的基板P极和基板N极；
所述外延层呈锥台状，形成两个倾斜的侧面，所述第一接触部和所述第二接触部分别与两个倾斜的侧面固定连接。
2.如权利要求1所述的正装LED芯片，其特征在于，所述正装LED芯片设有绝缘阻挡层，所述绝缘阻挡层设于所述第二加强部内侧面、所述第二半导体层上表面以及所述凹槽表面。
3.如权利要求2所述的正装LED芯片，其特征在于，所述绝缘阻挡层由SiO2、Al2O3、SiNx中的一种或多种材料组成。
4.如权利要求2所述的正装LED芯片，其特征在于，所述绝缘阻挡层和所述第二半导体层之间设有透明导电层。
5.如权利要求4所述的正装LED芯片，其特征在于，所述透明导电层的材质为ITO、IZO中的一种。
6.如权利要求1所述的正装LED芯片，其特征在于，所述第一电极和所述第二电极采用Cr、Al、Au、Pt、Ni、Ti、Cu、Sn中任意一种形成的金属叠层或多种组合形成的合金叠层。
7.一种正装LED芯片的制备方法，其特征在于，包括，
在外延层上通过第一次曝光进行MESA图形制作；使所述外延层形成凹槽，所述凹槽由第二半导体层向下延伸至第一半导体层；
将第一电极和第二电极通过蒸镀工艺分别固定在所述凹槽处和远离所述凹槽一侧的第二半导体层上表面；所述第一电极包括第一接触部和第一加强部，所述第一接触部设于所述第一半导体层的上表面，所述第一加强部沿所述第一接触部向下延伸至衬底侧面；所述第二电极包括第二接触部和第二加强部，所述第二接触部设于所述第二半导体层的上表面，所述第二加强部沿所述第二接触部向下延伸至所述衬底侧面；
使用锡膏将所述正装LED芯片的所述衬底与基板连接，并通过回流焊接固定，形成锡球，所述锡球分别将所述第一电极以及第二电极均与所述衬底和所述基板固定连接。
8.如权利要求7所述的制备方法，其特征在于，所述在外延层上通过第一次曝光进行MESA图形制作的步骤之后，还包括：
将所述外延层的侧边通过第二次曝光，使外延层的侧边倾斜呈锥台型；
将所述第一电极和所述第二电极通过MESA图形进行干法刻蚀，使得所述第一电极和所述第二电极的外侧形成倾斜向下的斜坡结构。
9.如权利要求8所述的制备方法，其特征在于，所述将所述外延层的侧边通过第二次曝光，使外延层的侧边倾斜呈锥台型的步骤之后，还包括：
在所述第二半导体层上沉积透明导电层并通过MESA图形制作透明导电层图形，形成位于所述第二半导体层上表面的透明导电层；
在所述透明导电层上沉积绝缘阻挡层并通过MESA图形制作绝缘阻挡层图形，形成覆盖在所述透明导电层上表面，且一端延伸至第一电极处、另一端延伸至衬底侧面的绝缘阻挡层。
CN202210990025.5A 2022-08-18 2022-08-18 正装led芯片及其制备方法 Pending CN115064627A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210990025.5A CN115064627A (zh) 2022-08-18 2022-08-18 正装led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210990025.5A CN115064627A (zh) 2022-08-18 2022-08-18 正装led芯片及其制备方法

Publications (1)

Publication Number Publication Date
CN115064627A true CN115064627A (zh) 2022-09-16

Family

ID=83207600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210990025.5A Pending CN115064627A (zh) 2022-08-18 2022-08-18 正装led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN115064627A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
CN101515621A (zh) * 2009-02-19 2009-08-26 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
CN103296173A (zh) * 2013-05-24 2013-09-11 大连德豪光电科技有限公司 具有侧面电极的led芯片及其封装结构
US20140091330A1 (en) * 2012-10-02 2014-04-03 Helio Optoelectronics Corporation Led package structure with transparent electrodes
CN103840054A (zh) * 2012-11-20 2014-06-04 展晶科技(深圳)有限公司 发光二极管芯片
CN105655458A (zh) * 2016-03-17 2016-06-08 厦门乾照光电股份有限公司 一种增加发光面积led芯片结构及制作方法
CN205645865U (zh) * 2016-04-15 2016-10-12 深圳大道半导体有限公司 半导体发光芯片
CN106299072A (zh) * 2016-09-30 2017-01-04 映瑞光电科技(上海)有限公司 发光二极管芯片
CN112968101A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 微型led芯片及其制作方法
CN113675311A (zh) * 2021-08-10 2021-11-19 厦门乾照光电股份有限公司 一种led芯片及其制备方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294493A (ja) * 1997-02-21 1998-11-04 Toshiba Corp 半導体発光デバイス
CN101515621A (zh) * 2009-02-19 2009-08-26 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
US20140091330A1 (en) * 2012-10-02 2014-04-03 Helio Optoelectronics Corporation Led package structure with transparent electrodes
CN103840054A (zh) * 2012-11-20 2014-06-04 展晶科技(深圳)有限公司 发光二极管芯片
CN103296173A (zh) * 2013-05-24 2013-09-11 大连德豪光电科技有限公司 具有侧面电极的led芯片及其封装结构
CN105655458A (zh) * 2016-03-17 2016-06-08 厦门乾照光电股份有限公司 一种增加发光面积led芯片结构及制作方法
CN205645865U (zh) * 2016-04-15 2016-10-12 深圳大道半导体有限公司 半导体发光芯片
CN106299072A (zh) * 2016-09-30 2017-01-04 映瑞光电科技(上海)有限公司 发光二极管芯片
CN112968101A (zh) * 2020-12-07 2021-06-15 重庆康佳光电技术研究院有限公司 微型led芯片及其制作方法
CN113675311A (zh) * 2021-08-10 2021-11-19 厦门乾照光电股份有限公司 一种led芯片及其制备方法

Similar Documents

Publication Publication Date Title
CN102315239B (zh) 光电元件
KR101276053B1 (ko) 반도체 발광소자 및 발광장치
US20090184337A1 (en) Light-Emitting Diode, Package Structure Thereof and Manufacturing Method for the Same
US20040026708A1 (en) Sub-mount for high power light emitting diode
CN105280772A (zh) 发光二极管及其制造方法
US20100320491A1 (en) Semiconductor light emitting device and method of fabricating the same
CN111244242A (zh) 高反射led倒装芯片及其制作方法、封装结构
CN104241483A (zh) 发光器件
CN101510580A (zh) 一种具有电流阻挡层的发光二极管
US6091084A (en) Semiconductor light emitting device
CN102339920B (zh) 发光元件
CN105633238A (zh) 一种倒装led芯片及其制造方法
US8969907B2 (en) Flip-chip light emitting diode
TWI577049B (zh) 發光元件
CN116960252A (zh) 一种led芯片及其制备方法
CN115064627A (zh) 正装led芯片及其制备方法
CN102237353A (zh) 发光二极管封装结构及其制造方法
CN215578550U (zh) Led芯片结构
CN113345986A (zh) 倒装Mini LED芯片及其制造方法
CN108155273A (zh) 增加led倒装芯片发光面积的结构和制作方法
CN201374348Y (zh) 一种具有电流阻挡层的发光二极管
KR20100133652A (ko) 반도체 발광장치
CN214956917U (zh) 倒装Mini LED芯片
CN217387195U (zh) 一种倒装型microled芯片结构
US20230100353A1 (en) Semiconductor light-emitting element and light-emitting diode package structure including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220916

RJ01 Rejection of invention patent application after publication