CN106299072A - 发光二极管芯片 - Google Patents

发光二极管芯片 Download PDF

Info

Publication number
CN106299072A
CN106299072A CN201610876732.6A CN201610876732A CN106299072A CN 106299072 A CN106299072 A CN 106299072A CN 201610876732 A CN201610876732 A CN 201610876732A CN 106299072 A CN106299072 A CN 106299072A
Authority
CN
China
Prior art keywords
layer
operation substrate
semiconductor layer
conductive layer
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610876732.6A
Other languages
English (en)
Inventor
徐慧文
于正国
李起鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Enraytek Optoelectronics Co Ltd
Original Assignee
Enraytek Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Enraytek Optoelectronics Co Ltd filed Critical Enraytek Optoelectronics Co Ltd
Priority to CN201610876732.6A priority Critical patent/CN106299072A/zh
Publication of CN106299072A publication Critical patent/CN106299072A/zh
Priority to PCT/CN2017/104319 priority patent/WO2018059541A1/zh
Priority to US15/578,356 priority patent/US10490701B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

一种发光二极管芯片，包括：操作衬底；位于操作衬底功能面上的第一导电层；位于第一导电层上的管芯，包括第一半导体层和第二半导体层；与第一导电层电连接的第一电极层；与第二半导体层电连接的第二电极层，第二电极层与第一导电层之间设置有第一隔离层。本发明技术方案通过设置在操作衬底的底面上设置第一电极层和第二电极层，且第一电极层与第一导电层电连接，第二电极层与第二半导体层电连接。本发明技术方案在形成发光二极管管芯之后，即可形成第一电极层和第二电极层，无需经过封装端的划片工艺、封装工艺等，简化了工艺步骤，降低了工艺成本，有利于“免封装”技术的实现。

Description

发光二极管芯片
技术领域
本发明涉及发光二极管制造领域，特别涉及一种发光二极管芯片。
背景技术
发光二极管(LED)是响应电流而被激发从而产生各种颜色的光的半导体器件。其中，以氮化镓(GaN)为代表的III-V族化合物半导体由于具有带隙宽、发光效率高、电子饱和漂移速度高、化学性质稳定等特点，在高亮度蓝光发光二极管、蓝光激光器等光电子器件领域有着巨大的应用潜力，引起了人们的广泛关注。
从结构角度区分，发光二极管可以分为正装结构、倒装结构以及垂直结构。其中，垂直结构的发光二极管具有散热效率高、承载电流大、发光强度高、耗电量小、寿命长等优点。所以垂直结构的发光二极管作为一种大功率发光二极管的解决方案，受到业界越来越多的关注和研究。
垂直结构的发光二极管芯片的两个电极分别位于发光二极管外延层的一侧；通过图形化的电极，使得电流几乎垂直流过发光二极管的外延层，横向流动的电流较少，可以有效的减弱电流拥堵问题，有利于发光效率的提高。
但是现有技术中的发光二极管芯片存在工艺复杂，成本高昂的问题。
发明内容
本发明解决的问题是提供一种发光二极管芯片，以简化工艺、降低成本。
为解决上述问题，本发明提供一种发光二极管芯片，包括：
操作衬底，包括功能面、所述功能面相对的底面以及位于所述功能面与所述底面之间的侧面；位于所述操作衬底功能面上的第一导电层；位于所述第一导电层上的管芯，包括第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层导电类型不同，所述第一半导体层与所述第一导电层电连接；位于所述操作衬底底面的第一电极层，与所述第一导电层电连接；位于所述操作衬底底面、侧面以及所述第一导电层侧面的第二电极层，与所述第二半导体层电连接，所述第二电极层与所述第一导电层之间设置有第一隔离层。
可选的，所述第二半导体层位于所述第一半导体层远离所述操作衬底的一侧；所述第一隔离层还位于所述管芯侧壁。
可选的，所述操作衬底为绝缘衬底；所述第一导电层与所述管芯的第一半导体层相接触；所述第一电极层还覆盖所述第一导电层的侧面和所述操作衬底的侧面；所述第二电极层覆盖所述第一隔离层且与第二半导体层相接触。
可选的，所述操作衬底为导电衬底；所述第一导电层与所述操作衬底的功能面相接触；所述管芯的第一半导体层与所述第一导电层相接触；所述第一电极层与所述操作衬底相接触；所述第二电极层覆盖所述第一隔离层且与所述第二半导体层相接触；所述第一隔离层还设置于所述操作衬底和所述第二电极层之间。
可选的，所述第二半导体层位于所述第一半导体层和所述操作衬底之间；所述第一导电层通过贯穿所述第二半导体层的第一插塞与所述第一半导体层相接触；所述发光二极管芯片还包括：位于所述第二半导体层和所述第一导电层之间的第二导电层，所述第二导电层与所述第二半导体层相接触；第二隔离层，位于所述第二导电层和所述第一导电层之间并位于所述第一插塞侧壁上；所述第二电极层与所述第二导电层的部分表面相接触。
可选的，所述操作衬底为绝缘衬底；所述第一电极层还覆盖所述第一导电层的侧面和所述操作衬底的侧面；所述第二电极层覆盖所述第一隔离层且与所述第二导电层相接触。
可选的，所述操作衬底为导电衬底；所述第一电极层与所述操作衬底相接触；所述第二电极层覆盖所述第一隔离层且与所述第二导电层相接触；所述第一隔离层还设置于所述操作衬底和所述第二电极层之间。
可选的，所述第一隔离层完全覆盖所述底面；所述第一电极层通过贯穿所述第一隔离层的第二插塞与所述操作衬底的底面相连。
可选的，所述第二插塞的数量为多个。
可选的，所述操作衬底为导电衬底，所述操作衬底的材料为：Si、锗、碳化硅、铜、钨、钼、钨铜合金或钼铜合金。
可选的，所述操作衬底为绝缘衬底，所述操作衬底的材料为氧化钛、氧化硅、聚合物、玻璃、氮化铝、氧化铝、氧化锆、氮化硅、YAG系列陶瓷、氧化硼、氮化硼或氧化钹。
可选地，所述第一电极层和第二电极层的材料为：Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。
可选的，所述发光二极管芯片为GaN基的发光二极管芯片，所述管芯包括p型GaN层、n型GaN层以及位于所述p型GaN层和n型GaN层之间的量子阱层；所述第一半导体层为p型GaN层，所述第二半导体层为n型GaN层；或者所述第一半导体层为n型GaN层，所述第二半导体层为p型GaN层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案通过设置在所述操作衬底的底面上设置第一电极层和第二电极层，且所述第一电极层与第一导电层电连接，所述第二电极层与所述第二半导体层电连接。本发明技术方案在形成所述发光二极管管芯之后，即可形成所述第一电极层和所述第二电极层，无需经过封装端的划片工艺、封装工艺等，简化了工艺步骤，降低了工艺成本，有利于“免封装”技术的实现。此外，本发明发光二极芯片可以直接使用，通过配合荧光粉工艺，可以实现不同颜色需求。
本发明的可选方案中，所述第一电极层可以通过导电衬底与所述第一导电层实现电连接，或者通过贯穿所述第一隔离层的多个第二插塞导电衬底电连接，从而有利于减小所述第一电极层的电阻，有利于增强所述第一电极层对大电流的承载能力，有利于提高所述发光二极管芯片性能的提高。
附图说明
图1和图2是一种发光二极管芯片制造过程各个步骤对应的结构示意图；
图3是形成有本发明发光二极管芯片晶圆的俯视结构示意图；
图4是图3所示实施例中一个发光二极管芯片沿AA线的剖视结构示意图；
图5是本发明发光二极管芯片第二实施例的结构示意图；
图6是本发明发光二极管芯片第三实施例的结构示意图；
图7是本发明发光二极管芯片第四实施例的结构示意图；
图8是本发明发光二极管芯片第五实施例的结构示意图；
图9是本发明发光二极管芯片第六实施例的结构示意图。
具体实施方式
由背景技术可知，现有技术中发光二极管芯片存在工艺复杂、成本高昂的问题。现结合一种发光二极管芯片分析其工艺复杂、成本高昂问题的原因：
参考图1和图2，示出了一种发光二极管芯片制造过程各个步骤对应的结构示意图。
所述发光二极管芯片制造过程包括：
首先，参考图1，在制造端，在基片10表面形成多个管芯11；相邻管芯11之间设置有划片道12。
参考图2，在封装端，通过划片工艺，沿所述划片道12(如图1所示)将所述基片10上的多个管芯11分离，获得单个管芯11；获得单个管芯11之后，通过封装工艺对单个所述管芯11进行封装，其中，封装工艺包括：在所述管芯11侧壁形成保护层13；在所述保护层13和所述管芯11上形成荧光层14；形成电极。
如图1和图2所示，所述发光二极管芯片在形成管芯11之后，还需要经过封装端的划片工艺、封装工艺，工艺复杂、成本高昂，不符合现今“免封装”的技术发展趋势。
为解决所述技术问题，本发明提供一种发光二极管芯片，包括：
操作衬底，包括功能面、所述功能面相对的底面以及位于所述功能面与所述底面之间的侧面；位于所述操作衬底功能面上的第一导电层；位于所述第一导电层上的管芯，包括第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层导电类型不同，所述第一半导体层与所述第一导电层电连接；位于所述操作衬底底面的第一电极层，与所述第一导电层电连接；位于所述操作衬底底面、侧面以及所述第一导电层侧面的第二电极层，与所述第二半导体层电连接，所述第二电极层与所述第一导电层之间设置有第一隔离层。
本发明技术方案通过设置在所述操作衬底的底面上设置第一电极层和第二电极层，且所述第一电极层与第一导电层电连接，所述第二电极层与所述第二半导体层电连接。本发明技术方案在形成所述发光二极管管芯之后，即可形成所述第一电极层和所述第二电极层，无需经过封装端的划片工艺、封装工艺等，简化了工艺步骤，降低了工艺成本，有利于“免封装”技术的实现。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
参考图3和图4，示出了本发明发光二极管芯片第一实施例的结构示意图。
图3是形成有本发明发光二极管芯片晶圆的俯视结构示意图；图4是图3所示实施例中一个发光二极管芯片沿AA线的剖视结构示意图。
所述发光二极管芯片1100包括：操作衬底100，包括功能面101、所述功能面101相对的底面102以及位于所述功能面101与所述底面102之间的侧面103；位于所述操作衬底100功能面101上的第一导电层110；位于所述第一导电层110上的管芯120，包括第一半导体层121和第二半导体层123，所述第一半导体层121和所述第二半导体层123导电类型不同，所述第一半导体层121与所述第一导电层110电连接；位于所述操作衬底100底面102的第一电极层140，与所述第一导电层110电连接；位于所述操作衬底100底面102、侧面103以及所述第一导电层110侧面的第二电极层150，与所述第二半导体层123电连接，所述第二电极层150与所述第一导电层110之间设置有第一隔离层130。
具体的，如图3所示，晶圆1000上形成有多个发光二极管芯片1100。相邻发光二极管芯片1100之间设置有切割道1200，用于进行切割工艺以获得单个发光二极管芯片1100。
所述晶圆1000上还形成有多个金属层1300，位于所述切割道1200相交的位置。所述金属层1300用于在进行切割工艺以后，形成切割道1200两侧发光二极管芯片1100的第一电极层140和第二电极层150。
需要说明的是，本实施例中，所述发光二极管芯片1100在所述晶圆1000表面的投影为正方形，所述第一电极层140和所述第二电极层150位于发光二极管芯片1100相对的顶角。
所述多个发光二极管芯片1100呈阵列排布，因此所述切割道1200沿所述阵列排布的发光二极管芯片1100的行向或列向延伸。所述金属层1300位于行向延伸的切割道1200与列向延伸的切割道1200相交的位置。所以所述金属层1300在切割以后被一分为四，分别用于位于所述金属层1300四周4个发光二极管芯片1100的第一电极层140和第二电极层150。
具体的，结合参考图4，示出了图3中沿AA线的剖视结构示意图。需要说明的是，由于所述第一电极层140和所述第二电极层150位于发光二极管芯片1100相对的顶角，所以AA线沿所述发光二极管芯片1100的对角线。
所述操作衬底100用于提供工艺操作平台。
本实施例中，所述操作衬底100为绝缘衬底。具体的，所述操作衬底100的材料为AlN。本发明其他实施例中，所述操作衬底的材料还可以是Al2O3等散热性能较好且适宜于作为衬底的绝缘材料。在其它实施例，所述操作衬底的材料包括：氧化钛、氧化硅、聚合物、玻璃、氮化铝、氧化铝、氧化锆、氮化硅、YAG系列陶瓷、氧化硼、氮化硼或氧化钹等。
所述操作衬底100的功能面101用于进行形成所述发光二极管芯片的工艺，朝向所述发光二极管芯片的出光方向；所述底面102与所述功能面101相背设置，背向所述发光二极管芯片的出光方向；所述侧面103用于连接所述底面102和所述功能面101。
需要说明的是，本实施例中，所述侧面103垂直于所述底面102，所述功能面101与所述底面102的尺寸相等。本发明其他实施例中，所述侧面103也可以与所述功能面101和所述底面102呈角度相交，从而所述功能面101的面积大于所述底面102的面积或者所述功能面101的面积小于所述底面102的面积。
所述第一导电层110用于实现所述管芯120与电极的电连接。本实施例中，所述第一导电层110覆盖部分所述操作衬底100功能面。
所述第一导电层110可以为单层结构或叠层结构。本实施例中，所述第一导电层110为材料为Au的单层结构。本发明其他实施例中，所述第一导电层的材料也可以选自Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO等其他适宜于实现电连接的导电材料。或者，所述第一导电层110还可以是包括Au层、ITO层以及Al层等多层的叠层结构。此外，所述叠层结构的各层尺寸可以相同，或者，所述叠层结构的各层尺寸不相同，例如：对于叠层结构的第一导电层110中，中间层的尺寸小于其他层的尺寸。
此外，本发明其他实施例中，所述第一导电层也可以为多层导电材料形成叠层结构。叠层结构的第一导电层可以包括用于反射光线的金属反射层、用于防止导电材料原子扩散的阻挡层、用于提高与所述操作衬底以及与所述管芯连接强度的粘附层等各种不同功能的导电膜层。
所述管芯120用于实现载流子复合发光。
导电类型不同的第一半导体层121和第二半导体层123构成pn结结构，所述pn结结构中发生电子-空穴复合，并将多余的能量以光能的形式发射出，以实现发光。
具体的，所述光电二极管芯片为GaN基的发光二极管芯片。所述管芯包括p型GaN层、n型GaN层以及位于所述p型GaN层和所述n型GaN层之间的量子阱层。
所述第一半导体层121为p型GaN层，所述第二半导体层123为n型GaN层，所述管芯120还包括位于所述第一半导体层121和所述第二半导体层123之间的量子阱层122。
本实施例中，所述管芯120覆盖所述第一导电层110的表面，所述发光二极管芯片为垂直结构，即所述第二半导体层123位于所述第一半导体层121远离所述操作衬底100的一侧。所以所述第一导电层110与所述管芯120的第一半导体层121相接触，所述第二半导体层123位于所述第一半导体层121远离所述操作衬底100的一侧。
具体的，所述第一半导体层121覆盖所述第一导电层110表面；所述量子阱层122覆盖所述第一半导体层121表面；所述第二半导体层123覆盖所述量子阱层122表面。
需要说明的是，本发明其他实施例中，所述第一半导体层和所述第二半导体层的材料也可以设置为：所述第一半导体层为n型GaN层，所述第二半导体层为p型GaN层。
需要说明的是，可以通过生长工艺在生长衬底上依次形成第二半导体层123、量子阱层122以及第一半导体层121，从而形成所述管芯120；之后通过衬底转移工艺将所形成的管芯120转移到功能面101上形成有第一导电层110的所述操作衬底100上，从而使所述管芯120的第一半导体层121与所述第一导电层110相接触。
所述第一电极层140用于实现第一半导体层121与外部电路的电连接。本实施例中，所述第一半导体层121为p型GaN层，所以所述第一电极层140用于使所述第一半导体层121与电源负极相连。
具体的，所述第一电极层140通过所述第一导电层110实现与所述第一半导体层121的电连接。所述第一电极层140的材料可以为Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。本发明其他实施例中，所述第一电极层的材料还可以为其他适宜于形成电极的导电材料。
由于本实施例中，所述操作衬底100为绝缘衬底，所以所述第一电极层140还覆盖所述第一导电层110的侧面和所述操作衬底100的侧面103。具体的，所述第一电极层140包括：位于所述底面102上的第一接触部分(图中未标示)以及与所述第一接触部分相连的第一延伸部分(图中未标示)，所述第一延伸部分覆盖所述操作衬底侧面103和所述第一导电层110侧面且与所述第一导电层110侧面接触相连。
所述第二电极层150用于实现第二半导体层122与外部电路的电连接。本实施例中，所述第二半导体层123为n型GaN层，所以所述第二电极层150用于使所述第二半导体层123与电压负极相连。
本实施例中，所述第二电极层150与所述第二半导体层123接触以实现电连接。具体的，所述第二半导体层123具有与所述量子阱层122相连的连接面以及与所述连接面相对的出光面，所述第二电极层150覆盖部分所述出光面。所述第二电极层150的材料可以为Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。本发明其他实施例中，所述第二电极层的材料还可以为其他适宜于形成电极的导电材料。
由于所述第二电极层150位于所述第一导电层110侧面，所以所述第一隔离层130用于实现所述第二电极层150与所述第一导电层110之间的电隔离，从而避免所述第二电极层150通过所述第一导电层110与所述第一电极层140发生短路。
需要说明的是，本实施例中，由于所述第二半导体层123位于所述第一半导体层121远离所述操作衬底100的一侧。所述第二电极层150还位于所述第一半导体层121和所述量子阱122的侧面，所以所述第一隔离层110还位于所述管芯120的侧壁，从而实现所述第二电极层150与所述量子阱层122和所述第一半导体层121之间的电隔离，避免短路现象的出现而影响所述发光二极管芯片的功能。所以所述第二电极层150覆盖所述第一隔离层110且与所述第二半导体层123相接触。
由于本实施例中，所述操作衬底100为绝缘衬底，所以所述第二电极层150位于所述第一导电层110的侧面且覆盖所述操作衬底100的侧面103。具体的，所述第二电极层150包括：位于所述底面102上的第二接触部分(图中未标示)以及与所述第二接触部分相连的第二延伸部分，所述第二延伸部分覆盖所述操作衬底100侧面103、所述第一隔离层130表面以及所述第二半导体层123的部分表面且与所述第二半导体层123接触相连。
结合参考图3，本发明技术方案可以通过在生长衬底上依次形成第二半导体层123、量子阱层122以及第一半导体层121，以形成管芯膜；通过衬底转移工艺将所形成的管芯膜转移至功能面上形成有导电膜的操作衬底上；对所述操作衬底上管芯膜以及所述导电膜进行图形化，以形成多个管芯120(如图3所示)、位于所述管芯120和所述操作衬底100之间的第一导电层110以及切割道1200；之后再在所述切割道1200相交的位置形成贯穿所述操作衬底的通孔，并在所述通孔内形成所述金属层1300；最后通过切割工艺沿所述切割道1200切割将所述金属层1300分开，以形成所述第一电极层140和第二电极层150。
参考图5，示出了本发明发光二极管芯片第二实施例的结构示意图。
本实施例中，所述操作衬底200为导电衬底。具体的，所述操作衬底200的材料为Si。本发明其他实施例中，所述操作衬底的材料还可以为铜、钨、钼等金属及其合金，或半导体材料，如碳化硅、锗等其他散热性能较好且适宜于作为衬底的导电材料。
位于所述操作衬底200功能面201上的第一导电层210与所述操作衬底200功能面201相接触。具体的，所述第一导电层210覆盖部分或全部所述功能面201。
所述管芯220的第一半导体层221与所述第一导电层210相接触。具体的，所述第一半导体层221覆盖与所述操作衬底200相对的部分或者全部第一导电层210表面。
所述第一电极层240与所述操作衬底200相接触。具体的，所述第一电极层240覆盖所述操作衬底200的部分底面202。
所以所述操作衬底200还用于实现所述第一电极240和所述第一导电层210之间的电连接。具体的，所述第一电极层240通过所述操作衬底200和所述第一导电层210实现与所述第一半导体层221的电连接。由于所述操作衬底200和所述第一导电层210面积较大，这种做法有利于减小电流密度，增大所述发光二极管芯片的电流承载能力，有利于提高所形成发光二极管芯片的性能。
由于所述第二电极层250位于所述操作衬底200底面、侧面以及所述第一导电层210侧面，所以所述第一隔离层230还设置于所述操作衬底200和所述第二电极层250之间。因此所述第一隔离层230位于所述第一导电层210、所述操作衬底200与所述第二电极层250之间，从而能够避免所述第二电极层250通过所述操作衬底200或者通过所述第一导电层210与所述第一电极层240发生短路，能够保证所形成发光二极管芯片的正常工作。所以所述第二电极层250覆盖所述第一隔离层230且与所述第二半导体层223相接触。
参考图6，示出了本发明发光二极管芯片第三实施例的结构示意图。
本实施例中，所述发光二极管芯片为垂直倒装结构，即所述第二半导体层323位于所述第一半导体层321和所述操作衬底300之间。所述第二半导体层323位于所述第一导电层310上；所述量子阱层322位于所述第二半导体层323上；所述第一半导体层231位于所述量子阱层322上。
所述第一导电层310通过贯穿所述第二半导体层323的第一插塞311与所述第一半导体层321相接触。
具体的，所述第一插塞311沿背向所述操作衬底300的方向凸起于所述第一导电层310表面，贯穿所述第二半导体层323、所述量子阱层322以及部分厚度的第一半导体层321，与所述第一半导体层321接触相连。
需要说明的是，本实施例中，所述第一插塞311的数量为多个。采用所述多个第一插塞311实现所述第一导电层313和所述第一半导体层321之间的电连接，有利于提高所述管芯320内垂直电流的均匀性，有利于提高所形成发光二极管芯片的性能。
所述发光二极管芯片还包括：位于所述第二半导体层323和所述第一导电层310之间的第二导电层313，所述第二导电层313与所述第二半导体层323相接触；第二隔离层312，位于所述第二导电层313和所述第一导电层310之间并位于所述第一插塞311侧壁上。
由于所述第一插塞311凸起于所述第一导电层310表面，所以所述第二导电层313位于所述第一插塞311露出的所述第一导电层310上，即所述第一插塞311也贯穿所述第二导电层313。所以所述第二半导体层323覆盖所述第一插塞311露出所述第二导电层313的部分表面。
由于所述第一导电层310通过所述第一插塞311与所述第一半导体层321电连接，所以所述第二隔离层312用于实现所述第二导电层313与所述第一导电层310和所述第一插塞311之间的电隔离；还用于实现所述第一插塞311与所述第二半导体层323和所述量子阱层322之间的电隔离。
所以所述第二隔离层312位于所述第二导电层313和所述第一导电层310之间，还位于所述第一插塞311与所述第二半导体层323以及所述量子阱层322之间。
本实施例中，所述操作衬底300为绝缘衬底。
所以所述第一电极层340还覆盖所述第一导电层310的侧面和所述操作衬底300的侧面303。具体的，所述第一电极层140包括：位于所述底面302上的第一接触部分(图中未标示)以及与所述第一接触部分相连的第一延伸部分(图中未标示)，所述第一延伸部分覆盖所述操作衬底侧面303和所述第一导电层310侧面且与所述第一导电层310侧面接触相连。
所述第二电极层350位于所述第一导电层310的侧面且覆盖所述操作衬底300的侧面303。本实施例中，所述第一隔离层330覆盖所述第一导电层310、所述第二隔离层312以及所述第二导电层313的侧面，所以所述第二电极层350覆盖所述第一隔离层330且与所述第二导电层313相接触。
具体的，所述第二电极层350包括：位于所述底面302上的第二接触部分(图中未标示)以及与所述第二接触部分相连的第二延伸部分，所述第二延伸部分覆盖所述操作衬底300侧面303、所述第一隔离层330表面以及所述管芯320露出的所述第二导电层313部分表面且与所述第二导电层313接触相连。
参考图7，示出了本发明发光二极管芯片第四实施例的结构示意图。
本实施例中，所述操作衬底400为导电衬底。
所述第一导电层410与所述操作衬底400相接触。具体的，所述第一导电层410覆盖部分或全部所述功能面401。所述第一导电层410通过所述第一插塞411与所述管芯420的第一半导体层421相接触。
所述第一电极层440与所述操作衬底400相接触。具体的，所述第一电极层440覆盖所述操作衬底400的部分底面402。
所以所述操作衬底400还用于实现所述第一电极440和所述第一半导体层421之间的电连接。具体的，所述第一电极层440通过所述操作衬底400和所述第一导电层410以及所述第一插塞411实现与所述第一半导体层421的电连接。
由于所述第二电极层450位于所述操作衬底400底面、侧面以及所述第一导电层410侧面，所以所述第一隔离层430还设置于所述操作衬底400和所述第二电极层450之间。因此所述第一隔离层430位于所述第一导电层410、所述操作衬底400与所述第二电极层450之间，所以所述第二电极层450覆盖所述第一隔离层430且与所述第二导电层413相接触。
参考图8，示出了本发明发光二极管芯片第五实施例的结构示意图。
本实施例与前述实施例相同之处本发明在此不再赘述，本实施例与前述实施例不同之处在于，本实施例中，所述第一隔离层530完全覆盖所述底面502。所以所述第一电极层540位于所述第一隔离层530远离所述操作衬底500的表面上。
所述操作衬底500为导电衬底，所以为了实现与所述第一导电层510的电连接，进而实现与所述第一半导体层521的电连接，所述第一电极层540通过贯穿所述第一隔离层530的第二插塞541与所述操作衬底500的底面502相连。
本实施例中，所述第二插塞541的数量为多个。采用多个第二插塞541实现所述第一电极层540与所述操作衬底500之间的电连接，能够有效的减小电阻，增大电流，有利于提高所形成发光二极管芯片的性能。
需要说明的是，本实施例中，所述发光二极管芯片为垂直结构，即所述第二半导体层523位于所述第一半导体层521远离所述操作衬底500的一侧；所述第一电极层540通过所述第二插塞541、所述操作衬底500以及所述第一导电层510与所述第一半导体层521电连接。本发明其他实施例中，所述发光二极管芯片也可以为垂直倒装结构，即所述第二半导体层位于所述第一半导体层和所述操作衬底之间，所述第一电极层通过所述第二插塞、所述操作衬底以及所述第一导电层和第一插塞与所述第一半导体层电连接。
需要说明的是，在上述实施例中，所述第一隔离层完全覆盖所述操作衬底的底面。但是本发明对此不作限制，在如图9所示的第六实施例中，操作衬底底面上所述第一隔离层530'可以只是局部覆盖在操作衬底500'的底面，所述第一隔离层530'设置于第一电极层540'、或第二电极层550'与操作衬底500'之间，实现电极层与操作衬底500'之间的绝缘即可。
综上，本发明技术方案通过设置在所述操作衬底的底面上设置第一电极层和第二电极层，且所述第一电极层与第一导电层电连接，所述第二电极层与所述第二半导体层电连接。本发明技术方案在形成所述发光二极管管芯之后，即可形成所述第一电极层和所述第二电极层，无需经过封装端的划片工艺、封装工艺等，简化了工艺步骤，降低了工艺成本，有利于“免封装”技术的实现。而且本发明的可选方案中，所述第一电极层可以通过导电衬底与所述第一导电层实现电连接，或者通过贯穿所述第一隔离层的多个第二插塞导电衬底电连接，从而有利于减小所述第一电极层的电阻，有利于增强所述第一电极层对大电流的承载能力，有利于提高所述发光二极管芯片性能的提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种发光二极管芯片，其特征在于，包括：
操作衬底，包括功能面、所述功能面相对的底面以及位于所述功能面与所述底面之间的侧面；
位于所述操作衬底功能面上的第一导电层；
位于所述第一导电层上的管芯，包括第一半导体层和第二半导体层，所述第一半导体层和所述第二半导体层导电类型不同，所述第一半导体层与所述第一导电层电连接；
位于所述操作衬底底面的第一电极层，与所述第一导电层电连接；
位于所述操作衬底底面、侧面以及所述第一导电层侧面的第二电极层，与所述第二半导体层电连接，所述第二电极层与所述第一导电层之间设置有第一隔离层。
2.如权利要求1所述的发光二极管芯片，其特征在于，所述第二半导体层位于所述第一半导体层远离所述操作衬底的一侧；
所述第一隔离层还位于所述管芯侧壁。
3.如权利要求2所述的发光二极管芯片，其特征在于，所述操作衬底为绝缘衬底；
所述第一导电层与所述管芯的第一半导体层相接触；
所述第一电极层还覆盖所述第一导电层的侧面和所述操作衬底的侧面；
所述第二电极层覆盖所述第一隔离层且与第二半导体层相接触。
4.如权利要求2所述的发光二极管芯片，其特征在于，所述操作衬底为导电衬底；
所述第一导电层与所述操作衬底的功能面相接触；
所述管芯的第一半导体层与所述第一导电层相接触；
所述第一电极层与所述操作衬底相接触；
所述第二电极层覆盖所述第一隔离层且与所述第二半导体层相接触；
所述第一隔离层还设置于所述操作衬底和所述第二电极层之间。
5.如权利要求1所述的发光二极管芯片，其特征在于，所述第二半导体层位于所述第一半导体层和所述操作衬底之间；
所述第一导电层通过贯穿所述第二半导体层的第一插塞与所述第一半导体层相接触；
所述发光二极管芯片还包括：位于所述第二半导体层和所述第一导电层之间的第二导电层，所述第二导电层与所述第二半导体层相接触；
第二隔离层，位于所述第二导电层和所述第一导电层之间并位于所述第一插塞侧壁上；
所述第二电极层与所述第二导电层的部分表面相接触。
6.如权利要求5所述的发光二极管芯片，其特征在于，所述操作衬底为绝缘衬底；
所述第一电极层还覆盖所述第一导电层的侧面和所述操作衬底的侧面；
所述第二电极层覆盖所述第一隔离层且与所述第二导电层相接触。
7.如权利要求5所述的发光二极管芯片，其特征在于，所述操作衬底为导电衬底；
所述第一电极层与所述操作衬底相接触；
所述第二电极层覆盖所述第一隔离层且与所述第二导电层相接触；
所述第一隔离层还设置于所述操作衬底和所述第二电极层之间。
8.如权利要求4或7所述的发光二极管芯片，其特征在于，所述第一隔离层完全覆盖所述底面；
所述第一电极层通过贯穿所述第一隔离层的第二插塞与所述操作衬底的底面相连。
9.如权利要求8所述的发光二极管芯片，其特征在于，所述第二插塞的数量为多个。
10.如权利要求4或7所述的发光二极管芯片，其特征在于，所述操作衬底为导电衬底，所述操作衬底的材料为：Si、锗、碳化硅、铜、钨、钼、钨铜合金或钼铜合金。
11.如权利要求3或6所述的发光二极管芯片，其特征在于，所述操作衬底为绝缘衬底，所述操作衬底的材料为氧化钛、氧化硅、聚合物、玻璃、氮化铝、氧化铝、氧化锆、氮化硅、YAG系列陶瓷、氧化硼、氮化硼或氧化钹。
12.如权利要求1所述的发光二极管芯片，其特征在于，所述第一电极层和第二电极层的材料为：Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。
13.如权利要求1所述的发光二极管芯片，其特征在于，所述发光二极管芯片为GaN基的发光二极管芯片，所述管芯包括p型GaN层、n型GaN层以及位于所述p型GaN层和n型GaN层之间的量子阱层；
所述第一半导体层为p型GaN层，所述第二半导体层为n型GaN层；或者所述第一半导体层为n型GaN层，所述第二半导体层为p型GaN层。
CN201610876732.6A 2016-09-30 2016-09-30 发光二极管芯片 Pending CN106299072A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610876732.6A CN106299072A (zh) 2016-09-30 2016-09-30 发光二极管芯片
PCT/CN2017/104319 WO2018059541A1 (zh) 2016-09-30 2017-09-29 发光二极管芯片
US15/578,356 US10490701B2 (en) 2016-09-30 2017-09-29 Light emitting diode chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610876732.6A CN106299072A (zh) 2016-09-30 2016-09-30 发光二极管芯片

Publications (1)

Publication Number Publication Date
CN106299072A true CN106299072A (zh) 2017-01-04

Family

ID=57717555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610876732.6A Pending CN106299072A (zh) 2016-09-30 2016-09-30 发光二极管芯片

Country Status (3)

Country Link
US (1) US10490701B2 (zh)
CN (1) CN106299072A (zh)
WO (1) WO2018059541A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018059541A1 (zh) * 2016-09-30 2018-04-05 映瑞光电科技(上海)有限公司 发光二极管芯片
CN110600596A (zh) * 2018-06-13 2019-12-20 相丰科技股份有限公司 垂直型发光二极管结构及其制造方法
CN112582511A (zh) * 2019-09-30 2021-03-30 成都辰显光电有限公司 微发光二极管芯片及显示面板
CN115064627A (zh) * 2022-08-18 2022-09-16 江西兆驰半导体有限公司 正装led芯片及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI661584B (zh) * 2018-05-18 2019-06-01 光磊科技股份有限公司 發光晶粒、封裝結構及其相關製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130875A (ja) * 2006-11-22 2008-06-05 Eudyna Devices Inc 半導体発光装置およびその製造方法
CN101515621A (zh) * 2009-02-19 2009-08-26 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
CN102130286A (zh) * 2009-02-19 2011-07-20 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
CN201904368U (zh) * 2010-07-30 2011-07-20 晶科电子（广州）有限公司 一种硅基板集成有功能电路的led表面贴装结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100096642A1 (en) * 2008-10-20 2010-04-22 Brilliant Technology Co., Ltd. Packaging struture for high power light emitting diode(led) chip
CN102881783A (zh) 2012-10-11 2013-01-16 施科特光电材料(昆山)有限公司 一种深刻蚀切割发光二极管芯片的方法
CN105428474B (zh) 2015-12-10 2017-12-08 厦门乾照光电股份有限公司 一种高效发光二极管芯片的简易制作方法
CN106299072A (zh) 2016-09-30 2017-01-04 映瑞光电科技(上海)有限公司 发光二极管芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008130875A (ja) * 2006-11-22 2008-06-05 Eudyna Devices Inc 半導体発光装置およびその製造方法
CN101515621A (zh) * 2009-02-19 2009-08-26 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
CN102130286A (zh) * 2009-02-19 2011-07-20 旭丽电子(广州)有限公司 发光二极管芯片、制法及封装方法
CN201904368U (zh) * 2010-07-30 2011-07-20 晶科电子（广州）有限公司 一种硅基板集成有功能电路的led表面贴装结构

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018059541A1 (zh) * 2016-09-30 2018-04-05 映瑞光电科技(上海)有限公司 发光二极管芯片
US10490701B2 (en) 2016-09-30 2019-11-26 Enraytek Optoelectronics Co., Ltd. Light emitting diode chip
CN110600596A (zh) * 2018-06-13 2019-12-20 相丰科技股份有限公司 垂直型发光二极管结构及其制造方法
CN112582511A (zh) * 2019-09-30 2021-03-30 成都辰显光电有限公司 微发光二极管芯片及显示面板
CN112582511B (zh) * 2019-09-30 2022-08-02 成都辰显光电有限公司 微发光二极管芯片及显示面板
CN115064627A (zh) * 2022-08-18 2022-09-16 江西兆驰半导体有限公司 正装led芯片及其制备方法

Also Published As

Publication number Publication date
WO2018059541A1 (zh) 2018-04-05
US10490701B2 (en) 2019-11-26
US20190221713A1 (en) 2019-07-18

Similar Documents

Publication Publication Date Title
CN102339913B (zh) 高压led器件及其制造方法
CN106299072A (zh) 发光二极管芯片
CN105531834B (zh) 具有esd保护的led芯片
CN106449927B (zh) 发光二极管芯片、具有此的发光器件及其制造方法
KR20090057382A (ko) 면 장착식 칩
CN105702821B (zh) 半导体发光器件及其制造方法
CN106981550B (zh) 一种易封装易散热倒装高压led芯片
CN102683534A (zh) 垂直式交流发光二极管器件及其制作方法
KR101281081B1 (ko) 수직형 발광 다이오드 셀 어레이 및 그의 제조 방법
CN105489722B (zh) 发光二极管封装结构、发光二极管晶粒及其制造方法
CN105489727B (zh) 倒装led芯片的键合电极结构及制作方法
TW201336116A (zh) 發光二極體元件及覆晶式發光二極體封裝元件
CN110021691B (zh) 一种半导体发光器件
CN106159073A (zh) 发光元件及其制造方法
CN102522400B (zh) 一种防静电损伤的垂直发光器件及其制造方法
CN106206902B (zh) 发光二极管芯片
US20120256219A1 (en) Light emitting diode package and method of manufacturing the same
CN102956784A (zh) 发光二极管结构及其制造方法
CN106299073A (zh) 发光二极管晶圆及其形成方法
CN104979441B (zh) 一种led芯片及其制作方法及led显示装置
CN201022077Y (zh) 硅衬底平面led集成芯片
CN102226995B (zh) 一种led封装结构及其制备方法
CN105023932B (zh) 一种结合led外延结构与led封装基板为一体的垂直式led阵列元件
CN102881802A (zh) 发光二极管封装结构
CN206992110U (zh) 一种双面发光led芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170104

RJ01 Rejection of invention patent application after publication