发明内容
本发明解决的问题是提供一种发光二极管芯片,以简化工艺、降低成本。
为解决上述问题,本发明提供一种发光二极管芯片,包括:
操作衬底,包括功能面、与所述功能面相对的底面以及位于所述功能面与所述底面之间的侧面;位于所述操作衬底功能面上的第一导电层;位于所述第一导电层上的管芯,包括第一半导体层和第二半导体层,所述第一半导体层和所述第二半导体层导电类型不同,所述第一半导体层与所述第一导电层电连接;位于所述操作衬底底面的第一电极层,与所述第一导电层电连接;与所述第二半导体层电连接的连接层,所述连接层位于所述第一导电层侧面,且与所述第一导电层之间设置有第一隔离层;位于所述操作衬底底面的第二电极层,所述第二电极层通过贯穿所述操作衬底的第一插塞与所述连接层电连接。
可选的,所述第二半导体层位于所述第一半导体层远离所述操作衬底的一侧;所述第一隔离层还位于所述管芯侧壁。
可选的,所述操作衬底为绝缘衬底;所述第一导电层覆盖部分所述操作衬底的功能面,且与所述管芯的第一半导体层相接触;所述第一电极层通过贯穿所述操作衬底的第二插塞与所述第一导电层电连接;所述连接层覆盖所述第一隔离层且与所述第二半导体层相接触,所述连接层还覆盖所述第一导电层露出的功能面。
可选的,所述第二插塞的数量为一个或多个。
可选的,所述操作衬底为导电衬底;所述第一导电层覆盖部分所述操作衬底的功能面;所述第一电极层与所述操作衬底相接触;所述连接层覆盖所述第一隔离层且与第二半导体层的表面相接触,所述连接层还位于所述第一导电层露出的功能面上;所述第一隔离层还设置于所述操作衬底和所述连接层之间;所述第一插塞还贯穿所述操作衬底上的第一隔离层与所述连接层相接触;所述发光二极管芯片还包括:位于所述第一插塞和所述操作衬底之间以及所述第二电极层与所述操作衬底之间的第二隔离层。
可选的,所述第二半导体层位于所述第一半导体层和所述操作衬底之间;所述第一导电层通过贯穿所述第二半导体层的第三插塞与第一导电层相接触;所述发光二极管芯片还包括:位于所述第二半导体层和所述第一导电层之间的第二导电层,所述第二导电层与所述第二半导体层相接触;第三隔离层,位于所述第二导电层和所述第一导电层之间并位于所述第三插塞侧壁上;所述连接层与第二导电层相接触。
可选的,所述操作衬底为绝缘衬底;所述第一导电层覆盖部分所述操作衬底的功能面,且与所述管芯的第一半导体层相连接;所述第一电极层通过贯穿所述操作衬底的第二插塞与所述第一导电层电连接;所述连接层覆盖所述第一隔离层和所述第一导电层露出的功能面。
可选的,所述操作衬底为导电衬底;所述第一导电层覆盖部分所述操作衬底的功能面;所述第一电极层与所述操作衬底的底面相接触;所述连接层覆盖所述第一隔离层且与所述第二导电层的表面相接触,所述连接层还位于所述第一导电层露出的功能面上;所述第一隔离层还设置于所述连接层和所述操作衬底之间;所述第一插塞还贯穿所述操作衬底上的第一隔离层与所述连接层相接触;所述发光二极管芯片还包括:位于所述第一插塞和所述操作衬底之间以及所述第二电极层与所述操作衬底的第二隔离层,所述第二隔离层还位于所述第二电极层与所述操作衬底之间。
可选的,所述第二隔离层完全覆盖所述底面;所述第一电极层通过贯穿所述第二隔离层的第四插塞与所述操作衬底的底面相连。
可选的,所述第四插塞的数量为一个或多个。
可选的,所述操作衬底为导电衬底,所述操作衬底的材料为:Si、锗、碳化硅、铜、钨、钼、钨铜合金或钼铜合金。
可选的,所述操作衬底为绝缘衬底,所述操作衬底的材料为氧化钛、氧化硅、聚合物、玻璃、氮化铝、氧化铝、氧化锆、氮化硅、YAG系列陶瓷、氧化硼、氮化硼或氧化钹。
可选地,所述连接层、所述第一电极层和第二电极层的材料包括:Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。
可选的,所述第一插塞的数量为一个或多个。
可选的,所述发光二极管为GaN基的发光二极管,所以所述管芯包括p型GaN层、n型GaN层以及位于所述p型GaN层和n型GaN层之间的量子阱层;所述第一半导体层为p型GaN层,所述第二半导体层为n型GaN层;或者所述第一半导体层为n型GaN层,所述第二半导体层为p型GaN层。
与现有技术相比,本发明的技术方案具有以下优点:
本发明技术方案通过设置在所述操作衬底的底面上设置第一电极层和第二电极层,且所述第一电极层与第一导电层电连接,并且所述第一电极层与所述第一半导体层电连接,所述第二电极层通过所述第一插塞和所述连接层与所述第二半导体层电连接。本发明技术方案在形成所述发光二极管管芯之后,即可形成所述第一电极层和所述第二电极层,无需经过封装端的划片工艺、封装工艺等,简化了工艺步骤,降低了工艺成本,有利于“免封装”技术的实现。此外,本发明发光二极芯片可以直接使用,通过配合荧光粉工艺,可以实现不同颜色需求。
本发明的可选方案中,所述第一电极层可以通过所述第一电极层可以通过导电衬底与所述第一导电层实现电连接,或者通过多个第二插塞与所述第一导电层实现电连接;所述第二电极层可以通过多个第一插塞与所述连接层实现电连接,有利于减小所述第一电极层和第二电极层的电阻,有利于增强所述第一电极层和第二电极层对大电流的承载能力,有利于提高所述发光二极管芯片性能的提高。
具体实施方式
由背景技术可知,现有技术中发光二极管芯片存在工艺复杂、成本高昂的问题。现结合一种发光二极管芯片分析其工艺复杂、成本高昂问题的原因:
参考图1和图2,示出了一种发光二极管芯片制造过程各个步骤对应的结构示意图。
所述发光二极管芯片制造过程包括:
首先,参考图1,在制造端,在基片10表面形成多个管芯11;相邻管芯11之间设置有划片道12。
参考图2,在封装端,通过划片工艺,沿所述划片道12(如图1所示)将所述基片10上的多个管芯11分离,获得单个管芯11;获得单个管芯11之后,通过封装工艺对单个所述管芯11进行封装,其中,封装工艺包括:在所述管芯11侧壁形成保护层13;在所述保护层13和所述管芯11上形成荧光层14;形成电极。
如图1和图2所示,所述发光二极管芯片在形成管芯11之后,还需要经过封装端的划片工艺、封装工艺,工艺复杂、成本高昂,不符合现今“免封装”的技术发展趋势。
为解决所述技术问题,本发明提供一种发光二极管芯片,包括:
操作衬底,包括功能面、与所述功能面相对的底面以及位于所述功能面与所述底面之间的侧面;位于所述操作衬底功能面上的第一导电层;位于所述第一导电层上的管芯,包括第一半导体层和第二半导体层,所述第一半导体层和所述第二半导体层导电类型不同,所述第一半导体层与所述第一导电层电连接;位于所述操作衬底底面的第一电极层,与所述第一导电层电连接;与所述第二半导体层电连接的连接层,所述连接层位于所述第一导电层侧面,且与所述第一导电层之间设置有第一隔离层;位于所述操作衬底底面的第二电极层,所述第二电极层通过贯穿所述操作衬底的第一插塞与所述连接层电连接。
本发明技术方案通过设置在所述操作衬底的底面上设置第一电极层和第二电极层,且所述第一电极层与第一导电层电连接,并且所述第一电极层与所述第一半导体层电连接,所述第二电极层通过所述第一插塞和所述连接层与所述第二半导体层电连接。本发明技术方案在形成所述发光二极管管芯之后,即可形成所述第一电极层和所述第二电极层,无需经过封装端的划片工艺、封装工艺等,简化了工艺步骤,降低了工艺成本,有利于“免封装”技术的实现。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
参考图3,示出了本发明发光二极管芯片第一实施例的剖面结构示意图。
操作衬底100,包括功能面101、与所述功能面101相对的底面102以及位于所述功能面101与所述底面102之间的侧面103;位于所述操作衬底100功能面101上的第一导电层110;位于所述第一导电层110上的管芯120,包括第一半导体层121和第二半导体层123,所述第一半导体层121和所述第二半导体层123导电类型不同,所述第一半导体层121与所述第一导电层110电连接;位于所述操作衬底100底面102的第一电极层140,与所述第一导电层110电连接;与所述第二半导体层123电连接的连接层151,所述连接层151位于所述第一导电层110侧面,且与所述第一导电层110之间设置有第一隔离层130;位于所述操作衬底100底面102的第二电极层150,所述第二电极层150通过贯穿所述操作衬底100的第一插塞152与所述连接层151电连接。
所述操作衬底100用于提供工艺操作平台。
本实施例中,所述操作衬底100为绝缘衬底。具体的,所述操作衬底100的材料为AlN。本发明其他实施例中,所述操作衬底的材料还可以是Al2O3等散热性能较好且适宜于作为衬底的绝缘材料。(其它实施例包括:氧化钛、氧化硅、聚合物、玻璃、氮化铝、氧化铝、氧化锆、氮化硅、YAG系列陶瓷、氧化硼、氮化硼或氧化钹等。)
所述操作衬底100的功能面101用于进行形成所述发光二极管芯片的工艺,朝向所述发光二极管芯片的出光方向;所述底面102与所述功能面101相背设置,背向所述发光二极管芯片的出光方向;所述侧面103用于连接所述底面102和所述功能面101。
需要说明的是,本实施例中,所述侧面103垂直于所述底面102,所述功能面101与所述底面102的尺寸相等。本发明其他实施例中,所述侧面103也可以与所述功能面101和所述底面102呈角度相交,从而所述功能面101的面积大于所述底面102的面积或者所述功能面101的面积小于所述底面102的面积。
所述第一导电层110用于实现所述管芯120与电极的电连接。本实施例中,所述第一导电层110覆盖部分所述操作衬底100的功能面101,且与所述管芯120的第一半导体层121相接触。
所述第一导电层110可以为单层结构或叠层结构。本实施例中,所述第一导电层110为材料为Au的单层结构。本发明其他实施例中,所述第一导电层的材料也可以选自Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO等其他适宜于实现电连接的导电材料。或者,所述第一导电层110还可以是包括Au层、ITO层以及Al层等多层的叠层结构。此外,所述叠层结构的各层尺寸可以相同,或者,所述叠层结构的各层尺寸不相同,例如:对于叠层结构的第一导电层110中,中间层的尺寸小于其他层的尺寸。
此外,本发明其他实施例中,所述第一导电层也可以为多层导电材料形成叠层结构。叠层结构的第一导电层可以包括用于反射光线的金属反射层、用于防止导电材料原子扩散的阻挡层、用于提高与所述操作衬底以及与所述管芯连接强度的粘附层等各种不同功能的导电膜层。
所述管芯120用于实现载流子复合发光。
导电类型不同的第一半导体层121和第二半导体层123构成pn结结构,所述pn结结构中发生电子-空穴复合,并将多余的能量以光能的形式发射出,以实现发光。
具体的,所述光电二极管芯片为GaN基的发光二极管芯片。所述管芯包括p型GaN层、n型GaN层以及位于所述p型GaN层和所述n型GaN层之间的有源层。
所述第一半导体层121为p型GaN层,所述第二半导体层123为n型GaN层,所述管芯120还包括位于所述第一半导体层121和所述第二半导体层123之间的量子阱层122。
本实施例中,所述管芯120覆盖所述第一导电层110的表面,所述发光二极管芯片为垂直结构,所述第一导电层110与所述管芯120的第一半导体层121相接触,所述第二半导体层123位于所述第一半导体层121远离所述操作衬底100的一侧。
具体的,所述第一半导体层121覆盖所述第一导电层110表面;所述量子阱层122覆盖所述第一半导体层121表面;所述第二半导体层123覆盖所述量子阱层122表面。
需要说明的是,本发明其他实施例中,所述第一半导体层和所述第二半导体层的材料也可以设置为:所述第一半导体层为n型GaN层,所述第二半导体层为p型GaN层。
需要说明的是,可以通过生长工艺在生长衬底上依次形成第二半导体层123、量子阱层122以及第一半导体层121,从而形成所述管芯120;之后通过衬底转移工艺将所形成的管芯120转移到功能面101上形成有第一导电层110的所述操作衬底100上,从而使所述管芯120的第一半导体层121与所述第一导电层110相接触。
所述第一电极层140用于实现第一半导体层121与外部电路的电连接。本实施例中,所述第一半导体层121为p型GaN层,所以所述第一电极层140用于使所述第一半导体层121与电源正极相连。
具体的,所述第一电极层140通过所述第一导电层110实现与所述第一半导体层121的电连接。所述第一电极层140的材料可以为Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。本发明其他实施例中,所述第一电极层的材料还可以为其他适宜于形成电极的导电材料。
由于本实施例中,所述操作衬底100为绝缘衬底,所述第一电极层140通过贯穿所述操作衬底100的第二插塞141与所述第一导电层110电连接。所述第二插塞141贯穿所述操作衬底100,位于所述第一电极层140对应的位置,分别与所述第一电极层140和所述第一导电层110相接触。
需要说明的是,如图3所示,本实施例中,所述第二插塞141的数量为1个。本发明其他实施例中,所述第二插塞的数量也可以为多个,从而能够减小电阻增大电流,提高电流承载能力,有利于提高所述发光二极管芯片的性能,有利于提高所述发光二极管芯片的集成度。
所述连接层151用于实现所述第二半导体层123与所述第二电极层150之间的电连接,进而实现所述第二半导体层123与外部电路的连接。本实施例中,所述第二半导体层123为n型GaN层,所以所述连接层用于使所述第二半导体层123与电压负极相连。
所述连接层151与所述第二半导体层123接触以实现电连接。具体的,所述第二半导体层123具有与所述量子阱层122相连的连接面以及与所述连接面相对的出光面,所述连接层151覆盖部分所述出光面。
本实施例中,所述连接层151用于使所述第二半导体层123与电源负极相连,所以所述连接层151的材料可以为Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。本发明其他实施例中,所述连接层的材料还可以为其他适宜于实现电连接的导电材料。
由于所述连接层151位于所述第一导电层110侧面,所以所述第一隔离层130用于实现所述连接层151与所述第一导电层110之间的电隔离,从而避免所述连接层151通过所述第一导电层110与所述第一电极层140发生短路而影响所述发光二极管芯片的功能。
需要说明的是,本实施例中,由于所述第二半导体层123位于所述第一半导体层121远离所述操作衬底100的一侧,因此所述连接层151还位于所述第一半导体层121和所述量子阱122的侧面,所以所述第一隔离层110还位于所述管芯120的侧壁,从而实现所述连接层151与所述量子阱层122和所述第一半导体层121之间的电隔离,避免短路现象的出现。所述连接层151覆盖所述第一隔离层110且与所述第二半导体层123相接触。
此外,本实施例中,所述第一导电层110仅覆盖部分所述操作衬底100的功能面101,所以所述连接层151还覆盖所述第一导电层110露出的功能面101,以降低工艺难度,有利于良率的提高。
所述第二电极层150用于与所述连接层151相连,并使所述连接层151与外部电路实现电连接,从而实现所述第二半导体层123与外部电路的电连接。本实施例中,所述第二电极层150用于与电源负极相连。所述第二电极层150的材料可以为Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO中的一种或多种。本发明其他实施例中,所述第二电极层的材料还可以为其他适宜于形成电极的导电材料。
具体的,所述第二电极150位于所述操作衬底100的底面102,而且所述操作衬底100为绝缘衬底,所以所述第二电极层150通过贯穿所述操作衬底100的第一插塞152与所述连接层151电连接。
所述连接层151覆盖所述第一导电层110露出的功能面101的做法,能够扩大形成所述第一插塞152的工艺窗口,降低工艺难度,有利于良率的提高。所以所述第一插塞152贯穿所述功能面102上的连接层151与所述第二电极层150之间的操作衬底100,与所述连接层151和所述第二电极层150接触相连。
需要说明的是,如图3所示,本实施例中,所述第一插塞152的数量为1个。本发明其他实施例中,所述第一插塞的数量也可以为多个,从而能够减小电阻增大电流,提高电流承载能力,有利于提高所述发光二极管芯片的性能,有利于提高所述发光二极管芯片的集成度。
参考图4,示出了本发明发光二极管芯片第二实施例的结构示意图。
本实施例中,所述操作衬底200为导电衬底。具体的,所述操作衬底200的材料为Si。本发明其他实施例中,所述操作衬底的材料还可以为铜、钨、钼等金属及其合金,或半导体材料,如碳化硅、锗等其他散热性能较好且适宜于作为衬底的导电材料。
位于所述操作衬底200功能面201上的第一导电层210与所述操作衬底200功能面201相接触。具体的,所述第一导电层210覆盖部分所述功能面201。
所述管芯220的第一半导体层221与所述第一导电层210相接触。具体的,所述第一半导体层221覆盖所述第一导电层210表面。
所述第一电极层240与所述操作衬底200相接触。具体的,所述第一电极层240覆盖所述操作衬底200的部分底面202。
所以所述操作衬底200还用于实现所述第一电极层240和所述第一导电层210之间的电连接。具体的,所述第一电极层240通过所述操作衬底200和所述第一导电层210实现与所述第一半导体层221的电连接。由于所述操作衬底200和所述第一导电层210面积较大,这种做法有利于减小电流密度,增大所述发光二极管芯片的电流承载能力,有利于提高所形成发光二极管芯片的性能。
所述连接层251位于所述第一导电层210侧面,与所述第二半导体层223表面相接触。此外,所述连接层251还位于所述第一导电层210露出的操作衬底200表面上。所以,所述第一隔离层230还设置于所述操作衬底200与所述连接层251之间,以实现所述连接层251与所述操作衬底200之间的电隔离,避免所述连接层251与所述操作衬底200之间短路。因此所述连接层251覆盖所述第一隔离层230且与所述第二半导体层223的表面相接触,所述连接层251还位于所述第一导电层210露出的功能面201上。
所述第二电极层250位于所述操作衬底200的底面202上,并通过贯穿所述操作衬底200的第一插塞252与所述连接层251电连接。由于第一隔离层230还设置于所述操作衬底200与所述连接层251之间,所以所述第一插塞252还贯穿所述操作衬底200上的第一隔离层230,从而实现与所述连接层251相接触。
此外,所述发光二极管芯片还包括:位于所述第一插塞252和所述操作衬底200之间以及所述第二电极层250与所述操作衬底200之间的第二隔离层253,以实现所述第一插塞253和所述第二电极层250与所述操作衬底200之间的电隔离,从而避免所述第一插塞253和所述第二电极层250通过所述操作衬底200与所述第一电极层240发生短路。
需要说明的是,在如图5所示的第三实施例中,所述第一电极层240’还可以通过插塞252’与所述第一导电层210’实现电连接。所述第一电极层240’、插塞252’与基底200之间设置有隔离层253’。
参考图6,示出了本发明发光二极管芯片第四实施例的结构示意图。
本实施例中,所述发光二极管芯片为垂直倒装结构,即所述第二半导体层323位于所述第一半导体层321和所述操作衬底300之间。具体的,所述第二半导体层323位于所述第一导电层310上;所述量子阱层322位于所述第二半导体层323上;所述第一半导体层321位于所述量子阱层322上。
所述第一导电层310通过贯穿所述第二半导体层323的第三插塞311与所述第一半导体层321相接触。
具体的,所述第三插塞311沿背向所述操作衬底300的方向凸起于所述第一导电层310表面,贯穿所述第二半导体层323、所述量子阱层322以及部分厚度的第一半导体层321,与所述第一半导体层321接触相连。
需要说明的是,本实施例中,所述第三插塞311的数量为多个。采用所述多个第三插塞311实现所述第一导电层310和所述第一半导体层321之间的电连接,有利于提高所述管芯320内垂直电流的均匀性,有利于提高所形成发光二极管芯片的性能。
所述发光二极管芯片还包括:位于所述第二半导体层323和所述第一导电层310之间的第二导电层313,所述第二导电层313与所述第二半导体层323相接触;第三隔离层312,位于所述第二导电层313和所述第一导电层310之间并位于所述第三插塞311侧壁上。
由于所述第三插塞311凸起于所述第一导电层310表面,所以所述第二导电层313位于所述第三插塞311露出的所述第一导电层310上;此外,所述第三插塞311还所述贯穿所述第二半导体层323、所述量子阱层322以及部分厚度的第一半导体层321,所以所述第三插塞311也贯穿所述第二导电层313。所以所述第二半导体层323覆盖所述第三插塞311露出所述第二导电层313的部分表面。
由于所述第一导电层310通过所述第三插塞311与所述第一半导体层321电连接,所以所述第三隔离层312用于实现所述第二导电层313与所述第一导电层310和所述第三插塞311之间的电隔离;还用于实现所述第三插塞311与所述第二半导体层323和所述量子阱层322之间的电隔离。
所以所述第三隔离层312位于所述第二导电层313和所述第一导电层310之间,还位于所述第三插塞311与所述第二半导体层323以及所述量子阱层322之间。
所述连接层351与第二导电层313的部分表面相接触。具体的,所述连接层351与第二导电层313接触相连,并通过所述第二导电层313与所述第二半导体层323实现电连接。
本实施例中,所述操作衬底300为绝缘衬底。所以所述第一电极层340通过贯穿所述操作衬底300的第二插塞341与所述第一导电层310电连接。所述第二插塞341贯穿所述操作衬底300,位于所述第一电极层340对应的位置,分别与所述第一电极层340和所述第一导电层310相接触。
而且由于所述操作衬底300为绝缘衬底,所述第一导电层310仅覆盖部分所述操作衬底300的功能面301,所以所述连接层351还覆盖所述第一导电层310露出的功能面301,以降低工艺难度,有利于良率的提高。
相应的,所述第二电极层350通过贯穿所述操作衬底300的第一插塞352与所述连接层351电连接。
参考图7,示出了本发明发光二极管芯片第五实施例的结构示意图。
本实施例中,所述操作衬底400为导电衬底。
所述第一导电层410与所述操作衬底400相接触。具体的,所述第一导电层410覆盖部分所述功能面401。所述第一导电层410通过所述第一插塞411与所述管芯420的第一半导体层421相接触。
所述第一电极层440与所述操作衬底400相接触。具体的,所述第一电极层440覆盖所述操作衬底400的部分底面402。所述第一电极层440通过所述操作衬底400和所述第一导电层410以及所述第一插塞411实现与所述第一半导体层421的电连接。
类似的,所述连接层451位于所述第一导电层410侧面,与所述第二导电层413表面相接触,所述连接层451还位于所述第一导电层410露出的操作衬底400表面上。所述第一隔离层430还设置于所述操作衬底400与所述连接层451之间。具体的,所述连接层451覆盖所述第一隔离层430且与所述第二导电层413的表面相接触,所述连接层451还位于所述第一导电层露出的功能面201上。
所述第二导电层413可以为单层结构或叠层结构。本实施例中,所述第二导电层413为材料为Au的单层结构。本发明其他实施例中,所述第二导电层的材料也可以选自Cr、Pt、Au、TiW、Ti、Ni、Cu、Ag、Al、W、氧化锌或ITO等其他适宜于实现电连接的导电材料。或者,所述第而导电层413还可以是包括Au层、ITO层以及Al层等多层的叠层结构。此外,所述叠层结构的各层尺寸可以相同,或者,所述叠层结构的各层尺寸不相同,例如:对于叠层结构的第二导电层413中,中间层的尺寸小于其他层的尺寸。
所述第一插塞452还贯穿所述操作衬底400上的第一隔离层430,与所述连接层451相接触;所述第二电极层450位于所述操作衬底400的底面402上,并通过所述第一插塞452与所述连接层451电连接。
所述发光二极管芯片还包括:位于所述第一插塞452和所述操作衬底400之间以及所述第二电极层450与所述操作衬底400之间的第二隔离层453,以实现所述第一插塞453和所述第二电极层450与所述操作衬底400之间的电隔离。
参考图8,示出了本发明发光二极管芯片第六实施例的结构示意图。
本实施例与前述实施例相同之处本发明在此不再赘述,本实施例与前述实施例不同之处在于,本实施例中,所述第二隔离层553完全覆盖所述底面502。所以所述第一电极层540位于所述第二隔离层553远离所述操作衬底500的表面上。
所述操作衬底500为导电衬底,所以为了实现与所述第一导电层510的电连接,进而实现与所述第一半导体层521的电连接,所述第一电极层540通过贯穿所述第二隔离层553的第四插塞541与所述操作衬底500的底面502接触相连。
本实施例中,所述第四插塞541的数量为多个。采用多个第四插塞541实现所述第一电极层540与所述操作衬底500之间的电连接,能够有效的减小电阻,增大电流,有利于提高所形成发光二极管芯片的性能。
需要说明的是,本实施例中,所述发光二极管芯片为垂直结构,即所述第二半导体层523位于所述第一半导体层521远离所述操作衬底500的一侧;所述第一电极层540通过所述第四插塞541、所述操作衬底500以及所述第一导电层510与所述第一半导体层521电连接。本发明其他实施例中,所述发光二极管芯片也可以为垂直倒装结构,即所述第二半导体层位于所述第一半导体层和所述操作衬底之间,所述第一电极层通过所述第二插塞、所述操作衬底以及所述第一导电层和第一插塞与所述第一半导体层电连接。
需要说明的是,在上述实施例中,所述第二隔离层完全覆盖所述操作衬底的底面。但是本发明对此不作限制,在如图9所示的第七实施例中,操作衬底底面上所述第二隔离层553'可以只是局部覆盖在操作衬底500'的底面,所述第二隔离层553'设置于第一电极层540'、或第二电极层550'与操作衬底500'之间,实现电极层与操作衬底500'之间的绝缘即可。
综上,本发明技术方案通过设置在所述操作衬底的底面上设置第一电极层和第二电极层,且所述第一电极层与第一导电层电连接,并且所述第一电极层与所述第一半导体层电连接,所述第二电极层通过所述第一插塞和所述连接层与所述第二半导体层电连接。本发明技术方案在形成所述发光二极管管芯之后,即可形成所述第一电极层和所述第二电极层,无需经过封装端的划片工艺、封装工艺等,简化了工艺步骤,降低了工艺成本,有利于“免封装”技术的实现。而且本发明的可选方案中,所述第一电极层可以通过导电衬底与所述第一导电层实现电连接,或者通过多个第二插塞与所述第一导电层实现电连接;所述第二电极层可以通过多个第一插塞与所述连接层实现电连接,有利于减小所述第一电极层和第二电极层的电阻,有利于增强所述第一电极层和第二电极层对大电流的承载能力,有利于提高所述发光二极管芯片性能的提高。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。