CN106449927B - 发光二极管芯片、具有此的发光器件及其制造方法 - Google Patents

发光二极管芯片、具有此的发光器件及其制造方法 Download PDF

Info

Publication number
CN106449927B
CN106449927B CN201611070944.1A CN201611070944A CN106449927B CN 106449927 B CN106449927 B CN 106449927B CN 201611070944 A CN201611070944 A CN 201611070944A CN 106449927 B CN106449927 B CN 106449927B
Authority
CN
China
Prior art keywords
layer
pattern
light
region
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611070944.1A
Other languages
English (en)
Other versions
CN106449927A (zh
Inventor
金昶勋
金相民
印致贤
曹弘锡
朴大锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR20130115321A external-priority patent/KR20150035113A/ko
Priority claimed from KR20130115318A external-priority patent/KR20150035111A/ko
Priority claimed from KR1020130116381A external-priority patent/KR102100937B1/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of CN106449927A publication Critical patent/CN106449927A/zh
Application granted granted Critical
Publication of CN106449927B publication Critical patent/CN106449927B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开一种发光二极管芯片、具有此的发光器件及其制造方法。根据一个实施例的发光二极管芯片包括：第一图案区域，具有至少一个凹陷部；第二图案区域，包围所述第一图案区域。所述第一图案区域具有依次层叠于基板上的第一导电型氮化物系半导体层、活性层、第二导电型氮化物系半导体层、上部电极层以及上部凸块层。所述第二图案区域具有层叠于所述基板上的第一导电型氮化物系半导体层、下部电极层以及下部凸块层。所述第一图案区域在与所述下部凸块层相对的方向上具有至少一个陷入突起图案。

Description

发光二极管芯片、具有此的发光器件及其制造方法
本申请是申请日为2014年9月28日、申请号为201410510237.4发明专利申请“发光二极管芯片、具有此的发光器件及其制造方法”的分案申请。
技术领域
本发明大致涉及一种发光二极管芯片、具有此的发光器件及其制造方法。
背景技术
发光二极管(light emitting diode：LED)是用于在P-N结的两端施加正向电流而发射光的光电变换器件。通常，发光二极管经过晶圆外延制造工序、芯片生产工序、封装工序以及模块化工序而作为模块形态的商用产品推出。近来，所述发光二极管应用于照明机构之类的要求高输出的装置，从而使发光二极管的研究在光提取效率领域等致力于提高发光二极管效率的领域中活跃地进行。
通过上述芯片生产工艺制造的发光二极管芯片可根据电极的布置而大致分类为水平型发光二极管芯片、垂直型发光二极管芯片等。图1为概略地图示现有技术中的水平型发光二极管芯片的一例的图。参照图1，现有技术中的水平型发光二极管芯片100包括：蓝宝石基板110、N型氮化镓层120、氮化镓系活性层130、P型氮化镓层140、N型电极层150以及P型电极层160。从N型电极层150通过N型氮化镓层120提供的电子与从P型电极层160通过P型氮化镓层140提供的空穴在氮化镓系活性层130中结合而发射光。如图所示，现有技术中的水平型发光二极管芯片100应用作为绝缘体的蓝宝石基板110，并将N型电极层150和P型电极层160布置于与蓝宝石基板110相同的平面上。
近来，为了改善发光效率并解决散热问题，对倒装芯片形态的发光二极管封装器件的关注正在增加。图2为概略地表示现有技术中的倒装芯片形态的发光二极管封装器件200的图。参照图2，利用分别形成于N型电极层250和P型电极层260上的N型焊料280和P型焊料290而将发光二极管芯片20分别连接于子安装基板210的第一电极212和第二电极214，从而形成发光二极管封装器件200。发光二极管芯片20包括透光性基板210、N型氮化镓层220、氮化镓系活性层230、P型氮化镓层240、N型电极层250以及P型电极层260。在倒装芯片形态的发光二极管封装器件200中，由氮化镓系活性层230发射的光通过透光性基板210而释放到外部。
发明内容
本发明的实施例提供一种可消除氮化物系半导体层内部的电流流动的集中并可以提高电流扩散(current spreading)的程度的发光二极管芯片结构。
本发明的实施例提供一种可通过增加参与到发光的活性层的比率而实现光量的增加的发光二极管芯片结构。
本发明的实施例提供一种可提高活性层的周围部分的发光效率的发光二极管芯片结构。
本发明的实施例提供一种具有可防止因发光单元的表面暴露于大气中而引起的吸湿现象而导致可靠性降低的情况的结构的发光器件及其制造方法。而且，提供一种通过省去利用树脂部件的底部填充工序而可以提高光效的发光器件及其制造方法。
提供根据一个方面的发光二极管芯片。所述发光二极管芯片包括：第一图案区域，具有至少一个凹陷部；第二图案区域，包围所述第一图案区域。所述第一图案区域具有依次层叠于基板上的第一导电型氮化物系半导体层、活性层、第二导电型氮化物系半导体层、上部电极层以及上部凸块层。所述第二图案区域具有层叠于所述基板上的第一导电型氮化物系半导体层、下部电极层以及下部凸块层。所述第一图案区域在与所述下部凸块层相对的方向上具有至少一个陷入突起图案。
提供根据另一方面的发光二极管芯片。所述发光二极管芯片包括：第一图案层区域；第二图案层区域，布置于所述第一图案层区域的内部；第三图案层区域，包围所述第一图案层区域。其中，所述第一图案层区域具有层叠于基板上的第一导电型氮化物系半导体层以及下部电极层，所述第二图案层区域和所述第三图案层区域具有依次层叠于所述基板上的第一导电型氮化物系半导体层、活性层、第二导电型氮化物系半导体层以及上部电极层。
提供根据又一方面的发光二极管芯片。所述发光二极管芯片包括：第一图案层区域，具有至少一个凹陷部；第二图案层区域，包围所述第一图案层区域。其中，所述第一图案层区域具有层叠于基板上的所述第一导电型氮化物系半导体层以及下部电极层，所述第二图案层区域具有依次层叠于所述基板上的第一导电型氮化物系半导体层、活性层、第二导电型氮化物系半导体层以及上部电极层。
提供根据又一方面的发光器件。所述发光器件包括：发光单元，包含基板、布置于所述基板上且在边缘区域具备第一防护图案而形成的第一半导体层、形成于所述第一半导体层上的活性层以及第二半导体层；子安装基板，包含形成为包围边缘的第二防护图案。所述发光单元的第一防护图案连接于所述子安装基板的第二防护图案。
提供根据又一方面的发光器件的制造方法。在所述发光器件的制造方法中，形成发光单元，所述发光单元包含布置于基板上且在边缘区域具备第一防护图案而形成的第一半导体层、形成于所述第一半导体层上的活性层以及第二半导体层。准备子安装基板，所述子安装基板包含形成为包围边缘的第二防护图案。使所述发光单元的第一防护图案连接于所述子安装基板的第二防护图案。
根据本发明的一个实施例，将从子安装基板得到电源供应的下部凸块层布置为被第一图案区域的凹陷部所包围。据此，可使从所述下部凸块层提供的电流流向所述第一图案区域的长度变得相对较短。因此，具有预定的电流扩散长度(current spreadinglength)的电荷可通过更加宽阔的面积扩散而去。即，可增加电流扩散(currentspreading)从所述下部凸块层经由所述下部电极层、所述第二图案区域的所述第一导电型氮化物系半导体层而向所述第一图案区域的所述第一导电型氮化物系半导体层推进的面积。并且，可将从所述下部凸块层经过所述第二图案区域的所述第一导电型氮化物系半导体层而到达所述第一图案区域的所述第一导电型氮化物系半导体层的电流路径(path)控制为更加均匀。
根据本发明的一个实施例，与所述下部凸块层相面对的凹陷部上可形成至少一个陷入突起图案。所述陷入突起图案可增大所述第一图案区域与所述第二图案区域之间的边界面。据此，可增加电流扩散(current spreading)在所述边界面上从所述第二图案区域的所述第一导电型氮化物系半导体层向所述第一图案区域的所述第一导电型氮化物系半导体层推进的面积。似此，通过具备如上所述的构成而可提高所述边界面上的电流扩散程度，由此可以减小所述第一导电型氮化物系半导体层内的电阻。
根据本发明的一个实施例，将具有下部电极层的第一图案层区域布置于分别具有活性层的第二图案层区域和第三图案层区域之间，从而可将发光区域分离为作为发光二极管芯片的中央部的第二图案层区域和作为周围部分的第三图案层区域。通过上述布置，可提高从所述下部电极层到达第二图案层区域和第三图案层区域的电流扩散的均匀度。通过这样可以提高周围部分的发光强度。
根据本发明的一个实施例，可通过引入包围发光单元的防护部件而防止发光单元的表面或金属部分暴露于大气中，从而可以防止因吸湿现象而导致可靠性降低的情况。而且，省去利用树脂部件的底部填充工序，从而增加活性层中生成的光子释放到发光器件外部的量，于是可以提高发光器件的光效率。
附图说明
图1为概略地图示现有技术中的水平型发光二极管芯片的一例的图。
图2为概略地表示现有技术中的倒装芯片形态的发光二极管封装器件的图。
图3为概略地表示根据本发明的一个实施例的发光二极管芯片的平面图。
图4是将图3中的发光二极管芯片沿着A-A′线截取的剖面图。
图5a为概略地表示根据本发明的一个实施例的发光二极管芯片的平面图。
图5b是将图5a的发光二极管芯片沿着A-A′线截取的剖面图。
图6a为概略地表示根据本发明的一个实施例的发光二极管芯片的平面图。
图6b是将图6a中的发光二极管芯片沿着B-B′线截取的剖面图。
图7至图11是为了说明根据本发明的一个实施例的发光器件的制造方法而示出的图。
图12至图14是为了说明根据本发明的另一实施例的发光器件的制造方法而示出的图。
符号说明：
100：发光二极管芯片 110：蓝宝石基板 120：N型氮化镓层
130：氮化镓系活性层 140：P型氮化镓层 150：N型电极层
160：P型电极层 170：电流的流动 180：N型焊料
190：P型焊料 30a：第一图案区域 30b：第二图案区域
32a：凹陷部 34a：陷入突起图案
300：发光二极管芯片 310：基板
320：第一导电型氮化物系半导体层 330：活性层
340：第一导电型氮化物系半导体层 350：上部电极层
360：下部电极层 370：上部凸块层 380：下部凸块层
50a：第一图案区域 50b：第二图案区域
50c：第三图案区域 500：发光二极管芯片 510：基板
520：第一导电型氮化物系半导体层 530、530b、530c：活性层
540、540b、540c：第一导电型氮化物系半导体层
550：下部电极层 560、560b、560c：上部电极层
570、570a、570b：下部凸块层 580、580b、580c：上部凸块层
60a：第一图案区域 60b：第二图案区域 610：凹陷部
1100、1200：基板 1110、1210：第一半导体层
1120、1220：活性层 1125、1225：第二半导体层
1135、1235：第一电极垫 1130、1230：第二电极垫
1140、1240：第一防护图案 1155、1255：连接电极
1157：子安装基板 1165：第二防护图案
具体实施方式
以下，参照附图而进一步详细说明本发明的实施例。然而在本发明中公开的技术并不局限于其中说明的实施例，也可以被具体化为其他形态。在附图中，为了明确地表现各个装置的构成要素，多少将所述构成要素的宽度或厚度等大小放大而表示。
在本说明书中，所谓的一个要素位于其他要素之上或其下，包括所述一个要素直接位于另一要素之上或其下或者那些要素之间夹设有额外的要素的情形。在本说明书中，“上部”或“下部”这些术语是在观察者的视点上设定的相对的概念，如果观察者的视点改变，则“上部”可能表示“下部”，而“下部”也可能表示“上部”。
在多个附图中，相同的符号指实质上相同的要素。而且，除非上下文中有明确不同的含义，单数的表述应当理解为包含复数的表述，且“包括”或“具有”等术语是为了指定存在所述的特征、数字、步骤、操作、构成要素、部件或者其组合，而并非旨在预先排除一个或者一个以上的其他特征、数字、步骤、操作、构成要素、部件或者其组合额外存在的必然性或可能性。
在本说明书中公开的发光二极管芯片可具有构成为能够发射紫外线、可见光或红外线的氮化物系半导体层。在本说明书中公开的发光二极管芯片可通过布置于上部电极层和下部电极层上的上部凸块层和下部凸块层而与子安装基板以倒装芯片方式接合。所述子安装基板可表示收容发光二极管芯片的一种封装件基板。
通常，与现有技术中的发光器件相比，倒装芯片结构的发光二极管封装器件的散热效率高，且由于几乎没有光的屏蔽，因此报道显示光效率比现有技术中的发光器件增加50％以上的效果。然而，纵然有这样的优点，倒装芯片结构的发光二极管封装器件却可能存在如下的缺点。如图2所示，与金属相比，N型氮化镓层220的导电率很低，因此可能会出现N型氮化镓层220、氮化镓系活性层230以及P型氮化镓层240之间的电流的流动270沿着电阻较低的特定沟口集中的现象。即，作为一例，所述电流的流动可能会在N型氮化镓层220内沿着具有较低的电阻的所述特定沟口而在氮化镓系活性层230和P型氮化镓层240之间形成。如果发生这种现象，则不能覆盖氮化镓系活性层230的整个面积而实现发光，因此发光效率降低，并可能使可靠性降低。而且，为了增加光量，有可能出现需要增加操作电压或操作电流的难处。
另外，当以倒装芯片结构将所述发光二极管芯片贴装于所述子安装基板时，所述发光二极管芯片的表面可能会暴露于大气中。此时，出现通过暴露于大气中的部分而吸收水分的吸湿(moisture absorption)现象，从而可能使发光器件的可靠性降低。尤其，在高温高湿环境中可靠性可能会相对而言更差。为了改善这样的吸湿现象，应用一种在发光单元与子安装基板之间填充包含二氧化硅(SiO2)等的树脂部件的底部填充(underfill)技术，然而要想彻底防止由金属构成的第一电极212和第二电极214暴露却存在局限性。并且，在活性层230中生成的光子中的大量光子在底部填充树脂层的内部被吸收消灭，从而不能向发光器件的外部顺利逸出，于是可能存在光输出降低的问题。
图3为概略地表示根据本发明的一个实施例的发光二极管芯片的平面图。图4是将图3中的发光二极管芯片沿着A-A′线截取的剖面图。参照图3和图4，发光二极管芯片300包括第一图案区域30a以及包围第一图案区域30a的第二图案区域30b。发光二极管芯片300可具有通过基板310而将光发射到外部的结构，且为了与子安装基板之间的倒装芯片接合而可以具有上部凸块层370和下部凸块层380。
第一图案区域30a具有在基板310上依次层叠的第一导电型氮化物系半导体层320、活性层330以及第二导电型氮化物系半导体层340。在图3的平面图案中，第一图案区域30a可具有至少一个凹陷部32a。凹陷部32a可表示第一图案区域30a中具有预定宽度的英文字母U形态的图案区域。与此不同地，凹陷部32a也可以具有英文字母V形态或者汉字“匚”形态。
第二图案区域30b具有层叠于基板310上的第一导电型氮化物系半导体层320。第二图案区域30b可以指基板310、第一导电型半导体层320以及下部电极层360依次层叠的区域。
作为一例，基板310可由蓝宝石(Al2O3)之类的透光性材料构成。第一导电型氮化物系半导体层320是被掺杂为N型或P型的包含氮化镓系化合物的层，作为一例，可包括以掺杂有N型掺杂物或P型掺杂物的形态存在的氮化镓(GaN)层、氮化铝镓(AlxGa1-xN：0<x<1)层、氮化铟镓(InGaN)层或者氮化铝铟镓(AlxInyGa1-x-yN：0≤x,y,x+y≤1)等。作为一例，所述N型掺杂物可以是硅(Si)，而所述P型掺杂物可以是镁(Mg)、锌(Zn)、镉(Cd)或者其中的两种以上物质的组合。第一图案区域30a和第二图案区域30b的第一导电型氮化物系半导体层320可以以物理方式相互连接。
第一图案区域30a的第一导电型氮化物系半导体层320上布置有活性层330。活性层330通过由第一导电型氮化物系半导体层320和第二导电型氮化物系半导体层340提供的电子-空穴的结合而产生光。根据一个实施例，活性层330可具有多量子阱(Multplequantum well)结构以提高电子-空穴的结合效率。作为一例，活性层330可包括氮化铟镓(InGaN)、氮化镓(GaN)、氮化镓铝(Ga1-aAlaN，0<a<1)、氮化铝铟镓(AlxInyGa1-x-yN：0≤x,y,x+y≤1)或者其中的两种以上物质的组合。
第一图案区域30a的活性层330上布置有第二导电型氮化物系半导体层340。第二导电型氮化物系半导体层340是被掺杂为N型或P型的包含氮化镓系化合物的层，作为一例，可包括以掺杂有N型掺杂物或P型掺杂物的形态存在的氮化镓(GaN)层、氮化铝镓(AlxGa1- xN：0<x<1)层、氮化铟镓(InGaN)层或者氮化铝铟镓(AlxInyGa1-x-yN：0≤x,y,x+y≤1)等。作为一例，所述N型掺杂物可以是硅(Si)，而所述P型掺杂物可以是镁(Mg)、锌(Zn)、镉(Cd)或者其中的两种以上物质的组合。
如果第一导电型氮化物系半导体层320被掺杂为N型，则第二导电型氮化物系半导体层340可被掺杂为P型，而如果第一导电型氮化物系半导体层320被掺杂为P型，则第二导电型氮化物系半导体层340可被掺杂为N型。
再次参照附图，第一图案区域30a的第二导电型氮化物系半导体层340上布置有上部电极层350。作为一例，上部电极层350可包括钛、铝、铬、镍、金等金属。上部电极层350还可以由将所述金属组成为合金的一层以上的层叠结构所形成。如图3所示，上部电极层350可布置为将第二导电型氮化物系半导体层340所形成的区域大部分覆盖。上部电极层350可沿着定义第一图案区域30a的边界线形成。
第二图案区域30b的第一导电型氮化物系半导体层320上布置有下部电极层360。作为一例，下部电极层360可包括钛、铝、铬、镍、金等金属。下部电极层360还可以由将所述金属组成为合金的一层以上的层叠结构所形成。如图3所示，下部电极层360可布置为包围第一图案区域30a。
在本实施例中，上部电极层350和下部电极层360上分别布置有上部凸块层370和下部凸块层380。上部凸块层370和下部凸块层380执行从子安装基板得到电源供应而将电源施加到上部电极层350和下部电极层360的作用。因此，上部凸块层370和下部凸块层380的布置及面积可与上部电极层350和下部电极层360的构成一同对第一导电型氮化物系半导体层内的电流集中现象产生影响。
如图3所示，上部凸块层370可沿着定义上部电极层350的边界线而形成。作为一例，上部凸块层370可被布置为对应于上部电极层350的形状以覆盖上部电极层350的大部分。在另一实施例中，上部凸块层370还可以如图3中的下部凸块层380那样，在上部电极层350上被布置成独立的多种形态的图案。
再次参照图3，下部凸块层380可布置为被第一图案区域30a的凹陷部32a所包围。即，下部凸块层380可布置于被凹陷部32a所包围的下部电极层360的一部分上。根据一个实施例，在图3的平面图案上下部凸块层380可布置为朝两边的侧面方向到达凹陷部32a的距离a相互一致。据此，电荷从下部凸块层380进入第一图案区域30a的长度可以变得相对较短。因此，具有预定的电流扩散长度(current spreading length)的电荷可跨越更宽的面积而向第一图案区域30a扩散而去。具体而言，可以增加电流扩散(current spreading)从下部凸块层380经由下部电极层360、第二图案区域30b的第一导电型氮化物系半导体层320而向第一图案区域30a的第一导电型氮化物系半导体层320内部推进的面积。而且，可通过控制以使从下部凸块层380经由第二图案区域30b的第一导电型氮化物系半导体层320而到达第一图案区域30a的第一导电型氮化物系半导体层320的电流路径(path)变得更加均匀。如上所述，在图中示出凹陷部32a具有U字形态的实施例，然而在凹陷部32a具有V字或“匚”字形态的情况下也可以具有上述效果。
在本实施例中，第一图案区域30a可在与下部凸块层380相对的一面上具有至少一个陷入突起图案34a。具体而言，如图3所示，陷入突起图案34a可布置于U字、V字或“匚”字形态的凹陷部32a的内部。陷入突起图案34a可增加第一图案区域30a与第二图案区域30b的边界面的大小。据此，可增加电流扩散(current spreading)Dc在所述边界面处由第二图案区域30b的第一导电型氮化物系半导体层320向第一图案区域30a的第一导电型氮化物系半导体层320推进的面积。
如上所述，第一图案区域30a具有凹陷部32a和陷入突起图案34a，从而可以增加第一图案区域30a与第二图案区域30b的边界面处的电流扩散程度，由此可以减少所述第一导电型氮化物系半导体层320内的电阻，并可以提供用于发光二极管芯片的发光的均匀的电流。因此，可以减小发光二极管芯片的操作电压(Forward Voltage)。
图5a为概略地表示根据本发明的一个实施例的发光二极管芯片的平面图。图5b是将图5a的发光二极管芯片沿着A-A′线截取的剖面图。参照图5a和图5b，发光二极管芯片500包括第一图案层区域50a、第二图案层区域50b以及第三图案层区域50c。发光二极管芯片500可具有通过基板510而将光发射到外部的结构，且可以具备下部凸块层570和上部凸块层580b、580c以用于与子安装基板之间的倒装芯片式接合。
第一图案层区域50a具有层叠于基板510上的第一导电型氮化物系半导体层520。并且，第一图案层区域50a在第一导电型氮化物系半导体层520上具有下部电极层550。第二图案层区域50b包括依次层叠于基板510上的第一导电型氮化物系半导体层520、活性层530b以及第二导电型氮化物系半导体层540b。而且，第二图案层区域50b在第二导电型氮化物系半导体层540b上具有上部电极层560b。第三图案层区域50c包括依次层叠于基板510上的第一导电型氮化物系半导体层520、活性层530c以及第二导电型氮化物系半导体层540c。并且，第三图案层区域50c在第二导电型氮化物系半导体层540c上具有上部电极层560c。
作为一例，基板510可由蓝宝石(Al2O3)之类的透光性材料构成。第一导电型氮化物系半导体层520是被掺杂为N型或P型的包含氮化镓系化合物的层，作为一例，可包括以掺杂有N型掺杂物或P型掺杂物的形态存在的氮化镓(GaN)层、氮化铝镓(AlxGa1-xN：0<x<1)层、氮化铟镓(InGaN)层或者氮化铝铟镓(AlxInyGa1-x-yN：0≤x,y,x+y≤1)等。作为一例，所述N型掺杂物可以是硅(Si)，而所述P型掺杂物可以是镁(Mg)、锌(Zn)、镉(Cd)或者其中的两种以上物质的组合。
第一导电型氮化物系半导体层520上布置有活性层530b、530c。分别布置于第二图案层区域50b和第三图案层区域50c的活性层530b、530c可以是彼此相同的材料层。活性层530b、530c通过由第一导电型氮化物系半导体层520和第二导电型氮化物系半导体层540提供的电子-空穴的结合而产生光。根据一个实施例，活性层530b、530c可具有多量子阱(Multple quantum well)结构以提高电子-空穴的结合效率。作为一例，活性层530b、530c可包括氮化铟镓(InGaN)、氮化镓(GaN)、氮化镓铝(Ga1-aAlaN，0<a<1)、氮化铝铟镓(AlxInyGa1-x-yN：0≤x,y,x+y≤1)或者其中的两种以上物质的组合。
活性层530b、530c上布置有第二导电型氮化物系半导体层540b、540c。分别布置于第二图案层区域50b和第三图案层区域50c的第二导电型氮化物系半导体层540b、540c可以是彼此相同的材料层。第二导电型氮化物系半导体层540b、540c可以是被掺杂为N型或P型的包含氮化镓系化合物的层，作为一例，可包括以掺杂有N型掺杂物或P型掺杂物的形态存在的氮化镓(GaN)层、氮化铝镓(AlxGa1-xN：0<x<1)层、氮化铟镓(InGaN)层或者氮化铝铟镓(AlxInyGa1-x-yN：0≤x,y,x+y≤1)等。作为一例，所述N型掺杂物可以是硅(Si)，而所述P型掺杂物可以是镁(Mg)、锌(Zn)、镉(Cd)或者其中的两种以上物质的组合。
如果第一导电型氮化物系半导体层520被掺杂为N型，则第二导电型氮化物系半导体层540b、540c可被掺杂为P型，而如果第一导电型氮化物系半导体层520被掺杂为P型，则第二导电型氮化物系半导体层540b、540c可被掺杂为N型。
再次参照附图，第一图案层区域50a的第一导电型氮化物系半导体层520上布置有下部电极层550。作为一例，下部电极层550可包括钛、铝、铬、镍、金等金属。下部电极层550还可以由将所述金属组成为合金的一层以上的层叠结构所形成。如图所示，下部电极层550可布置为将第一导电型氮化物系半导体层520的区域大部分覆盖。下部电极层550可布置为包围第二图案层区域50b。
第二图案层区域50b和第三图案层区域50c的第二导电型氮化物系半导体层540b、540c上布置有上部电极层560b、560c。作为一例，上部电极层560b、560c可包括钛、铝、铬、镍、金等金属。上部电极层560b、560c还可以由将所述金属组成为合金的一层以上的层叠结构所形成。如图所示，上部电极层560b、560c可布置为将第二导电型氮化物系半导体层540b、540c的区域大部分覆盖。
在本实施例中，第一图案层区域50a、第二图案层区域50b以及第三图案层区域50c的第一导电型氮化物系半导体层520可以以物理方式相互连接。第二图案层区域50b的活性层530b及第二导电型氮化物系半导体层540b可布置为借助于第一图案层区域50a而与第三图案层区域50c的活性层530c及第二导电型氮化物系半导体层540c相互分离。
在本实施例中，下部电极层550和上部电极层560b、560c上分别布置有下部凸块层570和上部凸块层580b、580c。由于通过下部凸块层570和上部凸块层580b、580c而从子安装基板得到发光二极管芯片500的电源的供应，因此下部凸块层570和上部凸块层580b、580c的布置及面积可能对发光二极管芯片500的第一导电型氮化物系半导体层520内出现的电流集中现象产生影响。
如图5a所示，下部凸块层570可位于下部电极层550的一部分区域上。作为一个实施例，下部凸块层570可沿着到第二图案层区域50b的第二导电型氮化物系半导体层540b的边界线为止的距离b与到第三图案层区域50c的第二导电型氮化物系半导体层540c的边界线为止的距离a彼此相等的位置进行布置。即，下部凸块层570可布置为分别与第一图案层区域50a和第二图案层区域50b之间的第一边界线以及第一图案层区域50a和第三图案层区域50c之间的第二边界线平行。下部凸块层570的长度方向中心轴570a可沿着到所述第一边界线为止的距离与到所述第二边界线为止的距离彼此相等的位置进行布置。
同理，上部电极层560b、560c上可布置上部凸块层580b、580c。在图5a中，上部凸块层580b、580c可位于上部电极层560b、560c的一部分区域上。
当下部凸块层570和上部凸块层580b、580c与所述子安装基板的电极垫结合时，为了减少所述电极垫与下部电极层550之间或者所述电极垫与上部电极层560b、560c之间的电阻，可设计为使下部电极层550或上部电极层560b、560c占据尽可能大的面积。
在本实施例中，发光二极管芯片500是在第一导电型氮化物系半导体层520和下部电极层550所处的第一图案层区域50a的外轮廓部具备拥有活性层530c、第二导电型氮化物系半导体层540c以及上部电极层560c的第三图案层区域50c。据此，与现有技术相比，可增加发光二极管芯片500的周围部分中的发光量。而且，在上述结构中使施加于上部凸块层580b和上部凸块层580c的电压互不相同，从而可将第二图案层区域50b中的发光量与第三图案层区域50c中的发光量调节为互不相同。即，第二图案层区域50b中的活性层530b的发光与第三图案层区域50c中的活性层530c的发光可被互不相同的施加电流所控制。据此，可轻易地调节发光二极管芯片500的发光指向角(Angle of Beam Spread)。
并且，将下部凸块层570沿着到第二图案层区域50b的第二导电型氮化物系半导体层540b为止的距离b与到第三图案层区域50c的第二导电型氮化物系半导体层540c为止的距离a彼此相等的位置进行布置，从而可以提高电流扩散程度。具体而言，当电荷从下部凸块层570朝第二图案层区域50b的第一导电型氮化物系半导体层520以及第三图案层区域50c的第一导电型氮化物系半导体层520方向流动时电阻降低，从而可以向更加宽阔的面积的活性层530b、530c供应电子或空穴。据此，可提高活性层530b、530c中的发光效率。
如上所述，包括第一图案层区域50a、第二图案层区域50b和第三图案层区域50c的发光二极管芯片500可制造为使多个发光二极管芯片500在晶圆上留有预定的间距。在所述多个发光二极管芯片500的制造工艺中，需要在所述晶圆上实现发光二极管芯片500之间的电绝缘。在具体的实施例中，为了所述电绝缘，在将下部电极层550和上部电极层560b、560c形成于所述晶圆上并将下部凸块层570a、570b和上部凸块层580b、580c形成于下部电极层550和上部电极层560b、560c上面之前，利用激光划线(Laser scribing)而将沟道形成至基板510内的一段深度处，从而可以使发光二极管芯片500彼此之间一次分离。通过利用所述激光进行的分离工艺而被一次分离的基板510的侧壁上蒸镀硅氧化膜、硅氮化膜之类的绝缘膜，从而可从发光二极管芯片500之间的短路(short)风险中加以保护。然后形成覆盖下部凸块层570a、570b和上部凸块层580b、580c以及发光二极管芯片500的保护层，然后可以通过分断(breaking)工艺而使多个发光二极管芯片500相互分离。
图6a为概略地表示根据本发明的另一实施例的发光二极管芯片的平面图。图6b是将图6a中的发光二极管芯片沿着B-B′线截取的剖面图。参照图6a和图6b，发光二极管芯片600包括具有至少一个凹陷部610的第一图案层区域60a以及第一图案层区域60a外部的第二图案层区域60b。第二图案层区域60b可布置为包围第一图案层区域60a。
与参照图5a和图5b详述的发光二极管芯片500相比，发光二极管芯片600的区别点在于，第一图案层区域60a不包围具有活性层的其他图案层区域。
如图所示，在发光二极管芯片600中，第一图案层区域60a具有层叠于基板510上的第一导电型氮化物系半导体层520。并且，第一图案层区域60a在第一导电型氮化物系半导体层520上具有下部电极层550。第二图案层区域60b具有依次层叠于基板510上的第一导电型氮化物系半导体层520、活性层530以及第二导电型氮化物系半导体层540。而且，第二图案层区域60b在第二导电型氮化物系半导体层540上具有上部电极层560。第一图案层区域60a和第二图案层区域60b的第一导电型氮化物系半导体层520以物理方式相互连接。
活性层530、第二导电型氮化物系半导体层540、上部电极层560以及上部凸块层580b、580c的材料与参照图5a和图5b而详述的活性层530b、530c和第二导电型氮化物系半导体层540b、540c和上部电极层560b、560c以及上部凸块层580b、580c的材料实质上相同。并且，与图5a和图5b所示的构成要素具有相同的符号和名称的构成要素具有实质上相同的构成。因此，为了避免重复而省略详细说明。
参照图6a，作为一例，具有凹陷部610的第一图案层区域60a可包括具有预定宽度的U字形态的图案区域。凹陷部610可布置为包围第二图案层区域60b的至少一部分。据此，第二图案层区域60b的上部凸块层580b可分别布置于被凹陷部610所包围的上部电极层560以及凹陷部610外部的上部电极层560上。
在图6a的平面图案上，下部凸块层570可沿着到两侧方向上相邻的第二导电型氮化物系半导体层540为止的距离a′、b′彼此相同的位置而布置于所述第一图案层区域60a的内部。下部凸块层570可布置为平行于第一图案层区域60a与第二图案层区域60b之间的两侧边界线。此时，下部凸块层570的长度方向中心轴570b可沿着到所述两侧边界线为止的距离相等的位置进行布置。
如上所述，根据本实施例，可将具有下部电极层550的第一图案层区域60a布置于具有活性层530的第二图案层区域60b之间。据此可提高从第一图案层区域60a到第二图案层区域60b的电流扩散，并由此可以提高发光二极管芯片的周围部分的发光效率。而且，随着所述电流扩散的增加，第一导电型氮化物系半导体层520内的电阻减小，从而可以提供用于发光二极管芯片的发光的均匀的电流。因此，可以减小发光二极管芯片的操作电压(Forward Voltage)。
图7至图11是为了说明根据本发明的一个实施例的发光器件的制造方法而示出的图。
参照图7，发光器件包括发光单元1101，所述发光单元1101包含形成于基板1100上的第一半导体层1110、活性层1120、第二半导体层1125、第一电极垫1135以及第二电极垫1130而构成。根据本发明的实施例的发光单元1101可构成为在同一平面上布置有极性互不相同的两个电极(例如第一电极1135和第二电极1130)的水平型(lateral)结构，
基板1100提供为半导体生长用基板，并可以由具有透光性的材料构成。作为一例，基板1100可以由包括具有电绝缘性的蓝宝石的透明材料构成。然而并不局限于此，可以从碳化硅(SiC)、氧化锌(ZnO)、硅(Si)、砷化镓(GaAs)或氮化镓(GaN)的组中选择而应用。
布置于基板1100上的第一半导体层1110可包含掺杂有第一导电型的杂质如n型导电型杂质的氮化镓(GaN)而构成。掺杂在第一半导体层1110上的第一导电型的杂质可从包含硅(Si)、锗(Ge)或锡(Sn)的n型导电型组中选择而使用。第一半导体层1110可将低于其他层叠物的位置的表面的一部分暴露。例如，第二半导体层1125、活性层1120以及第一半导体层1110的一部分得到台面蚀刻(mesa etching)，从而可以使第一半导体层1110的一部分表面区域1115a、1115b暴露。此时，通过台面蚀刻而暴露的第一半导体层1110的暴露面1115a、1115b可位于比活性层1120的下部面更低处。
布置于第一半导体层1110上的活性层1120通过电子与空穴的重新结合而发射具有预定能量的光，并可形成为量子阱层(未图示)与量子壁垒层(未图示)交替层叠的多量子阱(MQW：multi quantum well)结构。例如，量子阱层可由氮化铟镓(InGaN)系列的物质组成，而量子壁垒层(barrier layer)可由氮化镓(GaN)系列或氮化铟镓(InGaN)系列的物质组成。
在活性层1120上布置第二半导体层1125。第二半导体层1125可包含掺杂有第二导电型杂质如p型导电型杂质的氮化镓(GaN)而构成。第二导电型杂质可从包括镁(Mg)或锌(Zn)的p型导电型杂质的组中选择而使用。
布置于第一半导体层1110的一侧面部的第一暴露面1115a上布置有第一电极垫1135。第一电极垫1135可布置为局部覆盖第一半导体层1110的第一暴露面1115a。另外，第二半导体层1125上布置有第二电极垫1130。第二电极垫1130可布置为局部覆盖第二半导体层1125的表面。其中，第一电极垫1135从第一半导体层1110的第一暴露面1115a突出，以形成为与布置于第二半导体层1125上的第二电极垫1130具有相同的表面高度。第一电极垫1135和第二电极垫1130可由包括铜(Cu)、金(Au)或银(Ag)的导电性优良的材料构成。
布置于第一半导体层1110的一侧面部的第一暴露面1115a和布置于第一半导体层1110的另一侧面部的第二暴露面1115b上布置有第一防护图案(guard pattern)1140。第一防护图案1140形成于第一电极垫1135的外轮廓区域并具有包围发光器件的四个面的环(ring)状。第一防护图案1140可包含掺杂有第一导电性的杂质的氮化镓(GaN)系列或氮化铝镓(AlGaN)系列的物质而形成。第一导电性的杂质可从包括硅(Si)、锗(Ge)或锡(Sn)的n型导电型杂质的组中选择而使用。
参照图8，在第一电极垫1135、第二电极垫1130以及第一防护图案1140上形成凸块(bump)形状的连接电极1155。连接电极1155可由银(Ag)、铝(Al)、金(Au)、铜(Cu)、铁(Fe)、镍(Ni)、锡(Sn)以及这些金属的选择性合金中的一种形成。在此，为了提高与第一电极垫1135、第二电极垫1130和第一防护图案1140之间的粘接力，连接电极1155可以用铟(In)、锡(Sn)、镍(Ni)、铜(Cu)以及这些金属的选择性合金中的一种进行镀覆。
参照图9和图10，准备要用于将发光单元1101倒装芯片式粘接(bonding)的子安装基板(submount substrate)1157。在此，图10是将图9的子安装基板1157沿着I-I′方向截取而示出的剖面图。子安装基板1157包括：基板衬底1160；内侧粘接(bonding)垫1170、1173和外侧粘接垫1177、1179，布置于基板衬底1160的前面部1160a；第二防护图案1165，布置于所述内侧粘接垫1170、1173与外侧粘接垫1177、1179之间；重布线电极1185、1187，布置于基板衬底1160的后面部1160b。内侧粘接垫1170、1173可布置为条(bar)类型的长方形形状。
第二防护图案1165布置于基板衬底1160的前面部1160a，且形成为具有包围内侧粘接垫1170、1173的周围的环状。其中，第二防护图案1165可包含掺杂有第一导电型的杂质的氮化镓(GaN)系列或氮化铝镓(AlGaN)系列的物质而形成。第一导电型的杂质可从包括硅(Si)、锗(Ge)或锡(Sn)的n型导电型杂质的组中选择而使用。
基板衬底1160可包含贯通内部的内侧贯通电极1180、1183和外侧贯通电极1190、1195而构成。其中，内侧贯通电极1180、1183将内侧粘接垫1170、1173连接于基板衬底1160的后面部1160b的重布线电极1185、1187，而重布线电极1185、1187可通过外侧贯通电极1190、1195而连接到外侧粘接垫1177、1179。据此，内侧贯通电极1180、1183与外侧贯通电极1190、1195可电连接。内侧粘接垫1170、1173和外侧粘接垫1177、1179以及内侧贯通电极1180、1183和外侧贯通电极1190、1195以及重布线电极1185、1187可采用导电性优良的金属材料。例如，可包含铜(Cu)而构成。
参照图11，将前述的发光单元1101和子安装基板1157通过倒装芯片粘接方式予以连接而形成发光器件。在根据本发明的一个实施例的倒装芯片粘接工艺中，通过凸块形状的连接电极1155进行粘接以粘接成使发光单元1101的第一半导体层1110通过第一电极垫1135和连接电极1155而电连接于子安装基板1157的第一内侧粘接垫1173和第一外侧粘接垫1179。并且，将发光单元1101的第二半导体层1125粘接为通过第二电极垫1130和连接电极1155而电连接到子安装基板1157的第二内侧粘接垫1170和第二外侧粘接垫1177。另外，可以使第一防护图案1140连接并贴附于第二防护图案1165。
此时，可施加热量而将连接电极1155连接到各个电极而执行粘接工艺。在此情况下，倒装芯片粘接工艺是在真空状态或氮气(N2)气氛下进行，从而将第一防护图案1140和第二防护图案1165内侧的空间维持为预定的真空状态。据此，在将发光单元1101与子安装基板1157直接粘接的情况下，也可实现密封以将发光器件从外部环境中加以保护。而且，包围发光单元1101的前面的第一防护图案1140与包围子安装基板1157的周围的第二防护图案1165连接而构成发光器件，从而密封(sealing)发光器件而防止其暴露于大气中，由此可以防止因吸湿现象而导致发光器件的可靠性降低的情况。而且，可以不用底部填充树脂层而密封发光器件，因此可以防止因底部填充树脂层而使光子消灭而导致发光面积减小的情况。
图12至图14是为了说明根据本发明的另一实施例的发光器件的制造方法而示出的图。
参照图12和图13，准备发光单元1201，并将连接电极1255连接于发光单元1201上。为此，如图12所示，准备发光单元1201，所述发光单元1201包括形成于基板1200上的第一半导体层1210、活性层1220、第二半导体层1225、第一电极垫1235和第二电极垫1230。基板1200可由具有透光性的材料构成，例如可由包括蓝宝石的透明材料构成。
布置于基板1200上的第一半导体层1210可包含掺杂有第一导电型的杂质如n型导电型杂质的氮化镓(GaN)而构成。第一半导体层1210可以使低于其他层叠物的位置的表面的一部分暴露。例如，第二半导体层1225、活性层1220以及第一半导体层1210的一部分得到台面蚀刻，从而可以使第一半导体层1210的一部分表面区域1215a、1215b暴露。此时，通过台面蚀刻而暴露的第一半导体层1210的暴露面1215a、1215b可位于比活性层1220的下部面更低处。在此情况下，可通过台面蚀刻而在发光单元1201的外轮廓区域以包围发光单元1201的形状形成防护半导体层1231。防护半导体层1231的整体高度具有与发光单元1201的第二半导体层1225的高度相等的高度。形成于一侧部的暴露面1215b的暴露面积可相对小于形成于另一侧部的暴露面1215a的暴露面积。
第一半导体层1210上依次层叠有活性层1220和第二半导体层1225。在此，活性层1220可由多量子阱(MQW)结构形成，第二半导体层1225可包含掺杂有第二导电型杂质如p型导电型杂质的氮化镓(GaN)而构成。第二导电型杂质可从包括镁(Mg)或锌(Zn)的p型导电型杂质的组中选择而使用。
布置于第一半导体层1210的一侧部的第一暴露面1215a上布置有第一电极垫1235。第一电极垫1235可布置为局部覆盖第一半导体层1210的第一暴露面1215a。另外，第二半导体层1225上布置有第二电极垫1230。第二电极垫1230可布置为局部覆盖第二半导体层1225的表面。其中，第一电极垫1235形成为与第二电极垫1230具有相同的表面高度。第一电极垫1235和第二电极垫1230可由包括铜(Cu)、金(Au)或银(Ag)的导电性优良的材料构成。
布置于发光单元1201的外轮廓区域的防护半导体层1231上布置有第一防护图案1240。第一防护图案1240沿着防护半导体层1231形成并具有包围发光单元1201的四个面的环状。第一防护图案1240可包含掺杂有第一导电型的杂质的氮化镓(GaN)系列或氮化铝镓(AlGaN)系列的物质而形成。第一导电型的杂质可从包括硅(Si)、锗(Ge)或锡(Sn)的n型导电型杂质的组中选择而使用。在此，防护半导体层1231形成为与第二半导体层1225的上部面具有相同的高度。据此，第一防护图案1240具有与形成于第二半导体层1225上的第二电极垫1230相同的高度。
参照图13，在第一电极垫1235、第二电极垫1230和第一防护图案1240上形成凸块形状的连接电极1255。连接电极1255可由银(Ag)、铝(Al)、金(Au)、铜(Cu)、铁(Fe)、镍(Ni)、锡(Sn)以及这些金属的选择性合金中的一种形成。在此，为了提高与第一电极垫1235、第二电极垫1230和第一防护图案1240之间的粘接力，连接电极1255可以用铟(In)、锡(Sn)、镍(Ni)、铜(Cu)以及这些金属的选择性合金中的一种进行镀覆。
参照图14，将发光单元1201倒装芯片式粘接于图9和图10的子安装基板1157上而形成发光器件。如在图11中说明的那样，将发光单元1201倒装芯片式粘接于子安装基板1157上的工艺可通过连接电极1255而实现连接。其中，发光单元1201的第一防护图案1240可通过连接电极1255而与子安装基板1157的第二防护图案1165连接，从而可以密封发光器件。
根据本发明的另一实施例，在预先形成包围发光单元1201的外轮廓区域的防护半导体层1231之后，在防护半导体层1231上形成第一防护图案1240，从而可以预先指定要与子安装基板1157的第二防护图案1165连接的位置。而且，将防护半导体层1231形成为与第二半导体层1225的上部面具有相同的高度，从而在形成后续要形成的第一防护图案1240时，相比于没有防护半导体层1231的情形，可以以相对较低的高度形成，于是可以缩短工序时间。
以上已参照附图和实施例而进行了说明，如果是本领域中熟练的技术人员，相信会理解能够在不脱离权利要求书中记载的本申请的技术思想的范围内将本申请中公开的实施例修改和变更为多种多样。

Claims (6)

1.一种发光二极管芯片，包括：
第一图案层区域；
第二图案层区域，布置于所述第一图案层区域的内部；
第三图案层区域，包围所述第一图案层区域，
其中，所述第一图案层区域具有层叠于基板上的第一导电型氮化物系半导体层以及下部电极层，
所述第二图案层区域和所述第三图案层区域具有依次层叠于所述基板上的第一导电型氮化物系半导体层、活性层、第二导电型氮化物系半导体层以及上部电极层，
所述第二图案层区域的所述活性层的发光与所述第三图案层区域的所述活性层的发光被互不相同的施加电流所控制。
2.如权利要求1所述的发光二极管芯片，其中，所述第一图案层区域至第三图案层区域的所述第一导电型氮化物系半导体层以物理方式相互连接。
3.如权利要求1所述的发光二极管芯片，其中，所述第二图案层区域的所述活性层和所述第二导电型氮化物系半导体层布置为借助于第一图案层区域而与所述第三图案层区域的所述活性层和所述第二导电型氮化物系半导体层相互分离。
4.如权利要求1所述的发光二极管芯片，其中，还包括：
下部凸块层，布置于所述下部电极层上；
上部凸块层，布置于所述上部电极层上。
5.如权利要求4所述的发光二极管芯片，其中，所述下部凸块层沿着到所述第二图案层区域的所述第二导电型氮化物系半导体层为止的距离与到所述第三图案层区域的所述第二导电型氮化物系半导体层为止的距离相等的位置进行布置。
6.如权利要求5所述的发光二极管芯片，其中，所述下部凸块层布置为平行于所述第一图案层区域与所述第二图案层区域之间的第一边界线以及所述第一图案层区域与所述第三图案层区域之间的第二边界线，
所述下部凸块层的长度方向的中心轴沿着到所述第一边界线为止的距离与到所述第二边界线为止的距离相等的位置而进行布置。
CN201611070944.1A 2013-09-27 2014-09-28 发光二极管芯片、具有此的发光器件及其制造方法 Active CN106449927B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR20130115321A KR20150035113A (ko) 2013-09-27 2013-09-27 발광 소자 및 그 제조 방법
KR10-2013-0115321 2013-09-27
KR20130115318A KR20150035111A (ko) 2013-09-27 2013-09-27 주변 발광부를 구비하는 발광다이오드 칩
KR10-2013-0115318 2013-09-27
KR1020130116381A KR102100937B1 (ko) 2013-09-30 2013-09-30 함몰 돌기 패턴을 구비하는 발광다이오드 칩
KR10-2013-0116381 2013-09-30
CN201410510237.4A CN104518061B (zh) 2013-09-27 2014-09-28 发光二极管芯片、具有此的发光器件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410510237.4A Division CN104518061B (zh) 2013-09-27 2014-09-28 发光二极管芯片、具有此的发光器件及其制造方法

Publications (2)

Publication Number Publication Date
CN106449927A CN106449927A (zh) 2017-02-22
CN106449927B true CN106449927B (zh) 2018-10-30

Family

ID=52541008

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201410510237.4A Active CN104518061B (zh) 2013-09-27 2014-09-28 发光二极管芯片、具有此的发光器件及其制造方法
CN201420566051.6U Active CN204167352U (zh) 2013-09-27 2014-09-28 发光二极管芯片及具有此的发光器件
CN201611070944.1A Active CN106449927B (zh) 2013-09-27 2014-09-28 发光二极管芯片、具有此的发光器件及其制造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201410510237.4A Active CN104518061B (zh) 2013-09-27 2014-09-28 发光二极管芯片、具有此的发光器件及其制造方法
CN201420566051.6U Active CN204167352U (zh) 2013-09-27 2014-09-28 发光二极管芯片及具有此的发光器件

Country Status (2)

Country Link
US (1) US10304998B2 (zh)
CN (3) CN104518061B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304998B2 (en) 2013-09-27 2019-05-28 Seoul Viosys Co., Ltd. Light emitting diode chip and light emitting device having the same
JP6555907B2 (ja) * 2015-03-16 2019-08-07 アルパッド株式会社 半導体発光装置
KR102266960B1 (ko) * 2016-03-02 2021-06-18 한국전자통신연구원 쇼트키 다이오드 및 이의 제조 방법
KR102406913B1 (ko) * 2017-03-27 2022-06-10 서울반도체 주식회사 발광 모듈
CN107195743B (zh) * 2017-05-19 2023-05-16 广东工业大学 一种紫外led倒装芯片
JP6972665B2 (ja) * 2017-05-31 2021-11-24 セイコーエプソン株式会社 発光装置、プロジェクター、および発光装置の製造方法
KR102527952B1 (ko) * 2017-11-10 2023-05-03 서울반도체 주식회사 발광 소자 필라멘트
JP7055201B2 (ja) * 2018-06-08 2022-04-15 日機装株式会社 半導体発光装置
US11508876B2 (en) 2018-12-31 2022-11-22 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
US11152553B2 (en) * 2019-01-15 2021-10-19 Seoul Viosys Co., Ltd. Light emitting device package and display device having the same
CN111799357A (zh) * 2020-06-11 2020-10-20 淮安澳洋顺昌光电技术有限公司 一种具有锡焊盘的led芯片的制备方法
EP4089745A1 (en) 2021-05-11 2022-11-16 Excellence Opto. Inc. Light-emitting diode chip structure
CN116774190A (zh) * 2023-08-17 2023-09-19 深圳市速腾聚创科技有限公司 发射模组、激光发射模块和激光雷达设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320771A (zh) * 2007-06-04 2008-12-10 富士迈半导体精密工业（上海）有限公司 半导体发光元件
JP2009054688A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 発光素子
CN102270722A (zh) * 2010-06-07 2011-12-07 株式会社东芝 半导体发光装置
CN204167352U (zh) * 2013-09-27 2015-02-18 首尔伟傲世有限公司 发光二极管芯片及具有此的发光器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW492202B (en) * 2001-06-05 2002-06-21 South Epitaxy Corp Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge
KR100665116B1 (ko) * 2005-01-27 2007-01-09 삼성전기주식회사 Ｅｓｄ 보호용 ｌｅｄ를 구비한 질화갈륨계 발광 소자 및그 제조 방법
JP2008244425A (ja) * 2007-02-21 2008-10-09 Mitsubishi Chemicals Corp ＧａＮ系ＬＥＤ素子および発光装置
JP5334601B2 (ja) * 2009-01-21 2013-11-06 株式会社東芝 半導体発光ダイオード素子及び半導体発光装置
JP2011119519A (ja) * 2009-12-04 2011-06-16 Showa Denko Kk 半導体発光素子及び半導体発光装置
KR101014102B1 (ko) * 2010-04-06 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101144351B1 (ko) 2010-09-30 2012-05-11 서울옵토디바이스주식회사 웨이퍼 레벨 발광다이오드 패키지 및 그 제조방법
KR20120091839A (ko) 2011-02-10 2012-08-20 삼성전자주식회사 플립칩 발광소자 패키지 및 그 제조 방법
KR101939333B1 (ko) * 2011-10-07 2019-01-16 서울바이오시스 주식회사 발광 다이오드 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101320771A (zh) * 2007-06-04 2008-12-10 富士迈半导体精密工业（上海）有限公司 半导体发光元件
JP2009054688A (ja) * 2007-08-24 2009-03-12 Kyocera Corp 発光素子
CN102270722A (zh) * 2010-06-07 2011-12-07 株式会社东芝 半导体发光装置
CN204167352U (zh) * 2013-09-27 2015-02-18 首尔伟傲世有限公司 发光二极管芯片及具有此的发光器件

Also Published As

Publication number Publication date
CN204167352U (zh) 2015-02-18
CN106449927A (zh) 2017-02-22
CN104518061B (zh) 2017-05-31
US20150091042A1 (en) 2015-04-02
CN104518061A (zh) 2015-04-15
US10304998B2 (en) 2019-05-28

Similar Documents

Publication Publication Date Title
CN106449927B (zh) 发光二极管芯片、具有此的发光器件及其制造方法
CN102194987B (zh) 发光装置封装元件
JP5343040B2 (ja) 半導体発光装置
CN108963051B (zh) 发光二极管封装件
CN102194971B (zh) 发光装置封装元件及其制造方法
US7683396B2 (en) High power light emitting device assembly utilizing ESD protective means sandwiched between dual sub-mounts
US8878205B2 (en) Light emitting diode wafer-level package with self-aligning features
CN101794852B (zh) 发光器件封装
CN103140927B (zh) 发光二极管芯片
US8536591B2 (en) Light emitting device and lighting system
CN102810615B (zh) 发光器件以及发光器件封装
CN106299072A (zh) 发光二极管芯片
KR20140023512A (ko) 질화물 발광장치
KR102131853B1 (ko) 발광다이오드 어레이
KR20150035113A (ko) 발광 소자 및 그 제조 방법
US10811566B2 (en) Light emitting device, method for producing light emitting device, and light emitting module
KR102249645B1 (ko) 발광소자, 이를 포함하는 발광소자 패키지, 및 이를 포함하는 조명시스템
KR20120035637A (ko) 발광 소자
KR20120006348A (ko) 발광소자
TWI830100B (zh) 半導體光電元件
KR20150035111A (ko) 주변 발광부를 구비하는 발광다이오드 칩
KR102404655B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR102100937B1 (ko) 함몰 돌기 패턴을 구비하는 발광다이오드 칩
JPH10209507A (ja) 半導体発光素子
KR20120019116A (ko) 발광 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant