TWI762642B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI762642B
TWI762642B TW107116933A TW107116933A TWI762642B TW I762642 B TWI762642 B TW I762642B TW 107116933 A TW107116933 A TW 107116933A TW 107116933 A TW107116933 A TW 107116933A TW I762642 B TWI762642 B TW I762642B
Authority
TW
Taiwan
Prior art keywords
layer
electrode
type semiconductor
light
conductive
Prior art date
Application number
TW107116933A
Other languages
English (en)
Other versions
TW201901985A (zh
Inventor
成演準
金珉成
金賢珠
Original Assignee
大陸商蘇州樂琻半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020170061751A external-priority patent/KR102402917B1/ko
Priority claimed from KR1020170063490A external-priority patent/KR102388795B1/ko
Priority claimed from KR1020170078844A external-priority patent/KR102299745B1/ko
Application filed by 大陸商蘇州樂琻半導體有限公司 filed Critical 大陸商蘇州樂琻半導體有限公司
Publication of TW201901985A publication Critical patent/TW201901985A/zh
Application granted granted Critical
Publication of TWI762642B publication Critical patent/TWI762642B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

一種半導體裝置，其包含：一半導體結構，其包含一第一導電型半導體層、一第二導電型半導體層、設置於該第一導電型半導體層與該第二導電型半導體層之間的一主動層以及設置達至該第一導電型半導體層之一局部並通過該第二導電型半導體層及該主動層的複數個凹口；多個第一電極，其設置在該些凹口中，且電性連接至該第一導電型半導體層；一第二電極，其電性連接至該第二導電型半導體層；及一光吸收層，其沿著該半導體結構之一邊緣來設置，其中該光吸收層與該第二電極設置在該半導體結構之一下表面上，且其中該光吸收層比該第二電極厚。

Description

半導體裝置及其製造方法
本發明係關於半導體裝置及其製造方法。
包括諸如GaN及AlGaN之化合物的半導體裝置具有許多優點，諸如在容易可調之寬帶隙中之能量及其類似者，且可不同地用於發光裝置、光接收裝置、各種二極體等。
具體言之，使用諸如第III-V族元素或第II-VI族元素之合成半導體材料的發光元件(諸如發光二極體或雷射二極體)可通過對薄膜生長技術及元件材料之發展來實現各種顏色之光，諸如紅光、綠光、藍光及紫外光，且亦藉由使用螢光材料或藉由組合顏色來實現具有高效率之白光。與諸如螢光燈、白熾燈及其類似物之習知光源相比，發光元件具有諸如電力消耗低、壽命半永久、響應速度快、具有安全性且環境友好之優勢。
另外，使用諸如第III-V族元素或第II-VI族元素之合成半導體材料製造的光接收元件(諸如光偵測器或太陽能電池)可通過對元件材料之發展藉由吸收各種波長範圍內之光而產生光電流來利用處於γ射線至放射線波長之各種波長範圍內的光。此外，光接收元件具有諸如響應速度快、具有安全性、環境友好及元件材料控制簡單之優勢，且因此可容易地用於電力控制、微波電路或通信模塊。
因此，半導體裝置越來越多地應用於光通信構件之傳輸模塊、替代冷陰極螢光燈(CCFL)構成液晶顯示(LCD)裝置之背光的發光二極體背光、可替代螢光燈或白熾燈泡之發白光二極體發光裝置、汽車頭燈、交通燈以及偵測氣體及火之感測器。此外，半導體裝置可應用於高頻應用電路、 其他電力控制裝置及通信模塊。
具體言之，發射處於紫外波長範圍內之光的發光元件可用於藉由執行固化或滅菌作用來使液體固化、醫療使用及滅菌。
最近，已積極地進行對發紫外光之元件的研究。然而，存在以下問題：發紫外光之元件仍難以以豎直形式實現且具有相對較低之光提取效率。
另外，存在以下問題：因為發紫外光之元件具有較高鋁(Al)含量，所以電流不會在半導體層中充分擴散。因此，發紫外光之元件的光輸出變弱，且工作電壓上升。
本發明係有關提供一種垂直型發紫外光之元件。
本發明係有關提供一種製造有助於雷射剝離(LLO)製程的發紫外光之元件的方法。
本發明係有關提供一種光取出率改良之半導體裝置。
本發明係有關提供一種具有極佳電流散佈效率之半導體裝置。
本發明係有關提供一種操作電壓降低之半導體裝置。
應注意，本發明之目標不限於上文所描述之目標。且本發明之其他目標將自以下描述而對熟習此項技術者顯而易見。
根據本發明之一個態樣，提供一種半導體裝置，其包括半導體結構，該半導體結構包括第一導電型半導體層、第二導電型半導體層、安置於該第一導電型半導體層與該第二導電型半導體層之間的主動層及設置達至該第一導電型半導體層之一局部並通過該第二導電型半導體層及該主動層的複數個凹口；安置於該複數個凹口內部且電性連接至該第一導電型半導體層之多個第一電極；電性連接至該第二導電型半導體層之第二電極；及沿著該半導體結構之邊緣安置的光吸收層，其中該光吸收層比該第二電極厚。
光吸收層及第二電極可包括氧化銦錫(ITO)。
光吸收層之寬度可小於半導體結構之最外側至第二電極之 最短距離。
半導體裝置可進一步包括電性連接至第一電極之第一導電層、電性連接至第二電極之第二導電層及電性連接至該第一導電層之導電基板。
半導體裝置可進一步包括安置於凹口內部且經配置以使第一導電層與主動層及第二導電型半導體層絕緣之第一絕緣層，及安置於第一導電層與第二導電層之間的第二絕緣層。
光吸收層可安置於第二導電型半導體層與第一絕緣層之間。
主動層可在紫外波長範圍內發光。
根據本發明之另一態樣，提供一種製造半導體裝置之方法，其包括藉由在基板上依序形成主吸收層、第一導電型半導體層、主動層及第二導電型半導體層來形成半導體結構，在安置於該半導體結構之複數個晶片區之間的通道層上形成光吸收層，在該複數個晶片區及該通道層上形成電極，及藉由對該基板施用雷射光來分離該基板，其中該主吸收層及該光吸收層吸收該雷射光。
該方法可進一步包括藉由在分離基板之後切割通道層來分離複數個晶片區，其中經分離之晶片區包括光吸收層之一部分。
該方法可進一步包括藉由在分離基板之後切割通道層來分離複數個晶片區，其中經分離之晶片區包括光吸收層之一部分。
形成光吸收層可包括藉由蝕刻通道層來形成凹口及自該凹口之底表面突出的突出部分，且該突出部分可包圍複數個晶片區。
1‧‧‧基板/半導體裝置
2‧‧‧本體
2a‧‧‧分層
2b‧‧‧分層
2c‧‧‧分層
2d‧‧‧分層
2e‧‧‧分層
3‧‧‧凹槽
4‧‧‧光透層
5a‧‧‧第一導線架
5b‧‧‧第二導線架
5c‧‧‧第三導線架
5d‧‧‧第四導線架
5e‧‧‧第五導線架
10‧‧‧晶片區
10a‧‧‧半導體裝置
10b‧‧‧半導體裝置
10c‧‧‧半導體裝置
10d‧‧‧半導體裝置
11a‧‧‧凹口
11b‧‧‧突部
12‧‧‧通道層
13‧‧‧光吸收層
13a‧‧‧側表面
13b‧‧‧側表面
13c‧‧‧側表面
13d‧‧‧側表面
21‧‧‧第一開口
22‧‧‧第二開口
120‧‧‧半導體結構
124‧‧‧第一導電型半導體層
124a‧‧‧1-1導電型半導體層
124b‧‧‧1-2導電型半導體層
126‧‧‧主動層
126a‧‧‧井層
126b‧‧‧屏障層
127‧‧‧第二導電型半導體層
127a‧‧‧2-1導電型半導體層
127b‧‧‧2-2導電型半導體層
127c‧‧‧區段
127G‧‧‧第一表面
128‧‧‧凹口
129‧‧‧電子阻擋層
129a‧‧‧1-1區段
129b‧‧‧1-2區段
129c‧‧‧凹口
131‧‧‧第一絕緣層
131a‧‧‧延伸部
132‧‧‧第二絕緣層
142‧‧‧第一電極
143‧‧‧上表面
146‧‧‧第二電極
150‧‧‧第二導電層
160‧‧‧接合層
165‧‧‧第一導電層
166‧‧‧第二電極焊墊
170‧‧‧基板
180‧‧‧鈍化層
246‧‧‧第二電極
247‧‧‧第三電極
247-1‧‧‧單元電極
247-2‧‧‧邊端電極
247a‧‧‧第一分層
247b‧‧‧第二分層
247c‧‧‧第三分層
248‧‧‧反射層
248a‧‧‧第一洞/延伸部
L1‧‧‧寬度
L2‧‧‧最短距離
L11‧‧‧第一寬度
L12‧‧‧延伸部分
d1‧‧‧厚度
d2‧‧‧厚度
d3‧‧‧厚度
d4‧‧‧距離
M‧‧‧電極層
P1‧‧‧主吸收層
P2‧‧‧有效發光區
P3‧‧‧低電流密度區
S1‧‧‧電洞
W1‧‧‧直徑
W2‧‧‧間隔
W3‧‧‧間隔
W4‧‧‧寬度
θ1‧‧‧傾角
θ5‧‧‧傾角
對於一般熟習此項技術者而言，藉由參看附圖詳細地描述例示性實施例，本發明之以上及其他目標、特徵及優點將變得更加顯而易見，其中：圖1係依據本發明之一第一實施例之一半導體裝置的一概念視圖；圖2a係為圖1之一局部A的放大視圖；圖2b係依據本發明之該第一實施例之該半導體裝置的一平面視圖；圖3係為一視圖，用以描繪當一基板由一習知結構被移除時所發生的 問題；圖4a至4c係示出當該基板被移除時，其中一半導體裝置受損之狀態的視圖；圖5a至5d係用以描繪根據本發明之該第一實施例來製造該半導體裝置之一方法的一視圖；圖6係為一視圖，示出一半導體結構經台面蝕刻而在複數個半導體裝置間形成一通道層以及一光吸收層形成之狀態；圖7係示出該基板自該半導體結構被移除之狀態的一視圖；圖8係為示出圖6經修改後之一實例的一視圖；圖9係示出該基板由具圖8結構之該半導體結構被移除之狀態的一視圖；圖10係依據本發明之一第二實施例之一半導體裝置的一概念視圖；圖11a至圖11b係用以描繪依據凹口數量改變而改善光輸出之構造的視圖；圖12係依據本發明之該第二實施例之該半導體裝置的一平面視圖；圖13係沿圖12之A-A線觀看的一剖面視圖；圖14係為本發明之一第三電極的一剖面視圖；圖15a係示出該第三電極吸收紫外光之狀態的視圖；圖15b係示出相對一280nm波長頻帶的光，不同反射層測出之反射率的一圖表；圖16係示出多個單元電極圍繞一凹口之狀態的視圖；圖17係為圖12之一局部A的放大視圖；圖18係示出圖13之經修改後之一實例的一視圖；圖19係示出本發明之該第三電極經修改後之一實例的一視圖；圖20係依據本發明之一第三實施例之一半導體裝置的一平面視圖；圖21係沿圖20之B-B線觀看的一剖面視圖；圖22係依據本發明之一第四實施例之一半導體裝置的一剖面視圖；圖23係為圖22之一局部B的放大視圖；圖24係依據本發明之一第五實施例之一半導體裝置的一概念視圖； 圖25a係為圖24之一局部A的放大視圖；圖25b係為圖25a之一局部性放大視圖；圖26係為示出依據本發明之該第五實施例之該半導體裝置在一厚度方向上之一鋁含量的一圖表；圖27a及27b係用以描繪依據凹口數量改變而改善光輸出之構造的視圖；圖28係依據本發明之該第五實施例之該半導體裝置的一平面視圖；圖29係依據本發明之一第六實施例之一半導體裝置的一平面視圖；圖30係依據本發明之一第七實施例之一半導體裝置的一平面視圖；圖31係依據本發明之一第八實施例之一半導體裝置的一平面視圖；圖32係示出依據該第五至第八實施例之該些半導體裝置測量出之光輸出及功率轉換效率(wall-plug efficiency,WPE)的一圖表；圖33係依據本發明之一第九實施例之一半導體裝置的一概念視圖；圖34係為圖33的一平面視圖；圖35係依據本發明之一實施例之一半導體裝置封裝件的一概念視圖；圖36係依據本發明之一實施例之一半導體裝置封裝件的一平面視圖；以及圖37係示出圖36經修改後之一實例的視圖。
本發明之實施例可以其他形式修改，或若干實施例可彼此組合。本發明之範疇不限於下文所描述之實施例中的每一者。
即使當一特定實施例中所描述之內容不在其他實施例中描述時，該內容亦可理解為與其他實施例相關，除非另外加以描述或該內容在其他實施例中與特定實施例矛盾。
舉例而言，當組件A之特徵係於一特定實施例中描述且組件B之特徵係於另一實施例中描述時，應理解，組件A與組件B組合的實施例在本發明之範疇及精神內，即使在未明確地描述該等實施例時。
如本文中所使用，將理解，當一元件被稱為形成於另一元件「上或下」時，該元件可與該另一元件直接接觸，或亦可存在至少一個介入 元件。此外，術語「上(上方)」或「下(下方)」可涵蓋上方及下方之定向兩者。
在下文中，將參看附圖更全面地描述本發明之實施例，使得熟習此項技術者可容易地實施該等實施例。
圖1係依據本發明之一第一實施例之一半導體裝置的一概念視圖，圖2A係為圖1之一局部A的放大視圖，及圖2B係依據本發明之該第一實施例之該半導體裝置的一平面視圖。
參看圖1，依據本發明之該第一實施例之該半導體裝置包括：一半導體結構120，其包括一第一導電型半導體層124，一主動層126及一第二導電型半導體層127；多個第一電極142，其與該第一導電型半導體層124電性連接；以及多個第二電極246，其與該第二導電型半導體層127電性連接。
該半導體結構120可輸出一紫外光(UV)波長範圍之光。例如，該半導體結構120可輸出一近紫外光波長範圍之光(UV-A)，輸出一遠紫外光波長範圍之光(UV-B)及輸出深紫外光波長範圍之光(UV-C)。所述之波長範圍可藉該半導體結構120之鋁(Al)的一含量比率來決定。
例如，所述近紫外光波長範圍之光(UV-A)可具有320nm至420nm之範圍的一波長，所述遠紫外光波長範圍之光(UV-B)可具有280nm至320nm之範圍的一波長，而所述深紫外光波長範圍之光(UV-C)可具有100nm至280nm之範圍的一波長。
該半導體結構120包括該第一導電型半導體層124，該第二導電型半導體層127及安置在該第一導電型半導體層124與該第二導電型半導體層127間之該主動層126。
該第一導電型半導體層124可用一化合物半導體來實現，例如一III-V族元素、一II-VI族元素或諸如此類，並且可用一第一摻雜劑加以摻雜。該第一導電型半導體層124可選自具有一組成化學式：Inx1Aly1Ga1-x1-y1N(0
Figure 107116933-A0202-12-0006-52
x1
Figure 107116933-A0202-12-0006-53
1,0
Figure 107116933-A0202-12-0006-54
y1
Figure 107116933-A0202-12-0006-55
1,and 0
Figure 107116933-A0202-12-0006-56
x1+y1
Figure 107116933-A0202-12-0006-57
1)的半導體材料，例如GaN、AlGaN、InGaN、InAlGaN及諸如此類。該第一摻雜劑可為一N型摻雜劑，例如Si、Ge、Sn、Se或Te。當該第一摻雜劑為一N型摻雜劑，用該第一 摻雜劑來摻雜之該第一導電型半導體層124可為一N型半導體層。
該主動層126係安置在該第一導電型半導體層124與該第二導電型半導體層127間。該主動層126係為一分層，經由該第一導電型半導體層124注入之電子(或電洞)與經由該第二導電型半導體層127注入之電洞(或電子)在此分層中相會。在該主動層126中，當該電子及該電洞重合，該電子可轉變成一低能量程度且可產生具一紫外光波長的光。
該主動層126可具有以下所述結構的任一者：單井結構、多井結構、單量子井(SQW)結構、多量子井(MQW)結構、量子點結構以及量子線結構且該主動層的結構並不受限於此。
該第二導電型半導體層127可用一化合物半導體來實現，例如一III-V族元素、一II-VI族元素或諸如此類，並且可用一第二摻雜劑加以摻雜。該第二導電型半導體層127可由具有一組成化學式：Inx5Aly2Ga1-x5-y2N(0
Figure 107116933-A0202-12-0007-58
x5
Figure 107116933-A0202-12-0007-59
1,0
Figure 107116933-A0202-12-0007-60
y2
Figure 107116933-A0202-12-0007-61
1,and 0
Figure 107116933-A0202-12-0007-63
x5+y2
Figure 107116933-A0202-12-0007-64
1)的一半導體材料或是選自AlInN、AlGaAs、GaP、GaAs、GaAsP及AlGaInP構成之一群組中的一材料來形成。當該第二摻雜劑為一P型摻雜劑，例如Mg、Zn、Ca、Sr、Ba或諸如此類，用該第二摻雜劑來摻雜之該第二導電型半導體層127可為一P型半導體層。
依據此實施例之該半導體結構120包括複數個凹口。該些凹口可設置自該第二導電型半導體層127之一第一表面127G通過該主動層126達至該第一導電型半導體層124之一局部。
該第一電極142可設置該凹口128內且電性連接該第一導電型半導體層124。一第一導電層165可設置該些凹口128內來電性連接該些第一電極142。一第一絕緣層131可設置該些凹口128內使該第一導電層165與該第二導電型半導體層127及該主動層126電性隔絕。
隨著該半導體結構120之一鋁含量增加，該半導體結構120中之一電流散布性能可變低。此外，當與一氮化鎵基底(GaN-based)藍色發光元件(橫向磁場模態TM mode)相比較，發射至該主動層之一側表面之光的總量增加。此橫向磁場模態可主要發生在一紫外光半導體裝置。
所述紫外光半導體裝置可比氮化鎵基底藍色半導體裝置具有一較低的電流散布性能。因此，相較於氮化鎵基底藍色半導體裝置，所述 紫外光半導體裝置需要設置相對較多的第一電極142。
該些第二電極246可設置在該第二導電型半導體層127之該第一表面127G上。該第二電極246可包括吸收相對較少紫外光量的一透光電極(light-transmitting electrode)。
該第一電極142及該第二電極246可為歐姆電極。該第一電極142及該第二電極246可包括以下中至少一者：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋅鋁(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦錫鎵(IGTO)、氧化鋅鋁(AZO)、氧化銻錫(ATO)、氧化鋅鎵(GZO)、氧化銦鋅氮化物(IZON)、鋁-鎵氧化鋅(AGZO)、銦-鎵氧化鋅(IGZO)、氧化鋅(ZnO)、氧化銥(IrOx)、氧化釕(RuOx)、氧化鎳(NiO)、氧化釕/氧化銦錫(RuOx/ITO)、鎳/氧化銥/金(Ni/IrOx/Au)、鎳/氧化銥金/氧化銦錫(Ni/IrOx/Au/ITO)、Ag(銀)、鎳(Ni)、鉻(Cr)、鈦(Ti)、鋁(Al)、銠(Rh)、鈀(Pd)、銥(Ir)、錫(Sn)、銦(In)、釕(Ru)、鎂(Mg)、鋅(Zn)、鉑(Pt)、金(Au)、鉿(Hf)及諸如此類，但本發明並不受限於以上材料。
一光吸收層13可設置在該半導體裝置最外面之一邊緣。所述光吸收層13可吸收一雷射光，該雷射光係被運用來移除該基板，該半導體結構生長於其上。在某些情況下，該光吸收層13可吸收自該主動層126發出的光。因此，該光吸收層13的一面積最好能縮小。
參看圖2a，該光吸收層13可設置在該第二導電型半導體層127與該第一絕緣層131之間。該光吸收層13之一寬度L1在一水平方向上(一X軸方向)可小於自該半導體裝置之一最外側到該第二電極246的一最短距離L2。
由於該光吸收層13可吸收在主動層126產生的紫外光，當該光吸收層13之寬度L1增加，光取出率可降低。因此，該光吸收層13之寬度L1可形成為短寬度以在一厚度方向(一Y軸方向)上不與該半導體結構120重疊。也就是說，該光吸收層13可具有一第一寬度L11。然而，本發明並不受限於此，且該光吸收層13在該半導體裝置中可進一步往內延伸至L12而與該半導體結構120在該厚度方向重疊。該光吸收層13之延伸部分L12可使用製造公差(manufacturing tolerance)或是操作界限(process margin)來形 成。
該光吸收層13之寬度L1在該半導體裝置之最外側可為1μm至20μm，但不受其限。
將該第二電極246形成為薄的以致不吸收在該主動層126產生的光可為有利的。例如，該第二電極246之一厚度d1可為1μm至20μm。相反的，將該光吸收層13形成為厚的以致吸收最大量雷射光來移除生長基板可為有利的。例如，該光吸收層13之一厚度d2可為15μm至100μm。
因此，當該光吸收層13與該第二電極246具有相同組成時，當該光吸收層13之該厚度d2可大於該第二電極246之該厚度d1。例如，該光吸收層13與該第二電極246可為一導電氧化電極(conductive oxidation electrode)，其具有如氧化銦錫(ITO)之一材料，但本發明並不受限於此。該光吸收層13可具有不受限制的一材料，只要其具有的一能帶間隙係小於用於雷射剝離(laser lift-off,LLO)之雷射光的一能帶間隙。
該光吸收層13與該第二電極246可設置在該半導體結構120之一下表面上。也就是說，該光吸收層13與該第二電極246可為同平面。例如，該光吸收層13與該第二電極246可設置在該半導體結構120之該第二導電型半導體層127的下表面127G上，但本發明不受其限制。再者，該光吸收層13可設置在一鈍化層(Passivation layer)與該第一絕緣層131間，且其一外端可暴露於外。
參看圖2b，該光吸收層13可沿該半導體裝置之邊緣設置在該半導體裝置的四個側表面13a，13b，13c及13d上。也就是說，該光吸收層13可沿著該半導體結構120之側表面連續地設置。然而，本發明並不受限在此，且該光吸收層13可僅由設置在一第一側表面上之一第一光吸收層13a及設置在一第二側表面上之一第二光吸收層13b來組成。即，該光吸收層13可選擇性地設置僅在所需之一個側表面上。
再參看圖1，一第二導電層150可電性連接該些第二電極246。該第二導電層150可包括對該第一絕緣層131具有良好黏著力的一材料。例如，該第二導電層150可選自Cr、Al、Ti、Ni、Au及諸如此類或其 合金所組成的一群組中至少一材料來形成，且可為一單層或複數層。
一第二電極焊墊166可設置在該半導體裝置之一角。該第二電極焊墊166可具有一呈凹入之中央局部及其一上表面可具有一凹形局部與一凸形局部。一導線(未示)可連結至該第二電極焊墊166之該上表面的該凹形局部。因此，一連結區可被擴大且該第二電極焊墊166及該導線可更堅固地連結。
由於該第二電極焊墊166可反射光，該第二電極焊墊166變得更加靠近該半導體結構120時，光取出率可隨之改善。
該第二電極焊墊166可設置比該主動層126在一較高的水平面。因此，該第二電極焊墊166可往上反射在該裝置的水平方向上自該主動層126射出的光，並因此光取出率可隨之改善，而且該光的一方向角可被控制。
該第二電極焊墊166可通過該第一絕緣層131且可電性連接該第二導電層150與該第二電極246。
該第一絕緣層131可使該第一電極142與該主動層126及該第二導電型半導體層127電性隔絕。再者，該第一絕緣層131可覆蓋該光吸收層13。
該第一絕緣層131可由下列材料構成之一群組中選出至少一者形成：SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN及諸如此類，然而本發明並不受限於此。該第一絕緣層131可形成為一單層或多層。例如，該第一絕緣層131可為一分散式布拉格反射鏡(distributed Bragg reflector,DBR)，其具有包括矽氧化物(Si oxide)或一鈦化合物(Ti compound)的多分層結構。然而本發明並不受限於此，且該第一絕緣層131可具有各種反射結構。
一第二絕緣層132可使該第二導電層150與該第一導電層165電性隔絕。該第一導電層165可通過該第二絕緣層132且可電性連接該第一電極142。
該第一導電層165及一接合層160可依據該半導體結構120之該下表面的一形狀及該凹口128的一形狀來安置。該第一導電層165可 由具有高反射性的一材料來製成。例如，該第一導電層165可包括鋁(aluminum)。當該第一導電層165包括鋁，該第一導電層165往上反射自該主動層126發射的光，而因此可改善光取出率。
該接合層160可包括一導電材料。例如，該接合層160可包括由下列構成的一群組中選出的一材料：金(gold)、錫(tin)、銦(indium)、鋁(aluminum)、矽(silicon)、銀(silver)、鎳(nickel)及銅(copper)，或其之一合金(alloy)。該接合層160可於一雷射剝離製程期間將該半導體結構120連結至一基板170。
該基板170可由一導電材料製成。例如，該基板170可包括一金屬或一半導體材料。該基板170可為具有優異電導性及/或熱傳導的一金屬。此例中，該半導體裝置運作期間產生的熱氣可迅速排放至外。
該基板170可包括由下列構成的一群組中選出的一材料：矽(silicon)、鉬(molybdenum)、鎢(tungsten)、銅(copper)及鋁(aluminum)或其之一合金(alloy)。該基板170可將該第一導電型半導體層124與一外部電極電性連接。
該鈍化層180可形成在該半導體結構120之該上表面及側表面上。該鈍化層180可在鄰近該第二電極246之一區域或在該第二電極246之一下方局部與該第一絕緣層131歐姆接觸。
該半導體結構120之該上表面上可形成不平坦局部。該些不平坦局部係用於改善由該半導體結構120發射之光的萃取率。該些不平坦局部可依據紫外光波長而具有不同平均高度。UV-C可具有約300nm至800nm的一高度，因此當其平均高度約為500nm至600nm時，光取出率可獲改善。
圖3係為一視圖，用以描繪當一基板由一習知結構被移除時所發生的問題，圖4a至4c係示出當該基板被移除時，其中一半導體裝置受損之狀態的視圖。
參看圖3，將半導體裝置之基板移除的方法中，一半導體結構120可在一基板1上形成，之後該半導體結構120可分割出複數晶片區10及一通道層12。接著，複數電極層M1可形成在該半導體結構120上， 而該基板1可被移除。
可運用一雷射光以移除該基板1。用來吸收一雷射光之一主吸收層P1可形成在該半導體結構120中。然而，當該半導體結構120係為一紫外光半導體結構，該雷射光之一能量強大，而使該雷射光可通過該半導體結構120並損壞該通道層12。
例如，當該雷射光透過該主吸收層P1被吸收入形成在該通道層12上之該電極層M1時，該電極層M1中可發生分離。該電極層M1可為一第一導電層或一接合層，但本發明並不受限於此。在另一方面，由於可部分吸收該雷射光之複數分層(例如：多個電極)係設置在該些晶片區10中，該些晶片區10可比該通道層12相對受損程度較小。
然而，形成在該通道層12上之該電極層M1係與該些晶片區10之該些電極層M1相連接。因此，當該通道層12之該電極層M1中發生分離時，該些晶片區10也可能受損。參看圖4a至4c，可看出該通道層12受損且該些晶片區10也因此受損。
因此，重要的是防止該雷射光被傳送到該通道層12或阻止該通道層12之受損擴增到該些晶片區10。
圖5a至5d係用以描繪根據本發明之該第一實施例來製造該半導體裝置之一方法的一視圖，圖6係為一視圖，示出一半導體結構經台面蝕刻而在複數個半導體裝置間形成一通道層以及一光吸收層形成之狀態，及圖7係示出該基板自該半導體結構被移除之狀態的一視圖。
所述依據實施例來該製造該半導體裝置之方法包括：藉由在一基板1上依序形成一主吸收層P1，一第一導電型半導體層124，一主動層126及一第二導電型半導體層127形成一半導體結構；安置在複數晶片區10間之一通道層12上形成一光吸收層13；在該些晶片區10及該通道層12上形成多個電極；以及藉由運用一雷射光至該基板1來分離該基板1。
參看圖5a，在形成該半導體結構方面，該半導體結構120可藉由在該基板1上依序形成該主吸收層P1，該第一導電型半導體層124，該主動層126及該第二導電型半導體層127來形成。
該基板1可由以下構成的一群組中選出之一材料來形成：藍 寶石(sapphire,Al2O3)、碳化矽(SiC)、砷化鎵(GaAs)、氮化鎵(GaN)、氧化鋅(ZnO)、矽(Si)、磷化鎵(GaP)、磷化銦(InP)及鍺(Ge)，但本發明並不受其限。
該主吸收層P1可由具低鋁含量之一材料製成，且可吸收該雷射光。例如，該主吸收層P1可為一AlGaN單層或一超晶格結構。
參看圖5a與圖6，在形成該光吸收層13方面，該光吸收層13可形成在該通道層12上。該光吸收層13可包括一材料，其具有足以吸收一雷射剝離雷射光(LLO laser)之一能帶間隙。該雷射剝離雷射光之一波長範圍並不受特別限制。該光吸收層13可為ITO，但本發明不受其限。例如，該光吸收層13可與該第二電極具有相同組成。
在形成該些電極方面，該些第一電極142，該些第二電極246，該第二導電層150，該第一導電層165以及該導電的基板170可依序形成在該些晶片區10及該通道層12上。
參看圖5b與圖7，在分離該基板1方面，該基板1可藉運用一雷射光自該半導體結構120分離。此例中，該主吸收層P1可藉吸收該雷射光被分離。
由於該光吸收層13係附加設置在該通道層12上，通過該主吸收層P1的大部分該雷射光可被吸入到該光吸收層13中。因此，形成在該通道層120上之該些電極層M1，該第一導電層165及該第二導電層150不吸收該雷射光，而因此可改善分離現象。
參看圖5c，該些晶片區10可藉台面蝕刻該半導體結構120之一表面來分離，該基板1自該半導體結構120被移除。此例中，該光吸收層13之一局部可安置在該晶片區10內。然而，本發明並不受其限，且該半導體結構120可被蝕刻而使該光吸收層13在一厚度方向上無重疊。
參看圖5d，彼此相互分離之該些半導體結構120間之一空間可被切割且劃分複數半導體裝置，且該鈍化層180可形成在該些半導體結構120及光吸收層13上。
圖8係為示出圖6經修改後之一實例的視圖，圖9係示出該基板由具圖8結構之該半導體結構被移除之狀態的一視圖。
參看圖8與圖9，可形成多個凹口11a及自該些凹口11a 之底表面凸出之多個突部11b而非在該通道層12上形成該光吸收層。該些突部11b可設置圍繞該些晶片區10。此例中，即使當該通道層12之該電極層M1吸收該雷射光且被分離，藉由該些突部11b，所述分離可避免擴增至該些晶片區10。也就是說，該些突部11b可作為一防堵牆，用來防止分離的擴增。然而，本發明不受其限制，且當該些凹口11a及該些突部11b形成，之後一光吸收層可進一步形成其上。
圖10係依據本發明之一第二實施例之一半導體裝置的一概念視圖，圖11a至圖11b係用以描繪依據凹口數量改變而改善光輸出之構造的視圖。
參看圖10，所述依據本發明之第二實施例之該半導體裝置包括：一半導體結構120，其包括一第一導電型半導體層124，一主動層126，一第二導電型半導體層127；多個第一電極142，其電性相連該第一導電型半導體層124；及多個第二電極246，其電性相連該第二導電型半導體層127。
該半導體結構120包括該第一導電型半導體層124，該第二導電型半導體層127及安置在該第一導電型半導體層124與該第二導電型半導體層127間之該主動層126。圖1中述及內容可應用到此結構中。
依據該實施例之該半導體結構120包括複數個凹口128。該些凹口128可自該第二導電型半導體層127之一第一表面127G並通過該主動層126至該第一導電型半導體層124之一局部來設置。
該第一電極142可設置在該凹口128內且電性連接該第一導電型半導體層124。一第一導電層165可設置在該些凹口128內來電性連接該些第一電極142。一第一絕緣層131設置在該些凹口128內以使該第一導電層165與該第二導電型半導體層127及該主動層126電性隔絕。
該第一絕緣層131可包括多個第一開口21。該第一電極142可設置在該第一絕緣層131之該第一開口21中且電性連接該第一導電型半導體層124。
該第一電極142最好能自該凹口128之一側表面相隔以保障該半導體裝置的良率及/或可靠度。該第一絕緣層131可設置在該第一電 極142與該凹口128內之該凹口128的該側表面間以保障該半導體裝置的可靠度。
因此，當該凹口128之一直徑為20μm或更大，可獲得用以設置凹口128內之該第一電極142及該第一絕緣層131的一操作界限且因此得到該半導體裝置的可靠度。再者，為了取得該主動層126的一適當面積，該凹口128最好能設置為具有70μm或更小的一直徑。該凹口128之該直徑可為形成在該第二導電型半導體層127之該第一表面127G上的該凹口128的一最大直徑。
參看圖11A，當以氧化鎵基底的該半導體結構120發射紫外光，所述氧化鎵基底半導體結構120可包括鋁，且當該半導體結構120之一鋁含量增加時，該半導體結構120中之一電流散布性能可變低。再者，當該主動層包括鋁且發射紫外光，與一氮化鎵基底(GaN-based)藍色發光元件(橫向磁場模態TM mode)相比較，發射至該主動層之一側表面之光的總量增加。此橫向磁場模態可主要發生在一紫外光半導體裝置。
該紫外光半導體裝置比該氮化鎵基底藍色發光裝置具有一較低的電流散布性能。因此，該紫外光半導體裝置比該氮化鎵基底藍色發光裝置需要設置相對較大數量的第一電極142。
當鋁含量增加，電流散布性能可減低。參看圖11a，一電流可僅於每一第一電極142的周圍散布且電流密度可在遠離該第一電極142的一位置顯著下降。因此，一有效發光區P2可縮小。
該有效發光區P2可定義為直達一邊界位置的一區域，該邊界位置的電流密度係具有最高電流密度的該第一電極142之一中心點的40%或更少。例如，該有效發光區P2可依據注入電流的一電平及鋁含量自該凹口之一中心點調整在40μm的一範圍內。
一低電流密度區P3中之電流密度是低的，因此該低電流密度區P3中發射之光的一總量可小於該有效發光區P2中發射之光的一總量。因此，藉由在具低電流密度之該低電流密度區P3中額外設置該第一電極142或藉由使用一反射結構，光輸出可獲改善。
一般來說，由於發射藍光之氮化鎵基底半導體裝置具有一相 對高電流散布性能，該凹口128與該第一電極142的面積最好能最小化。這是因為隨著該凹口128與該第一電極142的面積增大，該主動層126的一面積就減小。然而，在本實施例中，由於鋁含量高且電流散布性能相對低，最好的情況是即使當該主動層126的面積減小，藉由增加該第一電極142的面積以及/或是第一電極142的數量來減小該低電流密度區P3的一面積，或是設置一反射結構在該低電流密度區P3。
參看圖11b，當該些凹口128的數量增加到48，該些凹口128可用一鋸齒型態來設置，而非以一格狀型態來直行設置。此例中，由於該低電流密度區P3的面積減小，大部分的主動層126可參與光發射。
當該些凹口128的數量為70到110，一電流能更有效地散布，一操作電壓可進一步減小且光輸出可獲改善。發射UV-C之一半導體裝置中，70或更多數量的凹口128最好能設置來獲得電學及光學性能，而110或更多數量的凹口128最好能設置來取得該主動層126的容積及光學性能。
再參照圖10，該些第二電極246可設置在該第二導電型半導體層127之該第一表面127G上。該第二電極246可包括吸收相對較少一紫外光量的一透光電極(light-transmitting electrode)。
該第一電極142及該第二電極246可為歐姆電極。每一該第一電極142及該第二電極246可包括以下中至少一者：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋅鋁(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦錫鎵(IGTO)、氧化鋅鋁(AZO)、氧化銻錫(ATO)、氧化鋅鎵(GZO)、氧化銦鋅氮化物(IZON)、鋁-鎵氧化鋅(AGZO)、銦-鎵氧化鋅(IGZO)、氧化鋅(ZnO)、氧化銥(IrOx)、氧化釕(RuOx)、氧化鎳(NiO)、氧化釕/氧化銦錫(RuOx/ITO)、鎳/氧化銥/金(Ni/IrOx/Au)、或鎳/氧化銥金/氧化銦錫(Ni/IrOx/Au/ITO)、Ag(銀)、鎳(Ni)、鉻(Cr)、鈦(Ti)、鋁(Al)、銠(Rh)、鈀(Pd)、銥(Ir)、錫(Sn)、銦(In)、釕(Ru)、鎂(Mg)、鋅(Zn)、鉑(Pt)、金(Au)、鉿(Hf)及諸如此類，但本發明並不受限於以上材料。
一第三電極247可設置於該第二電極246之下。該第三電極247可設置於該第二導電層150與該第二電極246間以改善電流注入效率。該第三電極247可為包括一金屬之非透光電極(non-light-transmitting electrode)。
然而，當該第三電極247係由一高導電材料製成，該第三電極247可為一透光電極。該第三電極247可包括：氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化銦鋅錫(IZTO)、氧化銦鋅鋁(IAZO)、氧化銦鎵鋅(IGZO)、氧化銦錫鎵(IGTO)、氧化鋅鋁(AZO)、氧化銻錫(ATO)、氧化鋅鎵(GZO)、氧化銦鋅氮化物(IZON)、鋁-鎵氧化鋅(AGZO)、銦-鎵氧化鋅(IGZO)、氧化鋅(ZnO)、氧化銥(IrOx)、氧化釕(RuOx)、氧化鎳(NiO)、氧化釕/氧化銦錫(RuOx/ITO)、鎳/氧化銥/金(Ni/IrOx/Au)、或鎳/氧化銥金/氧化銦錫(Ni/IrOx/Au/ITO)、Ag(銀)、鎳(Ni)、鉻(Cr)、鈦(Ti)、鋁(Al)、銠(Rh)、鈀(Pd)、銥(Ir)、錫(Sn)、銦(In)、釕(Ru)、鎂(Mg)、鋅(Zn)、鉑(Pt)、金(Au)、鉿(Hf)及諸如此類，但本發明並不受限於以上材料。
一反射層248可覆蓋該第二電極246的一局部及第三電極247的一局部。因此，該反射層248可反射自該主動層126射出的光以改善光取出率。該反射層248可包括一絕緣材料。
該反射層248可由具有一第一折射率之一第一反射層及具有一第二折射率之一第二反射層組成。例如，該反射層248可為一分散式布拉格反射鏡(DBR)，但本發明不受其限。例如，該反射層248可具有一結構，該結構中一高折射率分層及一低折射率分層係重覆堆疊。該反射層248可為一絕緣材料，如HfOx、SixOy、SixNy、SiON、TiOx或諸如此類，且可包括至少一個以上所述的絕緣材料。
該第二導電層150可透過安置在該反射層248中的多個電洞來電性相連該些第三電極247。再者，該第二導電層150可包括對該第一絕緣層131具有良好黏著力的一材料。例如，該第二導電層150可選自Cr、Al、Ti、Ni、Au及諸如此類或其合金所組成的一群組中至少一材料來形成，且可為一單層或複數層。
該第二導電層150之一局部可與該第一絕緣層131相接觸。當該第二導電層150與該第一絕緣層131彼此相互接觸，具有良好黏著力的一材料係安置於該第二導電層150與該第一絕緣層131之間，且因此歸因於該半導體裝置運作期間產生的熱氣而造成可靠度下降的問題可以被解 決。
該第一絕緣層131可使該第一電極142與該主動層126及該第二導電型半導體層127電性隔絕。再者，該第一絕緣層131可使該第二導電層150與該第一導電層165電性隔絕。
該第一絕緣層131可包括通過該些凹口128之複數個第一開口21，且該第一電極142可設置在該第一開口21中。再者，該第一絕緣層131可包括一第二開口22，用於電性連接一第二電極焊墊166至該第二導電層150。該第一開口21及該第二開口22的寬度可彼此相異。
該第二電極焊墊166可透過該第一絕緣層131之該第二開口22與該第二導電層150及該些第二電極246電性連接。
該第一絕緣層131之該第二開口22的寬度可為該第二電極焊墊166之一總寬度之60%或以上來取得該半導體裝置之電性品質，並且可為該第二電極焊墊166之該總寬度之95%或以下來取得相對該半導體裝置之面積的發光效率。
例如，該第二開口22的寬度較佳為40μm或以上來取得該半導體裝置之電性品質。由於該第二電極焊墊166在該半導體裝置之一上表面的一區域中並非為提供發光的一部分，該第二電極焊墊166較佳的設置須能滿足取得用於一佈線流程的區域及取得該半導體裝置之電性品質。
用於所述佈線流程之該第二電極焊墊166最好能形成為具有40μm或以上的一寬度並設置藉由電流注入來取得該半導體裝置之電性品質。再者，用於所述佈線流程之該第二電極焊墊166最好能設置為具有120μm或以下的一寬度，以致該半導體裝置與該半導體結構間非發光區域的一面積能最小化。
至少一第二電極焊墊166可被設置，且該第二電極焊墊166的該寬度可相當於單一個第二電極焊墊166的一寬度。
顧及該第二電極焊墊166的寬度，當該第二開口22之寬度大於120μm，該第二導電層150可暴露於外。當該第二導電層150暴露在外，該第二導電層150可暴露於外面濕氣或是汙染物，且因此電流注入品質下降。因此，為了不讓該第二導電層150暴露在外，該第二開口22之寬 度最好能設置具有120μm或以下的一寬度。
該第二絕緣層132可將該第二導電層150與該第一導電層165電性隔絕。該第一導電層165可透過該第二絕緣層132與該些第一電極142電性相連。
該第一導電層165及一接合層160可依據該半導體結構120之該下表面的一形狀及該凹口128的一形狀來安置。該第一導電層165可由具有高反射性的一材料來製成。例如，該第一導電層165可包括鋁(aluminum)。當該第一導電層165包括鋁，該第一導電層165往上反射自該主動層126發射的光，而因此可改善光取出率。
該接合層160可包括一導電材料。例如，該接合層160可包括由下列構成的一群組中選出的一材料：金(gold)、錫(tin)、銦(indium)、鋁(aluminum)、矽(silicon)、銀(silver)、鎳(nickel)及銅(copper)，或其之一合金(alloy)。該接合層160可於一雷射剝離製程期間將該半導體結構120連結至一基板170。
該基板170可由一導電材料製成。例如，該基板170可包括一金屬或一半導體材料。該基板170可為具有優異電導性及/或熱傳導的一金屬。此例中，該半導體裝置運作期間產生的熱氣可迅速排放至外。
該基板170可包括由下列構成的一群組中選出的一材料：矽(silicon)、鉬(molybdenum)、鎢(tungsten)、銅(copper)及鋁(aluminum)或其之一合金(alloy)。該基板170可將該第一導電型半導體層124與一外部電極電性連接。
一鈍化層180可形成在該半導體結構120之該上表面及側表面上。該鈍化層180可在鄰近該第二電極246之一區域或在該第二電極246之一下方局部與該第一絕緣層131歐姆接觸。
該半導體結構120之該上表面上可形成不平坦局部。該些不平坦局部係用於改善由該半導體結構120發射之光的萃取率。該些不平坦局部可依據紫外光波長而具有不同平均高度。該UV-C可具有約300nm至800nm的一高度，因此當其平均高度約為500nm至600nm時，光取出率可獲改善。
圖12係依據本發明之該第二實施例之該半導體裝置的一平面視圖，圖13係沿圖12之A-A線觀看的一剖面視圖，圖14係為本發明之一第三電極的一剖面視圖，圖15a係示出該第三電極吸收紫外光之狀態的視圖，圖15b係示出相對一280nm波長頻帶的光，不同反射層測出之反射率的一圖表。
參看圖12，由上觀看時，該第三電極247可設置在相鄰的凹口128間。該第三電極247可包括複數個電洞S1且該些凹口128可設置在該些電洞S1中。
該些電洞S1可具有一環形或多角形，像是一三角形，一矩形或一五角形。然而，本發明並不受限於此，且該些電洞S1可具有各種形狀。
參看圖13，該第一絕緣層131可包括一延伸部131a，其朝該第二導電型半導體層127之該第一表面127G延伸，且該第二電極246可設置在該第二導電型半導體層127之該第一表面127G上。
一間隔W2可形成在該第一絕緣層131與該第二電極246間，且該第二導電型半導體層127之一局部可藉該間隔W2暴露出。該反射層248可設置在該間隔W2中且可與該第二導電型半導體層127相接觸。當該反射層248與該第二導電型半導體層127相接觸，該反射層248係設置來圍繞該第二電極246，且因此該第二電極246與該反射層248間分離的問題可以被解決並可取得該半導體裝置的可靠性。
該第三電極247可設置於該第二電極246之下。再者，該第三電極247可設置於該第二導電層150與該第二電極246間以改善電流注入效率。當該第二導電層150係直接連接該第二電極246而不連接該第三電極247時，緣於該反射層248非導電性，為了充分的電流散佈，該第二電極246之一厚度應當增加。當該第二電極246之厚度增加，由該主動層126發射的光被該第二電極246吸收的機率可增高，而使該發光裝置的光學性能降低。
當該第二電極246之厚度小於1nm，該第二電極246過薄而無法適當地安置，導致電學性能降低，而當該第二電極246之厚度大於 15nm，一光吸收率增加而該半導體裝置之光取出率可降低。該第三電極247的厚度可為從200nm到1.0μm，但本發明並不受其限。
該反射層248可包括一第一洞248a，其暴露該第三電極247之一局部。經暴露之該第三電極247可與該第二導電層150電性相連。
該第一洞248a之一寬度可小於該第三電極247之一寬度W1。當該第一洞248a之寬度大於該第三電極247之寬度W1，該第三電極247與該反射層248間可形成一空間，且因此光取出率可降低。
參看圖14，該第三電極247可包括一第一分層247a，其包括鋁(Al)及一第二分層247b，其設置於該第二電極246與該第一分層247a之間。包括鋁(Al)之該第一分層247a可充當為反射UV光的一反射層。然而，鋁(Al)與氧化銦錫(ITO)間的黏合力可能不足以抑制緣於該半導體裝置運作期間產生的熱或是導因其他材料之聚結(agglomeration)或位移(migration)造成的分離現象。因此，該第二分層247b可用來將該第一分層247a接合到該第二電極246。該第二分層247b可包括鉻(Cr)、鈦(Ti)及鎳(Ni)中至少一者。
一第三分層247c可設置於該第一分層247a之下。該第三分層247c可用來防止該第一分層247a之原子(aluminum)位移至一鄰近的分層或將該第一分層247a接合到其它分層。該第三分層247c可包括Ni、Ti、No、Pt、W、Au及Ni中至少一者。
該第三電極247包括鋁以反射UV光，但該第二分層247b吸收該UV光且因此光取出率可能不良。如圖15a所示，當該第三電極247之一面積增加，該第二分層247b的光吸收面積可能增加且因此光取出率降低。
因此，在一實施例中，可使用具高度反射UV光的一分散式布拉格反射鏡(DBR)248且因此光取出率可增加。參看圖15b，當一ITO透光電極使用為該第二電極且一分散式布拉格反射鏡用作該反射層，從中可見相對280nm的UV光，其反射力高於使用鋁作為反射層之實例中的反射力。
然而，由於分散式布拉格反射鏡(DBR)248非導電性，一電 流注入區小且因此該第二電極246的厚度應當增加以增高電流散佈效率。當該第二電極246增厚，會有UV光之一光吸收率增加的問題。因此，在一實施例中，藉由使用該第三電極247來散佈一電流，該第二電極246的厚度可控制為薄。
依據該實施例，隨該第三電極247的面積增加，該電流散佈效率可增加而同時光取出率可降低。即，電流散佈效率與光取出率兩者之取捨可能發生。因此，該第三電極247之一適當面積比例可起重要作用。
由上觀看時，該第三電極247和該反射層248之一面積比例可從1：0.8到1：1.3。此處，該第三電極247和該反射層248之面積由上觀看時可為最大面積。
當該面積比例大於1：0.8，該反射層248之面積可增加並因此可改善光取出率。當該面積比例小於1：0.8(例如1：0.6)，該反射層248之面積可減少且因此光取出率下降。
再者，當該面積比例小於1：1.3，可充分地取得該第三電極之面積並因此可改善電流散佈效率。當該面積比例大於1：1.3，該第三電極之面積可相對地減小且因此電流散佈效率下降。
該第二導電型半導體層127的該第一表面127G和該第三電極247之一面積比例可從1：0.3到1：0.7。當該面積比例大於1：0.3，該第三電極247之面積可增加並因此電流散佈效率可充分地增大，而當該面積比例控制為1：0.7或以下，該第三電極247之光吸收可被改善。當該面積比例小於1：0.3，該第三電極247之面積可減少且因此電流散佈效率可下降。再者，當該面積比例大於1：0.7，該第三電極247之光吸收面積可增加且因此光取出率下降。
該第二導電型半導體層127的該第一表面127G和該第一電極142之一面積比例可從1：0.08到1：0.15。當該面積比例大於1：0.08，該第一電極142之面積可增加並因此電流散佈效率可充分地增大，而當該面積比例控制為1：0.15或以下，該第一電極142之光吸收可被改善。當該面積比例小於1：0.08，該第一電極142之面積可減少且因此電流散佈效率可下降。再者，當該面積比例大於1：0.7，該些第一電極142之一間隔可減 小並因此該第三電極247之面積可無法充分取得。因此，該第三電極247之面積可減少且因此電流散佈效率下降。
該第三電極247之面積可小於該第二電極246之面積。參看圖13，設置於鄰近凹口128間之該第二電極246之寬度W3和該第三電極247之寬度W1(W3：W1)之一比例可從1：0.4至1：0.8。當所述比例小於1：0.4，該第三電極247之面積可減少且因此電流散佈效率下降，而當所述比例大於1：0.8，該第三電極247之光吸收可增加且因此光取出率下降。
該反射層248的一傾角θ1可從20度至80度。當該反射層248的該傾角小於20度，該反射層248的厚度可能無法充分保持並因此反射力可降低。再者，當該傾角大於80度，該第二導電層150難以形成在該反射層248之一側表面上。
圖16係示出多個單元電極圍繞一凹口之狀態的視圖，圖17係為圖12之一局部A的放大視圖。
參看圖16，每一凹口128可設置在一單元電極247-1中。該第三電極247可為該些單元電極247-1的一聚集體(aggregate)，圍繞該些凹口128。該些單元電極247-1可整體形成以共享一側壁，但本發明並不受其限。例如，該些單元電極247-1可彼此分隔。
該凹口128和由該單元電極247-1隔出之一電洞S1的面積比例可從1：2.0至1：5.0。當該面積比例小於1：2.0，該反射層248的面積可減少且因此光取出率下降，當該面積比例大於1：5.0，該反射層248的面積沒有增加，而一反射電極的面積可減少並因此電流散佈效率下降。
參看圖17，該第三電極247之一側表面與該半導體結構120之一側表面間的一距離d1可從1.0μm至10μm。當該距離d1小於1.0μm，很難取得一操作界限。再者，當該距離d1大於10μm，所述側表面的電流散佈效率可降低。然而本發明並不受其限，該第三電極247可形成達至該半導體結構120之側表面。
圖18係示出圖13之經修改後之一實例的一視圖；圖19係示出本發明之該第三電極經修改後之一實例的一視圖。
參看圖18，該反射層248可沿該第一絕緣層131延伸入該 些凹口128。依據上述結構，由於該反射層248係設置在該些凹口128中，橫向磁場模態中自該主動層126發射的光可朝上反射。該第二絕緣層132可覆蓋延伸入該些凹口128之該反射層248的一延伸部248a。
參看圖19，該第三電極247可包括延伸至該半導體結構120之側表面的複數個端部247b及連接該些端部247b的一邊端電極247-2。
該邊端電極247-2可沿該半導體結構120之一邊緣連續設置。因此，即使在該邊緣之電流散佈效率仍可獲改善。然而，本發明並不受其限，且該邊端電極247-2可分割成複數個局部。
圖20係依據本發明之一第三實施例之一半導體裝置的一平面視圖，圖21係沿圖20之B-B線觀看的一剖面視圖。
參看圖20，由上觀看時，該半導體裝置可包括複數凹口128與複數第三電極247。該些第三電極247可彼此分隔且每一該第三電極247可被該些凹口128環繞。按照所述實施例之該些第三電極247可安置在無某些凹口128的區域中。
該第三電極247之一直徑可大於該些凹口128之一直徑，但本發明不受其限。例如，該第三電極247之直徑可小於或等同該些凹口128之直徑。再者，該第三電極247由上觀看時可具有一多角形狀。
參看圖21，該第二導電層150及該第二電極246可在其中設置該第三電極247的一區域中彼此電性相連，而該第二電極246與該第三電極247可在其中無設置該第三電極247的一區域中受該反射層248隔絕。因此，該反射層248的面積可增加並因此改善光取出率。
圖22係依據本發明之一第四實施例之一半導體裝置的一剖面視圖，圖23係為圖22之一局部B的放大視圖。
參看圖22與圖23，複數個第三電極247可設置於彼此相鄰的一第一凹口128和一第二凹口128之間。即，只有一個第三電極247不會整體地形成於相鄰的該些第一凹口128和該些第二凹口128之間，但可有複數個第三電極247設置於其間。因此，電流散佈效率可進一步改善。
圖24係依據本發明之一第五實施例之一半導體裝置的一概念視圖，圖25a係為圖24之一局部A的放大視圖，圖25b係為圖25a之一 局部性放大視圖。
參看圖24，依據所述實施例之半導體裝置包括：一半導體結構120，其包括一第一導電型半導體層124，一第二導電型半導體層127，一主動層126；多個第一電極142，其與該第一導電型半導體層124電性連接；以及多個第二電極146，其與該第二導電型半導體層127電性連接。
該第一導電型半導體層124，該主動層126及該第二導電型半導體層127可設置在一第一方向(一Y軸方向)。下文中，該第一方向(Y軸方向)，其係為每一分層之一厚度方向，並被定義為一垂直方向，而一第二方向(一X軸方向)垂直於該第一方向(Y軸方向)並被定義為一水平方向。圖1中所描述的特徵可適用於該半導體裝置本身的一基本架構。
參看圖25a與圖25b，一第一絕緣層131可使該第一電極142與該主動層126及該第二導電型半導體層127電性隔絕。再者，該第一絕緣層131可使該第二電極146及一第二導電層150與一第一導電層165電性隔絕。此外，該第一絕緣層131可用來防止該主動層126之一側表面在該半導體裝置製程期間遭氧化。
該第一絕緣層131可由下列材料構成之一群組中選出至少一者形成：SiO2、SixOy、Si3N4、SixNy、SiOxNy、Al2O3、TiO2、AlN及諸如此類，然而本發明並不受限於此。該第一絕緣層131可形成為一單層或多層。例如，該第一絕緣層131可為一分散式布拉格反射鏡(distributed Bragg reflector,DBR)，其具有包括矽氧化物(Si oxide)或一鈦化合物(Ti compound)的多分層結構。然而本發明並不受限於此，且該第一絕緣層131可具有各種反射結構。
當該第一絕緣層131執行一反射功能，由該主動層126朝向側表面發射的光可被向上反射且因此光取出率可獲改善。此例中，隨凹口128數量的增加，光取出率可再進一步提升。
該第一電極142之一直徑W3可從24μm至50μm。當該第一電極142之該直徑W3滿足上述範圍，有利於電流散佈且可安置大量的第一電極142。當該第一電極142之該直徑W3大於24μm，注入該第一導電型半導體層124的電流可充分取得，當該第一電極142之該直徑W3小於 50μm，可足夠取得設置於該第一導電型半導體層124上的該些第一電極142並因此可獲取電流散佈性能。
該些凹口128之一直徑W1可從38μm至60μm。該些凹口128之該直徑W1可定義為該凹口中最廣的區域，該區域係設置於該第二導電型半導體層127之下。該些凹口128之該直徑W1可為設置於該第二導電型半導體層127之一底表面上的凹口128之一直徑。
當該些凹口128之該直徑W1為38μm或以上，在形成安置於該凹口128內之該第一電極142時，可得到為了取得一區域來電連接該第一電極142到該第一導電型半導體層124之一操作界限。當該些凹口128之該直徑W1為60μm或以下，可避免為了設置該第一電極142而減少該主動層126之體積並因此發光率可能降低。
該些凹口128的一傾角θ5可從70度至90度。當該些凹口128的該傾角θ5滿足上述範圍，有利於形成該第一電極142於上部表面上且大量的凹口128可形成。
當該傾角θ5小於70度，該主動層126被移除部分的一面積可增加，但其中設置有該第一電極142之一區域的一面積可減小。因此，電流注入性能下降且發光效率可下降。因此，該第一電極142和該第二電極146之一面積比例可使用該些凹口128之該傾角θ5加以調整。
該第一電極142之一厚度d2可小於該第一絕緣層131之一厚度d3，且該第一電極142與該第一絕緣層131間之一距離d4可從0μm至4μm。
當該第一電極142之厚度d2小於該第一絕緣層131之厚度d3，在安置該第一導電層165時導因於一階覆蓋性(step coverage property)之劣化而發生像是脫離，裂解或諸如此類的問題可獲解決。再者，該第一電極142係以距離d4與該第一絕緣層131相分隔且因此該第二絕緣層132一之間隙填充性能(gap-filling property)可獲改善。
該第一電極142與該第一絕緣層131間之距離d4可從0μm至4μm。當該第一電極142與該第一絕緣層131間之距離d4為4μm或以下，可獲取安置在該凹口128之上表面的該第一絕緣層131之寬度，且該 第一絕緣層131獲取之寬度可提供一電流阻隔功能，藉此取得該半導體裝置之可靠性。
該凹口128之一上表面143可包括：一第一區d5，該第一區d5中該第一絕緣層131與該第一導電型半導體層124彼此相接觸，一第二區d4，該第二區d4中該第二絕緣層132與該第一導電型半導體層124彼此相接觸，以及一第三區d6，該第三區d6中該第一電極142與該第一導電型半導體層124彼此相接觸。該第三區d6可具有的寬度相同於該第一電極142之寬度W3。
當該第一絕緣層131與該第二絕緣層132以相同材料製成，該第一絕緣層131與該第二絕緣層132藉實體及/或化學結合可不彼此分離。此例中，該第一區d5之一寬度與該第二區d4之一寬度的一總和可定義為該第一區d5之寬度或該第二區d4之寬度。
當該凹口128及該凹口128的直徑W1具有一傾角θ5，隨該第一區d5之寬度增加，該第三區d6之寬度可變窄，且隨該第一區d5之寬度減少，該第三區d6之寬度可變廣。
該第一區d5之寬度可從5μm至14μm。當該第一區d5之寬度為5μm或以上，可得到為了取得該第一區d5之操作界限，因此該半導體裝置之可靠性可獲改善。該第一區d5之寬度超過14μm的實例中，當該凹口128及該凹口128的直徑W1具有該傾角θ5，該第一電極142之寬度W3可減少且因此電流性能可下降。
因此，為了使該半導體裝置之電流散佈均勻及取得電流注入性能，該第三區d6之一寬度可藉調整該第一區d5之寬度及該第二區d4之寬度加以決定。
再者，當該些凹口128之一總面積增加，可安置該些第二電極146之一區域面積可減少。該些第一電極142之一總面積和該些第二電極146之一總面積比例可藉上述互補關係來決定，且該些凹口128之寬度及/或該些凹口128之總面積可在上述範圍內自由設計以藉由匹配電子與電洞的密度來優化電流密度。
該第二電極146之一厚度可小於該第一絕緣層131之一厚 度。因此可以取得圍繞該第二電極146之該第二導電層150與該第二絕緣層132的階覆蓋性，並且該半導體裝置的可靠性可獲改善。該第二電極146可具有1μm至4μm之一第一距離S2與該第一絕緣層131相隔。當該第一距離S2為1μm或以上，安置該第二電極146於該第一絕緣層131間之過程中可取得操作界限，且因此該半導體裝置之電學與光學性能以及可靠性可獲改善。當該第一距離S2為4μm或以下，其中安置有該些第二電極146之一區域的總面積可減少，且該半導體裝置之操作電壓性能可獲改善。
該第二導電層150可覆蓋該些第二電極146。因此，該第二電極焊墊166，該第二導電層150及該第二電極146可形成一電通道層(electrical channel layer)。
該第二導電層150可完全圍繞該些第二電極146且可與該第一絕緣層131之側表面及一上表面相接觸。該第二導電層150可由對該第一絕緣層131具有良好黏合力的一材料製成。該第二導電層150可選自Cr、Al、Ti、Ni、Au及諸如此類或其合金所組成的一群組中至少一材料來形成，且可為一單層或複數層。
當該第二導電層150係與該第一絕緣層131之側表面及上表面相接觸，該些第二電極146之熱與電穩定性可獲改善。再者，該第二導電層150可具有反射朝向該第一絕緣層131與該第二電極146間之一空間射出之光的一功能。
該第二導電層150可安置於該第一絕緣層131與該第二電極146間之該第一距離S2之處。在該第一距離S2之處，該第二導電層150可與該第二電極146之側表面及一上表面以及該第一絕緣層131之側表面及一上表面相互接觸。再者，該第二導電層150與該第二導電型半導體層127彼此相接觸以形成一區域，該區域中蕭特基接面(Schottky junction)係安置於該第一距離S2內，且因此藉由形成蕭特基接面，一電流可輕易散佈。但本發明並不受其限，且上述蕭特基接面之所在區域可自由設置於一結構內，該結構中該第二導電層150與該第二導電型半導體層127間之一電阻大於該第二電極146與該第二導電型半導體層127間之一電阻。
該第二絕緣層132可將該第二電極146及該第二導電層150 與該第一導電層165電性隔絕。該第一導電層165可透過該第二絕緣層132電性相連該第一電極142。該第二絕緣層132及該第一絕緣層131可由相同材料形成或由相異材料形成。
該第一導電型半導體層124可包括一1-2導電型半導體層124b，其具有一相對較低鋁含量以及一1-1導電型半導體層124a，其具有一相對較高鋁含量。該1-1導電型半導體層124a之鋁含量可為從60%至70%，而該1-2導電型半導體層124b之鋁含量可為從40%至50%。該1-2導電型半導體層124b之鋁含量可低於一井層之鋁含量。該1-2導電型半導體層124b係安置相鄰該主動層126。因此，具有相對較低鋁含量之該1-2導電型半導體層124b可與該第一電極142電性相連且該1-2導電型半導體層124b可與該第一電極142接觸。
該第一電極142可安置於該1-2導電型半導體層124b之中。也就是說，該凹口128最好能形成達至該1-2導電型半導體層124b。這是因為該1-1導電型半導體層124a之鋁含量高且電流散佈性能相對較低。因此，該第一電極142可在凹口128中與該1-2導電型半導體層124b接觸，且可形成歐姆接觸。
圖1中所描述的結構可應用到該第二導電層150，該第二電極146，該第二電極焊墊166，該接合層160及導電的該基板170。
圖26係為示出依據本發明之該第五實施例之該半導體裝置在一厚度方向上之一鋁含量的一圖表。
依據該實施例之該半導體裝置的該第二導電型半導體層127包括鋁在一表面層中並與該第二電極246接觸。當一GaN薄膜設置在該第二導電型半導體層127與該第二電極246間用於歐姆接觸時，會有的問題是該GaN薄膜吸收大部分具一UV波長的光而導致光學性能的下降。因此，在一實施例中，該第二導電型半導體層127的鋁含量是需要調整以使無須GaN薄膜而與該第二電極246歐姆接觸係為可能。
依據該實施例，該第一導電型半導體層124，該主動層126及該第二導電型半導體層127可皆為AlGaN或AlN。然而，本發明並不受其限制。
該主動層126可具有複數井層126a及複數屏障層126b，且一電子阻擋層129可安置於該主動層126及該第二導電型半導體層127間。
該電子阻擋層129可具有50%到90%之一鋁含量。當該電子阻擋層129之該鋁含量少於50%，用於阻擋電子之一能量障壁之高度可能不足且由該主動層126發射的光可被該電子阻擋層129吸收。當該鋁含量大於90%，該半導體裝置的電學性能可降低。
該電子阻擋層129可包括一1-1區段129a及1-2區段129b。當該1-1區段129a接近該電子阻擋層129，其鋁含量可增加。該1-1區段129a之一鋁含量可從80%至100%。因此，該電子阻擋層129之該1-1區段129a在該半導體結構中可為具有最高鋁含量的一部分。該1-1區段129a可為AlGaN或AlN。該1-1區段129a亦可為一超晶格層，其中AlGaN與AlN交互配置。
該1-1區段129a之一厚度可為從0.1nm至4nm。當該第一導電型半導體層124由一N型半導體製成，該第二導電型半導體層127由一P型半導體製成，為了有效阻擋電子由該第一導電型半導體層124移動至該第二導電型半導體層127，該1-1區段129a之厚度可為可為0.1nm或以上。
再者，為有效取得電洞由該第二導電型半導體層127進入該主動層126之注入效率，該1-1區段129a之厚度可為4nm或以下。
然而，本發明並不受其限制，且該1-1區段129a之厚度可小於0.1nm以取得自該第二導電型半導體層127注入電洞至該主動層126的一功能，而非阻擋電子由該第一導電型半導體層124移動至該第二導電型半導體層127的一功能。再者，為了取得電子由該第一導電型半導體層124移動至該第二導電型半導體層127的阻擋功效而非電洞由該第二導電型半導體層127進入該主動層126之注入效率，該1-1區段129a之厚度可大於4nm。
本發明的實施例中，為了取得電洞由該第二導電型半導體層127進入該主動層126之注入效率以及取得阻擋電子由該第一導電型半導體層124移動至該第二導電型半導體層127的功效，該1-1區段129a可設 置具0.1nm至4nm之一厚度。然而，當電子阻擋功能或是電洞注入功能應該擇一取得時，可超過以上所述數值範圍。
該1-2區段129b可包含一未摻雜區段。該1-2區段129b可防止一摻雜物於該主動層126上散佈。
該第二導電型半導體層127可包含一2-1導電型半導體層127a及一2-2導電型半導體層127b。該2-1導電型半導體層127a可為與該第二電極146直接接觸之一表面區。該2-2導電型半導體層127b可設置於電子阻擋層129與該2-1導電型半導體層127a間。
該2-1導電型半導體層127a之一鋁含量可小於該井層126a之一鋁含量。在此，該井層126a可為在複數井層中具有最低一鋁含量之一井層。當該2-1導電型半導體層127a之鋁含量高於該井層126a之鋁含量，該2-1導電型半導體層127a與該第二電極146間之一電阻變高，而可能無法達成充分的歐姆接觸且電流注入效率可下降。
該2-1導電型半導體層127a之一平均鋁含量可從1%到35%或1%到10%。當該平均鋁含量大於35%，可能無法與該第二電極達成充分的歐姆接觸，而當該平均鋁含量小於1%，此平均鋁含量近乎同於一GaN含量並因此光被該2-1導電型半導體層127a吸收。
該2-1導電型半導體層127a之一厚度可從1nm至10nm。如上所述，既然用於歐姆接觸之該2-1導電型半導體層127a之鋁含量低，該2-1導電型半導體層127a可吸收UV光。因此，從光輸出的觀點來說，將該2-1導電型半導體層127a之厚度控制為越薄越好是有益處的。
然而，當該2-1導電型半導體層127a之厚度控制到1nm或以下，該2-1導電型半導體層127a過薄且因此很難大幅減少鋁含量。再者，當其厚度厚於10nm，被吸收光的總量太大且因此光輸出效率可減低。
該2-2導電型半導體層127b之一厚度可從10nm至100nm。例如，該2-2導電型半導體層127b之厚度可為25nm。當該2-2導電型半導體層127b之厚度小於10nm，在一水平方向上的電阻增加且因此電流注入效率可下降。再者，當該2-2導電型半導體層127b之厚度大於100nm，在一垂直方向上的電阻增加且因此電流注入效率可下降。
該2-1導電型半導體層127a之厚度可小於該2-2導電型半導體層127b之厚度。該2-1導電型半導體層127a和該2-2導電型半導體層127b之一厚度比例可從1：5至1：50。當該厚度比例小於1：5，該2-1導電型半導體層127a之厚度變得過厚且因此光輸出效率可減低。再者，當該厚度比例大於1：50，該2-1導電型半導體層127a之厚度變得過薄。因此，將鋁含量在一厚度屬薄的範圍內降至所欲鋁含量會很困難。
該2-2導電型半導體層127b之鋁含量可高於該井層126a之鋁含量。例如，為了產生紫外光，該井層126a之鋁含量可從約30%到50%。當該2-2導電型半導體層127b之鋁含量低於該井層126a之鋁含量，因為該2-2導電型半導體層127b吸收紫外光，光取出率可降低。
該2-2導電型半導體層127b之一平均鋁含量可從40%到80%。當該2-2導電型半導體層127b之平均鋁含量少於40%，會有該2-2導電型半導體層127b吸收光的問題，而當該2-2導電型半導體層127b之平均鋁含量大於80%，會有電流注入效率下降的問題。例如，該2-2導電型半導體層127b之平均鋁含量可為50%。
該2-2導電型半導體層127b之鋁含量在遠離該主動層126之一區段127c中可減少。此例中，該2-1導電型半導體層127a之鋁含量的一減量可大於該2-2導電型半導體層127b之該區段127c鋁含量的一減量。即，該2-1導電型半導體層127a在一厚度方向上之鋁含量的一變動率可大於該2-2導電型半導體層127b之鋁含量的一變動率。
該2-2導電型半導體層127b之厚度大於該2-1導電型半導體層127a之厚度。然而，由於該2-2導電型半導體層127b之鋁含量應高於該井層126之鋁含量，該2-2導電型半導體層127b之鋁含量可相對地逐漸減少。然而，由於該2-1導電型半導體層127a之厚度薄且鋁含量之一變動範圍大，鋁含量的減量可相對大些。
該第二導電型半導體層127中處於鋁含量為最低之一端點可為該2-1導電型半導體層127a與該第二電極接觸之一端點。此例中，該鋁含量可從1%到10%。當該鋁含量小於1%，光吸收量可增加，而當該鋁含量大於10%，歐姆性質可下降。
所述該第二導電型半導體層127中處於鋁含量為最低之該端點可為最接近該電子阻擋層129之端點。此例中，如上所述，該電子阻擋層129之鋁含量可從50%到90%。因此，該第二導電型半導體層127之一最大鋁含量可從50%到90%。
因此，該第二導電型半導體層127在厚度方向上之鋁含量的一變動範圍可從1%到90%或10%到90%。再者，該第二導電型半導體層127之最低鋁含量和該第二導電型半導體層127之最高鋁含量的一比例可為1：5或1：90。
圖27a及27b係用以描繪依據凹口數量改變而改善光輸出之構造的視圖，圖28係依據本發明之該第五實施例之該半導體裝置的一平面視圖，圖29係依據本發明之一第六實施例之一半導體裝置的一平面視圖，圖30係依據本發明之一第七實施例之一半導體裝置的一平面視圖，圖31係依據本發明之一第八實施例之一半導體裝置的一平面視圖，圖32係示出依據該第五至第八實施例之該些半導體裝置測量出之光輸出及功率轉換效率(wall-plug efficiency,WPE)的一圖表。
參看圖27a，當氮化鎵基底(GaN-based)之該半導體結構120發射紫外光，所述氮化鎵基底(GaN-based)半導體結構120可包括鋁。當該半導體結構120之鋁含量增加，該半導體結構120中之電流散布性能可降低。再者，當該主動層126包括鋁且發射紫外光，相較於一氮化鎵基底藍色發光元件(橫向磁場模態TM mode)，射至該主動層126之側表面之光量增加此橫向磁場模態可主要發生在一紫外光半導體裝置。
所述紫外光半導體裝置比氮化鎵基底藍色半導體裝置具有一較低的電流散布性能。因此，相較於氮化鎵基底藍色半導體裝置，所述紫外光半導體裝置需要設置相對較多數量的第一電極142。
當鋁含量增加，電流散布性能可減低。參看圖27a，電流可僅於每一第一電極142的周圍散布且電流密度可在遠離該第一電極142的一位置顯著下降。因此，一有效發光區P2可縮小。
該有效發光區P2可定義為直達一邊界位置的一區域，該邊界位置的電流密度係具有最高電流密度的該第一電極142之一中心點的 40%或更少。例如，該有效發光區P2可依據注入電流的一電平及鋁含量自該凹口之一中心點調整在40μm的一範圍內。
一低電流密度區P3中之電流密度是低的，因此該低電流密度區P3中發射之光的一總量可小於該有效發光區P2中發射之光的一總量。因此，藉由在具低電流密度之該低電流密度區P3中額外設置該第一電極142或藉由使用一反射結構，光輸出可獲改善。
一般來說，由於發射藍光之氮化鎵基底半導體裝置具有一相對高電流散布性能，該凹口128與該第一電極142的面積最好能最小化。這是因為隨著該凹口128與該第一電極142的面積增大，該主動層126的一面積就減小。然而，在本實施例中，由於鋁含量高且電流散布性能相對低，最好的情況是即使當該主動層126的面積減小，藉由增加該第一電極142的面積以及/或是第一電極142的數量來減小該低電流密度區P3的一面積，或是設置一反射結構在該低電流密度區P3。
參看圖28b，當該些凹口128的數量增加到48，該些凹口128可用一鋸齒型態來設置，而非在一水平與一垂直方向上直行設置。此例中，由於該低電流密度區P3的面積減小，大部分的主動層126可參與光發射。
參看圖28至31，由圖可見當該些凹口128的數量分別增加到79，96，116及137，一低電流密度區(點狀環區)進一步減小。
下文表1顯示實例1至4中以下的分別測量結果：一半導體結構之全面積(ISO面積)，一P型歐姆電極之一面積(一第二面積)，一N型歐姆電極之一面積(一第一面積)，面積比例及凹口數量。
該半導體結構之面積(ISO面積)可為包含該些凹口面積之最大水平剖面面積。
該第一電極面積可為一N型歐姆電極之面積，其相對該半導體結構100%面積隨凹口128數量增加而增大。
該第二電極面積可為一P型歐姆電極之面積，其相對該半導體結構100%面積隨凹口128數量增加而減小。
下文表2顯示實例5至8中以下的分別測量結果：一半導體結構之面積(ISO面積)，一凹口之面積，一第二導電型半導體層之面積，一第一導電層之面積及一第二電極焊墊之面積。
該凹口之面積可為該些凹口的全面積，其相對該半導體結構100%最大面積隨凹口數量增加而增大。此處每一凹口的面積可為在一厚度方向上的一最大面積。
該第二導電型半導體層之面積可為該第二導電型半導體層的全面積，其相對該半導體結構100%面積隨凹口128數量增加而減小。
該第一導電層之面積可為該第一導電層之面積的全面積，其相對該半導體結構100%面積隨凹口128數量增加而減小。
該第二電極焊墊相對該半導體結構100%面積係經設計不論凹口數量而具有一恒定面積。
Figure 107116933-A0202-12-0035-1
Figure 107116933-A0202-12-0035-2
參看實例5至8，可看出隨凹口128的數量增加，該主動層面積及該第二電極面積減小，且凹口128之全面積及該第一電極之全面積逐漸增加。
實例5至8中，半導體裝置尺寸皆為相同，凹口尺寸皆為相同且第一電極尺寸皆為相同。例如，該些凹口128之直徑等於56μm，該些第一電極之直徑等於42μm。
其中該些第一電極142係與該第一導電型半導體層124相接觸之第一面積可為在一水平方向上該半導體裝置120之一最大剖面面積的4.9%至8.6%。
當該些第一電極142之第一面積為4.9%或以上，可取得足夠電流注入性能且因此可獲取光輸出，而當該些第一電極142之第一面積為8.6%或以下，可取得該主動層面積及該第二電極面積且因此可改善電壓操作性能與光輸出。
再者，該些凹口128之全面積在該水平方向上係為該半導體裝置120之最大剖面面積的16%至24.6%。當該些凹口128之全面積無法滿足上列情況，控制該些第一電極142的全面積在最大剖面面積的4.9%至8.6%會變得困難。當該半導體裝置120由AlGaN製成，因為該半導體裝置120的高電阻，其中電流由外注入該半導體裝置120之電流注入性能及該半導體裝置120中之電流散佈性能可小於氮化鎵基底之半導體裝置120。因此，當該些凹口之全面積在該水平方向上為該半導體裝置120之最大剖面面積的16%或以上，可取得歸因於電流注入性能及電流散佈性的電學特性。當該些凹口之全面積為最大剖面面積的24.6%或以下，可取得發射光之該主動層126的體積並因此可取得像是光輸出或其類似的光學特性。
其中該些第二電極246係與該第二導電型半導體層127相接觸之第二面積可為在該水平方向上該半導體裝置120之最大剖面面積的41.9%至62.6%。所述第二面積可為其中該第二電極246與該第二導電型半導體層127相接觸之一全面積。
用以獲取該半導體裝置之電壓操作性能及注入該半導體裝 置120電洞注入性能之第二面積可為在該水平方向上該半導體裝置120之最大剖面面積的42%或以上。再者，為了取得注入該半導體裝置120電子注入性能與電洞注入性能間之平衡以及該半導體裝置之光學和電學特性，該第二面積可為在該水平方向上該半導體裝置120之最大剖面面積的62.6%或以下。
依據所述實施例，由於該第二導電型半導體層與該第二電極相接觸的一表面包含鋁，電流散佈性能可能相對下降。因此便有需要藉增加該第二電極之一接觸面積來改善電流散佈性能。
參看圖32，基於該凹口128數量為79之實例5(#1)100%光輸出，該凹口128數量為96之實例6(#2)相較於實例1，光輸出改善4%。再者，該凹口128數量增為116之實例7(#3)相較於實例1，光輸出改善3%。然而，可看出該凹口128數量增為137之實例8(#4)之光輸出比實例7(#3)具相當低的光輸出。
再者，可看出功率轉換效率(WPE)呈現同於光輸出之趨向。功率轉換效率可為輸出功率效率及/或輸入功率效率。例如，一水平點狀線E1可為一所欲功率轉換效率參考點，但本發明並不受其限制。
該第一面積和該第二面積互相為反比例。即，當凹口的數量為了增加第一電極的數量而增加時，第二電極的面積減小。實例5與8中，可看出該第一面積或該第二面積經過度減小導致光輸出減低。
參看圖32，可看出當凹口的數量自79到137時，光輸出與功率轉換效率都相當高。
因此，其中該些第一電極與該第一導電型半導體層相接觸之第一面積和其中該第二電極與該第二導電型半導體層相接觸之第二面積的一比例(第一面積：第二面積)可控制在1：4.87到1：12.7之一範圍。
當所述面積比例大於1：4.87，可充分取得相對該第一面積之該第二面積。因此，第二電極之電流注入性能可經改善，所以可取得注入該主動層126之電子與電洞的一平衡。再者，該半導體裝置的電流注入性能可獲改善。
例如，實例8中，第二面積僅約41.9%，故無法取得注入該 主動層126之電子與電洞的一平衡且該半導體裝置的電流注入性能可減低。因此，該半導體裝置的光輸出可減低。
為了取得相對該第二面積之該第一面積，兩者的面積比例可調整小於1：12.7。當面積比例調整至小於1：12.7時，可改善該第一電極之電流注入性能，且可取得注入該主動層126之電子與電洞的平衡，並因此該半導體裝置的電流注入性能可獲改善。例如，實例1中，第一面積僅約4.9%，故電流注入性能可減低。
再者，該水平方向上該半導體結構之最大剖面面積和該些凹口之面積的一比例可為1：0.16至1：0.246。當所述面積比例大於1：0.16，可充分取得該第一面積且因此第一電極之電流注入性能可獲改善。再者，當所述面積比例小於1：0.246，可取得該第二面積且因此電流注入性能可獲改善。
圖33係依據本發明之一第九實施例之一半導體裝置的一概念視圖，圖34係為圖33的一平面視圖。
參看圖33，上文所述之構造可適用一半導體結構120本身。該些凹口128可經設置達至該第一導電型半導體層124之一局部並通過該第二導電型半導體層127及該主動層126。
該第一電極142可設置在該凹口128之該上表面上且可電性連接該第一導電型半導體層124。該第二電極146可形成在該第二導電型半導體層127之下。該第二電極146可與該2-1導電型半導體層127a相接觸並電性相連。
與該第二電極146相接觸之該2-1導電型半導體層127a具有一平均10%到35%之鋁含量且因此可輕易執行歐姆連接。再者，當該2-1導電型半導體層127a之厚度從1nm到10nm，光吸收量可為少量。
當該第二電極146係為一金屬氧化物如ITO，該2-1導電型半導體層127a可與氧接觸。因此，設置於該2-1導電型半導體層127a之表面上的鋁可與氧反應而形成氧化鋁。此外，NO及如其類的氮化物，如Ga2O3的氧化物或諸如其類可經形成。
該第二電極焊墊166可設置於該半導體裝置之一個角落處。該第二電極焊墊166可具有一凹入的中央局部及其之一上表面可具有一凹 形局部與一凸形局部。一導線(未示)可連結至該第二電極焊墊166之該上表面的該凹形局部。因此，一連結區可被擴大且該第二電極焊墊166及該導線可更堅固地連結。
該第一絕緣層131可將該第一電極142自該主動層126與該第二導電型半導體層127電性隔絕。再者，該第一絕緣層131可將該第二電極146及該第二導電層150自該第一導電層165電性隔絕。
該半導體裝置可包括設置於其一邊緣處之一側反射部Z1。該側反射部Z1可藉在該厚度方向(一Y軸方向)突伸該第二導電層150，該第一導電層165及該基板170來形成。參看圖34，該側反射部Z1可沿該半導體裝置之該邊緣設置且可圍繞該半導體結構。
該側反射部Z1之該第二導電層150可比該主動層126更高地突伸以反射由該主動層126向上發射的光。因此，即使無一另外的反射層形成，導因於最外周圍處之橫向磁場模態(TM mode)而在水平方向上(一X軸方向)發射的光可朝上反射。
該側反射部Z1之傾角可從90度到145度。該傾角可為由該第二導電層150與一水平面(一XZ平面)形成的一角度。當該角度從90度到145度，反射向上朝該側表面移動之光的效率可減少。
圖35係依據本發明之一實施例之一半導體裝置封裝件的一概念視圖，圖36係依據本發明之一實施例之一半導體裝置封裝件的一平面視圖，以及圖37係示出圖36經修改後之一實例的視圖。
參看圖35，該半導體裝置封裝件可包括一本體2，其具有凹槽3形成於其中，一半導體裝置1，其設置於該本體2上及一對導線架5a與5b，其設置於該本體2上且電性連接該半導體裝置1。該半導體裝置1可包括上文述及的所有構造。
該本體2可包括反射紫外光的一材料或一塗層。該本體2可藉堆疊複數分層2a、2b、2c、2d與2e來形成。該複數分層2a、2b、2c、2d與2e可包括相同材料或是相異材料。
該凹槽3可形成為離開該半導體裝置以便成更寬，且一段差部3a可形成在該凹槽3的一傾斜表面上。
一光透層4可覆蓋該凹槽3。該光透層4可由玻璃製成但本發明並不受其限。該光透層4只要是可有效傳輸紫外光的一材料，並無特別限制。該凹槽3的一內部可為一空的空間。
參看圖36，該半導體裝置可設置在一第一導線架5a上且可藉一第二導線架5b及一導線與該第一導線架5a相連接。此例中，該第二導線架5b可設置為圍繞該第一導線架之側表面。
參看圖37，複數半導體裝置10a、10b、10c與10d可設置在半導體封裝件。此例中，該導線架可包括第一至第五導線架5a至5b。
一第一半導體裝置10a可設置在一第一導線架5a上且可藉一導線與一第二導線架5b相連接。一第二半導體裝置10b可設置在該第二導線架5b上且可藉一導線與一第三導線架5c相連接。一第三半導體裝置10c可設置在該第三導線架5c上且可藉一導線與一第四導線架5d相連接。一第四半導體裝置10d可設置在該第四導線架5d上且可藉一導線與一第五導線架5e相連接。
該半導體裝置可運用至各種類型之發光元件。例如，該些發光元件可為包括一滅菌裝置，一硬化裝置，一曝光裝置，一照明裝置，一顯示裝置以及一車燈。即，該半導體裝置可運用到設置來提供光源各種電子裝置。
該滅菌裝置可包括依據該實施例之該半導體裝置，用來消毒一所欲區域。該滅菌裝置可運用到家電產品，像是淨水器、冷氣機、電冰箱及諸如此類，但本發明不受限於此。即，該滅菌裝置可運用到各式需要滅菌的產品(例如，醫療器具)。
例如，該淨水器可包括依據該實施例之一滅菌裝置，用來消毒流動的水。該滅菌裝置可設置在水在其中流動之一噴嘴或是一出水口中且發出紫外光。此例中，該滅菌裝置可包括一防水結構。
該硬化裝置可包括依據該實施例之該半導體裝置，用來固化各種液體。該液體的概念可廣義的包括運用紫外光於其上而受固化的各種材料。例如，該硬化裝置可固化各種樹脂。或是該硬化裝置可使用於一修容產品，像是修剪指甲。
在該曝光裝置中，具有一所欲圖案之光罩可置放於經光阻塗覆的一試料上，該光阻係為與光反應的一材料，且該所欲圖案可藉運用紫外光轉成一光阻膜。例如，經嵌入成電子裝置的一主要部分之一半導體裝置、一印刷電路板或是一顯示面板可在一曝光製程中使用光蝕刻形成一精細電路圖案。
依據所述實施例，一垂直式發光元件的一良率可被改善。
再者，電流散佈性能高且因此可改善光輸出。
再者，一操作電壓可減小。
本發明的各種優勢與效用並不侷限於上文所述，且透過本發明之具體實施例的描述能更輕易地理解。
雖然本發明已參考其例示性實施例加以特定展示及描述，但應瞭解，可對其中進行形式及細節上的各種改變而不背離以下申請專利範圍之精神及範疇。舉例而言，可修改及實施該等實施例中所特定展示之每一組件。此外，與修改及應用相關之所有差異會被解釋為包括於如由所附申請專利範圍界定的本發明之範疇中。
120‧‧‧半導體結構
124‧‧‧第一導電型半導體層
126‧‧‧主動層
127‧‧‧第二導電型半導體層
127G‧‧‧第一表面
128‧‧‧凹口
131‧‧‧第一絕緣層
132‧‧‧第二絕緣層
142‧‧‧第一電極
143‧‧‧上表面
150‧‧‧第二導電層
160‧‧‧接合層
165‧‧‧第一導電層
166‧‧‧第二電極焊墊
170‧‧‧基板
180‧‧‧鈍化層
246‧‧‧第二電極

Claims (10)

  1. 一種半導體裝置，其包含：一半導體結構，其包含一第一導電型半導體層、一第二導電型半導體層、設置於該第一導電型半導體層與該第二導電型半導體層之間的一主動層以及設置達至該第一導電型半導體層之一局部並通過該第二導電型半導體層及該主動層的複數個凹口；多個第一電極，其設置在該些凹口中，且電性連接至該第一導電型半導體層；一第二電極，其電性連接至該第二導電型半導體層；及一光吸收層，其沿著該半導體結構之一邊緣來設置，其中該光吸收層與該第二電極同時設置在該半導體結構之一下表面上，且該光吸收層與該第二電極為同平面；其中該光吸收層之厚度介於15μm與100μm之間，該第二電極之厚度介於1μm與20μm之間，且該光吸收層比該第二電極厚。
  2. 如請求項1之半導體裝置，其中該光吸收層與該第二電極包括氧化銦錫(ITO)。
  3. 如請求項1之半導體裝置，其中該光吸收層之一寬度小於該半導體結構之一最外側至該第二電極之一最短距離。
  4. 如請求項1之半導體裝置，更包含：一第一導電層，其電性連接至該些第一電極；一第二導電層，其電性連接至該第二電極；及一導電型基板，其電性連接至該第一導電層。
  5. 如請求項4之半導體裝置，更包含：一第一絕緣層，其設置在該些凹口中，且用以將該第一導電層與該主動層及該第二導電層隔絕；及一第二絕緣層，其設置於該第一導電層與該第二導電層之間。
  6. 如請求項5之半導體裝置，其中該光吸收層設置於該第二導電型半導體層與該第一絕緣層之間。
  7. 如請求項1之半導體裝置，其中該主動層發射一紫外光波長範圍的光。
  8. 一種製造如請求項1之一半導體裝置的方法，其包含：在一基板上依序形成一主吸收層、一第一導電型半導體層、一主動層及一第二導電型半導體層來形成一半導體結構；在設置於該半導體結構之複數個晶片區之間的一通道層上形成一光吸收層；在該些晶片區與該通道層上形成多個電極；以及在該基板上施加一雷射光來分離該基板，其中該主吸收層與該光吸收層吸收該雷射光。
  9. 如請求項8所述之方法，其進一步包含該基板經分離後，藉由切割該通道層來分離該些晶片區，其中經分離之該些晶片區包括該光吸收層的一部份。
  10. 如請求項8所述之方法，其中形成該光吸收層包括：藉由蝕刻該通道層來形成一凹口與自該凹口之一底表面突出的一突部，且該突部圍繞該些晶片區。
TW107116933A 2017-05-18 2018-05-18 半導體裝置及其製造方法 TWI762642B (zh)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
??10-2017-0061751 2017-05-18
KR1020170061751A KR102402917B1 (ko) 2017-05-18 2017-05-18 반도체 소자
KR10-2017-0061751 2017-05-18
KR1020170063490A KR102388795B1 (ko) 2017-05-23 2017-05-23 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR10-2017-0063490 2017-05-23
??10-2017-0063490 2017-05-23
KR1020170078844A KR102299745B1 (ko) 2017-06-22 2017-06-22 반도체 소자
KR10-2017-0078844 2017-06-22
??10-2017-0078844 2017-06-22

Publications (2)

Publication Number Publication Date
TW201901985A TW201901985A (zh) 2019-01-01
TWI762642B true TWI762642B (zh) 2022-05-01

Family

ID=64274367

Family Applications (2)

Application Number Title Priority Date Filing Date
TW107116933A TWI762642B (zh) 2017-05-18 2018-05-18 半導體裝置及其製造方法
TW111110672A TWI790949B (zh) 2017-05-18 2018-05-18 半導體裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW111110672A TWI790949B (zh) 2017-05-18 2018-05-18 半導體裝置

Country Status (2)

Country Link
TW (2) TWI762642B (zh)
WO (1) WO2018212625A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230168398A1 (en) * 2020-04-22 2023-06-01 Westinghouse Electric Company Llc A fixed in-core detector design using sic schottky diodes configured with a high axial and radial sensor density and enhanced fission gamma measurement sensitivity
TWI815646B (zh) * 2022-09-07 2023-09-11 鴻海精密工業股份有限公司 半導體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20170024534A (ko) * 2015-08-25 2017-03-07 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101017395B1 (ko) * 2008-12-24 2011-02-28 서울옵토디바이스주식회사 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR100986523B1 (ko) * 2010-02-08 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5139576B1 (ja) * 2011-12-09 2013-02-06 株式会社東芝 半導体発光素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999798B1 (ko) * 2010-02-11 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR20170024534A (ko) * 2015-08-25 2017-03-07 엘지이노텍 주식회사 발광소자 및 이를 포함하는 발광소자 패키지

Also Published As

Publication number Publication date
TW202230831A (zh) 2022-08-01
WO2018212625A1 (ko) 2018-11-22
TWI790949B (zh) 2023-01-21
TW201901985A (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN109417111B (zh) 半导体器件
US10270007B2 (en) Light emitting diode, method for manufacturing the same, and light emitting device module having the same
US9368691B2 (en) Light emitting device and light emitting device package including the same
JP5767184B2 (ja) ワイヤボンディングのないウェーハ段階のｌｅｄ
US9412907B1 (en) Graded vias for LED chip P- and N- contacts
CN108140700B (zh) 发光器件
CN107210341B (zh) Led以及制造方法
US10892390B2 (en) Light-emitting element and light-emitting element package including the same
KR101362081B1 (ko) 발광 소자
US11961943B2 (en) Light emitting semiconductor device for enhancing light extraction efficiency
CN113169256A (zh) 用于发光二极管芯片的互连
CN115566116A (zh) 半导体器件和包括该半导体器件的半导体器件封装
TWI762642B (zh) 半導體裝置及其製造方法
JP2019511126A (ja) 発光素子およびこれを備えた発光モジュール
CN110199398B (zh) 半导体器件和包括该半导体器件的半导体器件封装
US8455882B2 (en) High efficiency LEDs
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR20200086488A (ko) 발광 소자
US11978839B2 (en) Light-emitting device
KR102402917B1 (ko) 반도체 소자
CN114864781A (zh) 半导体器件
KR102618112B1 (ko) 발광소자
US20210273136A1 (en) Semiconductor device
KR102413435B1 (ko) 발광 소자 및 이를 구비한 조명 장치
KR20200044467A (ko) 반도체 소자