JP2019033280A - 基板ウェハ上に形成された発光デバイスを分離する方法 - Google Patents

基板ウェハ上に形成された発光デバイスを分離する方法 Download PDF

Info

Publication number
JP2019033280A
JP2019033280A JP2018203388A JP2018203388A JP2019033280A JP 2019033280 A JP2019033280 A JP 2019033280A JP 2018203388 A JP2018203388 A JP 2018203388A JP 2018203388 A JP2018203388 A JP 2018203388A JP 2019033280 A JP2019033280 A JP 2019033280A
Authority
JP
Japan
Prior art keywords
growth substrate
substrate
notch
light emitting
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018203388A
Other languages
English (en)
Inventor
イリフスキー,フィリップ
Ilievski Filip
アントニユス マリア スウェーヘルス,ノルベルテュス
Antonius Maria Sweegers Norbertus
アントニユス マリア スウェーヘルス,ノルベルテュス
ヘンリー チョイ,クウォン−ヒン
Henry Choy Kwong-Hin
ヘンリー チョイ,クウォン−ヒン
サンベル,マルク アンドレ デ
Andre De Samber Marc
サンベル,マルク アンドレ デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of JP2019033280A publication Critical patent/JP2019033280A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Laser Beam Processing (AREA)
  • Dicing (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】基板上に成長された発光デバイスを分離する方法を提供する。【解決手段】サファイア基板10の第1の表面上に、n型領域とp型領域との間に配置された発光層を含んだ半導体構造を成長させることを含む。この半導体構造は複数のLED12に形成される。サファイア基板にノッチが形成される。これらノッチ54は、サファイア基板の第1の表面から延在し、サファイア基板の厚さ全体は貫かない。サファイア基板にノッチを形成した後に、サファイア基板の第2の表面からサファイア基板が薄化される。第2の表面は第1の表面の反対側である。【選択図】図11

Description

本発明は、基板ウェハ上に成長された発光デバイスを分離する方法に関する。
現在利用可能な最も効率的な光源の中に、発光ダイオード(LED)、共振器型(resonant cavity)発光ダイオード(RCLED)、垂直共振器面発光レーザ(VCSEL)及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、III−V族半導体、特に、III族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。典型的に、III族窒化物発光デバイスは、有機金属化学気相成長法(MOCVD)、分子線エピタキシー(MBE)又はその他のエピタキシャル技術により、サファイア、炭化シリコン(シリコンカーバイド)、III族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック(積層体)をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばSiでドープされた1つ以上のn型層と、該1つ以上のn型層上に形成された活性領域内の1つ以上の発光層と、活性領域上に形成された、例えばMgでドープされた1つ以上のp型層とを含んでいる。これらn型領域及びp型領域の上に、電気コンタクトが形成される。
一部のLEDにおいて、成長基板は、例えば半導体構造に機械的安定性を与えるために、最終的なデバイス構造の一部として残る。有意量の光が、成長基板の側面を通じて放たれ得る。基板からの側面光放射は、光の殆ど又は全てがデバイスの頂部から放たれることを必要とする又は好む用途では望ましくない。
特許文献1は、成長基板を薄くする方法を記載している。その要約によれば、その方法は、「サファイヤ基板の裏面を研削するサファイア基板研削工程と、サファイア基板にその裏面側からレーザビームを適用し、それにより、サファイア基板の内部に各ストリートに沿って変質層を形成する変質層形成工程と、変質層が形成された各ストリートに沿ってサファイア基板を破断するウェハ分割工程と」を含んでいる。
米国特許出願公開第2010/0267219号明細書
本発明の1つの目的は、基板内にノッチを形成し、そしてノッチを露出させるように基板を薄化することによって、基板上に成長された発光デバイスを分離する方法を提供することである。
本発明の実施形態に従った一方法は、基板上に成長された発光半導体構造を用意することを含む。基板は、正面側と、該正面側とは反対の裏面側とを有する。この基板にノッチが形成される。ノッチは、基板の正面側から基板の中まで延在する。基板にノッチを形成した後に、ノッチを露出させるように基板の裏面側が薄化される。
本発明の実施形態に従った一方法は、サファイア基板の第1の表面上に、n型領域とp型領域との間に配置された発光層を含んだ半導体構造を成長させることを含む。この半導体構造は複数のLEDに形成される。サファイア基板にクラックが形成される。これらクラックは、サファイア基板の第1の表面から延在し、サファイア基板の厚さ全体は貫かない。サファイア基板にクラックを形成した後に、サファイア基板の第2の表面からサファイア基板が薄化される。第2の表面は第1の表面の反対側である。
III族窒化物LEDの一例を示す図である。 LEDが基板上に形成されたウェハの一部を例示する図である。 ウェハをハンドリングテープに取り付けて基板を薄化した後の図2の構造を例示する図である。 基板をスクライブした後の図3の構造を例示する図である。 基板を薄化した後の図4の構造を例示する図である。 ハンドリングテープを引き延ばしてLEDを分離した後の図5の構造を例示する図である。 基板の一部に設けられたマスクを例示する図である。 基板内にノッチをエッチングした後の図7の構造を例示する図である。 マスクを剥離した後の図8の構造を例示する図である。 ノッチ形成された基板上にLEDを形成した後の図9の構造を例示する図である。 ウェハをハンドリングテープに取り付け且つ基板を薄化してLEDを分離した後の図10の構造を例示する図である。 部分的に形成されたLEDを含む基板の一部を例示する図である。 基板内にノッチを形成した後の図12の構造を例示する図である。 LEDを完成させた後の図13の構造を例示する図である。 ウェハをハンドリングテープに取り付け且つ基板を薄化してLEDを分離した後の図14の構造を例示する図である。 隣接するLED間にクラックが形成された、LEDが基板上に形成されたウェハの一部を例示する図である。 基板を薄化した後の図16の構造を例示する図である。
本発明の実施形態においては、サファイア又はその他の成長基板が、最終的なデバイス構造の一部として残るが、成長基板の側面からの光放射を抑制あるいは排除するように薄化される。本発明の実施形態においては、先ず、基板内のノッチ又はクラックであることが多いものである分離ゾーンを、基板の厚さの少なくとも一部を通して形成することによって、ウェハが部分的に分離される。その後、分離ゾーンに到達するまで基板を薄化することによって、ウェハが完全に分離される。本発明の実施形態は特に、例えば一部の自動車用途など、光の全て又はかなりの部分がデバイスの頂面から放射されることを必要とする用途に適している。
以下の例では、半導体発光デバイスは、青色光又はUV光を発するIII族窒化物LEDであるが、例えばレーザダイオードなどの、LED以外の半導体発光デバイスや、例えばその他のIII−V族材料、III族リン化物、III族ヒ化物、II−VI族材料、ZnO、又はSi系材料などの、その他の材料系からなる半導体発光デバイスが使用されてもよい。
図1は、本発明の実施形態で使用され得る単一のIII族窒化物LED12を例示している。如何なる好適な半導体発光デバイスが使用されてもよく、本発明の実施形態は、図1に例示されるデバイスに限定されない。図1のデバイスは、技術的に知られているように、成長基板10の一部上にIII族窒化物半導体構造を成長させることによって形成される。成長基板は、サファイアであることが多いが、例えばSiC、Si、GaN又は複合基板など、如何なる好適基板であってもよい。半導体構造は、n型領域とp型領域との間に挟まれた発光領域又は活性領域を含む。先ずn型領域14が成長され得る。n型領域16は、異なる組成及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、n型あるいは意図的にはドープされないものとし得るバッファ層若しくは核生成層などのプリパレーション層及び/又は成長基板の除去を容易にするように設計される層と、発光領域が効率的に発光するのに望ましい特定の光学特性、材料特性若しくは電気特性に合わせて設計されるn型、若しくはp型であってもよい、デバイス層とを含み得る。n型領域14の上に、発光領域又は活性領域16が成長される。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又はバリア層によって分離された複数の薄い若しくは厚い発光層を含んだマルチ量子井戸発光領域を含む。次いで、発光領域16の上に、p型領域18が成長され得る。n型領域14と同様に、p型領域18は、異なる組成、厚さ及びドーパント濃度の複数の層を含むことができ、該複数の層は、意図的にはドープされていない層又はn型層を含んでいてもよい。
成長後、p型領域の表面上にpコンタクト20が形成される。pコンタクト20は、しばしば、例えば反射メタル及びガードメタルなどの複数の導電層を含む。ガードメタルは、反射メタルのエレクトロマイグレーションを防止あるいは抑制し得る。反射メタルは銀であることが多いが、如何なる好適な1つ以上の材料が使用されてもよい。pコンタクト20を形成した後、nコンタクト22が上に形成されるn型領域14の部分を露出させるよう、pコンタクト20、p型領域18及び活性領域16の一部が除去される。nコンタクト22とpコンタクト20は、例えばシリコンの酸化物又はその他の好適材料などの誘電体で充填され得る間隙25(ハッチングして示す)によって、互いに電気的に分離(アイソレート)される。複数のnコンタクトビアが形成されてもよく、nコンタクト22及びpコンタクト20は、図1に例示される構成に限定されない。n及びpコンタクトは、技術的に知られているように、誘電体/金属スタックを有するボンドパッドを形成するように再分配されてもよい。
LED12への電気接続を形成するため、1つ以上のインターコネクト26及び28が、nコンタクト22及びpコンタクト20の上に形成され、あるいはそれらに電気的に接続される。図1では、インターコネクト26がnコンタクト22に電気的に接続されている。インターコネクト28がpコンタクト20に電気的に接続されている。インターコネクト26及び28は、誘電体層24(ハッチングして示す)及び間隙27によって、nコンタクト22及び20から電気的に分離されるとともに互いから電気的に分離される。インターコネクト26及び28は、例えば、はんだ、スタッドバンプ、金層、又はその他の好適構造とし得る。後述のように、多数の個々のLED12が、単一のウェハ上に形成され、その後、デバイスのウェハからダイシングされ得る。
以下の実施形態は、ウェハを個々のLED12へと分離することを示すが、記載される技術は、ウェハをLEDのグループへと分離するように使用されてもよい。以下の実施形態は、サファイア成長基板を参照するが、記載される技術は、如何なる好適基板にも適用され得る。
本発明の一実施形態を、図2、3、4、5、及び6に例示する。図2−6に例示する実施形態においては、基板10が薄化され、次いでスクライブされ、そして再び薄化される。
図2にて、幾つかのLED12の例示的なグループが基板10の上に形成される。例えば、LED12は、図1に例示したデバイス又はその他の好適デバイスとし得る。6個のLED12が図示されているが、単一の基板上に作製され得るLEDの個数への限定を表すものではなく、また、これらのLEDはグループにされる必要もない。図中のLEDは、単に、基板10の一部又は基板10の全体の上の“幾つかの”LEDの例である。
図3にて、ウェハハンドリングテープ34がLED12に貼り付けられる。成長基板10の厚さの一部30が、例えば研削などの機械的技術といった何らかの好適技術によって、残部32を残して除去される。基板10は、図4にて記述されるスクライビングに適合する厚さまで薄くされる。図2における薄化前の基板10の厚さは、例えば、一部の実施形態において300μm厚以上及び一部の実施形態において1500μm厚以下とし得るが、基板は一部の実施形態において1500μmより厚くてもよい。基板10の残部32は、例えば、一部の実施形態において300μm厚以下、一部の実施形態において275μm厚以下、そして、一部の実施形態において250μm厚以下とし得る。
図4にて、個々のLED12又はLED12のグループの間の領域38がスクライブされて、基板の残部32内にクラック(割れ目)又はノッチ(刻み目)40が形成される。クラック40は、基板32の厚みのうちLED12に非常に近い部分に局在する。クラック40は、基板の残部32を完全には貫かない。クラック40は、例えば、領域38内で基板32を通してレーザ36を光らせるレーザスクライビング、又は基板の内部にレーザを集束させることによって基板内に変質層を形成するステルスダイシングによって形成され得る。例えば、レーザスクライビングには、266nmと355nmとの間の波長を持つフェムト秒レーザを使用することができ、ステルスダイシングには、800nmと1100nmとの間の波長を持つレーザを使用し得る。
図5にて、次いで、図4で形成されたクラック40の頂部を露出させるように、サファイア基板10の残部32が薄化される。基板は、例えば研削などの機械的技術を含め、如何なる好適技術によって薄化されてもよい。残部32のうち除去される部分42の厚さは、一部の実施形態において100μm厚以上及び一部の実施形態において200μm厚以下とし得る。薄化後に残るクラック形成部44は、例えば、一部の実施形態において60μm厚以下、一部の実施形態において50μm厚以下、そして、一部の実施形態において40μm厚以下とし得る。薄化後に残るクラック形成部44は、一部の実施形態において、半導体構造を機械的に支持するのに十分な厚さである。図5に提示した薄化の後、クラック40の一部又は全てが、残存するクラック形成部44の厚さ全体を貫いて延在する。好ましくは、クラック40の全てが、残存するクラック形成部44の厚さ全体を貫いて延在する。
図6にて、テープ34が引き延ばされて、クラック40が形成された隙間46で個々のLED12又はLED12のグループが分離され得る。各LED12又は一群のLED12は、半導体構造の頂部に取り付けられた基板10(クラック形成部44)の小片を有する。クラック形成部44は、半導体構造を機械的に支持するのに十分な厚さであり得る。クラック形成部44は、滑らかなエッジ又は粗いエッジを有し得る。
他の一実施形態を、図7、8、9、10、及び11に例示する。図7−11に例示する実施形態においては、基板10がエッチングされ、次いで薄化される。
図7にて、マスク50が、サファイア基板10を覆って形成され、そして、後に基板が分離される領域とアライメントされた開口52を形成するようにパターニングされる。開口52は、単一のLEDのエッジ又はグループの複数のLEDのエッジに対応し得る。半導体構造は、開口52を形成する前又は後に、基板10上に成長され得る。半導体構造は、LED間の領域から半導体構造が除去されるようにパターニングされ得る。
図8にて、マスク50の開口52内で基板10にノッチ54を形成するように、サファイア基板10がエッチングされる。一部の実施形態において、ノッチ54は少なくとも1μmの深さである。一部の実施形態において、ノッチ54は少なくとも1μmの幅である。基板10は、例えばドライエッチング又はウェットエッチングなどの何らかの好適技術によってエッチングされる。
図9にて、マスク50が剥離され、領域52にノッチ54が形成された基板10が残される。
図7、8、及び9に例示したマスキング、エッチング、及び剥離の技術の代わりとして、一部の実施形態において、LED12の半導体構造を成長させる前に、エッチング以外の技術によって基板10内にノッチが形成される。例えば、ノッチ54は、上述のようなレーザスクライビング若しくはステルスダイシングによって、266nmと355nmとの間の波長を持つUVレーザを用いたレーザダイシングによって、あるいは例えばブレードを用いての機械的なダイシングによって形成されてもよい。これらの技術は、パターン形成されたマスクを使用してもよいが、最初に基板をマスキングすることを要しないものとし得る。
図10にて、ノッチ54間の領域にLED12が形成される。例えば、図1を参照して上述したようにエッチング及び金属層の形成によってコンタクト及びインターコネクトを形成することによって、基板10上に成長された半導体構造がLEDへと形成され得る。
図11にて、LED12がウェハハンドリングテープ34に接続される。基板10が、上述のように、何らかの好適技術によって薄化される。除去される基板10の部分56は、ノッチ54の一部又は全てを露出させて個々のLED12又はLEDのグループを分離するのに十分な厚さである。好ましくは、全てのノッチ54を露出させる。基板10の一部50は、各LED12又は一群のLEDに取り付けられたままである。部分50は、一部の実施形態において、LED12の半導体構造を機械的に支持するのに十分な厚さである。
他の一実施形態を、図12、13、14、及び15に例示する。図12−15に例示する実施形態においては、LEDが部分的に形成され、基板がノッチ形成され、LEDが完成され、次いで基板が薄化される。
図12にて、基板10上にLEDが部分的に形成される。例えば、LEDの半導体構造が基板10上に成長され得る。
図13にて、個々のLED間又はLEDのグループ間の領域52で基板10にノッチ54が形成される。ノッチ54は、例えばエッチング、ソーイング、又はレーザスクライビングを含め、如何なる好適技術によって形成されてもよい。
図14にて、例えば、図1を参照して上述したようにエッチング及び金属層の形成によってコンタクト及びインターコネクトを形成することによって、LED12が完成される。
図15にて、LED12がウェハハンドリングテープ34に接続される。基板10が、上述のように、何らかの好適技術によって薄化される。除去される基板10の部分56は、ノッチ54の一部又は全てを露出させて個々のLED12又はLEDのグループを分離するのに十分な厚さである。好ましくは、全てのノッチ54を露出させる。基板10の一部50は、各LED12又は一群のLEDに取り付けられたままである。部分50は、一部の実施形態において、LED12の半導体構造を機械的に支持するのに十分な厚さである。
他の一実施形態を、図16及び17に例示する。図16にて、基板10上にLED12が成長される。例えば、LED12は、図1に例示したデバイス又はその他の好適デバイスとし得る。個々のLED12又はLED12のグループの間の領域38が、基板10のLED12が上に形成されている側からレーザスクライブされる。このスクライビングは、基板10の厚さの一部にクラック又はノッチ40を形成する。クラック40は、基板の厚みのうちLED12に非常に近い部分に局在する。クラック40は、例えば、一部の実施形態において30μm以上の深さ及び一部の実施形態において100μm以下の深さとし得る。
そして、図7に示すように、LED12が、例えばフレーム、支持ウェハ、又はハンドリングテープなどの構造34にマウントされる。成長基板10の厚さの一部30が、例えば研削などの機械的技術などの何らかの好適技術によって除去される。薄化前の基板10の厚さは、例えば、300μmと2000μmとの間とし得る。一部の実施形態において、基板は、(図17に示す向きでの)クラック40の頂部の一部又は全てに到達する厚さを超えて薄化される。好ましくは、クラック40の頂部の全てに到達する。基板10の残部32は、一部の実施形態において、LED12の半導体構造を機械的に支持するのに十分な厚さである。
上述の技術によって形成される発光デバイスは、幾つかの利点を有し得る。基板の一部が最終的なデバイスに取り付けられたままであるので、壊れやすい半導体構造が該基板によって支持され、それにより、クラック形成による不具合の発生が抑制され、半導体構造を支持する高価で複雑な厚い金属インターコネクトの必要性が排除され、半導体構造を支持するアンダーフィル又はその他の構造の必要性が排除され得る。このデバイスははんだ実装されることができる。さらに、基板が薄くされているので、基板の厚さ全体が半導体構造に取り付けられたままのデバイスと比較して、基板の側面を通じて漏れ出る光の量が低減され得る。従って、上述の技術によって形成されるデバイスは、基板が感動対構造に取り付けられたままのデバイスに典型的に付随する効率上のペナルティを回避あるいは抑制し得る。
本発明を詳細に説明したが、当業者が認識するように、本開示を所与として、ここに記載の発明概念の精神を逸脱することなく、本発明に変更が為され得る。故に、本発明の範囲は、図示して説明した特定の実施形態に限定されるものではない。

Claims (10)

  1. 成長基板上に発光半導体構造を少なくとも部分的に形成し、前記発光半導体構造は、n型領域とp型領域との間に配置された発光層を有し、前記成長基板は、正面側と、該正面側とは反対の裏面側とを有し、前記発光半導体構造は前記正面側に成長され、
    前記成長基板上に前記発光半導体構造を少なくとも部分的に形成した後に、前記発光半導体構造内に、前記成長基板の前記正面側の部分を露出させる複数の開口を形成し、且つ、前記複数の開口内で露出された前記成長基板の前記正面側の部分にノッチを形成し、前記ノッチの各々が、前記成長基板の前記正面側から前記成長基板の中まで延在し、前記ノッチの各々が、互いに向かって傾斜して該ノッチの底で出会うそれぞれの面を持ち、
    前記成長基板に前記ノッチを形成した後に、前記成長基板上で前記発光半導体構造を処理することによって、前記成長基板上で複数のLEDを完成させ、
    前記成長基板上で前記複数のLEDを完成させた後に、前記成長基板の前記裏面側を薄化することで、前記ノッチを露出させて、前記完成されたLEDを分離する、
    ことを有する方法。
  2. 前記ノッチは、ドライエッチング及びウェットエッチングのうちの少なくとも一方を用いて形成される、請求項1に記載の方法。
  3. 前記成長基板にノッチを形成することは、前記成長基板内に前記ノッチをソーイングする又はレーザスクライビングすることを有する、請求項1に記載の方法。
  4. 前記成長基板はサファイアである、請求項1に記載の方法。
  5. 前記成長基板の前記裏面側を薄化することの後に、前記完成されたLEDの各々に前記成長基板の一部が取り付けられたままである、請求項1に記載の方法。
  6. 成長基板上に発光半導体構造を少なくとも部分的に形成し、前記発光半導体構造は、n型領域とp型領域との間に配置された発光層を有し、前記成長基板は、正面側と、該正面側とは反対の裏面側とを有し、前記発光半導体構造は前記正面側に成長され、
    前記成長基板上に前記発光半導体構造を少なくとも部分的に形成した後に、前記発光半導体構造内に、前記成長基板の前記正面側の部分を露出させる複数の開口を形成し、且つ、前記複数の開口内で露出された前記成長基板の前記正面側の部分にノッチを形成し、前記ノッチの各々が、前記成長基板の前記正面側から前記成長基板の中まで延在し、前記ノッチの各々がU次形状を持ち、
    前記成長基板に前記ノッチを形成した後に、前記成長基板上で前記発光半導体構造を処理することによって、前記成長基板上で複数のLEDを完成させ、
    前記成長基板上で前記複数のLEDを完成させた後に、前記成長基板の前記裏面側を薄化することで、前記ノッチを露出させて、前記完成されたLEDを分離する、
    ことを有する方法。
  7. 前記ノッチは、ドライエッチング及びウェットエッチングのうちの少なくとも一方を用いて形成される、請求項6に記載の方法。
  8. 前記成長基板にノッチを形成することは、前記成長基板内に前記ノッチをソーイングする又はレーザスクライビングすることを有する、請求項6に記載の方法。
  9. 前記成長基板はサファイアである、請求項6に記載の方法。
  10. 前記成長基板の前記裏面側を薄化することの後に、前記完成されたLEDの各々に前記成長基板の一部が取り付けられたままである、請求項6に記載の方法。
JP2018203388A 2013-07-22 2018-10-30 基板ウェハ上に形成された発光デバイスを分離する方法 Pending JP2019033280A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361856857P 2013-07-22 2013-07-22
US61/856,857 2013-07-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016528617A Division JP6429872B2 (ja) 2013-07-22 2014-07-02 基板ウェハ上に形成された発光デバイスを分離する方法

Publications (1)

Publication Number Publication Date
JP2019033280A true JP2019033280A (ja) 2019-02-28

Family

ID=51355579

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016528617A Active JP6429872B2 (ja) 2013-07-22 2014-07-02 基板ウェハ上に形成された発光デバイスを分離する方法
JP2018203388A Pending JP2019033280A (ja) 2013-07-22 2018-10-30 基板ウェハ上に形成された発光デバイスを分離する方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016528617A Active JP6429872B2 (ja) 2013-07-22 2014-07-02 基板ウェハ上に形成された発光デバイスを分離する方法

Country Status (7)

Country Link
US (3) US10079327B2 (ja)
EP (1) EP3025378B1 (ja)
JP (2) JP6429872B2 (ja)
KR (1) KR102231083B1 (ja)
CN (1) CN105556684B (ja)
TW (2) TWI680588B (ja)
WO (1) WO2015011583A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646392B2 (en) 2020-06-09 2023-05-09 Nichia Corporation Method of manufacturing light-emitting device

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
DE102015109413A1 (de) * 2015-06-12 2016-12-15 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von optoelektronischen Konversions-Halbleiterchips und Verbund von Konversions-Halbleiterchips
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
CN109075138A (zh) * 2016-04-29 2018-12-21 弗莱尔系统公司 分离和封装的方法
DE102016109720B4 (de) * 2016-05-25 2023-06-22 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
JP6981800B2 (ja) 2017-07-28 2021-12-17 浜松ホトニクス株式会社 積層型素子の製造方法
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
WO2019028314A1 (en) 2017-08-03 2019-02-07 Cree, Inc. HIGH DENSITY PIXELIZED LED CHIPS AND NETWORK DEVICES AND METHODS OF MANUFACTURE
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
DE102018111227A1 (de) * 2018-05-09 2019-11-14 Osram Opto Semiconductors Gmbh Verfahren zum Durchtrennen eines epitaktisch gewachsenen Halbleiterkörpers und Halbleiterchip
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
KR20210020683A (ko) * 2019-08-16 2021-02-24 삼성전자주식회사 반도체 기판 및 이의 절단 방법
WO2021087109A1 (en) 2019-10-29 2021-05-06 Cree, Inc. Texturing for high density pixelated-led chips
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
CN112967990B (zh) * 2020-11-23 2023-02-24 重庆康佳光电技术研究院有限公司 芯片处理方法、led芯片及显示装置
CN112701051A (zh) * 2020-12-25 2021-04-23 江苏中科智芯集成科技有限公司 一种高效散热的扇出型封装结构及其方法
CN113228310A (zh) * 2020-12-30 2021-08-06 泉州三安半导体科技有限公司 一种半导体发光元件及其制备方法
CN114141914B (zh) * 2021-12-01 2023-05-23 东莞市中麒光电技术有限公司 衬底剥离方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007929A (ja) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd 半導体チップとその製造方法
JP2004221536A (ja) * 2002-12-24 2004-08-05 Nanotemu:Kk 発光素子の製造方法および発光素子
JP2006024914A (ja) * 2004-06-11 2006-01-26 Showa Denko Kk 化合物半導体素子ウェハーの製造方法
US20090321748A1 (en) * 2006-09-25 2009-12-31 Lg Innotek Co., Ltd Light emitting diode and method for manufacturing the same
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518079B2 (en) * 2000-12-20 2003-02-11 Lumileds Lighting, U.S., Llc Separation method for gallium nitride devices on lattice-mismatched substrates
US6576488B2 (en) * 2001-06-11 2003-06-10 Lumileds Lighting U.S., Llc Using electrophoresis to produce a conformally coated phosphor-converted light emitting semiconductor
ATE534142T1 (de) 2002-03-12 2011-12-15 Hamamatsu Photonics Kk Verfahren zum auftrennen eines substrats
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
CN1241253C (zh) * 2002-06-24 2006-02-08 丰田合成株式会社 半导体元件的制造方法
JP2004165227A (ja) * 2002-11-08 2004-06-10 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
WO2005091388A1 (en) * 2004-03-18 2005-09-29 Matsushita Electric Industrial Co., Ltd. Nitride based led with a p-type injection region
JP2006173179A (ja) * 2004-12-13 2006-06-29 Toshiba Corp 半導体装置の製造方法
CN100433261C (zh) * 2005-03-18 2008-11-12 夏普株式会社 氮化物半导体器件制造方法
JP4818732B2 (ja) 2005-03-18 2011-11-16 シャープ株式会社 窒化物半導体素子の製造方法
JP5016808B2 (ja) 2005-11-08 2012-09-05 ローム株式会社 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2007173465A (ja) * 2005-12-21 2007-07-05 Rohm Co Ltd 窒化物半導体発光素子の製造方法
US8232564B2 (en) 2007-01-22 2012-07-31 Cree, Inc. Wafer level phosphor coating technique for warm light emitting diodes
US9159888B2 (en) * 2007-01-22 2015-10-13 Cree, Inc. Wafer level phosphor coating method and devices fabricated utilizing method
CN100580905C (zh) 2007-04-20 2010-01-13 晶能光电(江西)有限公司 获得在分割衬底上制造的半导体器件的高质量边界的方法
KR20100020936A (ko) * 2007-07-12 2010-02-23 라티스 파워(지앙시) 코포레이션 파티션화된 기판 상에 제작되는 반도체 소자용 고품질 경계부 형성 방법
JP2009032795A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体発光素子の製造方法
US8222064B2 (en) 2007-08-10 2012-07-17 Hong Kong Applied Science and Technology Research Institute Company Limited Vertical light emitting diode device structure and method of fabricating the same
KR101235617B1 (ko) 2007-10-16 2013-02-28 미쓰보시 다이야몬도 고교 가부시키가이샤 취성 재료 기판의 u자 형상 홈 가공 방법 및 이것을 사용한 제거 가공 방법 및 도려내기 가공 방법 및 모따기 방법
JP2010171371A (ja) * 2008-12-26 2010-08-05 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体素子の製造方法
US8324083B2 (en) 2008-09-30 2012-12-04 Toyoda Gosei Co., Ltd. Method for producing group III nitride compound semiconductor element
JP4386142B2 (ja) * 2009-01-23 2009-12-16 三菱化学株式会社 窒化物系半導体素子の製造方法
JP5307612B2 (ja) 2009-04-20 2013-10-02 株式会社ディスコ 光デバイスウエーハの加工方法
CN101930942A (zh) * 2009-06-24 2010-12-29 宇威光电股份有限公司 半导体晶圆的切割方法
JP2011040564A (ja) 2009-08-11 2011-02-24 Toshiba Corp 半導体素子の製造方法および製造装置
JP2011171327A (ja) * 2010-02-16 2011-09-01 Toshiba Corp 発光素子およびその製造方法、並びに発光装置
CN102569543B (zh) * 2010-12-30 2015-09-02 比亚迪股份有限公司 一种发光二极管芯片的制作方法
JP2012184144A (ja) 2011-03-07 2012-09-27 Tokuyama Corp 窒化ガリウム結晶積層基板及びその製造方法
KR20130012376A (ko) * 2011-07-25 2013-02-04 삼성전자주식회사 반도체 발광소자 제조방법
JP5856437B2 (ja) * 2011-10-28 2016-02-09 ヤンマー株式会社 移動栽培装置
US20130140592A1 (en) * 2011-12-01 2013-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Light emitting diode with improved light extraction efficiency and methods of manufacturing same
JP6027027B2 (ja) 2011-12-21 2016-11-16 ビービーエスエイ リミテッドBBSA Limited 半導体素子およびその製造方法ならびに半導体素子結合体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007929A (ja) * 2001-06-27 2003-01-10 Nichia Chem Ind Ltd 半導体チップとその製造方法
JP2004221536A (ja) * 2002-12-24 2004-08-05 Nanotemu:Kk 発光素子の製造方法および発光素子
JP2006024914A (ja) * 2004-06-11 2006-01-26 Showa Denko Kk 化合物半導体素子ウェハーの製造方法
US20090321748A1 (en) * 2006-09-25 2009-12-31 Lg Innotek Co., Ltd Light emitting diode and method for manufacturing the same
JP2011071272A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 半導体発光装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11646392B2 (en) 2020-06-09 2023-05-09 Nichia Corporation Method of manufacturing light-emitting device

Also Published As

Publication number Publication date
TW201511330A (zh) 2015-03-16
EP3025378A1 (en) 2016-06-01
KR20160034987A (ko) 2016-03-30
TW202006969A (zh) 2020-02-01
US20190103508A1 (en) 2019-04-04
US20160163916A1 (en) 2016-06-09
US10079327B2 (en) 2018-09-18
EP3025378B1 (en) 2020-05-06
CN105556684B (zh) 2019-10-18
JP2016533029A (ja) 2016-10-20
TWI726494B (zh) 2021-05-01
US11038082B2 (en) 2021-06-15
JP6429872B2 (ja) 2018-11-28
US20200235259A1 (en) 2020-07-23
CN105556684A (zh) 2016-05-04
US11038081B2 (en) 2021-06-15
KR102231083B1 (ko) 2021-03-23
WO2015011583A1 (en) 2015-01-29
TWI680588B (zh) 2019-12-21

Similar Documents

Publication Publication Date Title
US11038082B2 (en) Method of separating light emitting devices formed on a substrate wafer
JP2019192946A (ja) トップエミッション型半導体発光デバイス
TWI607583B (zh) 半導體裝置製造方法
JP5074396B2 (ja) 半導体ウエハの横方向分断のための方法及びオプトエレクトロニクス構成素子
TW201608739A (zh) 具有小光源尺寸之波長經轉換之發光裝置
JP2019004164A (ja) シリコン基板上に成長される発光デバイス
JP6628727B2 (ja) 加工されたサブストレートを用いた半導体発光デバイス及びその製造方法
JP7041338B2 (ja) 発光装置の製造方法
JP6865583B2 (ja) 半導体デバイスのウェハーのスクライビング
US20150140711A1 (en) Method of separating a wafer of semiconductor devices
KR20100057371A (ko) 수직형 질화물계 발광소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20191226

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201207

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210518