JPWO2014115830A1 - 半導体発光素子の製造方法 - Google Patents

半導体発光素子の製造方法 Download PDF

Info

Publication number
JPWO2014115830A1
JPWO2014115830A1 JP2014558626A JP2014558626A JPWO2014115830A1 JP WO2014115830 A1 JPWO2014115830 A1 JP WO2014115830A1 JP 2014558626 A JP2014558626 A JP 2014558626A JP 2014558626 A JP2014558626 A JP 2014558626A JP WO2014115830 A1 JPWO2014115830 A1 JP WO2014115830A1
Authority
JP
Japan
Prior art keywords
sapphire substrate
layer
buffer layer
light emitting
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2014558626A
Other languages
English (en)
Inventor
敦志 鈴木
敦志 鈴木
宏一 難波江
宏一 難波江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EL Seed Corp
Original Assignee
EL Seed Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EL Seed Corp filed Critical EL Seed Corp
Publication of JPWO2014115830A1 publication Critical patent/JPWO2014115830A1/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Abstract

凸部又は凹部が形成されたサファイア基板上に成長したIII族窒化物半導体を、サファイア基板から的確に剥離することができる半導体発光素子の製造方法を提供する。半導体発光素子を製造するにあたり、サファイア基板の表面の平坦部に、周期的な凹部又は凸部を形成する工程と、サファイア基板の平坦部、及び、凹部又は凸部にIII族窒化物半導体からなるバッファ層を形成する工程と、サファイア基板に熱処理を施し、凹部又は凸部からバッファ層の少なくとも一部を除去し、平坦部上にバッファ層を残留させる工程と、凹部又は凸部を埋めるように、平坦部上のバッファ層からIII族窒化物半導体を成長させる工程と、サファイア基板の裏面に支持基板を貼り付ける工程と、サファイア基板の平坦部上のバッファ層にレーザのエネルギーを吸収させ、III族窒化物半導体をサファイア基板から剥離させる工程と、を含むようにした。

Description

本発明は、半導体発光素子の製造方法に関する。
低温堆積緩衝層技術、p型伝導性制御、n型伝導性制御、高効率発光層の作製法等の基幹技術の積み重ねにより、高輝度の青色、緑色、白色等の発光ダイオードが既に実用化されている。現在、発光ダイオードにおいては、半導体の屈折率が基板、空気等の屈折率よりも大きく、発光層から発せられた光の多くの部分が全反射もしくはフレネル反射により発光ダイオードの外部に取り出せないため、光取り出し効率の向上が課題となっている。
この課題を解決するために、半導体表面に数ミクロン周期の凹凸加工を施した構造が提案されている(例えば、非特許文献1参照)。半導体表面の光取り出し側に凹凸構造を設けると、光散乱の効果により全反射は消失し、比較的広い放射角にわたって50%程度の透過率を得ることができ、光取り出し効率を50%程度まで向上させることができる。
さらに、凹凸構造の周期を発光ダイオードの光学波長の2倍以下まで小さくし、光取り出し効率を向上させることも提案されている(例えば、特許文献1参照)。この場合、数ミクロン周期の凹凸構造とは光取り出しのメカニズムが異なり、光の波動性が顕在化して、屈折率の境界が消失してフレネル反射が抑制される。このような構造は、フォトニック結晶や、モスアイ構造と呼ばれており、光取り出し効率を50%程度までは向上させることができる。
さらにまた、凹凸構造の周期を光のコヒーレント長より小さくし、回折作用を利用して光を取り出すことが、本願発明者らにより提案されている(例えば、特許文献2参照)。特許文献2には、サファイア基板の表面上に形成され発光層を含むIII族窒化物半導体と、サファイア基板の表面側に形成され発光層から発せられる光が入射し当該光の光学波長より大きく当該光のコヒーレント長より小さい周期で凹部又は凸部が形成された回折面と、基板の裏面側に形成され回折面にて回折した光を反射して回折面へ再入射させるAl反射膜と、を備える半導体発光素子が記載されている。この半導体発光素子によれば、回折作用により透過した光を回折面に再入射させて、回折面にて再び回折作用を利用して透過させることにより、複数のモードで光を素子外部へ取り出すことができる。
ところで、サファイア基板上にIII族窒化物半導体を形成し、導電性の支持基板をIII族窒化物半導体のサファイア基板と反対側に貼り付けた後、サファイア基板を剥離する発光素子の製造方法が知られている(例えば、特許文献3参照)。特許文献3に記載の製造方法では、凸部を有するサファイア基板上にIII族窒化物半導体を成長させた後、レーザリフトオフ等によりIII族窒化物半導体からサファイア基板を剥離している。これにより、III族窒化物半導体の表面に凹凸が形成された状態となる。
特開2005−354020号公報 国際公開第2011/027679号 特開2012−234853号公報
Japanese Journal of Applied Physics Vol.41, 2004, L1431
しかしながら、特許文献3に記載の方法では、サファイア基板上に一様にIII族窒化物半導体を成長させているため、III族窒化物半導体における転位密度やレーザ光の吸収係数は、サファイア基板の平坦部上であっても凸部上であってもさほど変わらない。従って、レーザ光が平坦部上のみならず凸部上でも吸収され、基板剥離時に凹凸形状が損なわれるという問題点があった。
本発明は、前記事情に鑑みてなされたものであり、その目的とするところは、凸部又は凹部が形成されたサファイア基板上に成長したIII族窒化物半導体を、サファイア基板から的確に剥離することができる半導体発光素子の製造方法を提供することにある。
本発明によれば、サファイア基板の表面の平坦部に、周期的な凹部又は凸部を形成する周期構造形成工程と、前記サファイア基板の前記平坦部、及び、前記凹部又は前記凸部にIII族窒化物半導体からなるバッファ層を形成するバッファ層形成工程と、前記サファイア基板に熱処理を施し、前記凹部又は前記凸部から前記バッファ層の少なくとも一部を除去し、前記平坦部上に前記バッファ層を残留させるバッファ層一部除去工程と、前記凹部又は凸部を埋めるように、前記平坦部上の前記バッファ層からIII族窒化物半導体を成長させる半導体層形成工程と、前記サファイア基板の裏面に支持基板を貼り付ける支持基板貼付工程と、前記サファイア基板の前記平坦部上の前記バッファ層にレーザのエネルギーを吸収させ、前記III族窒化物半導体を前記サファイア基板から剥離させるレーザリフトオフ工程と、を含む半導体発光素子の製造方法が提供される。
上記半導体発光素子の製造方法において、前記サファイア基板の表面の平坦部は、c面であってもよい。
上記半導体発光素子の製造方法において、前記凹部又は前記凸部が、c面を有しなくともよい。
上記半導体発光素子の製造方法において、前記凹部又は凸部の間隔は、1μm未満であってもよい。
上記半導体発光素子の製造方法において、前記凹部の深さ又は凸部の高さは、100nm以上1μm未満であってもよい。
本発明によれば、凸部又は凹部が形成されたサファイア基板上に成長したIII族窒化物半導体を、サファイア基板から的確に剥離することができる。
図1は、本発明の一実施形態を示す半導体発光素子の模式断面図である。 図2はサファイア基板を示し、(a)が模式斜視図、(b)がA−A断面を示す模式説明図、(c)が模式拡大説明図である。 図3は、プラズマエッチング装置の概略説明図である。 図4は、サファイア基板における周期構造形成工程を示すフローチャートである。 図5Aはサファイア基板及びマスク層のエッチング方法の過程を示し、(a)は加工前のサファイア基板を示し、(b)はサファイア上にマスク層を形成した状態を示し、(c)はマスク層上にレジスト膜を形成した状態を示し、(d)はレジスト膜にモールドを接触させた状態を示し、(e)はレジスト膜にパターンが形成された状態を示す。 図5Bはサファイア基板及びマスク層のエッチング方法の過程を示し、(f)はレジスト膜の残膜を除去した状態を示し、(g)はレジスト膜を変質させた状態を示し、(h)はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、(i)はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。 図5Cはサファイア基板及びマスク層のエッチング方法の過程を示し、(j)はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、(k)はサファイア基板から残ったマスク層を除去した状態を示し、(l)はサファイア基板にウェットエッチングを施した状態を示す。 図6は、発光素子の製造方法を示すフローチャートである。 図7は、発光素子の製造方法の過程を示し、(a)はサファイア基板にバッファ層を形成した状態を示し、(b)はバッファ層の一部を除去した状態を示し、(c)は残留したバッファ層を核として下地層を形成した状態を示す。 図8は発光素子の製造方法の過程を示し、(a)はサファイア基板に半導体積層部を形成した状態を示し、(b)は半導体積層部にバリアメタル層を形成した状態を示し、(c)はサファイア基板に支持基板を貼り付ける状態を示す。 図9は、サファイア基板に支持基板が貼り付けられた接合体の模式断面図である。 図10は、レーザ照射装置の概略説明図である。 図11は、バッファ層に焦点を合わせてレーザを照射する説明図である。 図12は、レーザリフトオフによりサファイア基板を剥離した状態を示す説明図である。 図13は、変形例を示すものであって、サファイア基板を示し、(a)が模式斜視図、(b)がA−A断面を示す模式説明図である。 図14は、変形例を示す半導体発光素子の模式断面図である。
図1から図12は本発明の一実施形態を示すものであり、図1は半導体発光素子の模式断面図である。
図1に示すように、発光素子1は、支持基板2上に、第1のバリアメタル層3、接着材8、第2のバリアメタル層4、III族窒化物半導体からなる半導体積層部5、III族窒化物半導体からなる下地層6、n側電極7が、支持基板2側からこの順で形成されたものである。支持基板2の裏面にはp側電極9が形成されている。半導体積層部5は、p型GaN層51、多重量子井戸活性層52、n型GaN層53を、支持基板2側からこの順で有している。この発光素子1は、サファイア基板100と支持基板2とを接合した後、サファイア基板100をレーザリフトオフ法により除去して製造される。
図2は成長基板用のサファイア基板を示し、(a)が模式斜視図、(b)がA−A断面を示す模式説明図、(c)が模式拡大説明図である。
この発光素子1を製造するにあたり、まず、III族窒化物半導体を成長させる成長基板としてサファイア基板100を準備する。図2(a)及び(b)に示すように、サファイア基板100は、窒化物半導体が成長されるc面({0001})を表面側に有している。表面には、このc面が露出している平坦部101と、平坦部101に周期的に形成された複数の凸部102と、が形成され、光の回折作用を得ることができる。各凸部102の表面にはc面が露出していない。各凸部102の形状は、円錐、多角錐等の錐状の他、錐の上部を切り落とした円錐台、多角錐台等の錐台状とすることができる。本実施形態においては、各凸部102は円錐台状に形成された後、エッチングにより上部が丸められている。
図2(a)に示すように、平面視にて、各凸部102の中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。尚、ここでいう周期とは、隣接する凸部102における高さのピーク位置の距離をいう。
本実施形態においては、図2(c)に示すように、各凸部102は、平坦部101から上方へ伸びる側面103と、側面103の上端から凸部102の中心側へ湾曲して伸びる湾曲部104とを有する。後述するように、湾曲部104は、凸部102のウェットエッチングにより形成される。ウェットエッチング前、凸部102は、側面103と平坦な上面の会合部により角が形成された状態となっている。この状態の凸部102にウェットエッチングを施すことにより、平坦な上面が消失して凸部102の上側全体が湾曲部104となる。本実施形態においては、具体的に、各凸部102は、基端部の直径が380nmであり、高さは350nmとなっている。尚、各凸部102の高さが100nm以上でないと、十分な回折作用を得ることができないおそれがある。サファイア基板100の表面は、各凸部102の他は平坦部101となっており、半導体の横方向成長が助長されるようになっている。
ここで、図3から図5Cを参照してサファイア基板100の作製方法について説明する。図3は、サファイア基板を加工するためのプラズマエッチング装置の概略説明図である。
図3に示すように、プラズマエッチング装置200は、誘導結合型(ICP)であり、サファイア基板100を保持する平板状の基板保持台201と、基板保持台201を収容する容器202と、容器202の上方に石英板205を介して設けられたコイル203と、基板保持台201に接続された電源204と、を有している。コイル203は立体渦巻形のコイルであり、コイル中央から高周波電力を供給し、コイル外周の末端が接地されている。エッチング対象のサファイア基板100は直接或いは搬送用トレーを介して基板保持台201に載置される。基板保持台201にはサファイア基板100を冷却するための冷却機構が内蔵されており、冷却機構は冷却制御部206によって制御される。容器202は供給ポートを有し、Oガス、Arガス等の各種ガスが供給可能となっている。
このプラズマエッチング装置200でエッチングを行うにあたっては、基板保持台201にサファイア基板100を載置した後、容器202内の空気を排出して減圧状態とする。そして、容器202内に所定の処理ガスを供給し、容器202内のガス圧力を調整する。その後、コイル203及び基板保持台201に高出力の高周波電力を所定時間供給して、反応ガスのプラズマ207を生成させる。このプラズマ207によってサファイア基板100のエッチングを行う。
次いで、図4、図5A、図5B及び図5Cを参照して、プラズマエッチング装置200を用いたエッチング方法について説明する。
図4は、サファイア基板100における周期構造形成工程を示すフローチャートである。図4に示すように、サファイア基板100の表面の平坦部101に周期的な凸部102を形成する周期構造形成工程は、マスク層形成工程S1と、レジスト膜形成工程S2と、パターン形成工程S3と、残膜除去工程S4と、レジスト変質工程S5と、マスク層のエッチング工程S6と、サファイア基板のエッチング工程S7と、マスク層除去工程S8と、湾曲部形成工程S9と、を含んでいる。
図5Aはサファイア基板及びマスク層のエッチング方法の過程を示し、(a)は加工前のサファイア基板を示し、(b)はサファイア基板上にマスク層を形成した状態を示し、(c)はマスク層上にレジスト膜を形成した状態を示し、(d)はレジスト膜にモールドを接触させた状態を示し、(e)はレジスト膜にパターンが形成された状態を示す。
図5Bはサファイア基板及びマスク層のエッチング方法の過程を示し、(f)はレジスト膜の残膜を除去した状態を示し、(g)はレジスト膜を変質させた状態を示し、(h)はレジスト膜をマスクとしてマスク層をエッチングした状態を示し、(i)はマスク層をマスクとしてサファイア基板をエッチングした状態を示す。尚、変質後のレジスト膜は、図中、塗りつぶすことで表現している。
図5Cはサファイア基板及びマスク層のエッチング方法の過程を示し、(j)はマスク層をマスクとしてサファイア基板をさらにエッチングした状態を示し、(k)はサファイア基板から残ったマスク層を除去した状態を示し、(l)はサファイア基板にウェットエッチングを施した状態を示す。
まず、図5A(a)に示すように、加工前のサファイア基板100を準備する。エッチングに先立って、サファイア基板100を所定の洗浄液で洗浄しておく。
次いで、図5A(b)に示すように、サファイア基板100にマスク層130を形成する(マスク層形成工程:S1)。本実施形態においては、マスク層130は、サファイア基板100上のSiO層131と、SiO層131上のNi層132と、を有している。各層131,132の厚さは任意であるが、例えばSiO層を1nm以上100nm以下、Ni層132を1nm以上100nm以下とすることができる。尚、マスク層130は、単層とすることもできる。マスク層130は、スパッタリング法、真空蒸着法、CVD法等により形成される。
次に、図5A(c)に示すように、マスク層130上にレジスト膜140を形成する(レジスト膜形成工程:S2)。本実施形態においては、レジスト膜140として熱可塑性樹脂が用いられ、スピンコート法により均一な厚さに形成される。レジスト膜140は、例えばエポキシ系樹脂からなり、厚さが例えば100nm以上300nm以下である。尚、レジスト膜140として、光硬化性樹脂を用いることもできる。
そして、レジスト膜140をサファイア基板100ごと加熱して軟化させ、図5A(d)に示すように、モールド150でレジスト膜140をプレスする。モールド150の接触面には凹凸構造151が形成されており、レジスト膜140が凹凸構造151に沿って変形する。
この後、プレス状態を保ったまま、レジスト膜140をサファイア基板100ごと冷却して硬化させる。そして、モールド150をレジスト膜140から離隔することにより、図5A(e)に示すように、レジスト膜140に凹凸構造141が転写される(パターン形成工程:S3)。ここで、凹凸構造141の周期は1μm未満となっている。本実施形態においては、凹凸構造141の周期は460nmである。また、本実施形態においては、凹凸構造141の凸部143の直径は100nm以上300nm以下となっており、例えば230nmである。また、凸部143の高さは100nm以上300nm以下となっており、例えば250nmである。この状態で、レジスト膜140の凹部には残膜142が形成されている。
以上のようにレジスト膜140が形成されたサファイア基板100を、プラズマエッチング装置200の基板保持台201に取り付ける。そして、例えばプラズマアッシングにより残膜142を取り除いて、図5B(f)に示すように被加工材であるマスク層130を露出させる(残膜除去工程:S4)。本実施形態においては、プラズマアッシングの処理ガスとしてOガスが用いられる。このとき、レジスト膜140の凸部143もアッシングの影響を受け、凸部143の側面44は、マスク層130の表面に対して垂直でなく、所定の角度だけ傾斜する。
そして、図5B(g)に示すようにレジスト膜140を変質用条件にてプラズマに曝して、レジスト膜140を変質させてエッチング選択比を高くする(レジスト変質工程:S5)。本実施形態においては、レジスト膜140の変質用の処理ガスとして、Arガスが用いられる。また、本実施形態においては、変質用条件として、プラズマをサファイア基板100側に誘導するための電源204のバイアス出力が、後述のエッチング用条件よりも低くなるよう設定される。
この後、エッチング用条件にてプラズマに曝し、エッチング選択比が高くなったレジスト膜140をマスクとして被加工材としてのマスク層130のエッチングを行う(マスク層のエッチング工程:S6)。本実施形態においては、レジスト膜140のエッチング用の処理ガスとして、Arガスが用いられる。これにより、図5B(h)に示すように、マスク層130にパターン133が形成される。
ここで、変質用条件とエッチング用条件について、処理ガス、アンテナ出力、バイアス出力等を適宜に変更できるが、本実施形態のように同一の処理ガスを用いてバイアス出力を変えることが好ましい。具体的に、変質用条件について、処理ガスをArガスとし、コイル203のアンテナ出力を350W、電源204のバイアス出力50Wとすると、レジスト膜140の硬化が観察された。そして、エッチング用条件について、処理ガスをArガスとし、コイル203のアンテナ出力を350W、電源204のバイアス出力を100Wとすると、マスク層130のエッチングが観察された。尚、エッチング用条件に対してバイアス出力を低くする他、アンテナ出力を低くしたり、ガス流量を少なくしても、レジストの硬化が可能である。
次に、図5B(i)に示すように、マスク層130をマスクとして、サファイア基板100のエッチングを行う(サファイア基板のエッチング工程:S7)。本実施形態においては、マスク層130上にレジスト膜140が残った状態でエッチングが行われる。また、処理ガスとしてBClガス等の塩素系ガスを用いたプラズマエッチングが行われる。
そして、図5C(j)に示すように、エッチングが進行していくと、サファイア基板100に凸部102が形成される。凸部102の高さは1μm未満である。本実施形態においては、凹凸構造の高さは、350nmである。尚、凹凸構造の高さを350nmより大きくすることもできる。ここで、凹凸構造の高さが、例えば300nmのように比較的浅くするのならば、図5B(i)に示すように、レジスト膜140が残留した状態でエッチングを終了しても差し支えない。
本実施形態においては、マスク層130のSiO層131により、サイドエッチングが助長されて、凸部102の側面103が傾斜している。また、レジスト膜140の側面143の傾斜角によっても、サイドエッチングの状態を制御することができる。尚、マスク層130をNi層132の単層とすれば、凸部102の側面103を主面に対してほぼ垂直にすることができる。
この後、図5C(k)に示すように、所定の剥離液を用いてサファイア基板100上に残ったマスク層130を除去する(マスク層除去工程:S8)。本実施形態においては、高温の硝酸を用いることでNi層132を除去した後、フッ化水素酸を用いてSiO層131を除去する。尚、レジスト膜140がマスク層130上に残留していても、高温の硝酸でNi層132とともに除去することができるが、レジスト膜140の残留量が多い場合はOアッシングにより予めレジスト膜140を除去しておくことが好ましい。
そして、図5C(l)に示すように、ウェットエッチングにより凸部102の角を除去して湾曲部を形成する(湾曲部形成工程:S9)。ここで、エッチング液は任意であるが、例えば170℃程度に加温したリン酸水溶液、いわゆる“熱リン酸”を用いることができる。以上の工程を経て、表面に凹凸構造を有するサファイア基板100が作製される。
このサファイア基板100のエッチング方法によれば、レジスト膜140をプラズマに曝して変質させたので、マスク層130とレジスト膜140のエッチングの選択比を高くすることができる。これにより、マスク層130に対して微細で深い形状の加工を施しやすくなり、微細な形状のマスク層130を十分に厚く形成することができる。
また、プラズマエッチング装置200により、レジスト膜140の変質と、マスク層130のエッチングとを連続的に行うことができ、工数が著しく増大することもない。本実施形態においては、電源204のバイアス出力を変化させることにより、レジスト膜140の変質とマスク層130のエッチングとを行っており、簡単容易にレジスト膜140の選択比を高くすることができる。
さらに、十分に厚いマスク層130をマスクとして、サファイア基板100のエッチングを行うようにしたので、サファイア基板100に対して微細で深い形状の加工を施しやすくなる。特に、サファイア基板において、周期が1μm以下で深さが300nm以上の凹凸構造を形成することは、マスク層が形成された基板上にレジスト膜を形成し、レジスト膜を利用してマスク層のエッチングを行うエッチング方法では従来は不可能であったが、本実施形態のエッチング方法では可能となる。特に、本実施形態のエッチング方法では、周期が1μm以下で深さが500nm以上の凹凸構造を形成するのに好適である。
ナノスケールの周期的な凹凸構造はモスアイと称されるが、このモスアイの加工をサファイアに行う場合、サファイアは難削材であることから、200nm程度の深さまでしか加工ができなかった。しかしながら、200nm程度の段差では、モスアイとして不十分な場合があった。本実施形態のエッチング方法は、サファイア基板にモスアイ加工を施す場合の新規な課題を解決したものといえる。
尚、被加工材として、SiO/Niからなるマスク層130を示したが、マスク層130がNiの単層であったり他の材料であってもよいことは勿論である。要は、レジストを変質させて、マスク層130とレジスト膜140のエッチング選択比を高くすればよいのである。
また、プラズマエッチング装置200のバイアス出力を変化させて変質用条件とエッチング用条件とするものを示したが、アンテナ出力、ガス流量を変化させる他、例えば処理ガスを変更することで設定してもよい。要は、変質用条件は、レジストがプラズマに曝された際に変質してエッチング選択比が高くなる条件であればよい。
また、マスク層130としてNi層132が含まれるものを示したが、他の材料のエッチングであっても本発明を適用可能なことはいうまでもない。尚、本実施形態のエッチング方法は、サファイア基板の他に、SiC、Si、GaAs、GaN、InP、ZnO等の基板にも適用可能である。
次いで、図6を参照して、発光素子1の製造方法について説明する。
図6は、発光素子1の製造方法を示すフローチャートである。図6に示すように、本実施形態の発光素子1の製造方法は、周期構造形成工程S10と、バッファ層形成工程S20と、バッファ層一部除去工程S30と、半導体成長工程S40と、支持基板貼付工程S50と、レーザリフトオフ工程S60と、n側電極形成工程S70と、p側電極形成工程S80と、を含んでいる。半導体成長工程S40は、下地層6を形成する工程と、半導体積層部5を形成する工程の両方を含む。
図7は、発光素子の製造方法の過程を示し、(a)はサファイア基板にバッファ層を形成した状態を示し、(b)はバッファ層の一部を除去した状態を示し、(c)は残留したバッファ層を核として下地層を形成した状態を示す。
本実施形態においては、図7(a)に示すように、まず、サファイア基板100の平坦部101及び凸部102にIII族窒化物半導体からなるバッファ層61を形成する(バッファ層形成工程S20)。バッファ層61は、MOCVD(Metal Organic Chemical Vapor Deposition)法により例えば500℃程度の低温で成長されるので、サファイア基板100の平坦部101及び凸部102の上に一様な厚さで形成される。バッファ層61の厚さは、例えば15nm以上35nm以下である。また、バッファ層61は、GaAl1−xN(0≦x≦1)の材料から構成され、例えばAlNとすることができる。ここで、バッファ層61の厚さを15nm未満とすると吸収層として厚さを確保できないおそれがある。一方、バッファ層61の厚さが35nmを超えると、バッファ層61上に成長される窒化物半導体の結晶品質が低下するおそれがある。尚、バッファ層61は、MOCVD法の他、スパッタリング法のような他の製法により形成することもできる。スパッタリング法の場合、基板の温度を例えば600℃程度として形成することができる。
次いで、図7(b)に示すように、サファイア基板100に熱処理を施し、凸部102からバッファ層61を除去し、平坦部101上にバッファ層61を残留させる(バッファ層一部除去工程S30)。熱処理の温度は、例えば800℃以上1200℃以下である。ここで、熱処理の温度を800℃未満とするとバッファ層61を凸部102から十分に除去できないおそれがある。一方、熱処理の温度が1200℃を超えるとバッファ層61が消失してしまうおそれがある。尚、凸部102に僅かながらバッファ層61が残留する場合もあり、凸部102からバッファ層61の少なくとも一部が除去されていればよい。このバッファ層61の転位密度は、約1×1010cm−2以上である。
この後、図7(c)に示すように、平坦部101上のバッファ層61からIII族窒化物半導体からなる下地層6を結晶成長させる(半導体成長工程S40)。下地層6は、MOCVD(Metal Organic Chemical Vapor Deposition)法により形成される。下地層6は、800℃以上1200℃以下で成長され、凸部102を埋めるように成長するが、凸部102から成長することはない。サファイア基板100の表面には周期的に凸部102が形成されているが、下地層6の成長初期に転位密度を低減するための大きな核を形成し、その後横方向成長を促進することで平坦化が図られる。下地層6の転位密度は、界面から2.5μm程度成長させた箇所で約2×10cm−2である。下地層6は、各凸部102に沿って周期的に形成される複数の錐台状の凹部62を表面に有している。下地層6の厚さは例えば1.5μm以上4.0μm以下であり、好ましくは2.5μm以上3.5μm以下である。下地層6が薄すぎると、下地層6を平坦かつ転位密度を低くできない。一方、下地層6が厚すぎると、基板の反りが大きくなり、レーザーリフトオフに支障をきたすおそれがある。また、下地層6の厚さを抑えるためには、凸部102の高さを1μm未満とすることが好ましい。
図8は発光素子の製造方法の過程を示し、(a)はサファイア基板に半導体積層部を形成した状態を示し、(b)は半導体積層部にバリアメタル層を形成した状態を示し、(c)はサファイア基板に支持基板を貼り付ける状態を示す。また、図9は、サファイア基板に支持基板が貼り付けられた接合体の模式断面図である。
図8(a)に示すように、下地層6に続いて、第1導電型層としてのn型GaN層53を形成する。n型GaN層53はn−GaNで構成される。次いで、発光層としての多重量子井戸活性層52を形成する。多重量子井戸活性層52は、GalnN/GaNで構成される。次いで、第2導電型層としてのp型GaN層51を形成する。p型GaN層51は、p−GaNで構成されている。n型GaN層53からp型GaN層51までは、III族窒化物半導体のエピタキシャル成長により連続的に形成される(半導体成長工程S40)。尚、第1導電型層、活性層及び第2導電型層を少なくとも含み、第1導電型層及び第2導電型層に電圧が印加されると、電子及び正孔の再結合により活性層にて光が発せられるものであれば、半導体層の層構成は任意である。
続いて、図8(b)に示すように、半導体積層部5上にバリアメタル層4を形成する。バリアメタル層4は、スパッタリング法、真空蒸着法、CVD(Chemical Vapor Deposition)法等により形成される。バリアメタル層4は、p型GaN層51上に形成される所定ペア数のTi/W/Tiの層と、この層の表面に形成されるNi層を含んでいる。
さらに、図8(c)に示すように、バリアメタル層4上に接着材81を形成する。接着材81は、スパッタリング法、真空蒸着法、CVD(Chemical Vapor Deposition)法等により形成される。接着材81は、例えば、Au−Snはんだからなる。
一方、図8(c)に示すように、支持基板2に、バリアメタル層3及び接着材82を支持基板2側からこの順で形成する。本実施形態においては、バリアメタル層3は、例えば、支持基板2上に形成されるTi層と、Ti層の上に形成されるW層と、を含んでいる。また、本実施形態においては、接着材82は、例えば、Au−Snはんだからなる。
そして、サファイア基板100と支持基板2とを互いに接着材81,82を接触させた状態で加熱する。この後、図9に示すように、接着材81,82を溶融固化してサファイア基板100とシリコン基板2が接着層8により接合された接合体160を作製する(支持基板貼付工程S50)。これにより、サファイア基板100の裏面に支持基板2が貼り付けられる。
次いで、サファイア基板100をレーザリフトオフ法により除去する(レーザリフトオフ工程S60)。図10はレーザ照射装置の概略説明図であり、図11はバッファ層に焦点を合わせてレーザを照射する説明図であり、図12はレーザリフトオフによりサファイア基板を剥離した状態を示す説明図である。
図10に示すように、レーザ照射装置300は、レーザビームを発振するレーザ発振器310、発振されたレーザビームの方向を変えるミラー320、レーザビームをフォーカシングする光学レンズ330及びレーザビームの照射対象である作業対象物、即ち接合体160を支持するためのステージ340を有する。また、レーザ照射装置300は、レーザビームの経路を真空状態に維持するハウジング350を有していてもよい。
レーザ発振器310は、KrF、ArF等のエキシマレーザとすることができる。レーザ発振器310で放出されたビームは、ミラー320で反射されて方向が変更される。ミラー320は、レーザビームの方向を変更するために複数設けられる。また、光学レンズ330は、ステージ340の上方に位置し、接合体160に入射されるレーザビームをフォーカシングする。
ステージ340は、図示しない移動手段によりx方向及び/又はy方向に移動し、その上に載置された接合体160を移動する。レーザビームは、サファイア基板100を通して照射され、III族窒化物半導体のレーザの焦点位置にて吸収される。本実施形態においては、図11に示すように、レーザ光の焦点を平坦部101上のバッファ層61に合わせてレーザを水平方向に走査する。
バッファ層61は、下地層6と比較して転位密度が高く、下地層6と比べてレーザの吸収係数が大きい。また、バッファ層61は平坦部101上のみに形成されている。従って、平坦部101上のバッファ層61に集中的にエネルギーを吸収させることができ、図12に示すように下地層6をサファイア基板100から的確に剥離することができる。すなわち、平坦部101上以外の部分でエネルギー吸収が生じて、下地層6の凹凸形状62が損なわれたりすることはない。
また、バッファ層61は、サファイア基板100の表面から成長したのでサファイア基板100との結合力が凸部102上の下地層6と比べて高い。従って、バッファ層61にレーザ光のエネルギーを吸収させることにより、図12に示すように下地層6をサファイア基板100から的確に剥離することができる。
この後、下地層6にn側電極7を形成し(n側電極形成工程S70)、研磨により薄くした支持基板2にp側電極9(p側電極形成工程S80)を形成した後、ダイシングにより複数の発光素子1に分割することにより、図1に示すように発光素子1が製造される。
以上のように発光素子1を製造することにより、凸部102が形成されたサファイア基板100上に成長した下地層6を、サファイア基板100から的確に剥離することができる。
尚、前記実施形態においては、周期的に凸部102が形成されたサファイア基板100を用いたものを示したが、例えば図13に示すように、平坦部401に周期的に凹部402が形成されたサファイア基板400を用いてもよい。このサファイア基板400においても、平坦部401にc面が露出し、各凹部402にc面が露出していないことが好ましい。図13はサファイア基板を示し、(a)が模式斜視図、(b)がB−B断面を示す模式縦断面図である。
図13(a)に示すように、平面視にて、各凹部402は、その中心が正三角形の頂点の位置となるように、所定の周期で仮想の三角格子の交点に整列して形成される。尚、ここでいう周期とは、隣接する凹部402における深さのピーク位置の距離をいう。図13(b)に示すように、各凹部402は逆円錐状に形成される。具体的に、各凹部402は、基端部の直径が200nmであり、深さは500nmとなっている。サファイア基板400の表面は、各凹部402の他は平坦部401となっており、半導体層の横方向成長が助長されるようになっている。
また、前記実施形態においては、上部及び下部に電極が配置された上下導通型の発光素子1を示したが、例えば図14に示すように、電極が一方のみに配置される発光素子501であってもよいことは勿論である。図14に示すように、この発光素子501は、サファイア基板にフリップチップ型の素子を形成して、支持基板に電気的に接続した後、サファイア基板をレーザリフトオフ法により除去して製造される。尚、図14では説明のため素子単位で図示しているが、実際には素子が連続的に連結された状態のウェハ状のサファイア基板と支持基板とが接合された後に、サファイア基板が剥離される。
この発光素子501を製造するにあたり、サファイア基板(図示せず)上に凹部562を有する下地層506、n型GaN層553、多重量子井戸活性層552、p型GaN層551を形成する。そして、半導体積層部505の一部をp型GaN層551側からエッチングにより除去してn型GaN層553を露出させ、p型GaN層551上にp側電極509を、n型GaN層553上にn型電極507をそれぞれ形成する。一方、支持基板502上に、絶縁層511を介して金属層512を形成する。そして、支持基板502の金属層512と、n側電極507及びp側電極509をバンプ581,582を介して接続した後、レーザリフトオフ法によりサファイア基板を除去する。
また、前記実施形態においては、サファイア基板100の平坦部101がc面であるものを示したが、a面、r面、m面等であってもよい。
また、前記実施形態においては、各凸部102の上側全体が湾曲したものを示したが、ウェットエッチングの加減等により、上端に平坦面が残っていてもよい。この場合、上端の直径が200nm以下であれば、バッファ層一部除去工程後に、実質的に上端面にバッファ層は残留しない。ただし、上端に平坦面がない方が、下地層の転位密度がより低くなり、下地層が平坦となるまでの厚さも小さくなる。
また、前記実施形態においては、各凸部102は平面視円形であるものを示したが、各凸部102は平面視多角形であってもよい。この場合も、上端に平坦面が形成されていてもよく、上端の外径が200nm以下であれば、バッファ層一部除去工程後に、実質的に上端面にバッファ層は残留しない。
以上、本発明の実施の形態を説明したが、上記に記載した実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない点に留意すべきである。
本発明の半導体発光素子の製造方法は、凸部又は凹部が形成されたサファイア基板上に成長したIII族窒化物半導体を、サファイア基板から的確に剥離することができるので、産業上有用である。
1 発光素子
2 支持基板
3 第1のバリアメタル層
4 第2のバリアメタル層
5 半導体積層部
6 下地層
7 n側電極
8 接着剤
9 p側電極
51 p型GaN層
52 多重量子井戸活性層
53 n型GaN層
61 バッファ層
62 凹部
100 サファイア基板
101 平坦部
102 凸部
103 側面
104 湾曲部
130 マスク層
131 SiO
132 Ni層
140 レジスト膜
141 凹凸構造
142 残膜
143 凸部
150 モールド
151 凹凸構造
160 接合体
200 プラズマエッチング装置
201 基板保持台
202 容器
203 コイル
204 電源
205 石英板
206 冷却制御部
207 プラズマ
300 レーザ照射装置
310 レーザ発振器
320 ミラー
330 光学レンズ
340 ステージ
350 ハウジング
400 サファイア基板
401 平坦部
402 凹部
501 発光素子
502 支持基板
505 半導体積層部
506 下地層
511 絶縁層
512 金属層
551 p型GaN層
552 多重量子井戸活性層
553 n型GaN層
562 凹部
581 バンプ
582 バンプ

Claims (5)

  1. サファイア基板の表面の平坦部に、周期的な凹部又は凸部を形成する周期構造形成工程と、
    前記サファイア基板の前記平坦部、及び、前記凹部又は前記凸部にIII族窒化物半導体からなるバッファ層を形成するバッファ層形成工程と、
    前記サファイア基板に熱処理を施し、前記凹部又は前記凸部から前記バッファ層の少なくとも一部を除去し、前記平坦部上に前記バッファ層を残留させるバッファ層一部除去工程と、
    前記凹部又は凸部を埋めるように、前記平坦部上の前記バッファ層からIII族窒化物半導体を成長させる半導体層形成工程と、
    前記サファイア基板の裏面に支持基板を貼り付ける支持基板貼付工程と、
    前記サファイア基板の前記平坦部上の前記バッファ層にレーザのエネルギーを吸収させ、前記III族窒化物半導体を前記サファイア基板から剥離させるレーザリフトオフ工程と、を含む半導体発光素子の製造方法。
  2. 前記サファイア基板の表面の平坦部は、c面である請求項1に記載の半導体発光素子の製造方法。
  3. 前記凹部又は前記凸部が、c面を有しない請求項2に記載の半導体発光素子の製造方法。
  4. 前記凹部又は凸部の間隔は、1μm未満である請求項1から3のいずれか1項に記載の半導体発光素子の製造方法。
  5. 前記凹部の深さ又は凸部の高さは、100nm以上1μm未満である請求項4に記載の半導体発光素子の製造方法。
JP2014558626A 2013-01-28 2014-01-24 半導体発光素子の製造方法 Ceased JPWO2014115830A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013013744 2013-01-28
JP2013013744 2013-01-28
PCT/JP2014/051472 WO2014115830A1 (ja) 2013-01-28 2014-01-24 半導体発光素子の製造方法

Publications (1)

Publication Number Publication Date
JPWO2014115830A1 true JPWO2014115830A1 (ja) 2017-01-26

Family

ID=51227619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014558626A Ceased JPWO2014115830A1 (ja) 2013-01-28 2014-01-24 半導体発光素子の製造方法

Country Status (2)

Country Link
JP (1) JPWO2014115830A1 (ja)
WO (1) WO2014115830A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069463A (ja) * 2015-09-30 2017-04-06 旭化成株式会社 半導体発光素子及びその製造方法
CN109256052B (zh) * 2018-09-21 2020-06-02 京东方科技集团股份有限公司 电子设备、显示面板、驱动背板及其制造方法
JP7350477B2 (ja) * 2018-11-02 2023-09-26 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078954A1 (en) * 2007-09-21 2009-03-26 Shim Sang Kyun Semiconductor light emitting device and method for manufacturing the same
JP2009239038A (ja) * 2008-03-27 2009-10-15 Stanley Electric Co Ltd 半導体素子およびその製造方法
JP2009277882A (ja) * 2008-05-14 2009-11-26 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP2012074665A (ja) * 2010-09-01 2012-04-12 Hitachi Cable Ltd 発光ダイオード
JP2013016537A (ja) * 2011-06-30 2013-01-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090078954A1 (en) * 2007-09-21 2009-03-26 Shim Sang Kyun Semiconductor light emitting device and method for manufacturing the same
JP2009239038A (ja) * 2008-03-27 2009-10-15 Stanley Electric Co Ltd 半導体素子およびその製造方法
JP2009277882A (ja) * 2008-05-14 2009-11-26 Showa Denko Kk Iii族窒化物半導体発光素子の製造方法及びiii族窒化物半導体発光素子、並びにランプ
JP2012074665A (ja) * 2010-09-01 2012-04-12 Hitachi Cable Ltd 発光ダイオード
JP2013016537A (ja) * 2011-06-30 2013-01-24 Toyoda Gosei Co Ltd Iii族窒化物半導体発光素子の製造方法

Also Published As

Publication number Publication date
WO2014115830A1 (ja) 2014-07-31

Similar Documents

Publication Publication Date Title
TWI336529B (en) Method of forming vertical structure light emitting diode with heat exhaustion structure
JP5091233B2 (ja) 垂直型発光素子及びその製造方法
US9000464B2 (en) Semiconductor structure for substrate separation and method for manufacturing the same
TWI423473B (zh) 形成具有排熱結構的垂直結構發光二極體的方法
KR101323585B1 (ko) 고체 레이저 박리장치 및 박리방법
JP5117596B2 (ja) 半導体発光素子、ウェーハ、および窒化物半導体結晶層の製造方法
JP2007214500A (ja) 半導体部材及びその製造方法
JP5739698B2 (ja) 半導体素子の製造方法
JP5679869B2 (ja) 光半導体素子の製造方法
US20150014702A1 (en) Light-emitting diode having improved light extraction efficiency and method for manufacturing same
CN102763192B (zh) 结晶性膜、器件、以及结晶性膜或器件的制造方法
JP4593890B2 (ja) 半導体発光素子の製造方法
JP2012114407A (ja) 垂直型発光素子の製造方法およびその発光素子用の基板モジュール
JP5912442B2 (ja) 半導体発光装置および半導体発光装置の製造方法
JP2005064492A (ja) 単結晶サファイア基板とその製造方法及び半導体発光素子
WO2014012322A1 (zh) 倒装焊氮化物发光二极管及其透光衬底和制造方法
WO2014058069A1 (ja) 半導体発光素子及びその製造方法
WO2014115830A1 (ja) 半導体発光素子の製造方法
TWI459592B (zh) 奈米級側向成長磊晶之薄膜發光二極體及其製作方法
JP5758481B2 (ja) 半導体装置の製造方法
JP5449414B2 (ja) 半導体発光素子
JP2016027658A (ja) エッチング方法
JP2009176805A (ja) 発光ダイオード基板粗面処理の方法
JP2015088701A (ja) 半導体素子の製造方法
JP2012244153A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180306

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20180731