CN109791964A - 一种发光二极管芯片及其制作方法 - Google Patents

一种发光二极管芯片及其制作方法 Download PDF

Info

Publication number
CN109791964A
CN109791964A CN201880003520.4A CN201880003520A CN109791964A CN 109791964 A CN109791964 A CN 109791964A CN 201880003520 A CN201880003520 A CN 201880003520A CN 109791964 A CN109791964 A CN 109791964A
Authority
CN
China
Prior art keywords
layer
conductive layer
emitting diode
light
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880003520.4A
Other languages
English (en)
Inventor
张灿源
黄少华
曾晓强
徐宸科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Publication of CN109791964A publication Critical patent/CN109791964A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种发光二极管芯片，其第一电极和第二电极朝向正侧，第一导电层背侧与基板正侧直接连接，第一导电层正侧与第一类型半导体层的背侧接触面积大于第一类型半导体层面积的1.5%，第一导电层至少裸露出正侧一部分用于设置第一电极，第二导电层至少裸露出正侧一部分用于设置第二电极，裸露出的第一导电层和裸露出第二导电层等高，从凹处延伸的绝缘层覆盖在第二导电层的背侧，具有比较强的散热能力，避免或减少发光二极管芯片在大电流条件下寿命降低的情况。

Description

一种发光二极管芯片及其制作方法
技术领域
本发明涉及半导体技术领域，特别涉及一种发光二极管的芯片结构和制作工艺。
背景技术
高功率高亮度发光二极管（LED）在当下高亮度照明市场的需求下凸显出了其重要性。在蓝宝石为衬底的水平结构LED上，由于蓝宝石的散热问题和电流拥挤效应，在高电流密度下操作极易过热导致芯片烧毁，因此高功率LED无法采用水平结构。而垂直结构LED，因其衬底可以置换成散热性和导热性良好的材料（例如：Si，CuW等），并且垂直结构无电流拥挤效应，电流可以很好的扩展，所以可以操作在超高电流密度下（例如：2.5A/mm2以上），实现大功率高亮度LED。 为了获得更优的电流扩展，如何在垂直LED上进一步实现更高的电流密度、亮度和可靠性实现大功率发光二极管是目前LED市场的一个热点。
技术解决方案
本发明的目的是提供一种在高压下具有更强效率、更高的电流密度、更好电性能和可靠性能的薄膜发光二极管结构。这些目的是通过独立权利要求的薄膜发光二极管结构和制造该结构工艺方法来解决。本发明的扩展方案和改进方案分别在从属权利要求中说明，它们的公开内容特此被明确地结合于说明书中。
为了解决背景技术中关于提升亮度的需求，一方面，本发明提供了一种发光二极管芯片，具有：
半导体层序列，其具有在第一类型半导体层和第二类型半导体层之间的、设计用于产生辐射的有源层，其中
第一类型半导体层位于半导体层序列的正侧，
半导体层序列包含至少一个侧壁覆盖有绝缘层的凹处，凹处从半导体层序列的与正侧对置的背侧穿过有源层延伸到第一类型半导体层，
与第一导电层连接的第一电极，与第二导电层连接的第二电极，
借助第一导电层穿过所述凹处来电连接第一类型半导体层，
第一导电层与第二导电层借助凹处延伸的绝缘层来彼此电绝缘，
第一导电层和第二导电层都位于半导体层序列的背侧，此处位于半导体层序列背侧的第一导电层主要指的是不包括凹处内的第一导电层，第二导电层与第二类型半导体层的背侧直接接触，导电层选择散热性良好的材料。
用于支撑和散热的基板，基板并不是其上外延生长了半导体层序列的生长衬底，而是独立的支承元件，半导体层序列在上述结构中没有生长衬底。在此，“没有生长衬底”表示必要时为了生长而使用的生长衬底被从半导体层序列去除或者至少被大大薄化。
第一导电层与基板正侧连接，第一导电层与第一类型半导体层的背侧接触面积大于第一类型半导体层面积的1.5%，第一导电层至少裸露出正侧一部分用于设置第一电极，第二导电层至少裸露出正侧一部分用于设置第二电极，露出的第一导电层和第二导电层等高，该等高设计在去除半导体层序列制作打线窗口时，只需移除半导体层至第一导电层即可实现露出窗口，而不需要打穿绝缘层或者金属层等较难移除的部分，缩短了工艺制程周期，且提高了工艺可靠性，例如避免ICP离子束辅助自由基刻蚀，将金属打到半导体层序列侧壁造成电路短路，又或者湿法蚀刻金属和绝缘层效率较低等问题，从凹处延伸的绝缘层覆盖在第一导电层和第二导电层的背侧。在此，“从凹处延伸的绝缘层覆盖第二导电层的背侧”，表示从凹处向水平延伸的绝缘层至少覆盖在第二导电层的部分区域的背侧，在一些实施例中，第二导电层的全部背侧可以全部覆盖绝缘层，第二导电层、特别是第一导电层可以在竖直方向上多层设置，可能存在正侧覆盖绝缘层的结构。第一电极和第二电极朝向正侧。在本发明的实施例中，第二导电层是全部覆盖在绝缘层正侧的，在本发明的第一电极和第二电极指的是电接触区，比如接合焊盘，适于从正侧电接触发光二极管本体。第一电极和第二电极制作在同一平面，即第一导电层和第二导电层裸露出来作为制作电极的窗口位于同一平面，有利于整体结构的制作，简化工艺，制作出等高电极，不等高电极会增加打线的难度降低打线的效率。第一电极和第二电极位于半导体层序列的侧部，既避免第一电极和/或第二电极设置在半导体层序列的上方而造成对辐射的遮挡，降低辐射效率，又方便制作打线。第一电极被设计用于与第一导电层正侧电连接，相同地，第二电极被设计用于与第二导电层正侧电连接。
有利的是，第一导电层分别与散热基板和第一类型半导体层连接，构成良好的导热通道，将热量从第一类型半导体层引向散热基板。由于多量子阱的激发辐射经由第一类型半导体层射出，热量容易在第一类型半导体层堆积，本发明的第一导电层将热量很好地从第一类型半导体层引出至散热基板。
除此之外第一电极和第二电极同时朝向正侧，露出的第一导电层和第二导电层等高，露出的第一导电层和露出的第二导电层位于半导体层序列的侧部，适合同生长衬底上制作出多颗串和/或并联结构，有利于作为设计成高压结构的单元部件。
在本发明的一些扩展实施例中，优选的，第一导电层与第一类型半导体层的背侧接触面积为第一类型半导体层面积的大于等于2.3%到小于等于2.8%、大于2.8%到小于4%或者大于等于4%到小于等于6%，其中大于等于4%到小于等于6%更有利于实现热量从第一类型半导体层导出。
根据本发明，优选的，第一导电层和/或第二导电层为金属材料，金属导电材料相对非金属导电材料来说具有更加好的导热特性。
根据本发明，优选的，凹处的开口直径大于等于15μm到小于32μm，或者大于等于32μm至小于等于40μm，凹处开口直径变小将导致热阻增加，并非是单纯依靠增加凹处数量来提高总面积就可以实现更好的导热散热特性。
在本发明的一些实施例中，优选的，当凹处开口直径大于等于34μm到小于等于36μm时，凹处的数量为20~25个。
在本发明的一些扩展实施例中，优选的，第一类型半导体层的厚度不小于2μm，凹处在第一类型半导体层内的深度不小于0.6μm，本设计更侧重解决第一类型半导体层内的热量堆积问题。
根据本发明，优选的，为了减少第一类型半导体层对辐射的吸收，第一类型半导体层厚度为2μm~3μm。
根据本发明，优选的，绝缘层的作用在于将第一导电层和第二导电层彼此电隔离，这里说的电隔离并不是相互没有电连接，而指的是第一导电层和第二导电层不直接电接触，避免短路，可选择材料包括氧化硅、氮化硅、氮化铝、氧化铝或者陶瓷。
根据本发明，优选的，第一导电层包括欧姆接触层、金属反射层、金属键合层或者以上任意组合。
根据本发明，优选的，第二导电层包括透明导电层、金属反射层、金属扩散阻挡层或者以上各层任意组合。
第一导电层包括与第一类型半导体层具有良好电连接性能的欧姆接触层，比如Cr、Ni、Au、Li等。产生辐射的半导体层序列的朝向支撑元件、特别是支撑基板与半导体层序列之间施加或者构建有金属反射层，该金属反射层将在半导体层序列中产生的电磁辐射的至少一部分反射回该半导体层序列中，其中产生辐射的半导体层序列特别是产生辐射的外延层序列，金属反射层材料例如Ag。键合层主要是指与基板接触一侧的具有良好键合特性的第一导电层金属材料，比如常见的Au。为了提高导电层和半导体层的接触，降低二者电阻，也会在导电层和半导体层之间增加TCL透明接触层，例如增加一层ITO，这里说的导电层包括第一导电层和第二导电层，半导体层包括依次对应第一类型半导体层和第二导电层，任选在其中一组或者两组插入TCL透明接触层。
根据本发明，优选的，第二导电层的材料为Ag、Au、Ti、Al、Cr、Pt、TiW、Ni或以上的任意组合，其中Ag适合作为金属反射材料，TiW适合作为金属包覆材料，防止金属扩散， Cr、Ni、Au适合作为欧姆接触材料。
根据本发明，优选的，半导体层序列的高度较佳为大于等于5μm到小于等于7μm的薄膜结构，或者为大于7μm到小于等于8μm。
根据本发明，优选的，第一电连接层和第二导电层至少部分为一起制作设计的，位于同一平面上，而裸露的第一导电层与处于绝缘层的背面侧的第一导电层是通过不同工艺制作的。
根据本发明，优选的，芯片包括从上到下依次层叠的第二导电层、绝缘层和第一导电层。由于第一导电层和散热基板直接接触，第一导电层也可导出绝缘层的热量。
根据本发明，优选的，基板在100℃时的导热系数不小于150W/（m·k），例如为Si、Cu或者陶瓷，特别是采用陶瓷基板的芯片，一方面陶瓷基板具有良好的散热特性，与第一导电层配合更好地将热量从第一导电层导出，另一方面由于陶瓷基板的绝缘特性，有利于在高压产品中在同一基板上制作成多颗半导体串联和/或并联结构，第一导电层覆盖在陶瓷基板的整个正侧，这里提到的基板的整个正侧指的是第一导电层覆盖在基板上方的绝大多数区域，但并不一定是100%覆盖，因为在实际产品中可能会在基板上预留一些用于例如便于分离工艺处理的余量空间。
基于上述发光二极管芯片结构，本发明还提供了一种发光二极管芯片的制作方法，包括步骤：
步骤1、在生长衬底上例如MOCVD金属化学气相沉积等外延工艺制作半导体层序列，半导体层序列包括第一类型半导体层、有源层、第二类型半导体层，第一类型半导体层、有源层和第二类型半导体层构成具备辐射能力的PN结；
步骤2、从第二类型半导体层背侧挖出贯穿第二类型半导体层和有源层的凹处，凹处至少贯穿至第一类型半导体层，凹处为一个或复数个；
步骤3、在第二类型半导体层表面的非凹处位置覆盖导电层，因为受到工艺精度的限制，在靠近凹处的第二类型半导体层表面没有覆盖导电层，导电层包括位于同一水平面的第一导电层和第二导电层，向导电层、凹处底部和侧壁覆盖绝缘层；
步骤4、在绝缘层上挖孔，至少露出凹处底部的第一类型半导体层和部分第一导电层；
步骤5、在凹处底部、绝缘层、部分第一导电层继续覆盖第一导电层材料，为了方便描述本发明将与第一类型半导体层接触的欧姆接触层、金属反射层、与基板接触的金属键合层等都定义为了第一导电层，本步骤说的第一导电层材料在凹处底部为欧姆接触材料、在绝缘层上和在露出的部分第一导电层上主要为金属键合层；
步骤6、在第一导电层的背侧直接连接散热基板；
步骤7、去除生长衬底；
步骤8、从第一类型半导体层的正侧开始移除部分半导体层序列，移除半导体层序列至露出导电层；
步骤9、在露出的导电层的第一导电层上制作第一电极，在第二导电层上制作第二电极。
与现有技术相比，本发明提供发光二极管芯片，技术效果包括：
第一电极和第二电极朝向正侧，第一导电层分别与基板正侧、第一类型半导体层的背侧接触，接触面积大于第一类型半导体层面积的1.5%，通过第一导电层将半导体层序列的热量导出到散热基板上，增加产品可靠性，特别将第一类型半导体层的热量导出。
在工作时电流垂直通过半导体层序列，具有垂直发光二极管的电流均匀分布的特性，
第一电极和第二电极朝向正侧，并且通过凹处实现电流均匀分布，方便进行多颗串联和/或并联设计，同生长衬底上制作出多颗串和/或并联结构，有利于作为设计成高压结构的单元部件（COB，chip on board市场）具有优良的高压特性。
在例如用于UV固化领域的UVLED特殊应用中，UV光更容易被半导体层序列的材料吸收，而放大散热的问题，本发明的芯片结构的热电分离设计可以很好地将出光面第一类型半导体层的热量从散热基板引导出去。
根据上文的发光二极管芯片结构以及制作方法，进一步设计出一种发光二极管元件，包括复数个发光二极管单元，
发光二极管单元之间采用串联式连接；
发光二极管单元之间的半导体层序列相互隔离，上述串联式的连接更多指的是在将相互隔离的半导体层序列串联在一起，半导体层序列具有在第一类型半导体层和第二类型半导体层之间的、设计用于产生辐射的有源层，其中
第一类型半导体层位于半导体层序列的正侧，
半导体层序列包含一个或复数个覆盖有绝缘层的凹处，凹处从半导体层序列的与正侧对置的背侧穿过有源层延伸到第一类型半导体层，
第一导电层穿过凹处来电连接第一类型半导体层，第二导电层电连接第二类型半导体层，
第一导电层与第二导电层借助凹处的绝缘层来彼此电绝缘，
复数个发光二极管单元的第一个发光二极管单元至少裸露出部分第一导电层，具有与其裸露的第一导电层电连接的第一电极，最后一个发光二极管单元至少裸露出部分第二导电层，具有与其第二导电层电连接的第二电极，第一电极和第二电极位于发光二极管元件的外侧，发光区域可集中在发光二极管元件的内部，具有比较强的出光集中度；
第一电极和第二电极朝向正侧，第一导电层背侧与基板正侧连接，第一导电层正侧与第一类型半导体层的背侧接触面积大于第一类型半导体层210面积的1.5%，从凹处延伸的绝缘层覆盖在第二导电层的背侧，任意相邻的两个发光二极管单元其中一个发光二极管单元的第二导电层与另一个发光二极管单元的第一导电层设有一体连接的连接部。
复数个发光二极管单元共用同一支撑和散热基板的，基板并不是其上外延生长了半导体层序列的生长衬底，而是独立的支承元件，半导体层序列在上述结构中没有生长衬底。在此，“没有生长衬底”表示必要时为了生长而使用的生长衬底被从半导体层序列去除或者至少被大大薄化。
在本发明一些实施例中，相互隔离的半导体层序列之间至少裸露出部分一体连接的连接部，例如，其中一个发光二极管单元露出第二导电层，另一个发光二极管单元露出第一导电层，两个导电层一体连接，在相互隔离的半导体层序列之间露出一体连接的连接部。第一发光二极管单元裸露的第二导电层和第二发光二极管单元裸露的第一导电层等高，此处等高主要指的是第一发光二极管单元裸露的第二导电层和第二发光二极管单元裸露的第一导电层在正侧的高度相等，更进一步地，具有相同的厚度、材料和构造，只需在导电层图形化时，将第一发光二极管单元的第二导电层和其第一导电层隔离开，将第二发光二极管单元的第一导电层和其第二导电层隔离开即可，这里的第一发光二极管单元的第二导电层和第二发光二极管单元的第一导电层并不是指整个导电层结构，而是特指靠近半导体层序列的部分第一发光二极管单元的第二导电层和部分第二发光二极管单元的第一导电层，除了这些导电层后续还会通过蒸镀等更多的工艺制作出其他部分的导电层，例如金属键合层。
上述实施例中，将每个发光二极管单元从正侧裸露出一部分绝缘层，至少部分一体连接的连接部位于该部分绝缘层的下方，避免直接裸露的连接部被破坏而造成性能降低。
根据本发明，优选的，复数个发光二极管单元具有相同的芯片结构，这里的相同的芯片结构指的是制作周期性图形，制得具有相接近的半导体层序列、第一导电层、第二导电层以及绝缘层结构。这里相同的芯片结构并不需要完全一模一样，特别是电极（焊线电极）部分，可以根据实际需要设计成不同的形状或者组合。
根据本发明，优选的，复数个发光二极管单元通过在同一生长衬底上共同生长的半导体层序列来制作而成的。
在本发明的一些实施例中，优选的，第一导电层与第一类型半导体层的背侧接触面积为第一类型半导体层210面积的大于等于4%到小于等于6%，用以适应更高的散热要求，例如解决在更大负载情况下的散热问题。
在本发明的一些实施例中，优选的，第一导电层和/或第二导电层包括金属材料，金属导电材料相对非金属导电材料来说具有更加好的导热特性。
在本发明的一些实施例中，优选的，半导体层序列的高度不高于7μm，属于半导体薄膜芯片。
每个发光二极管单元包括从上到下依次层叠的第二导电层、绝缘层和第一导电层。由于第一导电层和散热基板直接接触，第一导电层也可导出绝缘层的热量。
在本发明的一些实施例中，优选的，基板材料为陶瓷，相对金属材料来说，陶瓷既能保证优良的散热特性，又能利用绝缘性提升整个元件的可靠性。
在本发明的一些实施例中，优选的，相邻两个发光二极管单元的第一导电层通过绝缘层隔离。
在本发明的一些实施例中，优选的，发光二极管元件包括3个至6个，或者7个至9个发光二极管单元，越多发光二极管单元串联，相对与现有的结构，本发明越具有光集中或者散热的优势。
一种发光二极管元件的制作方法，用于制作高压发光装置，包括步骤：
步骤1、在生长衬底上制作半导体层序列，半导体层序列包括第一类型半导体层、有源层、第二类型半导体层；
步骤2、从第二类型半导体层背侧挖出多个贯穿第二类型半导体层和有源层的凹处，凹处至少贯穿至第一类型半导体层；
步骤3、在第二类型半导体层表面的非凹处位置覆盖导电层，导电层包括n对位于同一水平面的第一导电层和第二导电层，其中n≥2，向导电层、凹处底部和侧壁覆盖绝缘层；
步骤4、在绝缘层上挖孔，至少露出凹处底部的第一类型半导体层和n个第一导电层的部分区域；
步骤5、在凹处底部、绝缘层、n个第一导电层的部分区域继续覆盖第一导电层材料，n个第一导电层之间设置绝缘层隔离，制作时并不必严格按文字描述的顺序来决定工艺中覆盖第一导电层材料的先后顺序，即先后可以根据需求来任意调整；
步骤6、在第一导电层的背侧直接连接散热基板；
步骤7、去除生长衬底；
步骤8、从第一类型半导体层的正侧开始移除部分半导体层序列，移除半导体层序列至露出第一导电层和第二导电层，形成n个相互隔离的半导体层序列；
步骤9、在第一个半导体层序列露出的第一导电层上制作第一电极，同时在最后一个半导体层序列露出的第二导电层上制作第二电极。
与现有技术相比，本发明提供发光二极管芯片，技术效果包括：提供一种具有良好散热功能的高压发光二极管，利用本发明设计的发光二极管单元的结构可方便的制作出串联的高压发光二极管阵列。
有益效果
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
图1是实施例1步骤1~3制作出的结构示意图；
图2是实施例1步骤4制作出的结构示意图；
图3是实施例1步骤5制作出的结构示意图；
图4是实施例1步骤6至步骤7制作的结构示意图；
图5是实施例1步骤8至步骤9制作的结构示意图；
图6是实施例1 的LED结构俯视示意图；
图7~图12 是实施例1的新结构和现有技术的旧结构老化数据对比曲线图；
图13是实施例7步骤1~2的结构示意图；
图14是实施例7步骤3制作的结构示意图；
图15是实施例7步骤4制作的结构示意图；
图16是实施例7步骤5制作的结构示意图；
图17是实施例7步骤6至步骤9制作的结构示意图；
图18是实施例9的LED结构示意图；
图中各标号表示如下：100、生长衬底；200、半导体层序列；210、第一类型半导体层；220、第二类型半导体层；230、有源层；310、第一导电层；320、第二导电层；400、绝缘层；500、基板；610、第一电极；620、第二电极。
本发明的实施方式
下面结合示意图对本发明的发光二极管芯片及其制作方法进行详细的描述，在进一步介绍本发明之前，应当理解，由于可以对特定的实施例进行改造，因此，本发明并不限于下述的特定实施例。还应当理解，由于本发明的范围只由所附权利要求限定，因此所采用的实施例只是介绍性的，而不是限制性的。除非另有说明，否则这里所用的所有技术和科学用语与本领域的普通技术人员所普遍理解的意义相同。
图1至图5以在方法的不同阶段的示意性截面图示出根据第一实施例的用于制造光电子半导体本体的方法。
在第一个实施例中，先提供的是一种被设计从正侧出光的发光二极管芯片的制作工艺步骤，包括：
参看图1，对步骤1到步骤3制作出结构进行了展示，
步骤1、在生长衬底100上制作作为发光外延层的半导体层序列200，半导体层序列200包括第一类型半导体层210、有源层230、第二类型半导体层220，本实施例的半导体层序列200实质为发光PN结，第一类型半导体层210为N型半导体层，第二类型半导体层220为P型半导体层，也可以根据设计对调顺序，有源层230为用于产生辐射多量子阱；步骤2、从第二类型半导体层220背侧挖出贯穿第二类型半导体层220和有源层230的凹处，凹处至少贯穿至第一类型半导体层210，也可以贯穿到第一类型半导体层210内；步骤3、在第二类半导体层表面的非凹处位置覆盖图形化导电层，导电层包括位于同一水平面的第一导电层310和第二导电层320，在导电层、凹处底部和侧壁上覆盖绝缘层400；
参看图2，步骤4、进一步制作具有导电通道的电路结构，在绝缘层400上挖孔去除部分作为电隔离障碍的绝缘材料，至少露出凹处底部的第一类型半导体层210，也露出部分第一导电层310；
参看图3，步骤5、在凹处底部、绝缘层400、步骤4露出的部分第一导电层310处继续覆盖第一导电层310材料，以便于利用第一导电层310填充凹处后构建第一电极610和第一类型半导体层210的电连接，该步骤的第一导电层310材料熔点低于键合温度、具有比较好的流动性，例如采用Ni或者Sn，利于减少第一导电层310内部配合处的孔洞，增加产品散热及可靠性；
参看图4，步骤6、在第一导电层310的背侧直接连接用于支撑和散热基板500，该直接连接通常采用的是金属键合工艺或者粘合工艺，若采用键合工艺，往往在步骤6前还会在基板500和第一导电层310上制作一层键合金属，这里的键合金属统成为第一导电层310；对步骤7、去除生长衬底100；
参看图5，对步骤8到步骤9的结构进行了描述，步骤8、从第一类型半导体层210的正侧开始移除部分区域的半导体层序列200，移除半导体层序列200至露出第一导电层310和第二导电层320，本工艺的其中一个优势在于可以直接蚀刻移除半导体层序列200形成电极窗口，而不需要移除绝缘介质或者导电层等难移除材料，相对工艺简单、高效和可靠；步骤9、在露出的第一导电层310上制作第一电极610，在露出的第二导电层320上制作第二电极620。
在本发明的第二个实施例中，提供了一款可利用上述工艺方法制得的能提高可靠性、可简化制作成高压芯粒流程的发光二极管结构。
参看图5，首先具有用于辐射的半导体层序列200，其具有第一类型半导体层210和第二类型半导体层220，和在第一类型半导体层210和第二类型半导体层220之间的设计用于产生辐射的有源层230，其中第一类型半导体层210与半导体层序列200的正侧相邻，半导体层序列200例如基于III/V化合物半导体材料或者基于II/VI化合物半导体材料。II/V化合物半导体材料至少具有来自第三主族的元素，例如Al、Ga、In，以及来自第五主族的元素，例如B、N、P、As。特别地，术语“III/V化合物半导体材料”包括二元、三元或者四元化合物的族，这些化合物包含来自第三主族的至少一种元素和来自第五主族的至少一种元素，特别是氮化物化合物半导体和磷化物化合物半导体。这种二元、三元或四元化合物此外例如可以具有一种或者多种掺杂剂以及附加的组成部分。属于III/V化合物半导体材料的例如有第III族氮化物化合物半导体材料和第III族磷化物化合物半导体材料，譬如GaN、GaAs和InGaAlP。半导体层序列200的高度大于等于5μm到小于等于7μm，或者大于7μm到小于等于8μm。半导体层序列200的高度在此不高于7μm，考虑到工艺性能，半导体层序列200不低于5μm。
半导体层序列200包含至少一个被绝缘层400覆盖的凹处，在此实施例，凹处的数量为20~25个，凹处从半导体层序列200的与正侧对置的背侧穿过有源层230延伸到第一类型半导体层210，第一导电层310背侧与基板500正侧连接，第一导电层310至少裸露出正侧一部分用于设置第一电极610，第二导电层320至少裸露出正侧一部分用于设置第二电极620，露出的第一电极610连接层和第二导电层320等高，该等高主要指的是上表面位于高度一致的水平面上，该等高设计实际是通过对靠近半导体层序列200的第一导电层310和第二导电层320一体设计制作而成的。与第一导电层310连接的第一电极610，与第二导电层320连接的第二电极620，第一电极610和第二电极620朝向正侧，第一电极610和第二电极620主要指的是用于封装打线的金属电极。
借助第一导电层310穿过凹处来电连接第一类型半导体层210，第一导电层310正侧与第一类型半导体层210的背侧接触面积大于第一类型半导体层210面积的1.5%，
第一导电层310与第二导电层320借助凹处的绝缘层400来彼此电绝缘，从凹处延伸的绝缘层400覆盖在第一导电层310和第二导电层320的背侧，绝缘层400覆盖在第一导电层310并不是指覆盖第一导电层310整个背侧，而只是第一导电层310的部分区域，以防止降低散热效果。绝缘层400的材料包括氧化硅、氮化硅、氮化铝、氧化铝或者陶瓷，第一导电层310和/或第二导电层320为金属材料，
用于支撑和散热的基板500，基板500材料为Si、Cu或者陶瓷，特别是采用陶瓷基板500的芯片，一方面陶瓷基板500具有良好的散热特性，与第一导电层310配合更好地将热量从第一导电层310导出，另一方面由于陶瓷基板500的绝缘特性，有利于在高压产品中在同一基板500上制作成多颗半导体串联结构。
第一导电层310和/或第二导电层320的材料为Ag、Au、Ti、Al、Cr、Pt、TiW合金、Ni或以上的任意组合。具体来说，在本实施例中，第一导电层310与第一电极610接触的部分、第二导电层320与第二电极620接触的部分为性能较为稳定的Ti、Pt、Au、Cr、TiW合金，用于填充凹处的第一导电层310材料包括Al、Cr或者Ag等反射材料。位于发光区域下方的第二导电层320依次为用于电流扩展的ITO、对发光区域出光进行反射的Ag、Ni或TiW、用于防止上述材料扩散的稳定金属材料Ti、Pt、Au、Cr或TiW等。
参看图6，为了进一步对本实施例的结构进行解释，提供了从俯视角度体现本发明结构的一种芯片俯视示意图，在该示意图中，可以看到在出光面位置均匀分布着多个凹处设计，该设计具有很好的电流扩展性和散热特性，第一电极610和第二电极620设置在芯片的外侧。本发光二极管芯片结构具有简单清晰的各材料叠层，具有制作工艺简单、可靠性高等优势。
参看图7~图9，在外部干涉结温的条件下进行老化试验，常规的旧结构在125℃结温及2000mA电流条件下快速出现死灯现象，因此对本发明的新结构提供更不利的老化测试条件，新结构采用125℃的结温在2000mA的电流条件下进行老化测试，而旧结构采用75℃的结温在1500mA的电流条件下进行老化测试，图7对1000小时内新结构和旧结构亮度ΔLOP进行比对，可以看到新结构在1000小时内亮度波动更小，亮度稳定性好，图8对1000小时内新结构和旧结构正向电压变化值ΔVF进行比对，ΔVF是与初始正向电压的差值，二者差距不大，图9对对1000小时内新结构和旧结构漏电电流ΔIR进行比对，ΔIR是与初始漏电电流的差值，新结构基本没有漏电电流，旧结构的漏电电流随着老化进程的推进而逐步增高。综合上述试验数据，基本可以得到结论，本发明的新结构在高温、大电流密度的条件下，可靠性高于常规旧结构。
参看图10~图12，在外部干涉结温的条件下进行老化试验，新结构、旧结构均采用125℃的结温在1500mA的中等电流密度条件下进行老化测试，图10和图11对1000小时内新结构和旧结构亮度ΔLOP、正向电压变化值ΔVF进行比对，可以看到新结构和旧结构在1000小时内差距比较小，稳定性接近，图12对1000小时内新结构和旧结构亮度ΔIR进行比较，新结构基本没有漏电电流，旧结构的漏电电流随着老化进程的推进而逐步增高。综合上述试验数据，基本可以得到结论，本发明的新结构在高温、中大电流密度的条件下，可靠性高于常规旧结构。
实施例3为实施例2的一些变形方式，在本实施例中扩大第一导电层310与第一类型半导体层210的背侧接触面积，接触面积是第一类型半导体层210面积的大于等于2.3%到小于等于2.8%、大于2.8%到小于4%或者大于等于4%到小于等于6%。凹处的开口直径大于等于15μm到小于32μm。与前面的实施例不同，增加第一导电层310和第一类型半导体层210的直接接触面积，而解决高功率产品的散热问题，而高功率例如大尺寸芯片或者高压芯片等。
实施例4为实施例3的进一步设计，虽然大体来说保证第一导电层310与第一类型半导体层210的总接触面积，可以提高散热特性，但如果开口直径较小的情况下，较细的第一导电层310具有超过线性比例的热阻，为保证该情况下的散热，本实施例的设计是将凹处开口设计为大于等于32μm至小于等于40μm。作为一种较佳实施方式，当凹处开口直径大于等于34μm到小于等于36μm时，凹处的数量设置为20~25个。
如实施例2到实施例4那样的结构，实施例5中第一类型半导体层210厚度设计较厚时，例如厚度不小于2μm，将凹处在第一类型半导体层210内的深度挖到不小于1μm，更好地从第一类型半导体层210将热量引出。例如第一类型半导体层210厚度为2μm~3μm。
在本发明的实施例6中，将实施例1~实施例5的发光二极管芯片通过打线连接，将第一颗发光二极管芯片的第一电极610与外部电路连接，将第一颗发光二极管芯片的第二电极620和第二颗发光二极管芯片的第一电极610通过金线连接，通过该方式，依次串联多颗发光二极管芯片通过金线电路连接，最后一颗发光二极管芯片的第二电极620与外部电路连接，构成一连串串联连接的发光二极管芯片串。在应用中，串联的多颗发光二极管芯片由于外部电路的电流固定，往往具有比较高的使用电压，相比其他结构，该结构的发光二极管芯片可以方便地进行串联设计，且在高压下具有明显的可靠性优势。
在本发明的实施例7中，公开了一种相对工艺简单、可靠性高的发光二极管元件的制作方法，用于制作高压发光装置，包括如下工艺步骤：
参看图13，步骤1、首先制作发光二极管元件的外延结构，在生长衬底100上制作半导体层序列200，半导体层序列200包括第一类型半导体层210、有源层230、第二类型半导体层220，三者构成半导体PN结；步骤2、从第二类型半导体层220背侧例如通过湿法蚀刻或者干法蚀刻挖出多个贯穿第二类型半导体层220和有源层230的凹处，凹处至少贯穿至第一类型半导体层210。
参看图14，步骤3、在第二类型半导体层220表面的非凹处位置覆盖导电层，该导电层是离散分布，为后续电路连接做相应图形设计，导电层包括n对位于同一水平面的第一导电层310和第二导电层320，每一对第一导电层310和第二导电层320位于后续制作出的独立的半导体层序列200中，其中n≥2，然后向各部分导电层、凹处底部和侧壁覆盖绝缘层400。
参看图15，步骤4、在绝缘层400一些区域挖孔，至少露出凹处底部的第一类型半导体层210和n个第一导电层310的部分区域，露出的凹处底部的第一类型半导体层210和n个第一导电层310用于制作电连接窗口；
参看图16，步骤5、在凹处底部、绝缘层400、n个第一导电层310的部分区域继续覆盖第一导电层310材料，这里说的第一导电层310主要指的是多种材料层共同构成的，统一定义为第一导电层310， n个第一导电层310之间设置绝缘层400隔离，通过新覆盖的第一导电层310材料将电连接导出到步骤3制作的与第二导电层320等高的第一导电层310上；
参看图17，步骤6、在第一导电层310的背侧直接连接散热基板500，散热基板500包括陶瓷或者金属，该直接连接通常采用的是金属键合工艺或者粘合工艺，若采用键合工艺，往往在步骤6前还会在基板500和第一导电层310上制作一层键合金属，这里的键合金属统成为第一导电层310；步骤7、去除生长衬底100，这里的去除生长衬底100包括去除全部生长衬底100或者减薄生长衬底100；步骤8、从第一类型半导体层210的正侧开始移除部分半导体层序列200，移除半导体层序列200至露出第一导电层310和第二导电层320，因为该工艺的设计可以直接移除至第一导电层310和第二导电层320等相对稳定的材料，因此工艺可控性好，形成n个相互隔离的半导体层序列200；步骤9、在第一个半导体层序列200露出的第一导电层310上制作第一电极610，同时在最后一个半导体层序列200露出的第二导电层320上制作第二电极620，第一电极610和第二电极620用于与外部电路连接。
参看图17，根据上述工艺提供了主要用于高压器件的发光二极管元件结构，在本发明的实施例8中，在该结构中，发光二极管单元之间采用串联式连接，发光二极管元件包括3个至6个，或者7个至9个发光二极管单元。为了设计成串联形式，发光二极管单元之间的半导体层序列200相互隔离，彼此之间通过半导体层序列200内部的导电层构成串联电连接；半导体层序列200具有在第一类型半导体层210和第二类型半导体层220之间的、设计用于产生辐射的有源层230，其中第一类型半导体层210位于半导体层序列200的正侧，半导体层序列200包含一个或复数个覆盖有绝缘层400的凹处，凹处作为电流通道从半导体层序列200的与正侧对置的背侧穿过有源层230延伸到第一类型半导体层210，具有导电特性的第一导电层310穿过凹处来电连接第一类型半导体层210，具有导电特性的第二导电层320电连接第二类型半导体层220，第一导电层310与第二导电层320借助从凹处延伸的绝缘层400来彼此电绝缘，复数个发光二极管单元的第一个发光二极管单元至少裸露出部分第一导电层310，具有与其裸露的第一导电层310电连接的第一电极610，最后一个发光二极管单元至少裸露出部分第二导电层320，具有与其第二导电层320电连接的第二电极620，第一电极610和第二电极620位于发光二极管元件的外侧，第一电极610和第二电极620朝向正侧。
第一导电层310背侧与基板500正侧连接，第一导电层310正侧与第一类型半导体层210的背侧接触面积大于第一类型半导体层210面积的1.5%，从凹处延伸的绝缘层400覆盖在第二导电层320的背侧，任意相邻的两个发光二极管单元其中一个发光二极管单元的第二导电层320与另一个发光二极管单元的第一导电层310设有一体连接的连接部，相邻两个发光二极管单元的第一导电层310通过绝缘层400隔离。在发光二极管单元的一些区域包括从上到下依次层叠的第二导电层320、绝缘层400和第一导电层310。
复数个发光二极管单元共用同一支撑和散热基板500的。在一些薄膜型发光二极管元件中，半导体层序列200的高度不高于7μm。
在本实施例中，第一导电层310和/或第二导电层320主要为金属材料，也可能设有用于电流扩展的ITO等电流扩展材料。相互隔离的半导体层序列200之间至少裸露出部分一体连接的连接部，该结构主要是方便制作相互隔离的半导体层序列200时移除工艺只需进行到连接部，在工艺上较为容易控制。
参看图18，根据上述实施例8，为了保护连接部、减少外部环境直接影响甚至破坏连接部，本发明提出了实施例9，在每个发光二极管单元从正侧裸露出一部分绝缘层400，至少部分一体连接的连接部位于该部分绝缘层400的下方，从结构上看仅需要在水平方向上改变制作工艺步骤5中用于隔离的绝缘层400位置，在步骤8中的移除半导体层序列200的位置至露出绝缘层400即可实现。
在实施例8和实施例9中，复数个发光二极管单元通过在同一生长衬底100上共同生长的半导体层序列200来制作而成的，复数个发光二极管单元具有相同的芯片结构，即在图11和图12中，可看出的周期性单元结构。
在本发明的实施例10中，针对多个半导体层序列200串联的高压条件下，扩大第一导电层310与第一类型半导体层210的背侧接触面积，接触面积设计为第一类型半导体层210面积的大于等于4%到小于等于6%。
应当理解的是，上述具体实施方案仅为本发明的部分优选实施例，以上实施例还可以进行各种组合、变形。本发明的范围不限于以上实施例，凡依本发明所做的任何变更，皆属本发明的保护范围之内。

Claims (19)

1.一种发光二极管芯片，具有：
半导体层序列，其具有第一类型半导体层、第二类型半导体层和位于两者间设计用于产生辐射的有源层，其中
第一类型半导体层位于半导体层序列的正侧，
半导体层序列包含至少一个侧壁覆盖有绝缘层的凹处，凹处从半导体层序列的与正侧对置的背侧穿过有源层延伸到第一类型半导体层，
第一导电层和第二导电层都位于半导体层序列的背侧，第二导电层与第二类型半导体层的背侧直接接触，
与第一导电层连接的第一电极，借助第一导电层穿过凹处来电连接第一类型半导体层，
与第二导电层连接的第二电极，
第一导电层与第二导电层借助凹处延伸的绝缘层来彼此电绝缘，用于支撑和散热的基板；
其特征在于：第一电极和第二电极朝向正侧，第一导电层背侧与基板正侧直接连接，第一导电层正侧与第一类型半导体层的背侧接触面积大于第一类型半导体层面积的1.5%，第一导电层至少裸露出正侧一部分用于设置第一电极，第二导电层至少裸露出正侧一部分用于设置第二电极，从凹处延伸的绝缘层覆盖在第二导电层的背侧。
2.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一导电层与第一类型半导体层的背侧接触面积为第一类型半导体层面积的大于等于2.3%到小于等于2.8%、大于2.8%到小于4%或者大于等于4%到小于等于6%。
3.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一导电层和/或第二导电层包括金属材料。
4.根据权利要求1所述的一种发光二极管芯片，其特征在于：凹处的开口直径大于等于15μm到小于32μm，或者大于等于32μm至小于等于40μm。
5.根据权利要求1所述的一种发光二极管芯片，其特征在于：当凹处开口直径大于等于34μm到小于等于36μm时，凹处的数量为20~25个。
6.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一类型半导体层的厚度不小于2μm，凹处在第一类型半导体层内的深度不小于0.6μm。
7.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一类型半导体层厚度为2μm~3μm。
8.根据权利要求1所述的一种发光二极管芯片，其特征在于：绝缘层的材料包括氧化硅、氮化硅、氮化铝或者氧化铝。
9.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一导电层覆盖在基板的整个正侧。
10.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一导电层和/或第二导电层的材料为Ag、Au、Al、Cr、Ni、Pt、Sn、Ti、TiW或以上的任意组合。
11.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一导电层包括欧姆接触层、金属反射层、金属键合层或者以上各层任意组合。
12.根据权利要求1所述的一种发光二极管芯片，其特征在于：第二导电层包括透明导电层、金属反射层、金属扩散阻挡层或者以上各层任意组合。
13.根据权利要求1所述的一种发光二极管芯片，其特征在于：半导体层序列的高度大于等于5μm到小于等于7μm，或者大于7μm到小于等于8μm。
14.根据权利要求1所述的一种发光二极管芯片，其特征在于：基板在100℃时的导热系数不小于150W/（m·k）。
15.根据权利要求1所述的一种发光二极管芯片，其特征在于：基板材料为陶瓷、Si或者Cu。
16.根据权利要求1所述的一种发光二极管芯片，其特征在于：第一导电层和第二导电层至少部分为一起制作，位于同一平面上。
17.根据权利要求1所述的一种发光二极管芯片，其特征在于：第二导电层的背侧与第一导电层正侧之间设置有从凹处延伸出来的绝缘层。
18.根据权利要求1所述的一种发光二极管芯片，其特征在于：裸露出的第一导电层和裸露出第二导电层等高。
19.一种发光二极管芯片的制作方法，包括步骤：
步骤1、在生长衬底上制作半导体层序列，半导体层序列包括第一类型半导体层、有源层、第二类型半导体层；
步骤2、从第二类型半导体层背侧挖出贯穿第二类型半导体层和有源层的凹处，凹处至少贯穿至第一类型半导体层；
步骤3、在第二类型半导体层表面的非凹处位置覆盖导电层，导电层包括位于同一水平面的第一导电层和第二导电层，向导电层、凹处底部和侧壁覆盖绝缘层；
步骤4、在绝缘层上挖孔，至少露出凹处底部的第一类型半导体层和部分第一导电层；
步骤5、在凹处底部、绝缘层、部分第一导电层继续覆盖第一导电层材料；
步骤6、在第一导电层的背侧直接连接散热基板；
步骤7、去除生长衬底；
步骤8、从第一类型半导体层的正侧开始移除部分半导体层序列，移除半导体层序列至露出第一导电层和第二导电层；
步骤9、在露出的第一导电层上制作第一电极，在露出的第二导电层上制作第二电极。
CN201880003520.4A 2018-10-11 2018-10-11 一种发光二极管芯片及其制作方法 Pending CN109791964A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2018/109910 WO2020073294A1 (zh) 2018-10-11 2018-10-11 一种发光二极管芯片及其制作方法

Publications (1)

Publication Number Publication Date
CN109791964A true CN109791964A (zh) 2019-05-21

Family

ID=66500789

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880003520.4A Pending CN109791964A (zh) 2018-10-11 2018-10-11 一种发光二极管芯片及其制作方法

Country Status (6)

Country Link
US (1) US20210226088A1 (zh)
EP (1) EP3866211A4 (zh)
JP (1) JP7263404B2 (zh)
KR (1) KR20210035301A (zh)
CN (1) CN109791964A (zh)
WO (1) WO2020073294A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109891610A (zh) * 2018-10-11 2019-06-14 厦门市三安光电科技有限公司 一种发光二极管元件及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039359A1 (en) * 2007-08-10 2009-02-12 Seoul Opto Device Co., Ltd. Light emitting diode with improved current spreading performance
CN101867002A (zh) * 2010-05-27 2010-10-20 常州美镓伟业光电科技有限公司 一种新型半导体发光二极管
CN103563104A (zh) * 2011-05-25 2014-02-05 欧司朗光电半导体有限公司 光电子半导体芯片
CN103765616A (zh) * 2011-08-31 2014-04-30 奥斯兰姆奥普托半导体有限责任公司 发光二极管芯片
CN106409997A (zh) * 2016-11-23 2017-02-15 映瑞光电科技(上海)有限公司 Led芯片及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100986570B1 (ko) * 2009-08-31 2010-10-07 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI495156B (zh) * 2010-07-30 2015-08-01 Epistar Corp 半導體發光元件及其製造方法
KR101730152B1 (ko) * 2010-10-06 2017-04-25 엘지이노텍 주식회사 발광 소자
JP5777879B2 (ja) * 2010-12-27 2015-09-09 ローム株式会社 発光素子、発光素子ユニットおよび発光素子パッケージ
DE102013101598B9 (de) * 2013-02-18 2023-10-19 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
JP6287317B2 (ja) * 2013-02-28 2018-03-07 日亜化学工業株式会社 半導体発光素子
DE102013103409A1 (de) * 2013-04-05 2014-10-09 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Modul
CN104810436B (zh) * 2015-03-30 2017-07-28 华灿光电股份有限公司 一种发光二极管芯片及其制备方法
JP2017054963A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置およびその製造方法
DE102015116495A1 (de) * 2015-09-29 2017-03-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zum Herstellen eines optoelektronischen Halbleiterchips
US10734552B2 (en) * 2016-06-20 2020-08-04 Lg Innotek Co., Ltd. Semiconductor device having a light emitting structure
KR102564198B1 (ko) * 2016-07-11 2023-08-07 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 반도체 소자
JP6823800B2 (ja) * 2016-09-30 2021-02-03 東芝ライテック株式会社 発光モジュールおよび照明装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090039359A1 (en) * 2007-08-10 2009-02-12 Seoul Opto Device Co., Ltd. Light emitting diode with improved current spreading performance
CN101867002A (zh) * 2010-05-27 2010-10-20 常州美镓伟业光电科技有限公司 一种新型半导体发光二极管
CN103563104A (zh) * 2011-05-25 2014-02-05 欧司朗光电半导体有限公司 光电子半导体芯片
CN103765616A (zh) * 2011-08-31 2014-04-30 奥斯兰姆奥普托半导体有限责任公司 发光二极管芯片
CN106409997A (zh) * 2016-11-23 2017-02-15 映瑞光电科技(上海)有限公司 Led芯片及其形成方法

Also Published As

Publication number Publication date
US20210226088A1 (en) 2021-07-22
JP7263404B2 (ja) 2023-04-24
JP2021523578A (ja) 2021-09-02
EP3866211A4 (en) 2022-05-18
WO2020073294A1 (zh) 2020-04-16
KR20210035301A (ko) 2021-03-31
EP3866211A1 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
US9537048B2 (en) Vertical type AC-LED device and manufacturing method thereof
KR101313973B1 (ko) 기판으로부터 전기적으로 절연된 ｐ 콘택트 및 ｎ 콘택트를 갖는 박막 ｌｅｄ
CN102117821B (zh) 发光装置
CN100446288C (zh) 通孔垂直结构的半导体芯片及其制造方法
TWI524556B (zh) 具有可觸及電極之固態發光裝置及製造方法
JP2016503232A (ja) 垂直ソリッドステート変換器および埋め込み接点を有する高電圧ソリッドステート変換器ならびに関連システムおよび方法
TW201234679A (en) High voltage wire bond free LEDs
CN102339913A (zh) 高压led器件及其制造方法
CN101308838B (zh) 一种高导通电压倒装led集成芯片及制造方法
CN109585618B (zh) 一种高压发光二极管芯片以及制备方法
CN106449924A (zh) 一种光热电分离的倒装led芯片及其制作方法
CN109891610A (zh) 一种发光二极管元件及其制作方法
CN103579447A (zh) 一种倒装结构发光二极管及其制备方法
WO2009097786A1 (zh) 垂直结构的半导体芯片
CN107293535A (zh) 一种基于倒装封装的led芯片结构
CN102522400B (zh) 一种防静电损伤的垂直发光器件及其制造方法
CN103247741A (zh) 一种led倒装芯片及其制造方法
CN109791964A (zh) 一种发光二极管芯片及其制作方法
CN106299073B (zh) 发光二极管晶圆及其形成方法
CN106206902B (zh) 发光二极管芯片
CN101330080B (zh) 一种高导通电压正装led集成芯片及制造方法
CN112802953A (zh) 一种发光二极管及制备方法
CN105655458A (zh) 一种增加发光面积led芯片结构及制作方法
CN107170737A (zh) 一种双面发光led芯片及其制作方法
KR101482050B1 (ko) 발광다이오드 어레이

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190521