JP2016503232A - 垂直ソリッドステート変換器および埋め込み接点を有する高電圧ソリッドステート変換器ならびに関連システムおよび方法 - Google Patents

垂直ソリッドステート変換器および埋め込み接点を有する高電圧ソリッドステート変換器ならびに関連システムおよび方法 Download PDF

Info

Publication number
JP2016503232A
JP2016503232A JP2015545811A JP2015545811A JP2016503232A JP 2016503232 A JP2016503232 A JP 2016503232A JP 2015545811 A JP2015545811 A JP 2015545811A JP 2015545811 A JP2015545811 A JP 2015545811A JP 2016503232 A JP2016503232 A JP 2016503232A
Authority
JP
Japan
Prior art keywords
contact
sst
contacts
semiconductor material
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015545811A
Other languages
English (en)
Other versions
JP6080975B2 (ja
Inventor
オドノブリュドフ，ウラジーミル
エフ． シューバート，マーティン
エフ． シューバート，マーティン
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2016503232A publication Critical patent/JP2016503232A/ja
Application granted granted Critical
Publication of JP6080975B2 publication Critical patent/JP6080975B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025—Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/647—Heat extraction or cooling elements the elements conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0075—Processes relating to semiconductor body packages relating to heat extraction or cooling elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/644—Heat extraction or cooling elements in intimate contact or integrated with parts of the device other than the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

埋め込み接点を有するソリッドステート変換器（“ＳＳＴ”）および垂直高電圧ＳＳＴが本明細書で開示される。特定の一実施形態によるＳＳＴダイは、変換器構造の第一側面における第一の半導体材料と、変換器構造の第二側面における第二の半導体材料とを有する変換器構造を含むことができる。ＳＳＴは、第一の半導体構造に電気的に結合される、第一側面における複数の第一接点と、第一側面から第二の半導体材料へと伸び、第二の半導体材料に電気的に結合された複数の第二接点とをさらに含むことができる。少なくとも一つの第一接点および一つの第二接点の間に相互接続を形成することができる。相互接続は、複数のパッケージ材料で被覆することができる。【選択図】図２Ｃ

Description

本技術は、高電圧ソリッドステート（ｓｏｌｉｄ−ｓｔａｔｅ）変換器ならびにソリッドステート変換器および高電圧ソリッドステート変換器ダイの製造方法に関連する。特に、本技術は、埋め込み接点を有する垂直高電圧ソリッドステート変換器ならびに関連システムおよび方法に関する。
ソリッドステート照明（“ＳＳＬ”）デバイスは、照明源として電気フィラメント、プラズマもしくは気体ではなく、発光ダイオード（“ＬＥＤ”）、有機発光ダイオード（“ＯＬＥＤ”）および／もしくはポリマー発光ダイオード（“ＰＬＥＤ”）を利用するように設計されている。ＬＥＤなどのソリッドステートデバイスは、半導体材料の中間活性領域から光を発生するために、逆ドープされた材料全体にバイアスをかけることによって、電気エネルギーを光へと変換する。ＳＳＬデバイスは、一般消費者向け電子デバイスを含む広範囲の製品およびアプリケーションに組み込まれている。例えば、携帯電話、携帯情報端末（“ＰＤＡ”）、デジタルカメラ、ＭＰ３プレイヤーおよびほかの可搬電子デバイスは、バックライト用にＳＳＬデバイスを利用する。さらに、ＳＳＬデバイスは、交通照明、標識、室内照明、屋外照明および他のタイプの一般照明にも利用されている。
マイクロ電子デバイス製造者は、良好な性能でより高い光出力を必要とする一方、より小型の寸法でより洗練されたデバイスを開発している。現在の設計基準に合致するために、ＬＥＤは、フットプリントを小さくして、よりスリムなプロファイルで作製され、その後、高電圧アレイにおいて直列に結合される。ある実施形態においては、個々のＳＳＬダイは、直列に結合された二つ以上のＬＥＤ接合を含むことがある。
図１Ａは、横方向構造において直列の二つの接合を有する従来の高電圧ＳＳＬデバイス１０ａの断面図である。図１Ａに示されるように、高電圧ＳＳＬデバイス１０ａは、絶縁材料１２によって互いから電気的に絶縁された複数のＬＥＤ構造１１（第一および第二のＬＥＤ構造１１ａ、１１ｂとして個々に同定される）を支持する基板２０を含む。各ＬＥＤ構造１１ａ、１１ｂは、例えば、窒化ガリウム／窒化インジウムガリウム（ＧａＮ／ＩｎＧａＮ）多重量子井戸（“ＭＱＷ”）を含み、Ｐ型ＧａＮ１５およびＮ型ＧａＮ１６のドープ材料の間に配置された活性領域１４を有する。高電圧ＳＳＬデバイス１０ａは、横方向構造において、Ｐ型ＧａＮ１５上の第一接点１７およびＮ型ＧａＮ１６上の第二接点１９をも含む。個々のＳＳＬ構造１１ａ、１１ｂは、ノッチ２２によって分離され、このノッチ２２を通して、Ｎ型ＧａＮ１６の一部が露出される。相互接続２４は、ノッチ２２を通って二つの隣接するＳＳＬ構造１１ａ、１１ｂを電気的に接続する。動作においては、電力は、接点１７、１９を介してＳＳＬデバイス１０に提供され、活性領域１４を発光させる。
図１Ｂは、例えば、横方向構造ではなく、垂直方向構造において、第一および第二接点１７、１９が互いに反対側にある、別の従来のＬＥＤデバイス１０ｂの断面図である。ＬＥＤデバイス１０ｂの形成中に、図１Ａに示された基板２０に類似する（図示されていない）成長基板は、まず、Ｎ型ＧａＮ１５、活性領域１４およびＰ型ＧａＮ１６を支持する。第一接点１７は、Ｐ型ＧａＮ１６上に配置され、キャリア２１は、第一接点１７に取り付けられる。基板は除去され、それによって、第二接点１９をＮ型ＧａＮ１５上に配置することを可能にする。構造は、その後、図１Ｂに示される向きにするために反転される。ＬＥＤデバイス１０ｂにおいて、第一接点１７は、典型的には、Ｎ型ＧａＮ１５に向かって光を方向づけるための反射性導電性材料（例えば、銀もしくはアルミニウム）を含む。変換器材料２３および封入剤２５は、その後、ＬＥＤ構造１１上に、重ねて配置することができる。動作においては、ＬＥＤ構造１１は、第二発光（例えば、黄色光）を放射するために、変換器材料２３（例えば、蛍光体）を刺激する第一発光（例えば、青色光）を放射することができる。第一および第二発光の組み合わせは、所望の色の光（例えば、白色光）を生成することができる。
垂直ＬＥＤデバイス１０ｂは、典型的には、横方向ＬＥＤデバイス構造よりも高い効率を有する。より高い効率は、例えば、電流拡散、光抽出および熱特性の増加による結果である可能性がある。しかしながら、熱特性の改善にもかかわらず、ＬＥＤデバイス１０ｂは、種々の構造もしくは領域間に層間剥離を引き起こしうる、および／もしくはパッケージ化されたデバイスに他の損傷を引き起こしうる、相当量の熱を生成する。さらに、図１Ｂに示されるように、垂直ＬＥＤデバイス１０ｂは、第一および第二接点１７、１９との電気的接続を形成するために、ダイの両側へのアクセスを必要とし、典型的には、第二接点１９に結合された少なくとも一つのワイヤボンドを含み、それによって、デバイスフットプリント、および作製の複雑性が増す可能性がある。高性能を実現し、かつ処理ステップ中のデバイスに対する損傷を防ぐために、従来のＬＥＤダイ処理ステップのうちの幾つかは、パッケージレベル（例えば、ダイレベルにおけるシンギュレーション（ｓｉｎｇｕｌａｔｉｏｎ）（図１Ｂ）後）に制限されてきた。このようなパッケージレベル処理ステップは、パッケージの表面粗化などの他の望ましくない結果をもたらし得ると共に、時間およびコストなどの製造リソースに対する要件を増加させる。したがって、パッケージングを容易にし、性能および信頼性を改善した垂直ＬＥＤ、垂直高電圧ＬＥＤダイおよび他のソリッドステートデバイスに対するニーズがいまだ存在している。
本開示の多くの態様は、以下の図面に対する参照によってよりよく理解することができる。図面内の構成要素は必ずしも同じ縮尺で描かれてはいない。その代わりに、本開示の原則を明確に示すことに重点が置かれている。さらに、図面においては、幾つかの図面を通して対応する要素に同様の符号を付すものとする。
従来技術に従って構成されるＬＥＤデバイスの概略断面図である。 従来技術に従って構成されるＬＥＤデバイスの概略断面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略平面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略断面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略平面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略断面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略平面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略断面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略平面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略断面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略平面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略断面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略平面図である。 本技術の実施形態に従うソリッドステート変換器を形成するためのプロセスの一部を示す概略断面図である。 本技術のさらなる実施形態に従うソリッドステート変換器を形成するためのプロセスのさらなる一部を示す断面図である。 本技術のさらなる実施形態に従うソリッドステート変換器を形成するためのプロセスのさらなる一部を示す断面図である。 本技術の別の実施形態に従って構成される、複数のソリッドステート変換器を有するウェーハレベルアセンブリを形成するためのプロセスの一部を示す概略平面図である。 本技術の別の実施形態に従って構成される、複数のソリッドステート変換器を有するウェーハレベルアセンブリを形成するためのプロセスの一部を示す概略平面図である。 本技術の別の実施形態に従って構成される、複数のソリッドステート変換器を有するウェーハレベルアセンブリを形成するためのプロセスの一部を示す概略平面図である。
ソリッドステート変換器（ＳＳＴ）ならびに関連するシステムおよび方法の幾つかの実施形態の具体的な詳細が以下に記述される。“ＳＳＴ”という用語は、概して、可視、紫外、赤外および／もしくは他のスペクトルにおける電磁放射へと電気的エネルギーを変換するために、活性媒体として半導体材料を含むソリッドステートデバイスのことを称する。例えば、ＳＳＴは、ソリッドステート発光素子（例えば、ＬＥＤ、レーザダイオードなど）および／もしくは電気フィラメント、プラズマ、もしくは気体以外の他の発光源を含む。ＳＳＴは、電磁放射を電気へと変換するソリッドステートデバイスを代わりに含むことができる。さらに、使用される文脈によっては、“基板”という用語は、ウェーハレベル基板もしくはシンギュレーションされたデバイスレベル基板のことを称する可能性がある。この技術はさらなる実施形態を有することがあり、図２Ａ−図４Ｃを参照することによって、以下に記述される実施形態の詳細が幾つかなくても実践されることがあることも、当業者には理解されたい。
図２Ａ−図４Ｃは、本技術の一実施形態に従うＳＳＴを形成するためのプロセスを示す概略平面図および断面図である。図２Ａ−図２Ｌは、明瞭性のために単一のＳＳＴダイ２００を示すプロセスの様々な部分を示す。しかしながら、示されたステップは、本明細書に記述されたプロセスステップを同時に利用して、複数のＳＳＴダイ２００を作成するために、ウェーハレベルで実現することができることを理解されたい。例えば、図２Ａおよび図２Ｂは、変換器構造２０２が成長基板２２０上に形成された後のプロセスの段階におけるＳＳＴダイ２００を示す。図２Ｂに示されるように、ＳＳＴダイ２００は、第一側面２０１ａと、第一側面２０１ａとは反対側を向く第二側面２０１ｂを有する。図２Ａおよび図２Ｂを参照すると、ＳＳＴダイ２００は、複数の接合２０３（接合２０３ａ−２０３ｉとして個々に同定される）へと変換器構造２０２を分離する複数のフィーチャを含むことができる。例えば、ＳＳＴダイ２００の第一側面２０１ａから変換器構造２０２を通って基板２２０へと伸びるトレンチ２０８は、個々の接合２０３を、ＳＳＴダイ２００上の隣接する接合もしくは他の接合２０３から分離し、かつ電気的に絶縁するために形成することができる。
変換器構造２０２は、第一側面２０１ａにおける第一の半導体材料２１０と、第二側面２０１ｂにおける第二の半導体材料２１２と、第一および第二の半導体材料２１０、２１２の間に配置された活性領域２１４と、を含むことができる。他の実施形態においては、変換器構造２０２は、窒化シリコン、窒化アルミニウム（ＡｌＮ）および／もしくは他の好適な中間材料を含むこともできる。
第一および第二の半導体材料２１０および２１２は、ドープされた半導体材料である可能性がある。一実施形態においては、第一の半導体材料２１０は、Ｐ型半導体材料（例えば、Ｐ−ＧａＮ）であり、第二の半導体材料２１２は、Ｎ型半導体材料（例えば、Ｎ−ＧａＮ）である可能性がある。他の実施形態においては、第一の半導体材料２１０と第二の半導体材料２１２は、逆になることがある。さらなる実施形態においては、第一および第二の半導体材料２１０、２１２は、ヒ化ガリウム（ＧａＡｓ）、ヒ化アルミニウムガリウム（ＡｌＧａＡｓ）、ヒ化リン化ガリウム（ＧａＡｓＰ）、リン化ガリウム（ＩＩＩ）（ＧａＰ）、セレン化亜鉛（ＺｎＳｅ）、窒化ボロン（ＢＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）および／もしくは他の好適な半導体材料のうちの少なくとも一つを個々に含むことができる。
第一および第二の半導体材料２１０および２１２の間の活性領域２１４は、単一量子井戸（“ＳＱＷ”）および／もしくは単粒（ｓｉｎｇｌｅ ｇｒａｉｎ）半導体材料（例えば、ＩｎＧａＮ）を含むことができる。一実施形態においては、ＩｎＧａＮなど単粒半導体材料は、約１０ナノメートルより大きく約５００ナノメートルまでの厚さを有する可能性がある。ある実施形態においては、活性領域２１４は、ＩｎＧａＮ ＳＱＷ、ＧａＮ／ＩｎＧａＮ ＭＱＷおよび／もしくはＩｎＧａＮバルク材料を含むことができる。他の実施形態においては、活性領域２１４は、リン化アルミニウムガリウムインジウム（ＡｌＧａＩｎＰ）、窒化アルミニウムガリウムインジウム（ＡｌＧａＩｎＮ）および／もしくは他の好適な材料もしくは構造を含むことができる。
ある実施形態においては、第一の半導体材料２１０、活性領域２１４、および第二の半導体材料２１２のうちの少なくとも一つは、有機化学蒸着（“ＭＯＣＶＤ”）、分子ビームエピタキシー（“ＭＢＥ”）、液相エピタキシー（“ＬＰＥ”）および／もしくはハイブリッド気相エピタキシー（“ＨＶＰＥ”）を介して、成長基板２２０上に形成することができる。他の実施形態においては、変換器構造２０２の少なくとも一部は、他の好適なエピタキシャル成長技術を利用して形成されてもよい。
図２Ａおよび図２Ｂに示されるように、第一接点２０４は、第一の半導体材料２１０上に形成することができる。幾つかの実施形態においては、第一接点２０４は、下層の第一の半導体材料２１０の大部分にわたって伸びることができる。他の実施形態においては、第一接点２０４は、第一の半導体材料２１０のより小さい部分にわたって形成することができる。ある配置においては、第一接点２０４は、鏡とすることができ、および／もしくは、ニッケル（Ｎｉ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）および／もしくは他の反射性材料を含む反射性接点材料から形成することができる。図２Ａおよび図２Ｂに示されるように、第一接点２０４は、第一の半導体材料２１０にわたって形成された接点材料の連続的被覆（ｏｖｅｒｌａｙ）とすることができる。しかしながら、他の実施形態においては、ＳＳＴダイ２００は、第一の半導体材料２１０の第一側面２０１ａおよび被覆部分に配置された別々の反射性素子を含むことができる。その後の処理段階中に、ＳＳＴダイ２００の活性領域２１４を通って第二側面２０１ｂに向かって、反射性第一接点２０４が放射（例えば光）を再方向づけできるように、変換器構造２０２は反転されてもよい（図２Ｂ）。他の実施形態においては、第一接点２０４は、非反射性材料から形成することができ、および／もしくはＳＳＴダイ２００は、反射性素子を含まなくてもよい。第一接点２０４は、化学蒸着（“ＣＶＤ”）、物理蒸着（“ＰＶＤ”）、原子層堆積（“ＡＬＤ”）、スピンコーティング、パターン化および／もしくは当該技術分野で既知の他の好適な技術を利用して形成することができる。
第二接点２０６は、ＳＳＴダイ２００の第一側面２０１ａから第二の半導体材料２１２へと、またはその中へと伸びる複数の埋め込み接点素子２１５を含むことができる。図２Ｂを参照すると、埋め込み接点素子２１５は、変換器構造２０２の第一側面２０１ａ（例えば、第一接点２０４もしくは第一の半導体材料２１０）から第二の半導体材料２１２へと、またはその中へと伸びる変換器構造２０２において、複数のチャネルもしくは開口２１９をエッチングもしくは形成することによって形成することができる。一実施形態においては、開口２１９は、第一接点２０４が第一の半導体材料２１０上に形成される前に形成することができ、（図２Ｂに示されるように）第二の半導体材料２１２の一部へと、またはその中へと伸びることができる。別の実施形態においては、開口２１９は、第一の接点材料２０４がＳＳＴダイ２００の第一側面２０１ａに形成された後に形成されてもよい。開口２１９のエッチングされた側壁は、誘電性材料２１８で被覆され、第一接点２０４、第一の半導体材料２１０および活性領域２１４を通って伸びる経路に沿って、第二の接点材料２１６を電気的に絶縁する。誘電性材料２１８は、二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮ）および／もしくは他の好適な誘電性材料を含むことができ、ＣＶＤ、ＰＶＤ、ＡＬＤ、パターン化および／もしくは半導体作製技術分野で既知の他の好適な技術を介して、開口２１９内に堆積することができる。
次のプロセスステップにおいて、開口２１９内の第二の半導体材料２１２の露出部分と電気的に接続するために、埋め込み接点素子２１５は、絶縁された開口２１９内に第二の接点材料２１６を配置することによって形成することができる。第二の接点材料２１６は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銀（Ａｇ）および／もしくは他の好適な導電性材料を含むことができる。第二の接点材料２１６は、ＣＶＤ、ＰＶＤ、ＡＬＤ、パターン化、および／もしくは他の好適な技術を利用して堆積することができる。したがって、図２Ａおよび図２Ｂに示されるように、第一および第二の接点２０４、２０６は、ＳＳＴダイ２００の第一側面２０１ａから電気的にアクセス可能である。
図２Ｃおよび図２Ｄは、誘電性材料２２２（例えば、パシベーション材料）が、第一接点２０４にわたって形成された後のプロセスにおける段階を示す。他の機能のうちでもとりわけ、誘電性材料２２２は、下層の変換器構造２０２（明瞭性のために、図２Ｃで破線で示される或るフィーチャ）を環境から保護するために、かつ、互いに対して第一および第二の接点２０４、２０６の短絡を防止するために使用される。誘電性材料２２２は、開口２１９内の誘電性材料２１８と同一もしくは異なる可能性がある。例えば、誘電性材料２２２は、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、ポリイミドおよび／もしくは他の好適な絶縁性材料を含むことができる。図２Ｃに示されるように、誘電性材料２２２は、第一接点２０４の一部を露出するアパーチャ２２４を含むことができる。示された実施形態においては、誘電性材料２２２は、個々の接合２０３ａ−２０３ｉの各々に関連付けられた長方形アパーチャ２２４を含む。しかしながら、他の実施形態においては、誘電性材料２２２は、より多数もしくはより少数のアパーチャ２２４を含むことができ、および／もしくは、アパーチャ２２４は異なる形状（例えば、正方形、円形、不規則形状など）を有することができる。誘電性材料２２２は、ＣＶＤ、ＰＶＤ、パターン化、スピンコーティングおよび／もしくは他の好適な形成方法を利用して形成することができる。アパーチャ２２４は、誘電性材料２２２の一部を選択的に堆積するか選択的に除去することによって形成することができる。示された実施形態においては、誘電性材料２２２は、露出された第一および第二接点２０４、２０６を互いに横方向に間隔を開けるように配置され、それによって、その後の処理中に接点を互いに対して短絡する可能性を低減する。
図２Ｃおよび図２Ｄに示されるように、誘電性材料２２２は、埋め込み接点素子２１５を被覆していない。特定の一実施形態においては、相互接続２２５は、接合（例えば、接合２０３ｄ）上の第二接点２０６を、隣接する接合（例えば、接合２０３ｅ）上のアパーチャ２２４を介して第一接点２０４へと電気的に結合することができ、接合（例えば、接合２０３ｄおよび２０３ｅ）は直列に結合される。相互接続２２５は、埋め込み接点素子２１５とアパーチャ２２４を通して露出された第一接点２０４との間の誘電性材料２２２にわたって相互接続線２２６を堆積することによって形成することができる。相互接続線２２６の下層の誘電性材料２２２は、第二接点２０６から第一接点２０４を電気的に絶縁する。相互接続線２２６は、ニッケル（Ｎｉ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）および／もしくは他の好適な導電性材料などの第二の接点材料２１６用に利用される導電性材料を含む、好適な導電性材料から作成することができ、また、堆積、パターン化および／もしくは本技術分野で既知の他の好適な方法を利用して形成することができる。
図２Ｃに示されるように、ＳＳＴダイ２００は、接合２０３ａ上に配置することができる第一の外部端子２０５を含む。第一の外部端子２０５は、接合２０３ａにおけるアパーチャ２２４を通ってアクセス可能な第一接点２０４の露出部分とすることができる。一般的に、第一の外部端子２０５は、複数の直列に結合された接合（例えば、接合２０３ａ−２０３ｉ）の第一の接合（例えば、接合２０３ａ）に関連付けられる。しかしながら、他の実施形態においては、第一の外部端子２０５は、別の接合２０３ｂ−２０３ｉに関連付けられてもよい。他の個々の接合２０３ｂ−２０３ｉの各々に関連付けられた長方形アパーチャ２２４と同様に、第一の外部端子２０５は、第一接点２０４の一部を露出する誘電性材料２２２内の長方形アパーチャ２２４を介して形成することができる。他の実施形態においては、アパーチャ２２４は、ＳＳＴダイ２００上の第一の外部端子２０５を形成するために、第一接点２０４を露出させるための異なる形状（例えば、正方形、円形、不規則形状など）を有することができる。
同様に、ＳＳＴダイ２００は、接合２０３ｉ、および／もしくは、通常直列に結合された接合２０３の一群の末端部にある別の接合に配置することができる第二の外部端子２０７を含む。第二の外部端子２０７は、ニッケル（Ｎｉ）、銀（Ａｇ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、タングステン（Ｗ）および／もしくは他の好適な導電性材料などの、第二の接点材料２１６用に利用される導電性材料を含む好適な導電性材料で作成することができる。第二の外部端子２０７は、第二接点２０６および／もしくは関連付けられた接合（例えば、接合２０３ｉ）の第二の半導体材料２１２に対して、電気的に結合することができる。例えば、図２Ｃに示されるように、第二の外部端子２０７は、誘電性材料２２２にわたって、堆積、パターン化および／もしくは本技術分野で既知の他の好適な方法を利用して形成し、関連付けられた接合（例えば、接合２０３ｉ）の第二接点２０６に対して電気的に接続することができる。
動作においては、第一および第二の端子２０５、２０７は、直接取り付けるか、および／もしくは、外部デバイス、コンポーネントもしくは電源（例えば、ＡＣもしくはＤＣ電源）に対して外部で結合することができる。個々の接合２０３ａ−２０３ｉは、印加された電圧に応じて、光および／もしくは他のタイプの電磁放射を放射するように構成される。一実施例においては、ＳＳＴダイ２００は、ＳＳＴダイ２００を組み込むデバイス内の高入力電圧を実現するために、ＳＳＴアレイ内の他のＳＳＴダイと直列もしくは並列に結合することができ、それによってデバイスの性能を改善する。
任意で、かつ別の実施形態においては、ＳＳＴダイ２００は、一つ以上の中間接合（例えば、接合２０３ｂ−２０３ｈ）における相互接続２２５もしくは相互接続線２２６に対して電気的に結合された第三接点もしくは交差接続接点２５０（例えば、接合２０３ｃにおける点線で示される）を有することができる。交差接続接点２５０は、ＳＳＴアレイなどのアレイ内に結合されたさらなるダイとの交差接続を形成するために使用することができる。交差接続接点および交差接続については、２０１２年９月４日に出願された米国特許出願整理番号１３／６０３，１０６で記述されたソリッドステート変換器および高電圧ＳＳＴアレイに関連して詳細に記述されており、米国特許出願整理番号１３／６０３，１０６は、本明細書にその全体において参照によって組み入れられる。したがって、接合２０３の間（例えば、接合２０３ｃと接合２０３ｄの間）の相互接続１２５に電気的に結合された交差接続接点２５０は、高電圧（例えば、複数接合）ＳＳＴダイ２００内でのアクセス可能な電気的接続を提供する。このように、端子２０５、２０７を通して提供される入力電圧は、直列に結合された接合２０３を通って、かつ、ＳＳＴダイ２００の並列に結合されたストリング（図示されていない）間で流れ、光出力を改善し、より高い電磁束送達のための別の電気的経路を提供する。したがって、交差接続接点２５０を有するＳＳＴダイ２００を組み込むアレイアセンブリ（図示されていない）は、接合不良を克服するための対策を有し、アレイ内の個々に結合されたＳＳＴダイ２００にわたるバイアスにおける変動を減少させる。さらには、アレイアセンブリは、接合不良後であっても使用を継続し、チップの性能および信頼性を改善し、それによって製造コストを低減することができる。
さらなる実施形態においては、ＳＳＴダイ２００は、例えば、並列に結合されたＳＳＴダイ２００の間のさらなる交差接続（図示されていない）を提供するための複数の相互接続１２５に関連付けられた複数の交差接続接点２５０を含むことができる。当該実施形態においては、一つ以上の交差接続接点２５０を有するＳＳＴダイ２００を組み込むアレイアセンブリ（図示されていない）は、例えば、並列に結合されたダイのストリング間のＳＳＴダイ２００の相互接続２２５を電気的に結合する複数の交差接続（図示されていない）を含むように構成することができる。
一実施形態においては、交差接続接点２５０は、ＳＳＴダイ２００の第一側面２０１ａで外部アクセス可能であり、交差接続は、ワイヤボンディングおよび／もしくは直接取り付けによって形成することができる。他の実施形態においては、交差接続接点２５０は、交差接続接点２５０と、下層の第一の半導体材料２１０および第一接点２０４との間に介在する好適な絶縁性材料もしくは誘電性材料で、ＳＳＴダイ２００の第一側面２０１ａに配置することができる。交差接続接点２５０用に好適な材料は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、銀（Ａｇ）および／もしくは他の好適な導電性材料を含むことができる。交差接続接点２５０は、ＣＶＤ、ＰＶＤ、ＡＬＤもしくは半導体作製技術分野で既知の他の好適な技術を利用して形成することもできる。
図２Ｅ−図２Ｌは、追加誘電性部分および導電性材料がＳＳＴダイ２００に対して加えられる間のプロセスにおける段階を示す。ＳＳＴダイ２００の或る下層のフィーチャは、例示する目的のためだけに、図２Ｅ、図２Ｇおよび図２Ｉにおいて破線で示される。一実施形態においては、追加誘電性部分２２８は、誘電性材料２２２と同一の材料もしくは異なる材料で形成することができる。例えば、追加誘電性部分２２８は、窒化シリコン、二酸化シリコン、ポリイミドおよび／もしくは他の好適な誘電性材料を含むことができる。図２Ｅおよび図２Ｆに示されるように、追加誘電性部分２２８（例えば、パシベーション部分）は、第一接点２０４、第二接点２０６、相互接続線２２６および相互接続２２５を含むＳＳＴダイ２００の一部にわたって、（例えば、ＣＶＤ、ＰＶＤもしくは他の好適なプロセスを介して）選択的に堆積することができる。幾つかの実施形態においては、追加誘電性部分２２８は、予め形成することができ、かつ、ＳＳＴダイ２００の選択された電気接点および相互接続する部分にわたって配置することができる。示された実施形態においては、追加誘電性部分２２８は、第一接点２０４、第二接点２０６、相互接続線２２６および相互接続２２５の全てにわたって配置される。さらに、図２Ｅに示されるように、追加誘電性部分２２８は、第一および第二の外部端子２０５、２０７を被覆しないように、配置、堆積、パターン化および／もしくは構成される。他の実施形態においては、ＳＳＴダイ２００は、第一および第二の接点２０４、２０６ならびに相互接続２２５のうち、より大きいか、もしくはより小さい部分を被覆する誘電性材料２２２および／もしくは誘電性部分２２８のより大きいか、もしくはより小さい領域を含むことができる。例えば、誘電性材料２２２および／もしくは誘電性部分２２８は、一つ以上の第二接点２０６が露出されるように堆積することができる。
図２Ｇおよび図２Ｈは、ＳＳＴダイ２００の第一側面２０１ａ上の誘電性材料２２２および／もしくは追加誘電性部分２２８にわたって堆積できるバリア金属などのバリア材料２３２の追加を示す。バリア材料２３２は、コバルト、ルテニウム、タンタル、窒化タンタル、酸化インジウム、窒化タングステン、窒化チタン、タングステンチタン（Ｗｔｉ）および／もしくは他の好適な分離導電性材料を含むことができ、ＣＶＤ、ＰＶＤ、ＡＬＤ、パターン化および／もしくは本技術分野で既知の他の好適な技術を利用して堆積することができる。
続いて、図２Ｉおよび図２Ｊを参照すると、金属シード材料２３４は、例えば下層の変換器構造２０２と他の外部コンポーネントとの間に導電性接続を提供するために、ＳＳＴダイ２００の第一側面２０１ａ上のバリア材料２３２わたって堆積され、そこに取り付けることができる。示された実施形態においては、シード材料２３４は、第一側面２０１ａ全体を被覆する。一実施形態においては、シード材料２３４は、銅（Ｃｕ）、チタン／銅合金および／もしくは他の好適な導電性材料の薄い連続的被覆、他の配置においては、非連続的被覆を含むことができ、電気めっき、無電界めっき、もしくは他の方法によって堆積することができる。例えば、シード材料２３４は、ＣＶＤ、ＰＶＤ、ＡＬＤ、パターン化、スパッタ堆積および／もしくは本技術分野で既知の他の好適な技術を利用して堆積することができる。
図２Ｇ−図２Ｊを参照すると、バリア材料２３２は、シード材料２３４（例えば、銅シード材料）の拡散が、誘電性材料２２２、追加誘電性部分２２８などの下層の半導体材料、または第一および第二の半導体材料２１０、２１２ならびに活性領域２１４を含む変換器構造２０２へ広まること（ＳＳＴダイ２００の電気的特性を変化させる可能性がある）を防止する。
図２Ｉおよび図２Ｊは、シード材料２３４およびバリア材料２３２が、下層の誘電性材料２２２もしくは追加誘電性部分２２８を露出するためにパターン化されるプロセスにおける段階も示す。図２Ｉに示されるように、シード材料２３４およびバリア材料２３２は、第一の外部端子２０５および第二の外部端子２０７を包囲し、かつ電気的に絶縁する第一側面２０１ａ上の誘電性経路２３６を形成するために、選択的に除去するかエッチングすることができる。別の実施形態においては、バリア材料２３２および／もしくはシード材料２３４は、誘電性材料２２２および誘電性部分２２８にわたって選択的に堆積しつつ、其々バリア材料２３２および／もしくはシード材料２３４の誘電性経路２３６間隙を形成する当該部分を残すことができる。
図２Ｋおよび図２Ｌは、金属基板２３８がＳＳＴダイ２００の第一側面２０１ａ上のシード材料２３４にわたって形成されるプロセスにおける段階を示す。一実施形態においては、金属基板２３８は、銅（Ｃｕ）、アルミニウム（Ａｌ）、合金（例えば、ＮｉＦｅ合金）もしくは他の好適な材料を含むことができる。金属基板は、電気めっき、無電界めっき、もしくは本技術分野で既知の他の技術によって形成することができる。幾つかの実施形態においては、金属基板２３８は、約１００μｍの厚さを有することができる。しかしながら、他の実施形態においては、金属基板２３８は、多様な厚さを有することができる。図２Ｋおよび図２Ｌに示されるように、金属基板２３８（例えば、厚い銅基板）は、誘電性経路３３６に沿って下層の誘電性材料２２２もしくは追加誘電性部分２２８を露出するために、パターン化することができる。一実施形態においては、金属基板２３８は、誘電性経路２３６を形成する、誘電性材料２２２および誘電性部分２２８の当該部分が金属基板２３８の間隙であるように、選択的にめっきすることができる。記述されるように、誘電性経路２３６は、第一の外部端子２０５および第二の外部端子２０７を包囲し電気的に絶縁する。第一および第二の外部端子２０５、２０７に電気的かつ垂直に結合され、誘電性経路２３６によって包囲される導電性金属基板２３８は、ワイヤボンドもしくはボンドパッドを追加する必要なく、外部コンポーネントの直接取り付け用の外部結合部位を提供する。
図２Ｋを再び参照すると、金属基板２３８は、ＳＳＴダイ２００から外部ヒートシンク（図示されていない）へと熱を伝達するために、かつ、第一側面２０１ａ上の熱パッド２４０をＳＳＴダイ２００に提供するために熱伝導性を有することができる。例えば、金属基板２３８は、銅、アルミニウム、またはＳＳＴダイ２００の熱膨張係数もしくはＳＳＴダイ２００が関連付けられる、より大きいパッケージもしくは回路ボードの熱膨張係数に少なくともほぼ類似する熱膨張係数を有する合金を含むことができる。したがって、熱パッド２４０は、ボード、パッケージ、ヒートシンクもしくはＳＳＴダイ２００を含むデバイスの別の素子に対して熱を伝達することによって、ＳＳＴダイ２００の動作温度を低下させることができる。さらに、図２Ｋの示された実施形態は、唯一つの熱パッド２４０を含んでいるが、他の実施形態においては、ＳＳＴダイ２００は、種々の好適な寸法および形状のいずれかを有し、かつ、ＳＳＴダイ２００の第一側面２０１ａ上の種々の好適な位置のいずれかに配置される、より小さいおよび／もしくは個別の複数の熱パッド２４０を含んでもよい。
ＳＳＴダイ２００（図２Ｌ）は、別のキャリア基板（図示されていない）へと取り付けることができるか、または、反転することができ、金属基板２３８は、ＳＳＴダイ２００の第二側面２０１ｂ上のさらなる処理用の支持を提供することができる。図３Ａ−図３Ｂは、さらなる処理の種々の段階における図２ＬのＳＳＴダイ２００の概略断面図である。例えば、図３Ａおよび図３Ｂは、ＳＳＴダイ２００が反転され、成長基板２２０が除去される（図４Ｂ）プロセスにおけるステップを示し、変換器構造２０２は、ＳＳＴダイ２００の第二側面２０１ｂで露出される。成長基板２２０は、化学機械平坦化（ＣＭＰ）、裏面研削、エッチング（例えば、ウェットエッチング、ドライエッチングなど）、化学的もしくは機械的剥離、および／もしくは他の除去技術によって除去することができる。このプロセスは、第二の半導体材料２１２（図示されていない）の粗化を含むこともできる。同様に、金属基板１３８は、所望の場合には、裏面研削、ＣＭＰ、エッチングおよび／もしくは他の好適な方法（図示されていない）によって研削するか、薄くすることができる。さらなる示されていない実施形態においては、ＳＳＴダイ２００に対して、光学特性および／もしくは他の特性を向上するか、改善する（例えば、最適化する）ために、追加の処理を行うことができる。例えば、レンズなどの光学素子は、ＳＳＴダイ２００の第二側面２０１ｂに追加することができる。結果として生じるＳＳＴダイ２００は、第一の外部端子２０５（図２Ｋに示される）、第二の外部端子２０７および熱パッド２４０（図２Ｋに示される）を第一側面２０１ａに含み、それは、例えば、はんだリフロープロセスを用いて、ワイヤボンドを必要とせずに、ボード、パッケージもしくは他のコンポーネント上に取り付けることができる。したがって、直接取り付け端子２０５、２０７および熱パッド２４０によって、唯一つのステッププロセスで、ボードもしくは他の基板もしくは支持に対して、ＳＳＴダイ２００を効率的に取り付けることが可能となる。
例示的な目的のために、図２Ａ−図３Ｂは、個々のＳＳＴダイ２００上の作製プロセスの段階を示す。図４Ａ−図４Ｃは、複数のＳＳＴダイ２００を有するウェーハレベルアセンブリの一部を示す。本明細書に記述されるプロセスの各段階は、ウェーハレベルもしくはダイレベルで実施することができることを当業者には理解されたい。図４Ａは、図２Ｉに示されるＳＳＴダイ２００とほぼ類似する個々のＳＳＴダイ２００を４個含み、第一側面４０１ａを有するウェーハレベルアセンブリ４００の一部の平面図である。このように、図４Ａは、ウェーハレベルアセンブリ４００の第一側面４０１ａ上の下層バリア材料２３２（例えば、図２Ｇ、図２Ｈ、図２Ｊに示される）上に、金属シード材料２３４が堆積され、そこに取り付けられ、例えば下層変換器構造２０２（図２Ｊに示される）と他の外部コンポーネントの間の導電性接続を提供する、作製プロセスにおける段階を示す。図４Ａに示されるように、シード材料２３４およびバリア材料２３２（図２Ｊに示される）は、下層誘電性材料２２２もしくは追加誘電性部分２２８を露出するため、かつ複数の誘電性経路２３６を形成するためにパターン化される。
図４Ｂは、図２Ｋに示されるプロセスとほぼ類似するプロセスにおける段階のウェーハレベルアセンブリ４００の一部の平面図である。例えば、図４Ｂは、金属基板２３８がウェーハレベルアセンブリ４００の第一側面４０１ａ上のシード材料２３４にわたって形成され、複数の誘電性経路２３６を形成するためにパターン化される、作製プロセスにおける段階を示す。個々のＳＳＴダイ２００の各々は、熱パッド２４０を含む。図４Ｃに示されるように、アセンブリ４００は、シンギュレーションされたＳＳＴダイ２００を形成するためにダイシングレーン（ｄｉｃｉｎｇ ｌａｎｅｓ）に沿って切断することができ、別の実施形態においては、ＳＳＴアレイを形成するために処理することができる。シンギュレーションされたＳＳＴダイ２００は、第一の外部端子２０５、第二の外部端子２０７および熱パッド２４０を第一側面２０１ａ、４０１ａに含む。
前述の記載から、本技術の特定の実施形態が本明細書において例示する目的のために記述されてきたが、本開示を逸脱することなく、種々の改変がなされてもよいことを理解されたい。ＳＳＴダイ２００およびアセンブリ４００は、追加コンポーネントおよび／もしくは本明細書で記述されたコンポーネントの異なる組み合わせを含むことができる。例えば、ＳＳＴダイ２００および／もしくはアセンブリ４００は、複数のダイもしくはアセンブリを有するＳＳＴアレイへと組み込むことができる。さらに、レンズなどの光学素子を個々のＳＳＴダイ２００の各々に対して追加することができる。さらに、アセンブリ４００は、ＳＳＴダイ２００の２×２アレイを含むが、他の実施形態においては、アセンブリは、異なる数のＳＳＴダイを含むか、および／もしくは異なる形状（例えば、長方形、円形など）を有することができる。さらに、特定の実施形態の文脈において記述された本技術のある態様は、他の実施形態において除かれてもよい。例えば、誘電性材料２２２および誘電性部分２２８の構成は、異なる組み合わせの接点、相互接続および／もしくは他の導線を露出するか被覆するために変更することができる。さらに、本技術のある実施形態に関連付けられる特徴がその実施形態の文脈において説明されてきたが、他の実施形態もまた当該特徴を示すことがあり、また、全ての実施形態が必ずしも当該技術の範囲内にある当該特徴を示す必要はない。このように、本開示および関連技術は、本明細書で明白に示されても説明されてもいない他の実施形態を包含することができる。
図１Ａは、横方向構造において直列の二つの接合を有する従来の高電圧ＳＳＬデバイス１０ａの断面図である。図１Ａに示されるように、高電圧ＳＳＬデバイス１０ａは、絶縁材料１２によって互いから電気的に絶縁された複数のＬＥＤ構造１１（第一および第二のＬＥＤ構造１１ａ、１１ｂとして個々に同定される）を支持する基板２０を含む。各ＬＥＤ構造１１ａ、１１ｂは、例えば、窒化ガリウム／窒化インジウムガリウム（ＧａＮ／ＩｎＧａＮ）多重量子井戸（“ＭＱＷ”）を含み、Ｐ型ＧａＮ１６およびＮ型ＧａＮ１５のドープ材料の間に配置された活性領域１４を有する。高電圧ＳＳＬデバイス１０ａは、横方向構造において、Ｎ型ＧａＮ１５上の第一接点１７およびＰ型ＧａＮ１６上の第二接点１９をも含む。個々のＳＳＬ構造１１ａ、１１ｂは、ノッチ２２によって分離され、このノッチ２２を通して、Ｎ型ＧａＮ１５の一部が露出される。相互接続２４は、ノッチ２２を通って二つの隣接するＳＳＬ構造１１ａ、１１ｂを電気的に接続する。動作においては、電力は、接点１７、１９を介してＳＳＬデバイス１０ａに提供され、活性領域１４を発光させる。
任意で、かつ別の実施形態においては、ＳＳＴダイ２００は、一つ以上の中間接合（例えば、接合２０３ｂ−２０３ｈ）における相互接続２２５もしくは相互接続線２２６に対して電気的に結合された第三接点もしくは交差接続接点２５０（例えば、接合２０３ｃにおける点線で示される）を有することができる。交差接続接点２５０は、ＳＳＴアレイなどのアレイ内に結合されたさらなるダイとの交差接続を形成するために使用することができる。交差接続接点および交差接続については、２０１２年９月４日に出願された米国特許出願整理番号１３／６０３，１０６で記述されたソリッドステート変換器および高電圧ＳＳＴアレイに関連して詳細に記述されており、米国特許出願整理番号１３／６０３，１０６は、本明細書にその全体において参照によって組み入れられる。したがって、接合２０３の間（例えば、接合２０３ｃと接合２０３ｄの間）の相互接続２２５に電気的に結合された交差接続接点２５０は、高電圧（例えば、複数接合）ＳＳＴダイ２００内でのアクセス可能な電気的接続を提供する。このように、端子２０５、２０７を通して提供される入力電圧は、直列に結合された接合２０３を通って、かつ、ＳＳＴダイ２００の並列に結合されたストリング（図示されていない）間で流れ、光出力を改善し、より高い電磁束送達のための別の電気的経路を提供する。したがって、交差接続接点２５０を有するＳＳＴダイ２００を組み込むアレイアセンブリ（図示されていない）は、接合不良を克服するための対策を有し、アレイ内の個々に結合されたＳＳＴダイ２００にわたるバイアスにおける変動を減少させる。さらには、アレイアセンブリは、接合不良後であっても使用を継続し、チップの性能および信頼性を改善し、それによって製造コストを低減することができる。
さらなる実施形態においては、ＳＳＴダイ２００は、例えば、並列に結合されたＳＳＴダイ２００の間のさらなる交差接続（図示されていない）を提供するための複数の相互接続２２５に関連付けられた複数の交差接続接点２５０を含むことができる。当該実施形態においては、一つ以上の交差接続接点２５０を有するＳＳＴダイ２００を組み込むアレイアセンブリ（図示されていない）は、例えば、並列に結合されたダイのストリング間のＳＳＴダイ２００の相互接続２２５を電気的に結合する複数の交差接続（図示されていない）を含むように構成することができる。
図２Ｋおよび図２Ｌは、金属基板２３８がＳＳＴダイ２００の第一側面２０１ａ上のシード材料２３４にわたって形成されるプロセスにおける段階を示す。一実施形態においては、金属基板２３８は、銅（Ｃｕ）、アルミニウム（Ａｌ）、合金（例えば、ＮｉＦｅ合金）もしくは他の好適な材料を含むことができる。金属基板は、電気めっき、無電界めっき、もしくは本技術分野で既知の他の技術によって形成することができる。幾つかの実施形態においては、金属基板２３８は、約１００μｍの厚さを有することができる。しかしながら、他の実施形態においては、金属基板２３８は、多様な厚さを有することができる。図２Ｋおよび図２Ｌに示されるように、金属基板２３８（例えば、厚い銅基板）は、誘電性経路２３６に沿って下層の誘電性材料２２２もしくは追加誘電性部分２２８を露出するために、パターン化することができる。一実施形態においては、金属基板２３８は、誘電性経路２３６を形成する、誘電性材料２２２および誘電性部分２２８の当該部分が金属基板２３８の間隙であるように、選択的にめっきすることができる。記述されるように、誘電性経路２３６は、第一の外部端子２０５および第二の外部端子２０７を包囲し電気的に絶縁する。第一および第二の外部端子２０５、２０７に電気的かつ垂直に結合され、誘電性経路２３６によって包囲される導電性金属基板２３８は、ワイヤボンドもしくはボンドパッドを追加する必要なく、外部コンポーネントの直接取り付け用の外部結合部位を提供する。
ＳＳＴダイ２００（図２Ｌ）は、別のキャリア基板（図示されていない）へと取り付けることができるか、または、反転することができ、金属基板２３８は、ＳＳＴダイ２００の第二側面２０１ｂ上のさらなる処理用の支持を提供することができる。図３Ａ−図３Ｂは、さらなる処理の種々の段階における図２ＬのＳＳＴダイ２００の概略断面図である。例えば、図３Ａおよび図３Ｂは、ＳＳＴダイ２００が反転され、成長基板２２０が除去される（図４Ｂ）プロセスにおけるステップを示し、変換器構造２０２は、ＳＳＴダイ２００の第二側面２０１ｂで露出される。成長基板２２０は、化学機械平坦化（ＣＭＰ）、裏面研削、エッチング（例えば、ウェットエッチング、ドライエッチングなど）、化学的もしくは機械的剥離、および／もしくは他の除去技術によって除去することができる。このプロセスは、第二の半導体材料２１２（図示されていない）の粗化を含むこともできる。同様に、金属基板２３８は、所望の場合には、裏面研削、ＣＭＰ、エッチングおよび／もしくは他の好適な方法（図示されていない）によって研削するか、薄くすることができる。さらなる示されていない実施形態においては、ＳＳＴダイ２００に対して、光学特性および／もしくは他の特性を向上するか、改善する（例えば、最適化する）ために、追加の処理を行うことができる。例えば、レンズなどの光学素子は、ＳＳＴダイ２００の第二側面２０１ｂに追加することができる。結果として生じるＳＳＴダイ２００は、第一の外部端子２０５（図２Ｋに示される）、第二の外部端子２０７および熱パッド２４０（図２Ｋに示される）を第一側面２０１ａに含み、それは、例えば、はんだリフロープロセスを用いて、ワイヤボンドを必要とせずに、ボード、パッケージもしくは他のコンポーネント上に取り付けることができる。したがって、直接取り付け端子２０５、２０７および熱パッド２４０によって、唯一つのステッププロセスで、ボードもしくは他の基板もしくは支持に対して、ＳＳＴダイ２００を効率的に取り付けることが可能となる。

Claims (38)

  1. ソリッドステート変換器（ＳＳＴ）ダイであって、
    第一側面と、前記第一側面とは反対側の第二側面と、前記第一側面における第一の半導体材料と、前記第二側面における第二の半導体材料と、を有する変換器構造と、
    個々が前記第一の半導体材料に電気的に結合される、複数の第一接点と、
    前記第二の半導体材料に電気的に結合され、前記変換器構造の前記第一側面から、前記第二の半導体材料へと伸びる、複数の第二接点と、
    少なくとも一つの第一接点および一つの第二接点の間に形成される相互接続と、
    を含む、
    ことを特徴とするＳＳＴダイ。
  2. 前記相互接続および前記第一の半導体材料および前記相互接続を被覆する複数のパッケージ材料の間に誘電性材料をさらに含む、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  3. 前記複数の第一接点および前記複数の第二接点は埋め込まれ、前記ＳＳＴダイは、第一の外部端子および第二の外部端子をさらに含み、前記第一および第二の外部端子は、電源に接続するように構成される、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  4. 前記変換器構造は、前記第一側面における前記複数の第一接点および前記複数の第二接点を有する垂直変換器構造であって、前記ＳＳＴダイは、外部コンポーネントに直接取り付けるように構成される、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  5. 前記変換器構造は、直列に結合された複数の高電圧変換器接合を含む、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  6. 前記第一側面に熱パッドをさらに含む、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  7. 前記ＳＳＴダイは、一つ以上の個々の第一接点および一つ以上の第二接点の間に複数の相互接続を含む、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  8. 複数の接合と、
    前記相互接続に接続され、第二のダイ上の別の接点へと交差接続するように構成された第三接点と、
    をさらに含む、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  9. 前記相互接続は、前記第一および第二の半導体材料から電気的に絶縁される、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  10. 前記変換器構造は、第一の変換器接合および第二の変換器接合へと前記変換器構造を分離する複数のフィーチャを有し、前記第一の変換器接合は埋め込み第二接点を有し、前記第二の変換器接合は露出された第一接点を有し、前記相互接続は、前記第一の変換器接合上の前記埋め込み第二接点と、前記第二の変換器接合上の前記露出された第一接点との間に形成される、
    ことを特徴とする請求項１に記載のＳＳＴダイ。
  11. ソリッドステート変換器（ＳＳＴ）ウェーハであって、
    第一側面における第一の半導体材料と、前記第一側面とは反対側の第二側面における第二の半導体材料と、前記第一の半導体材料および前記第二の半導体材料の間の発光活性領域と、を有する変換器構造と、
    前記変換器構造を個々にアドレス指定可能な複数の発光ダイオード（ＬＥＤ）ダイへと分離する複数のフィーチャと、
    を含み、
    各ＬＥＤダイは、
    前記第一側面における前記第一の半導体材料に結合された第一の電気端子と、
    前記第一側面における前記第二の半導体材料に結合された第二の電気端子と、
    前記第一の電気端子および前記第二の電気端子の間に直列に結合された複数の接合と、
    複数の内部第一接点と、
    複数の内部第二接点と、
    一つ以上の内部第一接点および内部第二接点の間の複数の相互接続と、
    前記第一側面上に配置された熱パッドと、
    を含む、
    ことを特徴とするＳＳＴウェーハ。
  12. 前記相互接続に結合された第三接点をさらに含み、前記第三接点は、第二のダイ上の別の接点へと交差接続するように構成される、
    ことを特徴とする請求項１１に記載のＳＳＴウェーハ。
  13. 前記複数の内部第一接点、前記複数の内部第二接点および前記複数の相互接続にわたる導電性材料をさらに含む、
    ことを特徴とする請求項１１に記載のＳＳＴウェーハ。
  14. 前記導電性材料と前記複数の内部第一接点の間、前記複数の内部第二接点と前記複数の相互接続の間にバリア材料をさらに含む、
    ことを特徴とする請求項１３に記載のＳＳＴウェーハ。
  15. ソリッドステート変換器（ＳＳＴ）ダイであって、
    前記ＳＳＴダイの第一側面上の第一端子と、
    前記ＳＳＴダイの前記第一側面上の第二端子と、
    前記第一および第二の端子の間に直列に結合された複数のＳＳＴ接合と、
    各個々のＳＳＴ接合が少なくとも一つの埋め込み第一接点を含む、複数の埋め込み第一接点と、
    各個々のＳＳＴ接合が少なくとも一つの埋め込み第二接点を含む、複数の埋め込み第二接点と、
    各埋め込み相互接続は、少なくとも一つの埋め込み第二接点を、隣接する接合上の少なくとも一つの埋め込み第一接点へと結合する、各個々の接合間の複数の埋め込み相互接続と、
    前記ＳＳＴダイの前記第一側面上の熱パッドと、
    を含む、
    ことを特徴とするＳＳＴダイ。
  16. 前記複数の埋め込み第一接点および前記複数の埋め込み第二接点ならびに前記複数の埋め込み相互接続は、バリア材料および導電性金属下に埋め込まれる、
    ことを特徴とする請求項１５に記載のＳＳＴダイ。
  17. 前記導電性金属は銅である、
    ことを特徴とする請求項１６に記載のＳＳＴダイ。
  18. 前記第一端子および前記第二端子は、複数の誘電性経路によって電気的に絶縁される、
    ことを特徴とする請求項１５に記載のＳＳＴダイ。
  19. 高電圧発光ダイオード（ＨＶＬＥＤ）を形成する方法であって、
    第一側面と、前記第一側面と反対を向いた第二側面と、前記第一側面における第一の半導体材料と、前記第二側面における第二の半導体材料と、前記第一の半導体材料および前記第二の半導体材料の間の発光活性領域と、を有する発光変換器構造を形成することと、
    前記変換器構造の前記第一側面における第一接点を形成することであって、前記第一接点は前記第一の半導体材料に電気的に結合される、ことと、
    前記変換器構造および前記第一接点を複数の接合へと分離する複数のフィーチャを形成することと、
    各個々の接合上に第二接点を形成することであって、前記第二接点は、前記第二の半導体材料に電気的に結合され、かつ前記変換器構造の前記第一側面から前記第二の半導体材料へと伸びる、ことと、
    前記第一接点にわたってパシベーション材料を形成することと、
    前記パシベーション材料を通って各個々の接合において、前記第一接点の少なくとも一部を露出することと、
    前記第二接点および隣接する複数の接合上の前記露出された第一接点の間に複数の相互接続を形成することと、
    を含み、
    前記複数の接合は、前記複数の相互接続を介して電気的に直列に結合される、
    ことを特徴とする方法。
  20. 前記変換器構造を分離する複数のフィーチャを形成することは、前記変換器構造における複数のメサをエッチングすることを含む、
    ことを特徴とする請求項１９に記載の方法。
  21. 前記複数の相互接続にわたる追加パシベーション部分を形成することをさらに含む、
    ことを特徴とする請求項１９に記載の方法。
  22. 前記パシベーション材料および前記追加パシベーション部分は誘電性材料を含む、
    ことを特徴とする請求項１９に記載の方法。
  23. 前記変換器構造の前記第一側面上にバリア材料を堆積することをさらに含む、
    ことを特徴とする請求項２１に記載の方法。
  24. 前記第一側面における前記バリア材料上にシード材料を堆積することと、前記パシベーション材料もしくは前記追加パシベーション部分のうちの一つ以上の部分を露出するために、前記シード材料および前記バリア材料をパターン化することと、をさらに含む、
    ことを特徴とする請求項２３に記載の方法。
  25. 前記パシベーション材料もしくは前記追加パシベーション部分のうちの一部を被覆することなく、前記シード材料上に金属基板を堆積することをさらに含む、
    ことを特徴とする請求項２４に記載の方法。
  26. 第一接点を形成することは、反射性ｐ金属接点を形成することを含む、
    ことを特徴とする請求項１９に記載の方法。
  27. 直列に結合された複数の接合を有するソリッドステート変換器（ＳＳＴ）ダイを形成する方法であって、
    基板と、前記基板上の変換器構造とを有するウェーハを提供することであって、前記変換器構造は第一側面における第一の半導体材料と、前記第一側面とは反対側の第二側面における第二の半導体材料と、前記複数の接合を有する複数の個々にアドレス指定可能なＳＳＴダイへと前記変換器構造を分割する複数のトレンチと、を有する、ことと、
    各個々の接合上に第一接点を形成することであって、前記第一接点は、前記第一の半導体材料に電気的に結合される、ことと、
    各個々の接合上に前記第二の半導体材料に電気的に結合された第二接点を形成することであって、前記第二接点は、前記変換器構造の前記第一側面から前記第二の半導体材料へと伸びる、ことと、
    第一および第二の接合が相互接続を介して電気的に直列に結合されるように、前記第一接合上の前記第二接点および前記第二接合上の前記第一接点の間に前記相互接続を形成することと、
    複数のパッケージ材料で前記相互接続を被覆することと、
    を含む、
    ことを特徴とする方法。
  28. 複数のパッケージ材料で前記相互接続を被覆することは、
    前記相互接続にわたって誘電性パッチを形成することと、
    前記変換器構造の前記第一側面上にバリア材料を堆積することと、
    前記第一側面における前記バリア材料上にシード材料を堆積することと、
    前記シード材料上に金属基板を堆積することと、
    を含む、
    ことを特徴とする請求項２７に記載の方法。
  29. 誘電性材料の第一部分および誘電性材料の第二部分を露出するために一つ以上のパッケージ材料をパターン化することであって、前記第二部分は、個々に各アドレス指定可能なＳＳＴダイ上の前記第一部分から間隔を開けて配置される、ことと、
    前記第一側面上に第一の外部端子および第二の外部端子を提供することであって、前記第一の外部端子は、前記第一部分によって前記ＳＳＴダイ上で電気的に絶縁され、前記第二外部端子は、前記第二部分によって前記ＳＳＴダイ上で電気的に絶縁される、ことと、
    複数の被覆された相互接続を介して、前記第一および第二の端子の間で前記複数の接合を直列に結合することと、
    をさらに含む、
    ことを特徴とする請求項２７に記載の方法。
  30. 前記第一の外部端子および前記第二の外部端子を外部コンポーネントに電気的に結合することをさらに含む、
    ことを特徴とする請求項２９に記載の方法。
  31. 個々にアドレス指定可能な各ＳＳＴダイの前記第一側面上に熱パッドを形成することをさらに含む、
    ことを特徴とする請求項２７に記載の方法。
  32. 前記相互接続に電気的に結合された第三の外部端子を提供することをさらに含み、前記第三の外部端子は、第二のダイ上の別の端子に交差接続するように構成される、
    ことを特徴とする請求項２７に記載の方法。
  33. 複数のダイシングレーンに沿って前記個々にアドレス指定可能なＳＳＴダイをシンギュレーションすることをさらに含む、
    ことを特徴とする請求項２７に記載の方法。
  34. 高電力発光ダイオード（ＬＥＤ）であって、
    第一側面における第一の半導体材料と前記第一側面と反対を向いた第二側面における第二の半導体材料との間に配置された発光活性領域を有する発光変換器構造と、
    前記変換器構造の前記第一側面における前記第一の半導体材料に電気的に結合された第一接点と、
    前記変換器構造および前記第一接点を複数の接合へと分離する複数のフィーチャであって、各接合は、前記第二の半導体材料に電気的に接続され、かつ前記変換器構造の前記第一側面から前記発光活性領域を通って前記第二の半導体材料へと伸びる第二接点を含む、複数のフィーチャと、
    前記第二接点および隣接する複数の接合上の前記第一接点の間の複数の相互接続と、
    を含み、
    前記複数の接合は、前記複数の相互接続を介して電気的に直列に結合される、
    ことを特徴とする高電力ＬＥＤ。
  35. 前記第一接点上にパシベーション材料をさらに含み、前記第一接点の一部は、前記変換器構造の前記第一側面におけるパシベーション層を通って露出される、
    ことを特徴とする請求項３４に記載の高電力ＬＥＤ。
  36. 前記変換器構造の前記第一側面における前記パシベーション層および前記複数の相互接続にわたって複数のパッケージ材料をさらに含む、
    ことを特徴とする請求項３４に記載の高電力ＬＥＤ。
  37. 前記複数のパッケージ材料は、誘電性材料、バリア材料、シード材料および金属基板のうちの一つ以上を含む、
    ことを特徴とする請求項３６に記載の高電力ＬＥＤ。
  38. 前記複数の接合のうちの各々は、前記第一側面における熱パッドを含む、
    ことを特徴とする請求項３４に記載の高電力ＬＥＤ。
JP2015545811A 2012-12-07 2013-12-04 垂直ソリッドステート変換器および埋め込み接点を有する高電圧ソリッドステート変換器ならびに関連システムおよび方法 Active JP6080975B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/708,526 US8963121B2 (en) 2012-12-07 2012-12-07 Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
US13/708,526 2012-12-07
PCT/US2013/073055 WO2014089175A1 (en) 2012-12-07 2013-12-04 Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods

Publications (2)

Publication Number Publication Date
JP2016503232A true JP2016503232A (ja) 2016-02-01
JP6080975B2 JP6080975B2 (ja) 2017-02-15

Family

ID=50879989

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015545811A Active JP6080975B2 (ja) 2012-12-07 2013-12-04 垂直ソリッドステート変換器および埋め込み接点を有する高電圧ソリッドステート変換器ならびに関連システムおよび方法

Country Status (7)

Country Link
US (10) US8963121B2 (ja)
EP (2) EP3792974A1 (ja)
JP (1) JP6080975B2 (ja)
KR (1) KR101709878B1 (ja)
SG (1) SG11201504133UA (ja)
TW (1) TWI544612B (ja)
WO (1) WO2014089175A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054942A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置
JP2019511844A (ja) * 2016-04-13 2019-04-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010517274A (ja) 2007-01-22 2010-05-20 クリー レッド ライティング ソリューションズ、インコーポレイテッド 外部で相互接続された発光素子のアレイを用いる照明デバイスとその製造方法
US11251348B2 (en) 2011-06-24 2022-02-15 Creeled, Inc. Multi-segment monolithic LED chip
US12002915B2 (en) 2011-06-24 2024-06-04 Creeled, Inc. Multi-segment monolithic LED chip
US9847372B2 (en) 2011-12-01 2017-12-19 Micron Technology, Inc. Solid state transducer devices with separately controlled regions, and associated systems and methods
US9419182B2 (en) 2012-01-05 2016-08-16 Micron Technology, Inc. Solid-state radiation transducer devices having at least partially transparent buried-contact elements, and associated systems and methods
US11160148B2 (en) 2017-06-13 2021-10-26 Ideal Industries Lighting Llc Adaptive area lamp
US11792898B2 (en) 2012-07-01 2023-10-17 Ideal Industries Lighting Llc Enhanced fixtures for area lighting
US8963121B2 (en) 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
US9653647B2 (en) * 2013-06-14 2017-05-16 Micron Technology, Inc. Ultrathin solid state dies and methods of manufacturing the same
WO2015157845A1 (en) * 2014-04-16 2015-10-22 Gan Systems Inc. Embedded packaging for devices and systems comprising lateral gan power transistors
FR3023065B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Dispositif optoelectronique a jonction p-n permettant une ionisation de dopants par effet de champ
FR3023061B1 (fr) * 2014-06-27 2017-12-15 Commissariat Energie Atomique Diode de structure mesa a surface de contact sensiblement plane
EP3265479A4 (en) * 2015-03-03 2018-11-14 Avalon Biologics Limited Compositions and methods for pegylated il-11
KR20160143430A (ko) * 2015-06-05 2016-12-14 서울바이오시스 주식회사 발광 다이오드
US10529696B2 (en) 2016-04-12 2020-01-07 Cree, Inc. High density pixelated LED and devices and methods thereof
US10734363B2 (en) 2017-08-03 2020-08-04 Cree, Inc. High density pixelated-LED chips and chip array devices
US10651357B2 (en) 2017-08-03 2020-05-12 Cree, Inc. High density pixelated-led chips and chip array devices
US10693042B2 (en) 2017-11-23 2020-06-23 Lg Display Co., Ltd. Light-emitting device and display device using the same
US10529773B2 (en) 2018-02-14 2020-01-07 Cree, Inc. Solid state lighting devices with opposing emission directions
US10879420B2 (en) 2018-07-09 2020-12-29 University Of Iowa Research Foundation Cascaded superlattice LED system
US20220029059A1 (en) * 2018-12-12 2022-01-27 Sakai Display Products Corporation Micro led device, and method for manufacturing micro led device
US10903265B2 (en) 2018-12-21 2021-01-26 Cree, Inc. Pixelated-LED chips and chip array devices, and fabrication methods
EP4052296A1 (en) 2019-10-29 2022-09-07 Creeled, Inc. Texturing for high density pixelated-led chips
KR20210057299A (ko) * 2019-11-12 2021-05-21 삼성전자주식회사 반도체 발광 소자 및 반도체 발광 소자 패키지
US11342248B2 (en) 2020-07-14 2022-05-24 Gan Systems Inc. Embedded die packaging for power semiconductor devices
US11437548B2 (en) 2020-10-23 2022-09-06 Creeled, Inc. Pixelated-LED chips with inter-pixel underfill materials, and fabrication methods
US11789341B2 (en) * 2021-11-08 2023-10-17 Lumileds Llc Dual junction LED with non-overlapping segmentation

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010146783A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
JP2011507234A (ja) * 2007-12-06 2011-03-03 ブリッジラックス・インク 改善されたｌｅｄ構造
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100595938C (zh) 2002-08-01 2010-03-24 日亚化学工业株式会社 半导体发光元件及其制造方法、使用此的发光装置
JP3904571B2 (ja) 2004-09-02 2007-04-11 ローム株式会社 半導体発光装置
TWI302382B (en) 2004-09-15 2008-10-21 Yu Nung Shen Light emitting diode package and its packaging method
US20070257335A1 (en) * 2004-10-29 2007-11-08 O'brien Peter Illuminator and Manufacturing Method
WO2008031280A1 (en) 2006-09-13 2008-03-20 Helio Optoelectronics Corporation Light emitting diode structure
KR101381984B1 (ko) 2006-10-25 2014-04-10 서울바이오시스 주식회사 발광 다이오드 칩 제조방법 및 그에 의해 제조된 발광다이오드 칩
KR100803162B1 (ko) * 2006-11-20 2008-02-14 서울옵토디바이스주식회사 교류용 발광소자
TW200837943A (en) * 2007-01-22 2008-09-16 Led Lighting Fixtures Inc Fault tolerant light emitters, systems incorporating fault tolerant light emitters and methods of fabricating fault tolerant light emitters
WO2008111693A1 (en) 2007-03-13 2008-09-18 Seoul Opto Device Co., Ltd. Ac light emitting diode
TW200910478A (en) * 2007-08-17 2009-03-01 Advanced Semiconductor Eng Method for manufacturing a device having high aspect ratio via
KR101428053B1 (ko) * 2007-12-13 2014-08-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
GB2462411B (en) 2008-07-30 2013-05-22 Photonstar Led Ltd Tunable colour led module
KR101093117B1 (ko) 2008-09-30 2011-12-13 서울옵토디바이스주식회사 교류용 발광 소자 및 그것을 제조하는 방법
JP5123269B2 (ja) 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR20100076083A (ko) 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
JP2010192701A (ja) 2009-02-18 2010-09-02 Showa Denko Kk 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法
US7851819B2 (en) * 2009-02-26 2010-12-14 Bridgelux, Inc. Transparent heat spreader for LEDs
US8207539B2 (en) * 2009-06-09 2012-06-26 Epistar Corporation Light-emitting device having a thinned structure and the manufacturing method thereof
US8310165B2 (en) 2009-06-19 2012-11-13 Monolithic Power Systems, Inc. High-voltage LED drive scheme with partial power regulation
US8354680B2 (en) * 2009-09-15 2013-01-15 Seoul Opto Device Co., Ltd. AC light emitting diode having full-wave light emitting cell and half-wave light emitting cell
US20110062482A1 (en) 2010-01-20 2011-03-17 Bridgelux, Inc. Apparatus And Method For Enhancing Connectability In LED Array Using Metal Traces
EP2367203A1 (en) * 2010-02-26 2011-09-21 Samsung LED Co., Ltd. Semiconductor light emitting device having multi-cell array and method for manufacturing the same
US9070851B2 (en) * 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
JP2012129340A (ja) * 2010-12-15 2012-07-05 Toshiba Corp 半導体発光素子
US8737073B2 (en) * 2011-02-09 2014-05-27 Tsmc Solid State Lighting Ltd. Systems and methods providing thermal spreading for an LED module
US8963121B2 (en) 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011507234A (ja) * 2007-12-06 2011-03-03 ブリッジラックス・インク 改善されたｌｅｄ構造
WO2010146783A1 (ja) * 2009-06-15 2010-12-23 パナソニック株式会社 半導体発光装置、発光モジュール、および照明装置
JP2012019217A (ja) * 2010-07-08 2012-01-26 Samsung Led Co Ltd 半導体発光素子、半導体発光素子の製造方法、照明装置及びバックライト

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017054942A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体発光装置
JP2019511844A (ja) * 2016-04-13 2019-04-25 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス半導体チップ
US10629777B2 (en) 2016-04-13 2020-04-21 Osram Oled Gmbh Optoelectronic semiconductor chip

Also Published As

Publication number Publication date
TWI544612B (zh) 2016-08-01
US20160225967A1 (en) 2016-08-04
SG11201504133UA (en) 2015-07-30
US20140159063A1 (en) 2014-06-12
US20190058100A1 (en) 2019-02-21
US9293639B2 (en) 2016-03-22
CN104919605A (zh) 2015-09-16
US20210119095A1 (en) 2021-04-22
US20230163266A1 (en) 2023-05-25
US11843087B2 (en) 2023-12-12
TW201431055A (zh) 2014-08-01
EP2929572A4 (en) 2016-07-13
US20150162513A1 (en) 2015-06-11
JP6080975B2 (ja) 2017-02-15
US11563158B2 (en) 2023-01-24
US9728696B2 (en) 2017-08-08
EP2929572B1 (en) 2020-10-28
EP3792974A1 (en) 2021-03-17
US10134969B2 (en) 2018-11-20
US10475976B2 (en) 2019-11-12
US9159896B2 (en) 2015-10-13
WO2014089175A1 (en) 2014-06-12
US20200066956A1 (en) 2020-02-27
US8963121B2 (en) 2015-02-24
EP2929572A1 (en) 2015-10-14
KR101709878B1 (ko) 2017-02-23
US20240128426A1 (en) 2024-04-18
KR20150090231A (ko) 2015-08-05
US20160020356A1 (en) 2016-01-21
US20170324014A1 (en) 2017-11-09
US10879444B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
US11843087B2 (en) Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
US20220084992A1 (en) High voltage solid-state transducers and solid-state transducer arrays having electrical cross-connections and associated systems and methods
US8598611B2 (en) Vertical solid-state transducers and solid-state transducer arrays having backside terminals and associated systems and methods

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170117

R150 Certificate of patent or registration of utility model

Ref document number: 6080975

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250