CN109585618B - 一种高压发光二极管芯片以及制备方法 - Google Patents

一种高压发光二极管芯片以及制备方法 Download PDF

Info

Publication number
CN109585618B
CN109585618B CN201811361047.5A CN201811361047A CN109585618B CN 109585618 B CN109585618 B CN 109585618B CN 201811361047 A CN201811361047 A CN 201811361047A CN 109585618 B CN109585618 B CN 109585618B
Authority
CN
China
Prior art keywords
layer
light sequences
light
sequences
conductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811361047.5A
Other languages
English (en)
Other versions
CN109585618A (zh
Inventor
刘冠洲
李明阳
李森林
宋明辉
吴俊毅
陈文浚
赵宏伟
牛秋艳
何贵杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Quanzhou Sanan Semiconductor Technology Co Ltd
Original Assignee
Quanzhou Sanan Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Quanzhou Sanan Semiconductor Technology Co Ltd filed Critical Quanzhou Sanan Semiconductor Technology Co Ltd
Priority to CN201811361047.5A priority Critical patent/CN109585618B/zh
Publication of CN109585618A publication Critical patent/CN109585618A/zh
Application granted granted Critical
Publication of CN109585618B publication Critical patent/CN109585618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种高压发光二极管芯片的外延结构、芯片结构和制备工艺,通过在外延结构上堆叠两个发光序列,并通过一次转移工艺实现在同一导电侧表面进行串联不同高度的高压芯片结构,制作工艺简单,低成本生产,获得的高压发光二极管器件,能够减少相邻两个发光序列之间的打线次数或金属连接层的设计;相邻两个发光序列之间的间距为绝缘层的厚度控制,通过支撑基板能够设计为散热性基板能够提高散热性。

Description

一种高压发光二极管芯片以及制备方法
技术领域
一种高压发光二极管芯片外延结构、芯片结构以及用于制作高压二极管芯片结构的方法。
背景技术
目前发光二极管 (发光二极管)普通照明市场上使用的是传统的DC 发光二极管芯片,DC 发光二极管芯片一般在大电流低电压下工作,为提升电压并满足照明所需要的光通量,封装端一般采用COB (集成封装)结构,即多颗芯片串并联。HV 发光二极管 (高压发光二极管)则是通过芯片级设计串并联结构,芯片级串并联有以下优势:一是HV 发光二极管避免了COB结构中波长、电压、亮度跨度带来的一致性问题;二是HV 发光二极管由于自身工作电压高,容易实现封装成品工作电压接近市电,提高了驱动电源的转换效率,由于工作电流低,其在成品应用中的线路损耗也将明显低于传统DC 发光二极管芯片;三是减少了芯片的固晶和键合数量,有利于降低封装的成本。因此HV 发光二极管在照明市场上具有广阔的使用前景。典型的传统的水平串联结构,如专利文献WO2004023568A1以二维方式串联发光二极管芯片于蓝宝石基板上,然而由于蓝宝石基板的散热性低,热量无法消散,散热性局限性无法实现大功率;而CN101604701B记载的芯片为垂直型的背面侧设计导电金属层进行电性串联形成高压结构,其有效解决了高压的散热问题,然而发光序列之间需要通过打线到导电金属层上,具有一定的打线难度,且两者之间的发光间距会较大。而CN102637681B记载了芯片结构是通过单一发光序列外延结构、区域激光剥离以及键合工艺实现两个发光序列的极性翻转,并通过两次转移与键合金属层进行两个相邻发光序列之间的串联连接,获得垂直式高压发光二极管器件,该高压二极管结构能够实现更容易打线的优势。然而该制作工艺复杂,需要区域性激光剥离、选择性转移技术并且需要二次键合工艺,制作成本较高。
发明内容
为了实现更简单的工艺获得垂直式高压发光二极管芯片,本发明提供如下一种高压发光二极管芯片的外延结构,其包括:从下至上包括外延生长衬底、衬底上的第一发光序列、截止蚀刻层和第二发光序列;第一发光序列包括自下而上层叠第一导电性半导体层、发光层一、第二导电性半导体层;第二发光序列包括自下而上层叠第三导电性半导体层、发光层二和第四导电性半导体层。
衬底为外延生长衬底、如最常见使用的蓝宝石或砷化镓;
第一导电性半导体层和第四导电性半导体层为N型掺杂,第二导电性半导体层和第三导电性半导体层为P型掺杂;
优选地,所述的第一发光序列和第二发光序列的发光层一和发光层二辐射波长皆介于550-940nm,发光波长可以为相同或不同。发光波长可以根据实际的需求进行常规的选择或调整。
优选地,所述的第一导电性半导体层、第二导电性半导体层、第三导电性半导体层和第四导电性半导体层为氮化镓、铝镓砷、铝镓铟磷、铝铟磷或砷化镓。所述的发光层也可以是为氮化镓、铝镓砷、铝镓铟磷、铝铟磷或砷化镓。
优选地,所述的截止蚀刻层为P型欧姆接触层。
同时,本发明提供如下一种高压芯片结构的制作方法,其包括以下步骤:
1)通过在衬底上制作高压发光二极管芯片的外延结构,其包括:从下至上包括衬底、衬底上的第一发光序列、截止蚀刻层和第二发光序列;第一发光序列包括第一导电性半导体层、发光层一、第二导电性半导体层;第二发光序列包括第三导电性半导体层、发光层二和第四导电性半导体层;
2)在外延结构表面进行局部蚀刻第二发光序列上表面至截止蚀刻层;
3)至少形成绝缘层在因蚀刻露出的第二发光序列的侧壁;
4)制作导电体层,其中导电体层覆盖在未被蚀刻的第二发光序列的上表面并填平蚀刻区域;
5)通过键合工艺将高压发光二极管芯片的外延结构键合到支撑基板上,并且移除外延生长衬底;
6)从未被第2)步骤蚀刻过的一侧的第一发光序列蚀刻通过蚀刻工艺至截止蚀刻层,露出第二发光序列;
7)在第二发光序列和第一发光序列与导电体层20相反侧分别制作金属电极层或电极;
8)定义切割道,切割道上蚀刻第一发光序列和第二发光序列,然后分离导电体层和支撑基板,以形成包括第一发光序列和第二发光序列的高压芯片。
本发明根据上述方法同时获得如下一种高压芯片结构,其包括支撑基板,支撑基板上包括一导电体层,导电体层上包括至少两个相邻的发光序列;两个相邻的发光序列的其中一个发光序列包括第一导电性半导体层、发光层一和第二导电性半导体层;另外一个发光序列包括第三导电性半导体层、发光层二和第四导电性半导体层;其中两个相邻的发光序列的一侧各设置有彼此电性相反的电极或电连接层,与电极或电连接层相反的另一侧都与导电体层电接触实现电性串联连接,并且其中两个相邻的发光序列在垂直支撑基板上处于不同的高度;导电层与其中一个发光序列的侧壁之间通过绝缘层隔离。
其中,所述的支撑基板为导电的或绝缘的。
其中,其中,所述的导电体层为单层或多层结构。
其中,所述的导电体层包括金属反射层。
其中,所述的两个相邻的发光序列的发光波长相同或不同。
其中, 所述的导电体层与至少其中一个发光序列层叠方向的垂直接触面之间的透明绝缘层具有通孔,导电体层贯穿过通孔与发光序列的背面侧接触电性连接。
其中,所述的导电体层通过键合层与支撑基板连接。
其中,电流通过其中一个发光序列后经由导电体层传输至第二发光序列,再经过相邻的发光序列流出,以获得两个发光序列的辐射。
根据上述外延结构和制作工艺可以获得本发明的高压发光二极管器件,能够保证制作工艺简单,低成本生产,获得的高压发光二极管器件能够减少相邻的发光序列之间的金属层连接或打线工序,支撑基板能够设计为散热性基板能够提高散热性,且两个发光元件之间的间距可以有效控制为绝缘层的厚度,控制发光亮度均匀性。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例一起用于解释本发明,并不构成对本发明的限制。此外,附图数据是描述概要,不是按比例绘制。
附图1为制作实施例1中的高压芯片结构的外延堆叠结构;
附图2为实施例1中的外延堆叠结构上通过蚀刻以露出P型截止蚀刻层的外延堆叠结构;
附图3为实施例1中制作完成绝缘层和导电体层的外延堆叠结构;
附图4为实施例1中的外延堆叠结构转移至支撑基板上并移除生长衬底后获得的结构;
附图5为实施例1中所述支撑基板上的外延堆叠结构通过蚀刻以露出P型截止蚀刻层的外延堆叠结构;
附图6为实施例1中所述的支撑基板上外延堆叠结构的第一发光序列和第二发光序列表面制作电极后获得的结构;
附图7为实施例1中分离成第一发光序列和第二发光序列组合形成的串联高压发光二极管芯片;
附图8为实施例3中LED高压芯片的一种变形结构。
附图标记说明
衬底1;N型缓冲层2;N型截止蚀刻层3;N型欧姆接触层4;N型电流扩展层5;N型覆盖层6;N型扩散阻挡层7;发光层一8;P型扩散阻挡层9;P型覆盖层10;P型截止蚀刻层11;P型覆盖层12;P型扩散阻挡层13;发光层二14;N型扩散阻挡层15;N型覆盖层16;N型电流扩展层17;N型欧姆接触层18;绝缘层19;导电体层20;键合层21;支撑基板22;电极23,24;P型电流扩展层25,26。
具体实施方式
实施例1
下面结合本发明的制作方法来说明本发明需要保护的外延结构、高压发光二极管制作工艺以及制作的高压发光二极管结构。
1),外延生长高压发光二极管芯片的外延结构,
其中衬底1为外延生长可以使用的衬底,如最常见使用的蓝宝石或砷化镓,通过MOCVD在衬底上生长外延结构,外延生长上至少从下至上包括第一发光序列、第二截止蚀刻层和第二发光序列;
为了保证外延质量,优选在衬底上生长一层缓冲层,其中蓝宝石可以在制作芯片过程中通过激光剥离,砷化镓衬底常见使用湿法蚀刻进行剥离,湿法蚀刻需要在第一发光序列制作一层截止蚀刻层以实现截止蚀刻。
第一发光序列和第二发光序列采用氮化镓基外延序列(如铝镓氮、铝镓铟氮或氮化镓等)提供蓝光或绿光辐射或砷化镓基外延序列(如铝镓铟磷、铝铟磷或铝镓砷或砷化镓等)提供红光、橙光、黄光或红外光辐射;通过选择不同的发光层材料或掺杂浓度调整发光序列材料可以获得200-850nm范围的黄、橙、红光或红外光辐射;
本实施例以红光外延结构为例,如图1所示,衬底为砷化镓衬底,第一发光序列与第二发光序列的发光波长相同,发光波长介于红光波长范围内。具体的外延结构如下表1所示:
其中发光层1和发光层2材料堆叠方式相同;为(AlxGa1-x)0.5In0.5P/(AlyGa1-y)0.5In0.5P(0≤x≤1,0≤y≤1,x≤y),为阱和垒的单量子阱或多量子阱的堆叠结构;其中P型掺杂可以是为镁,N型掺杂可以是为硅,扩散阻挡层7,9,13,15的作用就是为了防止P型掺杂和N型掺杂扩散至发光层。
N截止蚀刻层3与P型截止蚀刻层11之间的外延层叠序列为第一发光序列,P型截止蚀刻层11以上的外延层叠序列为第二发光序列;第一发光序列和第二发光序列的N型欧姆接触层4,18为用于高压发光二极管制作金属电极或金属层时实现电极或金属与外延结构的良好欧姆接触;
第一发光序列和第二发光序列之间的P型截止蚀刻层为P-砷化镓,P-铝铟磷或P-铟镓磷等,本实施例为了保证第二发光序列的晶体生长质量,更高的晶格匹配度,优选P-GaAs,掺杂浓度为1E18以上,较佳值为5E18,掺杂元素优选为镁。厚度为200nm以上,优选400-800nm,其在用于制作芯片工艺中提供第一发光序列和第二发光序列之间的停止蚀刻作用;
2),如图2所示,在外延结构表面进行局部蚀刻第二发光序列上表面的N型欧姆接触层18至截止蚀刻层P-砷化镓11;其中蚀刻为ICP蚀刻工艺;
3),如图3所示,至少形成绝缘层19在因蚀刻露出的第二发光序列的侧壁;形成的绝缘层19通过CVD工艺获得,侧壁上绝缘层横向的厚度为50nm-10um,所述的绝缘层也可以延伸至未被蚀刻的P-砷化镓的上表面和或第二发光序列的N型欧姆接触层18上表面,厚度为50nm-10um;所述的绝缘层为透明的绝缘层,绝缘层可以为单层或多层,也可以是多层的DBR结构,也可以与后续的导电体层20形成ODR结构;
4),形成导电体层20与第一发光序列和第二发光序列电接触;具体的第一发光序列可以通过P-砷化镓层11与导电体层20接触,第二发光序列通过N型欧姆接触层18与导电体层20电接触;如图3所示,在绝缘层延伸至未被蚀刻的P-砷化镓11的上表面和第二发光序列侧欧姆接触层18上表面时,绝缘层需要形成通孔,导电体层20填充至通孔,实现与第一发光序列和第二发光序列电接触;绝缘层通孔的作用有利于电流均分的传递;
所述的通孔可以通过光刻胶制作图案然后BOE形成;
导电体层20为单层或多层结构,可以至少包括金属反射层,以反射第一发光序列和第二发光序列向导电体侧射出的光线回发光序列,从发光序列的另一侧出光;优选高反射率的金属如金、银、铝等,可以是单层或多层,必要时也可以是优先制作一层粘附层如金锌、金铍等或ITO等材料以增加金属反射层与绝缘层或金属反射层与外延半导体序列之间的粘附力或欧姆接触等,导电体层20可通过蒸镀形成;
在外延结构整体表面形成表面平整的导电体层20,以利于后续与支撑基板的键合,即由于蚀刻导致导电体层20在第一发光序列和第二发光序列侧的厚度差值,根据第一发光序列和第二发光序列侧的外延材料成分相同或不同,可以调整导电体层20在第一发光序列和第二发光序列侧形成的导电体层材料也可以相同或不同,导电体层20也可以包括在形成金属阻挡层,阻挡导电体层20使用的反射金属扩散;
5),如图4所示,通过键合工艺将高压发光二极管芯片的外延结构键合到支撑基板上,支撑基板22可以导电性基板或绝缘散热性基板,导电性基板优选为硅、碳化硅、铜等金属,绝缘性基板,如氮化铝等材料制成。键合工艺可以是通过键合层21形成,键合层21可以为金属键合层或绝缘层,金属如单层或多层,如金、锡等材料,绝缘层可以是氮化铝,氧化硅等材料。键合层21可以形成在支撑基板侧或导电体层20侧或两者之上;
蚀刻移除外延生长衬底;所述的蚀刻在本实施例为湿法蚀刻,蚀刻停止于N型截止蚀刻层3;
6),如图5所示,从第一发光序列露出的一侧蚀刻通过蚀刻工艺至P型截止蚀刻层砷化镓11;所述的蚀刻工艺为ICP蚀刻工艺;
7),如图6所示,在第二发光序列侧的P型截止蚀刻层砷化镓11和第一发光序列的出光面上分别制作金属电极层或电极。此处的P型截止蚀刻层可以作为欧姆接触层使用,以降低金属电极与外延层结构之间的欧姆接触。所述的金属电极为P侧金属电极时,优选为金锗镍/金的金属电极,所述的金属电极为N侧金属电极时,优选为金锌或金铍与金组合的金属电极;更佳地,根据电流扩散的需要,所述的金属电极可以制作为具有电流注入部分和扩展电极条的部分。较佳的,进一步包括将所述的第一发光序列的N型砷化镓欧姆接触层去除,仅留下电极下面的部分砷化镓4作为欧姆接触,然后对电流扩展层进行粗化处理,以利于提高出光效率;第二发光序列的P侧去除部分砷化镓,仅留下部分的砷化镓作为欧姆接触,以降低砷化镓材料对光的吸收;
8),定义切割道,切割道上通过ICP蚀刻第一发光序列和第二发光序列,制作钝化膜(图中未示出)如绝缘层如氧化硅、氮化硅等材料包覆在第一发光序列、第二发光序列发光面上除电极以外的部分,激光划裂、切割的方式获得以第一发光序列和第二发光序列作为发光单元,如图7所示。
根据上述方法获得高压的芯片结构具体的如图7所示,一种高压芯片结构,其包括支撑基板22,支撑基板上包括一键合层21,一导电体层20,导电体层20上包括至少两个相邻的发光序列;两个相邻的发光序列的其中一个发光序列包括第一导电性半导体层、发光层一和第二导电性半导体层;具体的为从导电层20侧依次包括N型欧姆接触层18、N型电流扩展层17、N型覆盖层16、N型扩散阻挡层15、发光层二14、P型扩散阻挡层13和P型覆盖层12,另外一个发光序列包括第第三导电性半导体层、发光层二和第四导电性半导体层;具体的为P型覆盖层10,P型扩散阻挡层9,发光层一8,N型扩散阻挡层7,N型覆盖层6,N型电流扩展层5,N型欧姆接触层4,其中两个相邻的发光序列的一侧各设置有彼此电性相反的电极或电连接层,与电极或电连接层相反的另一侧都与导电体层20电接触实现电性串联连接,具体的本实施例的两个电极为23和24,两个电极通过欧姆接触层砷化镓与下方的外延结构电性连接,并且其中两个相邻的发光序列在垂直支撑基板上处于不同的高度;即第二发光序列的半导体在厚度方向上与第一发光序列没有重叠,所述的导电体层20在两个相邻的发光序列靠支撑基板一侧形成的厚度不同,其中导电层较薄的一侧的发光序列侧壁与另一个发光序列侧的导电体层20之间通过绝缘层19隔离;
导电体层20在第一发光序列和第二发光序列侧的厚度具有厚度差,该厚度差为蚀刻深度导致,在外延结构整体面向基板的一侧形成表面平整的导电体层20,并与支撑基板之间通过键合层19连接。根据第一发光序列和第二发光序列侧的外延材料成分相同或不同,可以调整导电体层20在第一发光序列和第二发光序列侧形成的导电体层材料也可以相同或不同,导电体层20也可以包括金属阻挡层(图中未示出),阻挡导电体层20使用的金属扩散至背面支撑基板一侧;
其中,所述的支撑基板22为导电的或绝缘的;
其中,所述的导电体层20为单层或多层结构;
其中,所述的两个相邻的发光序列的发光波长相同;
其中,所述第二发光序列侧壁上的绝缘层延伸至第二发光序列和或第一发光序列与导电体层正面电性接触之间,所述的导电体层与至少一个发光序列之间的透明绝缘层具有通孔,导电体层贯穿过通孔与两个相邻的发光序列的背面侧接触电性连接。
由此可以获得的高压发光二极管器件的电流走向为从电极23输入电流,电流流经第二发光序列并经过导电体层传输至第一发光序列,再由电极24流出,如图7所示的箭头方向为电子运动方向,与电流方向相反。
根据上述外延结构和制作工艺可以获得本发明的高压发光二极管器件,仅需要一次键合和翻转的工艺,制作工艺简单,低成本生产,获得的高压发光二极管器件,能够减少串联的发光序列之间的金属层连接或打线连接次数;通过支撑基板能够设计为散热性基板能够提高散热性。且两个发光元件之间的间距可以有效缩小为绝缘层进行隔离,从而保证发光密度均匀。
实施例2
作为替代的实施方案,第二发光序列也可以设置为不同于第一发光波长的高压发光二极管结构,如运用于混合色照明场景需要的结构,本实施例具体的为如表1所示的发光层一和发光层二中的铝镓铟磷的铝和镓的浓度比例的调整;或者发光层一和发光层二不同材料,如铝镓铟磷、铝铟磷或铝镓砷中的两种材料组合而成。
实施例3
作为实施例1的改进,如图8所示,考虑到P-欧姆接触层11吸光问题,步骤2中可以进一步选择性蚀刻P-欧姆接触层11部分,仅保留部分区域以形成与导电体层的欧姆接触,所述的蚀刻为干法蚀刻或湿法蚀刻,P-欧姆接触层11表面再制作绝缘层19和导电体层20,绝缘层为填充至周围以露出部分P-砷化镓与导电体层接触,此处的绝缘层并非必须制作;在第二半导体序列中进一步可以包括电流扩展层P-铝铟镓磷25,以提高第二发光序列导电体层与第二半导体序列P侧的横向电流扩展;较佳的第一半导体发光序列也可以包括电流扩展层P-铝铟镓磷26以提高第一发光序列P侧的横向电流扩展。
尽管对实施例的描述中结合了其多个示例性实施例,但应当理解的是,在本公开内容的原理的精神和范围之内,本领域技术人员完全可以设计出许多其它变化和实施例。尤其是,可以在该公开、附图和所附权利要求的范围内对组件和/或附件组合设置中的排列进行多种变化和改进。除组件和/或排列的变化和改进之外,其他可选择的应用对于本领域技术人员而言也是显而易见的。

Claims (11)

1.一种高压芯片结构,其包括支撑基板,支撑基板上包括一导电体层,导电体层上包括至少两个相邻的发光序列;两个相邻的发光序列的其中一个发光序列包括第一导电性半导体层、发光层一和第二导电性半导体层;另外一个发光序列包括第三导电性半导体层、发光层二和第四导电性半导体层;其中两个相邻的发光序列的同一侧各设置有彼此电性相反的电极或电连接层,两个相邻的发光序列的与电极或电连接层相反的另一侧都与导电体层电接触实现电性串联连接,并且其中两个相邻的发光序列在垂直支撑基板上处于不同的高度;导电体层与其中一个发光序列的侧壁之间通过绝缘层隔离。
2.根据权利要求1的一种高压芯片结构,其特征在于:所述的支撑基板为导电的或绝缘的。
3.根据权利要求1的一种高压芯片结构,其特征在于:所述的导电体层为单层或多层结构。
4.根据权利要求1的一种高压芯片结构,其特征在于:所述的导电体层包括金属反射层。
5.根据权利要求1的一种高压芯片结构,其特征在于:所述的两个相邻的发光序列的发光波长相同或不同。
6.根据权利要求1的一种高压芯片结构,其特征在于:所述的导电体层与至少其中一个发光序列层叠方向的垂直接触面之间具有透明绝缘层,透明绝缘层具有通孔,导电体层贯穿过通孔与所述至少其中一个发光序列的一侧接触电性连接。
7.根据权利要求1的一种高压芯片结构,其特征在于:所述的导电体层通过键合层与支撑基板连接。
8.根据权利要求1的一种高压芯片结构,其特征在于:电流通过其中一个发光序列后经由导电体层传输至另外一个发光序列,再经过另外一个发光序列流出,以获得两个发光序列的辐射。
9.一种高压芯片结构的制作方法,其包括以下步骤:
(1),通过在衬底上制作高压芯片的外延结构,其包括:从下至上包括衬底、衬底上的第一发光序列、截止蚀刻层和第二发光序列;第一发光序列包括第一导电性半导体层、发光层一、第二导电性半导体层;第二发光序列包括第三导电性半导体层、发光层二和第四导电性半导体层;
(2),在外延结构表面进行局部蚀刻第二发光序列上表面至截止蚀刻层;
(3),至少形成绝缘层在因蚀刻露出的第二发光序列的侧壁;
(4),制作导电体层,其中导电体层覆盖在未被蚀刻的第二发光序列的上表面并填平蚀刻区域;
(5),通过键合工艺将高压芯片的外延结构键合到支撑基板上,并且移除外延生长衬底;
(6),从未被第(2)步骤蚀刻过的一侧的第一发光序列蚀刻至截止蚀刻层,露出第二发光序列;
(7),在第二发光序列和第一发光序列与导电体层相反侧分别制作金属电极层或电极;
(8),定义切割道,切割道上蚀刻第一发光序列和第二发光序列,然后分离导电体层和支撑基板,以形成包括第一发光序列和第二发光序列的高压芯片。
10.根据权利要求9所述的一种高压芯片结构的制作方法,其特征在于,其中第一发光序列和第二发光序列的发光波长相同或不同。
11.根据权利要求9所述的一种高压芯片结构的制作方法,其特征在于,所述的截止蚀刻层为P型欧姆接触层。
CN201811361047.5A 2018-11-15 2018-11-15 一种高压发光二极管芯片以及制备方法 Active CN109585618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811361047.5A CN109585618B (zh) 2018-11-15 2018-11-15 一种高压发光二极管芯片以及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811361047.5A CN109585618B (zh) 2018-11-15 2018-11-15 一种高压发光二极管芯片以及制备方法

Publications (2)

Publication Number Publication Date
CN109585618A CN109585618A (zh) 2019-04-05
CN109585618B true CN109585618B (zh) 2019-11-08

Family

ID=65922669

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811361047.5A Active CN109585618B (zh) 2018-11-15 2018-11-15 一种高压发光二极管芯片以及制备方法

Country Status (1)

Country Link
CN (1) CN109585618B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11588085B2 (en) 2019-05-10 2023-02-21 Boe Technology Group Co., Ltd. Light emitting drive substrate and manufacturing method thereof, light emitting substrate and display device
CN110246953B (zh) * 2019-07-26 2023-08-18 厦门乾照半导体科技有限公司 一种Micro-LED芯片、显示设备及Micro-LED芯片的制作方法
CN112510029B (zh) * 2020-12-25 2022-08-09 惠州学院 一种rgb-led芯片及其制造方法和应用
CN113363359A (zh) * 2021-06-09 2021-09-07 泉州三安半导体科技有限公司 一种倒装发光二极管
CN117810318B (zh) * 2024-02-29 2024-05-07 江西兆驰半导体有限公司 高压Micro-LED芯片及其制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315240A (zh) * 2011-09-05 2012-01-11 映瑞光电科技(上海)有限公司 高压氮化物led电路及相应的高压氮化物led器件
CN102664224A (zh) * 2012-05-25 2012-09-12 厦门乾照光电股份有限公司 一种具有双外延结构的AlGaInP系的发光二极管
CN102723415A (zh) * 2012-06-25 2012-10-10 钟伟荣 一种倒装型高压交/直流发光二极管及其制作方法
CN204289528U (zh) * 2014-11-26 2015-04-22 苏州新纳晶光电有限公司 一种带三角反射区的高压led芯片
US10043850B2 (en) * 2015-03-20 2018-08-07 Xiamen Changelight Co., Ltd. HV-LED module having 3D light-emitting structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN109585618A (zh) 2019-04-05

Similar Documents

Publication Publication Date Title
CN109585618B (zh) 一种高压发光二极管芯片以及制备方法
TWI223460B (en) Light emitting diodes in series connection and method of making the same
TW495998B (en) Method for fabricating light emitting diodes
US6633120B2 (en) LED lamps
CN103339729B (zh) 高电压无丝焊led
EP1905103B1 (en) Method of fabricating a light emitting diode having a thermal conductive substrate
TWI344711B (en) Surface mountable chip
US8587020B2 (en) LED lamps
TWI383520B (zh) 發光二極體及其製造方法
US20100006873A1 (en) HIGHLY POLARIZED WHITE LIGHT SOURCE BY COMBINING BLUE LED ON SEMIPOLAR OR NONPOLAR GaN WITH YELLOW LED ON SEMIPOLAR OR NONPOLAR GaN
TW200828633A (en) Light emitting device package and method for manufacturing the same
TW200919701A (en) Light emitting diode package
TW200411953A (en) Light emitting diode and method of making the same
CN105247695A (zh) 半导体发光元件和半导体发光器件
CN100409461C (zh) 一种发光二极管的结构及其制造方法
JP2023100814A (ja) 発光ダイオードデバイス及びその製作方法
TW201407760A (zh) 發光二極體陣列
CN209374473U (zh) 一种半导体发光元件
TWI453952B (zh) Light emitting element and manufacturing method thereof
TWI326500B (en) Light-emitting diode and method for manufacturing the same
US8455882B2 (en) High efficiency LEDs
US11876154B2 (en) Light emitting diode device and method for manufacturing the same
CN207082541U (zh) 具有接触层的发光二极管
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ
KR20140112177A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP02 Change in the address of a patent holder

Address after: 362343 Yuanqian Village, Shijing Town, Nan'an City, Quanzhou City, Fujian Province

Patentee after: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

Address before: Siming District of Xiamen City, Fujian province 361009 Luling Road No. 1721-1725

Patentee before: QUANZHOU SAN'AN SEMICONDUCTOR TECHNOLOGY Co.,Ltd.

CP02 Change in the address of a patent holder