JP2806423B2 - 面発光型半導体素子 - Google Patents

面発光型半導体素子

Info

Publication number
JP2806423B2
JP2806423B2 JP5214996A JP5214996A JP2806423B2 JP 2806423 B2 JP2806423 B2 JP 2806423B2 JP 5214996 A JP5214996 A JP 5214996A JP 5214996 A JP5214996 A JP 5214996A JP 2806423 B2 JP2806423 B2 JP 2806423B2
Authority
JP
Japan
Prior art keywords
layer
light
type
wafer
type cladding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5214996A
Other languages
English (en)
Other versions
JPH09246593A (ja
Inventor
クマール ドット オチュット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5214996A priority Critical patent/JP2806423B2/ja
Priority to US08/813,427 priority patent/US5925896A/en
Publication of JPH09246593A publication Critical patent/JPH09246593A/ja
Application granted granted Critical
Publication of JP2806423B2 publication Critical patent/JP2806423B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46Reflective coating, e.g. dielectric Bragg reflector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は光通信システムにお
いて光デバイスとして使用可能な面発光型半導体素子に
関する。
【0002】
【従来の技術】この種の面発光型半導体素子は、典型的
には、POF(プラスチック光ファイバ)をベースとし
た光データリンクシステムにおける光源として用いられ
る高輝度の可視光を発生するLED(発光ダイオード)
である。このLEDは屋外ディスプレイおよび自動車用
表示器としても用いられ、特に、白熱灯が通常使用され
るような用途に適用される。
【0003】LEDの開発当初より、主としてLEDの
効率を高めるために多くの研究が続けられている。主に
結晶品質に依存するLEDの内部量子効率は、従来技術
を用いて、100%近くまで達成することができる。し
かしその一方では、これまで達成された外部量子効率
は、(可視LEDに関して)10%程度にすぎない。発
生した光のかなりの部分は、主として、注入電流ならび
に反射および吸光の非効率な利用によりリストされる。
【0004】LEDの外部量子効率は、その構造と、接
合部に電流を拡散するために用いられる電極の形状に依
存する。これまで製造されたすべての面発光型LED
は、厚い電流拡散層を備えており、これは、クラッド層
上で、注入電流を電極から活性層に均一に分散するため
に用いられる。用いられる電流拡散層は、低い抵抗率を
もち、発光波長に対して高い透過率を有する。注入電流
はコンタクト層から離れて電流拡散層中に広がることに
なるが、これは主に、用いられる拡散層の厚さに依存す
る。電極下の光を取り出すことはできないので、電流拡
散層が厚いほど、注入電流はより均一になる。その結
果、LEDの輝度が高められる。上面電極コンタクト層
はまた、LED輝度を高めるためにはできるだけ薄くな
ければならない。
【0005】従来のLEDにおいて、抵抗率を低減する
ために電流拡散層に高濃度ドーピングが施され、これは
通常、LED構造の形成に続いて成長させる。高温拡散
などの後成長プロセスも、抵抗率を低減するために用い
られる。高濃度ドープされた厚い電流拡散層を成長させ
形成することにはいくつかの問題がある。第一に、長時
間の成長はLEDのコストを高くする。第二に、電流拡
散層における高濃度ドーピングは、LEDの光学特性を
劣化させる。これは、活性層内部にZnなどのドーパン
トが拡散されることによる。Japan Journa
l of Applied Physics(第1部第
31巻2446〜2451ページ)には、電流拡散層と
して高濃度ドープされた厚い層を用いることに関する報
告が掲載されているが、これは、先に述べたと同じ問題
点に直面している。
【0006】従来の可視光LEDの典型的な例の一つが
図11に示されている。また図12には、この可視光L
EDの近似的近傍領域放射を示している。図11におい
て、n型GaAs基板であるGaAs吸光層1の主面上
に、n型GaAsバッファ層2と、(Al
1−xIn1−xPからなるn型クラッド層4
と、活性層5と、(AlGa1−x0.5In
0.5Pからなるp型クラッド層6と、Al0.7Ga
0.3As電流拡散層29と、p型GaAsキャップ層
30とを順次成長させる。p型GaAsキャップ層30
上には電極31が形成され、GaAs吸光層1の対向面
上には電極9´が形成される。従来のLEDでは、伝搬
層の厚さも輝度に対して影響を及ぼす。これは、出射強
度がその位置での電流密度に正比例するからである。出
射パターンは電極31側面付近で最高強度を有し、電極
31からの距離が増加するにつれて強度は低くなる。こ
れは中心領域に電流が集中することによる。より厚い電
流拡散層を用いることは、電流分布の均一性を増加させ
る。図12において、電流拡散層の厚さがそれぞれ異な
るLEDについての近似的近傍領域パターンが示されて
いる。出射強度35(34より良好)は電流拡散層がよ
り厚い場合に達成される。
【0007】従来、ウェハー接合技術を用いた、出射光
に対して透光性をもつ厚い基板も用いられている。Ap
plied Physics Letters第64
巻、2839〜2841ページには、可視光LEDにお
いて、接合されたGaPウェハーを用いて外部量子効率
を高めることについて報告されている。この例では、吸
光GaAsウェハーをエッチング除去したあとでGaP
ウェハーを接合する。このLED構造において、接合プ
ロセスより前に吸光ウェハーをエッチング除去するプロ
セスを施す必要があるため、接合における再現性は悪化
し、広範なウェハープロセスにおいて種々の問題が生ず
る。この結果、LEDのコストが増大する。そこで、外
部効率が高く、また、大量生産にも適したLED構造を
提供することが非常に望ましい。
【0008】III−V族半導体をベースにした可視光L
ED(570〜670nmの範囲の波長)について、多
数の論文や日本特許が開示され、外部量子効率を増大さ
せるためのさまざまなLED構造を論じている。特開平
2−174272号公報に高輝度LEDについて開示し
ている。この公報においては、コンタクト層の下にn−
p−n−p構造を用いることでLEDの輝度を増大さ
せ、これによりコンタクト層の外部への電流の拡散を容
易にしている。このLEDの主な欠点は、p型コンタク
ト層を形成する前に、活性領域まで達するメサ構造を発
光面内に形成して電流路を形成し、さらに亜鉛(Zn)
などのドーパントを高温環境で拡散しなければならな
い。Zn拡散のための後成長高温処理は、活性領域劣化
により、その性能特性に影響を及ぼす。高濃度p型不純
物のドーピングを施した発光面を用いるため、光の大部
分(光エネルギーに依存する)が拡散層内に吸収される
こともある。この種のLEDの製造においては、いくつ
かのプロセスを経由する必要があり、LED製造コスト
が高くなる。それだけでなく、広いコンタクト領域のた
めに誘導キャパシタンスが高くなることから、このLE
Dを高速化することが困難になる。
【0009】
【発明が解決しようとする課題】上述したように、従来
提案されたLED構造の光出力および結合効率は、短距
離データリンクシステムにおいて用いるには、特に、P
OFをベースとしたシステムに関与する場合に用いるに
は、十分とは言えない。これは、従来のLEDの出力エ
ネルギーが低く、かつまたPOFとの結合効率が低いか
らである。そこで、低コストで製造でき、大量生産に適
した高輝度可視光LEDを提供することが強く望まれ
る。
【0010】POFまたはシリカをベースとしたデータ
リンクシステムやその他のディスプレイシステムに、L
EDを応用する可能性のためには、上記の問題点を緩和
しなければならない。
【0011】それ故、本発明の目的は、大量生産に適
し、外部量子効率および結合効率の高い面発光型半導体
素子を提供することである。
【0012】
【課題を解決するための手段】本発明によれば、主面と
この主面に対向する対向面とを有するGaAs吸光層
(1)と、前記主面上に形成されたn型GaAsバッフ
ァ層(2)と、このn型GaAsバッファ層上に形成さ
れたDBR (distributed bragg reflector)ミラー層
(3)と、このDBRミラー層上に形成された、(Al
Ga1−x0.5In0.5Pからなるn型クラッ
ド層(4)と、このn型クラッド層上に形成された活性
層(5)と、この活性層上に形成された、(AlGa
1−x0.5In0.5Pからなるp型クラッド層
(6)と、このp型クラッド層上に接合された半導体か
らなる透光性ウェハー(8)と、この透光性ウェハーの
上面の所定の領域に形成された上面電極(9または1
3)と、前記対向面に形成されたn型コンタクト層(1
1)とを有する面発光型半導体素子(但し、xは0.1
以上0.3以下の数を表す)が得られる。
【0013】更に本発明によれば、主面とこの主面に対
向する対向面とを有するGaAs吸光層(1)を準備す
る工程と、前記主面上に、n型GaAsバッファ層
(2)と、DBR (distributed bragg reflector)ミラ
ー層(3)と、(AlGa1−x0.5In0.5
Pからなるn型クラッド層(4)と、活性層(5)と、
(AlGa1−x0.5In0.5Pからなるp型
クラッド層(6)とを、順次成長させる工程と、このp
型クラッド層上に半導体からなる透光性ウェハー(8)
を接合する工程と、この透光性ウェハーの上面の所定の
領域に上面電極(9または13)を形成する工程と、前
記対向面にn型コンタクト層(11)を形成する工程と
を有する面発光型半導体素子の製造方法(但し、xは
0.1以上0.3以下の数を表す)が得られる。
【0014】また本発明によれば、主吸光面とこの主吸
光面に対向する対向吸光面とを有するGaAs吸光層
(1)と、前記主吸光面上に形成されたn型GaAsバ
ッファ層(2)と、このn型GaAsバッファ層上に形
成されたDBR (distributedbragg reflector)ミラー
層(3)と、主透光面とこの主透光面に対向する対向透
光面とを有し、半導体からなる透光性ウェハー(8)
と、前記主透光面上に形成された格子整合のためのバッ
ファ層(18)と、このバッファ層上に形成された、
(AlGa1−x0.5In0.5Pからなるn型
クラッド層(4)と、このn型クラッド層上に形成され
た活性層(5)と、この活性層上に形成された、(Al
Ga1−x0.5In0.5Pからなるp型クラッ
ド層(6)と、前記透光性ウェハーの前記対向透光面の
所定の領域に形成された上面電極(9または13)と、
前記GaAs吸光層の前記対向吸光面に形成されたn型
コンタクト層(11)とを有し、前記DBRミラー層の
上面と前記p型クラッド層の上面とが互いに接合されて
いることを特徴とする面発光型半導体素子(但し、xは
0.1以上0.3以下の数を表す)が得られる。
【0015】更に本発明によれば、主吸光面とこの主吸
光面に対向する対向吸光面とを有するGaAs吸光層
(1)を準備する工程と、前記主吸光面上に、n型Ga
Asバッファ層(2)と、DBR (distributed bragg
reflector)ミラー層(3)とを、順次成長させる工程
と、透光面とこの主透光面に対向する対向透光面とを有
し、半導体からなる透光性ウェハー(8)を準備する工
程と、前記主透光面上に、格子整合のためのバッファ層
(18)と、(AlGa1−x0.5In0.5
からなるn型クラッド層(4)と、活性層(5)と、
(AlGa1−x0.5In0.5Pからなるp型
クラッド層(6)とを、順次成長させる工程と、前記D
BRミラー層の上面と前記p型クラッド層の上面とを互
いに接合する工程と、前記透光性ウェハーの前記対向透
光面の所定の領域に上面電極(9または13)を形成す
る工程と、前記GaAs吸光層の前記対向吸光面に、n
型コンタクト層(11)を形成する工程とを有すること
を特徴とする面発光型半導体素子の製造方法(但し、x
は0.1以上0.3以下の数を表す)が得られる。
【0016】
【作用】本発明では、吸光層(吸光ウェハー)をエッチ
ング除去した後でなく、吸光層に対向して、接合された
透光性ウェハーとともにDBRミラー層を用いることに
よって、面発光型半導体素子(LED)の外部効率は著
しく高められる。更に本発明では、接合された透光性ウ
ェハーを用いることにより、活性層内への電流の均一な
拡散が容易になる。また本発明では、DBRミラー層な
どのミラー層を用いることにより、後方の入射光を前方
に反射することができ、外部量子効率が高まる。本発明
によれば、面発光型半導体素子(LED)自体の高さは
吸光層の厚さを選択することによって調節することがで
きる。コンタクト層を形成する前に、吸光ウェハーを機
械的に研磨することによって、後で選択することもでき
る。面発光型半導体素子(LED)の高さを選択するこ
との利点は、結合効率を最大にし、面発光型半導体素子
(LED)を光データリンクに応用する場合に大いに必
要とされる所望の出射開口数(NA)を設計するよう
に、レンズを設計することが容易になることである。本
発明による面発光型半導体素子(LED)はディスプレ
イシステムにも適用することができる。
【0017】
【発明の実施の形態】次に、本発明の実施例について図
面を参照して説明する。
【0018】図1及び図2は本発明の第1の実施例によ
る可視光LEDを説明するための図である。図1に示し
たように、n型GaAs層であるGaAs吸光層(吸光
ウェハー)1の主面上に、バッファ層としてのn型Ga
Asバッファ層2と、n型DBR (distributed bragg
reflector)ミラー層3と、x=0.1〜0.3である
(AlGa1−x0.5In0.5Pからなるn型
クラッド層4と、活性層5と、(AlGa1−x
0.5In0.5Pからなるp型クラッド層6と、(A
Ga1−x0.5In0.5Pからなる薄膜層7
とを順次成長させる。放射波長0.565〜0.65μ
mに対して透光性をもつGaPからなる透光性ウェハー
8を薄膜層7上に機械的に接合する。図示の透光性ウェ
ハー8はp型GaPからなる。
【0019】このウェハー接合は高温窒素雰囲気下で行
われる。接合に必要な温度は750℃以下で1時間以内
である。薄膜層7中に少量のAlが含まれていると、比
較的低温でウェハーを接合することが容易となる。薄膜
層7にAlが含まれていない場合(即ち、薄膜層7がG
0.5In0.5Pからなる場合)も接合は可能であ
るが、この場合には、比較的高温であることが要求され
る。
【0020】ウェハーの接合プロセスが高温条件下で行
われると、活性層5内へのドーパント拡散がLEDの光
学特性を低下させることがある。活性層5内にドーパン
トが拡散しないようにするには、接合温度且つ接合時間
に依存する厚さをもつ、スペーサ層61を、活性層5の
形成に続いて設ける。スペーサ層61としては、p型ク
ラッド層6として用いられる低濃度ドーピングを施した
p型材料と同じ種類のものを用いることができる。
【0021】DBRミラー層3には、高屈折率差を有す
る半導体対の薄層(波長/4)を用いることができる。
590〜700nmの範囲の波長を有するAlGaIn
PのLEDについては、15対のAl0.5Ga0.5
As/AlAsをもつDBRミラー層により、90%以
上の反射率の達成が容易になる。波長650nmの光に
ついて99.9%の反射率を達成するために、20対の
AlAs/Al0.5Ga0.5Asまたは15対のA
0.5In0.5P/(Al0.5Ga0.5
0.5In0.5Pまたは25対のAl0.5In
0.5P/Ga0.5In0.5Pまたは15対のAl
As/GaAsがDBR材料として用いられる。Al
Ga1−xPなどのAlP/GaP超格子低屈折率材料
からなるDBRは可視光に対して高い反射率を提供し、
また、100nmより広いストップバンドを提供する。
活性層5において、非ドープバルクまたは多量子井戸を
用いることもできる。
【0022】図2を参照して、透光性ウェハー8接合の
後、透光性ウェハー8の上面の所定の領域に上面電極
(p型コンタクト層)9を形成する。図示の上面電極9
は、透光性ウェハー8の上面の中心部に形成された円筒
形電極である。
【0023】図3は本発明の第2の実施例による可視光
LEDを説明するための図であり、同様の部分は同様の
参照符号で示されている。図3においては、リング形電
極である上面電極13が透光性ウェハー8の上面の中心
部に形成されている。光データリンクにおいて使用可能
なLEDは高速動作のためには低キャパシタンスを有し
ていなければならないことから、コンタクト領域は出来
る限り少なくする。図3に示すLEDでは、リング形の
上面電極13を形成する前に酸化ケイ素層12が設けら
れる。
【0024】図2及び図3において、LEDにおいて
は、レーザーダイオードなどその他の光デバイスと比較
して電流密度が高いので、p型電極により主に誘導され
るコンタクト抵抗は、長期間にわたり信頼性ある動作を
行なうためには1オーム程度に低くしなければならな
い。この目的のために、p型コンタクト層として、Ga
Asキャップ層におけるスパイク形成を避けることにお
いてより信頼性のある金属が選択される。p型電極とし
ては、Au:ZnまたはAu:BeまたはAu/Niま
たはAu/CrまたはAu/Pt/TiまたはAl:A
u/W/TiN:Au:Znを用いることができる。円
筒形の上面電極9またはリング形の上面電極13を形成
するために、リフトオフまたはイオン粉砕プロセスが用
いられる。
【0025】図2及び図3において、GaAs吸光層1
の対向面には、n型コンタクト層11が底面フラットコ
ンタクト層として形成される。
【0026】上述した実施例において、GaAs吸光層
1はn型GaAs層である場合を説明したが、GaAs
吸光層1はp型GaAs層でもよい。GaPからなる透
光性ウェハー8については逆のことがあてはまる。即
ち、p型GaPからなる透光性ウェハー8の代りに、n
型GaPからなる透光性ウェハーを用いてもよい。ま
た、GaPからなる透光性ウェハー8の代りに、出射ビ
ームよりも光学バンドギャップが大きいその他の透光性
ウェハーを用いてもよい。例えば、可視光に対しては、
SiCまたはZnSeまたはHgSまたはCdSなどの
透光性ウェハーを本実施例において用いることができ
る。
【0027】データリンクシステムにおいてLEDを用
いるためには、ファイバに対する光結合効率がより重要
である。この理由から、最大結合効率が得られるように
発光面を設計しなければならない。結合効率は、主に、
結合されるファイバの種類および用いられるLEDの発
光面など、いくつかの要因に依存する。ファイバとの結
合効率50%以上を達成するためには、発光面に対する
ファイバコア直径の比が5より大きくなるように、発光
面の直径を設計しなければならない。コアサイズが0.
98mmで開口数(NA)が0.5のステップインデッ
クス(SI)POFファイバを用いた場合、70%をこ
える結合効率を得るには発光面直径が200μm程度に
小さくなければならないことが判明した。図2及び図3
に示すように、透光性ウェハー8の上面の所定の領域に
上面電極(p型コンタクト層)9を形成した後、発光面
14および15を被覆するために、透光性ウェハー8の
上面の残りの領域及び透光性ウェハー8の側面にパシベ
ーション層10を堆積する。パシベーション層10に
は、アルミナ(Al)または酸化ケイ素(SiO
)または窒化ケイ素(SiN)または窒化酸化ケイ
素(SiO1−x)が用いられ、室温または200
℃以下の温度でこれを堆積する。このパシベーション層
10は、発光面14が周囲の水分子や酸素を吸収するの
を防ぐとともに、長期間の作動に対してデバイスを信頼
性あるものとする。接合された厚い透光性ウェハー8を
用いているため、パシベーション層10で透光性ウェハ
ー8の側面の発光面15をも被覆する。パシベーション
層10の厚さは、半導体と空気との屈折率の差により生
じる表面反射を抑えることにもなる。この場合、電極の
ステップカバレッジから、また、出射光の透過率を最大
にするために、nλ/2が好ましい。パシベーション層
10の形成後、GaAs吸光層1の裏側を所望の厚さま
で研磨し、n型コンタクト層11を形成する。n型コン
タクト層11としては、Au:Ge/Ni/Auが用い
られる。
【0028】図4及び図5は本発明の第3の実施例によ
る可視光LEDを説明するための図である。ここで第1
及び第2の実施例と同様の部分は同じ参照番号によって
示し、繰り返しての説明はここでは省略する。第3の実
施例において、GaAs吸光層1上にあるLED構造1
7(2、3、4、5、61、及び6を含む)上に光バン
ドギャップ2.18〜2.25eVのInGaPからな
る薄膜層16を成長させる。具体的には、InGa
1−xPからなる薄膜層16を用いることにより、環境
条件および接合プロセスによるp型クラッド層6の酸化
を防ぐことができ、LED抵抗の低減を促進することが
できる。InGa1−xPからなる薄膜層16を備え
た透光性ウェハー8を、LED構造17を有するGaA
s吸光層(吸光ウェハー)1に接合する。この第3の実
施例において、GaPを透光性ウェハー8として用いて
いるが、ZnSeまたはSiCまたはCdSまたはZn
Teなどの透光性ウェハーすべてを用いることができ
る。特に、ZnSeなどの透光性ウェハーをGaPウェ
ハーの代わりに用いた場合には、不整合による転位の問
題を克服することができる。このことはまたLED抵抗
を低減させ且つ信頼性を高める。
【0029】図5において、第1の実施例と同様に、ウ
ェハー接合の後、LED構造を完成させるためにn型コ
ンタクト層11およびp型コンタクト層からなる上面電
極9を形成する。図示の上面電極9は、透光性ウェハー
8の上面の中心部に形成された円筒形電極である。この
工程に続くその他のプロセスは第1の実施例において述
べたものと同じなので、繰り返しての説明は省略する。
【0030】図6は本発明の第4の実施例による可視光
LEDを説明するための図であり、図5の実施例と同様
の部分は同様の参照符号で示されている。図6において
は、図3の実施例と同様に、リング形電極である上面電
極13が透光性ウェハー8の上面の中心部に形成されて
いる。
【0031】図7及び図8は本発明の第5の実施例によ
る可視光LEDを説明するための図である。ここで、第
1〜第4の実施例と同様の部分は同じ参照番号で示し、
繰り返しての説明は省略する。図7において、この例で
は、透光性ウェハー8上にDBRミラー層3をもたない
LED構造20(n型クラッド層4、活性層5、スペー
サ層61、及びp型クラッド層6を含む))を成長させ
る。格子不整合による転位を避けるため、LED構造2
0を成長させる前にエピタキシャル成長層であるバッフ
ァ層18を設ける。例えば、GaPを透光性ウェハー8
として使用する場合には、20nm厚のAlGa
1−xP層がバッファ層18として用いられる。LED
構造20の成長に続き、図4の薄膜層16と同様なIn
Ga1−xPからなる薄膜層19を成長させる。図7
に示すように、GaAs吸光層(吸光ウェハー)1側に
おいて、n型バッファ層2と、DBRミラー層3と、I
Ga1−xPからなる薄膜層19とを、GaAs吸
光層(吸光ウェハー)1上に順次成長させ、その後にこ
れを図8に示すように接合する。
【0032】図8に示すように、接合の後、透光性ウェ
ハー8側に、p型コンタクト層からなる上面電極9を形
成する。図示の上面電極9は、透光性ウェハー8の上面
の中心部に形成された円筒形電極である。この工程に続
くその他のプロセスは第1の実施例において述べたもの
と同じなので、繰り返しての説明は省略する。
【0033】図9は本発明の第6の実施例による可視光
LEDを説明するための図であり、図8の実施例と同様
の部分は同様の参照符号で示されている。図9において
は、リング形電極である上面電極13が透光性ウェハー
8の上面の中心部に形成されている。
【0034】図10は本発明によるLEDのモールド構
造を説明するための図である。リードフレーム21上に
本発明によるLED25をワイヤ接合する。モールディ
ング27が、ファイバとの結合効率を高めるために行わ
れる。本発明によれば、LEDは高く、また、光は透光
性ウェハー8の前面および側面の両方から出射されるの
で、リードフレーム21に接触した45度ミラー層22
は、側面15から出射されるビームを反射する必要があ
る。ミラー面24からの反射の後、すべてのビームをフ
ァイバ28に集光することができる。レンズ26は成形
または鋳造によって形成される。結合効率を向上させ且
つパッケージングコストをできる限り低く抑えるために
は、プラスチック材料を用いてレンズ26を形成する。
POF28をデータリンクに応用する場合、レンズ26
の半径(R)は0.6mm以下で、レンズ26cの中心
からLEDまでの距離は0.75mm程度に短くなけれ
ばならない。成形に用いられる材料は屈折率nが1.6
0以下であり、成形プロセスは200℃以下の温度で行
わなければならない。開口数(NA)が0.5でコア直
径が0.98mmのステップインデックス(SI)PO
F28においてモールド27を備えたLED25を用い
ることにより、結合効率を80%以上に高めることがで
きる。レンズ中心26(c)に対するLED25の位置
決め(x)と、レンズ距離Zと、ファイバ距離Z
は、結合効率に対して重要な役割を果たす。70%以上
の結合効率を達成するには、ZおよびZの最小値
は、それぞれ0.7mmおよび0.3mmでなければな
らない。データリンクに用いられるLEDにおいては、
LEDの出射NAがモード分散に対して重要な役割を果
たす。例えば、POFを用いる場合に、0.3から0.
1まで出射NAを変化させると、ファイバの帯域幅は3
00MHz/kmから5MHz/kmまで増大させる。
NAはLEDとレンズ間の距離を変化させることにより
選択することができ、これは、吸光ウェハーまたはリー
ドフレームを機械的に研磨することによって容易に行う
ことができる。
【0035】上述した好ましい実施例において、POF
をベースとした光システムにおいて実施されるLEDに
ついて説明した。そして、短距離データリンクシステム
における光源としてのLED25の実用可能性を示すた
めにSI−POFを用いた。しかしながら、これは全種
類のPOFや従来のシリカファイバをベースとしたシス
テムにおける光源としても用いることができる。それだ
けでなく、屋外における用途にも用いることができる。
好ましい実施例において述べたLED構造は0.5から
1.6μmの範囲の波長を有するLEDにも適用でき
る。
【0036】以上、好ましい実施例を用いて本発明を説
明したが、本発明は説明したとおりの形態に限定される
ものではない。上記の形態は本発明の原理を説明するた
めに選択したものであり、種々の実施例において用いる
ことがてき、用途に応じて多様な変形が可能であること
は言うまでもない。
【0037】
【発明の効果】以上説明したように、本発明によれば、
吸光層(吸光ウェハー)にDBRミラー層を設けて透光
性ウェハーを接合した可視LEDは従来のものと比較し
てより高い出力エネルギーを示した。本発明によれば、
AlGaInPをベースとしたLEDの外部効率を30
%以上に高めることができる。さらに、POFとの結合
効率は80%以上を示した。接合された透光性ウェハー
とDBRミラー層とを有するLEDは光データリンク、
特にPOFデータリンクにおいて有用なだけでなく、屋
外の用途にも有用である。
【図面の簡単な説明】
【図1】本発明の第1の実施例による可視光LEDの製
造プロセスを説明するための断面図である。
【図2】本発明の第1の実施例による可視光LEDの断
面図である。
【図3】本発明の第2の実施例による可視光LEDの断
面図である。
【図4】本発明の第3の実施例による可視光LEDの製
造プロセスを説明するための断面図である。
【図5】本発明の第3の実施例による可視光LEDの断
面図である。
【図6】本発明の第4の実施例による可視光LEDの断
面図である。
【図7】本発明の第5の実施例による可視光LEDの製
造プロセスを説明するための断面図である。
【図8】本発明の第5の実施例による可視光LEDの断
面図である。
【図9】本発明の第6の実施例による可視光LEDの断
面図である。
【図10】本発明の可視光LEDのモールド構造を説明
するための断面図である。
【図11】従来の可視光LEDを説明するための図であ
る。
【図12】図11の可視光LEDの発光の近似的近傍領
域パターンを説明するための図である。
【符号の説明】
1 GaAs吸光層(吸光ウェハー) 2 n型GaAsバッファ層 3 DBRミラー層 4 n型クラッド層 5 活性層 6 p型クラッド層 7 薄膜層 8 透光性ウェハー 9 上面電極 10 パシベーション層 11 n型コンタクト層 13 上面電極 18 バッファ層 19 薄膜層 61 スペーサ層

Claims (18)

    (57)【特許請求の範囲】
  1. 【請求項1】 主面とこの主面に対向する対向面とを有
    するGaAs吸光層(1)と、 前記主面上に形成されたn型GaAsバッファ層(2)
    と、 このn型GaAsバッファ層上に形成されたDBR (di
    stributed bragg reflector)ミラー層(3)と、 このDBRミラー層上に形成された、(AlGa
    1−x0.5In0.5Pからなるn型クラッド層
    (4)と、 このn型クラッド層上に形成された活性層(5)と、 この活性層上に形成された、(AlGa1−x
    0.5In0.5Pからなるp型クラッド層(6)と、 このp型クラッド層上に接合された半導体からなる透光
    性ウェハー(8)と、この透光性ウェハーの上面の所定
    の領域に形成された上面電極(9または13)と、 前記対向面に形成されたn型コンタクト層(11)とを
    有する面発光型半導体素子(但し、xは0.1以上0.
    3以下の数を表す)。
  2. 【請求項2】 前記透光性ウェハーの上面の残りの領域
    および前記透光性ウェハーの側面に形成され、大気中の
    水分子や酸素の吸着を避け且つ表面反射を抑えるための
    パシベーション層(10)を更に含むことを特徴とする
    請求項1に記載の面発光型半導体素子。
  3. 【請求項3】 前記透光性ウェハーは、III−V族半導
    体またはII−VI族半導体からなることを特徴とする請求
    項1又は2に記載の面発光型半導体素子。
  4. 【請求項4】 前記p型クラッド層上に形成された、
    (AlGa1−x0.5In0.5P又はGa
    0.5In0.5Pからなる薄膜層(7)を更に含み、
    前記透光性ウェハーは、この薄膜層上に接合されている
    ことを特徴とする請求項1〜3のいずれかに記載の面発
    光型半導体素子。
  5. 【請求項5】 前記p型クラッド層上に形成された、I
    Ga1−xPからなる薄膜層(16)を更に含み、
    前記透光性ウェハーは、この薄膜層を介して前記p型ク
    ラッド層上に接合されており、前記薄膜層は、前記透光
    性ウェハーの接合を行う際の前記p型クラッド層の酸化
    を避けるためのものであることを特徴とする請求項1〜
    3のいずれかに記載の面発光型半導体素子。
  6. 【請求項6】 主面とこの主面に対向する対向面とを有
    するGaAs吸光層(1)を準備する工程と、 前記主面上に、n型GaAsバッファ層(2)と、DB
    R (distributed bragg reflector)ミラー層(3)と、
    (AlGa1−x0.5In0.5Pからなるn型
    クラッド層(4)と、活性層(5)と、(AlGa
    1−x0.5In0.5Pからなるp型クラッド層
    (6)とを、順次成長させる工程と、 このp型クラッド層上に半導体からなる透光性ウェハー
    (8)を接合する工程と、 この透光性ウェハーの上面の所定の領域に上面電極(9
    または13)を形成する工程と、 前記対向面にn型コンタクト層(11)を形成する工程
    とを有する面発光型半導体素子の製造方法(但し、xは
    0.1以上0.3以下の数を表す)。
  7. 【請求項7】 前記透光性ウェハーの上面の残りの領域
    および前記透光性ウェハーの側面に、大気中の水分子や
    酸素の吸着を避け且つ表面反射を抑えるためのパシベー
    ション層(10)を堆積する工程を更に含むことを特徴
    とする請求項6に記載の面発光型半導体素子の製造方
    法。
  8. 【請求項8】 前記透光性ウェハーは、III−V族半導
    体またはII−VI族半導体からなることを特徴とする請求
    項6又は7に記載の面発光型半導体素子の製造方法。
  9. 【請求項9】 前記p型クラッド層上に、(AlGa
    1−x0.5In0.5P又はGa0.5In0.5
    Pからなる薄膜層(7)を成長させる工程を更に含み、
    前記接合する工程は、この薄膜層上に前記透光性ウェハ
    ーを接合する工程であることを特徴とする請求項6〜8
    のいずれかに記載の面発光型半導体素子の製造方法。
  10. 【請求項10】 前記p型クラッド層上に、InGa
    1−xPからなる薄膜層(16)を成長させる工程を更
    に含み、前記接合する工程は、前記透光性ウェハーを、
    前記薄膜層を介して前記p型クラッド層上に接合する工
    程であり、前記薄膜層は、この接合工程中の前記p型ク
    ラッド層の酸化を避けるためのものであることを特徴と
    する請求項6〜8のいずれかに記載の面発光型半導体素
    子の製造方法。
  11. 【請求項11】 主吸光面とこの主吸光面に対向する対
    向吸光面とを有するGaAs吸光層(1)と、 前記主吸光面上に形成されたn型GaAsバッファ層
    (2)と、 このn型GaAsバッファ層上に形成されたDBR (di
    stributed bragg reflector)ミラー層(3)と、 主透光面とこの主透光面に対向する対向透光面とを有
    し、半導体からなる透光性ウェハー(8)と、 前記主透光面上に形成された格子整合のためのバッファ
    層(18)と、 このバッファ層上に形成された、(AlGa1−x
    0.5In0.5Pからなるn型クラッド層(4)と、 このn型クラッド層上に形成された活性層(5)と、 この活性層上に形成された、(AlGa1−x
    0.5In0.5Pからなるp型クラッド層(6)と、 前記透光性ウェハーの前記対向透光面の所定の領域に形
    成された上面電極(9または13)と、 前記GaAs吸光層の前記対向吸光面に形成されたn型
    コンタクト層(11)とを有し、 前記DBRミラー層の上面と前記p型クラッド層の上面
    とが互いに接合されていることを特徴とする面発光型半
    導体素子(但し、xは0.1以上0.3以下の数を表
    す)。
  12. 【請求項12】 前記透光性ウェハーの前記対向透光面
    の残りの領域および前記透光性ウェハーの側面に形成さ
    れ、大気中の水分子や酸素の吸着を避け且つ表面反射を
    抑えるためのパシベーション層(10)を更に含むこと
    を特徴とする請求項11に記載の面発光型半導体素子。
  13. 【請求項13】 前記透光性ウェハーがGaPからな
    り、前記バッファ層は、格子不整合による転位を避ける
    ために、AlGa1−xPからなることを特徴とする
    請求項11又は12に記載の面発光型半導体素子。
  14. 【請求項14】 前記p型クラッド層の前記上面に形成
    された、InGa1−xPからなる薄膜層(19)
    と、前記DBRミラー層の前記上面に形成された、In
    Ga1−xPからなる薄膜層(19)とを更に含み、
    前記DBRミラー層の前記上面と前記p型クラッド層の
    前記上面とは、これら薄膜層を介して、互いに接合され
    ており、これら薄膜層は、前記DBRミラー層と前記p
    型クラッド層との接合を行う際の前記DBRミラー層及
    び前記p型クラッド層の酸化を避けるためのものである
    ことを特徴とする請求項11〜13のいずれかに記載の
    面発光型半導体素子。
  15. 【請求項15】 主吸光面とこの主吸光面に対向する対
    向吸光面とを有するGaAs吸光層(1)を準備する工
    程と、 前記主吸光面上に、n型GaAsバッファ層(2)と、
    DBR (distributedbragg reflector)ミラー層(3)
    とを、順次成長させる工程と、 透光面とこの主透光面に対向する対向透光面とを有し、
    半導体からなる透光性ウェハー(8)を準備する工程
    と、 前記主透光面上に、格子整合のためのバッファ層(1
    8)と、(AlGa1−x0.5In0.5Pから
    なるn型クラッド層(4)と、活性層(5)と、(Al
    Ga1−x0.5In0.5Pからなるp型クラッ
    ド層(6)とを、順次成長させる工程と、 前記DBRミラー層の上面と前記p型クラッド層の上面
    とを互いに接合する工程と、 前記透光性ウェハーの前記対向透光面の所定の領域に上
    面電極(9または13)を形成する工程と、 前記GaAs吸光層の前記対向吸光面に、n型コンタク
    ト層(11)を形成する工程とを有することを特徴とす
    る面発光型半導体素子の製造方法(但し、xは0.1以
    上0.3以下の数を表す)。
  16. 【請求項16】 前記透光性ウェハーの前記対向透光面
    の残りの領域および前記透光性ウェハーの側面、大気中
    の水分子や酸素の吸着を避け且つ表面反射を抑えるため
    のパシベーション層(10)を堆積する工程を更に含む
    ことを特徴とする請求項15に記載の面発光型半導体素
    子の製造方法。
  17. 【請求項17】 前記透光性ウェハーがGaPからな
    り、前記バッファ層は、格子不整合による転位を避ける
    ために、AlGa1−xPからなることを特徴とする
    請求項15又は16に記載の面発光型半導体素子の製造
    方法。
  18. 【請求項18】 前記p型クラッド層の前記上面に、I
    Ga1−xPからなる薄膜層(19)を成長させる
    工程と、前記DBRミラー層の前記上面に、InGa
    1−xPからなる薄膜層(19)を成長させる工程とを
    更に含み、前記接合する工程は、前記DBRミラー層の
    前記上面と前記p型クラッド層の前記上面とを、これら
    薄膜層を介して、互いに接合する工程であり、前記薄膜
    層は、この接合工程中の前記DBRミラー層及び前記p
    型クラッド層の酸化を避けるためのものであることを特
    徴とする請求項15〜17のいずれかに記載の面発光型
    半導体素子の製造方法。
JP5214996A 1996-03-08 1996-03-08 面発光型半導体素子 Expired - Fee Related JP2806423B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5214996A JP2806423B2 (ja) 1996-03-08 1996-03-08 面発光型半導体素子
US08/813,427 US5925896A (en) 1996-03-08 1997-03-10 Surface-emitting semiconductor optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5214996A JP2806423B2 (ja) 1996-03-08 1996-03-08 面発光型半導体素子

Publications (2)

Publication Number Publication Date
JPH09246593A JPH09246593A (ja) 1997-09-19
JP2806423B2 true JP2806423B2 (ja) 1998-09-30

Family

ID=12906820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5214996A Expired - Fee Related JP2806423B2 (ja) 1996-03-08 1996-03-08 面発光型半導体素子

Country Status (2)

Country Link
US (1) US5925896A (ja)
JP (1) JP2806423B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6570186B1 (en) 2000-05-10 2003-05-27 Toyoda Gosei Co., Ltd. Light emitting device using group III nitride compound semiconductor
JP2002151734A (ja) * 2000-09-04 2002-05-24 Sharp Corp 発光ダイオード
JP2003168822A (ja) * 2001-11-30 2003-06-13 Shin Etsu Handotai Co Ltd 発光素子及びその製造方法
US6784462B2 (en) * 2001-12-13 2004-08-31 Rensselaer Polytechnic Institute Light-emitting diode with planar omni-directional reflector
US20030189215A1 (en) * 2002-04-09 2003-10-09 Jong-Lam Lee Method of fabricating vertical structure leds
US6841802B2 (en) * 2002-06-26 2005-01-11 Oriol, Inc. Thin film light emitting diode
AU2003259533A1 (en) * 2002-07-31 2004-02-25 Firecomms Limited A light emitting diode
TWI352437B (en) * 2007-08-27 2011-11-11 Epistar Corp Optoelectronic semiconductor device
KR101371511B1 (ko) * 2007-10-04 2014-03-11 엘지이노텍 주식회사 수직형 발광 소자
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
EP2257997A4 (en) * 2008-03-25 2014-09-17 Lattice Power Jiangxi Corp SEMICONDUCTOR LIGHT ARRANGEMENT WITH DOUBLE-SIDED PASSIVATION
KR100992657B1 (ko) * 2009-02-16 2010-11-05 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
CN101540361B (zh) * 2009-04-29 2012-05-09 山东华光光电子有限公司 硅衬底上生长的铝镓铟磷发光二极管的制备方法
DE102015118041A1 (de) * 2015-10-22 2017-04-27 Osram Opto Semiconductors Gmbh Leuchtdiodenchip und Verfahren zur Herstellung eines Leuchtdiodenchips
CN114914313A (zh) * 2022-06-30 2022-08-16 山东云海国创云计算装备产业创新中心有限公司 一种用于光子芯片的红外光电探测器及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02174272A (ja) * 1988-12-17 1990-07-05 Samsung Electron Co Ltd 発光ダイオードアレイの製造方法
US5319219A (en) * 1992-05-22 1994-06-07 Minnesota Mining And Manufacturing Company Single quantum well II-VI laser diode without cladding
JPH0794781A (ja) * 1993-09-24 1995-04-07 Toshiba Corp 面発光型半導体発光ダイオード

Also Published As

Publication number Publication date
JPH09246593A (ja) 1997-09-19
US5925896A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
US20230197906A1 (en) Semiconductor light emitting device
JP2783210B2 (ja) 面発光型ダイオード
US5861636A (en) Surface emitting visible light emiting diode having ring-shaped electrode
US6924163B2 (en) Semiconductor light emitting device and its manufacturing method
US8039864B2 (en) Semiconductor light emitting device and fabrication method for the same
US7564071B2 (en) Semiconductor light emitting device
US6015719A (en) Transparent substrate light emitting diodes with directed light output
US6121068A (en) Long wavelength light emitting vertical cavity surface emitting laser and method of fabrication
JP2806423B2 (ja) 面発光型半導体素子
US8120046B2 (en) Light-emitting element
US8237180B2 (en) Light emitting element including center electrode and thin wire electrode extending from periphery of the center electrode
JP6452651B2 (ja) 半導体光デバイスの製造方法および半導体光デバイス
US20100117109A1 (en) Light emitting element
JP2002217450A (ja) 半導体発光素子及びその製造方法
JPH09172229A (ja) 半導体ウェーハ・ボンディングによって製造された透明基板垂直共振型面発光レーザ
US5710441A (en) Microcavity LED with photon recycling
JP2006040998A (ja) 半導体発光素子、半導体発光素子用エピタキシャルウェハ
JPH08340132A (ja) 面発光ダイオード
JP3400110B2 (ja) 発光ダイオード
KR100564303B1 (ko) AlGaInP계 발광 다이오드 및 그 제조방법
JPH0512872B2 (ja)
KR20050017346A (ko) 반도체 레이저 다이오드 및 그 제조 방법
KR19980019928A (ko) 장파장 표면방출 레이저 칩 및 그 제조 방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070724

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080724

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees